CN217881522U - 一种亚纳米级铁电存储计算一体器件及阵列 - Google Patents
一种亚纳米级铁电存储计算一体器件及阵列 Download PDFInfo
- Publication number
- CN217881522U CN217881522U CN202221599804.4U CN202221599804U CN217881522U CN 217881522 U CN217881522 U CN 217881522U CN 202221599804 U CN202221599804 U CN 202221599804U CN 217881522 U CN217881522 U CN 217881522U
- Authority
- CN
- China
- Prior art keywords
- ferroelectric memory
- ferroelectric
- electrode
- sub
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型提出一种亚纳米级铁电存储计算一体器件及阵列，涉及半导体芯片技术领域，铁电存储计算一体器件包括铁电存储器和MOSFET晶体管，铁电存储器从上到下依次为：金属电极、顶电极、铁电层、底电极和隔离层；铁电存储器采用低维材料制作底电极。铁电存储器底电极与作为铁电存储计算一体器件的基体的MOSFET晶体管的栅极直接连接；铁电存储器的有效工作区的线宽尺寸为亚纳米级别。铁电存储器结构为纵向垂直布置，使得铁电存储器的有效工作区域通过控制底电极厚度来确定，能够更好与的现有晶体管纳米级别工艺技术相匹配，实现最佳写入和读出性能的同时，解决芯片尺寸微困难的问题，保证铁电存储器的有效工作区线宽尺寸为亚纳米级。
Description
技术领域
本实用新型属于半导体芯片技术领域，尤其涉及一种亚纳米级铁电存储计算一体器件及阵列。
背景技术
随着人工智能时代的到来，数据的深度处理和存储要求更高的运算速度和更低的能耗，传统的冯诺依曼架构的计算和存储单元是分离的，面临着速度瓶颈与功耗浪费的问题，因此新型计算存储一体化技术成为研究的重要方向。
铁电存储计算一体具备读写速度快、抗疲劳性能突出、功耗低以及结构简单等优势具有重大的应用前景。目前的铁电存储计算一体器件主要包括FeFET、 MFMFET、FeRAM、FTJ等，其中，FeFET高的写入电压和与Si通道的非理想界面限制了它的循环稳定性能，而FeRAM及FTJ做存储计算一体应用时需额外接入晶体管，且由于器件与外接晶体管源漏电级直接接触，不能进行多值运算。相比之下，MFMFET在FE铁电层和晶体管栅氧层之间插入额外的电极层，不仅避免了Si通道的非理想界面，缓解了逻辑与存储器之间的设计冲突，提高了循环稳定性能，而且能够进行多值运算。此外，通过调整铁电存储器MFM(AFE 与晶体管FET(AMOS之间的面积比(AR＝AFE/AMOS，可以有效增加与铁电耦合的电压，从而在低电压下高效写入。
随着摩尔定律不断延续，晶体管的尺寸不断缩小，FET的产线工艺已经达到几纳米级别。根据最新研究表明，AR＝1:10时可以实现存储计算一体技术最佳的写入和读出性能，因此与晶体管相对应铁电存储器MFM的尺寸需要达到亚纳米级别，这在现有的Fab工艺技术与设备中是很难达到的，存在与标准的CMOS 工艺兼容性和尺寸微缩难的问题，我们必须进行结构创新和选用新材料。
低维材料是信息时代的材料基础，薄膜和相关异质结构的发展代表着当前低维材料的发展的主流。低维材料包括二维材料、一维材料纳米线、纳米棒和零维材料量子点，涵盖了从半金属、半导体到绝缘体的广泛覆盖。由于低维材料在某一维度的尺寸足够小，达到分子乃至原子的尺度范围，展现出不同于日常材料的特性，在力学、光学、磁学、电学等领域具备神奇性能，已在部分高新技术产业起到关键性的作用。
随着摩尔定律不断延续，晶体管的尺寸不断缩小，FET的产线工艺已经达到几纳米级别。根据最新研究表明，AR＝1:10时可以实现存储计算一体技术最佳的写入和读出性能，因此与晶体管相对应铁电存储器MFM的尺寸需要达到亚纳米级别，这在现有的Fab工艺技术与设备中是很难达到的，我们必须进行结构创新和选用新材料。
实用新型内容
为解决上述技术问题，本实用新型的第一方面提出一种亚纳米级铁电存储计算一体器件，所述铁电存储计算一体器件包括铁电存储器、隔离层1和MOSFET 晶体管；
所述铁电存储器作为数据存储元件，数据计算功能由所述MOSFET晶体管实现；
所述铁电存储器从上到下依次包括：金属电极5、顶电极4、铁电层3和底电极2；其中，所述铁电存储器的底电极2采用低维材料制作，
所述MOSFET晶体管作为所述铁电存储计算一体器件的基体,所述铁电存储器的底电极2和隔离层1与所述MOSFET晶体管的栅极直接连接；
将所述铁电存储器布置为垂直方向结构，以使得所述铁电存储器的有效工作区域的尺寸仅由底电极2的厚度方向相对于铁电层3的宽度来确定，以将所述铁电存储器有效工作区的线宽尺寸限定在亚纳米级别。
根据本实用新型第一方面的器件，所述隔离层1位于铁电存储器和所述 MOSFET晶体管栅极之间，用于实现所述铁电存储器和所述MOSFET晶体管之间的隔离。
根据本实用新型第一方面的器件，所述隔离层1被制作成一个台阶状，该台阶状包括位于左边的台阶上层部分和位于右边的台阶下层部分，该隔离层1位于所述MOSFET晶体管的栅极之上，所述隔离层1的台阶上层部分的位置与所述栅极的中间区域相对应；所述隔离层1的台阶下层部分的位置与所述栅极的右侧区域相对应。
根据本实用新型第一方面的器件，所述底电极2覆盖所述MOSFET晶体管的栅极上的被所述隔离层1覆盖的区域之外的其他区域，所述底电极2覆盖的区域还包括所述隔离层1的所述台阶上层部分。
根据本实用新型第一方面的器件，所述铁电层3制作在所述底电极2和所述隔离层1的上表面，所述铁电层3呈凸字形，同时所述铁电层3完全覆盖所述隔离层1和所述底电极2。
根据本实用新型第一方面的器件，仅在所述铁电层3上面，且与所述隔离层1的所述台阶下层部分对应的区域从下往上层叠设置所述顶电极4和所述金属电极5，所述顶电极4和所述金属电极5直接连接。
根据本实用新型第一方面的器件，控制所述底电极的层厚度，使得铁电存储器的尺寸为亚纳米分子或原子尺寸级别。
根据本实用新型第一方面的器件，所述铁电存储器的面积与所述MOSFET晶体管的面积比AR为：1:5到1:20。
本实用新型的第二方面提出一种亚纳米级铁电存储计算一体器件的阵列，每个阵列包含多个亚纳米级铁电存储计算一体器件。
根据本实用新型第二方面的阵列，将所述阵列中各个所述亚纳米级铁电存储计算一体器件中的所述MOSFET晶体管的源级相互连接，构成接地线；将各个所述MOSFET晶体管的漏极相互连接，构成位线；将铁电存储器的金属电极5相互连接，构成字线。
采用本实用新型的方法有以下优点，
1.铁电存储器底电极选用低维材料，在特定维度形成分子乃至原子尺寸的厚度，且厚度能调节的范围更宽，既能与标准的CMOS工艺兼容，也能使铁电存储器MFM的尺寸达到亚纳米分子或原子尺寸级别。
2.在隔离层上形成台阶状分布，使得铁电存储器纵向垂直分布，有效电场来自底电极层厚度，能够更好与现有晶体管纳米级别工艺技术相匹配AR＝1:10，实现最佳写入和读出性能的同时，解决尺寸微缩难的问题。
3.铁电存储计算一体阵列具备读写速度快、抗疲劳性能突出、功耗低以及结构简单等优势，能够有效突破传统冯诺依曼架构计算和存储单元分离，解决大量数据深度处理时的存储墙和功耗墙问题。
附图说明
图1为本实用新型的一种亚纳米级别的铁电存储计算一体器件剖面图；
图2为本实用新型的纳米级金属氧化物半导体场效应晶体管MOSFET剖面图；
图3为本实用新型的铁电存储计算电原理图。
其中，1-隔离层、2-底电极、3-铁电层，4-顶电极，5-金属电极、6-有效工作区域。
具体实施方式
本实用新型为了解决新型铁电存储计算一体器件的工艺兼容性问题，通过器件结构创新和选用低维材料，突破传统的冯诺依曼架构，缓解逻辑与存储之间的设计冲突，实现铁电存储器与晶体管的纳米集成，避免Si通道的非理想界面，获得低电压下高效写入能力，根据本实用新型第一方面提高循环稳定性能。
随着摩尔定律不断延续，晶体管的尺寸不断缩小，FET的产线工艺已经达到几纳米级别。根据最新研究表明，AR＝1:10时可以实现存储计算一体技术最佳的写入和读出性能，因此与晶体管相对应铁电存储器MFM的尺寸需要达到亚纳米级别，这在现有的Fab工艺技术与设备中是很难达到的，存在与标准的CMOS工艺兼容性和尺寸微缩难的问题。
我们选用低维材料作为铁电存储器底电极，在特定维度形成分子乃至原子尺寸的厚度，同时通过结构创新，在隔离层上形成台阶状分布，使得铁电存储器纵向垂直分布，有效电场来自底电极层厚度，能够更好与现有晶体管纳米级别工艺技术相匹配AR＝1:10，实现最佳写入和读出性能的同时，解决尺寸微缩难的问题，使得铁电存储器MFM的尺寸达到亚纳米分子或原子尺寸级别。所得铁电存储计算一体阵列具备读写速度快、抗疲劳性能突出、功耗低以及结构简单等优势，能够有效突破传统冯诺依曼架构计算和存储单元分离，解决大量数据深度处理时的存储墙和功耗墙问题。
以下结合附图对本实用新型的具体实施方式作出详细说明。
本实用新型的第一方面提出一种亚纳米级铁电存储计算一体器件，所述铁电存储计算一体器件包括铁电存储器、MOSFET晶体管和隔离层1；
所述铁电存储器作为数据存储元件，数据计算功能由所述MOSFET晶体管实现；
所述铁电存储器从上到下依次包括：金属电极5、顶电极4、铁电层3和底电极2；其中，所述铁电存储器的底电极2采用低维材料制作，
附图1是所述亚纳米级别的铁电存储计算一体器件剖面图；亚纳米级别指所述有效工作区的线宽尺寸小于等于1nm。
所述MOSFET晶体管作为所述铁电存储计算一体器件的基体,所述铁电存储器的底电极2和隔离层1与所述MOSFET晶体管的栅极直接连接；
将所述铁电存储器布置为垂直方向结构，以使得所述铁电存储器的有效工作区域6的尺寸仅由底电极2的厚度方向相对于铁电层3的宽度来确定，以将所述铁电存储器有效工作区的线宽尺寸限定在亚纳米级别。
根据本实用新型第一方面的器件，所述隔离层1位于铁电存储器和所述 MOSFET晶体管栅极之间，用于实现所述铁电存储器和所述MOSFET晶体管之间的隔离。
根据本实用新型第一方面的器件，所述隔离层1被制作成一个台阶状，所述隔离层1被制作成一个台阶状，该台阶状包括位于左边的台阶上层部分和位于右边的台阶下层部分，该隔离层1位于所述MOSFET晶体管的栅极之上，所述隔离层1的台阶上层部分的位置与所述栅极的中间区域相对应；所述隔离层1 的台阶下层部分的位置与所述栅极的右侧区域相对应。
根据本实用新型第一方面的器件，所述底电极2覆盖所述MOSFET晶体管的栅极上的被所述隔离层1覆盖的区域之外的其他区域，所述底电极2覆盖的区域还包括所述隔离层1的所述台阶上层部分。
根据本实用新型第一方面的器件，所述铁电层3制作在所述底电极2和所述隔离层1的上表面，所述铁电层3呈凸字形，同时所述铁电层3完全覆盖所述隔离层1和所述底电极2。
根据本实用新型第一方面的器件，仅在所述铁电层3上面，且与所述隔离层1的所述台阶下层部分对应的区域从下往上层叠设置所述顶电极4和所述金属电极5，所述顶电极4和所述金属电极5直接连接。
根据本实用新型第一方面的器件，控制所述底电极的层厚度，使得铁电存储器的尺寸为亚纳米分子或原子尺寸级别。
根据本实用新型第一方面的器件，所述铁电存储器的面积与晶体管MOSFET 的面积比AR为：1:5到1:20。
本实用新型的第二方面提出一种亚纳米级铁电存储计算一体器件的阵列，每个阵列包含多个亚纳米级铁电存储计算一体器件。
根据本实用新型第二方面的阵列，将所述阵列中各个所述亚纳米级铁电存储计算一体器件中的所述MOSFET晶体管的源级相互连接，构成接地线；将各个所述MOSFET晶体管的漏极相互连接，构成位线；将铁电存储器的金属电极5相互连接，构成字线。
附图2是用于制作亚纳米级铁电存储计算一体器件的MOSFET晶体管结构剖面图,图示为一个典型的MOSFET晶体管，其中S为源极，D是漏极，G是栅极。在现有的工艺条件下，MOSFET晶体管电极的宽度是大于5-7纳米的，电极宽度还无法做到亚纳米的级别。图中的晶体管的各个电极尺寸都是大于亚纳米级别的。
但是使用溅射、气相沉积等工艺，将半导体或金属的淀积层做到亚纳米级别是可以实现的。如附图1所示，所述铁电存储器包括：金属电极5、顶电极4、铁电层3和底电极2；其中作为铁电存储器的两个极板的顶电极4和底电极2之间的铁电层3是垂直方向设置，它们的有效工作区域6仅由铁电层3的厚度决定。由于铁电存储器的顶电极4、铁电层3和底电极2的厚度均能做到亚纳米级别；因此所述铁电存储器的有效尺寸限定在亚纳米级别。
附图3是铁电存储计算一体器件的等效电原理图。所述MOSFET晶体管的源极S连接地线Gnd,漏极D连接位线Bit line,栅极连接铁电存储器MFM的底电极，铁电存储器MFM的金属电极5与字线word line连接。其中带有存储功能的铁电存储器MFM作为数据存储元件，而MOSFET晶体管用作计算元件。
最后应说明的是，以上实施方式仅用以说明本实用新型实施例的技术方案而非限制，尽管参照以上较佳实施方式对本实用新型实施例进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型实施例的技术方案进行修改或等同替换都不应脱离本实用新型实施例的技术方案的精神和范围。
Claims (10)
1.一种亚纳米级铁电存储计算一体器件，其特征在于，所述铁电存储计算一体器件上到下依次包括铁电存储器、隔离层(1)和MOSFET晶体管；
所述铁电存储器作为数据存储元件，数据计算功能由所述MOSFET晶体管实现；
所述铁电存储器从上到下依次包括：金属电极(5)、顶电极(4)、铁电层(3)和底电极(2)；其中，所述铁电存储器的底电极(2)采用低维材料制作，
所述MOSFET晶体管作为所述铁电存储计算一体器件的基体,所述铁电存储器的底电极(2)和隔离层(1)与所述MOSFET晶体管的栅极直接连接；
将所述铁电存储器布置为垂直方向结构，以使得所述铁电存储器的有效工作区域的尺寸仅由底电极(2)的厚度方向相对于铁电层(3)的宽度来确定，以将所述铁电存储器有效工作区的线宽尺寸限定在亚纳米级别。
2.如权利要求1所述的器件，其特征在于，所述隔离层(1)位于铁电存储器和所述MOSFET晶体管栅极之间，用于实现所述铁电存储器和所述MOSFET晶体管之间的隔离。
3.如权利要求2所述的器件，其特征在于，所述隔离层(1)被制作成一个台阶状，该台阶状包括位于左边的台阶上层部分和位于右边的台阶下层部分，该隔离层(1)位于所述MOSFET晶体管的栅极之上，所述隔离层(1)的台阶上层部分的位置与所述栅极的中间区域相对应；所述隔离层(1)的台阶下层部分的位置与所述栅极的右侧区域相对应。
4.如权利要求3所述的器件，其特征在于，所述底电极(2)覆盖所述MOSFET晶体管的栅极上的被所述隔离层(1)覆盖的区域之外的其他区域，所述底电极(2)覆盖的区域还包括所述隔离层(1)的所述台阶上层部分。
5.如权利要求4所述的器件，其特征在于，所述铁电层(3)制作在所述底电极(2)和所述隔离层(1)的上表面，所述铁电层(3)呈凸字形，同时所述铁电层(3)完全覆盖所述隔离层(1)和所述底电极(2)。
6.如权利要求5所述的器件，其特征在于，仅在所述铁电层(3)上面，且与所述隔离层(1)的所述台阶下层部分对应的区域从下往上层叠设置所述顶电极(4)和所述金属电极(5)，所述顶电极(4)和所述金属电极(5)直接连接。
7.如权利要求6所述的器件，其特征在于，控制所述底电极(2)的层厚度，使得铁电存储器的尺寸为亚纳米分子或原子尺寸级别。
8.如权利要求1所述的器件，其特征在于，所述铁电存储器的面积与所述晶体管的面积比AR为：1:5到1:20。
9.一种亚纳米级铁电存储计算一体器件的阵列，其特征在于，所述阵列包含多个如权利要求1-8中任一项所述的一种亚纳米级铁电存储计算一体器件。
10.如权利要求9所述的阵列，其特征在于，将所述阵列中各个所述亚纳米级铁电存储计算一体器件中的所述MOSFET晶体管的源级相互连接，构成接地线；将各个所述MOSFET晶体管的漏极相互连接，构成位线；将所述铁电存储器的金属电极(5)相互连接，构成字线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221599804.4U CN217881522U (zh) | 2022-06-24 | 2022-06-24 | 一种亚纳米级铁电存储计算一体器件及阵列 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221599804.4U CN217881522U (zh) | 2022-06-24 | 2022-06-24 | 一种亚纳米级铁电存储计算一体器件及阵列 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217881522U true CN217881522U (zh) | 2022-11-22 |
Family
ID=84096621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221599804.4U Active CN217881522U (zh) | 2022-06-24 | 2022-06-24 | 一种亚纳米级铁电存储计算一体器件及阵列 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217881522U (zh) |
-
2022
- 2022-06-24 CN CN202221599804.4U patent/CN217881522U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8227701B2 (en) | Reconfigurable electric circuitry and method of making same | |
| US10636802B2 (en) | Two-terminal non-volatile memristor and memory | |
| CN109542839A (zh) | 融合非易失多值存储与逻辑运算功能的动态可控器件单元 | |
| Saha et al. | Impact of channel length, gate insulator thickness, gate insulator material, and temperature on the performance of nanoscale FETs | |
| Anil et al. | Performance evaluation of ternary computation in SRAM design using graphene nanoribbon field effect transistors | |
| CN217881522U (zh) | 一种亚纳米级铁电存储计算一体器件及阵列 | |
| CN115411040A (zh) | 半导体结构 | |
| Pal et al. | Two-dimensional materials enabled next-generation low-energy compute and connectivity | |
| US20030107067A1 (en) | Matrix-addressable array of integrated transistor/memory structures | |
| Han et al. | Ferroelectric devices for intelligent computing | |
| Das et al. | Beyond cmos | |
| Islam et al. | HfO2/TiO2/HfO2 tri-layer high-K gate oxide based MoS2 negative capacitance FET with steep subthreshold swing | |
| CN1176499C (zh) | 纳米金属氧化线单电子晶体管 | |
| WO2022222573A1 (zh) | 单晶体管结构、多晶体管结构以及电子装置 | |
| JP3802760B2 (ja) | 少なくとも１つのナノエレクトロニクス素子をもつ回路アセンブリおよびその製造方法 | |
| Eachempati et al. | Reconfigurable BDD based quantum circuits | |
| Falcone et al. | Back-End, CMOS-Compatible Ferroelectric FinFET for Synaptic Weights | |
| CN209231927U (zh) | 融合非易失多值存储与逻辑运算功能的动态可控器件单元 | |
| Deleonibus | Emerging Devices for Low-power and High-performance Nanosystems: Physics, Novel Functions, and Data Processing | |
| CN115172461A (zh) | 一种亚纳米级铁电存储计算一体器件及其制备方法 | |
| RU2287205C2 (ru) | Интегрированные транзисторно-запоминающие структуры и массив подобных структур с матричной адресацией | |
| CN103956383A (zh) | 一种基于多顶栅结构的晶体管 | |
| US11968818B2 (en) | SRAM memory cell for stacked transistors with different channel width | |
| Niu et al. | Design-Technology Co-optimization (DTCO) for Emerging Disruptive Logic & Embedded Memory Process Technologies | |
| Chaudhary et al. | Potential Prospects of Negative Capacitance Field Effect Transistors for Low-Power Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |