KR20110081675A - 액정 표시 장치 및 이의 리페어 방법 - Google Patents

액정 표시 장치 및 이의 리페어 방법 Download PDF

Info

Publication number
KR20110081675A
KR20110081675A KR1020100001947A KR20100001947A KR20110081675A KR 20110081675 A KR20110081675 A KR 20110081675A KR 1020100001947 A KR1020100001947 A KR 1020100001947A KR 20100001947 A KR20100001947 A KR 20100001947A KR 20110081675 A KR20110081675 A KR 20110081675A
Authority
KR
South Korea
Prior art keywords
electrode
line
gate line
data line
pixel electrode
Prior art date
Application number
KR1020100001947A
Other languages
English (en)
Other versions
KR101761276B1 (ko
Inventor
이상권
이윤석
홍권삼
원병희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100001947A priority Critical patent/KR101761276B1/ko
Priority to US12/832,508 priority patent/US8754999B2/en
Publication of KR20110081675A publication Critical patent/KR20110081675A/ko
Application granted granted Critical
Publication of KR101761276B1 publication Critical patent/KR101761276B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

액정 표시 장치 및 이의 리페어 방법이 제공된다. 액정 표시 장치는, 일 방향으로 연장된 게이트선; 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선; 상기 드레인 전극과 콘택홀을 통하여 접속되는 화소 전극; 및 상기 게이트선과 동일층에 형성되고, 상기 콘택홀과 중첩되는 유지 전극을 갖는 유지 전극선을 포함한다.

Description

액정 표시 장치 및 이의 리페어 방법{Liquid crystal display panel and repairing method thereof}
본 발명은 액정 표시 장치 및 이의 리페어 방법에 관한 것으로서, 보다 상세하게는 개구율(aperture ratio)이 최대한 확보된 구조를 가지면서도 리페어를 용이하게 수행할 수 있는 액정 표시 장치 및 이의 리페어 방법에 관한 것이다.
일반적으로 액정 표시 장치(Liquid Crystal Display)는 액정을 이용하여 영상을 디스플레이는 평판 표시 장치의 하나로써, 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비전력 및 낮은 구동전압을 갖는 장점이 있다.
액정 표시 장치는 공통 전극과 컬러 필터 등이 형성되어 있는 컬러 필터 기판, 박막 트랜지스터와 화소 전극 등이 형성되어 있는 박막 트랜지스터 기판, 및 이 컬러 필터 기판과 박막 트랜지스터 기판 사이에 개재된 액정층을 포함한다. 공통 전극과 화소 전극에 서로 다른 전압이 인가되어 액정층에 전계가 생성되고, 그에 따라 액정 분자들의 배열이 변경됨으로써 화상이 표시된다.
종래 기술에서는 액정 표시 장치의 불량 화소 전극을 리페어하기 위하여 유지 용량(Cst) 형성을 위한 유지 전극 라인을 이용하였다. 이를 좀더 상세히 설명하면, 불량 화소 전극에 연결된 드레인 전극을 단선(cutting)시켜 불량 화소 전극을 플로팅(floating) 상태가 되게 한 후, 플로팅 상태의 불량 화소 전극을 유지 전극 라인과 쇼트(short)시키는 방식으로 리페어를 수행하였다. 일반적으로 유지 전극 라인에는 컬러 필터 기판의 공통 전극에 인가되는 공통 전압(Vcom)과 동일한 전압이 인가되기 때문에, 이와 같이 불량 화소 전극이 유지 전극 라인과 쇼트되면 공통 전극과 불량 화소 전극이 등전위 상태가 되어 오프 화소로 전환될 수 있다.
그런데, 최근 액정 표시 장치의 개구율을 최대한 확보하기 위하여 유지 전극 라인의 폭을 크게 줄이거나 아예 유지 전극 라인을 제거하는 방향으로 연구가 진행되고 있다. 유지 전극 라인의 폭을 줄이거나 유지 전극 라인을 제거하더라도 보다 큰 유전율을 갖는 액정 분자를 개재시키는 등의 방법으로 이를 보상할 수 있기 때문이다.
이와 같이 유지 전극 라인의 폭을 줄이거나 유지 전극 라인이 제거되는 경우, 전술한 리페어 방법에서 불량 화소 전극을 유지 전극 라인과 쇼트시키는 것이 어렵거나 또는 불가능해지기 때문에 리페어가 실패하는 문제가 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는 개구율 확보를 위하여 유지 전극 라인의 폭이 감소하거나 유지 전극 라인이 제거된 구조를 갖는 액정 표시 장치에서도 리페어를 용이하게 수행할 수 있는 액정 표시 장치 및 이의 리페어 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 일 방향으로 연장된 게이트선; 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선; 상기 드레인 전극과 콘택홀을 통하여 접속되는 화소 전극; 및 상기 게이트선과 동일층에 형성되고, 상기 콘택홀과 중첩되는 유지 전극을 갖는 유지 전극선을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 리페어 방법은, 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 콘택홀을 통하여 접속되는 화소 전극과, 상기 게이트선과 동일층에 형성되고 상기 콘택홀과 중첩되는 유지 전극을 갖는 유지 전극선을 포함하고, 상기 화소 전극이 불량으로 판단되면, 상기 드레인 전극을 단선시키고, 상기 콘택홀이 위치하는 부분에 레이저를 조사하여 상기 화소 전극과 상기 유지 전극을 쇼트시킨다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 액정 표시 장치는, 일 방향으로 연장된 게이트선; 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선; 상기 드레인 전극과 접속되는 화소 전극; 및 상기 데이터선과 동일층에 형성되고, 상기 화소 전극의 일부와 중첩되는 유지 전극을 갖는 유지 전극선을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 액정 표시 장치의 리페어 방법은, 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 접속되는 화소 전극과, 상기 데이터선과 동일층에 형성되고 상기 화소 전극의 일부와 중첩되는 유지 전극을 갖는 유지 전극선을 포함하고, 상기 화소 전극이 불량으로 판단되면, 상기 드레인 전극을 단선시키고, 상기 유지 전극이 위치하는 부분에 레이저를 조사하여 상기 화소 전극과 상기 유지 전극을 쇼트시킨다.
또한, 상기 과제를 해결하기 위한 본 발명의 또다른 일 실시예에 따른 액정 표시 장치는, 일 방향으로 연장된 게이트선; 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선; 상기 드레인 전극과 접속되는 화소 전극; 상기 화소 전극과 동일층에 형성되고, 상기 데이터선과 중첩되어 공통 전압을 인가받는 실딩 라인; 및 상기 화소 전극과 상기 실딩 라인 사이에 형성되어 상기 화소 전극과 상기 실딩 라인을 접속시키는 도전 패턴을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 또다른 일 실시예에 따른 액정 표시 장치의 리페어 방법은, 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 접속되는 화소 전극과, 상기 화소 전극과 동일층에 형성되고 상기 데이터선과 중첩되어 공통 전압을 인가받는 실딩 라인을 포함하고, 상기 화소 전극이 불량으로 판단되면, 상기 드레인 전극을 단선시키고, 상기 화소 전극과 상기 실딩 라인 사이에 도전 패턴을 형성하여 상기 화소 전극과 상기 실딩 라인을 쇼트시킨다.
또한, 상기 과제를 해결하기 위한 본 발명의 또다른 일 실시예에 따른 액정 표시 장치는, 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 접속되는 화소 전극을 포함하는 박막 트랜지스터 기판; 및 상기 화소 전극과 마주보고 배치되는 공통 전극을 포함하는 컬러 필터 기판을 포함하고, 상기 박막 트랜지스터 기판의 상기 화소 전극과 상기 컬러 필터 기판의 상기 공통 전극 중 적어도 하나는, 자신의 상부에 상기 화소 전극과 상기 공통 전극을 서로 접속시키기 위한 도전 패턴을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 액정 표시 장치의 리페어 방법은, 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 접속되는 화소 전극을 포함하는 박막 트랜지스터 기판이 제공되고, 상기 화소 전극과 마주보고 배치되는 공통 전극을 포함하는 컬러 필터 기판을 제공되고, 상기 화소 전극이 불량으로 판단되면, 상기 드레인 전극을 단선시키고, 상기 화소 전극과 상기 공통 전극 중 적어도 하나의 상부에 도전 패턴을 형성하고, 상기 박막 트랜지스터 기판과 상기 컬러 필터 기판을 합착하여 상기 도전 패턴에 의하여 상기 화소 전극과 상기 공통 전극을 쇼트시킨다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유지 전극 라인이 제거된 구조를 갖는 액정 표시 장치의 배치도이다.
도 2는 도 1의 액정 표시 장치의 박막 트랜지스터 기판의 배치도이다.
도 3은 도 1의 액정 표시 장치의 컬러 필터 기판의 배치도이다.
도 4는 도 1의 액정 표시 장치를 IV-IV' 선으로 절단한 단면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이다.
도 6은 도 5의 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선으로 절단한 단면도이다.
도 7은 본 발명의 또다른 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이다.
도 8은 도 7의 박막 트랜지스터 기판을 Ⅱ-Ⅱ'선으로 절단한 단면도이다.
도 9는 본 발명의 또다른 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이다.
도 10은 도 9의 박막 트랜지스터 기판을 Ⅲ-Ⅲ'선으로 절단한 단면도이다.
도 11은 본 발명의 또다른 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이다.
도 12는 도 11의 박막 트랜지스터 기판을 Ⅴ-Ⅴ'선으로 절단한 단면도이다.
도 13은 도 1의 액정 표시 장치를 IV-IV' 선으로 절단한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서는, 우선 일례로서 유지 전극 라인이 제거된 구조의 액정 표시 장치에 대하여 설명한 후, 이러한 액정 표시 장치에서의 리페어 수행을 위하여 변형된 구조의 액정 표시 장치와 이 장치에서의 리페어 방법을 설명한다. 또한, 액정 표시 장치의 구조를 변형시키지 않고 리페어를 수행하는 방법에 대하여 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 유지 전극 라인이 제거된 구조를 갖는 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치의 박막 트랜지스터 기판의 배치도이고, 도 3은 도 1의 액정 표시 장치의 컬러 필터 기판의 배치도이고, 도 4는 도 1의 액정 표시 장치를 IV-IV' 선으로 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일실시예에 따른 액정 표시 장치는 박막 트랜지스터 기판(100), 이와 마주보고 있는 컬러 필터 기판(200) 및 이들 두 기판(100, 200) 사이에 개재된 액정층(300)을 포함한다.
투명한 유리 등으로 이루어진 제1 절연 기판(10) 위에는 주로 가로 방향으로 연장되어 게이트 신호를 전달하는 제1 게이트선(22a) 및 제2 게이트선(22b)이 형성되어 있다. 제1 게이트선(22a) 및 제2 게이트선(22b)은 서로 평행하게 배치되며 하나의 부화소에 대하여 하나씩 할당되어 있다. 그리고 제1 게이트선(22a) 및 제2 게이트선(22b)에는 선의 일부 영역에서 돌출되어 넓게 형성된 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)이 각각 형성되어 있다.
이러한 제1 게이트선(22a), 제2 게이트선(22b), 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)을 게이트 배선(22a, 22b, 26a, 26b)이라 한다.
게이트 배선(22a, 22b, 26a, 26b)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 배선(22a, 22b, 26a, 26b)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22a, 22b, 26a, 26b)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22a, 22b, 26a, 26b)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 배선(22a, 22b, 26a, 26b) 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 제1 반도체층(40a) 및 제2 반도체층(40b)이 형성되어 있다. 제1 반도체층(40a) 및 제2 반도체층(40b)은 후술하는 박막 트랜지스터의 채널 형성을 위한 것으로서,각각 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)과 중첩되도록 형성된다. 본 실시예에서는 제1 반도체층(40a) 및 제2 반도체층(40b)이 각각 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)과 중첩되는 섬 형상을 갖도록 형성되는 경우에 대하여 나타내었으나(도 4 참조), 본 발명이 이에 한정되는 것은 아니며, 제1 및 제2 반도체층(40a)은 박막 트랜지스터의 채널 영역을 제외하고는 후술할 데이터 배선(62, 65a, 65b, 66a, 66b)과 실질적으로 동일한 형상을 갖도록 형성될 수도 있다.
제1 반도체층(40a) 및 제2 반도체층(40b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 오믹 콘택층(ohmic contact layer)(55a, 56a)이 형성되어 있다. 오믹 콘택층(55a, 56a)은 쌍(pair)을 이루어 제1 반도체층(40a) 및 제2 반도체층(40b) 위에 위치한다.
오믹 콘택층(55a, 56a) 및 게이트 절연막(30) 위에는 데이터선(62)이 형성된다. 데이터선(62)은 주로 세로 방향으로 연장되어 제1 게이트선(22a) 및 제2 게이트선(22b)과 교차한다. 데이터선(62)에는 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 향하여 분지된 제1 소스 전극(65a) 및 제2 소스 전극(65b)이 형성되어 있다. 데이터선(62)은 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)에 데이터 신호를 전달한다. 이러한 데이터선(62)과, 제1 소스 전극(65a), 제2 소스 전극(65b), 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 데이터 배선(62, 65a, 65b, 66a, 66b)이라고 한다.
데이터 배선(62, 65a, 65b, 66a, 66b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 등의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
제1 소스 전극(65a)은 제1 반도체층(40a)과 적어도 일부분이 중첩되고, 제1 드레인 전극(66a)은 제1 게이트 전극(26a)을 중심으로 제1 소스 전극(65a)과 대향하며 제1 반도체층(40a)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 오믹 콘택층(55a, 56a)은 그 하부의 제1 반도체층(40a)과, 그 상부의 제1 소스 전극(65a) 및 제1 드레인 전극(66a) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
마찬가지로, 제2 소스 전극(65b)은 제2 반도체층(40b)과 적어도 일부분이 중첩되고, 제2 드레인 전극(66b)은 제2 게이트 전극(26b)을 중심으로 제2 소스 전극(65b)과 대향하며 제2 반도체층(40b)과 적어도 일부분이 중첩된다.
데이터 배선(62, 65a, 65b, 66a, 66b)과 노출된 제1 반도체층(40a) 및 제2반도체층(40b) 위에는 보호막(passivation layer)(70)이 형성되어 있다. 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40a. 40b) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 나아가 보호막(70)으로는 적색, 녹색 또는 청색의 컬러 필터층이 사용될 수도 있다.
보호막(70)에는 제1 콘택홀(contact hole)(76a) 및 제2 콘택홀(76b)이 형성되어 있으며, 제1 부화소 전극(80a)은 제1 콘택홀(76a)을 통하여 제1 드레인 전극(66a)과 물리적·전기적으로 연결되어 데이터 전압 및 제어 전압을 인가 받고, 제2 부화소 전극(80b)은 제2 콘택홀(76b)을 통하여 제2 드레인 전극(66b)과 물리적·전기적으로 연결되어 데이터 전압 및 제어 전압을 인가 받는다.
데이터 전압이 인가된 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)은 컬러 필터 기판(200)의 공통 전극(91)과 함께 전기장을 생성함으로써 공통 전극(91)과 제1 및 제2 부화소 전극(80a, 80b) 사이의 액정층(300)의 액정 분자들의 배열을 결정한다. 이러한 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)을 화소 전극(80a, 80b)이라 한다.
제1 부화소 전극(80a)은 제1 게이트 전극(26a), 제1 소스 전극(65a) 및 제1 드레인 전극(66a)을 삼단 소자로 하여 스위칭 소자를 이루는 제1 박막 트랜지스터(Q1)에 의해 동작한다. 제1 박막 트랜지스터(Q1)는 제1 게이트 전극(26a)을 통해 인가되는 게이트 신호에 의해 동작되며, 제1 게이트 전극(26a)에 게이트 온 신호가 입력되면 데이터 신호는 제1 소스 전극(65a) 및 제1 드레인 전극(66a)을 통하여 제1 부화소 전극(80a)으로 인가된다.
제2 부화소 전극(80b)은 제2 게이트 전극(26b), 제2 소스 전극(65a) 및 제2 드레인 전극(66a)을 삼단 소자로 하여 스위칭 소자를 이루는 제2 박막 트랜지스터(Q2)에 의해 동작한다. 제2 박막 트랜지스터(Q2)는 제2 게이트 전극(26b)을 통해 인가되는 게이트 신호에 의해 동작되며, 제2 게이트 전극(26b)에 게이트 온 신호가 입력되면 데이터 신호는 제2 소스 전극(65b) 및 제2 드레인 전극(66b)을 통하여 제2 부화소 전극(80b)으로 인가된다.
한편, 제1 부화소 전극(80a)과 제2 부화소 전극(80b)은 제1 게이트선(22a)을 사이에 두고 상하 분리되어 형성되며, 제1 부화소 전극(80a)에는 제2 부화소 전극(80b) 보다 높은 전압의 데이터 신호가 인가될 수 있다. 또한, 제1 부화소 전극(80a)의 면적을 제2 부화소 전극(80b)의 면적보다 작게 형성할 수 있다.
또한, 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)은 액정을 효과적으로 제어할 수 있는 영역을 증가시켜 궁극적으로 개구율을 증가시키기 위하여 제1 절곡부(85a) 및 제2 절곡부(85b)를 각각 포함할 수 있다. 제1 절곡부(85a)는 제1 부화소 전극(80a)이 절곡되어 형성되는 부분이고, 제2 절곡부(85b)는 제2 부화소 전극(80b)이 절곡되어 형성되는 부분이다. 결국 화소 전극(80a, 80b)은 지그재그 형태로 절곡되어 형성된다.
제1 부화소 전극(80a) 및 제2 부화소 전극(80b)의 가장자리에는 제1 미세 돌기 패턴(82a) 및 제2 미세 돌기 패턴(82b)이 형성되어 있다.
이러한 제1 미세 돌기 패턴(82a) 및 제2 미세 돌기 패턴(82b)은 그 길이 및 폭에 따라 액정 표시 장치의 투과율, 응답 속도(화소 전극 중심부의 액정 분자의 지연 거동), 얼룩에 의한 표시 품질 등에 영향을 주는 부분이다.
컬러 필터 기판(200)은 투명한 유리 등으로 이루어진 제2 절연 기판(90) 과 제2 절연 기판(90) 위에 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(91)을 포함한다. 공통 전극(91)은 화소 전극(80a, 80b)과 마주 보고 배치되며, 화소 전극(80a, 80b)의 형상에 대응되도록 지그재그 형태로 절곡되어 형성될 수 있다.
한편, 공통 전극(91)은 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)의 대응부분에 절개 패턴(93a, 93b)을 포함한다. 절개 패턴(93a, 93b)은 공통 전극(91)의 일부를 패터닝하여 형성하며, 도메인 형성 수단으로서 작용하게 된다. 이와 같은 절개 패턴(93a, 93b)은 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)의 중앙부에 중첩되도록 배열된다.
공통 전극(91) 위에는 액정 분자들을 배향하는 배향막(미도시)이 도포될 수 있다.
이와 같은 구조의 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 액정층(300)을 형성하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 기본 구조가 이루어진다.
액정층(300)에 포함되어 있는 액정 분자는 화소 전극(80a, 80b)과 공통 전극(91) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가질 수 있다. 화소 전극(80a, 80b)과 공통 전극(91) 사이에 전계가 인가되면 액정 분자는 절개 패턴(93a, 93b)에 수직 방향으로 기울어지게 되어 다수의 도메인으로 분할된다.
도 1 내지 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정 표시 장치에서는 유지 전극 라인이 제거되어 있음을 알 수 있다. 이러한 경우 리페어를 위하여 드레인 전극을 단선하더라도 후속 단계 즉, 유지 전극 라인과 화소 전극을 쇼트시키는 단계를 진행할 수 없어, 플로팅된 불량 화소 전극의 전위가 불안정한 상태에 있게 되고 리페어의 실패를 초래한다.
따라서, 이러한 액정 표시 장치에서의 리페어 수행을 위하여 도 1 내지 도 4에서 전술한 박막 트랜지스터 기판의 구조를 이하의 도 5 내지 도 12와 같이 변형한다. 변형된 박막 트랜지스터 기판을 이용하면, 도 1 내지 도 4에 도시된 액정 표시 장치의 개구율과 거의 동일한 개구율 확보가 가능하면서 리페어 수행이 용이하다.
도 5는 본 발명의 다른 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이고, 도 6은 도 5의 박막 트랜지스터 기판을 Ⅰ-Ⅰ' 선 및 Ⅰ''-Ⅰ''' 으로 절단한 단면도이다. 이하에서는, 도 1 내지 도 4에서 설명한 부분과 동일한 부분에 대하여는 그 설명을 간략히 하거나 생략하기로 한다.
도 5 및 도 6을 참조하면, 박막 트랜지스터 기판의 제1 절연 기판(10) 위에는 제1 게이트선(22a), 제2 게이트선(22b), 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)을 포함하는 게이트 배선(22a, 22b, 26a, 26b)이 형성되어 있다.
또한, 제1 절연 기판(10) 위에는 공통 전극(91)에 인가되는 전압과 동일한 전압(이하, 공통 전압)이 인가되는 제1 유지 전극선(27a) 및 제2 유지 전극선(27b)이 형성되어 있다. 제1 유지 전극선(27a)은 제1 게이트선(22a)과 평행하게 가로 방향으로 연장되면서 후술하는 제1 콘택홀(76a) 하부를 가로지르고, 제2 유지 전극선(27b)은 제2 게이트선(22b)과 평행하게 가로 방향으로 연장되면서 후술하는 제2 콘택홀(76b) 하부를 가로지른다. 제1 유지 전극선(27a) 중 제1 콘택홀(76a)과 중첩되는 부분을 제1 유지 전극(28a)이라 하고, 제2 유지 전극선(27b) 중 제2 콘택홀(76b)과 중첩되는 부분을 제2 유지 전극(28b)이라 한다. 이와 같은 제1 유지 전극선(27a), 제2 유지 전극선(27b), 제1 유지 전극(28a) 및 제2 유지 전극(28b)을 유지 전극 배선(27a, 27b, 28a, 28b)이라 한다.
여기서, 제1 유지 전극선(27a) 및 제2 유지 전극선(27b)의 선폭은 최대한 작은 것이 바람직하다. 제1 유지 전극선(27a) 및 제2 유지 전극선(27b)은 유지 용량(Cst) 형성을 위한 것이 아니라 공통 전압 인가를 위한 것이어서 선폭이 작아도 무방하며, 또한 선폭을 작게 하는 것이 또한 액정 표시 장치의 개구율 확보에도 유리하기 때문이다.
제1 유지 전극(28a) 및 제2 유지 전극(28b)은 원형 또는 다각형의 평면 형상을 가지며, 원형 또는 다각형의 폭은 제1 유지 전극선(27a) 및 제2 유지 전극선(27b)의 선폭에 비하여 훨씬 큰 값을 갖는 것이 바람직하다. 이는 후술하는 제1 및 제2 콘택홀(76a, 76b)을 통한 제1 및 제2 부화소 전극(80a, 80b)이 제1 및 제2 유지 전극(28a, 28b)과 중첩되는 면을 크게 함으로써, 리페어 수행시 제1 및 제2 부화소 전극(80a, 80b)과 제1 및 제2 유지 전극(28a, 28b)을 서로 쇼트시키는 것을 용이하게 하기 위해서이다.
게이트 배선(22a, 22b, 26a, 26b)과 유지 전극 배선(27a, 27b, 28a, 28b) 위에는 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 제1 반도체층(40a) 및 제2 반도체층(40b)이 형성되고, 제1 반도체층(40a) 및 제2 반도체층(40b)의 상부에는 오믹 콘택층(55a, 56a)은 쌍을 이루어 위치한다.
오믹 콘택층(55a, 56a) 및 게이트 절연막(30) 위에는 데이터선(62)이 형성된다. 데이터선(62)은 주로 세로 방향으로 연장되어 제1 게이트선(22a) 및 제2 게이트선(22b)과 교차한다. 데이터선(62)에는 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 향하여 분지된 제1 소스 전극(65a) 및 제2 소스 전극(65b)이 형성되어 있다. 이러한 데이터선(62)과, 제1 소스 전극(65a), 제2 소스 전극(65b), 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 데이터 배선(62, 65a, 65b, 66a, 66b)이라고 한다.
데이터 배선(62, 65a, 65b, 66a, 66b)과 노출된 제1 반도체층(40a) 및 제2반도체층(40b) 위에는 보호막(70)이 형성되어 있다. 보호막(70)에는 제1 콘택홀 (76a) 및 제2 콘택홀(76b)이 형성되어 있으며, 제1 부화소 전극(80a)은 제1 콘택홀(76a)을 통하여 제1 드레인 전극(66a)과 연결되고 제2 부화소 전극(80b)은 제2 콘택홀(76b)을 통하여 제2 드레인 전극(66b)과 연결된다.
이하, 도 5 및 도 6을 참조하여 본 실시예의 액정 표시 장치의 리페어 방법을 설명하기로 한다.
화소 전극 즉, 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)이 불량으로 판단되면 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)의 특히 넥(neck) 부분(드레인 전극 중 선폭이 작은 부분을 의미함)에 레이저를 조사하여 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 단선시킴으로써 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)을 플로팅 상태가 되게 한다.
이어서, 제1 및 제2 콘택홀(76a, 76b)이 위치하는 부분에 레이저를 조사함으로써, 제1 및 제2 부화소 전극(80a, 80b)을 하부의 제1 및 제2 유지 전극(28a, 28b)과 쇼트시킨다. 그에 따라 제1 및 제2 부화소 전극(80a, 80b)은 제1 및 제2 유지 전극선(27a, 27b)을 통하여 공통 전압을 인가받게 되어 공통 전극(91)과 등전위 상태가 되기 때문에 오프 화소로 전환될 수 있다.
전술한 바와 같이, 제1 및 제2 콘택홀(76a, 76b)과 중첩되는 영역의 제1 및 제2 유지 전극(28a, 28b)은, 제1 및 제2 유지 전극선(27a, 27b)의 선폭에도 불구하고, 원형 또는 다각형 형상을 가져 폭이 크기 때문에 이러한 쇼트 공정이 용이하다.
도 7은 본 발명의 또다른 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이고, 도 8은 도 7의 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선으로 절단한 단면도이다. 이하에서는, 도 1 내지 도 4에서 설명한 부분과 동일한 부분에 대하여는 그 설명을 간략히 하거나 생략하기로 한다.
도 7 및 도 8을 참조하면, 박막 트랜지스터 기판의 제1 절연 기판(10) 위에는 제1 게이트선(22a), 제2 게이트선(22b), 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)을 포함하는 게이트 배선(22a, 22b, 26a, 26b)이 형성되어 있다.
또한, 제1 절연 기판(10) 위에는 공통 전압이 인가되는 제1 유지 전극선(270a) 및 제2 유지 전극선(270b)이 형성되어 있다. 제1 유지 전극선(270a)은 제1 게이트선(22a)과 평행하게 가로 방향으로 연장되면서 제1 부화소 전극(80a)의 제1 절곡부(85a) 하부를 가로지르고, 제2 유지 전극선(270b)은 제1 게이트선(22a)과 평행하게 가로 방향으로 연장되면서 제2 부화소 전극(80b)의 제2 절곡부(85b) 하부를 가로지른다. 제1 및 제2 부화소 전극(80a, 80b)의 제1 및 제2 절곡부(85a, 85b)는 기본적으로 투과율이 낮은 부분이기 때문에, 제1 및 제2 유지 전극선(270a, 270b)이 제1 및 제2 절곡부(85a, 85b) 하부를 가로지르게 하더라도 액정 표시 장치의 개구율 및 투과율 감소가 최소화되는 장점이 있다.
단, 이러한 경우 제1 및 제2 유지 전극선(270a, 270b)이 제1 및 제2 콘택홀(76a, 76b)과 중첩하는 부분이 없기 때문에, 쇼트 리페어 수행을 위하여 제1 및 제2 유지 전극선(270a, 270b)으로부터 각각 분기되어 제1 및 제2 콘택홀(76a, 76b) 하부까지 연장되는 분기선과, 이러한 분기선 끝단에 위치하고 제1 및 제2 콘택홀(76a, 76b)과 중첩되는 제1 및 제2 유지 전극(280a, 280b)이 형성된다. 이하, 분기선의 일례로서 제1 유지 전극선(270a)으로부터 분기된 제1 분기선(270a', 270a'')과 제2 유지 전극선(270b)으로부터 분기된 제2 분기선(270b', 270b'')에 관하여 설명하기로 한다.
제1 분기선(270a', 270a'')은 제1 유지 전극선(270a)과 일측이 연결되어 제1 게이트선(22a) 및 제1 유지 전극선(270a)과 교차하는 방향으로 연장되되 제1 게이트선(22a)과 이격되어 데이터선(62) 하부에 위치하는 제1 분기선 일부(270a')와, 제1 분기선 일부(270a')와 일측이 연결되어 제1 게이트선(22a) 및 제1 유지 전극선(270a)과 평행한 방향으로 제1 콘택홀(76a)까지 연장되는 제1 분기선 나머지(270a'')를 포함한다. 제1 분기선 나머지(270a'') 끝단에는 제1 콘택홀(76a)과 중첩되는 제1 유지 전극(280a)이 형성되어 있다.
여기서 데이터선(62)과 중첩되는 제1 분기선 일부(270a')는 광차단막으로 이루어질 수 있다. 본 도면에는 도시하지 않았으나, 컬러 필터 기판(200)의 블랙 매트릭스(미도시됨)를 줄여 개구율을 향상시키기 위한 방법 중 하나로서 박막 트랜지스터 기판(1000)에는 광 차단막(미도시됨)이 형성될 수 있다. 이러한 광 차단막은 게이트선 형성시 게이트선과 직교하는 방향으로 연장되되 게이트선과 이격되게 형성되고, 데이터선이 광 차단막과 중첩되도록 형성된다. 본 실시예에서는 이러한 광 차단막 중 일부를 제1 분기선 일부(270a')로 이용하는 것이다.
제2 분기선(270b', 270b'')도 제1 분기선(270a', 270a'')과 동일하게 제2 분기선 일부(270b')와, 제2 분기선 나머지(270b'')를 포함하고, 제2 분기선 나머지(270b'') 끝단에는 제2 콘택홀(76b)과 중첩되는 제2 유지 전극(280b)이 형성된다. 제2 분기선 일부(270b')는 전술한 광차단막으로 이루어질 수 있다.
제1 유지 전극선(270a), 제1 분기선(270a', 270a''), 제1 유지 전극(280a), 제2 유지 전극선(270b), 제2 분기선(270a', 270a'') 및 제2 유지 전극(280b)을 유지 전극 배선(270a, 270a', 270a'', 270b, 270b', 270b'', 280a, 280b)이라 한다.
여기서, 제1 유지 전극선(270a) 및 제1 분기선 나머지(270a'')와, 제2 유지 전극선(270b) 및 제2 분기선 나머지(270b'')의 선폭은 최대한 작은 것이 바람직하고, 이는 개구율 확보를 위함이다. 제1 분기선 일부(270a') 및 제2 분기선 일부(270b')는 데이터선(62)과 중첩되는 영역에 위치하기 때문에 그 선폭은, 제1 유지 전극선(270a), 제1 분기선 나머지(270a''), 제2 유지 전극선(270b) 및 제2 분기선 나머지(270b'')의 선폭보다 큰 값을 가질 수 있다. 제1 분기선 일부(270a') 및 제2 분기선 일부(270b')가 광차단막으로 이루어지는 경우에는 광차단막의 선폭이 제1 분기선 일부(270a') 및 제2 분기선 일부(270b')의 선폭이 된다.
또한, 제1 유지 전극(280a) 및 제2 유지 전극(280b)은 원형 또는 다각형의 평면 형상을 가지며, 원형 또는 다각형의 폭은 제1 유지 전극선(270a) 및 제2 유지 전극선(270b)의 선폭에 비하여 훨씬 큰 값을 갖는 것이 바람직하다. 이는 리페어 수행시 제1 및 제2 부화소 전극(80a, 80b)과 제1 및 제2 유지 전극(28a, 28b)을 서로 쇼트시키는 것을 용이하게 하기 위해서이다.
게이트 배선(22a, 22b, 26a, 26b)과 유지 전극 배선(270a, 270a', 270a'', 270b, 270b', 270b'', 280a, 280b) 위에는 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 제1 반도체층(40a) 및 제2 반도체층(40b)이 형성되고, 제1 반도체층(40a) 및 제2 반도체층(40b)의 상부에는 오믹 콘택층(55a, 56a)은 쌍을 이루어 위치한다.
오믹 콘택층(55a, 56a) 및 게이트 절연막(30) 위에는 데이터선(62)이 형성된다. 데이터선(62)은 주로 세로 방향으로 연장되어 제1 게이트선(22a) 및 제2 게이트선(22b)과 교차한다. 데이터선(62)에는 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 향하여 분지된 제1 소스 전극(65a) 및 제2 소스 전극(65b)이 형성되어 있다. 이러한 데이터선(62)과, 제1 소스 전극(65a), 제2 소스 전극(65b), 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 데이터 배선(62, 65a, 65b, 66a, 66b)이라고 한다.
데이터 배선(62, 65a, 65b, 66a, 66b)과 노출된 제1 반도체층(40a) 및 제2반도체층(40b) 위에는 보호막(70)이 형성되어 있다. 보호막(70)에는 제1 콘택홀 (76a) 및 제2 콘택홀(76b)이 형성되어 있으며, 제1 부화소 전극(80a)은 제1 콘택홀(76a)을 통하여 제1 드레인 전극(66a)과 연결되고 제2 부화소 전극(80b)은 제2 콘택홀(76b)을 통하여 제2 드레인 전극(66b)과 연결된다.
본 실시예의 액정 표시 장치의 리페어 방법은 도 5 및 도 6에서 설명한 바와 같다.
도 9는 본 발명의 또다른 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이고, 도 10은 도 9의 박막 트랜지스터 기판을 Ⅲ-Ⅲ' 선으로 절단한 단면도이다. 이하에서는, 도 1 내지 도 4에서 설명한 부분과 동일한 부분에 대하여는 그 설명을 간략히 하거나 생략하기로 한다.
도 9 및 도 10을 참조하면, 박막 트랜지스터 기판의 제1 절연 기판(10) 위에는 제1 게이트선(22a), 제2 게이트선(22b), 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)을 포함하는 게이트 배선(22a, 22b, 26a, 26b)이 형성되어 있다.
게이트 배선(22a, 22b, 26a, 26b)과 위에는 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 제1 반도체층(40a) 및 제2 반도체층(40b)이 형성되고, 제1 반도체층(40a) 및 제2 반도체층(40b)의 상부에는 오믹 콘택층(55a, 56a)은 쌍을 이루어 위치한다.
오믹 콘택층(55a, 56a) 및 게이트 절연막(30) 위에는 데이터선(62)이 형성된다. 데이터선(62)은 주로 세로 방향으로 연장되어 제1 게이트선(22a) 및 제2 게이트선(22b)과 교차한다. 데이터선(62)에는 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 향하여 분지된 제1 소스 전극(65a) 및 제2 소스 전극(65b)이 형성되어 있다. 이러한 데이터선(62)과, 제1 소스 전극(65a), 제2 소스 전극(65b), 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 데이터 배선(62, 65a, 65b, 66a, 66b)이라고 한다.
또한, 게이트 절연막(30) 위에는 공통 전압이 인가되는 유지 전극선(68)이 형성되어 있다. 유지 전극선(68)은 데이터선(62)과 평행하게 세로 방향으로 연장된다. 유지 전극선(68)에는 제1 부화소 전극(80a)과의 쇼트를 위하여 제1 부화소 전극(80a) 영역의 일부와 중첩되는 제1 유지 전극(29a)과, 제2 부화소 전극(80b)과의 쇼트를 위하여 제2 부화소 전극(80b) 영역의 일부와 중첩되는 제2 유지 전극(29b)이 형성되어 있다. 이와 같은 유지 전극선(68), 제1 유지 전극(69a) 및 제2 유지 전극(69b)을 유지 전극 배선(68, 69a, 69b)이라 한다.
여기서, 유지 전극선(68)의 선폭은 최대한 작은 것이 바람직하며, 이는 개구율 확보를 위해서이다.
제1 유지 전극(69a) 및 제2 유지 전극(69b)은 원형 또는 다각형의 평면 형상을 가지며, 원형 또는 다각형의 폭은 유지 전극선(68) 의 선폭에 비하여 훨씬 큰 값을 갖는 것이 바람직하다. 이는 후술하는 제1 및 제2 부화소 전극(80a, 80b)과 제1 및 제2 유지 전극(69a, 69b)이 중첩되는 면을 크게 함으로써, 리페어 수행시 서로 쇼트시키는 것을 용이하게 하기 위해서이다.
이때, 제1 유지 전극(69a)은 제1 부화소 전극(80a)의 제1 절곡부(85a)와 중첩되는 부분에 위치하고, 제2 유지 전극(69b)는 제2 부화소 전극(80b)의 제1 절곡부(85b)와 중첩되는 부분에 위치하는 것이 바람직하다. 이는, 제1 및 제2 절곡부(85a, 85b)는 기본적으로 투과율이 낮은 부분이기 때문에, 제1 및 제2 유지 전극(69a, 69b)이 제1 및 제2 절곡부(85a, 85b) 아래에 위치하더라도 액정 표시 장치의 개구율 및 투과율 감소가 최소화될 수 있다.
데이터 배선(62, 65a, 65b, 66a, 66b), 유지 전극 배선(68, 69a, 69b), 노출된 제1 반도체층(40a) 및 제2반도체층(40b) 위에는 보호막(70)이 형성되어 있다. 보호막(70)에는 제1 콘택홀 (76a) 및 제2 콘택홀(76b)이 형성되어 있으며, 제1 부화소 전극(80a)은 제1 콘택홀(76a)을 통하여 제1 드레인 전극(66a)과 연결되고 제2 부화소 전극(80b)은 제2 콘택홀(76b)을 통하여 제2 드레인 전극(66b)과 연결된다.
이하, 도 9 및 도 10을 참조하여 본 실시예의 액정 표시 장치의 리페어 방법을 설명하기로 한다.
레이저를 조사하여 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 단선시킴으로써 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)을 플로팅 상태가 되게 하는 것은 도 5 및 도 6에서 전술한 바와 같다.
이어서, 제1 및 제2 유지 전극(69a, 69b)이 위치하는 부분에 레이저를 조사함으로써, 제1 및 제2 부화소 전극(80a, 80b)을 하부의 제1 및 제2 유지 전극(69a, 69b)과 쇼트시킨다. 제1 및 제2 유지 전극(69a, 69b)과 제1 및 제2 부화소 전극(80a, 80b) 사이에 보호막(70)이 존재하긴 하나, 보호막(70)의 두께를 낮추면 이러한 쇼트 과정이 용이하게 수행될 수 있다.
도 11은 본 발명의 또다른 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이고, 도 12는 도 11의 박막 트랜지스터 기판을 Ⅴ-Ⅴ' 선으로 절단한 단면도이다. 이하에서는, 도 1 내지 도 4에서 설명한 부분과 동일한 부분에 대하여는 그 설명을 간략히 하거나 생략하기로 한다.
도 11 및 도 12를 참조하면, 박막 트랜지스터 기판의 제1 절연 기판(10) 위에는 제1 게이트선(22a), 제2 게이트선(22b), 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)을 포함하는 게이트 배선(22a, 22b, 26a, 26b)이 형성되어 있다.
게이트 배선(22a, 22b, 26a, 26b)과 위에는 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 제1 반도체층(40a) 및 제2 반도체층(40b)이 형성되고, 제1 반도체층(40a) 및 제2 반도체층(40b)의 상부에는 오믹 콘택층(55a, 56a)은 쌍을 이루어 위치한다.
오믹 콘택층(55a, 56a) 및 게이트 절연막(30) 위에는 데이터선(62)이 형성된다. 데이터선(62)은 주로 세로 방향으로 연장되어 제1 게이트선(22a) 및 제2 게이트선(22b)과 교차한다. 데이터선(62)에는 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 향하여 분지된 제1 소스 전극(65a) 및 제2 소스 전극(65b)이 형성되어 있다. 이러한 데이터선(62)과, 제1 소스 전극(65a), 제2 소스 전극(65b), 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 데이터 배선(62, 65a, 65b, 66a, 66b)이라고 한다.
데이터 배선(62, 65a, 65b, 66a, 66b), 노출된 제1 반도체층(40a) 및 제2반도체층(40b) 위에는 보호막(70)이 형성되어 있다. 보호막(70)에는 제1 콘택홀 (76a) 및 제2 콘택홀(76b)이 형성되어 있으며, 제1 부화소 전극(80a)은 제1 콘택홀(76a)을 통하여 제1 드레인 전극(66a)과 연결되고 제2 부화소 전극(80b)은 제2 콘택홀(76b)을 통하여 제2 드레인 전극(66b)과 연결된다.
또한, 보호막(70) 위에는 데이터선(62) 상부에 데이터선(62)과 평행하게 형성되는 실딩 라인(shielding line)(88)이 형성되어 있다. 실딩 라인(88)은 데이터선(62)에 인가되는 신호에 의한 데이터선(62)과 제1 및 제2 부화소 전극(80a, 80b) 사이의 커플링 캐패시턴스를 최소화하기 위하여 형성되는 것으로서, 공통 전압이 인가된다. 실딩 라인(88)은 제1 및 제2 부화소 전극(80a, 80b)을 이루는 물질과 동일한 물질로 이루어질 수 있다.
이하, 도 11 및 도 12를 참조하여 본 실시예의 액정 표시 장치의 리페어 방법을 설명하기로 한다.
레이저를 조사하여 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 단선시킴으로써 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)을 플로팅 상태가 되게 하는 것은 도 5 및 도 6에서 전술한 바와 같다.
이어서, CVD(Chemical Vapor Deposition) 리페어 장치를 이용하여 실딩 라인(88)과 제1 부화소 전극(80a) 사이 및 실딩 라인과 제2 부화소 전극(80b) 사이의 보호막(70) 상부(도12의 도면부호 'A' 참조)에 도전 패턴(미도시됨)을 형성한다. 그에 따라 공통 전압이 인가되는 실딩 라인(88)과 제1 및 제2 부화소 전극(80a)이 쇼트되어 리페어가 수행될 수 있다.
전술한 도 5 내지 도 12의 구조들은, 도 1 내지 도 4에서 설명된 액정 표시 장치와 같이 유지 전극 라인이 제거된 구조에 적용될 뿐만 아니라, 유지 전극 라인의 선폭이 지나치게 작아 쇼트 리페어 수행이 어려운 경우에도 동일하게 적용될 수 있다.
이하, 도 13을 참조하여, 도 1 내지 도 4에서 설명된 박막 트랜지스터 기판의 구조를 변형하지 않고도 리페어 수행이 가능한 액정 표시 장치 및 이의 리페어 방법을 설명하기로 한다.
도 13은 도 1의 액정 표시 장치를 IV-IV' 선으로 절단한 단면도로서, 본 실시예의 리페어 방법에 의하여 형성된 액정 표시 장치를 나타낸다.
도 13을 참조하여, 본 실시예의 액정 표시 장치의 리페어 방법을 설명하면, 우선 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)이 제공된다.
박막 트랜지스터 기판(100)은 전술한 바와 같이, 절연 기판(10) 상에 게이트 배선(22a, 22b, 26a, 26b), 게이트 절연막(30), 반도체층(40a, 40b), 오믹 콘택층(55a, 56a), 데이터 배선(62, 65a, 65b, 66a, 66b), 보호막(70) 및 보호막(70)의 콘택홀(76a, 76b)을 통하여 데이터 배선 중 드레인 전극(66a, 66b)과 연결되는 화소 전극(80a, 80b) 등이 순차적으로 형성된 기판이다.
컬러 필터 기판(200)은 전술한 바와 같이, 절연 기판(90) 상에 화소 전극(80a, 80b)과 마주 보고 배치되며 그 형상에 대응하는 형상을 갖는 공통 전극(91) 등이 형성된 기판이다.
이어서, 화소 전극(80a, 80b)이 불량으로 판단되면 레이저 조사에 의하여 드레인 전극(66a, 66b)을 단선시킨 후, CVD(Chemical Vapor Deposition) 리페어 장치를 이용하여 박막 트랜지스터 기판(100)의 화소 전극(80a, 80b)의 일부 영역 상에 소정 높이의 도전 패턴(310)을 형성한다. 이때, 도전 패턴(310)의 높이는 후술하는 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)의 합착시 박막 트랜지스터 기판(100)과 컬러 필터 기판(200) 사이의 간격에 대응한다. 이러한 도전 패턴(310)은 금속 비드(metal bead)일 수 있다.
또는, 박막 트랜지스터 기판(100)의 화소 전극(80a, 80b) 상에 도전 패턴(310)을 형성하는 대신, 동일한 방법으로 컬러 필터 기판(200)의 공통 전극(91)의 일부 영역 상에 도전 패턴(310)을 형성할 수도 있다.
이어서, 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)을 합착한다. 이러한 경우, 박막 트랜지스터 기판(100)과 컬러 필터 기판(200) 중 어느 하나에 형성된 도전 패턴(310)이 화소 전극(80a, 80b)과 공통 전극(91)을 직접 연결시킨다. 그에 따라, 화소 전극(80a, 80b)과 공통 전극(91)은 등전위 상태가 되어 쇼트 리페어가 수행된다.
이어서, 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)의 사이에 액정 물질을 주입하여 액정층(300)을 형성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
22a,22b,26a,26b: 게이트 배선 27a,27b: 유지 전극선
28a,28b: 유지 전극 30: 게이트 절연막
62,65a,65b,66a,66b: 데이터 배선 76a,76b: 콘택홀
80a,80b: 화소 전극

Claims (24)

  1. 일 방향으로 연장된 게이트선;
    상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선;
    상기 드레인 전극과 콘택홀을 통하여 접속되는 화소 전극; 및
    상기 게이트선과 동일층에 형성되고, 상기 콘택홀과 중첩되는 유지 전극을 갖는 유지 전극선을 포함하는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 유지 전극은, 상기 유지 전극선의 선폭에 비하여 큰 폭을 갖는 평면인, 액정 표시 장치.
  3. 제1 항에 있어서,
    상기 유지 전극선은, 상기 게이트선과 동일한 방향으로 연장되는, 액정 표시 장치.
  4. 제1 항에 있어서,
    상기 화소 전극은, 적어도 하나의 절곡부를 포함하고,
    상기 유지 전극선은, 상기 절곡부를 가로지르는 제1 선 및 제1 선으로부터 분기되어 상기 콘택홀까지 연장되는 제2 선을 포함하는, 액정 표시 장치.
  5. 제1 항에 있어서,
    상기 화소 전극은, 적어도 하나의 절곡부를 포함하고,
    상기 유지 전극선은, 상기 절곡부를 가로지르는 제1 선, 제1 선으로부터 분기되어 상기 데이터선과 중첩되는 제2 선 및 제2 선과 일측이 연결되어 상기 콘택홀까지 연장되는 제3 선을 포함하는, 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 게이트선과 동일층에 형성되고 상기 데이터선과 중첩되는 광차단막 패턴을 더 포함하고,
    상기 제2 선은, 상기 광차단막 패턴의 일부로 이루어지는, 액정 표시 장치.
  7. 제1 항에 있어서,
    상기 게이트선은, 상기 일 방향으로 나란히 연장된 제1 게이트선 및 제2 게이트선을 포함하고,
    상기 화소 전극은, 상기 제1 게이트선 및 상기 데이터선에 의하여 정의되는 제1 부화소 전극과, 상기 제2 게이트선 및 상기 데이터선에 의하여 정의되는 제2 부화소 전극을 포함하는, 액정 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극은, 적어도 하나의 절곡부를 포함하는, 액정 표시 장치.
  9. 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 콘택홀을 통하여 접속되는 화소 전극과, 상기 게이트선과 동일층에 형성되고 상기 콘택홀과 중첩되는 유지 전극을 갖는 유지 전극선을 포함하고,
    상기 화소 전극이 불량으로 판단되면, 상기 드레인 전극을 단선시키고, 상기 콘택홀이 위치하는 부분에 레이저를 조사하여 상기 화소 전극과 상기 유지 전극을 쇼트시키는, 액정 표시 장치의 리페어 방법.
  10. 일 방향으로 연장된 게이트선;
    상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선;
    상기 드레인 전극과 접속되는 화소 전극; 및
    상기 데이터선과 동일층에 형성되고, 상기 화소 전극의 일부와 중첩되는 유지 전극을 갖는 유지 전극선을 포함하는 액정 표시 장치.
  11. 제10 항에 있어서,
    상기 유지 전극은, 상기 유지 전극선의 선폭에 비하여 큰 폭을 갖는 평면인, 액정 표시 장치.
  12. 제10 항에 있어서,
    상기 유지 전극선은, 상기 데이터선과 동일한 방향으로 연장되는, 액정 표시 장치.
  13. 제10 항에 있어서,
    상기 화소 전극은, 적어도 하나의 절곡부를 포함하고,
    상기 유지 전극은, 상기 절곡부와 중첩되는 부분에 위치하는, 액정 표시 장치.
  14. 제10 항에 있어서,
    상기 게이트선은, 상기 일 방향으로 나란히 연장된 제1 게이트선 및 제2 게이트선을 포함하고,
    상기 화소 전극은, 상기 제1 게이트선 및 상기 데이터선에 의하여 정의되는 제1 부화소 전극과, 상기 제2 게이트선 및 상기 데이터선에 의하여 정의되는 제2 부화소 전극을 포함하는, 액정 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극은, 적어도 하나의 절곡부를 포함하는, 액정 표시 장치.
  16. 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 접속되는 화소 전극과, 상기 데이터선과 동일층에 형성되고 상기 화소 전극의 일부와 중첩되는 유지 전극을 갖는 유지 전극선을 포함하고,
    상기 화소 전극이 불량으로 판단되면, 상기 드레인 전극을 단선시키고, 상기 유지 전극이 위치하는 부분에 레이저를 조사하여 상기 화소 전극과 상기 유지 전극을 쇼트시키는, 액정 표시 장치의 리페어 방법.
  17. 일 방향으로 연장된 게이트선;
    상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선;
    상기 드레인 전극과 접속되는 화소 전극;
    상기 화소 전극과 동일층에 형성되고, 상기 데이터선과 중첩되어 공통 전압을 인가받는 실딩 라인; 및
    상기 화소 전극과 상기 실딩 라인 사이에 형성되어 상기 화소 전극과 상기 실딩 라인을 접속시키는 도전 패턴을 포함하는 액정 표시 장치.
  18. 제17 항에 있어서,
    상기 게이트선은, 상기 일 방향으로 나란히 연장된 제1 게이트선 및 제2 게이트선을 포함하고,
    상기 화소 전극은, 상기 제1 게이트선 및 상기 데이터선에 의하여 정의되는 제1 부화소 전극과, 상기 제2 게이트선 및 상기 데이터선에 의하여 정의되는 제2 부화소 전극을 포함하는, 액정 표시 장치.
  19. 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 접속되는 화소 전극과, 상기 화소 전극과 동일층에 형성되고 상기 데이터선과 중첩되어 공통 전압을 인가받는 실딩 라인을 포함하고,
    상기 화소 전극이 불량으로 판단되면, 상기 드레인 전극을 단선시키고, 상기 화소 전극과 상기 실딩 라인 사이에 도전 패턴을 형성하여 상기 화소 전극과 상기 실딩 라인을 쇼트시키는, 액정 표시 장치의 리페어 방법.
  20. 제19 항에 있어서,
    상기 화소 전극과 상기 실딩 라인 사이에 도전 패턴을 형성하는 과정은, CVD 리페어 장치를 이용하여 수행되는, 액정 표시 장치의 리페어 방법.
  21. 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 접속되는 화소 전극을 포함하는 박막 트랜지스터 기판; 및
    상기 화소 전극과 마주보고 배치되는 공통 전극을 포함하는 컬러 필터 기판을 포함하고,
    상기 박막 트랜지스터 기판의 상기 화소 전극과 상기 컬러 필터 기판의 상기 공통 전극 중 적어도 하나는, 자신의 상부에 상기 화소 전극과 상기 공통 전극을 서로 접속시키기 위한 도전 패턴을 포함하는, 액정 표시 장치.
  22. 제21 항에 있어서,
    상기 게이트선은, 상기 일 방향으로 나란히 연장된 제1 게이트선 및 제2 게이트선을 포함하고,
    상기 화소 전극은, 상기 제1 게이트선 및 상기 데이터선에 의하여 정의되는 제1 부화소 전극과, 상기 제2 게이트선 및 상기 데이터선에 의하여 정의되는 제2 부화소 전극을 포함하는, 액정 표시 장치.
  23. 일 방향으로 연장된 게이트선과, 상기 게이트선과 절연되고, 소스 전극, 드레인 전극 및 타 방향으로 연장된 데이터선을 포함하는 데이터 배선과, 상기 드레인 전극과 접속되는 화소 전극을 포함하는 박막 트랜지스터 기판이 제공되고,
    상기 화소 전극과 마주보고 배치되는 공통 전극을 포함하는 컬러 필터 기판을 제공되고,
    상기 화소 전극이 불량으로 판단되면, 상기 드레인 전극을 단선시키고, 상기 화소 전극과 상기 공통 전극 중 적어도 하나의 상부에 도전 패턴을 형성하고,
    상기 박막 트랜지스터 기판과 상기 컬러 필터 기판을 합착하여 상기 도전 패턴에 의하여 상기 화소 전극과 상기 공통 전극을 쇼트시키는, 액정 표시 장치의 리페어 방법.
  24. 제23 항에 있어서,
    상기 도전 패턴을 형성하는 과정은, CVD 리페어 장치를 이용하여 수행되는, 액정 표시 장치의 리페어 방법.
KR1020100001947A 2010-01-08 2010-01-08 액정 표시 장치 및 이의 리페어 방법 KR101761276B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100001947A KR101761276B1 (ko) 2010-01-08 2010-01-08 액정 표시 장치 및 이의 리페어 방법
US12/832,508 US8754999B2 (en) 2010-01-08 2010-07-08 Liquid crystal display and method for repairing defective pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100001947A KR101761276B1 (ko) 2010-01-08 2010-01-08 액정 표시 장치 및 이의 리페어 방법

Publications (2)

Publication Number Publication Date
KR20110081675A true KR20110081675A (ko) 2011-07-14
KR101761276B1 KR101761276B1 (ko) 2017-07-26

Family

ID=44258294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001947A KR101761276B1 (ko) 2010-01-08 2010-01-08 액정 표시 장치 및 이의 리페어 방법

Country Status (2)

Country Link
US (1) US8754999B2 (ko)
KR (1) KR101761276B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084062B1 (ko) 2013-08-26 2020-03-04 삼성디스플레이 주식회사 액정 표시 장치
US20160284281A1 (en) * 2013-11-01 2016-09-29 Sharp Kabushiki Kaisha Display apparatus and control device
KR102140444B1 (ko) * 2013-11-06 2020-08-04 엘지디스플레이 주식회사 유기발광표시장치
KR102240291B1 (ko) * 2014-11-26 2021-04-14 삼성디스플레이 주식회사 액정 표시 장치
KR102433142B1 (ko) * 2015-11-03 2022-08-17 삼성디스플레이 주식회사 액정 표시 장치
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10935858B2 (en) * 2016-05-17 2021-03-02 Sharp Kabushiki Kaisha Liquid crystal display device
CN108806506A (zh) 2017-05-05 2018-11-13 元太科技工业股份有限公司 开关元件阵列结构
CN109285451B (zh) 2017-07-21 2021-05-11 元太科技工业股份有限公司 像素数组基板
KR102513840B1 (ko) * 2017-11-15 2023-03-23 엘지디스플레이 주식회사 표시패널

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
KR101282402B1 (ko) * 2006-09-15 2013-07-04 삼성디스플레이 주식회사 액정표시장치
KR101306239B1 (ko) * 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
KR101398641B1 (ko) * 2008-01-07 2014-05-26 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US8754999B2 (en) 2014-06-17
KR101761276B1 (ko) 2017-07-26
US20110170045A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
KR20110081675A (ko) 액정 표시 장치 및 이의 리페어 방법
US7973871B2 (en) Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
US10281752B2 (en) Display device
JP5328117B2 (ja) 液晶表示装置
KR20080040440A (ko) 액정 표시 장치 및 그의 불량 화소 복구 방법
JP5317399B2 (ja) 液晶表示装置
KR20120080885A (ko) 액정 표시 장치
US9419017B2 (en) Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate
WO2006054386A1 (ja) アクティブマトリクス基板及び表示装置
KR20080008858A (ko) 박막 트랜지스터 표시판
KR20080015696A (ko) 액정 표시 장치
KR20080101582A (ko) 액정 표시 장치
US9989818B2 (en) Liquid crystal display device
US8330917B2 (en) Thin film transistor substrate and liquid crystal display having the same
KR20080007813A (ko) 박막 트랜지스터 어레이 기판
US8174637B2 (en) Thin-film transistor substrate comprising a repair pattern
KR20180003661A (ko) 액정 표시 장치
US9304364B2 (en) Liquid crystal display having multiple patterned subpixel electrodes
US9891491B2 (en) Liquid crystal display device
JP2006350348A (ja) 液晶表示装置及びその不良画素復旧方法
KR102482815B1 (ko) 액정 표시장치
KR20090076043A (ko) 액정 표시 장치
KR20070076298A (ko) 액정 표시 장치
KR20050105591A (ko) 액정표시소자 및 그 제조방법
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant