CN108231692A - 一种阵列基板及其制备方法、显示面板及显示装置 - Google Patents

一种阵列基板及其制备方法、显示面板及显示装置 Download PDF

Info

Publication number
CN108231692A
CN108231692A CN201810003169.0A CN201810003169A CN108231692A CN 108231692 A CN108231692 A CN 108231692A CN 201810003169 A CN201810003169 A CN 201810003169A CN 108231692 A CN108231692 A CN 108231692A
Authority
CN
China
Prior art keywords
substrate
orthographic projection
organic film
lead
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810003169.0A
Other languages
English (en)
Inventor
杨妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810003169.0A priority Critical patent/CN108231692A/zh
Publication of CN108231692A publication Critical patent/CN108231692A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提供了一种阵列基板及其制备方法、显示面板及显示装置，其中制备方法首先通过在绑定区域的有机膜层和钝化层上形成过孔，引线在基板上的正投影覆盖过孔在基板上的正投影，然后在有机膜层上形成与引线位置一一对应的多条电极，电极在基板上的正投影覆盖过孔在基板上的正投影，电极通过过孔与对应位置处的引线连接；由于过孔范围小于引线范围，即引线的边界处仍有钝化层覆盖，所以可以大大降低引线边界处发生腐蚀的概率；另外电极与引线的连接是通过过孔工艺完成，由于过孔工艺已较成熟，因此可以形成致密的电极，从而全面有效地保护下层引线，避免引线发生腐蚀。

Description

一种阵列基板及其制备方法、显示面板及显示装置
技术领域
本发明涉及显示面板技术领域，特别是涉及一种阵列基板及其制备方法、显示面板及显示装置。
背景技术
随着显示技术的发展，人们对显示屏的分辨率、功耗等要求越来越高，由此衍生出有机膜技术、COA(Color-filter on Array)技术等，可满足高规格产品要求。现行采用有机膜、COA等技术的产品为了进一步降低成本，通常不进行PVX mask钝化层掩膜版工序，而是直接将bonding绑定区域11的有机膜层全部挖空，采用非绑定区域的有机膜层12作为掩膜版来刻蚀钝化层，如图1所示。
当采用上述工艺时，绑定区域11中引线13上的钝化层21会全部被刻蚀掉，仅在引线13上直接覆盖一层ITO 14，参照图2示出了图1所示阵列基板沿AB方向的剖面结构示意图，在引线13的边界22处ITO 14的致密性较差，极易导致引线13发生腐蚀等信赖性问题。
发明内容
本发明提供一种阵列基板及其制备方法、显示面板及显示装置，以解决金属引线容易腐蚀问题。
为了解决上述问题，本发明公开了一种阵列基板的制备方法，所述制备方法包括：
提供基板，所述基板包括绑定区域和非绑定区域；
在所述基板上形成多条引线；
在所述引线和所述基板上依次沉积钝化层和有机膜层；
在所述绑定区域的有机膜层和钝化层上形成过孔，所述引线在所述基板上的正投影覆盖所述过孔在所述基板上的正投影；
在所述有机膜层上形成与所述引线位置一一对应的多条电极，所述电极在所述基板上的正投影覆盖所述过孔在所述基板上的正投影，所述电极通过所述过孔与对应位置处的引线连接。
优选地，在所述绑定区域的有机膜层和钝化层上形成过孔，所述引线在所述基板上的正投影覆盖所述过孔在所述基板上的正投影的步骤，包括：
在所述绑定区域的有机膜层上形成第一过孔，所述引线在所述基板上的正投影覆盖所述第一过孔在所述基板上的正投影；
采用形成有所述第一过孔的有机膜层为掩膜版，在所述钝化层上形成第二过孔；
在所述有机膜层上形成与所述引线位置一一对应的多条电极，所述电极在所述基板上的正投影覆盖所述过孔在所述基板上的正投影，所述电极通过所述过孔与对应位置处的引线连接的步骤，包括：
在所述有机膜层上形成与所述引线位置一一对应的多条电极，所述电极在所述基板上的正投影覆盖所述第一过孔在所述基板上的正投影，所述电极通过所述第一过孔和所述第二过孔与对应位置处的引线连接。
优选地，在所述绑定区域的有机膜层上形成第一过孔，所述引线在所述基板上的正投影覆盖所述第一过孔在所述基板上的正投影的步骤，包括：
采用掩膜版，对所述绑定区域的有机膜层的预设区域进行全曝光和显影，形成所述第一过孔，对所述绑定区域的有机膜层的非预设区域进行半曝光和显影，以使所述绑定区域的有机膜层的厚度小于所述非绑定区域的有机膜层的厚度。
优选地，所述掩膜版为具有狭缝的掩膜版，所述狭缝的宽度和间距均小于所述有机膜层曝光机的分辨率极限，所述掩膜版还具有用于形成所述第一过孔的透光图案。
优选地，所述掩膜版为HTM半色调掩膜版，所述掩膜版上还具有用于形成所述第一过孔的透光图案。
为了解决上述问题，本发明还公开了一种阵列基板，所述阵列基板包括：
基板，所述基板包括绑定区域和非绑定区域；
所述基板上设置有多条引线；
在所述引线和所述基板上设置有层叠的钝化层和有机膜层，所述钝化层靠近所述基板设置，在所述绑定区域的有机膜层和钝化层上设置有过孔，所述引线在所述基板上的正投影覆盖所述过孔在所述基板上的正投影；
在所述有机膜层上设置有与所述引线位置一一对应的多条电极，所述电极在所述基板上的正投影覆盖所述过孔在所述基板上的正投影，所述电极通过所述过孔与对应位置处的引线连接。
优选地，所述过孔包括：
设置在所述有机膜层上的第一过孔和设置在所述钝化层上的第二过孔，所述引线在所述基板上的正投影覆盖所述第一过孔在所述基板上的正投影；所述第一过孔在所述基板上的正投影覆盖所述第二过孔在所述基板上的正投影。
优选地，所述绑定区域的有机膜层的厚度小于所述非绑定区域的有机膜层的厚度。
为了解决上述问题，本发明还公开了一种显示面板，所述显示面板包括上述任一项的阵列基板。
为了解决上述问题，本发明还公开了一种显示装置，所述显示装置包括上述的显示面板。
与现有技术相比，本发明包括以下优点：
本申请提供了一种阵列基板的制备方法，该制备方法首先通过在绑定区域的有机膜层和钝化层上形成过孔，引线在基板上的正投影覆盖过孔在基板上的正投影，然后在有机膜层上形成与引线位置一一对应的多条电极，电极在基板上的正投影覆盖过孔在基板上的正投影，电极通过过孔与对应位置处的引线连接；由于过孔范围小于引线范围，即引线的边界处仍有钝化层覆盖，所以可以大大降低引线边界处发生腐蚀的概率；另外电极与引线的连接是通过过孔工艺完成，由于过孔工艺已很成熟，因此可以形成致密的电极，从而全面有效保护下层引线，避免引线发生腐蚀。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了现有的制备方法制得的阵列基板的平面结构示意图；
图2示出了现有的制备方法制得的阵列基板的沿第一方向的剖面结构示意图；
图3示出了本申请一实施例提供的一种阵列基板的制备方法的步骤流程图；
图4示出了本申请一实施例提供的一种阵列基板的制备方法中在基板上完成引线制作的阵列基板沿第一方向的剖面结构示意图；
图5示出了本申请一实施例提供的一种阵列基板的制备方法中在绑定区域完成过孔制作的阵列基板沿第一方向的剖面结构示意图；
图6示出了本申请一实施例提供的一种阵列基板的制备方法中完成电极制作的阵列基板沿第一方向的剖面结构示意图；
图7示出了本申请一实施例提供的一种阵列基板的制备方法中制作过孔的步骤流程图；
图8示出了本申请一实施例提供的一种阵列基板的制备方法中完成第一过孔制作的阵列基板沿第一方向的剖面结构示意图；
图9示出了现有的制备方法制得的阵列基板的沿第二方向的剖面结构示意图；
图10示出了现有的制备方法制得的相邻电极之间残留ITO的阵列基板的俯视图；
图11示出了本申请一实施例提供的一种阵列基板的制备方法中完成电极制作的阵列基板沿第二方向的剖面结构示意图；
图12示出了本申请一实施例提供的一种阵列基板的制备方法中完成电极制作的阵列基板的平面结构示意图；
图13示出了本申请一实施例提供的一种阵列基板的制备方法中有机膜层曝光使用的一种掩膜版的平面结构示意图；
图14示出了本申请一实施例提供的一种阵列基板的制备方法中有机膜层曝光使用的另一种掩膜版的平面结构示意图；
附图标记说明：
11-现有技术的绑定区域；12-现有技术的有机膜层；13-现有技术的引线；14-现有技术的ITO；21-现有技术的钝化层；22-现有技术的引线边界；41-基板；42-引线；51-钝化层；52-有机膜层；53-引线的边界；d1-绑定区域的有机膜层的厚度；d2-非绑定区域的有机膜层的厚度；111-绑定区域；112-非绑定区域；61-电极；91-现有技术的有机膜和钝化层的叠层与引线表面的交界；121-有机膜层和钝化层的叠层与引线表面的交界。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
在本申请一实施例中提供了一种阵列基板的制备方法，参照图3至图6以及图12，该制备方法可以包括：
步骤301：提供基板41，基板41包括绑定区域111和非绑定区域112。
具体的，该基板41可以是带有薄膜晶体管结构的玻璃基板或柔性基板等。其中绑定区域11是基板41上对应的可以进行后续COF或COG贴附的区域，非绑定区域112即基板41上除绑定区域111之外的区域，如图5、图6以及图12所示。
步骤302：在基板41上形成多条引线42，参照图4示出了在基板上完成了引线制作的阵列基板沿图12中A’B’的剖面结构示意图。
具体的，在基板41上形成的引线42可以是数据线或者扫描线等金属引线，材料一般为Cu、Al等金属。
步骤303：在引线42和基板41上依次沉积钝化层51和有机膜层52。
其中，有机膜层52可以是平坦层，或者R、G、B色阻层等材料中一种或多种的组合，有机膜层52本身可以是一种正型光刻胶或负型光刻胶。
步骤304：在绑定区域111的有机膜层52和钝化层51上形成过孔，引线42在基板41上的正投影覆盖过孔在基板41上的正投影，参照图5示出了完成过孔制作的阵列基板沿图12中A’B’的剖面结构示意图。
具体的，设置在有机膜层52和钝化层51上的过孔是为了实现引线42和后续制作的电极61的信号转接，该过孔的大小可以根据实际需要确定，但要求该过孔在基板41上的投影小于引线42在基板41上的投影，以确保引线42的边界53处有钝化层51覆盖，从而保护引线42的边界53处不被腐蚀。其中过孔可以采用via hole工艺形成，在一种实现方式中，可以先对有机膜层52进行曝光和显影形成第一过孔，然后再以此带有第一过孔的有机膜层52作为掩膜版，在钝化层51上形成第二过孔，该实现方式的详细过程可以参考后续实施例的描述。
步骤305：在有机膜层52上形成与引线42位置一一对应的多条电极61，电极61在基板41上的正投影覆盖过孔在基板41上的正投影，电极61通过过孔与对应位置处的引线42连接，参照图6示出了完成电极制作的阵列基板沿图12中A’B’的剖面结构示意图。
具体的，该电极61可以是ITO等用于防护下层金属引线42腐蚀的金属材料。电极61通过过孔与引线42实现连接，而过孔工艺已经非常成熟，可以实现较为致密的电极61，从而可以全面有效地保护金属引线42，避免发生腐蚀。为了减少后续COF贴附或COG贴附过程中的接触电阻，可以设置电极61在基板41上的正投影覆盖引线42在基板41上的正投影。
本实施例提供了一种阵列基板的制备方法，该制备方法首先通过在绑定区域的有机膜层和钝化层上形成过孔，引线在基板上的正投影覆盖过孔在基板上的正投影，然后在有机膜层上形成与引线位置一一对应的多条电极，电极在基板上的正投影覆盖过孔在基板上的正投影，电极通过过孔与对应位置处的引线连接；由于过孔小于引线的宽度范围，即引线的边界处仍有钝化层覆盖，这样可以大大降低引线边界处发生腐蚀的概率；另外电极与引线的连接是通过过孔工艺完成，由于过孔工艺已很成熟，因此可以形成致密的电极，从而全面有效地保护下层引线，避免引线发生腐蚀。
在上述实施例的一种实现方式中，参照图7，上述步骤304可以进一步包括：
步骤701：在绑定区域111的有机膜层52上形成第一过孔，引线42在基板41上的正投影覆盖第一过孔在基板41上的正投影，参照图8示出了在有机膜层上完成了第一过孔制作的阵列基板沿图12中A’B’的剖面结构示意图。
具体的，当有机膜层52为正型光刻胶或负型光刻胶时，可以采用掩膜版，对绑定区域111的有机膜层52的预设区域进行全曝光和显影，从而形成第一过孔。其中，预设区域是与第一过孔相对应的区域，可以通过在掩膜版上形成与第一过孔的位置和大小相对应的透光图案来实现全曝光，然后再对全曝光区域进行显影，从而形成第一过孔；当有机膜层52的材料不属于正型光刻胶或负型光刻胶时，还需要在显影之后增加刻蚀工艺，完成第一过孔的制作。
步骤702：采用形成有第一过孔的有机膜层52为掩膜版，在钝化层51上形成第二过孔，如图5所示。
具体的，为了降低成本，对钝化层51的图案化可以不采用额外的掩膜版，而是直接以形成有第一过孔的有机膜层52作为掩膜版，对钝化层51进行光刻胶涂覆、曝光、显影以及刻蚀等构图工艺，从而形成与有机膜层52的第一过孔位置相对应的第二过孔，一般情况下，第二过孔在基板41上的正投影小于第一过孔在基板41上的正投影。
在实际工艺过程中，完成上述步骤702后，再在有机膜层52上形成与引线42位置一一对应的多条电极61，电极61在基板41上的正投影覆盖第一过孔在基板41上的正投影，电极61通过第一过孔和第二过孔与对应位置处的引线42连接，如图6所示。
在现有阵列基板的制备工艺中，发明人还发现，参照图1和图9，图9示出的是图1中沿CD方向的剖面结构示意图，由于绑定区域11中引线13上的钝化层21会全部被刻蚀掉，仅在引线13上直接覆盖一层ITO 14，又由于有机膜层12的膜厚较大，一般为微米级，而引线13的厚度仅仅只有几百～几千埃，这样，在有机膜12和钝化层21的叠层与引线13表面的交界91处，由于profile角度较大，在ITO 14构图工艺过程中很容易导致ITO 14残留，致使相邻的引线13短路，最终导致panel无法正常显示，参照图10示出的是现有技术中相邻电极之间残留ITO的阵列基板的俯视图。
在另一实施例中，提供了一种可以解决上述电极短路问题的阵列基板的制备方法，在前述实施例的基础上，上述步骤701可以进一步包括：
采用掩膜版，对绑定区域111的有机膜层的预设区域进行全曝光和显影，形成第一过孔，对绑定区域111的有机膜层的非预设区域进行半曝光和显影，以使绑定区域111的有机膜层的厚度d1小于非绑定区域112的有机膜层的厚度d2，参照图11和图12，图11示出的是完成电极制作的阵列基板沿图12中C’D’的剖面结构示意图，图12示出的是完成电极制作的阵列基板的平面结构示意图。
具体的，上述预设区域是绑定区域111内有机膜层52上与第一过孔位置对应的区域，非预设区域是绑定区域111内有机膜层52上除预设区域之外的区域。
通过对绑定区域111内非预设区域的有机膜层进行半曝光，从而形成厚度d1小于非绑定区域112有机膜层厚度d2的有机膜层，这样，在后续钝化层51的构图工艺中仍然可以采用有机膜层52作为掩膜版，对钝化层51进行图案化形成第二过孔。这样的有机膜层52和钝化层51的结构，既能实现钝化层51对引线42边界的保护，又减小了电极61在钝化层51和有机膜层52的叠层与引线42表面的交界121处的一次性爬坡断差，从而可以避免大断差导致后续电极61制作过程中在交界121处残留，进而导致引线42短路的问题。
为了实现半曝光，在实际应用中，可以采用具有狭缝的掩膜版，参照图13，要求狭缝的宽度和间距均小于有机膜层的曝光机分辨率极限，利用光的衍射效应可以对绑定区域111内非预设区域的有机膜层进行半曝光，其中狭缝slit的宽度CD和间距space具体设计值可以依据曝光机分辨率能力以及所期望保留的有机膜层的厚度综合考虑决定。采用带有狭缝结构的掩膜版，可以在不增加生产工序和研发成本的情况下，在绑定区域111的非预设区域仍保留一部分厚度的有机膜层。另外，半曝光还可以采用HTM半色调掩膜版来实现，参照图14，其中HTM区域的透过率设计由所期望保留的绑定区域111中的有机膜层的厚度决定。
在本申请的另一实施例中，还提供了一种阵列基板，参照图6，该阵列基板可以包括：
基板41，基板41包括绑定区域111和非绑定区域112；基板41上设置有多条引线42；在引线42和基板41上设置有层叠的钝化层51和有机膜层52，钝化层51靠近基板41设置，在绑定区域111的有机膜层52和钝化层51上设置有过孔，引线42在基板41上的正投影覆盖过孔在基板41上的正投影；在有机膜层52上设置有与引线42位置一一对应的多条电极61，电极61在基板41上的正投影覆盖过孔在基板41上的正投影，电极61通过过孔与对应位置处的引线42连接。
本实施例提供了一种阵列基板，通过在绑定区域的有机膜层和钝化层上设置过孔，引线在基板上的正投影覆盖过孔在基板上的正投影，在有机膜层上设置有与引线位置一一对应的多条电极，电极在基板上的正投影覆盖过孔在基板上的正投影，电极通过过孔与对应位置处的引线连接；由于过孔小于引线的宽度范围，即引线的边界处仍有钝化层覆盖，这样可以大大降低引线边界处发生腐蚀的概率；另外电极与引线的连接可以通过过孔工艺完成，由于过孔工艺已很成熟，因此可以形成致密的电极，从而全面有效地保护下层引线，避免引线发生腐蚀。
具体的，上述过孔可以包括设置在有机膜层52上的第一过孔和设置在钝化层51上的第二过孔，引线42在基板41上的正投影覆盖第一过孔在基板41上的正投影；第一过孔在基板41上的正投影覆盖第二过孔在基板41上的正投影。
为了进一步解决电极引起的引线短路问题，参照图5和图11，可以设置绑定区域111的有机膜层的厚度d1小于非绑定区域112的有机膜层的厚度d2，这一结构可以通过对绑定区域111内非预设区域的有机膜层进行半曝光来实现。在后续钝化层51的构图工艺中仍然可以采用具有第一过孔的有机膜层52作为掩膜版，对钝化层51进行图案化处理形成第二过孔。这样的有机膜层52和钝化层51的结构，既能实现钝化层51对引线42边界的保护，又减小了电极61在交界121处的一次性爬坡断差，从而可以避免大断差导致后续电极61制作过程中在交界121处残留，进而导致引线42短路问题。
在本申请的另一实施例中，还提供了一种显示面板，该显示面板包括上述任一项所述的阵列基板。
在本申请的另一实施例中，还提供了一种显示装置，该一种显示装置包括上述的显示面板。
本申请提供了一种阵列基板及其制备方法、显示面板及显示装置，其中制备方法首先通过在绑定区域的有机膜层和钝化层上形成过孔，引线在基板上的正投影覆盖过孔在基板上的正投影，然后在有机膜层上形成与引线位置一一对应的多条电极，电极在基板上的正投影覆盖过孔在基板上的正投影，电极通过过孔与对应位置处的引线连接；由于过孔范围小于引线范围，即引线的边界处仍有钝化层覆盖，所以可以大大降低引线边界处发生腐蚀的概率；另外电极与引线的连接是通过过孔工艺完成，由于过孔工艺已较成熟，因此可以形成致密的电极，从而全面有效地保护下层引线，避免引线发生腐蚀。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种阵列基板及其制备方法、显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
提供基板，所述基板包括绑定区域和非绑定区域；
在所述基板上形成多条引线；
在所述引线和所述基板上依次沉积钝化层和有机膜层；
在所述绑定区域的有机膜层和钝化层上形成过孔，所述引线在所述基板上的正投影覆盖所述过孔在所述基板上的正投影；
在所述有机膜层上形成与所述引线位置一一对应的多条电极，所述电极在所述基板上的正投影覆盖所述过孔在所述基板上的正投影，所述电极通过所述过孔与对应位置处的引线连接。
2.根据权利要求1所述的制备方法，其特征在于，在所述绑定区域的有机膜层和钝化层上形成过孔，所述引线在所述基板上的正投影覆盖所述过孔在所述基板上的正投影的步骤，包括：
在所述绑定区域的有机膜层上形成第一过孔，所述引线在所述基板上的正投影覆盖所述第一过孔在所述基板上的正投影；
采用形成有所述第一过孔的有机膜层为掩膜版，在所述钝化层上形成第二过孔；
在所述有机膜层上形成与所述引线位置一一对应的多条电极，所述电极在所述基板上的正投影覆盖所述过孔在所述基板上的正投影，所述电极通过所述过孔与对应位置处的引线连接的步骤，包括：
在所述有机膜层上形成与所述引线位置一一对应的多条电极，所述电极在所述基板上的正投影覆盖所述第一过孔在所述基板上的正投影，所述电极通过所述第一过孔和所述第二过孔与对应位置处的引线连接。
3.根据权利要求2所述的制备方法，其特征在于，在所述绑定区域的有机膜层上形成第一过孔，所述引线在所述基板上的正投影覆盖所述第一过孔在所述基板上的正投影的步骤，包括：
采用掩膜版，对所述绑定区域的有机膜层的预设区域进行全曝光和显影，形成所述第一过孔，对所述绑定区域的有机膜层的非预设区域进行半曝光和显影，以使所述绑定区域的有机膜层的厚度小于所述非绑定区域的有机膜层的厚度。
4.根据权利要求3所述的制备方法，其特征在于，所述掩膜版为具有狭缝的掩膜版，所述狭缝的宽度和间距均小于所述有机膜层曝光机的分辨率极限，所述掩膜版还具有用于形成所述第一过孔的透光图案。
5.根据权利要求3所述的制备方法，其特征在于，所述掩膜版为HTM半色调掩膜版，所述掩膜版上还具有用于形成所述第一过孔的透光图案。
6.一种阵列基板，其特征在于，所述阵列基板包括：
基板，所述基板包括绑定区域和非绑定区域；
所述基板上设置有多条引线；
在所述引线和所述基板上设置有层叠的钝化层和有机膜层，所述钝化层靠近所述基板设置，在所述绑定区域的有机膜层和钝化层上设置有过孔，所述引线在所述基板上的正投影覆盖所述过孔在所述基板上的正投影；
在所述有机膜层上设置有与所述引线位置一一对应的多条电极，所述电极在所述基板上的正投影覆盖所述过孔在所述基板上的正投影，所述电极通过所述过孔与对应位置处的引线连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述过孔包括：
设置在所述有机膜层上的第一过孔和设置在所述钝化层上的第二过孔，所述引线在所述基板上的正投影覆盖所述第一过孔在所述基板上的正投影；所述第一过孔在所述基板上的正投影覆盖所述第二过孔在所述基板上的正投影。
8.根据权利要求7所述的阵列基板，其特征在于，所述绑定区域的有机膜层的厚度小于所述非绑定区域的有机膜层的厚度。
9.一种显示面板，其特征在于，所述显示面板包括权利要求6至8任一项所述的阵列基板。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9所述的显示面板。
CN201810003169.0A 2018-01-02 2018-01-02 一种阵列基板及其制备方法、显示面板及显示装置 Pending CN108231692A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810003169.0A CN108231692A (zh) 2018-01-02 2018-01-02 一种阵列基板及其制备方法、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810003169.0A CN108231692A (zh) 2018-01-02 2018-01-02 一种阵列基板及其制备方法、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN108231692A true CN108231692A (zh) 2018-06-29

Family

ID=62642662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810003169.0A Pending CN108231692A (zh) 2018-01-02 2018-01-02 一种阵列基板及其制备方法、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN108231692A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109884830A (zh) * 2019-02-28 2019-06-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN111090357A (zh) * 2019-11-25 2020-05-01 业成科技（成都）有限公司 触控模组及其制备方法、电子设备
CN111158199A (zh) * 2020-01-23 2020-05-15 京东方科技集团股份有限公司 一种阵列基板和显示装置
WO2021227753A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064223A (zh) * 2013-01-07 2013-04-24 京东方科技集团股份有限公司 一种阵列基板和一种显示面板
CN104576658A (zh) * 2014-12-30 2015-04-29 上海天马微电子有限公司 一种阵列基板及其制作方法及显示器
CN106952927A (zh) * 2017-03-27 2017-07-14 合肥京东方光电科技有限公司 叠层结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064223A (zh) * 2013-01-07 2013-04-24 京东方科技集团股份有限公司 一种阵列基板和一种显示面板
CN104576658A (zh) * 2014-12-30 2015-04-29 上海天马微电子有限公司 一种阵列基板及其制作方法及显示器
CN106952927A (zh) * 2017-03-27 2017-07-14 合肥京东方光电科技有限公司 叠层结构及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109884830A (zh) * 2019-02-28 2019-06-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
WO2020173178A1 (zh) * 2019-02-28 2020-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN109884830B (zh) * 2019-02-28 2021-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN111090357A (zh) * 2019-11-25 2020-05-01 业成科技（成都）有限公司 触控模组及其制备方法、电子设备
CN111090357B (zh) * 2019-11-25 2022-04-22 业成科技（成都）有限公司 触控模组及其制备方法、电子设备
CN111158199A (zh) * 2020-01-23 2020-05-15 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN111158199B (zh) * 2020-01-23 2022-10-28 京东方科技集团股份有限公司 一种阵列基板和显示装置
WO2021227753A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN107919380B (zh) 一种柔性触控显示屏的制作方法
CN108231692A (zh) 一种阵列基板及其制备方法、显示面板及显示装置
CN100479140C (zh) 包括混合金凸点的微电子器件芯片及其封装、应用和制造
CN102473369B (zh) 配线基板及其制造方法、显示面板以及显示装置
KR100441295B1 (ko) 능동 매트릭스 기판 제조 방법
CN100371795C (zh) 导电元件基板、液晶显示装置及其制造方法、电子信息设备
WO2019072230A1 (zh) 阵列基板及其制备方法、显示装置及其制备方法
WO2011162221A1 (ja) 防錆性に優れた狭額縁タッチ入力シートとその製造方法
CN103715138B (zh) 一种阵列基板及其制造方法、显示装置
KR100922272B1 (ko) 액정 표시 패널의 제조 방법 및 액정 표시 패널
WO2018157814A1 (zh) 触控屏的制作方法、触控屏和显示装置
CN108550588A (zh) 显示面板、显示面板的制造方法和显示装置
US20180321763A1 (en) Touch substrate and fabrication method thereof, and display device
US10790320B2 (en) Manufacturing method of array substrate
US10761669B2 (en) Touch panel, method for fabricating the same, display panel, and display device
CN107526220A (zh) 显示装置及其制造方法
WO2019218822A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN106990632A (zh) 阵列基板及显示装置
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
KR101341024B1 (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
CN105140179A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN111383998B (zh) 阵列基板及其制作方法
CN107818945B (zh) 一种功能层开孔的方法、阵列基板以及显示装置
US11301095B2 (en) Touch screen, method for manufacturing touch screen and display device
KR20080048738A (ko) 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629

RJ01 Rejection of invention patent application after publication