JPS59111679A - 表示素子 - Google Patents
表示素子Info
- Publication number
- JPS59111679A JPS59111679A JP57220262A JP22026282A JPS59111679A JP S59111679 A JPS59111679 A JP S59111679A JP 57220262 A JP57220262 A JP 57220262A JP 22026282 A JP22026282 A JP 22026282A JP S59111679 A JPS59111679 A JP S59111679A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wiring
- impurity diffusion
- display element
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は薄膜トランジスタを用いた表示素子に係シ、特
に、金属配線の切断による画素欠陥を極度に低減させ得
る素子の構造に関する。
に、金属配線の切断による画素欠陥を極度に低減させ得
る素子の構造に関する。
従来、ガラス等の絶縁性基板上に形成した薄膜トランジ
スタや単結晶シリコン上に形成したＭＯＳトランジスタ
等の能動素子をマトリクス構成にして、液晶等の電気光
学物質と積層して画像を表示する、いわゆる、アクティ
ブマトリクス表示装置の中で、特に、透明なガラス基板
上に形成した薄膜トランジスタを使用した表示装置は透
過型の表示が可能であり、明るく、コントラストの良好
な高品質の表示が達成できる。しかし、透過型構成にす
るため、薄膜トランジスタの半導体薄膜として、非晶質
シリコン、あるいは、多結晶シリコン等、光の透過率の
小さい物質を使用した場合には、一つの画素のうち画像
を表示する部分は不透明な半導体薄膜をエツチング等に
より除去し、透明な状態にした素子を作る必要がある。
スタや単結晶シリコン上に形成したＭＯＳトランジスタ
等の能動素子をマトリクス構成にして、液晶等の電気光
学物質と積層して画像を表示する、いわゆる、アクティ
ブマトリクス表示装置の中で、特に、透明なガラス基板
上に形成した薄膜トランジスタを使用した表示装置は透
過型の表示が可能であり、明るく、コントラストの良好
な高品質の表示が達成できる。しかし、透過型構成にす
るため、薄膜トランジスタの半導体薄膜として、非晶質
シリコン、あるいは、多結晶シリコン等、光の透過率の
小さい物質を使用した場合には、一つの画素のうち画像
を表示する部分は不透明な半導体薄膜をエツチング等に
より除去し、透明な状態にした素子を作る必要がある。
このとき、画素数が増加し、高精細となシ、画素の密度
が増加するに従い、一画素の面積は小さくなるが薄膜ト
ランジスタ部や配線部の割合が相対的に増加し、画像を
表示する部分の有効面積の割合（開口率）が減少し、画
像の表示特性が低下する。画素の面積が縮小しても、開
口率が減少させないためには、薄膜トランジスタの寸法
を小さくシ、配線の線巾を狭くする必要があるが、配線
中を狭くするに従い、配線の電気抵抗の増加に伴う駆動
特性の低下あるいは配線の断線などの問題があり、素子
の製造が困難になってくる。
が増加するに従い、一画素の面積は小さくなるが薄膜ト
ランジスタ部や配線部の割合が相対的に増加し、画像を
表示する部分の有効面積の割合（開口率）が減少し、画
像の表示特性が低下する。画素の面積が縮小しても、開
口率が減少させないためには、薄膜トランジスタの寸法
を小さくシ、配線の線巾を狭くする必要があるが、配線
中を狭くするに従い、配線の電気抵抗の増加に伴う駆動
特性の低下あるいは配線の断線などの問題があり、素子
の製造が困難になってくる。
本発明の目的は、アクティブマトリクス基板において、
配線中が減少しても、配線の抵抗の増大を小さく抑え、
しかも、断線の少ない表示素子を提供するにある。
配線中が減少しても、配線の抵抗の増大を小さく抑え、
しかも、断線の少ない表示素子を提供するにある。
本発明の目的は薄膜トランジスタの半導体薄膜として使
用する多結晶シリコン、あるいは、非晶質シリコンが高
濃度にドナー、または、アクセプタの不純物を添加する
と低抵抗となることを利用し、これと金属電極とを組み
合わせることにより、線巾の小さい配線を形成するにあ
る。
用する多結晶シリコン、あるいは、非晶質シリコンが高
濃度にドナー、または、アクセプタの不純物を添加する
と低抵抗となることを利用し、これと金属電極とを組み
合わせることにより、線巾の小さい配線を形成するにあ
る。
第１図に本発明の一実施例を示す。この図は透明絶縁性
基板上に形成したアクティブマトリクス表示素子の配線
部の断面構造を示す。これはガラス、石英等の透明な絶
縁基板１上に、ケミカルベーパディポジション法、電子
ビーム蒸着法等の公知の手法により多結晶シリコン薄膜
、あるいは、非晶質シリコン薄膜等の半導体薄膜２を形
成する。
基板上に形成したアクティブマトリクス表示素子の配線
部の断面構造を示す。これはガラス、石英等の透明な絶
縁基板１上に、ケミカルベーパディポジション法、電子
ビーム蒸着法等の公知の手法により多結晶シリコン薄膜
、あるいは、非晶質シリコン薄膜等の半導体薄膜２を形
成する。
半導体薄膜は一般に光の吸収が大きく、透明度が悪いの
で、表示素子の光学構成を透過型とするために、・配線
や薄膜ｌ・ランジスタ素子等を形成する部分以外はエツ
チング等によって除去し、透明な状態となる。エツチン
グで残った半導体薄膜に燐、あるいは、硼素などの不純
物元素をドーパントとして１０１８／ｃｒｎ３以上の高
濃度で拡散し、低抵抗部３を形成する。この上に熱酸化
、スパッタリング、ケミカルペーパディポジション等に
よシリコン窒化膜、シリコン窒化膜等の絶縁膜４を形成
し、コンタクト穴６をあけ、アルミニウム、クロ゛ム、
金等の金属電極、あるいは、タングステンやモリブデン
等の高融点金属によるシリサイド電極５を形成する。
で、表示素子の光学構成を透過型とするために、・配線
や薄膜ｌ・ランジスタ素子等を形成する部分以外はエツ
チング等によって除去し、透明な状態となる。エツチン
グで残った半導体薄膜に燐、あるいは、硼素などの不純
物元素をドーパントとして１０１８／ｃｒｎ３以上の高
濃度で拡散し、低抵抗部３を形成する。この上に熱酸化
、スパッタリング、ケミカルペーパディポジション等に
よシリコン窒化膜、シリコン窒化膜等の絶縁膜４を形成
し、コンタクト穴６をあけ、アルミニウム、クロ゛ム、
金等の金属電極、あるいは、タングステンやモリブデン
等の高融点金属によるシリサイド電極５を形成する。
第２図はアクティブマトリクス表示素子に本発明を応用
した例である。この図では一画素の平面構成を示してお
り、走査配線７と信号配線８の交叉部に薄膜トランジス
タ素子を形成している。この例では、走査配線７と信号
配線８を本実施例の手法により、金属１０と高濃度の不
純物を拡散し低抵抗とした半導体薄膜２との組み合せに
より配線を行なっている。この不純物拡散部９は薄膜ト
ランジスタのソース、ドレーンのコンタクト部にも同時
に形成される。
した例である。この図では一画素の平面構成を示してお
り、走査配線７と信号配線８の交叉部に薄膜トランジス
タ素子を形成している。この例では、走査配線７と信号
配線８を本実施例の手法により、金属１０と高濃度の不
純物を拡散し低抵抗とした半導体薄膜２との組み合せに
より配線を行なっている。この不純物拡散部９は薄膜ト
ランジスタのソース、ドレーンのコンタクト部にも同時
に形成される。
第３図（ａ）は走査配線沿い■Ａ−［ＩＡの断面である
。不純物拡散部１３は金属電極１６と共に走査配線を形
成し、また、絶縁膜１９を介して信号電極１７と二層配
線を構成する。このような金属１６と不純物拡散部１３
との２層構造では、電流はほとんど抵抗率の小さい金属
電極部を流れるが、もし、金属電極１６に断線が生じた
ときには、電流は不純物拡散部１３に迂回して流れるこ
とができ、欠陥は生じない。第３図（ｂ）は薄膜トラン
ジスタ部ＩＩＩ Ｂ −ＩＩＩ Ｂの断面であシ、信号
電極と薄膜トランジスタのドレーン電極を兼用した金属
電極１７とゲート電極１８、薄膜トランジスタのドレー
ンの不純物拡散部１４とソースの不純物拡散部１５、絶
縁膜１９、透明電極２５から構成される。
。不純物拡散部１３は金属電極１６と共に走査配線を形
成し、また、絶縁膜１９を介して信号電極１７と二層配
線を構成する。このような金属１６と不純物拡散部１３
との２層構造では、電流はほとんど抵抗率の小さい金属
電極部を流れるが、もし、金属電極１６に断線が生じた
ときには、電流は不純物拡散部１３に迂回して流れるこ
とができ、欠陥は生じない。第３図（ｂ）は薄膜トラン
ジスタ部ＩＩＩ Ｂ −ＩＩＩ Ｂの断面であシ、信号
電極と薄膜トランジスタのドレーン電極を兼用した金属
電極１７とゲート電極１８、薄膜トランジスタのドレー
ンの不純物拡散部１４とソースの不純物拡散部１５、絶
縁膜１９、透明電極２５から構成される。
第３図（ａ）および（ｂ）の不純物拡散部１３，１４゜
１５は同時に形成され、本実施例では薄膜トランジスタ
素子を形成する工程に、特に、新たな工程を付加する必
要がない。第３図（ｅ）は信号配線部１（Ｃ−］１［Ｃ
の断面である。不純物拡散部１４は第３図（ｂ）のドレ
ーンの不純物拡散部１４と連続しており、金属配線１７
と二層で信号配線を形成している。
１５は同時に形成され、本実施例では薄膜トランジスタ
素子を形成する工程に、特に、新たな工程を付加する必
要がない。第３図（ｅ）は信号配線部１（Ｃ−］１［Ｃ
の断面である。不純物拡散部１４は第３図（ｂ）のドレ
ーンの不純物拡散部１４と連続しており、金属配線１７
と二層で信号配線を形成している。
第４図は第２図の実施例の変形例である。走査配線７と
信号配線８の交点を絶縁物を介した金属と金属の二層配
線としている。この方法は、二層配線と金属電極を信号
配線と走査配線を別々に形成するため、工程数が多くな
るが、交さ部での抵抗が小さくなシ、電圧降下が小さく
できる。この変形例でも、第２図の実施例と同様に、信
号配線と走査配線を不純物拡散部と金属の二種構造とし
ている。
信号配線８の交点を絶縁物を介した金属と金属の二層配
線としている。この方法は、二層配線と金属電極を信号
配線と走査配線を別々に形成するため、工程数が多くな
るが、交さ部での抵抗が小さくなシ、電圧降下が小さく
できる。この変形例でも、第２図の実施例と同様に、信
号配線と走査配線を不純物拡散部と金属の二種構造とし
ている。
第５図は第４図の走査配線部ｖ−■の断面図である。走
査配線は金属電極２１と不純物拡散部２４の組合せで構
成され、信号配線は金属電極２０と不純物拡散部２３の
組合せで構成されている。走査配線と信号配線とは絶縁
膜２２を介して二層配線構造となっている。
査配線は金属電極２１と不純物拡散部２４の組合せで構
成され、信号配線は金属電極２０と不純物拡散部２３の
組合せで構成されている。走査配線と信号配線とは絶縁
膜２２を介して二層配線構造となっている。
例えば、・金属配線が１０μｍの長さにわたって断線と
しても、不純物拡散部の幅Ｗを５μｍ１半導体薄膜の厚
みｔを１μｍ１不純物の拡散濃度を１０”７ｃｍ３で半
導体薄膜を多結晶シリコンとすると抵抗率ρが１０−２
Ω・副程度となるので、この断線部分の抵抗Ｒは、 Ｒ＝ρ・１ｏｘｔｏ−’／ｌ−Ｗ ” １０−”Ｘ １０ Ｘ １０−’／ ｌＸｌ０−’
Ｘ５ＸＩＯ−’＝２００Ω となる。この値は配線に接続された薄膜トランジスタを
駆動するのに影響のある値とはならない。
しても、不純物拡散部の幅Ｗを５μｍ１半導体薄膜の厚
みｔを１μｍ１不純物の拡散濃度を１０”７ｃｍ３で半
導体薄膜を多結晶シリコンとすると抵抗率ρが１０−２
Ω・副程度となるので、この断線部分の抵抗Ｒは、 Ｒ＝ρ・１ｏｘｔｏ−’／ｌ−Ｗ ” １０−”Ｘ １０ Ｘ １０−’／ ｌＸｌ０−’
Ｘ５ＸＩＯ−’＝２００Ω となる。この値は配線に接続された薄膜トランジスタを
駆動するのに影響のある値とはならない。
本発明はアクティブマトリクスのうち、特に、画素から
構成される画像表示部に応用したが、画像表示部と同一
基板上に形成した周辺駆動回路にも応用できることはい
うまでもない。
構成される画像表示部に応用したが、画像表示部と同一
基板上に形成した周辺駆動回路にも応用できることはい
うまでもない。
なお、図中１１はコンタクト穴、１２は画素電極、２１
は金属電極である。
は金属電極である。
本発明により、素子基板製造時に生ずる断線欠陥を大幅
に減少させることができる。
に減少させることができる。
第１図は本発明の一実施例の断面図、第２図は本発明の
応用例を示す平面図、第３図（ａ）、 （ｂ）、 （Ｃ
）はそれぞれ第２図ＩＩＩＡ−１１１Ａ、 ＩＢ−ＲＩ
Ｂ、 ｌｌＩＣ−■Ｃの断面図、第４図は本発明の他の
実施例の平面図、第５図は第４図のｖ−■矢視断面図で
ある。 １・・・ガラス基板、２・・・半導体薄膜、３・・・不
純物拡散部、４・・・絶縁膜、５・・・金属電極、６・
・・コンタク竿 １０ に ／〜／ｌ ７２図 ５Ｊ３図 ￥４（２）
応用例を示す平面図、第３図（ａ）、 （ｂ）、 （Ｃ
）はそれぞれ第２図ＩＩＩＡ−１１１Ａ、 ＩＢ−ＲＩ
Ｂ、 ｌｌＩＣ−■Ｃの断面図、第４図は本発明の他の
実施例の平面図、第５図は第４図のｖ−■矢視断面図で
ある。 １・・・ガラス基板、２・・・半導体薄膜、３・・・不
純物拡散部、４・・・絶縁膜、５・・・金属電極、６・
・・コンタク竿 １０ に ／〜／ｌ ７２図 ５Ｊ３図 ￥４（２）
Claims (1)
- 【特許請求の範囲】 １、薄膜トランジスタをスイッチ素子としてもつ多数の
画素と、それらの画素をマ） ＩＪクス状に接続する配
線部を同一基板上に形成した表示素子において、 金属と１０−１Ω・副以下の抵抗率の半導体薄膜との二
層構造の配線部を設けたことを特徴とする表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220262A JPS59111679A (ja) | 1982-12-17 | 1982-12-17 | 表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220262A JPS59111679A (ja) | 1982-12-17 | 1982-12-17 | 表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59111679A true JPS59111679A (ja) | 1984-06-27 |
Family
ID=16748421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57220262A Pending JPS59111679A (ja) | 1982-12-17 | 1982-12-17 | 表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59111679A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210494A (ja) * | 1986-03-12 | 1987-09-16 | 株式会社日立製作所 | アクテイブマトリクス基板 |
| JPH05257155A (ja) * | 1993-02-18 | 1993-10-08 | Seiko Epson Corp | 液晶表示体 |
| JPH0684436U (ja) * | 1990-02-13 | 1994-12-02 | インダストリアル テクノロジー リサーチ インスチチュート | 液晶ディスプレイ |
| JP2009122256A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
-
1982
- 1982-12-17 JP JP57220262A patent/JPS59111679A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210494A (ja) * | 1986-03-12 | 1987-09-16 | 株式会社日立製作所 | アクテイブマトリクス基板 |
| JPH0584914B2 (ja) * | 1986-03-12 | 1993-12-03 | Hitachi Ltd | |
| JPH0684436U (ja) * | 1990-02-13 | 1994-12-02 | インダストリアル テクノロジー リサーチ インスチチュート | 液晶ディスプレイ |
| JPH05257155A (ja) * | 1993-02-18 | 1993-10-08 | Seiko Epson Corp | 液晶表示体 |
| JP2009122256A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| US5760854A (en) | Liquid crystal display apparatus | |
| US5621555A (en) | Liquid crystal display having redundant pixel electrodes and thin film transistors and a manufacturing method thereof | |
| US6800564B2 (en) | Etching solution for signal wire and method of fabricating thin film transistor array panel with the same | |
| JPH1039297A (ja) | 反射型液晶表示装置及びその製造方法 | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JPH07101268B2 (ja) | 薄膜トランジスタアレイ | |
| JP2906470B2 (ja) | アクティブマトリックス基板 | |
| JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
| JPH06204247A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59111679A (ja) | 表示素子 | |
| JP2823178B2 (ja) | 金属配線基板及びその製造方法 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JP2001051300A (ja) | 液晶表示装置 | |
| JP2000047240A (ja) | 液晶表示装置 | |
| JPH0362243B2 (ja) | ||
| KR100488933B1 (ko) | 액정표시소자및그의제조방법 | |
| US20030164908A1 (en) | Thin film transistor panel | |
| JP3388820B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JPWO2018150620A1 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法 | |
| JP2001305578A (ja) | 液晶表示装置 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JP3047859B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 |