JP3388820B2 - 液晶表示装置用薄膜トランジスタ - Google Patents
液晶表示装置用薄膜トランジスタInfo
- Publication number
- JP3388820B2 JP3388820B2 JP17018793A JP17018793A JP3388820B2 JP 3388820 B2 JP3388820 B2 JP 3388820B2 JP 17018793 A JP17018793 A JP 17018793A JP 17018793 A JP17018793 A JP 17018793A JP 3388820 B2 JP3388820 B2 JP 3388820B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- crystal display
- zirconium
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタに関
し、とくに液晶表示装置に使用される電流−電圧特性を
改善した薄膜トランジスタに関する。 【０００２】 【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点をもつため、日本語ワードプロ
セッサやパーソナルコンピュータ等のＯＡ機器の表示装
置として多用されており、それと共に、液晶表示装置の
画像表示品位の向上が強く望まれている。とくに、薄膜
トランジスタ（以下、ＴＦＴと略称する。）などの 3端
子素子を表示画素の１つ１つにスイッチとして接続した
アクティブマトリックス型の液晶表示装置は、他の液晶
表示装置に比較して、コントラスト比が高いこと、応答
速度が格段に優れていること、製造に従来の半導体製造
技術が応用できることなどから注目されており、用いら
れるＴＦＴの特性向上に関する研究も活発に行われてい
る。 【０００３】従来の液晶表示装置用ＴＦＴの構成につい
て、逆スタッガード型ＴＦＴを例にとり説明する。ガラ
スなどからなる絶縁基板の上にゲート電極層を形成し、
その上にゲート絶縁層を全面に成膜する。さらに半導体
層としてアモルファスシリコン（a-Si）および低抵抗ア
モルファスシリコン(n+ a-Si) 層、絶縁層を順に積層し
てパターニングする。その後、表示電極を ITO（インジ
ウム錫酸化層）を用いてスパッタリング法により成膜し
パターニングする。その後、モリブデン(Mo)／アルミニ
ウム(Al)／モリブデン(Mo)の 3層構造からなるソース・
ドレイン電極層を形成する。ソース・ドレイン電極層を
このような 3層構造とし、第 1層目にモリブデン(Mo)を
形成するのはアルミニウム(Al)が半導体層へ拡散するの
を防ぐためであり、さらに第 3層目にモリブデン(Mo)を
形成するのは第 2層目のアルミニウム(Al)によるヒロッ
ク発生を防ぐためである。最後に保護層を成膜してパタ
ーニングする。このようにして液晶表示装置用ＴＦＴを
有するＴＦＴアレイ基板が得られる。 【０００４】なお、このようにして作製したＴＦＴアレ
イ基板に配向層を形成して、表面に遮光層、対向電極お
よび配向層が順に形成された後面ガラス基板を配向層を
対向させ、その間隙に液晶組成物を封入して液晶セルと
し、さらにこのような液晶セルに外部回路を接続してケ
ースに収納して液晶表示装置となる。 【０００５】 【発明が解決しようとする課題】しかしながら、モリブ
デン(Mo)／アルミニウム(Al)／モリブデン(Mo)の 3層構
造からなるソース・ドレイン電極層は、電極層形成後の
アッシング工程などによる酸化あるいは自然酸化などに
よりモリブデン(Mo)層が酸化されて酸化モリブデン(MoO
x ) が生成しやすくなる。この酸化モリブデン(MoOx )
は水やアルカリに対して溶解性がありかつ高い導電性を
持つために、後工程での純水による洗浄工程で溶出した
酸化モリブデン(MoOx ) が乾燥時にＴＦＴ表面に再析出
することによりＴＦＴは表面リーク電流が流れやすくな
る。その結果、ＴＦＴをオンーオフするために印加され
るゲートパルスのオフ時にも、ソースまたはドレイン電
極に電位差があると電流が流れてしまいオンーオフ制御
ができなくなる。いわゆる電流−電圧特性の低下を引き
起こす。その結果、液晶表示装置の画像ムラなどの画像
欠陥が生じるという問題がある。 【０００６】本発明は、かかる課題に対処してなされた
もので、電流−電圧特性の低下を引き起こす表面リーク
電流値を下げることのできる液晶表示装置用ＴＦＴを提
供することを目的とする。 【０００７】 【課題を解決するための手段】本発明の液晶表示装置用
ＴＦＴは、基板と、該基板上に順に形成されたゲート電
極層、ゲート絶縁層、半導体層、上部絶縁層、ソース・
ドレイン電極層および保護層からなる液晶表示装置用薄
膜トランジスタにおいて、前記ソース・ドレイン電極層
は、ジルコニウム（Zr）を表層とするジルコニウム（Z
r）、アルミニウム（Al）及びジルコニウム（Zr）の3層
構造からなることを特徴とする。 【０００８】本発明の液晶表示装置用ＴＦＴを図１によ
り説明する。基板１上にゲート電極層２をパターニング
した後、ゲート絶縁層３を全面に成膜する。つぎにアモ
ルファスシリコン（a-Si）および低抵抗アモルファスシ
リコン(n+ a-Si) の積層膜からなる半導体層４および絶
縁層５を積層した後パターニングする。さらに表示画素
電極１０を ITO（インジウム錫酸化層）を用いてたとえ
ばスパッタリング法により成膜しパターニングする。そ
の後、第 1ジルコニウム(Zr)層６、アルミニウム(Al)層
７、第 2ジルコニウム(Zr)層８を順次成膜した後パター
ニングして、ソース・ドレイン電極層とする。最後に保
護層９を成膜してパターニングする。 【０００９】本発明に係わるジルコニウム(Zr)／アルミ
ニウム(Al)／ジルコニウム(Zr)の 3層構造において、第
1ジルコニウム(Zr)層６の層厚は 500〜1000オングスト
ローム、アルミニウム(Al)層７の層厚は 300〜400 オン
グストローム、第 2ジルコニウム(Zr)層８の層厚は 300
〜1000オングストロームが好ましい。ソース・ドレイン
電極層の層厚をそれぞれ上述の範囲とすることにより、
ＴＦＴ製造工程途中で絶縁層５の表面や端面さらにはそ
の他トランジスタ周辺部が導電材料により汚染されるこ
とがなくなる。上述のアルミニウム(Al)層はアルミニウ
ム金属単体であってもよく、また導電性を損なわない範
囲でアルミニウム合金を使用することができる。たとえ
ば、銅(Cu) 1原子% 、シリコン(Si) 0.5原子% を含むア
ルミニウム合金などを使用できる。また、ジルコニウム
(Zr)層に代わりに、ジルコニウム(Zr)合金層を使用する
こともできる。 【００１０】本発明に係わる 3層構造の成膜方法は、ス
パッタリング法が好ましい。スパッタリング法を使用す
ることにより、ジルコニウム(Zr)／アルミニウム(Al)／
ジルコニウム(Zr)層を容易に連続して成膜することがで
きる。 【００１１】本発明に係わるゲート電極、絶縁層、半導
体層の材料および形成方法は公知の方法が使用できとく
に制限がない。たとえば、ゲート絶縁層としては SiOx
層やSiNx 層などを、半導体層としては、単結晶シリコ
ン、多結晶シリコン、アモルファスシリコンなどを使用
することができる。また、半導体層とソース電極などの
オーミックコンタクト層として低抵抗アモルファスシリ
コン層などを使用することができる。さらに、ゲート絶
縁層や半導体層を形成する方法は、液晶表示装置用ＴＦ
Ｔに使用されているプラズマＣＶＤ法やホトリソグラフ
ィ法などの公知の方法を使用することができる。 【００１２】 【作用】ソース・ドレイン電極層をジルコニウム(Zr)／
アルミニウム(Al)／ジルコニウム(Zr)の 3層構造とする
と、アルミニウム(Al)が半導体層へ拡散することを防止
することができる。さらにアルミニウム(Al)のヒロック
発生をも防止することができる。 【００１３】また、ジルコニウム(Zr)層は製造工程途中
で酸化されたとしても酸化物が水やアルカリ液に対して
まったく不溶であるため、洗浄工程や現像工程において
も溶出することがなく、かつフォトレジストとの密着性
も良好なためＴＦＴ表面の汚染やパターン不良を生じさ
せない。 【００１４】さらに、ジルコニウム(Zr)はシリコン(Si)
と容易にシリサイドを形成するのでコンタクト抵抗を下
げることができる。 【００１５】 【実施例】以下、本発明の液晶表示装置用ＴＦＴを逆ス
タッガード型ＴＦＴを例にとり詳細に説明する。 実施例１ ガラス基板上に3500オングストロームの膜厚を有するモ
リブデン・タンタル合金(MoTa)からなるゲート電極層を
スパッタリング法により形成した後、 SiOx からなるゲ
ート絶縁層をプラズマＣＶＤ法により形成した。さらに
連続して、アモルファスシリコン（a-Si）および SiNx
からなる絶縁層をプラズマＣＶＤ法により連続形成して
パターニングした。さらに低抵抗アモルファスシリコン
（ n+ a-Si）層を形成してパターニングした。 ITO（イ
ンジウム錫酸化層）を用いて表示画素電極を形成後、ジ
ルコニウム(Zr)層、アルミニウム(Al)層およびジルコニ
ウム(Zr)層を順にそれぞれ 700オングストローム、3500
オングストロームおよび 500オングストロームの厚さに
スパッタリング法により積層成膜した後パターニングし
てソース・ドレイン電極を形成した。最後に SiNx 層か
らなる保護層をプラズマＣＶＤ法により形成して液晶表
示装置用ＴＦＴを得た。 【００１６】得られた液晶表示装置用ＴＦＴの電流−電
圧特性を測定した。測定結果を表１に示す。 【００１７】比較例１ ソース・ドレイン電極をモリブデン(Mo)層、アルミニウ
ム(Al)層およびモリブデン(Mo)層が順にそれぞれ 700オ
ングストローム、3500オングストロームおよび500オン
グストロームの厚さにスパッタリング法により積層成膜
された以外は、実施例１と同一の材料および方法で液晶
表示装置用ＴＦＴを得た。 【００１８】得られた液晶表示装置用ＴＦＴの電流−電
圧特性を測定した。測定結果を表１に示す。 【００１９】 【表１】 表１より明らかなように実施例１で得られたＴＦＴはゲ
ート電圧が -8V、0Vのいずれにおいても電流−電圧特性
が比較例１に較べて優れていた。 【００２０】 【発明の効果】本発明の液晶表示装置用ＴＦＴは、ソー
ス・ドレイン電極層がジルコニウム（Zr）を表層とする
ジルコニウム(Zr)／アルミニウム(Al)／ジルコニウム(Z
r)の3層構造からなるので、優れた電流−電圧特性を有
する。その結果、このＴＦＴを使用することにより画像
欠陥がなく画像表示品位に優れた液晶表示装置を得るこ
とができる。
し、とくに液晶表示装置に使用される電流−電圧特性を
改善した薄膜トランジスタに関する。 【０００２】 【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点をもつため、日本語ワードプロ
セッサやパーソナルコンピュータ等のＯＡ機器の表示装
置として多用されており、それと共に、液晶表示装置の
画像表示品位の向上が強く望まれている。とくに、薄膜
トランジスタ（以下、ＴＦＴと略称する。）などの 3端
子素子を表示画素の１つ１つにスイッチとして接続した
アクティブマトリックス型の液晶表示装置は、他の液晶
表示装置に比較して、コントラスト比が高いこと、応答
速度が格段に優れていること、製造に従来の半導体製造
技術が応用できることなどから注目されており、用いら
れるＴＦＴの特性向上に関する研究も活発に行われてい
る。 【０００３】従来の液晶表示装置用ＴＦＴの構成につい
て、逆スタッガード型ＴＦＴを例にとり説明する。ガラ
スなどからなる絶縁基板の上にゲート電極層を形成し、
その上にゲート絶縁層を全面に成膜する。さらに半導体
層としてアモルファスシリコン（a-Si）および低抵抗ア
モルファスシリコン(n+ a-Si) 層、絶縁層を順に積層し
てパターニングする。その後、表示電極を ITO（インジ
ウム錫酸化層）を用いてスパッタリング法により成膜し
パターニングする。その後、モリブデン(Mo)／アルミニ
ウム(Al)／モリブデン(Mo)の 3層構造からなるソース・
ドレイン電極層を形成する。ソース・ドレイン電極層を
このような 3層構造とし、第 1層目にモリブデン(Mo)を
形成するのはアルミニウム(Al)が半導体層へ拡散するの
を防ぐためであり、さらに第 3層目にモリブデン(Mo)を
形成するのは第 2層目のアルミニウム(Al)によるヒロッ
ク発生を防ぐためである。最後に保護層を成膜してパタ
ーニングする。このようにして液晶表示装置用ＴＦＴを
有するＴＦＴアレイ基板が得られる。 【０００４】なお、このようにして作製したＴＦＴアレ
イ基板に配向層を形成して、表面に遮光層、対向電極お
よび配向層が順に形成された後面ガラス基板を配向層を
対向させ、その間隙に液晶組成物を封入して液晶セルと
し、さらにこのような液晶セルに外部回路を接続してケ
ースに収納して液晶表示装置となる。 【０００５】 【発明が解決しようとする課題】しかしながら、モリブ
デン(Mo)／アルミニウム(Al)／モリブデン(Mo)の 3層構
造からなるソース・ドレイン電極層は、電極層形成後の
アッシング工程などによる酸化あるいは自然酸化などに
よりモリブデン(Mo)層が酸化されて酸化モリブデン(MoO
x ) が生成しやすくなる。この酸化モリブデン(MoOx )
は水やアルカリに対して溶解性がありかつ高い導電性を
持つために、後工程での純水による洗浄工程で溶出した
酸化モリブデン(MoOx ) が乾燥時にＴＦＴ表面に再析出
することによりＴＦＴは表面リーク電流が流れやすくな
る。その結果、ＴＦＴをオンーオフするために印加され
るゲートパルスのオフ時にも、ソースまたはドレイン電
極に電位差があると電流が流れてしまいオンーオフ制御
ができなくなる。いわゆる電流−電圧特性の低下を引き
起こす。その結果、液晶表示装置の画像ムラなどの画像
欠陥が生じるという問題がある。 【０００６】本発明は、かかる課題に対処してなされた
もので、電流−電圧特性の低下を引き起こす表面リーク
電流値を下げることのできる液晶表示装置用ＴＦＴを提
供することを目的とする。 【０００７】 【課題を解決するための手段】本発明の液晶表示装置用
ＴＦＴは、基板と、該基板上に順に形成されたゲート電
極層、ゲート絶縁層、半導体層、上部絶縁層、ソース・
ドレイン電極層および保護層からなる液晶表示装置用薄
膜トランジスタにおいて、前記ソース・ドレイン電極層
は、ジルコニウム（Zr）を表層とするジルコニウム（Z
r）、アルミニウム（Al）及びジルコニウム（Zr）の3層
構造からなることを特徴とする。 【０００８】本発明の液晶表示装置用ＴＦＴを図１によ
り説明する。基板１上にゲート電極層２をパターニング
した後、ゲート絶縁層３を全面に成膜する。つぎにアモ
ルファスシリコン（a-Si）および低抵抗アモルファスシ
リコン(n+ a-Si) の積層膜からなる半導体層４および絶
縁層５を積層した後パターニングする。さらに表示画素
電極１０を ITO（インジウム錫酸化層）を用いてたとえ
ばスパッタリング法により成膜しパターニングする。そ
の後、第 1ジルコニウム(Zr)層６、アルミニウム(Al)層
７、第 2ジルコニウム(Zr)層８を順次成膜した後パター
ニングして、ソース・ドレイン電極層とする。最後に保
護層９を成膜してパターニングする。 【０００９】本発明に係わるジルコニウム(Zr)／アルミ
ニウム(Al)／ジルコニウム(Zr)の 3層構造において、第
1ジルコニウム(Zr)層６の層厚は 500〜1000オングスト
ローム、アルミニウム(Al)層７の層厚は 300〜400 オン
グストローム、第 2ジルコニウム(Zr)層８の層厚は 300
〜1000オングストロームが好ましい。ソース・ドレイン
電極層の層厚をそれぞれ上述の範囲とすることにより、
ＴＦＴ製造工程途中で絶縁層５の表面や端面さらにはそ
の他トランジスタ周辺部が導電材料により汚染されるこ
とがなくなる。上述のアルミニウム(Al)層はアルミニウ
ム金属単体であってもよく、また導電性を損なわない範
囲でアルミニウム合金を使用することができる。たとえ
ば、銅(Cu) 1原子% 、シリコン(Si) 0.5原子% を含むア
ルミニウム合金などを使用できる。また、ジルコニウム
(Zr)層に代わりに、ジルコニウム(Zr)合金層を使用する
こともできる。 【００１０】本発明に係わる 3層構造の成膜方法は、ス
パッタリング法が好ましい。スパッタリング法を使用す
ることにより、ジルコニウム(Zr)／アルミニウム(Al)／
ジルコニウム(Zr)層を容易に連続して成膜することがで
きる。 【００１１】本発明に係わるゲート電極、絶縁層、半導
体層の材料および形成方法は公知の方法が使用できとく
に制限がない。たとえば、ゲート絶縁層としては SiOx
層やSiNx 層などを、半導体層としては、単結晶シリコ
ン、多結晶シリコン、アモルファスシリコンなどを使用
することができる。また、半導体層とソース電極などの
オーミックコンタクト層として低抵抗アモルファスシリ
コン層などを使用することができる。さらに、ゲート絶
縁層や半導体層を形成する方法は、液晶表示装置用ＴＦ
Ｔに使用されているプラズマＣＶＤ法やホトリソグラフ
ィ法などの公知の方法を使用することができる。 【００１２】 【作用】ソース・ドレイン電極層をジルコニウム(Zr)／
アルミニウム(Al)／ジルコニウム(Zr)の 3層構造とする
と、アルミニウム(Al)が半導体層へ拡散することを防止
することができる。さらにアルミニウム(Al)のヒロック
発生をも防止することができる。 【００１３】また、ジルコニウム(Zr)層は製造工程途中
で酸化されたとしても酸化物が水やアルカリ液に対して
まったく不溶であるため、洗浄工程や現像工程において
も溶出することがなく、かつフォトレジストとの密着性
も良好なためＴＦＴ表面の汚染やパターン不良を生じさ
せない。 【００１４】さらに、ジルコニウム(Zr)はシリコン(Si)
と容易にシリサイドを形成するのでコンタクト抵抗を下
げることができる。 【００１５】 【実施例】以下、本発明の液晶表示装置用ＴＦＴを逆ス
タッガード型ＴＦＴを例にとり詳細に説明する。 実施例１ ガラス基板上に3500オングストロームの膜厚を有するモ
リブデン・タンタル合金(MoTa)からなるゲート電極層を
スパッタリング法により形成した後、 SiOx からなるゲ
ート絶縁層をプラズマＣＶＤ法により形成した。さらに
連続して、アモルファスシリコン（a-Si）および SiNx
からなる絶縁層をプラズマＣＶＤ法により連続形成して
パターニングした。さらに低抵抗アモルファスシリコン
（ n+ a-Si）層を形成してパターニングした。 ITO（イ
ンジウム錫酸化層）を用いて表示画素電極を形成後、ジ
ルコニウム(Zr)層、アルミニウム(Al)層およびジルコニ
ウム(Zr)層を順にそれぞれ 700オングストローム、3500
オングストロームおよび 500オングストロームの厚さに
スパッタリング法により積層成膜した後パターニングし
てソース・ドレイン電極を形成した。最後に SiNx 層か
らなる保護層をプラズマＣＶＤ法により形成して液晶表
示装置用ＴＦＴを得た。 【００１６】得られた液晶表示装置用ＴＦＴの電流−電
圧特性を測定した。測定結果を表１に示す。 【００１７】比較例１ ソース・ドレイン電極をモリブデン(Mo)層、アルミニウ
ム(Al)層およびモリブデン(Mo)層が順にそれぞれ 700オ
ングストローム、3500オングストロームおよび500オン
グストロームの厚さにスパッタリング法により積層成膜
された以外は、実施例１と同一の材料および方法で液晶
表示装置用ＴＦＴを得た。 【００１８】得られた液晶表示装置用ＴＦＴの電流−電
圧特性を測定した。測定結果を表１に示す。 【００１９】 【表１】 表１より明らかなように実施例１で得られたＴＦＴはゲ
ート電圧が -8V、0Vのいずれにおいても電流−電圧特性
が比較例１に較べて優れていた。 【００２０】 【発明の効果】本発明の液晶表示装置用ＴＦＴは、ソー
ス・ドレイン電極層がジルコニウム（Zr）を表層とする
ジルコニウム(Zr)／アルミニウム(Al)／ジルコニウム(Z
r)の3層構造からなるので、優れた電流−電圧特性を有
する。その結果、このＴＦＴを使用することにより画像
欠陥がなく画像表示品位に優れた液晶表示装置を得るこ
とができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置用ＴＦＴの断面構造を示
す図である。 【符号の説明】 １………基板、２………ゲート電極層、３………ゲート
絶縁層、４………半導体層、５………絶縁層、６………
第 1ジルコニウム(Zr)層、７………アルミニウム(Al)
層、８………第 2ジルコニウム(Zr)層、９………保護
層、１０………表示画素電極。
す図である。 【符号の説明】 １………基板、２………ゲート電極層、３………ゲート
絶縁層、４………半導体層、５………絶縁層、６………
第 1ジルコニウム(Zr)層、７………アルミニウム(Al)
層、８………第 2ジルコニウム(Zr)層、９………保護
層、１０………表示画素電極。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 29/40
H01L 21/336
G02F 1/1368
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 基板と、該基板上に順に形成されたゲー
ト電極層、ゲート絶縁層、半導体層、上部絶縁層、ソー
ス・ドレイン電極層および保護層からなる液晶表示装置
用薄膜トランジスタにおいて、 前記ソース・ドレイン電極層は、ジルコニウム（Zr）を
表層とするジルコニウム（Zr）、アルミニウム（Al）及
びジルコニウム（Zr）の3層構造からなることを特徴と
する液晶表示装置用薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17018793A JP3388820B2 (ja) | 1993-07-09 | 1993-07-09 | 液晶表示装置用薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17018793A JP3388820B2 (ja) | 1993-07-09 | 1993-07-09 | 液晶表示装置用薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730118A JPH0730118A (ja) | 1995-01-31 |
| JP3388820B2 true JP3388820B2 (ja) | 2003-03-24 |
Family
ID=15900301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17018793A Expired - Fee Related JP3388820B2 (ja) | 1993-07-09 | 1993-07-09 | 液晶表示装置用薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3388820B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5215620B2 (ja) | 2007-09-12 | 2013-06-19 | 三菱電機株式会社 | 半導体デバイス、表示装置及び半導体デバイスの製造方法 |
| JP5687133B2 (ja) | 2010-11-05 | 2015-03-18 | 三菱電機株式会社 | 半導体装置及び表示装置 |
-
1993
- 1993-07-09 JP JP17018793A patent/JP3388820B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0730118A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492420B2 (en) | Array substrate for LCD device having metal-diffusion film and manufacturing method thereof | |
| JP3148129B2 (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
| US5162933A (en) | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium | |
| US4933296A (en) | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
| US20050158926A1 (en) | Methods of forming thin-film transistor display devices | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JP3149793B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
| US20090227053A1 (en) | Method of fabricating array substrate having double-layered patterns | |
| JP3106786B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06188265A (ja) | 半導体装置およびその製造方法 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JP4034479B2 (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| JP3388820B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JP2823178B2 (ja) | 金属配線基板及びその製造方法 | |
| JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH08213626A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3369644B2 (ja) | 液晶表示装置用薄膜トランジスタの製造方法 | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| KR20010066256A (ko) | 액정 표시장치 및 그 제조방법 | |
| JPH0990406A (ja) | 液晶表示装置 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021224 |
|
| LAPS | Cancellation because of no payment of annual fees |