JP3369644B2 - 液晶表示装置用薄膜トランジスタの製造方法 - Google Patents
液晶表示装置用薄膜トランジスタの製造方法Info
- Publication number
- JP3369644B2 JP3369644B2 JP17018893A JP17018893A JP3369644B2 JP 3369644 B2 JP3369644 B2 JP 3369644B2 JP 17018893 A JP17018893 A JP 17018893A JP 17018893 A JP17018893 A JP 17018893A JP 3369644 B2 JP3369644 B2 JP 3369644B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- crystal display
- molybdenum
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関し、とくに液晶表示装置に使用される電流−電
圧特性を改善した薄膜トランジスタの製造方法に関す
る。
方法に関し、とくに液晶表示装置に使用される電流−電
圧特性を改善した薄膜トランジスタの製造方法に関す
る。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点をもつため、日本語ワードプロ
セッサやパーソナルコンピュータ等のＯＡ機器の表示装
置として多用されており、それと共に、液晶表示装置の
画像表示品位の向上が強く望まれている。とくに、薄膜
トランジスタ（以下、ＴＦＴと略称する。）などの 3端
子素子を表示画素の１つ１つにスイッチとして接続した
アクティブマトリックス型の液晶表示装置は、他の液晶
表示装置に比較して、コントラスト比が高いこと、応答
速度が格段に優れていること、製造に従来の半導体製造
技術が応用できることなどから注目されており、用いら
れるＴＦＴの特性向上に関する研究も活発に行われてい
る。
費電力という大きな利点をもつため、日本語ワードプロ
セッサやパーソナルコンピュータ等のＯＡ機器の表示装
置として多用されており、それと共に、液晶表示装置の
画像表示品位の向上が強く望まれている。とくに、薄膜
トランジスタ（以下、ＴＦＴと略称する。）などの 3端
子素子を表示画素の１つ１つにスイッチとして接続した
アクティブマトリックス型の液晶表示装置は、他の液晶
表示装置に比較して、コントラスト比が高いこと、応答
速度が格段に優れていること、製造に従来の半導体製造
技術が応用できることなどから注目されており、用いら
れるＴＦＴの特性向上に関する研究も活発に行われてい
る。
【０００３】従来の液晶表示装置用ＴＦＴの製造方法に
ついて、図１に断面構造を示す逆スタッガード型ＴＦＴ
を例にとり説明する。ガラスなどからなる絶縁基板１の
上にゲート電極層２を形成し、その上にゲート絶縁層３
を全面に成膜する。さらに半導体層としてアモルファス
シリコン（a-Si）４および低抵抗アモルファスシリコン
(n+ a-Si) 層５を順に積層してパターニングする。その
後、表示電極（図示せず）を ITO（インジウム錫酸化
層）を用いてスパッタリング法により成膜しパターニン
グする。その後、たとえば、モリブデン(Mo)／アルミニ
ウム(Al)／モリブデン(Mo)の 3層構造からなるソース電
極層６、ドレイン電極層７を形成する。ソース・ドレイ
ン電極層をこのような 3層構造とし、第 1層目にモリブ
デン(Mo)を形成するのはアルミニウム(Al)が半導体層へ
拡散するのを防ぐためであり、さらに第 3層目にモリブ
デン(Mo)を形成するのは第 2層目のアルミニウム(Al)に
よるヒロック発生を防ぐためである。最後に必要に応じ
て保護層を成膜してパターニングする。このようにして
液晶表示装置用ＴＦＴを有するＴＦＴアレイ基板が得ら
れる。
ついて、図１に断面構造を示す逆スタッガード型ＴＦＴ
を例にとり説明する。ガラスなどからなる絶縁基板１の
上にゲート電極層２を形成し、その上にゲート絶縁層３
を全面に成膜する。さらに半導体層としてアモルファス
シリコン（a-Si）４および低抵抗アモルファスシリコン
(n+ a-Si) 層５を順に積層してパターニングする。その
後、表示電極（図示せず）を ITO（インジウム錫酸化
層）を用いてスパッタリング法により成膜しパターニン
グする。その後、たとえば、モリブデン(Mo)／アルミニ
ウム(Al)／モリブデン(Mo)の 3層構造からなるソース電
極層６、ドレイン電極層７を形成する。ソース・ドレイ
ン電極層をこのような 3層構造とし、第 1層目にモリブ
デン(Mo)を形成するのはアルミニウム(Al)が半導体層へ
拡散するのを防ぐためであり、さらに第 3層目にモリブ
デン(Mo)を形成するのは第 2層目のアルミニウム(Al)に
よるヒロック発生を防ぐためである。最後に必要に応じ
て保護層を成膜してパターニングする。このようにして
液晶表示装置用ＴＦＴを有するＴＦＴアレイ基板が得ら
れる。
【０００４】なお、このようにして作製したＴＦＴアレ
イ基板に配向層を形成して、表面に遮光層、対向電極お
よび配向層が順に形成された後面ガラス基板を配向層を
対向させ、その間隙に液晶組成物を封入して液晶セルと
し、さらにこのような液晶セルに外部回路を接続してケ
ースに収納して液晶表示装置となる。
イ基板に配向層を形成して、表面に遮光層、対向電極お
よび配向層が順に形成された後面ガラス基板を配向層を
対向させ、その間隙に液晶組成物を封入して液晶セルと
し、さらにこのような液晶セルに外部回路を接続してケ
ースに収納して液晶表示装置となる。
【０００５】
【発明が解決しようとする課題】しかしながら、モリブ
デン(Mo)／アルミニウム(Al)／モリブデン(Mo)の 3層構
造からなるソース・ドレイン電極層は、電極層形成後の
アッシング工程などによる酸化あるいは自然酸化などに
よりモリブデン(Mo)層が酸化されてモリブデン酸化物(M
oOx ) が生成しやすくなる。このモリブデン酸化物(MoO
x ) は水やアルカリ液に対して溶解性がありかつ高い導
電性を持つために、後工程での純水による洗浄工程で溶
出したモリブデン酸化物(MoOx ) ８が乾燥時にＴＦＴの
バックチャネル側表面に再析出することによりＴＦＴは
表面リーク電流が流れやすくなる。その結果、ＴＦＴを
オンーオフするために印加されるゲートパルスのオフ時
にも、ソースまたはドレイン電極に電位差があると電流
が流れオンーオフ制御ができなくなる。いわゆる電流−
電圧特性の低下を引き起こす。その結果、液晶表示装置
の画像ムラなどの画像欠陥が生じるという問題がある。
デン(Mo)／アルミニウム(Al)／モリブデン(Mo)の 3層構
造からなるソース・ドレイン電極層は、電極層形成後の
アッシング工程などによる酸化あるいは自然酸化などに
よりモリブデン(Mo)層が酸化されてモリブデン酸化物(M
oOx ) が生成しやすくなる。このモリブデン酸化物(MoO
x ) は水やアルカリ液に対して溶解性がありかつ高い導
電性を持つために、後工程での純水による洗浄工程で溶
出したモリブデン酸化物(MoOx ) ８が乾燥時にＴＦＴの
バックチャネル側表面に再析出することによりＴＦＴは
表面リーク電流が流れやすくなる。その結果、ＴＦＴを
オンーオフするために印加されるゲートパルスのオフ時
にも、ソースまたはドレイン電極に電位差があると電流
が流れオンーオフ制御ができなくなる。いわゆる電流−
電圧特性の低下を引き起こす。その結果、液晶表示装置
の画像ムラなどの画像欠陥が生じるという問題がある。
【０００６】本発明は、かかる課題に対処してなされた
もので、ＴＦＴ表面のモリブデン酸化物を除去すること
により、電流−電圧特性の低下を引き起こす表面リーク
電流値を下げ、画像ムラを防止することのできる液晶表
示装置用ＴＦＴの製造方法を提供することを目的とす
る。
もので、ＴＦＴ表面のモリブデン酸化物を除去すること
により、電流−電圧特性の低下を引き起こす表面リーク
電流値を下げ、画像ムラを防止することのできる液晶表
示装置用ＴＦＴの製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明の液晶表示装置用
ＴＦＴの製造方法は、絶縁基板上にゲート電極層を形成
する工程と、このゲート電極層上に所定の絶縁層を介し
て半導体層を形成する工程と、この半導体層上に少なく
ともモリブデン(Mo)を含有するソース・ドレイン電極層
を形成する工程と、モリブデン(Mo)から生成したモリブ
デン酸化物を除去する工程とからなることを特徴とす
る。
ＴＦＴの製造方法は、絶縁基板上にゲート電極層を形成
する工程と、このゲート電極層上に所定の絶縁層を介し
て半導体層を形成する工程と、この半導体層上に少なく
ともモリブデン(Mo)を含有するソース・ドレイン電極層
を形成する工程と、モリブデン(Mo)から生成したモリブ
デン酸化物を除去する工程とからなることを特徴とす
る。
【０００８】本発明に係わるソース・ドレイン電極層に
おいて、ソースまたはドレイン電極層を形成する材料は
モリブデン（Ｍｏ）単体層であっても、または他の金属
たとえばアルミニウム（Ａｌ）との積層構造であっても
よい。さらにモリブデン（Ｍｏ）と他の金属との合金で
あっても、その合金層表面からモリブデン酸化物が生成
する場合には本発明に含まれる。本発明に係わるモリブ
デン酸化物を除去する方法は、物理的、機械的、化学的
手段による方法等があるが、本発明においては、微量の
モリブデン酸化物を効率よく除去するために、ヘキサメ
チルシラザンを基板に塗布して加熱させ、これにより発
生したアンモニアとモリブデン酸化物とを反応させるこ
とが好ましい。以下この方法について説明する。
おいて、ソースまたはドレイン電極層を形成する材料は
モリブデン（Ｍｏ）単体層であっても、または他の金属
たとえばアルミニウム（Ａｌ）との積層構造であっても
よい。さらにモリブデン（Ｍｏ）と他の金属との合金で
あっても、その合金層表面からモリブデン酸化物が生成
する場合には本発明に含まれる。本発明に係わるモリブ
デン酸化物を除去する方法は、物理的、機械的、化学的
手段による方法等があるが、本発明においては、微量の
モリブデン酸化物を効率よく除去するために、ヘキサメ
チルシラザンを基板に塗布して加熱させ、これにより発
生したアンモニアとモリブデン酸化物とを反応させるこ
とが好ましい。以下この方法について説明する。
【０００９】モリブデン酸化物（ＭｏＯx）は種々の酸
化状態をとるが、最も安定した酸化物はＭｏＯ３であ
る。このＭｏＯ3は、たとえばアンモニア（ＮＨ3）と反
応して（ＮＨ4）2Ｍｏ3Ｏ10となり除去される。したが
って、たとえば、ヘキサメチルジシラザン（ＨＭＤＳ）
を基板に塗布して加熱すると基板表面の水酸基（ＯＨ）
とトリメチルシリル化反応を起こしアンモニア（Ｎ
Ｈ3）を発生させるので、モリブデン酸化物（ＭｏＯ
ｘ）を除去することができる。このように、モリブデン
酸化物と反応して（ＮＨ 4 ） 2 Ｍｏ 3 Ｏ 10 を形成する試
薬、またはこのような試薬を発生させる試薬を用いて処
理することが好ましい。上述のヘキサメチルジシラザン
（ＨＭＤＳ）を用いた場合の模式図を図２に示す。
化状態をとるが、最も安定した酸化物はＭｏＯ３であ
る。このＭｏＯ3は、たとえばアンモニア（ＮＨ3）と反
応して（ＮＨ4）2Ｍｏ3Ｏ10となり除去される。したが
って、たとえば、ヘキサメチルジシラザン（ＨＭＤＳ）
を基板に塗布して加熱すると基板表面の水酸基（ＯＨ）
とトリメチルシリル化反応を起こしアンモニア（Ｎ
Ｈ3）を発生させるので、モリブデン酸化物（ＭｏＯ
ｘ）を除去することができる。このように、モリブデン
酸化物と反応して（ＮＨ 4 ） 2 Ｍｏ 3 Ｏ 10 を形成する試
薬、またはこのような試薬を発生させる試薬を用いて処
理することが好ましい。上述のヘキサメチルジシラザン
（ＨＭＤＳ）を用いた場合の模式図を図２に示す。
【００１０】本発明に係わる絶縁基板上にゲート電極層
を形成する工程と、このゲート電極層上に所定の絶縁層
を介して半導体層を形成する工程は、公知の方法が使用
できとくに制限がない。たとえば、使用材料としては、
ゲート電極層としてモリブデン・タンタル合金(MoTa)な
どを、ゲート絶縁層として SiOx 層や SiNx 層などを、
半導体層として、単結晶シリコン、多結晶シリコン、ア
モルファスシリコンなどを、半導体層とソース電極など
のオーミックコンタクト層として低抵抗アモルファスシ
リコン層などを使用することができる。さらに、ゲート
絶縁層や半導体層を形成する方法は、液晶表示装置用Ｔ
ＦＴに使用されているプラズマＣＶＤ法、スパッタリン
グ法やホトリソグラフィ法などの公知の方法を使用する
ことができる。
を形成する工程と、このゲート電極層上に所定の絶縁層
を介して半導体層を形成する工程は、公知の方法が使用
できとくに制限がない。たとえば、使用材料としては、
ゲート電極層としてモリブデン・タンタル合金(MoTa)な
どを、ゲート絶縁層として SiOx 層や SiNx 層などを、
半導体層として、単結晶シリコン、多結晶シリコン、ア
モルファスシリコンなどを、半導体層とソース電極など
のオーミックコンタクト層として低抵抗アモルファスシ
リコン層などを使用することができる。さらに、ゲート
絶縁層や半導体層を形成する方法は、液晶表示装置用Ｔ
ＦＴに使用されているプラズマＣＶＤ法、スパッタリン
グ法やホトリソグラフィ法などの公知の方法を使用する
ことができる。
【００１１】本発明の液晶表示装置用ＴＦＴの製造方法
は、図１に示す構造以外に半導体層４の上にさらに絶縁
層を介して半導体層５を積層する構造のＴＦＴの製造方
法にも適用できる。
は、図１に示す構造以外に半導体層４の上にさらに絶縁
層を介して半導体層５を積層する構造のＴＦＴの製造方
法にも適用できる。
【００１２】
【作用】モリブデン(Mo)を含有するソース・ドレイン電
極層より生成するモリブデン酸化物(MoOx ) を除去する
と、後工程で純水による洗浄工程などをおこなってもＴ
ＦＴのバックチャネル側表面への再析出物がなくなる。
その結果、液晶表示装置用ＴＦＴの表面リーク電流を防
止することができる。
極層より生成するモリブデン酸化物(MoOx ) を除去する
と、後工程で純水による洗浄工程などをおこなってもＴ
ＦＴのバックチャネル側表面への再析出物がなくなる。
その結果、液晶表示装置用ＴＦＴの表面リーク電流を防
止することができる。
【００１３】
【実施例】以下、本発明の液晶表示装置用ＴＦＴを逆ス
タッガード型ＴＦＴを例にとり詳細に説明する。 実施例１ ガラス基板上に3500オングストロームの膜厚を有するモ
リブデン・タンタル合金(MoTa)からなるゲート電極層を
スパッタリング法により形成した後、 SiOx からなるゲ
ート絶縁層をプラズマＣＶＤ法により形成した。さらに
連続して、アモルファスシリコン（a-Si）および低抵抗
アモルファスシリコン（ n+ a-Si）層からなる半導体層
をプラズマＣＶＤ法により連続形成してパターニングし
た。 ITO（インジウム錫酸化層）を用いて表示画素電極
を形成後、モリブデン(Mo)層、アルミニウム(Al)層およ
びモリブデン(Mo)層を順にそれぞれ1000オングストロー
ム、4000オングストロームおよび1000オングストローム
の厚さにスパッタリング法により積層成膜した後パター
ニングしてソース・ドレイン電極を形成した。その後、
ヘキサメチルジシラザン(HMDS)を基板表面に塗布して 1
00℃ 3分間加熱した。このときのソース・ドレイン電極
表面をＸＰＳを用いて分析した。その測定結果を表１に
示す。最後に SiNx 層からなる保護層をプラズマＣＶＤ
法により形成して液晶表示装置用ＴＦＴを得た。
タッガード型ＴＦＴを例にとり詳細に説明する。 実施例１ ガラス基板上に3500オングストロームの膜厚を有するモ
リブデン・タンタル合金(MoTa)からなるゲート電極層を
スパッタリング法により形成した後、 SiOx からなるゲ
ート絶縁層をプラズマＣＶＤ法により形成した。さらに
連続して、アモルファスシリコン（a-Si）および低抵抗
アモルファスシリコン（ n+ a-Si）層からなる半導体層
をプラズマＣＶＤ法により連続形成してパターニングし
た。 ITO（インジウム錫酸化層）を用いて表示画素電極
を形成後、モリブデン(Mo)層、アルミニウム(Al)層およ
びモリブデン(Mo)層を順にそれぞれ1000オングストロー
ム、4000オングストロームおよび1000オングストローム
の厚さにスパッタリング法により積層成膜した後パター
ニングしてソース・ドレイン電極を形成した。その後、
ヘキサメチルジシラザン(HMDS)を基板表面に塗布して 1
00℃ 3分間加熱した。このときのソース・ドレイン電極
表面をＸＰＳを用いて分析した。その測定結果を表１に
示す。最後に SiNx 層からなる保護層をプラズマＣＶＤ
法により形成して液晶表示装置用ＴＦＴを得た。
【００１４】得られた液晶表示装置用ＴＦＴの電流−電
圧特性を測定した。測定結果を図３に示す。
圧特性を測定した。測定結果を図３に示す。
【００１５】比較例１
モリブデン(Mo)層、アルミニウム(Al)層およびモリブデ
ン(Mo)層からなるソース・ドレイン電極を形成後、ヘキ
サメチルジシラザン(HMDS)による処理をしない以外は、
実施例１と同一の材料および方法で液晶表示装置用ＴＦ
Ｔを得た。ソース・ドレイン電極を形成後のソース・ド
レイン電極表面をＸＰＳを用いて分析した。その測定結
果を表１に示す。また、得られた液晶表示装置用ＴＦＴ
の電流−電圧特性を測定した。測定結果を図３に示す。
ン(Mo)層からなるソース・ドレイン電極を形成後、ヘキ
サメチルジシラザン(HMDS)による処理をしない以外は、
実施例１と同一の材料および方法で液晶表示装置用ＴＦ
Ｔを得た。ソース・ドレイン電極を形成後のソース・ド
レイン電極表面をＸＰＳを用いて分析した。その測定結
果を表１に示す。また、得られた液晶表示装置用ＴＦＴ
の電流−電圧特性を測定した。測定結果を図３に示す。
【００１６】
【表１】
表１より明らかなように実施例１で得られたＴＦＴは、
比較例１に較べてモリブデン酸化物(MoOx ) の残存量が
極めて少なくなっている。また、図３より、実施例１で
得られたＴＦＴは、比較例１に較べてゲートパルスオフ
時の電流値が小さいことが分かる。
比較例１に較べてモリブデン酸化物(MoOx ) の残存量が
極めて少なくなっている。また、図３より、実施例１で
得られたＴＦＴは、比較例１に較べてゲートパルスオフ
時の電流値が小さいことが分かる。
【００１７】
【発明の効果】本発明の液晶表示装置用ＴＦＴの製造方
法は、半導体層上に少なくともモリブデン(Mo)を含有す
るソース・ドレイン電極層を形成する工程の後にモリブ
デン(Mo)から生成したモリブデン酸化物を除去する工程
を有するので、バックチャネル側に導電性物質が付着す
るのを防ぐことができる。その結果、本発明の製造方法
によって得られるＴＦＴを用いた液晶表示装置は画像ム
ラを起こさず、画像表示品位に優れる。また、ＴＦＴに
基づく不良が減少するので、液晶表示装置の製造歩留ま
りも向上する。
法は、半導体層上に少なくともモリブデン(Mo)を含有す
るソース・ドレイン電極層を形成する工程の後にモリブ
デン(Mo)から生成したモリブデン酸化物を除去する工程
を有するので、バックチャネル側に導電性物質が付着す
るのを防ぐことができる。その結果、本発明の製造方法
によって得られるＴＦＴを用いた液晶表示装置は画像ム
ラを起こさず、画像表示品位に優れる。また、ＴＦＴに
基づく不良が減少するので、液晶表示装置の製造歩留ま
りも向上する。
【図１】液晶表示装置用ＴＦＴの断面構造を示す図であ
る。
る。
【図２】モリブデン酸化物を HMDS を用いて除去する場
合の模式図である。
合の模式図である。
【図３】液晶表示装置用ＴＦＴの電流−電圧特性を示す
図である。
図である。
１………基板、２………ゲート電極層、３………ゲート
絶縁層、４………アモルファスシリコン（a-Si）層、５
………低抵抗アモルファスシリコン(n+ a-Si)層、６…
……ソース電極層、７………ドレイン電極層、８………
モリブデン酸化物(MoOx ) 。
絶縁層、４………アモルファスシリコン（a-Si）層、５
………低抵抗アモルファスシリコン(n+ a-Si)層、６…
……ソース電極層、７………ドレイン電極層、８………
モリブデン酸化物(MoOx ) 。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
H01L 21/28
G02F 1/1368
Claims (5)
- 【請求項１】 絶縁基板上にゲート電極層を形成する工
程と、前記ゲート電極層上に所定の絶縁層を介して半導
体層を形成する工程と、前記半導体層上にモリブデン
（Ｍｏ）単体層もしくはモリブデン（Ｍｏ）合金層また
はこれらの少なくとも一方と他の金属との積層構造から
なるソース・ドレイン電極層を形成する工程と、前記モ
リブデン（Ｍｏ）から生成したモリブデン酸化物を除去
する工程とからなる液晶表示装置用薄膜トランジスタの
製造方法。 - 【請求項２】 前記ソース・ドレイン電極層は、モリブ
デン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造を含
むことを特徴とする請求項１記載の液晶表示装置用薄膜
トランジスタの製造方法。 - 【請求項３】 前記ソース・ドレイン電極層は、モリブ
デン（Ｍｏ）、アルミニウム（Ａｌ）及びモリブデン
（Ｍｏ）の積層構造であることを特徴とする請求項２記
載の液晶表示装置用薄膜トランジスタの製造方法。 - 【請求項４】 前記モリブデン酸化物の除去工程に引き
続いて保護層を形成することを特徴とする請求項１記載
の液晶表示装置用薄膜トランジスタの製造方法。 - 【請求項５】 前記モリブデン酸化物の除去工程が、ヘ
キサメチルシラザンを前記基板に塗布して加熱させ、こ
れにより発生したアンモニアと前記モリブデン酸化物と
を反応させることにより行われることを特徴とする請求
項１記載の液晶表示装置用薄膜トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17018893A JP3369644B2 (ja) | 1993-07-09 | 1993-07-09 | 液晶表示装置用薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17018893A JP3369644B2 (ja) | 1993-07-09 | 1993-07-09 | 液晶表示装置用薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730119A JPH0730119A (ja) | 1995-01-31 |
| JP3369644B2 true JP3369644B2 (ja) | 2003-01-20 |
Family
ID=15900319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17018893A Expired - Fee Related JP3369644B2 (ja) | 1993-07-09 | 1993-07-09 | 液晶表示装置用薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3369644B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007206134A (ja) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | アクティブマトリクス型表示装置の製造方法 |
| EP2657960A1 (en) * | 2010-12-22 | 2013-10-30 | Mitsubishi Chemical Corporation | Field-effect transistor, process for producing the same, and electronic device including the same |
| JP7187750B2 (ja) * | 2018-09-27 | 2022-12-13 | 久幸 末松 | 放射性同位元素Ｍｏ－９９の製造方法とターゲット材料 |
-
1993
- 1993-07-09 JP JP17018893A patent/JP3369644B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0730119A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3202362B2 (ja) | 半導体装置の作製方法 | |
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| EP0136509B1 (en) | Active matrix type display apparatus | |
| JP2001007342A (ja) | 半導体装置およびその作製方法 | |
| JPH05190568A (ja) | 絶縁ゲート薄膜トランジスタの製造方法 | |
| JPH1048670A (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
| US20020182833A1 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| JP2001235765A (ja) | 液晶表示装置 | |
| JPH1090655A (ja) | 表示装置 | |
| JP3369644B2 (ja) | 液晶表示装置用薄膜トランジスタの製造方法 | |
| US20040051101A1 (en) | Thin film transistor device, method of manufacturing the same, and thin film transistor substrate and display having the same | |
| JPH0689905A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JP3388820B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JP2000200763A (ja) | 半導体装置及びその作製方法 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| JP2506067B2 (ja) | 透過型液晶表示装置 | |
| JP2003297750A (ja) | 半導体装置およびその作製方法 | |
| JP3433192B2 (ja) | 半導体装置の製造方法及び表示装置 | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP2001007110A (ja) | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| JPH0784285A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021029 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |