JPH05335424A - 絶縁層を介した上部電極と下部電極の導通方法及びその構造 - Google Patents

Abstract

(57)【要約】 【目的】 上部電極が絶縁層からなるコンタクトホール
を介して導通している下部電極との効率的な導通方法及
びその構造の提供。 【構成】 下部電極上に、絶縁層を被覆し、この絶縁層
にコンタクトホールを形成し、前記コンタクトホール内
部及び前記絶縁層上面に、焼成後に導電性を有する材料
を設け、これを焼成することにより、コンタクトホール
内の導通材及び上部電極を一体形成することを特徴とす
る。 【効果】 上部電極と下部電極とのコンタクトを効率的
に行なうことができ、かつ、製造工程の簡略化を図るこ
とが可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体の製造プロセス
等における、絶縁層を介した上部電極と下部電極の導通
方法及びその構造に関する。

【０００２】

【従来の技術】図６は、薄膜トランジスタ（以下ＴＦＴ
と略称する。）を備えアクティブマトリックス液晶基板
の一構成例を示す略断面図である。この液晶基板は、基
板１上にゲート電極２及び画素電極３が設けられ、更
に、これを覆うゲート絶縁膜４と、この上面に設けられ
たａ−Ｓｉ膜５ａからなる能動層５及びｎ⁺層６とから
なる半導体層７が形成されている。また、この半導体層
７上には、抵抗の小さい金属材料でゲート電極９ａ及び
ドレイン電極９ｂが設けられている。

【０００３】更に、前記ゲート絶縁膜４には、コンタク
トホール８が設けられており、そして、このコンタクト
ホール８には導通材８Ｂが充填されて、前記ドレイン電
極９ｂと、前記画素電極３が接続された構成になってい
る。

【０００４】そして、上記構成からなる液晶基板を製造
するには、例えば、最初に図５（ａ）に示すように、低
融点ガラス等の絶縁体からなる基板１上に、Ｐ（リン）
やＢ（ホウ素）をドープした多結晶シリコンあるいはＣ
ｒ、Ｍｏ、Ｔｉ等の低抵抗金属からなるゲート電極２を
形成する。

【０００５】次に、この上に図５（ｂ）に示すように、
インジウム、スズ酸化物からなる透明導電膜（以下、Ｉ
ＴＯ膜と略称する）３ａを形成する。この後、このＩＴ
Ｏ膜３ａをフォトリソグラフィー技術を用いて、図５
（ｃ）に示す形状に成形して画素電極３（下部電極）を
形成する。この際、エッチャントには、通常塩酸硝酸混
合系のものが用いられる。

【０００６】そして、この上に、図５（ｄ）に示すよう
にゲート絶縁膜４を形成する。このゲート絶縁膜４は、
ゲート電極２上にＳｉＯ₂（酸化珪素）、Ｓｉ₃Ｎ₄（窒
化珪素）等を被膜することにより形成する。

【０００７】次に、このゲート絶縁膜４の上には、ＴＦ
Ｔの能動層５になるａ−Ｓｉ膜５ａと、ｎ⁺層６になる
ｎ⁺ａ−Ｓｉ膜６ａとを形成する。そして、この表面に
レジストを塗布し、これを感光・現像した後、前記ａ−
Ｓｉ膜５ａとｎ⁺ａ−Ｓｉ膜６ａをエッチング処理し
て、図５（ｆ）に示すように、能動層５とｎ⁺層６から
なる半導体層７を形成する。

【０００８】この後、前記画素電極３上部のゲート絶縁
膜４に、図５（ｆ）に示すような、２０μm角程度の大
きさで、深さ、約数千Å程度のコンタクトホール８を形
成する。そして、このコンタクトホール８の内部にＡｌ
等からなる導通材８Ｂを充填するために、図５（ｇ）に
示すように、スパッタ等で導通材８Ｂを成膜した後、エ
ッチング処理により不要部分を除去して図５（ｈ）に示
すような形状とする。

【０００９】次に、図５（ｉ）に示すようにこれらの上
に、Ａｌ（アルミニウム）やＣｒ（クロム）のような抵
抗値の小さい金属材料からなる導電体膜９を被膜する。
そして、この導電体膜９をフォトリソグラフィー技術を
用いて、パターニングしてソース電極９ａ、ドレイン電
極９ｂ（上部電極）を形成する。よって、このドレイン
電極９ｂは、前記コンタクトホール８内部に充填された
コンタクト材料８Ｂを介して、前記画素電極３に接続さ
れた構造となっている。

【００１０】

【発明が解決しようとする課題】従って、上述したよう
に、前記従来の液晶基板の製造方法においては、ドレイ
ン電極９ｂと画素電極３とがコンタクトをとる手段とし
て、画素電極３上のゲート絶縁膜４にコンタクトホール
８を形成し、このコンタクトホール８内部にＡｌ等から
なる導通材８Ｂを充填すべく、前記導通材８Ｂをスパッ
タ法等により成膜後、この導通材８Ｂをエッチング処理
により不要部分を除去して、パターニングを行なった
後、この上にソース電極９ａびドレイン電極９ｂを形成
したものである。

【００１１】しかしながら、前記コンタクトホール８内
部にＡｌ等からなる導通材８Ｂをスパッタ法によって、
緻密に確実に充填させるためには、コンタクトホール８
の深さ及び幅等の形状に、次に示すような限界がある。
例えば、図８に示すように、コンタクトホールの深さを
ａ、幅をｂとした時に、このアスペクト比（ａ／ｂ）
が、ａ／ｂ＞１であると、スパッタ法によってこのコン
タクトホール８内に導通材８Ｂを緻密に空隙なく充填さ
せるのは難しく、かつ時間がかかる。

【００１２】よって、前記従来の液晶基板の絶縁層中に
設けられたコンタクトホール内部に充填された導通材８
Ｂには、空隙が生じ易いために、ドレイン電極９ｂと画
素電極３とのコンタクト機能に欠陥を生じる恐れがあっ
た。特に、前記コンタクトホール８の深さが、深い場合
には、上記のようにコンタクトホール８内に、導通材８
Ｂを、スパッタ法等において緻密に、確実に充填させる
ことが困難であって、ドレイン電極９ｂと画素電極３と
のコンタクト不良が、生じ易いといった問題を有してい
た。

【００１３】そしてさらに、上述したように、ドレイン
電極９ｂ（上部電極）と画素電極３（下部電極）とのコ
ンタクト手段を形成するための前記従来の製造工程は、
ゲート絶縁層４の画素電極３上にコンタクトホール８を
形成し、その後この上に導通材８Ｂを成膜し、これを図
５（ｇ）と図５（ｈ）に示すように、パターニングする
工程を必要とするなど、複雑な製造工程を必要とするた
めに、生産効率が良好でなく、その歩留まりの悪さが問
題とされていた。

【００１４】よって、本願発明は上記課題を鑑みてなさ
れたもので、上部電極が絶縁層からなるコンタクトホー
ルを介して導通している下部電極と良好なコンタクトを
とることができ、かつ、その製造工程の簡略化を図るこ
とを可能にした導通方法及びその構造を提供することを
目的とするものである。

【００１５】

【課題を解決するための手段】請求項１に記載の絶縁層
を介した上部電極と下部電極の導通方法は、上記課題を
解決するために、下部電極上に、絶縁層を被覆し、この
絶縁層にコンタクトホールを形成し、前記コンタクトホ
ール内部及び前記絶縁層上面に、焼成後に導電性を有す
る材料を設け、これを焼成することにより、コンタクト
ホール内の導通材及び上部電極を一体形成することを特
徴とするものである。

【００１６】請求項２に記載の絶縁層を介した上部電極
と下部電極の導通方法は、上記課題を解決するために、
請求項１に記載のコンタクトホール内部及び絶縁層上面
に設ける、焼成後に導電性を有する材料を、浸積法、ス
ピンコート法、スプレー法等の塗布手段によって形成す
ることを特徴とするものである。

【００１７】請求項３に記載の絶縁層を介した上部電極
と下部電極の導通方法は、上記課題を解決するために、
下部電極上に、絶縁層を被覆し、この絶縁層にコンタク
トホールを形成した後、前記コンタクトホール内部に、
焼成後に導電性を有する材料を充填し、これを焼成し導
通材を形成した後、この導通材の上部及び前記絶縁層上
面に導電性材料を積層することにより上部電極を形成す
ることを特徴とするものである。

【００１８】請求項４に記載の絶縁層を介した上部電極
と下部電極の導通方法は、上記課題を解決するために、
請求項３に記載のコンタクトホール内部に設ける、焼成
後に導電性を有する材料を、浸積法、スピンコート法、
スプレー法等の塗布手段によって形成することを特徴と
するものである。

【００１９】請求項５に記載の絶縁層を介した上部電極
と下部電極の導通機構は、上記課題を解決するために、
下部電極上に積層されたコンタクトホールを有する絶縁
層の前記コンタクトホール内部及び、前記絶縁層上面
に、焼成によりに導電性が付与される導通材及び上部電
極が設けられてなることを特徴とするものである。

【００２０】請求項６に記載の絶縁層を介した上部電極
と下部電極の導通機構は、上記課題を解決するために、
下部電極上に積層されたコンタクトホールを有する絶縁
層の前記コンタクトホール内部に、焼成により導電性が
付与される導通材が充填され、この導通材の上部及び前
記絶縁層上面に導電性材料が積層されてなることを特徴
とするものである。

【００２１】

【作用】本発明の絶縁層を介した上部電極と下部電極の
導通方法は、下部電極上面に被覆した絶縁層にコンタク
トホールを形成した後、コンタクトホール内と前記絶縁
層の上面に、焼成後に導電性を有する材料を設け、これ
らを焼成することによりコンタクトホール内の導通材及
び上部電極を一体形成するものである。

【００２２】よって、本発明方法では、前記コンタクト
ホール内の導通材と上部電極が一体形成されていること
により、前記上部電極は、前記コンタクトホールを介し
て導通している下部電極と良好なコンタクトをとること
ができる。そしてさらに、前記コンタクトホール内の導
通材と前記上部電極は一体形成されることにより、製造
工程の簡略化を図るとともに、前記導通材と上部電極と
の境における空隙等による、導通不良を回避することが
できる。

【００２３】また、本発明方法では、前記コンタクトホ
ール内に設けられた導通材を浸積法やスピンコート法、
スプレー法、印刷法などの塗布手段により形成すること
により、緻密に、空隙なく形成することができ、前記コ
ンタクトホール内部の導通材は、上部電極と下部電極と
のコンタクトを良好に、そして確実に行なうことができ
る。

【００２４】さらに、上部電極とコンタクトホール内部
の導通材を一体形成せず、絶縁層形成されたコンタクト
ホール内に、焼成後に導電性を有する材料を、上述した
ような塗布手段により充填した後、これを焼成すること
で導通材を形成し、この後前記導通材上部及び絶縁層上
に導電性材料を積層することにより上部電極を形成して
も、前記コンタクトホール内に充填された導通材は、緻
密に、かつ確実形成され、前記上部電極と下部電極との
コンタクトは良好、かつ確実に行なうことができる。

【００２５】

【実施例】以下に、本発明の絶縁層を介する上部電極と
下部電極の導通方法及び導通構造の実施例について、図
面を参照しつつ説明する。 （実施例１）図１（ｇ）は、本発明を実施した液晶基板
の一実施例を示す略断面図である。この液晶基板は、基
板１上に形成されたゲート電極２及び画素電極３と、こ
れを覆うコンタクトホール８を有するゲート絶縁膜４
と、この上面に設けられたａ−Ｓｉ膜からなる能動層５
及びｎ⁺層６とからなる半導体層７と、前記コンタクト
ホール８の内部及び、前記ゲート絶縁層４上面に一体形
成された導通材９Ａ及び上部電極９から構成される。な
お、前記上部電極９は、パターニングされてソース電極
９ａとドレイン電極９ｂとから構成されている。

【００２６】よって、上記構成からなる液晶基板を製造
するには、最初に図１（ａ）に示すように、低融点ガラ
ス等の絶縁体からなる基板１上に、Ｐ（リン）やＢ（ホ
ウ素）をドープした多結晶シリコンあるいはＣｒ、Ｍ
ｏ、Ｔｉ等の低抵抗金属からなる厚さ１０００Å程度の
ゲート電極２をスパッタ法等により成膜する。

【００２７】次に、この上に図１（ｂ）に示すように、
インジウム、スズ酸化物からなる透明導電膜（以下、Ｉ
ＴＯ膜と略称する）３ａを１０００Å〜２０００Å程度
の厚さに形成する。この後、ＩＴＯ膜３ａをフォトリソ
グラフィー技術を用いて図１（ｃ）に示す形状にパター
ニングして画素電極３（下部電極）を形成する。この
際、エッチャントには、通常塩酸硝酸混合系のものが用
いられる。

【００２８】そして、この上に、図１（ｄ）に示すよう
に厚さ１５００Å〜２０００Å程度のゲート絶縁膜４を
成膜する。このゲート絶縁膜４は、前記ゲート電極２を
酸化することにより、あるいはゲート電極４上にＳｉＯ
₂（酸化珪素）、Ｓｉ₃Ｎ₄（窒化珪素）等をプラズマエ
ンハンストＣＶＤ（化学気相析出）法（以下ＰＥＣＶＤ
法と省略する）などによって形成される。

【００２９】次に、このゲート絶縁膜４の上には、図１
（ｅ）に示すように、ＴＦＴの能動層５になるａ−Ｓｉ
膜５ａと、ｎ⁺層６になるｎ⁺ａ−Ｓｉ膜６ａとからなる
半導体層７を形成する。前記能動層５は、ＰＥＣＶＤ法
などにより、ａ−Ｓｉ膜を１０００Å〜２０００Å程度
の膜厚に形成したものであり、ｎ⁺層６は、Ｐ（リン）
をドーピングしたｎ⁺ａ−Ｓｉ：Ｈ膜を、ＰＥＣＶＤ法
等により、膜厚１００Å〜５００Å程度に形成したもの
である。

【００３０】この後、前記画素電極３上部のゲート絶縁
膜４に、図１（ｆ）に示すような、コンタクトホール８
を形成する。そして、図１（ｇ）に示すように、このコ
ンタクトホール８内部及び、前記ゲート絶縁膜４上面
に、焼成後に導電性を有する材料を、浸積法又は、スピ
ンコート法又は、スプレー法又は、印刷法等による塗布
手段により設け、これを焼成温度約５００℃程度で焼成
することにより導通材９Ａ及び上部電極９を形成する。
前記上部電極９は、パターニング処理された膜厚２００
０Å程度のソース電極９ａ及びドレイン電極９ｂから構
成されている。従って、前記ドレイン電極９ｂは、この
ドレイン電極９ｂと一体化されコンタクトホール８内に
充填された前記導通材９Ａを介して、前記画素電極３に
接続された構造となっている。

【００３１】（実施例２）図２（ｉ）は、本発明を実施
した液晶基板の一構成例を示す略断面図である。この液
晶基板は、基板１上に形成されたゲート電極２及び画素
電極３（下部電極）と、これを覆い、そしてコンタクト
ホール８を有するゲート絶縁膜４と、この上面に設けら
れたａ−Ｓｉ膜５ａからなる能動層５及び、ｎ⁺層６と
からなる半導体層７と、焼成後に導電性を有する導通材
８Ａが充填された前記コンタクトホール８と、これらの
上に形成されたＡｌやＣｒ等の低抵抗金属からなるソー
ス電極９ａ及びドレイン電極９ｂ（上部電極）により構
成されている。

【００３２】よって、上記構成からなる液晶基板を製造
するには、最初に図２（ａ）に示すように、低融点ガラ
ス等の絶縁体からなる基板１上に、Ｐ（リン）やＢ（ホ
ウ素）をドープした多結晶シリコンあるいはＣｒ、Ｍ
ｏ、Ｔｉ等の低抵抗金属からなる膜厚１０００Å程度の
ゲート電極２を形成する。

【００３３】次に、この上に図２（ｂ）に示すように、
インジウム、スズ酸化物からなる膜厚１０００Å〜２０
００Å程度のＩＴＯ膜３ａを形成する。この後、このＩ
ＴＯ膜３ａをフォトリソグラフィー技術を用いて図２
（ｃ）に示す形状に成形して画素電極３（下部電極）を
形成する。この際、エッチャントには、通常塩酸硝酸混
合系のものが用いられる。

【００３４】そして、この上に、図２（ｄ）に示すよう
に膜厚１５００Å〜２０００Å程度のゲート絶縁膜４を
形成する。このゲート絶縁膜４は、ゲート電極２を酸化
することにより、あるいはゲート電極２上にＳｉＯ
₂（酸化珪素）、Ｓｉ₃Ｎ₄（窒化珪素）等をＰＥＣＶＤ
法などにより成膜することにより形成する。

【００３５】次に、図２（ｅ）に示すように、前記ゲー
ト絶縁膜４の上にはＴＦＴの能動層５になるａ−Ｓｉ膜
５ａと、ｎ⁺層６になるｎ⁺ａ−Ｓｉ膜６ａからなる半導
体層７を形成する。前記能動層５は、ＰＥＣＶＤ法など
により、ａ−Ｓｉ：Ｈ膜を１０００Å〜２０００Å程度
の膜厚に形成されたものであり、ｎ⁺層６は、Ｐをドー
ピングしたｎ⁺ａ−Ｓｉ：ＨをＰＥＣＶＤ法などによっ
て膜厚１００Å〜２００Å程度に形成されたものであ
る。

【００３６】そして、前記半導体層７は、図２（ｆ）に
示すようにパターニングするとともに、前記前記画素電
極３上部のゲート絶縁膜４に、コンタクトホール８を形
成する。続いて、図２（ｇ）に示すように、このコンタ
クトホール８内部に、焼成後に導電性を有する材料を、
浸積法又は、スピンコート法又は、スプレー法又は、印
刷法等により塗布形成し、これを焼成した後、図２
（ｈ）に示すように、パターニング処理することによっ
て導通材８Ａを形成する。

【００３７】さらに、その後、これらの上に、スパッタ
法等によって、ＡｌとＣｒを順次積層した積層膜を、図
２（ｉ）に示すようにパターニング処理することにより
ソース電極９ａ及びドレイン電極９ｂを形成する。な
お、前記Ａｌ層、Ｃｒ層の各々の厚さは、Ａｌ／Ｃｒ＝
２０００／１０００から４０００／１０００Åの範囲に
設定されている。従って、前記ドレイン電極９ｂは、前
記コンタクトホール内の導通材８Ａを介して、前記画素
電極３に接続された構造となっている。

【００３８】（実施例３）図３（ｉ）は、本発明を実施
した液晶基板の一構成例を示す略断面図である。この液
晶基板は、基板１上に形成されたゲート電極２と、これ
を覆うゲート絶縁膜４と、この上面に設けられたａ−Ｓ
ｉ膜５ａからなる能動層５及び、ｎ⁺層６とからなる半
導体層７と、この半導体層７上に設けられたソース電極
９ａ及びドレイン電極９ｂ（下部電極）と、この上に設
けられた絶縁材料からなる上部絶縁層１０と、前記上部
絶縁層１０の前記ドレイン電極９ｂと導通するように形
成されたコンタクトホール８内部の導通材１１ａとこの
導通材１１ａと一体形成された上部電極１１により構成
されている。

【００３９】よって、上記構成からなる液晶基板を製造
するには、最初に図３（ａ）に示すように、低融点ガラ
ス等の絶縁体からなる基板１上に、Ｐ（リン）やＢ（ホ
ウ素）をドープした多結晶シリコンあるいはＣｒ、Ｍ
ｏ、Ｔｉ等の低抵抗金属からなる膜厚１０００Å程度の
ゲート電極２を形成する。

【００４０】次に、この上に、図３（ｂ）に示すように
膜厚１５００Å〜２０００Å程度のゲート絶縁膜４を形
成する。このゲート絶縁膜４は、ゲート電極２を酸化す
ることにより、あるいはゲート電極２上にＳｉＯ₂（酸
化珪素）、Ｓｉ₃Ｎ₄（窒化珪素）等をＰＥＣＶＤ法等に
より成膜する。

【００４１】そして、このゲート絶縁層３の上には、図
３（ｄ）に示すように、ＴＦＴの能動層５になるａ−Ｓ
ｉ膜５ａとｎ⁺層６とからなる半導体層７を形成する。
前記能動層５は、図３（ｃ）に示すように、ＰＥＣＶＤ
法等によってａ−Ｓｉ：Ｈ膜を１０００Å〜２０００Å
程度の膜厚に成膜したものであり、前記ｎ⁺層６は、Ｐ
をドーピングしたｎ⁺ａ−Ｓｉ：Ｈ膜をＰＥＣＶＤ法等
によって、膜厚１００Å〜５００Å程度に成膜したもの
である。

【００４２】さらに、前記半導体層７上には、図３
（ｅ）に示すようにソース電極９ａ及びドレイン電極９
ｂを形成する。前記ソース電極９ａ及びドレイン電極９
ｂは、スパッタ法等によって、ＡｌとＣｒを順次形成し
た積層膜をパターニングしたものであって、Ａｌ層、Ｃ
ｒ層の各々の厚さは、Ａｌ／Ｃｒ＝２０００／１０００
から４０００／１０００Å程度の範囲に設定されてい
る。

【００４３】そしてさらに、この上に、図３（ｆ）に示
すように、ＳｉＯ₂（酸化珪素）、Ｓｉ₃Ｎ₄（窒化珪
素）等をＰＥＣＶＤ法等により形成した上部絶縁層１０
を形成する。そして、前記上部絶縁層１０には、図３
（ｇ）に示すように、前記ドレイン電極９ｂに導通する
コンタクトホール８を形成する。その後、このコンタク
トホール８内部及び前記上部絶縁層１０上面に、焼成後
導電性を有する材料１１Ａを浸積法又は、スピンコート
法、又はスプレー法、又は印刷法等の塗布手段により形
成した後、焼成することによりコンタクトホール内部の
導通材料１１ａ及び上部電極１１を一体形成する。な
お、前記上部電極１１は、図３（ｉ）に示すような形状
にパターニング処理されて前記コンタクトホール内の導
通材１１ａを介して前記ドレイン電極９ｂと導通してい
る。

【００４４】（実施例４）図４（ｋ）は、本発明を実施
した液晶基板の一構成例を示す略断面図である。この液
晶基板は、基板１上に形成されたゲート電極２及び画素
電極１１（上部電極）と、これを覆うゲート絶縁膜４
と、この上面に設けられたａ−Ｓｉ膜５ａからなる能動
層５及びｎ⁺層６とからなる半導体層７と、この半導体
層７上に設けられたソース電極９ａ及びドレイン電極９
ｂ（下部電極）と、この上に設けられた上部絶縁層１０
と、この上部絶縁層１０に設けられたコンタクトホール
８の内部に設けられた、焼成後に導電性を有する導通材
８Ｃと、この導通材８Ｃ及び前記上部絶縁層１０上面に
設けられたＡｌやＣｒ等の低抵抗金属による画素電極１
３（上部電極）より構成されている。

【００４５】よって、上記構成からなる液晶基板を製造
するには、最初に図４（ａ）に示すように、低融点ガラ
ス等の絶縁体からなる基板１上に、Ｐ（リン）やＢ（ホ
ウ素）をドープした多結晶シリコンあるいはＣｒ、Ｍ
ｏ、Ｔｉ等の低抵抗金属からなる膜厚１０００Å程度の
ゲート電極２を形成する。

【００４６】次に、この上に、図４（ｂ）に示すよう
に、厚さ１５００Å〜２０００Å程度のゲート絶縁膜４
を形成する。このゲート絶縁膜４は、ゲート電極２を酸
化することにより、あるいはＰＥＣＶＤ法等によりゲー
ト電極４上にＳｉＯ₂（酸化珪素）、Ｓｉ₃Ｎ₄（窒化珪
素）等を成膜したものである。

【００４７】そして、このゲート絶縁膜４の上には、図
４（ｄ）に示すように、ＴＦＴの能動層５になるａ−Ｓ
ｉ膜５ａとｎ⁺層６からなる半導体層７を形成する。前
記能動層５は、図４（ｃ）に示すように、ＰＥＣＶＤ法
等によりａ−Ｓｉ膜を膜厚１０００Å〜２０００Å程度
に形成するものであり、前記ｎ⁺層６は、Ｐをドーピン
グしたｎ⁺ａ−Ｓｉ：Ｈによって、膜厚１００Å〜５０
０Å程度に形成するものである。

【００４８】さらに、前記半導体層７上に、図４（ｅ）
に示すように、ソース電極９ａ及びドレイン電極９ｂを
形成する。前記ソース電極９ａ及びドレイン電極９ｂ
は、ＡｌとＣｒを順次積層した積層膜を、パターニング
処理することによって形成したもので、Ａｌ層、Ｃｒ層
の各々の膜厚は、Ａｌ／Ｃｒ＝２０００／１０００から
４０００／１０００Åの範囲に設定されている。

【００４９】そしてまた、この上にＰＥＣＶＤ法等によ
って、ＳｉＯ₂（酸化珪素）、Ｓｉ₃Ｎ₄（窒化珪素）等
を成膜し、図４（ｆ）に示すような上部絶縁層１０を形
成する。

【００５０】そして、この上部絶縁層１０に、図４
（ｇ）に示すような、前記ドレイン電極９ａに導通する
コンタクトホール８を形成する。その後、図４（ｈ）に
示すように、前記コンタクトホール８内部に、焼成後に
導電性を有する材料８ｃを浸積法又は、スピンコート
法、又はスプレー法、又は印刷法等による塗布手段によ
り設け、これを焼成することにより導通材８Ｃを形成し
た後、これを図４（ｉ）に示すような形状にパターニン
グ処理する。

【００５１】そしてさらに、これらの上面に図４（ｊ）
に示すように、ＩＴＯ膜１３ａをスパッタ法などによっ
て１０００〜２０００Å程度の膜厚に成膜し、パターニ
ング処理を施して図４（ｋ）に示すような形状の画素電
極１３を形成している。従って、前記画素電極１３は、
コンタクトホール８内部に充填された導通材８Ｃを介し
て、前記ドレイン電極９ｂに接続された構造となってい
る。

【００５２】以上説明したように、本実施例１及び３
は、絶縁層を介した上部電極と下部電極の導通方法は、
下部電極上面に被覆した絶縁層にコンタクトホールを形
成した後、コンタクトホール内と前記絶縁層の上面に、
焼成後に導電性を有する材料を設け、これらを焼成する
ことによりコンタクトホール内の導通材及び上部電極を
一体形成するものである。

【００５３】よって、上記実施例では、前記コンタクト
ホール内の導通材と上部電極が一体形成されていること
により、前記上部電極は、前記コンタクトホールを介し
て導通している下部電極と良好なコンタクトをとること
ができる。そしてさらに、前記コンタクトホール内の導
通材と前記上部電極は一体形成されることにより、製造
工程の簡略化を図るとともに、前記導通材と上部電極と
の境における空隙等による、導通不良を回避することが
できる。

【００５４】また、本発明方法では、前記コンタクトホ
ール内に設けられた導通材を浸積法やスピンコート法、
スプレー法、印刷法などの塗布手段により形成すること
により、緻密に、空隙なく形成することができ、前記コ
ンタクトホール内部の導通材は、上部電極と下部電極と
のコンタクトを良好に、そして確実に行なうことができ
る。

【００５５】さらに、上部電極とコンタクトホール内部
の導通材を一体形成せず、上述した実施例２及び４の導
通構造のように、絶縁層形成されたコンタクトホール内
に、焼成後に導電性を有する材料を、上述したような塗
布手段により充填した後、これを焼成することで導通材
を形成し、この後前記導通材上部及び絶縁層上に導電性
材料を積層することにより上部電極を形成しても、前記
コンタクトホール内に充填された導通材は、緻密に、か
つ確実形成され、前記上部電極と下部電極とのコンタク
トは良好、かつ確実に行なうことができる。

【００５６】そこで、本発明の絶縁層を介した上部電極
と下部電極の導通方法を用いて製造した導通構造を有す
る液晶基板の製造例について、以下に説明する。なお、
本製造例の構成は、上記実施例２と同様のものであるの
で、前記実施例２で使用した図面と同様のものを参照し
つつ、以下の製造例を説明することとする。 （製造例１）まず、最初に図２（ａ）に示すように、低
融点ガラス等の絶縁体からなる基板１上に、厚さ１００
０Å程度Ｃｒ膜をスパッタ法等により成膜し、ゲート電
極２を形成する。

【００５７】次に、この上に図２（ｂ）に示すように、
ＩＴＯ膜３ａを１０００Å〜２０００Å程度の厚さに形
成し、このＩＴＯ膜３ａを図２（ｃ）に示す形状に、塩
酸硝酸混合系エッチャントを用いてエッチング処理し
て、画素電極３を形成する。

【００５８】そして、この上に、図２（ｄ）に示すよう
に厚さ３０００Å程度のゲート絶縁膜４をする。このゲ
ート絶縁膜４は、Ｓｉ₃Ｎ₄（窒化珪素）をプラズマエン
ハンストＣＶＤ法（以下ＰＥＣＶＤ法と省略する）によ
って形成する。

【００５９】次に、このゲート絶縁膜４の上には、図２
（ｅ）に示すようなＴＦＴの能動層５になるａ−Ｓｉ膜
５ａと、ｎ⁺層６になるｎ⁺ａ−Ｓｉ膜６ａとからなる半
導体層７を形成する。前記能動層５は、ＰＥＣＶＤ法に
よりａ−Ｓｉ：Ｈ膜を１０００Å〜２０００Å程度の膜
厚に形成したものであり、ｎ⁺層６は、Ｐ（リン）をド
ーピングしたｎ⁺ａ−Ｓｉ：Ｈ６ａを、ＰＥＣＶＤ法に
より、膜厚１００Å〜５００Å程度に形成したものであ
る。

【００６０】そしてこの後、前記半導体層７を図２
（ｆ）に示すようにパターニングするとともに、前記画
素電極３上部のゲート絶縁膜４に、５μmφのコンタク
トホール８を形成する。そして、このコンタクトホール
８内部に、Ｉｎ（ａｃａｃ）₃（トリアセチルアセナー
ドインジウム）１重量部、ＳｎＣｌ₄・５Ｈ₂Ｏ（塩化第
二スズ・５水）０．０２重量部、（ＣＨ₃ＣＯ）₂ＣＨ₂
（アセチルアセトン）１重量部、エチルセルローズ１０
０重量部を充分に混合した塗布溶液を、４０００ｒｐｎ
で３０秒スピンコート後、８０℃で１時間乾燥し、さら
に酸素雰囲気中で、５００℃、５時間焼成することよ
り、前記コンタクトホール８内部の導通材９Ａを形成
し、この導通材９Ａ上部及び前記ゲート絶縁膜４上に、
スパッタ等により膜厚７００Å程度のＩＴＯ膜を形成
し、これをパターニンクするとこによりソース電極９ａ
及びドレイン電極９ｂを形成し、図２（ｇ）に示すよう
な絶縁層を介した上部電極と下部電極の導通構造を有す
る液晶基板を完成する。

【００６１】前記製造例１の液晶基板における、ソース
電極９ａ及びドレイン電極９ｂの膜厚を測定したとこ
ろ、１５００Åであって、その比抵抗は４×１０^-5Ωｃ
ｍであった。そこで、上記構成からなる本製造例１の液
晶において、前記ＩＴＯ画素電極（下部電極）３と前記
ドレイン電極９ｂとの導通をプローパにより確認したと
ころ、全てのコンタクトホール８内の導通材９Ａで導通
が確認できた。

【００６２】（製造例２）さらに、本製造例２の液晶基
板について説明する。まず、最初に図２（ａ）に示すよ
うに、低融点ガラス等の絶縁体からなる基板１上に、厚
さ１０００Å程度Ｃｒ膜をスパッタ法等により成膜し、
ゲート電極２を形成する。

【００６３】次に、この上に図２（ｂ）に示すように、
ＩＴＯ膜３ａを１０００Å〜２０００Å程度の厚さに形
成し、このＩＴＯ膜３ａを図２（ｃ）に示す形状に、塩
酸硝酸混合系エッチャントを用いてエッチング処理し
て、画素電極３を形成する。

【００６４】そして、この上に、図２（ｄ）に示すよう
に厚さ３０００Å程度のゲート絶縁膜４をする。このゲ
ート絶縁膜４は、Ｓｉ₃Ｎ₄（窒化珪素）をプラズマエン
ハンストＣＶＤ法（以下ＰＥＣＶＤ法と省略する）によ
って形成する。

【００６５】次に、このゲート絶縁膜４の上には、図２
（ｆ）ＴＦＴの能動層５になるａ−Ｓｉ膜５ａと、ｎ⁺
層６になるｎ⁺ａ−Ｓｉ膜６ａとからなる半導体層７を
形成する。前記能動層５は、図２（ｅ）に示すようにＰ
ＥＣＶＤ法によって、ａ−Ｓｉ：Ｈ膜を１０００Å〜２
０００Å程度の膜厚に形成したものであり、ｎ⁺層６
は、Ｐ（リン）をドーピングしたｎ⁺ａ−Ｓｉ：Ｈ膜を
ＰＥＣＶＤ法により、膜厚１００Å〜５００Å程度に形
成したものである。

【００６６】そしてこの後、前記半導体層７を図２
（ｆ）に示すようにパターニング処理し、ソース電極９
ａ及びドレイン電極９ｂを形成するとともに、前記画素
電極３上部のゲート絶縁膜４に、５μmφのコンタクト
ホール８を形成する。そして、このコンタクトホール８
内部に、Ｉｎ（ａｃａｃ）₃（トリアセチルアセナード
インジウム）１重量部、ＳｎＣｌ₄・５Ｈ₂Ｏ（塩化第二
スズ・５水）０．０２重量部、（ＣＨ₃ＣＯ）₂ＣＨ
₂（アセチルアセトン）１重量部、ジエチレングリコー
ルモノエチルエーテル１００重量部を充分に混合した塗
布溶液を、４０００ｒｐｎで３０秒スピンコート後、８
０℃で１時間乾燥し、さらに酸素雰囲気中で、５００
℃、５時間焼成することより、前記コンタクトホール８
内部の導通材９Ａを形成し、この導通材９Ａ上及び前記
ゲート絶縁膜４上にスパッタ等により膜厚７００Å程度
のＩＴＯ膜を形成し、これをパターニングすることによ
ってソース電極９ａ及びドレイン電極９ｂを形成し、図
２（ｇ）に示すような絶縁層を介した上部電極と下部電
極の導通構造を有する液晶基板を完成する。

【００６７】前記製造例２の液晶基板における、ソース
電極９ａ及びドレイン電極９ｂの膜厚を測定したとこ
ろ、３０００Åであって、その比抵抗は５×１０^-6Ωｃ
ｍであった。そこで、上記構成からなる本製造例１の液
晶基板において、前記ＩＴＯ画素電極（下部電極）３
と、前記ドレイン電極９ｂとの導通をプローパにより確
認したところ、全てのコンタクトホール８内部の導通材
で導通が確認できた。

【００６８】なお、上記製造例は、上記実施例２に限っ
て、その例を示したものであるが、上述した製造例にお
ける塩化物塗布溶液や硝酸塩系塗布溶液を用いた、上部
電極と下部電極の導通構造を、前記実施例２、３及び４
にも適用することにより、上部電極と下部電極の導通構
造において、前記製造例１及び２と同様な効果を得るこ
とができる。

【００６９】そこで、上述した製造例の液晶基板のコン
タクトホール内の導電材の導通効果と比較すべく、前記
製造例１と同様な工程で、コンタクトホール８内の導通
材の素材のみＡｌに代えた液晶基板を多数製造し、その
導通試験を以下に記すように行なった。 （比較例１）まず、上記製造例１の液晶基板の製造工程
と同様に、図２（ａ）に示すように、低融点ガラス等の
絶縁体からなる基板１上に、厚さ１０００Å程度Ｃｒ膜
をスパッタ法等により成膜し、ゲート電極２を形成す
る。

【００７０】次に、この上に図２（ｂ）に示すように、
ＩＴＯ膜３ａを１０００Å〜２０００Å程度の厚さに形
成し、このＩＴＯ膜３ａを図２（ｃ）に示す形状に塩酸
硝酸混合系エッチャントを用いてエッチング処理し、画
素電極３を形成する。

【００７１】そして、この上に、図２（ｄ）に示すよう
に厚さ３０００Å程度のゲート絶縁膜４をする。このゲ
ート絶縁膜４は、Ｓｉ₃Ｎ₄（窒化珪素）をプラズマエン
ハンストＣＶＤ法（以下ＰＥＣＶＤ法と省略する）によ
って形成する。

【００７２】次に、このゲート絶縁膜４の上には、図２
（ｅ）に示すようなＴＦＴの能動層５になるａ−Ｓｉ膜
５ａと、ｎ⁺層６になるｎ⁺ａ−Ｓｉ膜６ａとからなる半
導体層７を形成する。前記能動層５は、ＰＥＣＶＤ法に
よりａ−Ｓｉ：Ｈ膜を１０００Å〜２０００Å程度の膜
厚に形成したものであり、ｎ⁺層６は、Ｐ（リン）をド
ーピングしたｎ⁺ａ−Ｓｉ：Ｈ６ａを、ＰＥＣＶＤ法に
より、膜厚１００Å〜５００Å程度に形成したものであ
る。

【００７３】そしてこの後、前記半導体層７を図２
（ｆ）に示すようにパターニングするとともに、前記画
素電極３上部のゲート絶縁膜４に、５μmφのコンタク
トホール８を形成する。そして、このコンタクトホール
８内部に、厚さ１０００Å程度のＡｌ膜を成膜し、図２
（ｈ）に示すような形状にコンタクトホール内部以外の
Ａｌ膜をエッチング等により除去することによりコンタ
クトホール８内部の導通材８Ａを形成し、そして、この
上に膜厚７００Å程度のＩＴＯ膜をスパッタ等により成
膜し、これをパターニンクすることによりソース電極９
ａ及びドレイン電極９ｂを形成し、図２（ｇ）に示すよ
うな絶縁層を介した上部電極と下部電極の導通構造を有
する液晶基板を完成する。

【００７４】なお、上記のように形成された液晶基板に
おける、ソース電極９ａ及びドレイン電極９ｂの膜厚
は、上記製造例１と同様に１５００Å程度であって、そ
の比抵抗は４×１０^-5Ωｃｍであった。そこで、上記の
ような方法により製造された多数の液晶基板において、
そのコンタクトホール８内の導通材の導通をプローパに
より確認したところ、前記コンタクトホール８内のＡｌ
からなる導通材８ＡとＩＴＯ画素電極３との接触不良に
よる欠陥は約３％、そして前記導通材８ＡとＩＴＯ膜と
接触不良による欠陥が１％程度であった。

【００７５】従って、上記本発明方法による製造例１及
び２の導通試験の結果と比較して、本発明による絶縁層
を介した上部電極と下部電極の導通方法及び導通構造
は、明らかに確実な歩留まりの向上を見ることができ
る。

【００７６】（比較例２）そこでさらに、上記コンタク
トホール８内部の導通材８Ａの形成手段である浸積法や
スピンコート法や、印刷法などの塗布手段と、他の成膜
法により形成される透明導電極膜の特性を比較するた
め、本発明方法においてはディップ法を代表として、他
の成膜法により形成された透明導電膜の特性を比較し、
その結果を表１にまとめた。

【００７７】

【表１】

【００７８】表１から判ることは、前記塗布手段として
挙げたディップ法は、他の成膜法と比較して、ＩＴＯ膜
においても、ＮＥＳＡ膜（ＳｎＯ₂−Ｓｂ₂Ｏ₃膜）にお
いても比抵抗を小さく、そして充分な透過率を有する膜
を形成できるということである。

【００７９】従って、現在一般に使用されているスパッ
タ法によるＩＴＯ膜は、そのシート抵抗値が、膜厚２１
００Åで、１０Ω／ｃｍ²程度で、この値は、本発明方
法の、例えばゾル−ゲル法によって成膜されたＩＴＯ膜
と同じであり、よって、上述した本発明方法による液晶
基板のコンタクトホール８内の導通機構は、そのコンタ
クトホール寸法が数μm程度になっても問題は無いとい
うことが判る。

【００８０】従って、本発明方法によれば、コンタクト
ホール８内に充填する導電性材料が、焼成後、導電性を
有するものであり、例えば、ゾル−ゲル法等によって生
成された真球度が良く、高密度で表面の平滑な見事な球
形粒子からなる材料を用いることによって、前記コンタ
クトホール内にこの導電性材料を緻密に、かつ確実に充
填させることが可能である上に、前述したような浸積法
やスプレー法やスピンコート法や印刷法などの塗布手段
を用いて、これらの導電性材料を成膜することにより上
部電極と下部電極のコンタクトの接触・導通機能を確実
に達成することができ、歩留まりの向上を図ることがで
きる。

【００８１】さらに、本発明方法によれば、前記絶縁層
にコンタクトホールを形成した後、前記コンタクトホー
ル内の導電性材料と上部電極を一体形成することが可能
であって、一工程で、上部電極及び上部電極と下部電極
の導通機構を形成することが可能であり、生産効率の向
上を図ることができる。

【００８２】

【発明の効果】従って、本発明の絶縁層を介した上部電
極と下部電極の導通方法は、下部電極上面に被覆した絶
縁層にコンタクトホールを形成した後、コンタクトホー
ル内と前記絶縁層の上面に、焼成後に導電性を有する材
料を設け、これらを焼成することによりコンタクトホー
ル内の導通材及び上部電極を一体形成するものである。

【００８３】よって、本発明方法では、前記コンタクト
ホール内の導通材と上部電極が一体形成されていること
により、前記上部電極は、前記コンタクトホールを介し
て導通している下部電極と良好なコンタクトをとること
ができる。そしてさらに、前記コンタクトホール内の導
通材と前記上部電極は一体形成されることにより、製造
工程の簡略化を図るとともに、前記導通材と上部電極と
の境における空隙等による、導通不良を回避することが
できる。

【００８４】また、本発明方法では、前記コンタクトホ
ール内に設けられた導通材を浸積法やスピンコート法、
スプレー法、印刷法などの塗布手段により形成すること
により、緻密に、空隙なく形成することができ、前記コ
ンタクトホール内部の導通材は、上部電極と下部電極と
のコンタクトを良好に、そして確実に行なうことができ
る。

【００８５】さらに、上部電極とコンタクトホール内部
の導通材を一体形成せず、絶縁層形成されたコンタクト
ホール内に、焼成後に導電性を有する材料を、上述した
ような塗布手段により充填した後、これを焼成すること
で導通材を形成し、この後前記導通材上部及び絶縁層上
に導電性材料を積層することにより上部電極を形成して
も、前記コンタクトホール内に充填された導通材は、緻
密に、かつ確実形成され、前記上部電極と下部電極との
コンタクトは良好、かつ確実に行なうことができる。

【００８６】よって、本発明における絶縁層を介した上
部電極と下部電極との導通方法及び導通構造は、前記従
来の方法に比較して、歩留まりの向上、生産コストの低
減を図ることができる。

【図面の簡単な説明】

【図１】図１は、本発明の実施例１における絶縁層を介
した上部電極と下部電極の導通方法を説明するための液
晶基板の製造工程図である。（ａ）は、ゲート電極形成
工程を示す断面図である。（ｂ）は、透明導電膜成膜工
程を示す断面図である。（ｃ）は、画素電極形成工程を
示す断面図である。（ｄ）は、ゲート絶縁膜成膜工程を
示す断面図である。（ｅ）は、能動膜、ｎ⁺層形成工程
を示す断面図である。（ｆ）は、能動膜、ｎ⁺層からな
る半導体層の加工工程及びコンタクトホール形成工程を
示す断面図である。（ｇ）は、本発明の実施例１におけ
る絶縁層を介した上部電極と下部電極の導通構造を有す
る液晶基板を示す断面図である。

【図２】図２は、本発明の実施例２における絶縁層を介
した上部電極と下部電極の導通方法を説明するための液
晶基板の製造工程図である。（ａ）は、ゲート電極形成
工程を示す断面図である。（ｂ）は、透明導電膜成膜工
程を示す断面図である。（ｃ）は、画素電極形成工程を
示す断面図である。（ｄ）は、ゲート絶縁膜成膜工程を
示す断面図である。（ｅ）は、能動膜、ｎ⁺層形成工程
を示す断面図である。（ｆ）は、能動膜、ｎ⁺層からな
る半導体層の加工工程及びコンタクトホール形成工程を
示す断面図である。（ｇ）は、焼成後に導電性を有する
導通材の成膜工程を示す断面図である。（ｈ）は、
（ｇ）で成膜した導電性膜をパターニングする工程を示
す断面図である。（ｉ）は、本発明の実施例２における
絶縁層を介した上部電極と下部電極の導通構造を有する
液晶基板を示す断面図である。

【図３】図３は、本発明の実施例３における絶縁層を介
した上部電極と下部電極の導通方法を説明するための液
晶基板の製造工程図である。（ａ）は、ゲート電極形成
工程を示す断面図である。（ｂ）は、ゲート絶縁層成膜
工程を示す断面図である。（ｃ）は、能動膜、ｎ⁺層形
成工程を示す断面図である。（ｄ）は、能動膜、ｎ⁺層
からなる半導体層の加工工程を示す断面図である。
（ｅ）は、ソース電極、ドレイン電極形成工程を示す断
面図である。（ｆ）は、上部絶縁層の成膜工程を示す断
面図である。（ｇ）は、コンタクトホール形成工程を示
す断面図である。（ｈ）は、焼成後に導電性を有する導
電性膜の成膜工程を示す断面図である。（ｉ）は、本発
明の実施例３における絶縁層を介した上部電極と下部電
極の導通構造を有する液晶基板を示す断面図である。

【図４】図４は、本発明の実施例４における絶縁層を介
した上部電極と下部電極の導通方法を説明するための液
晶基板の製造工程図である。（ａ）は、ゲート電極形成
工程を示す断面図である。（ｂ）は、ゲート絶縁層成膜
工程を示す断面図である。（ｃ）は、能動膜、ｎ⁺層形
成工程を示す断面図である。（ｄ）は、能動膜、ｎ⁺層
からなる半導体層の加工工程を示す断面図である。
（ｅ）は、ソース電極、ドレイン電極形成工程を示す断
面図である。（ｆ）は、上部絶縁層の成膜工程を示す断
面図である。（ｇ）は、コンタクトホール形成工程を示
す断面図である。（ｈ）は、焼成後に導電性を有する導
通材の成膜工程を示す断面図である。（ｉ）は、（ｈ）
で成膜した導電性膜をパターニングする工程を示す断面
図である。（ｊ）は、本発明の実施例４における絶縁層
を介した上部電極と下部電極の導通構造を有する液晶基
板を示す断面図である。

【図５】図５は、従来の絶縁層を介した上部電極と下部
電極の導通方法を説明するための液晶基板の製造工程図
である。（ａ）は、ゲート電極形成工程を示す断面図で
ある。（ｂ）は、透明導電膜成膜工程を示す断面図であ
る。（ｃ）は、画素電極形成工程を示す断面図である。
（ｄ）は、ゲート絶縁膜成膜工程を示す断面図である。
（ｅ）は、能動膜、ｎ⁺層形成工程を示す断面図であ
る。（ｆ）は、能動膜、ｎ⁺層からなる半導体層の加工
工程及びコンタクトホール形成工程を示す断面図であ
る。（ｇ）は、Ａｌなどの導通材を成膜する工程を示す
断面図である。（ｈ）は、（ｇ）で成膜した導通材を加
工する工程を示す断面図である。（ｉ）は、従来の絶縁
層を介した上部電極と下部電極の導通構造を有する液晶
基板を示す断面図である。

【図６】図６は、従来の絶縁層を介した上部電極と下部
電極の導通構造を有する液晶基板を示す断面図である。

【図７】図７は、図６の要部拡大図である。

【図８】図８は、コンタクトホールの形状によるアスペ
クト比を説明するための図である。

【符号の説明】

１ 基板 ２ ゲート電極 ３ 画素電極 ４ ゲート絶縁層 ５ 能動膜 ５ａ ａ−Ｓｉ膜 ６ ｎ⁺層 ６ａ ｎ⁺ａ−Ｓｉ膜 ７ 半導体層 ８ コンタクトホール ８Ａ 導通材 ８Ｂ 導通材 ８Ｃ 導通材 ９ａ ソース電極 ９ｂ ドレイン電極 １０ 上部絶縁層 １１ 画素電極 １１ａ 導通材 １３ 画素電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｃ 29/784 (72)発明者 松枝 主範 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 下部電極上に、絶縁層を被覆し、この絶
   縁層にコンタクトホールを形成し、前記コンタクトホー
   ル内部及び前記絶縁層上面に、焼成後に導電性を有する
   材料を設け、これを焼成することにより、コンタクトホ
   ール内の導通材及び上部電極を一体形成することを特徴
   とする絶縁層を介した上部電極と下部電極の導通方法。
2. 【請求項２】 請求項１に記載のコンタクトホール内部
   及び絶縁層上面に設ける、焼成後に導電性を有する材料
   を、浸積法、スピンコート法、スプレー法等の塗布手段
   によって形成することを特徴とする絶縁層を介した上部
   電極と下部電極の導通方法。
3. 【請求項３】 下部電極上に、絶縁層を被覆し、この絶
   縁層にコンタクトホールを形成した後、前記コンタクト
   ホール内部に、焼成後に導電性を有する材料を充填し、
   これを焼成し導通材を形成した後、この導通材の上部及
   び前記絶縁層上面に導電性材料を積層することにより上
   部電極を形成することを特徴とする絶縁層を介した上部
   電極と下部電極の導通方法。
4. 【請求項４】 請求項３に記載のコンタクトホール内部
   に設ける、焼成後に導電性を有する材料を、浸積法、ス
   ピンコート法、スプレー法等の塗布手段によって形成す
   ることを特徴とする絶縁層を介した上部電極と下部電極
   の導通方法。
5. 【請求項５】 下部電極上に積層されたコンタクトホー
   ルを有する絶縁層の前記コンタクトホール内部及び、前
   記絶縁層上面に、焼成によりに導電性が付与される導通
   材及び上部電極が設けられてなることを特徴とする絶縁
   層を介した上部電極と下部電極の導通構造。
6. 【請求項６】 下部電極上に積層されたコンタクトホー
   ルを有する絶縁層の前記コンタクトホール内部に、焼成
   により導電性が付与される導通材が充填され、この導通
   材の上部及び前記絶縁層上面に導電性材料が積層されて
   なることを特徴とする絶縁層を介した上部電極と下部電
   極の導通構造。