JP2007258726A - アクティブマトリクス基板のコンタクトホール形成方法 - Google Patents

Abstract

【課題】絶縁膜を介した導電膜間の接続不良を防止し、基板上の各導電膜間の良好な接続を得る半導体装置を提供する。
【解決手段】基板６上に形成された第１の導電膜１と、前記第１の導電膜１上に第１の絶縁膜７および第２の絶縁膜８を介して形成された第２の導電膜９とを備えた半導体装置。前記絶縁膜７、８の一部が開口され、該開口部２を介して前記第１の導電膜１と前記第２の導電膜９とが接続され、前記開口部２において前記第１の導電膜１と前記第２の導電膜９とが重なり合わない領域を備えている。
【選択図】図２

Description

本発明は半導体装置および半導体装置の製法に関する。さらに詳しくは、絶縁膜を介して配設された複数の導電膜間を、該絶縁膜の開口部を介して接続した半導体装置および半導体装置の製法に関し、とくに液晶表示装置および該装置の製法に適用して好適なものである。

従来の液晶表示装置などの半導体装置において、絶縁膜を介した配線（導電膜）の接続方法が、たとえば特開昭６３−１３３４７号公報に開示されている。図４は従来技術を説明する開口部（接続部）の断面図である。図４において、２は開口部（接続部）、６は基板、１１は透明導電膜、１２はＴａ₂Ｏ₅膜（保護絶縁膜）、１３は窒化シリコン膜（絶縁膜）、１４は導電金属膜を示している。

前記従来技術では、透明導電膜１１上に保護絶縁膜１２を介して窒化シリコン膜１３を形成し、透明導電膜の開口部２をケミカルドライプロセスにより、オーバーハング（出張り）のないなだらかな断面のパターンとして得ることができる。このため、窒化シリコン膜１３の上から導電金属膜１４を選択的に被着形成することにより、前記開口部２を通して良好な電気的な接続が得られ、特性、歩留りおよび信頼性を著しく向上させることができる。

しかしながら、前述した従来の技術においては、図５に示すような導電膜上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって絶縁膜を形成し、該絶縁膜にプラズマエッチングによって開口部を形成する際に生じるノッチ（Ｎｏｔｃｈ）に対する対策などについては一切記載されていない。図５において、１は第１の導電膜、２は開口部（コンタクトホール）、３は絶縁膜のノッチ部、６は基板、９は第２の導電膜、１５は絶縁膜である。第１の導電膜１上にＣＶＤ法によって堆積した絶縁膜１５を形成し、該絶縁膜１５にプラズマエッチングによって開口部２を形成する際、図５に示すように絶縁膜１５の側壁における前記第１の導電膜１との界面にノッチ部３が発生し、第２の導電膜９の被覆性が低下し、前記ノッチ部３において前記第２の導電膜９が切断されてしまい、第１と第２の導電膜１、９の接続が不可能となってしまうという問題があった。

本発明は、前記問題に鑑みてなされたものであって、絶縁膜を介した導電膜間の接続不良を防止し、基板上の各導電膜間の良好な接続を得る半導体装置および半導体装置の製法を提供することを目的としている。

本発明の第１の半導体装置は、基板上に形成された第１の導電膜と、前記第１の導電膜上に絶縁膜を介して形成された第２の導電膜とを備えた半導体装置であって、前記絶縁膜の一部が開口され、該開口部を介して前記第１の導電膜と前記第２の導電膜とが接続され、前記開口部において前記第１の導電膜と前記第２の導電膜とが重なり合わない領域を備え、前記第１の導電膜および前記第２の導電膜は透明導電膜であることを特徴とする。

本発明の第２の半導体装置は、前記第１の半導体装置において、前記開口部における前記第１の導電膜と前記第２の導電膜とが重なり合わない領域は、前記第１の導電膜の形成領域を前記第２の導電膜の形成領域と比較して小さくすることで形成されることを特徴とする。

本発明の第３の半導体装置は、前記第１または２の半導体装置において、前記絶縁膜はＣＶＤ法により形成され、前記絶縁膜の開口部は、プラズマエッチングにより形成されることを特徴とする。

本発明の第１の半導体装置の製法は、基板上に形成された第１の導電膜と、前記第１の導電膜上に絶縁膜を介して形成された第２の導電膜とを備えた半導体装置の製法であって、前記絶縁膜を形成する工程と、前記絶縁膜の一部に開口部を形成する工程と、前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、前記第１の導電膜と前記第２の導電膜とが重なり合わない領域を備えるよう形成する工程とを含み、前記第１の導電膜および前記第２の導電膜は透明導電膜であることを特徴とする。

本発明の第２の半導体装置の製法は、前記第１の半導体装置の製法において、前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、前記第１の導電膜と前記第２の導電膜とが重なり合わない領域を備えるよう形成する工程は、前記第１の導電膜の形成領域を前記第２の導電膜の形成領域と比して小さく形成する工程を含むことを特徴とする。

本発明の第３の半導体装置の製法は、前記第１または２の半導体装置の製造半導体装置の製法において、前記絶縁膜を形成する工程は、ＣＶＤ法により絶縁膜を形成する工程を含み、前記絶縁膜の一部に開口部を形成する工程は、プラズマエッチングにより開口部を形成する工程を含むことを特徴とする。

本発明の第１の半導体装置は、基板上に形成された第１の導電膜と、前記第１の導電膜上に絶縁膜を介して形成された第２の導電膜とを備えた半導体装置であって、前記絶縁膜の一部が開口され、該開口部を介して前記第１の導電膜と前記第２の導電膜とが接続され、前記開口部において前記第１の導電膜と前記第２の導電膜とが重なり合わない領域を備え、前記第１の導電膜および前記第２の導電膜は透明導電膜であるので、第１の導電膜と第２の導電膜とを切断不良なく接続することができる。

また、本発明の第２の半導体装置は、前記第１の半導体装置において、前記開口部における前記第１の導電膜と前記第２の導電膜とが重なり合わない領域は、前記第１の導電膜の形成領域を前記第２の導電膜の形成領域と比して小さくすることで形成されており、前記第１の導電膜および前記第２の導電膜は透明導電膜であるので、第１の導電膜と第２の導電膜とを切断不良なく接続することができる。

また、本発明の第３の半導体装置は、前記第１または２の半導体装置において、前記絶縁膜はＣＶＤ法により形成され、前記絶縁膜の開口部は、プラズマエッチングにより形成されており、前記第１の導電膜および前記第２の導電膜は透明導電膜であるので、第１の導電膜と第２の導電膜とを切断不良なく接続することができる。

さらに本発明の第１の半導体装置の製法は、基板上に形成された第１の導電膜と、前記第１の導電膜上に絶縁膜を介して形成された第２の導電膜とを備えた半導体装置の製法であって、前記絶縁膜を形成する工程と、前記絶縁膜の一部に開口部を形成する工程と、前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、前記第１の導電膜と前記第２の導電膜とが重なり合わない領域を備えるよう形成する工程とを含んでおり、前記第１の導電膜および前記第２の導電膜は透明導電膜であるので、第１の導電膜と第２の導電膜とを切断不良なく接続した半導体装置を得ることができる。

また、本発明の第２の半導体装置の製法は、前記第１の半導体装置の製法において、前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、前記第１の導電膜と前記第２の導電膜とが重なり合わない領域を備えるよう形成する工程は、前記第１の導電膜の形成領域を前記第２の導電膜の形成領域と比して小さく形成する工程を含んでおり、前記第１の導電膜および前記第２の導電膜は透明導電膜であるので、第１の導電膜と第２の導電膜とを切断不良なく接続した半導体装置を得ることができる。

また、本発明の第３の半導体装置の製法は、前記第１または２の半導体装置の製法において、前記絶縁膜を形成する工程は、ＣＶＤ法により絶縁膜を形成する工程を含み、前記絶縁膜の一部に開口部を形成する工程は、プラズマエッチングにより開口部を形成する工程を含んでおり、前記第１の導電膜および前記第２の導電膜は透明導電膜であるので、第１の導電膜と第２の導電膜とを切断不良なく接続した半導体装置を得ることができる。

実施の形態１
絶縁性基板またはシリコン基板などの基板上にアモルファスシリコン（ａ−Ｓｉ）、ポリシリコン（ｐ−Ｓｉ）などの半導体を積層した半導体装置は、導電膜により形成された各配線を絶縁膜などを介して多層形成する場合、該各配線を接続する必要がある。本発明の実施の形態１について、以下、添付図面を参照しつつ説明する。

図１は本発明の実施の形態１にかかわる半導体装置の製法における工程を説明する平面図であり、図２（ａ）〜（ｄ）は図１における製造工程のＸ−Ｘ線断面図および次工程を説明する断面図である。図１〜２において、１は第１の導電膜、２は開口部（接続部）、３は絶縁膜のノッチ部、４は非ノッチ形成部、５は第１の導電膜と第２の導電膜との接触部、６は、たとえば絶縁性基板などの基板、７は第１の絶縁膜、８は第２の絶縁膜、９は第２の導電膜を示している。

図１〜２に示されるように、基板上に（図１においては全面に基板が形成されるため図示することを省略する）第１の導電膜１が形成されたのち、該第１の導電膜１と第１の絶縁膜７を介して第２の絶縁膜８が形成される場合、図１では簡略化のため図示を省略しているが、第２の導電膜９が図１における全面に形成される。そして、該第１の導電膜１と第２の導電膜９とのあいだで電気的に接続させる場合は、図１において２で示すような開口部（接続部）を形成し、いわゆるコンタクトホールを形成する必要がある。

以下、その製造工程について図２に基づいて説明する。まず、絶縁性基板などの基板６上に、第１層の導電膜を成膜する。第１層の導電膜としては、たとえばＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｍｏや、これらに他の物質を添加した合金またはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコン（ｐ−Ｓｉ）などからなる導電膜が用いられる。ついで写真製版工程により第１層の導電膜をパターニングすることにより、図２（ａ）に示すような第１の導電膜１のパターンを形成する。なお、液晶表示装置などに適用する場合、第１の導電膜１がＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｍｏやそれらの合金である不透明導電膜である場合は、走査線または信号線などの各種パターンを形成し、透明導電膜（ＩＴＯ）である場合は画素電極などを形成する。

そののち、ＣＶＤ法により、図２（ｂ）に示すように第１の絶縁膜７および第２の絶縁膜８を形成する。液晶表示装置などの場合、該第２の絶縁膜８を形成する前に、半導体膜を第１の絶縁膜７に連続して形成し、必要であればパターニングを行なう。たとえばアクティブマトリクス型であれば、トランジスタのチャネル部を形成する。第１の絶縁膜７と第２の絶縁膜８としては、ＳｉＮｘ，ＳｉＯｘ、ＳｉＯｘＮｙやこれらの積層膜が用いられる。半導体膜としては、ａ−Ｓｉまたはｐ−Ｓｉなどが用いられる。

つぎに第１の導電膜１と後述する第２の導電膜９との導通をとるため、図２（ｃ）に示すように前記第１の絶縁膜７と第２の絶縁膜８に開口部（接続部）２を形成する（コンタクトホールを形成する）。該絶縁膜７、８のエッチング方法としては、プラズマエッチング法により、開口部（接続部）２を形成する。ＣＶＤ法によって第１の導電膜１上に形成された絶縁膜７、８にプラズマエッチングでコンタクトホールを形成する場合、該絶縁膜７の側壁において第１の導電膜１との界面に欠落部であるノッチ部３が生じることが多い。第２の導電膜９として、ＩＴＯを用いる場合、高抵抗であるため０．１μｍ程度の薄膜で用いる場合が多く、その他の不透明導電膜を用いた場合と比較してノッチ部での断線が生じやすくなる。

ノッチ部が生じる原因としては、第１の導電膜１と第１の絶縁膜７との密着性（絶縁膜の膜質）およびＣＶＤ法またはプラズマエッチングの条件などによるものと考えられるが、第１の導電膜１にＩＴＯなどの透明導電膜を用いた場合、当該ＩＴＯ膜上に絶縁膜を堆積すると、その界面近傍の絶縁膜は酸素原子をより多く含有するようになる。その結果として、その他の部分の絶縁膜とのエッチングレートが異なってしまい、とくにノッチが生じやすくなる。したがって、本実施の形態においては、図２（ｃ）に示されるように、開口部２において第１の導電膜１と後述する第２の導電膜９とが重なり合わない領域Ｒを図２（ｃ）の開口部においては略左半分に設けており、さらに図２（ｃ）においては第１の導電膜１の形成領域を第２の導電膜９の形成領域と比較して小さく形成することで、第１の導電膜１の少なくとも１つの側面が第１の絶縁膜７と接しない構成としている。

つぎに第２層の導電膜を成膜する。第２層の導電膜としては、たとえばＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｍｏやこれらに他の物質を添加した合金、ＩＴＯ、ａ−Ｓｉ、ｐ−Ｓｉなどからなる導電膜、異種の導電膜を積層したもの、または膜厚方向に組成の異なるものを用いることができる。そして、写真製版工程により第２の導電膜９をパターニングすることにより、図２（ｄ）に示すような第２の導電膜９のパターンを形成する。なお、液晶表示装置などに適用する場合、第２の導電膜９がＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｍｏやそれらの合金である不透明導電膜である場合は、走査線または信号線などの各種パターンを形成し、透明導電膜（ＩＴＯ）である場合は画素電極などを形成する。

以上のような構成とすることで、図２（ｄ）に示すように開口部２において第１の導電膜１の一側面は第１の絶縁膜７と接しないことから、絶縁膜７の開口部の側壁において第１の導電膜１との界面でノッチを形成しない領域の非ノッチ形成部４が得られ、第２の導電膜９を形成したのちに、ノッチ部３で第２の導電膜９が切断されたとしても、非ノッチ形成部４で第２の導電膜９が切断されていないことから、接触部５にて第１の導電膜１と第２の導電膜９とが電気的に接続され、接続不良を防止することができる。

実施の形態２
本発明の実施の形態２を図３を参照しつつ説明する。図３（ａ）は本発明の実施の形態２にかかわる半導体装置の製法における工程を説明する平面図であり、図３（ｂ）は図３（ａ）のＹ−Ｙ線断面における工程を説明する断面図である。図３（ａ）〜（ｂ）において、図１〜２と同じ構成部分については同一符号を付しており、以下、両者の差異について説明する。図３は、実施の形態１とは異なり、開口部２において、第１の導電膜１と第２の導電膜９とが重なり合わない領域Ｒ、かつ第１の導電膜１の両側面が第１の絶縁膜７および第２の絶縁膜８と接しない領域を有していることを特徴としている。図３のような構成とすることにより、図３（ｂ）の断面図から明らかなように、第１の導電膜１の両側面が第１の絶縁膜７および第２の絶縁膜８と接していないことから、第１の絶縁膜７にノッチ部が生じておらず、第１の導電膜１と第２の導電膜９との接触面積が増大し、第１の導電膜１と第２の導電膜９との接続抵抗を小さくすることができる。本実施の形態２のその他の製造工程については、前記実施の形態１と同様であるので、その説明を省略する。

前述したように、本実施の形態２の構成とすることで、実施の形態１と同様の効果が得られるとともに、第１の導電膜１と第２の導電膜９との接続抵抗をも低減させることができる。

また、本実施の形態２においては、開口部２において第１の導電膜１の両側面が第１の絶縁膜７と接しない領域を有する構成について説明を行なったが、該両側面と接する端面１０についても前記絶縁膜７と接しない構成としてもよく、この場合はさらに第１の導電膜１と第２の導電膜９との接触面積が増大し、さらなる接続抵抗の低減が可能となる。

前記実施の形態１、２における第１の導電膜１と第２の導電膜９としては、液晶表示装置における視野角範囲の改善方法として、画素電極（ＩＴＯなどの透明導電膜）を絶縁膜を介して２層積層し、１画素内において該２層の画素電極が重なり合わない領域を設けることで、対向基板と画素電極とのあいだの液晶印加電圧が異なる領域を設けて、広視野角化する方法が提案されているが、その際の上層画素電極と下層画素電極を接続する場合にも有効である。

また、前記実施の形態１、２においては、第１と第２の導電膜とのあいだの絶縁膜は２層形成される構成、また第１の導電膜については基板上に直接形成される場合について説明を行なっているが、この層構成に限定されることなく、絶縁膜が１層の構成、またはその他の絶縁膜、導電膜を介して第１の導電膜が形成される構成であっても何ら差し支えないことはいうまでもない。

さらに、本発明が適用可能な半導体装置としては、液晶を用いた半導体装置の他に、絶縁膜を介して複数の導電膜を有し、該導電膜間を接続する構成を具備したあらゆる半導体装置をあげることができる。

本発明の実施の形態１にかかわる半導体装置の製法における工程を説明する平面図である。 図２（ａ）は図１のＸ−Ｘ線断面図であり、図２（ｂ）〜（ｄ）は半導体装置の製法における次工程を説明する断面図である。 図３（ａ）は本発明の実施の形態２にかかわる半導体装置の製法を説明する平面図および図３（ｂ）は図３（ａ）のＹ−Ｙ線断面における工程を説明する断面図である。 従来の半導体装置における開口部を示す断面図である。 従来の半導体装置におけるノッチ発生時の開口部を示す断面図である。

符号の説明

１ 第１の導電膜
２ 開口部
３ ノッチ部
４ 非ノッチ形成部
５ 第１の導電膜と第２の導電膜との接触部
６ 基板
７ 第１の絶縁膜
８ 第２の絶縁膜
９ 第２の導電膜
１０ 第１の導電膜の両側面と接する端面
１１ 透明導電膜
１２ Ｔａ₂Ｏ₅膜（保護絶縁膜）
１３ 窒化シリコン膜（絶縁膜）
１４ 導電金属膜
１５ 絶縁膜

Claims (6)

1. 基板上に形成された第１の導電膜と、
   前記第１の導電膜上に絶縁膜を介して形成された第２の導電膜と
   を備えた半導体装置であって、
   前記絶縁膜の一部が開口され、該開口部を介して前記第１の導電膜と前記第２の導電膜とが接続され、前記開口部において前記第１の導電膜と前記第２の導電膜とが重なり合わない領域を備え、前記第１の導電膜および前記第２の導電膜は透明導電膜であることを特徴とする半導体装置。
2. 前記開口部における前記第１の導電膜と前記第２の導電膜とが重なり合わない領域は、前記第１の導電膜の形成領域を前記第２の導電膜の形成領域と比較して小さくすることで形成されることを特徴とする請求項１記載の半導体装置。
3. 前記絶縁膜はＣＶＤ法により形成され、前記絶縁膜の開口部は、プラズマエッチングにより形成されることを特徴とする請求項１または２記載の半導体装置。
4. 基板上に形成された第１の導電膜と、
   前記第１の導電膜上に絶縁膜を介して形成された第２の導電膜と
   を備えた半導体装置の製法であって、
   前記絶縁膜を形成する工程と、
   前記絶縁膜の一部に開口部を形成する工程と、
   前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、前記第１の導電膜と前記第２の導電膜とが重なり合わない領域を備えるよう形成する工程
   とを含み、前記第１の導電膜および前記第２の導電膜は透明導電膜であることを特徴とする半導体装置の製法。
5. 前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、前記第１の導電膜と前記第２の導電膜とが重なり合わない領域を備えるよう形成する工程は、前記第１の導電膜の形成領域を前記第２の導電膜の形成領域と比較して小さく形成する工程を含むことを特徴とする請求項４記載の半導体装置の製法。
6. 前記絶縁膜を形成する工程は、ＣＶＤ法により絶縁膜を形成する工程を含み、
   前記絶縁膜の一部に開口部を形成する工程は、プラズマエッチングにより開口部を形成する工程を含むことを特徴とする請求項４または５記載の半導体装置の製法。

Images