JP2007258726A - アクティブマトリクス基板のコンタクトホール形成方法 - Google Patents
アクティブマトリクス基板のコンタクトホール形成方法 Download PDFInfo
- Publication number
- JP2007258726A JP2007258726A JP2007089206A JP2007089206A JP2007258726A JP 2007258726 A JP2007258726 A JP 2007258726A JP 2007089206 A JP2007089206 A JP 2007089206A JP 2007089206 A JP2007089206 A JP 2007089206A JP 2007258726 A JP2007258726 A JP 2007258726A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- conductive
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板6上に形成された第1の導電膜1と、前記第1の導電膜1上に第1の絶縁膜7および第2の絶縁膜8を介して形成された第2の導電膜9とを備えた半導体装置。前記絶縁膜7、8の一部が開口され、該開口部2を介して前記第1の導電膜1と前記第2の導電膜9とが接続され、前記開口部2において前記第1の導電膜1と前記第2の導電膜9とが重なり合わない領域を備えている。
【選択図】図2
Description
絶縁性基板またはシリコン基板などの基板上にアモルファスシリコン(a−Si)、ポリシリコン(p−Si)などの半導体を積層した半導体装置は、導電膜により形成された各配線を絶縁膜などを介して多層形成する場合、該各配線を接続する必要がある。本発明の実施の形態1について、以下、添付図面を参照しつつ説明する。
本発明の実施の形態2を図3を参照しつつ説明する。図3(a)は本発明の実施の形態2にかかわる半導体装置の製法における工程を説明する平面図であり、図3(b)は図3(a)のY−Y線断面における工程を説明する断面図である。図3(a)〜(b)において、図1〜2と同じ構成部分については同一符号を付しており、以下、両者の差異について説明する。図3は、実施の形態1とは異なり、開口部2において、第1の導電膜1と第2の導電膜9とが重なり合わない領域R、かつ第1の導電膜1の両側面が第1の絶縁膜7および第2の絶縁膜8と接しない領域を有していることを特徴としている。図3のような構成とすることにより、図3(b)の断面図から明らかなように、第1の導電膜1の両側面が第1の絶縁膜7および第2の絶縁膜8と接していないことから、第1の絶縁膜7にノッチ部が生じておらず、第1の導電膜1と第2の導電膜9との接触面積が増大し、第1の導電膜1と第2の導電膜9との接続抵抗を小さくすることができる。本実施の形態2のその他の製造工程については、前記実施の形態1と同様であるので、その説明を省略する。
2 開口部
3 ノッチ部
4 非ノッチ形成部
5 第1の導電膜と第2の導電膜との接触部
6 基板
7 第1の絶縁膜
8 第2の絶縁膜
9 第2の導電膜
10 第1の導電膜の両側面と接する端面
11 透明導電膜
12 Ta2O5膜(保護絶縁膜)
13 窒化シリコン膜(絶縁膜)
14 導電金属膜
15 絶縁膜
Claims (6)
- 基板上に形成された第1の導電膜と、
前記第1の導電膜上に絶縁膜を介して形成された第2の導電膜と
を備えた半導体装置であって、
前記絶縁膜の一部が開口され、該開口部を介して前記第1の導電膜と前記第2の導電膜とが接続され、前記開口部において前記第1の導電膜と前記第2の導電膜とが重なり合わない領域を備え、前記第1の導電膜および前記第2の導電膜は透明導電膜であることを特徴とする半導体装置。 - 前記開口部における前記第1の導電膜と前記第2の導電膜とが重なり合わない領域は、前記第1の導電膜の形成領域を前記第2の導電膜の形成領域と比較して小さくすることで形成されることを特徴とする請求項1記載の半導体装置。
- 前記絶縁膜はCVD法により形成され、前記絶縁膜の開口部は、プラズマエッチングにより形成されることを特徴とする請求項1または2記載の半導体装置。
- 基板上に形成された第1の導電膜と、
前記第1の導電膜上に絶縁膜を介して形成された第2の導電膜と
を備えた半導体装置の製法であって、
前記絶縁膜を形成する工程と、
前記絶縁膜の一部に開口部を形成する工程と、
前記開口部において、前記第1の導電膜と前記第2の導電膜とが接続され、前記第1の導電膜と前記第2の導電膜とが重なり合わない領域を備えるよう形成する工程
とを含み、前記第1の導電膜および前記第2の導電膜は透明導電膜であることを特徴とする半導体装置の製法。 - 前記開口部において、前記第1の導電膜と前記第2の導電膜とが接続され、前記第1の導電膜と前記第2の導電膜とが重なり合わない領域を備えるよう形成する工程は、前記第1の導電膜の形成領域を前記第2の導電膜の形成領域と比較して小さく形成する工程を含むことを特徴とする請求項4記載の半導体装置の製法。
- 前記絶縁膜を形成する工程は、CVD法により絶縁膜を形成する工程を含み、
前記絶縁膜の一部に開口部を形成する工程は、プラズマエッチングにより開口部を形成する工程を含むことを特徴とする請求項4または5記載の半導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007089206A JP2007258726A (ja) | 2007-03-29 | 2007-03-29 | アクティブマトリクス基板のコンタクトホール形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007089206A JP2007258726A (ja) | 2007-03-29 | 2007-03-29 | アクティブマトリクス基板のコンタクトホール形成方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001203612A Division JP2003017563A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置および半導体装置の製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007258726A true JP2007258726A (ja) | 2007-10-04 |
Family
ID=38632583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007089206A Pending JP2007258726A (ja) | 2007-03-29 | 2007-03-29 | アクティブマトリクス基板のコンタクトホール形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007258726A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59195844A (ja) * | 1983-04-20 | 1984-11-07 | Toshiba Corp | 半導体装置の製造方法 |
JPH05335424A (ja) * | 1992-05-28 | 1993-12-17 | Alps Electric Co Ltd | 絶縁層を介した上部電極と下部電極の導通方法及びその構造 |
JPH07191337A (ja) * | 1993-12-27 | 1995-07-28 | Kyocera Corp | 液晶表示装置およびその製造方法 |
JPH09148271A (ja) * | 1995-11-20 | 1997-06-06 | Sony Corp | コンタクトホール形成方法及び半導体集積回路装置 |
JPH10282520A (ja) * | 1997-04-03 | 1998-10-23 | Hitachi Ltd | 液晶表示装置 |
JP2000323698A (ja) * | 1999-03-11 | 2000-11-24 | Sharp Corp | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
JP2001135640A (ja) * | 1999-11-09 | 2001-05-18 | Seiko Epson Corp | 電極基板及び電気光学装置並びに電極基板の製造方法及び電気光学装置の製造方法 |
-
2007
- 2007-03-29 JP JP2007089206A patent/JP2007258726A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59195844A (ja) * | 1983-04-20 | 1984-11-07 | Toshiba Corp | 半導体装置の製造方法 |
JPH05335424A (ja) * | 1992-05-28 | 1993-12-17 | Alps Electric Co Ltd | 絶縁層を介した上部電極と下部電極の導通方法及びその構造 |
JPH07191337A (ja) * | 1993-12-27 | 1995-07-28 | Kyocera Corp | 液晶表示装置およびその製造方法 |
JPH09148271A (ja) * | 1995-11-20 | 1997-06-06 | Sony Corp | コンタクトホール形成方法及び半導体集積回路装置 |
JPH10282520A (ja) * | 1997-04-03 | 1998-10-23 | Hitachi Ltd | 液晶表示装置 |
JP2000323698A (ja) * | 1999-03-11 | 2000-11-24 | Sharp Corp | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
JP2001135640A (ja) * | 1999-11-09 | 2001-05-18 | Seiko Epson Corp | 電極基板及び電気光学装置並びに電極基板の製造方法及び電気光学装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6297519B1 (en) | TFT substrate with low contact resistance and damage resistant terminals | |
JP4543385B2 (ja) | 液晶表示装置の製造方法 | |
KR101934977B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR101434452B1 (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
JP4752967B2 (ja) | 多層膜の形成方法及び表示パネルの製造方法 | |
JP2010147494A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR20000062586A (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP2011070200A (ja) | アレイ基板及びその製造方法 | |
TW200929545A (en) | Display device and manufacturing method therefor | |
JP2012018970A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 | |
JP2007114360A (ja) | 薄膜トランジスタを備えた液晶表示装置及びその製造方法 | |
JP2007188047A (ja) | 表示装置 | |
JP4184522B2 (ja) | 薄膜トランジスタ基板 | |
JP6196387B2 (ja) | アクティブマトリクス基板 | |
JP5201298B2 (ja) | 液晶表示装置およびその製造方法 | |
JP2006235284A (ja) | 表示装置およびその製造方法 | |
KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
JP2005227538A (ja) | 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法 | |
TWI467724B (zh) | 應用於面板的導電結構及其製造方法 | |
KR100897487B1 (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
USRE39452E1 (en) | TFT substrate with low contact resistance and damage resistant terminals | |
JP2007258726A (ja) | アクティブマトリクス基板のコンタクトホール形成方法 | |
JP2004170724A (ja) | 液晶表示装置の製造方法 | |
JP2003017563A (ja) | 半導体装置および半導体装置の製法 | |
JPH0933949A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110927 |