JP2003017563A - 半導体装置および半導体装置の製法 - Google Patents
半導体装置および半導体装置の製法Info
- Publication number
- JP2003017563A JP2003017563A JP2001203612A JP2001203612A JP2003017563A JP 2003017563 A JP2003017563 A JP 2003017563A JP 2001203612 A JP2001203612 A JP 2001203612A JP 2001203612 A JP2001203612 A JP 2001203612A JP 2003017563 A JP2003017563 A JP 2003017563A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- semiconductor device
- film
- opening
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 絶縁膜を介した導電膜間の接続不良を防止
し、基板上の各導電膜間の良好な接続を得る半導体装置
を提供する。 【解決手段】 基板６上に形成された第１の導電膜１
と、前記第１の導電膜１上に第１の絶縁膜７および第２
の絶縁膜８を介して形成された第２の導電膜９とを備え
た半導体装置。前記絶縁膜７、８の一部が開口され、該
開口部２を介して前記第１の導電膜１と前記第２の導電
膜９とが接続され、前記開口部２において前記第１の導
電膜１と前記第２の導電膜９とが重なり合わない領域を
備えている。
し、基板上の各導電膜間の良好な接続を得る半導体装置
を提供する。 【解決手段】 基板６上に形成された第１の導電膜１
と、前記第１の導電膜１上に第１の絶縁膜７および第２
の絶縁膜８を介して形成された第２の導電膜９とを備え
た半導体装置。前記絶縁膜７、８の一部が開口され、該
開口部２を介して前記第１の導電膜１と前記第２の導電
膜９とが接続され、前記開口部２において前記第１の導
電膜１と前記第２の導電膜９とが重なり合わない領域を
備えている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置および半
導体装置の製法に関する。さらに詳しくは、絶縁膜を介
して配設された複数の導電膜間を、該絶縁膜の開口部を
介して接続した半導体装置および半導体装置の製法に関
し、とくに液晶表示装置および該装置の製法に適用して
好適なものである。
導体装置の製法に関する。さらに詳しくは、絶縁膜を介
して配設された複数の導電膜間を、該絶縁膜の開口部を
介して接続した半導体装置および半導体装置の製法に関
し、とくに液晶表示装置および該装置の製法に適用して
好適なものである。
【０００２】
【従来の技術】従来の液晶表示装置などの半導体装置に
おいて、絶縁膜を介した配線（導電膜）の接続方法が、
たとえば特開昭６３−１３３４７号公報に開示されてい
る。図４は従来技術を説明する開口部（接続部）の断面
図である。図４において、２は開口部（接続部）、６は
基板、１１は透明導電膜、１２はＴａ2Ｏ5膜（保護絶縁
膜）、１３は窒化シリコン膜（絶縁膜）、１４は導電金
属膜を示している。
おいて、絶縁膜を介した配線（導電膜）の接続方法が、
たとえば特開昭６３−１３３４７号公報に開示されてい
る。図４は従来技術を説明する開口部（接続部）の断面
図である。図４において、２は開口部（接続部）、６は
基板、１１は透明導電膜、１２はＴａ2Ｏ5膜（保護絶縁
膜）、１３は窒化シリコン膜（絶縁膜）、１４は導電金
属膜を示している。
【０００３】前記従来技術では、透明導電膜１１上に保
護絶縁膜１２を介して窒化シリコン膜１３を形成し、透
明導電膜の開口部２をケミカルドライプロセスにより、
オーバーハング（出張り）のないなだらかな断面のパタ
ーンとして得ることができる。このため、窒化シリコン
膜１３の上から導電金属膜１４を選択的に被着形成する
ことにより、前記開口部２を通して良好な電気的な接続
が得られ、特性、歩留りおよび信頼性を著しく向上させ
ることができる。
護絶縁膜１２を介して窒化シリコン膜１３を形成し、透
明導電膜の開口部２をケミカルドライプロセスにより、
オーバーハング（出張り）のないなだらかな断面のパタ
ーンとして得ることができる。このため、窒化シリコン
膜１３の上から導電金属膜１４を選択的に被着形成する
ことにより、前記開口部２を通して良好な電気的な接続
が得られ、特性、歩留りおよび信頼性を著しく向上させ
ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
た従来の技術においては、図５に示すような導電膜上に
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法によって絶縁膜を形成し、該絶縁膜にプラ
ズマエッチングによって開口部を形成する際に生じるノ
ッチ（Ｎｏｔｃｈ）に対する対策などについては一切記
載されていない。図５において、１は第１の導電膜、２
は開口部（コンタクトホール）、３は絶縁膜のノッチ
部、６は基板、９は第２の導電膜、１５は絶縁膜であ
る。第１の導電膜１上にＣＶＤ法によって堆積した絶縁
膜１５を形成し、該絶縁膜１５にプラズマエッチングに
よって開口部２を形成する際、図５に示すように絶縁膜
１５の側壁における前記第１の導電膜１との界面にノッ
チ部３が発生し、第２の導電膜９の被覆性が低下し、前
記ノッチ部３において前記第２の導電膜９が切断されて
しまい、第１と第２の導電膜１、９の接続が不可能とな
ってしまうという問題があった。
た従来の技術においては、図５に示すような導電膜上に
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法によって絶縁膜を形成し、該絶縁膜にプラ
ズマエッチングによって開口部を形成する際に生じるノ
ッチ（Ｎｏｔｃｈ）に対する対策などについては一切記
載されていない。図５において、１は第１の導電膜、２
は開口部（コンタクトホール）、３は絶縁膜のノッチ
部、６は基板、９は第２の導電膜、１５は絶縁膜であ
る。第１の導電膜１上にＣＶＤ法によって堆積した絶縁
膜１５を形成し、該絶縁膜１５にプラズマエッチングに
よって開口部２を形成する際、図５に示すように絶縁膜
１５の側壁における前記第１の導電膜１との界面にノッ
チ部３が発生し、第２の導電膜９の被覆性が低下し、前
記ノッチ部３において前記第２の導電膜９が切断されて
しまい、第１と第２の導電膜１、９の接続が不可能とな
ってしまうという問題があった。
【０００５】本発明は、前記問題に鑑みてなされたもの
であって、絶縁膜を介した導電膜間の接続不良を防止
し、基板上の各導電膜間の良好な接続を得る半導体装置
および半導体装置の製法を提供することを目的としてい
る。
であって、絶縁膜を介した導電膜間の接続不良を防止
し、基板上の各導電膜間の良好な接続を得る半導体装置
および半導体装置の製法を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】本発明の第１の半導体装
置は、基板上に形成された第１の導電膜と、前記第１の
導電膜上に絶縁膜を介して形成された第２の導電膜とを
備えた半導体装置であって、前記絶縁膜の一部が開口さ
れ、該開口部を介して前記第１の導電膜と前記第２の導
電膜とが接続され、前記開口部において前記第１の導電
膜と前記第２の導電膜とが重なり合わない領域を備える
ことを特徴とする。
置は、基板上に形成された第１の導電膜と、前記第１の
導電膜上に絶縁膜を介して形成された第２の導電膜とを
備えた半導体装置であって、前記絶縁膜の一部が開口さ
れ、該開口部を介して前記第１の導電膜と前記第２の導
電膜とが接続され、前記開口部において前記第１の導電
膜と前記第２の導電膜とが重なり合わない領域を備える
ことを特徴とする。
【０００７】本発明の第２の半導体装置は、前記第１の
半導体装置において、前記開口部における前記第１の導
電膜と前記第２の導電膜とが重なり合わない領域は、前
記第１の導電膜の形成領域を前記第２の導電膜の形成領
域と比較して小さくすることで形成されることを特徴と
する。
半導体装置において、前記開口部における前記第１の導
電膜と前記第２の導電膜とが重なり合わない領域は、前
記第１の導電膜の形成領域を前記第２の導電膜の形成領
域と比較して小さくすることで形成されることを特徴と
する。
【０００８】本発明の第３の半導体装置は、前記第１ま
たは２の半導体装置において、前記第２の導電膜は透明
導電膜であることを特徴とする。
たは２の半導体装置において、前記第２の導電膜は透明
導電膜であることを特徴とする。
【０００９】本発明の第４の半導体装置は、前記第１、
２または３の半導体装置において、前記第１の導電膜は
透明導電膜であることを特徴とする。
２または３の半導体装置において、前記第１の導電膜は
透明導電膜であることを特徴とする。
【００１０】本発明の第５の半導体装置は、前記第１、
２、３または４の半導体装置において、前記絶縁膜はＣ
ＶＤ法により形成され、前記絶縁膜の開口部は、プラズ
マエッチングにより形成されることを特徴とする。
２、３または４の半導体装置において、前記絶縁膜はＣ
ＶＤ法により形成され、前記絶縁膜の開口部は、プラズ
マエッチングにより形成されることを特徴とする。
【００１１】本発明の第６の半導体装置は、前記第１、
２、３、４または５の半導体装置において、前記開口部
における前記第１の導電膜の両側面において前記絶縁膜
と接しない領域を有することを特徴とする。
２、３、４または５の半導体装置において、前記開口部
における前記第１の導電膜の両側面において前記絶縁膜
と接しない領域を有することを特徴とする。
【００１２】本発明の第１の半導体装置の製法は、基板
上に形成された第１の導電膜と、前記第１の導電膜上に
絶縁膜を介して形成された第２の導電膜とを備えた半導
体装置の製法であって、前記絶縁膜を形成する工程と、
前記絶縁膜の一部に開口部を形成する工程と、前記開口
部において、前記第１の導電膜と前記第２の導電膜とが
接続され、前記第１の導電膜と前記第２の導電膜とが重
なり合わない領域を備えるよう形成する工程とを含むこ
とを特徴とする。
上に形成された第１の導電膜と、前記第１の導電膜上に
絶縁膜を介して形成された第２の導電膜とを備えた半導
体装置の製法であって、前記絶縁膜を形成する工程と、
前記絶縁膜の一部に開口部を形成する工程と、前記開口
部において、前記第１の導電膜と前記第２の導電膜とが
接続され、前記第１の導電膜と前記第２の導電膜とが重
なり合わない領域を備えるよう形成する工程とを含むこ
とを特徴とする。
【００１３】本発明の第２の半導体装置の製法は、前記
第１の半導体装置の製法において、前記開口部におい
て、前記第１の導電膜と前記第２の導電膜とが接続さ
れ、前記第１の導電膜と前記第２の導電膜とが重なり合
わない領域を備えるよう形成する工程は、前記第１の導
電膜の形成領域を前記第２の導電膜の形成領域と比して
小さく形成する工程を含むことを特徴とする。
第１の半導体装置の製法において、前記開口部におい
て、前記第１の導電膜と前記第２の導電膜とが接続さ
れ、前記第１の導電膜と前記第２の導電膜とが重なり合
わない領域を備えるよう形成する工程は、前記第１の導
電膜の形成領域を前記第２の導電膜の形成領域と比して
小さく形成する工程を含むことを特徴とする。
【００１４】本発明の第３の半導体装置の製法は、前記
第１または２の半導体装置の製法において、前記第２の
導電膜は透明導電膜であることを特徴とする。
第１または２の半導体装置の製法において、前記第２の
導電膜は透明導電膜であることを特徴とする。
【００１５】本発明の第４の半導体装置の製法は、前記
第１、２または３の半導体装置の製法において、前記第
１の導電膜は透明導電膜であることを特徴とする。
第１、２または３の半導体装置の製法において、前記第
１の導電膜は透明導電膜であることを特徴とする。
【００１６】本発明の第５の半導体装置の製法は、前記
第１、２、３または４の半導体装置の製造半導体装置の
製法において、前記絶縁膜を形成する工程は、ＣＶＤ法
により絶縁膜を形成する工程を含み、前記絶縁膜の一部
に開口部を形成する工程は、プラズマエッチングにより
開口部を形成する工程を含むことを特徴とする。
第１、２、３または４の半導体装置の製造半導体装置の
製法において、前記絶縁膜を形成する工程は、ＣＶＤ法
により絶縁膜を形成する工程を含み、前記絶縁膜の一部
に開口部を形成する工程は、プラズマエッチングにより
開口部を形成する工程を含むことを特徴とする。
【００１７】本発明の第６の半導体装置の製法は、前記
第１、２、３、４または５の半導体装置の製法におい
て、前記開口部において、前記第１の導電膜と前記第２
の導電膜とが接続され、前記第１の導電膜と前記第２の
導電膜とが重なり合わない領域を備えるよう形成する工
程は、前記第１の導電膜の両側面において前記絶縁膜と
接しない領域を形成する工程を含むことを特徴とする。
第１、２、３、４または５の半導体装置の製法におい
て、前記開口部において、前記第１の導電膜と前記第２
の導電膜とが接続され、前記第１の導電膜と前記第２の
導電膜とが重なり合わない領域を備えるよう形成する工
程は、前記第１の導電膜の両側面において前記絶縁膜と
接しない領域を形成する工程を含むことを特徴とする。
【００１８】
【発明の実施の形態】実施の形態１
絶縁性基板またはシリコン基板などの基板上にアモルフ
ァスシリコン（ａ−Ｓｉ）、ポリシリコン（ｐ−Ｓｉ）
などの半導体を積層した半導体装置は、導電膜により形
成された各配線を絶縁膜などを介して多層形成する場
合、該各配線を接続する必要がある。本発明の実施の形
態１について、以下、添付図面を参照しつつ説明する。
ァスシリコン（ａ−Ｓｉ）、ポリシリコン（ｐ−Ｓｉ）
などの半導体を積層した半導体装置は、導電膜により形
成された各配線を絶縁膜などを介して多層形成する場
合、該各配線を接続する必要がある。本発明の実施の形
態１について、以下、添付図面を参照しつつ説明する。
【００１９】図１は本発明の実施の形態１にかかわる半
導体装置の製法における工程を説明する平面図であり、
図２（ａ）〜（ｄ）は図１における製造工程のＸ−Ｘ線
断面図および次工程を説明する断面図である。図１〜２
において、１は第１の導電膜、２は開口部（接続部）、
３は絶縁膜のノッチ部、４は非ノッチ形成部、５は第１
の導電膜と第２の導電膜との接触部、６は、たとえば絶
縁性基板などの基板、７は第１の絶縁膜、８は第２の絶
縁膜、９は第２の導電膜を示している。
導体装置の製法における工程を説明する平面図であり、
図２（ａ）〜（ｄ）は図１における製造工程のＸ−Ｘ線
断面図および次工程を説明する断面図である。図１〜２
において、１は第１の導電膜、２は開口部（接続部）、
３は絶縁膜のノッチ部、４は非ノッチ形成部、５は第１
の導電膜と第２の導電膜との接触部、６は、たとえば絶
縁性基板などの基板、７は第１の絶縁膜、８は第２の絶
縁膜、９は第２の導電膜を示している。
【００２０】図１〜２に示されるように、基板上に（図
１においては全面に基板が形成されるため図示すること
を省略する）第１の導電膜１が形成されたのち、該第１
の導電膜１と第１の絶縁膜７を介して第２の絶縁膜８が
形成される場合、図１では簡略化のため図示を省略して
いるが、第２の導電膜９が図１における全面に形成され
る。そして、該第１の導電膜１と第２の導電膜９とのあ
いだで電気的に接続させる場合は、図１において２で示
すような開口部（接続部）を形成し、いわゆるコンタク
トホールを形成する必要がある。
１においては全面に基板が形成されるため図示すること
を省略する）第１の導電膜１が形成されたのち、該第１
の導電膜１と第１の絶縁膜７を介して第２の絶縁膜８が
形成される場合、図１では簡略化のため図示を省略して
いるが、第２の導電膜９が図１における全面に形成され
る。そして、該第１の導電膜１と第２の導電膜９とのあ
いだで電気的に接続させる場合は、図１において２で示
すような開口部（接続部）を形成し、いわゆるコンタク
トホールを形成する必要がある。
【００２１】以下、その製造工程について図２に基づい
て説明する。まず、絶縁性基板などの基板６上に、第１
層の導電膜を成膜する。第１層の導電膜としては、たと
えばＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｍｏや、これらに他の物
質を添加した合金またはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ
Ｏｘｉｄｅ）、アモルファスシリコン（ａ−Ｓｉ）、
ポリシリコン（ｐ−Ｓｉ）などからなる導電膜が用いら
れる。ついで写真製版工程により第１層の導電膜をパタ
ーニングすることにより、図２（ａ）に示すような第１
の導電膜１のパターンを形成する。なお、液晶表示装置
などに適用する場合、第１の導電膜１がＡｌ、Ｃｒ、Ｃ
ｕ、Ｔａ、Ｍｏやそれらの合金である不透明導電膜であ
る場合は、走査線または信号線などの各種パターンを形
成し、透明導電膜（ＩＴＯ）である場合は画素電極など
を形成する。
て説明する。まず、絶縁性基板などの基板６上に、第１
層の導電膜を成膜する。第１層の導電膜としては、たと
えばＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｍｏや、これらに他の物
質を添加した合金またはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ
Ｏｘｉｄｅ）、アモルファスシリコン（ａ−Ｓｉ）、
ポリシリコン（ｐ−Ｓｉ）などからなる導電膜が用いら
れる。ついで写真製版工程により第１層の導電膜をパタ
ーニングすることにより、図２（ａ）に示すような第１
の導電膜１のパターンを形成する。なお、液晶表示装置
などに適用する場合、第１の導電膜１がＡｌ、Ｃｒ、Ｃ
ｕ、Ｔａ、Ｍｏやそれらの合金である不透明導電膜であ
る場合は、走査線または信号線などの各種パターンを形
成し、透明導電膜（ＩＴＯ）である場合は画素電極など
を形成する。
【００２２】そののち、ＣＶＤ法により、図２（ｂ）に
示すように第１の絶縁膜７および第２の絶縁膜８を形成
する。液晶表示装置などの場合、該第２の絶縁膜８を形
成する前に、半導体膜を第１の絶縁膜７に連続して形成
し、必要であればパターニングを行なう。たとえばアク
ティブマトリクス型であれば、トランジスタのチャネル
部を形成する。第１の絶縁膜７と第２の絶縁膜８として
は、ＳｉＮｘ，ＳｉＯｘ、ＳｉＯｘＮｙやこれらの積層
膜が用いられる。半導体膜としては、ａ−Ｓｉまたはｐ
−Ｓｉなどが用いられる。
示すように第１の絶縁膜７および第２の絶縁膜８を形成
する。液晶表示装置などの場合、該第２の絶縁膜８を形
成する前に、半導体膜を第１の絶縁膜７に連続して形成
し、必要であればパターニングを行なう。たとえばアク
ティブマトリクス型であれば、トランジスタのチャネル
部を形成する。第１の絶縁膜７と第２の絶縁膜８として
は、ＳｉＮｘ，ＳｉＯｘ、ＳｉＯｘＮｙやこれらの積層
膜が用いられる。半導体膜としては、ａ−Ｓｉまたはｐ
−Ｓｉなどが用いられる。
【００２３】つぎに第１の導電膜１と後述する第２の導
電膜９との導通をとるため、図２（ｃ）に示すように前
記第１の絶縁膜７と第２の絶縁膜８に開口部（接続部）
２を形成する（コンタクトホールを形成する）。該絶縁
膜７、８のエッチング方法としては、プラズマエッチン
グ法により、開口部（接続部）２を形成する。ＣＶＤ法
によって第１の導電膜１上に形成された絶縁膜７、８に
プラズマエッチングでコンタクトホールを形成する場
合、該絶縁膜７の側壁において第１の導電膜１との界面
に欠落部であるノッチ部３が生じることが多い。第２の
導電膜９として、ＩＴＯを用いる場合、高抵抗であるた
め０．１μｍ程度の薄膜で用いる場合が多く、その他の
不透明導電膜を用いた場合と比較してノッチ部での断線
が生じやすくなる。
電膜９との導通をとるため、図２（ｃ）に示すように前
記第１の絶縁膜７と第２の絶縁膜８に開口部（接続部）
２を形成する（コンタクトホールを形成する）。該絶縁
膜７、８のエッチング方法としては、プラズマエッチン
グ法により、開口部（接続部）２を形成する。ＣＶＤ法
によって第１の導電膜１上に形成された絶縁膜７、８に
プラズマエッチングでコンタクトホールを形成する場
合、該絶縁膜７の側壁において第１の導電膜１との界面
に欠落部であるノッチ部３が生じることが多い。第２の
導電膜９として、ＩＴＯを用いる場合、高抵抗であるた
め０．１μｍ程度の薄膜で用いる場合が多く、その他の
不透明導電膜を用いた場合と比較してノッチ部での断線
が生じやすくなる。
【００２４】ノッチ部が生じる原因としては、第１の導
電膜１と第１の絶縁膜７との密着性（絶縁膜の膜質）お
よびＣＶＤ法またはプラズマエッチングの条件などによ
るものと考えられるが、第１の導電膜１にＩＴＯなどの
透明導電膜を用いた場合、当該ＩＴＯ膜上に絶縁膜を堆
積すると、その界面近傍の絶縁膜は酸素原子をより多く
含有するようになる。その結果として、その他の部分の
絶縁膜とのエッチングレートが異なってしまい、とくに
ノッチが生じやすくなる。したがって、本実施の形態に
おいては、図２（ｃ）に示されるように、開口部２にお
いて第１の導電膜１と後述する第２の導電膜９とが重な
り合わない領域Ｒを図２（ｃ）の開口部においては略左
半分に設けており、さらに図２（ｃ）においては第１の
導電膜１の形成領域を第２の導電膜９の形成領域と比較
して小さく形成することで、第１の導電膜１の少なくと
も１つの側面が第１の絶縁膜７と接しない構成としてい
る。
電膜１と第１の絶縁膜７との密着性（絶縁膜の膜質）お
よびＣＶＤ法またはプラズマエッチングの条件などによ
るものと考えられるが、第１の導電膜１にＩＴＯなどの
透明導電膜を用いた場合、当該ＩＴＯ膜上に絶縁膜を堆
積すると、その界面近傍の絶縁膜は酸素原子をより多く
含有するようになる。その結果として、その他の部分の
絶縁膜とのエッチングレートが異なってしまい、とくに
ノッチが生じやすくなる。したがって、本実施の形態に
おいては、図２（ｃ）に示されるように、開口部２にお
いて第１の導電膜１と後述する第２の導電膜９とが重な
り合わない領域Ｒを図２（ｃ）の開口部においては略左
半分に設けており、さらに図２（ｃ）においては第１の
導電膜１の形成領域を第２の導電膜９の形成領域と比較
して小さく形成することで、第１の導電膜１の少なくと
も１つの側面が第１の絶縁膜７と接しない構成としてい
る。
【００２５】つぎに第２層の導電膜を成膜する。第２層
の導電膜としては、たとえばＡｌ、Ｃｒ、Ｃｕ、Ｔａ、
Ｍｏやこれらに他の物質を添加した合金、ＩＴＯ、ａ−
Ｓｉ、ｐ−Ｓｉなどからなる導電膜、異種の導電膜を積
層したもの、または膜厚方向に組成の異なるものを用い
ることができる。そして、写真製版工程により第２の導
電膜９をパターニングすることにより、図２（ｄ）に示
すような第２の導電膜９のパターンを形成する。なお、
液晶表示装置などに適用する場合、第２の導電膜９がＡ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｍｏやそれらの合金である不透
明導電膜である場合は、走査線または信号線などの各種
パターンを形成し、透明導電膜（ＩＴＯ）である場合は
画素電極などを形成する。
の導電膜としては、たとえばＡｌ、Ｃｒ、Ｃｕ、Ｔａ、
Ｍｏやこれらに他の物質を添加した合金、ＩＴＯ、ａ−
Ｓｉ、ｐ−Ｓｉなどからなる導電膜、異種の導電膜を積
層したもの、または膜厚方向に組成の異なるものを用い
ることができる。そして、写真製版工程により第２の導
電膜９をパターニングすることにより、図２（ｄ）に示
すような第２の導電膜９のパターンを形成する。なお、
液晶表示装置などに適用する場合、第２の導電膜９がＡ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｍｏやそれらの合金である不透
明導電膜である場合は、走査線または信号線などの各種
パターンを形成し、透明導電膜（ＩＴＯ）である場合は
画素電極などを形成する。
【００２６】以上のような構成とすることで、図２
（ｄ）に示すように開口部２において第１の導電膜１の
一側面は第１の絶縁膜７と接しないことから、絶縁膜７
の開口部の側壁において第１の導電膜１との界面でノッ
チを形成しない領域の非ノッチ形成部４が得られ、第２
の導電膜９を形成したのちに、ノッチ部３で第２の導電
膜９が切断されたとしても、非ノッチ形成部４で第２の
導電膜９が切断されていないことから、接触部５にて第
１の導電膜１と第２の導電膜９とが電気的に接続され、
接続不良を防止することができる。
（ｄ）に示すように開口部２において第１の導電膜１の
一側面は第１の絶縁膜７と接しないことから、絶縁膜７
の開口部の側壁において第１の導電膜１との界面でノッ
チを形成しない領域の非ノッチ形成部４が得られ、第２
の導電膜９を形成したのちに、ノッチ部３で第２の導電
膜９が切断されたとしても、非ノッチ形成部４で第２の
導電膜９が切断されていないことから、接触部５にて第
１の導電膜１と第２の導電膜９とが電気的に接続され、
接続不良を防止することができる。
【００２７】実施の形態２
本発明の実施の形態２を図３を参照しつつ説明する。図
３（ａ）は本発明の実施の形態２にかかわる半導体装置
の製法における工程を説明する平面図であり、図３
（ｂ）は図３（ａ）のＹ−Ｙ線断面における工程を説明
する断面図である。図３（ａ）〜（ｂ）において、図１
〜２と同じ構成部分については同一符号を付しており、
以下、両者の差異について説明する。図３は、実施の形
態１とは異なり、開口部２において、第１の導電膜１と
第２の導電膜９とが重なり合わない領域Ｒ、かつ第１の
導電膜１の両側面が第１の絶縁膜７および第２の絶縁膜
８と接しない領域を有していることを特徴としている。
図３のような構成とすることにより、図３（ｂ）の断面
図から明らかなように、第１の導電膜１の両側面が第１
の絶縁膜７および第２の絶縁膜８と接していないことか
ら、第１の絶縁膜７にノッチ部が生じておらず、第１の
導電膜１と第２の導電膜９との接触面積が増大し、第１
の導電膜１と第２の導電膜９との接続抵抗を小さくする
ことができる。本実施の形態２のその他の製造工程につ
いては、前記実施の形態１と同様であるので、その説明
を省略する。
３（ａ）は本発明の実施の形態２にかかわる半導体装置
の製法における工程を説明する平面図であり、図３
（ｂ）は図３（ａ）のＹ−Ｙ線断面における工程を説明
する断面図である。図３（ａ）〜（ｂ）において、図１
〜２と同じ構成部分については同一符号を付しており、
以下、両者の差異について説明する。図３は、実施の形
態１とは異なり、開口部２において、第１の導電膜１と
第２の導電膜９とが重なり合わない領域Ｒ、かつ第１の
導電膜１の両側面が第１の絶縁膜７および第２の絶縁膜
８と接しない領域を有していることを特徴としている。
図３のような構成とすることにより、図３（ｂ）の断面
図から明らかなように、第１の導電膜１の両側面が第１
の絶縁膜７および第２の絶縁膜８と接していないことか
ら、第１の絶縁膜７にノッチ部が生じておらず、第１の
導電膜１と第２の導電膜９との接触面積が増大し、第１
の導電膜１と第２の導電膜９との接続抵抗を小さくする
ことができる。本実施の形態２のその他の製造工程につ
いては、前記実施の形態１と同様であるので、その説明
を省略する。
【００２８】前述したように、本実施の形態２の構成と
することで、実施の形態１と同様の効果が得られるとと
もに、第１の導電膜１と第２の導電膜９との接続抵抗を
も低減させることができる。
することで、実施の形態１と同様の効果が得られるとと
もに、第１の導電膜１と第２の導電膜９との接続抵抗を
も低減させることができる。
【００２９】また、本実施の形態２においては、開口部
２において第１の導電膜１の両側面が第１の絶縁膜７と
接しない領域を有する構成について説明を行なったが、
該両側面と接する端面１０についても前記絶縁膜７と接
しない構成としてもよく、この場合はさらに第１の導電
膜１と第２の導電膜９との接触面積が増大し、さらなる
接続抵抗の低減が可能となる。
２において第１の導電膜１の両側面が第１の絶縁膜７と
接しない領域を有する構成について説明を行なったが、
該両側面と接する端面１０についても前記絶縁膜７と接
しない構成としてもよく、この場合はさらに第１の導電
膜１と第２の導電膜９との接触面積が増大し、さらなる
接続抵抗の低減が可能となる。
【００３０】前記実施の形態１、２における第１の導電
膜１と第２の導電膜９としては、液晶表示装置における
視野角範囲の改善方法として、画素電極（ＩＴＯなどの
透明導電膜）を絶縁膜を介して２層積層し、１画素内に
おいて該２層の画素電極が重なり合わない領域を設ける
ことで、対向基板と画素電極とのあいだの液晶印加電圧
が異なる領域を設けて、広視野角化する方法が提案され
ているが、その際の上層画素電極と下層画素電極を接続
する場合にも有効である。
膜１と第２の導電膜９としては、液晶表示装置における
視野角範囲の改善方法として、画素電極（ＩＴＯなどの
透明導電膜）を絶縁膜を介して２層積層し、１画素内に
おいて該２層の画素電極が重なり合わない領域を設ける
ことで、対向基板と画素電極とのあいだの液晶印加電圧
が異なる領域を設けて、広視野角化する方法が提案され
ているが、その際の上層画素電極と下層画素電極を接続
する場合にも有効である。
【００３１】また、前記実施の形態１、２においては、
第１と第２の導電膜とのあいだの絶縁膜は２層形成され
る構成、また第１の導電膜については基板上に直接形成
される場合について説明を行なっているが、この層構成
に限定されることなく、絶縁膜が１層の構成、またはそ
の他の絶縁膜、導電膜を介して第１の導電膜が形成され
る構成であっても何ら差し支えないことはいうまでもな
い。
第１と第２の導電膜とのあいだの絶縁膜は２層形成され
る構成、また第１の導電膜については基板上に直接形成
される場合について説明を行なっているが、この層構成
に限定されることなく、絶縁膜が１層の構成、またはそ
の他の絶縁膜、導電膜を介して第１の導電膜が形成され
る構成であっても何ら差し支えないことはいうまでもな
い。
【００３２】さらに、本発明が適用可能な半導体装置と
しては、液晶を用いた半導体装置の他に、絶縁膜を介し
て複数の導電膜を有し、該導電膜間を接続する構成を具
備したあらゆる半導体装置をあげることができる。
しては、液晶を用いた半導体装置の他に、絶縁膜を介し
て複数の導電膜を有し、該導電膜間を接続する構成を具
備したあらゆる半導体装置をあげることができる。
【００３３】
【発明の効果】本発明の第１の半導体装置は、基板上に
形成された第１の導電膜と、前記第１の導電膜上に絶縁
膜を介して形成された第２の導電膜とを備えた半導体装
置であって、前記絶縁膜の一部が開口され、該開口部を
介して前記第１の導電膜と前記第２の導電膜とが接続さ
れ、前記開口部において前記第１の導電膜と前記第２の
導電膜とが重なり合わない領域を備えているので、第１
の導電膜と第２の導電膜とを切断不良なく接続すること
ができる。
形成された第１の導電膜と、前記第１の導電膜上に絶縁
膜を介して形成された第２の導電膜とを備えた半導体装
置であって、前記絶縁膜の一部が開口され、該開口部を
介して前記第１の導電膜と前記第２の導電膜とが接続さ
れ、前記開口部において前記第１の導電膜と前記第２の
導電膜とが重なり合わない領域を備えているので、第１
の導電膜と第２の導電膜とを切断不良なく接続すること
ができる。
【００３４】また、本発明の第２の半導体装置は、前記
第１の半導体装置において、前記開口部における前記第
１の導電膜と前記第２の導電膜とが重なり合わない領域
は、前記第１の導電膜の形成領域を前記第２の導電膜の
形成領域と比して小さくすることで形成されているの
で、第１の導電膜と第２の導電膜とを切断不良なく接続
することができる。
第１の半導体装置において、前記開口部における前記第
１の導電膜と前記第２の導電膜とが重なり合わない領域
は、前記第１の導電膜の形成領域を前記第２の導電膜の
形成領域と比して小さくすることで形成されているの
で、第１の導電膜と第２の導電膜とを切断不良なく接続
することができる。
【００３５】また、本発明の第３の半導体装置は、前記
第１または２の半導体装置において、前記第２の導電膜
は透明導電膜であるので、第１の導電膜と透明導電膜と
を切断不良なく接続することができる。
第１または２の半導体装置において、前記第２の導電膜
は透明導電膜であるので、第１の導電膜と透明導電膜と
を切断不良なく接続することができる。
【００３６】また、本発明の第４の半導体装置は、前記
第１、２または３の半導体装置において、前記第１の導
電膜は透明導電膜であるので、透明導電膜と第２の導電
膜とを切断不良なく接続することができる。
第１、２または３の半導体装置において、前記第１の導
電膜は透明導電膜であるので、透明導電膜と第２の導電
膜とを切断不良なく接続することができる。
【００３７】また、本発明の第５の半導体装置は、前記
第１、２、３または４の半導体装置において、前記絶縁
膜はＣＶＤ法により形成され、前記絶縁膜の開口部は、
プラズマエッチングにより形成されているので、第１の
導電膜と第２の導電膜とを切断不良なく接続することが
できる。
第１、２、３または４の半導体装置において、前記絶縁
膜はＣＶＤ法により形成され、前記絶縁膜の開口部は、
プラズマエッチングにより形成されているので、第１の
導電膜と第２の導電膜とを切断不良なく接続することが
できる。
【００３８】また、本発明の第６の半導体装置は、前記
第１の半導体装置において、前記開口部における前記第
１の導電膜の両側面において前記絶縁膜と接しない領域
を有するので、第１の導電膜と第２の導電膜とを切断不
良なく接続することができ、さらに接続抵抗の低減も可
能となる。
第１の半導体装置において、前記開口部における前記第
１の導電膜の両側面において前記絶縁膜と接しない領域
を有するので、第１の導電膜と第２の導電膜とを切断不
良なく接続することができ、さらに接続抵抗の低減も可
能となる。
【００３９】さらに本発明の第１の半導体装置の製法
は、基板上に形成された第１の導電膜と、前記第１の導
電膜上に絶縁膜を介して形成された第２の導電膜とを備
えた半導体装置の製法であって、前記絶縁膜を形成する
工程と、前記絶縁膜の一部に開口部を形成する工程と、
前記開口部において、前記第１の導電膜と前記第２の導
電膜とが接続され、前記第１の導電膜と前記第２の導電
膜とが重なり合わない領域を備えるよう形成する工程と
を含んでいるので、第１の導電膜と第２の導電膜とを切
断不良なく接続した半導体装置を得ることができる。
は、基板上に形成された第１の導電膜と、前記第１の導
電膜上に絶縁膜を介して形成された第２の導電膜とを備
えた半導体装置の製法であって、前記絶縁膜を形成する
工程と、前記絶縁膜の一部に開口部を形成する工程と、
前記開口部において、前記第１の導電膜と前記第２の導
電膜とが接続され、前記第１の導電膜と前記第２の導電
膜とが重なり合わない領域を備えるよう形成する工程と
を含んでいるので、第１の導電膜と第２の導電膜とを切
断不良なく接続した半導体装置を得ることができる。
【００４０】また、本発明の第２の半導体装置の製法
は、前記第１の半導体装置の製法において、前記開口部
において、前記第１の導電膜と前記第２の導電膜とが接
続され、前記第１の導電膜と前記第２の導電膜とが重な
り合わない領域を備えるよう形成する工程は、前記第１
の導電膜の形成領域を前記第２の導電膜の形成領域と比
して小さく形成する工程を含んでいるので、第１の導電
膜と第２の導電膜とを切断不良なく接続した半導体装置
を得ることができる。
は、前記第１の半導体装置の製法において、前記開口部
において、前記第１の導電膜と前記第２の導電膜とが接
続され、前記第１の導電膜と前記第２の導電膜とが重な
り合わない領域を備えるよう形成する工程は、前記第１
の導電膜の形成領域を前記第２の導電膜の形成領域と比
して小さく形成する工程を含んでいるので、第１の導電
膜と第２の導電膜とを切断不良なく接続した半導体装置
を得ることができる。
【００４１】また、本発明の第３の半導体装置の製法
は、前記第１または２の半導体装置の製法において、前
記第２の導電膜は透明導電膜であるので、第１の導電膜
と透明導電膜とを切断不良なく接続した半導体装置を得
ることができる。
は、前記第１または２の半導体装置の製法において、前
記第２の導電膜は透明導電膜であるので、第１の導電膜
と透明導電膜とを切断不良なく接続した半導体装置を得
ることができる。
【００４２】また、本発明の第４の半導体装置の製法
は、前記第１、２または３の半導体装置の製法におい
て、前記第１の導電膜は透明導電膜であるので、透明導
電膜と第２の導電膜とを切断不良なく接続した半導体装
置を得ることができる。
は、前記第１、２または３の半導体装置の製法におい
て、前記第１の導電膜は透明導電膜であるので、透明導
電膜と第２の導電膜とを切断不良なく接続した半導体装
置を得ることができる。
【００４３】また、本発明の第５の半導体装置の製法
は、前記第１、２、３または４の半導体装置の製造半導
体装置の製法において、前記絶縁膜を形成する工程は、
ＣＶＤ法により絶縁膜を形成する工程を含み、前記絶縁
膜の一部に開口部を形成する工程は、プラズマエッチン
グにより開口部を形成する工程を含んでいるので、第１
の導電膜と第２の導電膜とを切断不良なく接続した半導
体装置を得ることができる。
は、前記第１、２、３または４の半導体装置の製造半導
体装置の製法において、前記絶縁膜を形成する工程は、
ＣＶＤ法により絶縁膜を形成する工程を含み、前記絶縁
膜の一部に開口部を形成する工程は、プラズマエッチン
グにより開口部を形成する工程を含んでいるので、第１
の導電膜と第２の導電膜とを切断不良なく接続した半導
体装置を得ることができる。
【００４４】また、本発明の第６の半導体装置の製法
は、前記第１の半導体装置の製法において、前記開口部
において、前記第１の導電膜と前記第２の導電膜とが接
続され、前記第１の導電膜と前記第２の導電膜とが重な
り合わない領域を備えるよう形成する工程は、前記第１
の導電膜の両側面において前記絶縁膜と接しない領域を
形成する工程を含んでいるので、第１の導電膜と第２の
導電膜とを切断不良なく接続し、さらに接続抵抗を低減
した半導体装置を得ることができる。
は、前記第１の半導体装置の製法において、前記開口部
において、前記第１の導電膜と前記第２の導電膜とが接
続され、前記第１の導電膜と前記第２の導電膜とが重な
り合わない領域を備えるよう形成する工程は、前記第１
の導電膜の両側面において前記絶縁膜と接しない領域を
形成する工程を含んでいるので、第１の導電膜と第２の
導電膜とを切断不良なく接続し、さらに接続抵抗を低減
した半導体装置を得ることができる。
【図１】本発明の実施の形態１にかかわる半導体装置の
製法における工程を説明する平面図である。
製法における工程を説明する平面図である。
【図２】図２（ａ）は図１のＸ−Ｘ線断面図であり、図
２（ｂ）〜（ｄ）は半導体装置の製法における次工程を
説明する断面図である。
２（ｂ）〜（ｄ）は半導体装置の製法における次工程を
説明する断面図である。
【図３】図３（ａ）は本発明の実施の形態２にかかわる
半導体装置の製法を説明する平面図および図３（ｂ）は
図３（ａ）のＹ−Ｙ線断面における工程を説明する断面
図である。
半導体装置の製法を説明する平面図および図３（ｂ）は
図３（ａ）のＹ−Ｙ線断面における工程を説明する断面
図である。
【図４】従来の半導体装置における開口部を示す断面図
である。
である。
【図５】従来の半導体装置におけるノッチ発生時の開口
部を示す断面図である。
部を示す断面図である。
１ 第１の導電膜
２ 開口部
３ ノッチ部
４ 非ノッチ形成部
５ 第１の導電膜と第２の導電膜との接触部
６ 基板
７ 第１の絶縁膜
８ 第２の絶縁膜
９ 第２の導電膜
１０ 第１の導電膜の両側面と接する端面
１１ 透明導電膜
１２ Ｔａ2Ｏ5膜（保護絶縁膜）
１３ 窒化シリコン膜（絶縁膜）
１４ 導電金属膜
１５ 絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 日野 輝重
熊本県菊池郡西合志町御代志997番地 株
式会社アドバンスト・ディスプレイ内
Ｆターム(参考） 4M104 AA01 AA10 BB01 BB02 BB13
BB16 BB17 BB36 BB40 CC01
DD08 DD16 DD17 DD18 EE08
EE12 EE14 GG20 HH13 HH15
5F033 GG03 HH04 HH05 HH08 HH11
HH17 HH20 HH21 HH38 JJ01
JJ04 JJ05 JJ08 JJ11 JJ17
JJ20 JJ21 JJ38 KK04 KK05
KK08 KK11 KK17 KK20 KK21
KK38 LL04 NN29 QQ08 QQ09
QQ10 QQ12 QQ37 RR01 RR04
RR06 RR08 SS11 TT02 VV00
XX02 XX09
5F110 AA26 BB02 EE02 EE03 EE04
EE06 EE07 FF02 FF03 FF04
GG02 GG13 GG15 QQ04
Claims (12)
- 【請求項１】 基板上に形成された第１の導電膜と、前
記第１の導電膜上に絶縁膜を介して形成された第２の導
電膜とを備えた半導体装置であって、前記絶縁膜の一部
が開口され、該開口部を介して前記第１の導電膜と前記
第２の導電膜とが接続され、前記開口部において前記第
１の導電膜と前記第２の導電膜とが重なり合わない領域
を備えることを特徴とする半導体装置。 - 【請求項２】 前記開口部における前記第１の導電膜と
前記第２の導電膜とが重なり合わない領域は、前記第１
の導電膜の形成領域を前記第２の導電膜の形成領域と比
較して小さくすることで形成されることを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 前記第２の導電膜は透明導電膜であるこ
とを特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 前記第１の導電膜は透明導電膜であるこ
とを特徴とする請求項１、２または３記載の半導体装
置。 - 【請求項５】 前記絶縁膜はＣＶＤ法により形成され、
前記絶縁膜の開口部は、プラズマエッチングにより形成
されることを特徴とする請求項１、２、３または４記載
の半導体装置。 - 【請求項６】 前記開口部における前記第１の導電膜の
両側面において、前記絶縁膜と接しない領域を有するこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項７】 基板上に形成された第１の導電膜と、前
記第１の導電膜上に絶縁膜を介して形成された第２の導
電膜とを備えた半導体装置の製法であって、前記絶縁膜
を形成する工程と、前記絶縁膜の一部に開口部を形成す
る工程と、前記開口部において、前記第１の導電膜と前
記第２の導電膜とが接続され、前記第１の導電膜と前記
第２の導電膜とが重なり合わない領域を備えるよう形成
する工程とを含むことを特徴とする半導体装置の製法。 - 【請求項８】 前記開口部において、前記第１の導電膜
と前記第２の導電膜とが接続され、前記第１の導電膜と
前記第２の導電膜とが重なり合わない領域を備えるよう
形成する工程は、前記第１の導電膜の形成領域を前記第
２の導電膜の形成領域と比較して小さく形成する工程を
含むことを特徴とする請求項７記載の半導体装置の製
法。 - 【請求項９】 前記第２の導電膜は透明導電膜であるこ
とを特徴とする請求項７または８記載の半導体装置の製
法。 - 【請求項１０】 前記第１の導電膜は透明導電膜である
ことを特徴とする請求項７、８または９記載の半導体装
置の製法。 - 【請求項１１】 前記絶縁膜を形成する工程は、ＣＶＤ
法により絶縁膜を形成する工程を含み、前記絶縁膜の一
部に開口部を形成する工程は、プラズマエッチングによ
り開口部を形成する工程を含むことを特徴とする請求項
７、８、９または１０記載の半導体装置の製法。 - 【請求項１２】 前記開口部において、前記第１の導電
膜と前記第２の導電膜とが接続され、前記第１の導電膜
と前記第２の導電膜とが重なり合わない領域を備えるよ
う形成する工程は、前記第１の導電膜の両側面において
前記絶縁膜と接しない領域を形成する工程を含むことを
特徴とする請求項７記載の半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203612A JP2003017563A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置および半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203612A JP2003017563A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置および半導体装置の製法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007089206A Division JP2007258726A (ja) | 2007-03-29 | 2007-03-29 | アクティブマトリクス基板のコンタクトホール形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017563A true JP2003017563A (ja) | 2003-01-17 |
Family
ID=19040218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001203612A Pending JP2003017563A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置および半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017563A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010166068A (ja) * | 2005-02-03 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2011033817A1 (ja) * | 2009-09-17 | 2011-03-24 | シャープ株式会社 | 配線基板の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195844A (ja) * | 1983-04-20 | 1984-11-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05335424A (ja) * | 1992-05-28 | 1993-12-17 | Alps Electric Co Ltd | 絶縁層を介した上部電極と下部電極の導通方法及びその構造 |
| JPH07191337A (ja) * | 1993-12-27 | 1995-07-28 | Kyocera Corp | 液晶表示装置およびその製造方法 |
| JPH09148271A (ja) * | 1995-11-20 | 1997-06-06 | Sony Corp | コンタクトホール形成方法及び半導体集積回路装置 |
| JP2000323698A (ja) * | 1999-03-11 | 2000-11-24 | Sharp Corp | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
| JP2001135640A (ja) * | 1999-11-09 | 2001-05-18 | Seiko Epson Corp | 電極基板及び電気光学装置並びに電極基板の製造方法及び電気光学装置の製造方法 |
-
2001
- 2001-07-04 JP JP2001203612A patent/JP2003017563A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195844A (ja) * | 1983-04-20 | 1984-11-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05335424A (ja) * | 1992-05-28 | 1993-12-17 | Alps Electric Co Ltd | 絶縁層を介した上部電極と下部電極の導通方法及びその構造 |
| JPH07191337A (ja) * | 1993-12-27 | 1995-07-28 | Kyocera Corp | 液晶表示装置およびその製造方法 |
| JPH09148271A (ja) * | 1995-11-20 | 1997-06-06 | Sony Corp | コンタクトホール形成方法及び半導体集積回路装置 |
| JP2000323698A (ja) * | 1999-03-11 | 2000-11-24 | Sharp Corp | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
| JP2001135640A (ja) * | 1999-11-09 | 2001-05-18 | Seiko Epson Corp | 電極基板及び電気光学装置並びに電極基板の製造方法及び電気光学装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010166068A (ja) * | 2005-02-03 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2011033817A1 (ja) * | 2009-09-17 | 2011-03-24 | シャープ株式会社 | 配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562645B2 (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| US6897479B2 (en) | ITO film contact structure, TFT substrate and manufacture thereof | |
| US6529251B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| JP3463006B2 (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| TW200402888A (en) | Thin film transistor array panel and manufacturing method thereof | |
| WO2017118096A1 (zh) | 显示基板及其制作方法、显示装置 | |
| US5995174A (en) | Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material | |
| JPH0468318A (ja) | アクティブマトリクス基板 | |
| JP2000174058A (ja) | 集積回路装置の製造方法 | |
| JP3491904B2 (ja) | 液晶表示装置の製造方法 | |
| WO2014172957A1 (zh) | 电路板、其制作方法以及显示装置 | |
| US6621536B1 (en) | Matrix wiring substrate having an auxiliary line connected to a bundling line | |
| JP2006235284A (ja) | 表示装置およびその製造方法 | |
| JP2003017563A (ja) | 半導体装置および半導体装置の製法 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JP2533137B2 (ja) | 薄膜トランジスタマトリクス | |
| USRE39452E1 (en) | TFT substrate with low contact resistance and damage resistant terminals | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JP4316909B2 (ja) | 液晶表示装置 | |
| KR20070102384A (ko) | 픽셀 구조체 제조방법 | |
| JPH06112485A (ja) | 薄膜トランジスタアレイ | |
| JP2570255B2 (ja) | 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法 | |
| JP2007258726A (ja) | アクティブマトリクス基板のコンタクトホール形成方法 | |
| JP3076504B2 (ja) | 絶縁膜を有する電子装置および絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |