JP2016136261A - 表示装置、表示モジュール、電子機器及びテレビジョン装置 - Google Patents

Abstract

【課題】フィールドシーケンシャル方式によって表示を行う液晶表示装置の画質の低下を
抑制し、加えてバックライトの消費電力を低減することを課題の一とする。
【解決手段】マトリクス状に配設された複数の画素を行方向に分けた一の領域に表示する
第１の色の中から、最も明るい階調の信号を検出し、当該信号を表示する画素の透過率を
最大として、階調が暗くなる割合に応じて画素の透過率を低減するようにガンマ補正し、
検出された階調に相当する表示が行われる強さで当該領域に第１の色の光を照射すればよ
い。更に、第１の色と同様な方法で、第１の色と同時に他の領域に第２の色を表示して、
画素部の特定の領域毎に画像信号の入力及びバックライトの点灯を順次行えばよい。
【選択図】図１６

Description

本発明は、液晶表示装置の駆動方法に関する。特に、フィールドシーケンシャル方式によ
って表示を行う液晶表示装置の駆動方法に関する。

液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方
式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定色を呈す
る波長の光のみを透過するカラーフィルター（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））
を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画
素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行
う液晶表示装置では、異なる色を呈する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（
青））が設けられる。そして、当該異なる色を呈する複数の光源のそれぞれが点滅を繰り
返し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成して
いる。すなわち、前者は、特定色を呈する光毎に面積分割することで所望の色を形成する
方式であり、後者は、特定色を呈する光毎に時間分割することで所望の色を形成する方式
である。

フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方
式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシ
ーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要が
ない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加
えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィ
ルターを設ける必要がない。つまり、当該カラーフィルターにおける光吸収による光の損
失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である
。

特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示
されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像
信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御
するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶
表示装置は、信号保持容量に対する画像信号の入力と、表示画素容量が保持する電荷に応
じた表示とを並行して行うことが可能である。

また、特許文献２では、バックライト光源の消費電力が低減された液晶表示装置が開示さ
れている。具体的には、Ｒ、Ｇ、Ｂ各色の１画面（１フィールド）中の階調の最大値を検
出する最大値検出回路と、画像信号に応じてＲ、Ｇ、Ｂ各色の光を重ならないように出力
するバックライト光源を備える液晶表示装置である。

上述の液晶表示装置は、最大値検出回路が最大の階調を表示する画素を検出し、その開口
率（言い換えると液晶の偏向角）が最大となるよう当該画素を駆動し、当該画素において
検出された最大の階調を表示するようにバックライト光源の明るさを調整して表示を行う
。また、他の階調を表示する画素においては、検出された最大の階調との差に応じて画素
の開口率（液晶の偏向角）を低減するように画素を駆動する。Ｒ、Ｇ、Ｂ各色の１画面（
１フィールド）毎に、階調が最大となる明るさに合わせてバックライト光源を駆動するこ
とで、消費電力の低減を図ることが可能である。

特開２００９−４２４０５号公報 特開２００６−４７５９４号公報

上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では色
情報が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定
の表示情報が欠落し、よって、当該利用者に視認される表示が本来の表示情報に基づく表
示から変化（劣化）すること（カラーブレイク、色割れともいう）がある。

また、画像信号を用いてバックライト光源が発する光の透過を制限することで階調を表現
する液晶表示装置は、バックライト光源が発するエネルギーを無駄にする。そのため、Ｒ
、Ｇ、Ｂ各色の１画面（１フィールド）中において、階調が最大となる明るさに合わせて
画素とバックライト光源を駆動する特許文献２記載の液晶表示装置は消費電力の低減に一
定の効果を発揮する。しかし、最大値検出回路が一画面（１フィールド）内に一画素でも
バックライト光源が最大輝度で光る必要がある階調を検出した場合には、他の領域にどの
ように階調が分布していてもバックライト光源は最大輝度で発光する必要が生じ、その結
果消費電力を低減することができない。すなわち、明るい階調が全画面に見つからない場
合のみ消費電力を低減する効果を奏する。

そこで、本発明の一態様は、フィールドシーケンシャル方式によって表示を行う液晶表示
装置の画質の低下を抑制し、加えて効果的にバックライトの消費電力を低減することを課
題の一とする。

上記目的を達成するために、本発明はフィールドシーケンシャル方式が適用された液晶表
示装置に入力する画像信号の頻度と、各フレームにおいて最も明るい階調を表示する画素
の透過率に着眼した。そして、マトリクス状に配設された複数の画素およびバックライト
を行方向に複数の領域に分けて画像信号を入力することにより、各画素に対する画像信号
の入力頻度を高める構成とすると共に、一の領域に表示する第１の色に係る画像信号の中
から、最も明るい階調の信号を検出し、次いで当該信号を表示する画素の透過率を最大と
し、当該信号を表示する画素に比べて階調が暗い画素には、暗くなる割合に応じて透過率
を低減するように画像信号をガンマ補正する。次いで元の画像信号に相当する表示が該画
素において行われるように、バックライトを用いて第１の色の光を一の領域に照射すれば
よい。また、他の領域においても、一の領域で行った方法と同様な方法で、画像信号をガ
ンマ補正し、且つバックライトを調整して、当該他の領域に他の色の光を一の領域に第１
の色を照射するのと同時に照射する。このようにして、画素部を複数の領域に分割し、領
域毎に検出された最も明るい階調の画像信号に応じたガンマ補正及びバックライトの調整
をして、領域毎に順次色を変えて表示を行えばよい。

すなわち、本発明の一態様は、ｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に
配設された複数の画素とその後方に設けられるバックライトを備える液晶表示装置の１行
目乃至Ａ行目（Ａは、ｍ／２以下の自然数）にマトリクス状に配設された複数の画素に対
して第１の色を呈する光の透過を制御するための画像信号を入力し、且つＡ＋１行目乃至
２Ａ行目にマトリクス状に配設された複数の画素に対して第２の色を呈する光の透過を制
御するための画像信号を入力する期間において、第１の色を呈する光の透過を制御するた
めの画像信号であって、１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）に配設された複
数の画素に係るものの中から、最大値検出回路を用いて第１の最も明るい階調の第１の画
像信号を検出し、前記第１の画像信号を表示する第１の画素の透過率を最大とし、第１の
最も明るい階調に比べて階調が暗くなる割合に応じて画素の透過率を低減するようにガン
マ補正して、前記第１の色を呈する光の透過を制御するための画像信号を１行目乃至Ｂ行
目に配設された複数の画素に出力するステップを備える。また、第２の色を呈する光の透
過を制御するための画像信号であって、Ａ＋１行目乃至Ａ＋Ｂ行目に配設された複数の画
素に係るものの中から、最大値検出回路を用いて第２の最も明るい階調の第２の画像信号
を検出し、前記第２の画像信号を表示する第２の画素の透過率を最大とし、第２の最も明
るい階調に比べて階調が暗くなる割合に応じて画素の透過率を低減するようにガンマ補正
して、前記第２の色を呈する光の透過を制御するための画像信号をＡ＋１行目乃至Ａ＋Ｂ
行目に配設された複数の画素に出力するステップを備える。続いて、前記１行目乃至Ｂ行
目に配設された複数の画素に、透過率が最大の第１の画素において前記第１の画像信号に
相当する階調の表示が行われる強さで第１の色を呈する光を、前記Ａ＋１行目乃至Ａ＋Ｂ
行目に配設された複数の画素に、透過率が最大の第２の画素において前記第２の画像信号
に相当する階調の表示が行われる強さで第２の色を呈する光を、同時に照射するステップ
を備える液晶表示装置の駆動方法である。

上記本発明の一態様によれば、ｍ行ｎ列のマトリクス状に配設された複数の画素を複数の
領域に分割し、それぞれの領域で液晶パネルをフィールドシーケンシャル方式で駆動する
。また、それぞれの領域において最も明るい階調を表示する液晶素子の透過率を最大とす
るガンマ補正を施し、さらにバックライトの光の強度を制御する。これにより、カラーブ
レイク現象を抑制して高品位な画像表示が可能になるだけでなく、液晶表示装置の消費電
力を効果的に低減することができる。

また、本発明の一態様は、ｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に配設
された複数の画素とその後方に設けられるバックライトを備える液晶表示装置の１行目乃
至Ａ行目（Ａは、ｍ／２以下の自然数）に配設された複数の画素に対して第１の色を呈す
る光の透過を制御するための画像信号を入力し、且つＡ＋１行目乃至２Ａ行目に配設され
た複数の画素に対して第２の色を呈する光の透過を制御するための画像信号を入力する期
間において、１行目乃至Ａ行目をｐ個（ｐは２以上の自然数）に分割したいずれか一の第
１の領域に配設された複数の画素に第１の色を呈する光の透過を制御するための画像信号
の中から、最大値検出回路を用いて最も明るい階調の第１の画像信号を検出し、前記第１
の画像信号を表示する画素の透過率を最大とし、第１の最も明るい階調に比べて階調が暗
くなる割合に応じて画素の透過率を低減するようにガンマ補正して、前記第１の色を呈す
る光の透過を制御するための画像信号を第１の領域に出力するステップを備える。また、
Ａ＋１行目乃至２Ａ行目をｑ個（ｑは２以上の自然数）に分割したいずれか一の第２の領
域に配設された複数の画素に第２の色を呈する光の透過を制御するための画像信号の中か
ら、最大値検出回路を用いて最も明るい階調の第２の画像信号を検出し、前記第２の画像
信号を表示する画素の透過率を最大とし、第２の最も明るい階調に比べて階調が暗くなる
割合に応じて画素の透過率を低減するようにガンマ補正して、前記第２の色を呈する光の
透過を制御するための画像信号を第２の領域に出力するステップを備える。続いて、ｐ個
の領域を独立して照明できる光源が接続された第１のパルス幅変調回路を用いて、１／（
ｐ−１）以下のデューティー比で、第１の領域に配設された透過率が最大の画素において
第１の画像信号に相当する階調の表示が行われるように第１の色を呈する光を照射し、ｑ
個の領域を独立して照明できる光源が接続された第２のパルス幅変調回路を用いて、１／
（ｑ−１）以下のデューティー比で第２の領域に配設された透過率が最大の画素において
前記第２の画像信号に相当する階調の表示が行われるように第２の色を呈する光を照射す
るステップを備える液晶表示装置の駆動方法である。

上記本発明の一態様によれば、ｍ行ｎ列のマトリクス状に配設された複数の画素を複数の
領域に分割し、それぞれの領域で液晶パネルをフィールドシーケンシャル方式で駆動する
。また、それぞれの領域において最も明るい階調を表示する液晶素子の透過率を最大とす
るガンマ補正を施し、さらにバックライトの光の強度を制御する。これにより、カラーブ
レイク現象を抑制して高品位な画像表示が可能になるだけでなく、液晶表示装置の消費電
力を効果的に低減することができる。

加えて、ｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に配設された複数の画素
とその後方にバックライトを備える液晶表示装置を、少ない数の電源回路を用いて駆動す
ることができ、液晶表示装置の部品点数を削減できる。

また、本発明の一態様は、光源としてＬＥＤを適用したバックライトを用いる上述の液晶
表示装置の駆動方法である。

上記本発明の一態様によれば、入力信号に対する応答性が優れ、発光効率が高いＬＥＤを
バックライトの光源に適用する。これにより、カラーブレイクと消費電力を低減すること
ができる。

また、本発明の一態様は、１００Ｈｚ以上１０ＧＨｚ以下の周波数で点灯するバックライ
トを用いる液晶表示装置の駆動方法である。

上記本発明の一態様によれば、バックライトに適用した光源が人の目に認識されない速さ
で駆動できる。これにより、チラツキなど目の疲労の原因を軽減できる。

本発明の一態様の液晶表示装置は、画素部全面において画像信号の入力及びバックライト
の点灯を順次行うのではなく、同時に画素部の特定の領域毎に画像信号の入力及びバック
ライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置の各画素に対
する画像信号の入力頻度を向上させることなどが可能になる。その結果、当該液晶表示装
置において生じるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能
である。加えて、画素部の特定の領域毎に画像信号に含まれる最も明るい階調の画像信号
を検出することにより、バックライト光源の発光強度をきめ細やかに制御することが可能
になる。その結果、当該液晶表示装置の消費電力を効果的に低減することができる。

（Ａ）液晶表示装置の構成例を示す図、（Ｂ）画素の構成例を示す図。 （Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路で用いられる信号の一例を示すタイミングチャート、（Ｃ）パルス出力回路の構成例を示す図。 （Ａ）パルス出力回路の一例を示す回路図、（Ｂ）〜（Ｄ）パルス出力回路の動作の一例を示すタイミングチャート。 （Ａ）信号線駆動回路の構成例を示す図、（Ｂ）信号線駆動回路の動作の一例を示す図。 バックライトの構成例を示す図。 液晶表示装置の動作例を説明する図。 （Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。 （Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。 液晶表示装置の動作例を説明する図。 液晶表示装置の動作例を説明する図。 液晶表示装置の動作例を説明する図。 液晶表示装置の動作例を説明する図。 液晶表示装置の動作例を説明する図。 液晶表示装置の動作例を説明する図。 液晶表示装置の動作例を説明する図。 液晶表示装置の構成を説明する図。 （Ａ）〜（Ｄ）トランジスタの具体例を示す図。 画素のレイアウトの具体例を示す上面図。 画素のレイアウトの具体例を示す断面図。 液晶表示装置の具体例を示す（Ａ）上面図、及び（Ｂ）断面図。 液晶表示装置の具体例を示す斜視図。 （Ａ）〜（Ｆ）電子機器の一例を示す図。 （Ａ）〜（Ｅ）、（Ｃ’）〜（Ｅ’）液晶表示装置において用いられる基板の一形態を説明する図。 液晶表示装置の一例を示す図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の一態様の液晶表示装置について図１〜図６を参照して説明
する。

＜液晶表示装置の構成例＞
図１（Ａ）は、液晶表示装置の構成例を示す図である。図１（Ａ）に示す液晶表示装置
は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２と、各々が平行又は略平
行に配設され、且つ走査線駆動回路１１によって電位が制御されるｍ本の走査線１３と、
各々が平行又は略平行に配設され、且つ信号線駆動回路１２によって電位が制御される、
ｎ本の信号線１４と、を有する。さらに、画素部１０は、３つの領域（領域１０１〜領域
１０３）に分割され、領域毎にマトリクス状に配設された複数の画素を有する。なお、各
走査線１３は、画素部１０においてｍ行ｎ列に配設された複数の画素のうち、いずれかの
行に配設されたｎ個の画素に電気的に接続される。また、各信号線１４は、ｍ行ｎ列に配
設された複数の画素のうち、いずれかの列に配設されたｍ個の画素に電気的に接続される
。

図１（Ｂ）は、図１（Ａ）に示す液晶表示装置が有する画素１５の回路図の一例を示す
図である。図１（Ｂ）に示す画素１５は、ゲートが走査線１３に電気的に接続され、ソー
ス及びドレインの一方が信号線１４に電気的に接続されたトランジスタ１６と、一方の電
極がトランジスタ１６のソース及びドレインの他方に電気的に接続され、他方の電極が容
量電位を供給する配線（容量配線ともいう）に電気的に接続された容量素子１７と、一方
の電極（画素電極ともいう）がトランジスタ１６のソース及びドレインの他方及び容量素
子１７の一方の電極に電気的に接続され、他方の電極（対向電極ともいう）が対向電位を
供給する配線に電気的に接続された液晶素子１８と、を有する。なお、トランジスタ１６
は、ｎチャネル型のトランジスタである。また、容量電位と対向電位を同一の電位とする
ことが可能である。

＜走査線駆動回路１１の構成例＞
図２（Ａ）は、図１（Ａ）に示す液晶表示装置が有する走査線駆動回路１１の構成例を
示す図である。図２（Ａ）に示す走査線駆動回路１１は、第１の走査線駆動回路用クロッ
ク信号（ＧＣＫ１）を供給する配線乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４
）を供給する配線と、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線乃至第６のパ
ルス幅制御信号（ＰＷＣ６）を供給する配線と、１行目に配設された走査線１３に電気的
に接続された第１のパルス出力回路２０＿１、乃至、ｍ行目に配設された走査線１３に電
気的に接続された第ｍのパルス出力回路２０＿ｍと、を有する。なお、ここでは、第１の
パルス出力回路２０＿１〜第ｋのパルス出力回路２０＿ｋ（ｋは、ｍ／２未満の４の倍数
）が、領域１０１に配設された走査線１３に電気的に接続され、第ｋ＋１のパルス出力回
路２０＿ｋ＋１〜第２ｋのパルス出力回路２０＿２ｋが、領域１０２に配設された走査線
１３に電気的に接続され、第２ｋ＋１のパルス出力回路２０＿２ｋ＋１〜第ｍのパルス出
力回路２０＿ｍが領域１０３に配設された走査線１３に電気的に接続されることとする。
また、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍは、第１のパル
ス出力回路２０＿１に入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけ
としてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第１のパル
ス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍにおいて複数のシフトパルスのシ
フトを並行して行うことが可能である。すなわち、第１のパルス出力回路２０＿１乃至第
ｍのパルス出力回路２０＿ｍにおいてシフトパルスのシフトが行われている期間内であっ
ても、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルス（ＧＳＰ）を入
力することが可能である。

図２（Ｂ）は、上記信号の具体的な波形の一例を示す図である。図２（Ｂ）に示す第１
の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電
位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー
比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、
第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期分位相がずれた信号で
あり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用ク
ロック信号（ＧＣＫ１）から１／２周期位相がずれた信号であり、第４の走査線駆動回路
用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から
３／４周期位相がずれた信号である。第１のパルス幅制御信号（ＰＷＣ１）は、周期的に
ハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ）
）を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（
ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期位相がずれた信号で
あり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）か
ら１／３周期位相がずれた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１の
パルス幅制御信号（ＰＷＣ１）から１／２周期位相がずれた信号であり、第５のパルス幅
制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期位相がず
れた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（Ｐ
ＷＣ１）から５／６周期位相がずれた信号である。なお、ここでは、第１の走査線駆動回
路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）の
パルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６
）のパルス幅の比は、３：２とする。

上述した液晶表示装置においては、第１のパルス出力回路２０＿１乃至第ｍのパルス出
力回路２０＿ｍとして、同一の構成を有する回路を適用することができる。ただし、パル
ス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体
的な接続関係について図２（Ａ）、（Ｃ）を参照して説明する。

第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍのそれぞれは、端子
２１〜端子２７を有する。なお、端子２１〜端子２４及び端子２６は入力端子であり、端
子２５及び端子２７は出力端子である。

まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線
駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第２のパルス
出力回路２０＿２〜第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路
の端子２７に電気的に接続される。

次いで、端子２２について述べる。第（４ａ−３）のパルス出力回路（ａは、ｍ／４以
下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給す
る配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２２は、第２の走査
線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−
１）のパルス出力回路の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）
を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２２は、第４の走査
線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続される。

次いで、端子２３について述べる。第（４ａ−３）のパルス出力回路の端子２３は、第
２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第
（４ａ−２）のパルス出力回路の端子２３は、第３の走査線駆動回路用クロック信号（Ｇ
ＣＫ３）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２
３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続
され、第４ａのパルス出力回路の端子２３は、第１の走査線駆動回路用クロック信号（Ｇ
ＣＫ１）を供給する配線に電気的に接続される。

次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路（ｂは、ｋ／２以
下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に電気
的に接続され、第２ｂのパルス出力回路の端子２４は、第４のパルス幅制御信号（ＰＷＣ
４）を供給する配線に電気的に接続され、第（２ｃ−１）のパルス出力回路（ｃは、（ｋ
／２＋１）以上ｋ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を
供給する配線に電気的に接続され、第２ｃのパルス出力回路の端子２４は、第５のパルス
幅制御信号（ＰＷＣ５）を供給する配線に電気的に接続され、第（２ｄ−１）のパルス出
力回路（ｄは、（ｋ＋１）以上ｍ／２以下の自然数）の端子２４は、第３のパルス幅制御
信号（ＰＷＣ３）を供給する配線に電気的に接続され、第２ｄのパルス出力回路の端子２
４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に電気的に接続される。

次いで、端子２５について述べる。第ｘのパルス出力回路（ｘは、ｍ以下の自然数）の
端子２５は、ｘ行目に配設された走査線１３＿ｘに電気的に接続される。

次いで、端子２６について述べる。第ｙのパルス出力回路（ｙは、ｍ−１以下の自然数
）の端子２６は、第（ｙ＋１）のパルス出力回路の端子２７に電気的に接続され、第ｍの
パルス出力回路の端子２６は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給す
る配線に電気的に接続される。なお、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）は
、仮に第（ｍ＋１）のパルス出力回路が設けられていれば、当該第（ｍ＋１）のパルス出
力回路の端子２７から出力される信号に相当する信号である。具体的には、これらの信号
は、実際にダミー回路として第（ｍ＋１）のパルス出力回路を設けること、又は外部から
当該信号を直接入力することなどによって第ｍのパルス出力回路に供給することができる
。

各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明
を援用することとする。

＜パルス出力回路の構成例＞
図３（Ａ）は、図２（Ａ）、（Ｃ）に示すパルス出力回路の構成例を示す図である。図
３（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。

トランジスタ３１は、ソース及びドレインの一方が高電源電位（Ｖｄｄ）を供給する配
線（以下、高電源電位線ともいう）に電気的に接続され、ゲートが端子２１に電気的に接
続される。

トランジスタ３２は、ソース及びドレインの一方が低電源電位（Ｖｓｓ）を供給する配
線（以下、低電源電位線ともいう）に電気的に接続され、ソース及びドレインの他方がト
ランジスタ３１のソース及びドレインの他方に電気的に接続される。

トランジスタ３３は、ソース及びドレインの一方が端子２２に電気的に接続され、ソー
ス及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３１のソー
ス及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接
続される。

トランジスタ３４は、ソース及びドレインの一方が低電源電位線に電気的に接続され、
ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３２の
ゲートに電気的に接続される。

トランジスタ３５は、ソース及びドレインの一方が低電源電位線に電気的に接続され、
ソース及びドレインの他方がトランジスタ３２のゲート及びトランジスタ３４のゲートに
電気的に接続され、ゲートが端子２１に電気的に接続される。

トランジスタ３６は、ソース及びドレインの一方が高電源電位線に電気的に接続され、
ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、並
びにトランジスタ３５のソース及びドレインの他方に電気的に接続され、ゲートが端子２
６に電気的に接続される。なお、トランジスタ３６のソース及びドレインの一方が、低電
源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源
電位（Ｖｃｃ）を供給する配線に電気的に接続される構成とすることもできる。

トランジスタ３７は、ソース及びドレインの一方が高電源電位線に電気的に接続され、
ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、ト
ランジスタ３５のソース及びドレインの他方、並びにトランジスタ３６のソース及びドレ
インの他方に電気的に接続され、ゲートが端子２３に電気的に接続される。なお、トラン
ジスタ３７のソース及びドレインの一方が、電源電位（Ｖｃｃ）を供給する配線に電気的
に接続される構成とすることもできる。

トランジスタ３８は、ソース及びドレインの一方が端子２４に電気的に接続され、ソー
ス及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３１のソー
ス及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジ
スタ３３のゲートに電気的に接続される。

トランジスタ３９は、ソース及びドレインの一方が低電源電位線に電気的に接続され、
ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３２の
ゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、ト
ランジスタ３６のソース及びドレインの他方、並びにトランジスタ３７のソース及びドレ
インの他方に電気的に接続される。

なお、以下においては、トランジスタ３１のソース及びドレインの他方、トランジスタ
３２のソース及びドレインの他方、トランジスタ３３のゲート、並びにトランジスタ３８
のゲートが電気的に接続するノードをノードＡとし、トランジスタ３２のゲート、トラン
ジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６
のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにト
ランジスタ３９のゲートが電気的に接続するノードをノードＢとして説明する。

＜パルス出力回路の動作例＞
上述したパルス出力回路の動作例について図３（Ｂ）〜（Ｄ）を参照して説明する。な
お、ここでは、第１のパルス出力回路２０＿１の端子２１に入力される走査線駆動回路用
スタートパルス（ＧＳＰ）の入力タイミングを制御することで、第１のパルス出力回路２
０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力
回路２０＿２ｋ＋１の端子２７から同一タイミングでシフトパルスを出力する場合の動作
例について説明する。具体的には、図３（Ｂ）は、走査線駆動回路用スタートパルス（Ｇ
ＳＰ）が入力される際の第１のパルス出力回路２０＿１の各端子に入力される信号の電位
、並びにノードＡ及びノードＢの電位を示しており、図３（Ｃ）は、第ｋのパルス出力回
路２０＿ｋからハイレベルの電位が入力される際の第（ｋ＋１）のパルス出力回路２０＿
ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示してお
り、図３（Ｄ）は、第２ｋのパルス出力回路２０＿２ｋからハイレベルの電位が入力され
る際の第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の各端子に入力される信号の電位
、並びにノードＡ及びノードＢの電位を示している。なお、図３（Ｂ）〜（Ｄ）では、各
端子に入力される信号を括弧書きで付記している。また、それぞれの後段に配設されるパ
ルス出力回路（第２のパルス出力回路２０＿２、第（ｋ＋２）のパルス出力回路２０＿ｋ
＋２、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２）の端子２５から出力される信号
（Ｇｏｕｔ２、Ｇｏｕｔｋ＋２、Ｇｏｕｔ２ｋ＋２）及び端子２７の出力信号（ＳＲｏｕ
ｔ２＝第１のパルス出力回路２０＿１の端子２６の入力信号、ＳＲｏｕｔｋ＋２＝第（ｋ
＋１）のパルス出力回路２０＿ｋ＋１の端子２６の入力信号、ＳＲｏｕｔ２ｋ＋２＝第（
２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２６の入力信号）も付記している。な
お、図中において、Ｇｏｕｔは、パルス出力回路の走査線に対する出力信号を表し、ＳＲ
ｏｕｔは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している
。

まず、図３（Ｂ）を参照して、第１のパルス出力回路２０＿１に走査線駆動回路用スタ
ートパルス（ＧＳＰ）としてハイレベルの電位が入力される場合について説明する。

期間ｔ１において、端子２１にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され
る。これにより、トランジスタ３１、３５がオン状態となる。そのため、ノードＡの電位
がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降
した電位）に上昇し、且つノードＢの電位が低電源電位（Ｖｓｓ）に下降する。これに付
随して、トランジスタ３３、３８がオン状態となり、トランジスタ３２、３４、３９がオ
フ状態となる。以上により、期間ｔ１において、端子２７から出力される信号は、端子２
２に入力される信号となり、端子２５から出力される信号は、端子２４に入力される信号
となる。ここで、期間ｔ１において、端子２２及び端子２４に入力される信号は、共にロ
ウレベルの電位（低電源電位（Ｖｓｓ））である。そのため、期間ｔ１において、第１の
パルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部にお
いて１行目に配設された走査線にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する
。

期間ｔ２において、各端子に入力される信号は期間ｔ１から変化しない。そのため、端
子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位
（Ｖｓｓ））を出力する。

期間ｔ３において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され
る。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハ
イレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した
電位）まで上昇している。そのため、トランジスタ３１はオフ状態となっている。この時
、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジ
スタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３８のゲ
ートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ
動作を行うことによって、端子２５から出力される信号が端子２４に入力されるハイレベ
ルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ３におい
て、第１のパルス出力回路２０＿１は、画素部において１行目に配設された走査線にハイ
レベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。

期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され
る。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子
２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ
））から下降することがない。そのため、期間ｔ４において、端子２７からは、端子２２
に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第１
のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１にハイレベルの
電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。また、期間ｔ４において、端
子２４に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、
第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出
力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）のままである。
なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１
にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ
状態となる。

期間ｔ５において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力され
る。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ５において、第
１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力
される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。

期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端
子２５及び端子２７から出力される信号も変化せず、端子２５からはロウレベルの電位（
低電源電位（Ｖｓｓ））が出力され、端子２７からはハイレベルの電位（高電源電位（Ｖ
ｄｄ）＝シフトパルス）が出力される。

期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され
る。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイ
レベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電
位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これ
に付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する
。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、
端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわ
ち、期間ｔ７において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿
２の端子２１、及び画素部において１行目に配設された走査線に低電源電位（Ｖｓｓ）を
出力する。

次いで、図３（Ｃ）を参照して、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２
１に第ｋのパルス出力回路２０＿ｋからシフトパルスとしてハイレベルの電位が入力され
る場合について説明する。

期間ｔ１及び期間ｔ２において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の動作は
、上述した第１のパルス出力回路２０＿１と同様である。そのため、ここでは前述の説明
を援用することとする。

期間ｔ３において、各端子に入力される信号は期間ｔ２から変化しない。そのため、端
子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位
（Ｖｓｓ））を出力する。

期間ｔ４において、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ）
）が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ
１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電
圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１におい
てオフ状態となっている。ここで、端子２２及び端子２４にハイレベルの電位（高電源電
位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲート及びトランジス
タ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３、３８
のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラ
ップ動作を行うことによって、端子２５及び端子２７から出力される信号が端子２２及び
端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがな
い。そのため、期間ｔ４において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、画素
部においてｋ＋１行目に配設された走査線及び第（ｋ＋２）のパルス出力回路２０＿ｋ＋
２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を
出力する。

期間ｔ５において、各端子に入力される信号は期間ｔ４から変化しない。そのため、端
子２５及び端子２７から出力される信号も変化せず、ハイレベルの電位（高電源電位（Ｖ
ｄｄ）＝選択信号、シフトパルス）を出力する。

期間ｔ６において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力され
る。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ６において、第
（ｋ＋１）のパルス出力回路２０＿ｋ＋１から画素部においてｋ＋１行目に配設された走
査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。

期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され
る。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイ
レベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電
位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これ
に付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する
。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、
端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわ
ち、期間ｔ７において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（ｋ＋２）の
パルス出力回路２０＿２の端子２１、及び画素部においてｋ＋１行目に配設された走査線
に低電源電位（Ｖｓｓ）を出力する。

次いで、図３（Ｄ）を参照して、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端
子２１に第２ｋのパルス出力回路２０＿２ｋからシフトパルスとしてハイレベルの電位が
入力される場合について説明する。

期間ｔ１乃至期間ｔ３において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の動
作は、上述した第（ｋ＋１）のパルス出力回路２０＿ｋ＋１と同様である。そのため、こ
こでは前述の説明を援用することとする。

期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され
る。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハ
イレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した
電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態と
なっている。ここで、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され
ることで、トランジスタ３３のソースとゲートの容量結合によって、ノードＡの電位（ト
ランジスタ３３のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当
該ブートストラップ動作を行うことによって、端子２７から出力される信号が端子２２に
入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのた
め、期間ｔ４において、第（２ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（２ｋ＋２
）のパルス出力回路２０＿ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）
＝シフトパルス）を出力する。なお、期間ｔ４における当該パルス出力回路の出力信号に
は直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力され
るためトランジスタ３５はオフ状態となる。

期間ｔ５において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され
る。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子
２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ
））から下降することがない。そのため、期間ｔ５において、端子２５からは、端子２２
に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第（
２ｋ＋１）のパルス出力回路２０＿１は、画素部において２ｋ＋１行目に配設された走査
線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。また、期間ｔ５
において、端子２２に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維
持するため、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から第（２ｋ＋２）のパル
ス出力回路２０＿２ｋ＋２の端子２１に対して出力される信号は、ハイレベルの電位（高
電源電位（Ｖｄｄ）＝シフトパルス）のままである。

期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端
子２５及び端子２７から出力される信号も変化せず、共にハイレベルの電位（高電源電位
（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。

期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され
る。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイ
レベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電
位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これ
に付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する
。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、
端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわ
ち、期間ｔ７において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（ｋ＋２）の
パルス出力回路２０＿２の端子２１、及び画素部においてｋ＋１行目に配設された走査線
に低電源電位（Ｖｓｓ）を出力する。

図３（Ｂ）〜（Ｄ）に示すように、第１のパルス出力回路２０＿１乃至第ｍのパルス出
力回路２０＿ｍでは、走査線駆動回路用スタートパルス（ＧＳＰ）の入力タイミングを制
御することで、複数のシフトパルスのシフトを並行して行うことが可能である。具体的に
は、走査線駆動回路用スタートパルス（ＧＳＰ）の入力後、第ｋのパルス出力回路２０＿
ｋの端子２７からシフトパルスが出力されるタイミングと同じタイミングで再度走査線駆
動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０
＿１及び第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から同じタイミングでシフトパルス
を出力させることが可能である。また、同様に走査線駆動回路用スタートパルス（ＧＳＰ
）を入力することによって、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力
回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から同じタイミ
ングでシフトパルスを出力させることが可能である。

加えて、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１
、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、上記の動作に並行して、それ
ぞれ異なるタイミングで走査線に対する選択信号の供給を行うことが可能である。すなわ
ち、上述した走査線駆動回路は、固有のシフト期間を有するシフトパルスを複数シフトし
且つ同一タイミングにおいてシフトパルスが入力された複数のパルス出力回路がそれぞれ
異なるタイミングで走査線に対して選択信号を供給することが可能である。

＜信号線駆動回路１２の構成例＞
図４（Ａ）は、図１（Ａ）に示す液晶表示装置が有する信号線駆動回路１２の構成例を
示す図である。図４（Ａ）に示す信号線駆動回路１２は、第１の出力端子乃至第ｎの出力
端子を有するシフトレジスタ１２０と、画像信号（ＤＡＴＡ）を供給する配線と、ソース
及びドレインの一方が画像信号（ＤＡＴＡ）を供給する配線に電気的に接続され、ソース
及びドレインの他方が画素部において１列目に配設された信号線１４＿１に電気的に接続
され、ゲートがシフトレジスタ１２０の第１の出力端子に電気的に接続されたトランジス
タ１２１＿１、乃至、ソース及びドレインの一方が画像信号（ＤＡＴＡ）を供給する配線
に電気的に接続され、ソース及びドレインの他方が画素部においてｎ列目に配設された信
号線１４＿ｎに電気的に接続され、ゲートがシフトレジスタ１２０の第ｎの出力端子に電
気的に接続されたトランジスタ１２１＿ｎと、を有する。なお、シフトレジスタ１２０は
、信号線駆動回路用スタートパルス（ＳＳＰ）をきっかけとしてシフト期間毎に順次第１
の出力端子乃至第ｎの出力端子からハイレベルの電位を出力する機能を有する。すなわち
、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、シフト期間毎に順次オン状態
となる。

図４（Ｂ）は、画像信号（ＤＡＴＡ）を供給する配線が供給する画像信号のタイミング
の一例を示す図である。図４（Ｂ）に示すように、画像信号（ＤＡＴＡ）を供給する配線
は、期間ｔ４において、１行目に配設された画素用画像信号（ｄａｔａ １）を供給し、
期間ｔ５において、ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ｋ＋１）を供給
し、期間ｔ６において、２ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ２ｋ＋１
）を供給し、期間ｔ７において、２行目に配設された画素用画像信号（ｄａｔａ ２）を
供給する。以下、同様に画像信号（ＤＡＴＡ）を供給する配線は、特定の行毎に配設され
た画素用画像信号を順次供給する。具体的には、ｓ行目（ｓは、ｋ未満の自然数）に配設
された画素用画像信号→ｋ＋ｓ行目に配設された画素用画像信号→２ｋ＋ｓ行目に配設さ
れた画素用画像信号→ｓ＋１行目に配設された画素用画像信号という順序で画像信号を供
給する。上述した走査線駆動回路及び信号線駆動回路が当該動作を行うことにより、走査
線駆動回路が有するパルス出力回路におけるシフト期間毎に画素部に配設された３行の画
素に対する画像信号の入力を行うことが可能である。

＜バックライト、及びバックライト駆動回路の構成例＞
図５は、図１（Ａ）に示す液晶表示装置の画素部１０の後方に設けられるバックライトパ
ネル４０の構成例を示す図である。図５（Ａ）に示すバックライトパネル４０は、複数の
バックライトアレイ４１を列方向に並べて備え、それぞれのバックライトアレイ４１は、
赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色を呈する光源を含むバックライトユニット４２を複
数並べて備える。なお、複数のバックライトユニット４２は、特定の領域毎に点灯を制御
することが可能であればよく、画素部１０の後方に例えばマトリクス状に配設すればよい
。

なお、バックライトユニット４２に用いる光源としては、発光効率が高いＬＥＤ（Ｌｉｇ
ｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍ
ｉｔｔｉｎｇ Ｄｉｏｄｅ）などの発光素子が好適である。

図５（Ｂ）には、図示されないｍ行ｎ列に配設された複数の画素１５と、その後方に設け
られるバックライトパネル４０の位置関係を示す。バックライトパネルには、少なくとも
ｔ行毎（ここでは、ｔは、ｋ／４とする）にバックライトアレイ４１が設けられており、
それぞれのバックライトアレイ４１はｔ行ｎ列に配列された複数の画素１５を実質的に均
一に照明する。なお、バックライトアレイ４１が備えるバックライトユニット４２の配置
は特に限定されず、ｔ行ｎ列に配列された複数の画素１５を実質的に均一に照明できれば
、どのような配置であってもよい。

該バックライトアレイ４１は独立に点灯できることとする。すなわち、当該バックライト
パネル４０が、少なくとも１行目乃至ｔ行目用バックライトアレイ４１ａ_１〜２ｋ＋３ｔ
＋１行目乃至ｍ行目用バックライトアレイ４１ｃ_４を有し、それぞれのバックライトアレ
イを独立に点灯できることとする。さらに、それぞれのバックライトアレイにおいて、赤
（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３色を呈する光源を独立に点灯できることとする。す
なわち、いずれかひとつのバックライトアレイ４１において、赤（Ｒ）、緑（Ｇ）、及び
青（Ｂ）のいずれか一つの色を呈する光源を点灯させることで画素部１０の特定の領域に
対して赤（Ｒ）、緑（Ｇ）、又は青（Ｂ）を呈する光を照射することが可能であることと
する。

なお、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のいずれか二つの色を呈する光源を点灯させる
ことで画素部１０に対して二つの光の混色によって形成される有彩色を呈する光を照射す
ること、並びに赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の色を呈する全ての光源を点灯させる
ことで画素部１０に対して三つの光の混色によって形成される白（Ｗ）を呈する光を照射
することが可能な構成としてもよい。

バックライトユニット４２にＬＥＤやＯＬＥＤなどの発光素子を光源として用いる場合、
発光素子の発光効率は投入電力に依存して変化してしまう。本実施の形態では、ＬＥＤや
ＯＬＥＤなどの発光素子が高い効率で発光する電力をパルス状に供給し、デューティー比
を制御して発光強度を調整する方法を用いる。この方法により、ＬＥＤやＯＬＥＤなどの
発光素子の発光効率を損なうことなく、最適な条件で駆動することができ、消費電力を低
減できる。

また、バックライトユニット４２をパルス状の電力で駆動する方法により、発光素子の温
度上昇を抑制できるため、継続的に電力を供給する方法によりＬＥＤやＯＬＥＤなどの発
光素子の温度が上昇し、発光効率が低下してしまうという問題を回避できる。

図１６に、バックライトパネル４０をパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ
Ｍｏｄｕｌａｔｉｏｎ）回路を用いて駆動する構成の一例を示す。バックライト駆動回路
４５は３つのパルス幅変調回路（４６ａ、４６ｂ、４６ｃ）を備え、それぞれのパルス幅
変調回路は４つのバックライトアレイ４１に電力を供給して、その発光色と発光強度を制
御する構成となっている。パルス幅変調回路を用いると、発光素子が高い効率で発光する
電力をバックライトパネル４０にパルス状に供給できる。なお、発光強度はデューティー
比を変えて制御すればよい。例えばＬＥＤは入力信号に対し高速に応答可能なため、超高
周波（例えば、１ＧＨｚ）で駆動することができる。例えば、液晶素子を駆動する１パル
スの信号の期間の間に１０パルスをＬＥＤに供給して駆動することもできる。

なお発光強度を制御する手段は、バックライトユニット４２に用いる光源の種類に応じて
適宜選択して用いることができる。

＜画像処理回路の構成例＞
液晶表示装置に入力された映像信号Ｖ（ｄａｔａ）を、画像処理回路７０を介して、液晶
パネル１９と、バックライトパネル４０に出力する構成の一例を、図１６を用いて説明す
る。

画像処理回路７０は、映像信号Ｖ（ｄａｔａ）をデジタル信号に変換するＡＤコンバータ
７１と、少なくとも映像信号に含まれる一画面分の画像を記憶するフレームメモリ７２と
、最大値検出回路７３と、ガンマ補正回路７４を備える。最大値検出回路７３は表示画像
の特定の領域に含まれる特定の色毎に、その明るさを解析して階調の最大値を検出する。
ガンマ補正回路７４は検出した階調の最大値において液晶素子が最大の透過率となり、階
調が暗くなる割合に応じて画素の透過率を低減するようにガンマ補正する回路である。最
大値検出回路７３が検出した階調の最大値に応じて明るさが調整されたバックライトを、
該ガンマ補正された液晶素子に用いることで、画像データに対応する表示が可能になる。
液晶パネル１９が備えるそれぞれの画素１５は、ガンマ補正回路７４によって特定の領域
毎に補正された画像データを用いて駆動される。

また、画像処理回路７０はバックライト駆動回路４５を介してバックライトパネル４０に
接続されている。

画像処理回路７０が映像信号Ｖ（ｄａｔａ）を、第１の領域（１行目乃至ｋ行目）と、第
２の領域（ｋ＋１行目乃至２ｋ行目）と、第３の領域（２ｋ＋１行目乃至ｍ行目）と、に
分け、液晶パネル１９のそれぞれの領域毎に画像データを出力し、且つバックライトパネ
ル４０に制御信号を出力する場合について説明する。なお、映像信号Ｖ（ｄａｔａ）の分
割位置は、各領域の（）内に付記された映像信号Ｖ（ｄａｔａ）が表示される画素の行数
を用いて表記する。

最大値検出回路７３は、第１の領域（１行目乃至ｋ行目）に表示される画像データの各色
の最大値を検出する第１の最大値検出回路７３ａと、第２の領域（ｋ＋１行目乃至２ｋ行
目）に表示される画像データの各色の最大値を検出する第２の最大値検出回路７３ｂと、
第３の領域（２ｋ＋１行目乃至ｍ行目）に表示される画像データの各色の最大値を検出す
る第３の最大値検出回路７３ｃを備える。また、ガンマ補正回路７４は第１の領域（１行
目乃至ｋ行目）に表示される画像データをガンマ補正する第１のガンマ補正回路７４ａと
、第２の領域（ｋ＋１行目乃至２ｋ行目）に表示される画像データをガンマ補正する第２
のガンマ補正回路７４ｂと、第３の領域（２ｋ＋１行目乃至ｍ行目）に表示される画像デ
ータをガンマ補正する第３のガンマ補正回路７４ｃを備える。

入力された映像信号Ｖ（ｄａｔａ）は、ＡＤコンバータ７１によりデジタル画像データに
変換され、フレームメモリ７２に保存される。次に、第１の最大値検出回路７３ａ、第２
の最大値検出回路７３ｂ、第３の最大値検出回路７３ｃが、それぞれ特定の領域に表示す
る画像データの各色の最大値を検出する。そして、それぞれの最大値検出回路は、検出し
た階調の最大値を対応する領域のガンマ補正回路と、パルス幅変調回路に出力する。

例えば、第１の最大値検出回路７３ａが第１の領域（１行目乃至ｋ行目）の１行目乃至ｔ
行目に表示する赤（Ｒ）の画像データの中から、全階調幅が２５６段階である中の階調１
２８を最も明るい階調として検出した場合、第１の最大値検出回路７３ａはその値１２８
を第１のガンマ補正回路７４ａと、第１のパルス幅変調回路４６ａに出力する。

第１のガンマ補正回路７４ａは、階調１２８が検出された画素に設けた液晶素子の透過率
が最大となり、階調が暗くなるほど透過率が低減するように、第１の領域（１行目乃至ｋ
行目）の１行目乃至ｔ行目の画像データにガンマ補正して出力する。

一方、バックライト駆動回路４５の第１のパルス幅変調回路４６ａは、透過率が最大とな
る液晶素子を備えた画素が赤（Ｒ）色の階調１２８を表現する明るさで点灯するように、
パルス幅を変調してバックライトアレイ４１ａ_１が備える赤色の光源を点灯し、液晶パネ
ル１９の第１の領域（１行目乃至ｋ行目）の１行目乃至ｋ行目に照射する。

このようにして、第１の領域（１行目乃至ｋ行目）の１行目乃至ｔ行目に赤（Ｒ）色の階
調１２８の画素を表示することができる。なお、赤（Ｒ）色の階調１２８の画素において
、液晶素子の透過率は最大となっているため、バックライトアレイ４１ａ_１が発するエネ
ルギーの無駄を抑制できる。また、第１の最大値検出回路７３ａは第１の領域（１行目乃
至ｋ行目）の１行目乃至ｔ行目の限られた範囲から最大輝度を検出する。従って、全画面
の他の領域に階調１２８より高い階調が検出される場合であっても、バックライトアレイ
４１ａ_１の発光強度を抑制することができ、依って消費電力を低減できる。

なお、上述の方法と同様に第２の最大値検出回路７３ｂは第２の領域（ｋ＋１行目乃至２
ｋ行目）のｋ＋１行目乃至ｋ＋ｔ行目に表示する青（Ｂ）色画像データについて解析し、
第３の最大値検出回路７３ｃは第３の領域（２ｋ＋１行目乃至ｍ行目）の２ｋ＋１行目乃
至２ｋ＋ｔ行目に表示する緑（Ｇ）色画像データについて解析する。そして、それぞれが
液晶パネル１９の特定の領域のガンマ補正回路と、バックライト駆動回路４５の特定の領
域のパルス幅変調回路に解析結果を出力する。その結果、それぞれの領域においてバック
ライトアレイの発光強度を最適化することができ、消費電力を低減できる。

＜液晶表示装置の動作例＞
図６は、上述した液晶表示装置における選択信号の走査と、バックライトが有する１行
目乃至ｔ行目用バックライトアレイ４１ａ_１〜２ｋ＋３ｔ＋１行目乃至ｍ行目用バックラ
イトアレイ４１ｃ_４の点灯タイミングとを示す図である。なお、図６において縦軸は画素
部における行（１行目乃至ｍ行目）を表し、横軸は時間を表している。図６に示すように
当該液晶表示装置では、１行目に配設された走査線〜ｍ行目に配設された走査線に対して
順次選択信号を供給するのではなく、ｋ行分隔離されて配設された走査線に対して順次選
択信号を供給する（１行目に配設された走査線→ｋ＋１行目に配設された走査線→２ｋ＋
１行目に配設された走査線→２行目に配設された走査線という順序で選択信号を供給する
）ことが可能である。そのため、期間（Ｔ１）において、１行目に配設されたｎ個の画素
からｔ行目に配設されたｎ個の画素を順次選択し、且つｋ＋１行目に配設されたｎ個の画
素からｋ＋ｔ行目に配設されたｎ個の画素を順次選択し、且つ２ｋ＋１行目に配設された
ｎ個の画素から２ｋ＋ｔ行目に配設されたｎ個の画素を順次選択することで、各画素に画
像信号を入力することが可能である。なお、ここでは、１行目に配設されたｎ個の画素乃
至ｔ行目に配設されたｎ個の画素には、赤（Ｒ）を呈する光の透過を制御する画像信号が
入力され、ｋ＋１行目に配設されたｎ個の画素乃至ｋ＋ｔ行目に配設されたｎ個の画素に
は、青（Ｂ）を呈する光の透過を制御する画像信号が入力され、２ｋ＋１行目に配設され
たｎ個の画素乃至２ｋ＋ｔ行目に配設されたｎ個の画素には、緑（Ｇ）を呈する光の透過
を制御する画像信号が入力されることとする。

また、図６に示すように当該液晶表示装置では、特定の領域において画像信号の入力が
行われる合間の期間において、バックライトアレイの点灯を行う。具体的には、期間Ｔ１
及び期間Ｔ２の合間の期間において、１行目乃至ｔ行目用バックライトアレイ４１ａ_１に
おいて赤（Ｒ）の光源を点灯させ、且つｋ＋１行目乃至ｋ＋ｔ行目用バックライトアレイ
４１ｂ_１において青（Ｂ）の光源を点灯させ、且つ２ｋ＋１行目乃至２ｋ＋ｔ行目用バッ
クライトアレイ４１ｃ_１において緑（Ｇ）の光源を点灯させる。なお、当該液晶表示装置
においては、図６に示す、赤（Ｒ）を呈する光の透過を制御するための画像信号の入力〜
バックライトアレイにおける青（Ｂ）の光源の点灯までの動作によって画素部に１枚の画
像が形成されることとする。

期間Ｔ１及び期間Ｔ２の合間の期間における１行目乃至ｔ行目用バックライトアレイ４１
ａ_１の赤（Ｒ）の光源を点灯する方法については、＜画像処理回路の構成例＞においてす
でに説明してあるため、ここでは繰り返して説明しない。

次に、パルス幅変調回路が複数のバックライトアレイを駆動する方法の詳細について、期
間Ｔ１における第１のパルス幅変調回路４６ａの動作を例に、図５、図６及び図１６を用
いて説明する。第１のパルス幅変調回路４６ａにはバックライトアレイ４１ａ_１乃至バッ
クライトアレイ４１ａ_４の４つのバックライトアレイが接続されている。本実施の形態で
は第１の領域（１行目乃至ｋ行目）を４つに分割し、バックライトアレイ４１ａ_１を用い
て１行目乃至ｔ行目を、バックライトアレイ４１ａ_２を用いてｔ＋１行目乃至２ｔ行目を
、バックライトアレイ４１ａ_３を用いて２ｔ＋１行目乃至３ｔ行目を、及びバックライト
アレイ４１ａ_４を用いて３ｔ＋１行目乃至ｋ行目を照明する。

期間Ｔ１において、バックライトアレイ４１ａ_１は消灯し、１行目乃至ｔ行目に設けられ
た画素に画像データが書き込まれる。バックライトアレイ４１ａ_２はｔ＋１行目乃至２ｔ
行目に設けられた画素を照明し、バックライトアレイ４１ａ_３は２ｔ＋１行目乃至３ｔ行
目に設けられた画素を照明し、バックライトアレイ４１ａ_４は３ｔ＋１行目乃至ｋ行目に
設けられた画素を照明する。第１のパルス幅変調回路４６ａは、期間Ｔ１を３つのバック
ライトアレイに分配して駆動する。したがって、それぞれのバックライトアレイが点灯で
きるデューティー比は最大１／３になる。

このような方法で駆動することにより、本実施の形態で例示する液晶表示装置に用いるパ
ルス幅変調回路の数を削減できる。

＜本実施の形態で開示される液晶表示装置について＞
本実施の形態の液晶表示装置は、画像信号の入力と、バックライトの点灯とを並行して
行うことが可能である。そのため、当該液晶表示装置の各画素に対する画像信号の入力頻
度を向上させることなどが可能になる。その結果、フィールドシーケンシャル方式によっ
て表示を行う液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表
示する画質を向上させることが可能である。

また、本実施の形態で開示される液晶表示装置は、上記の動作を簡便な画素構成であり
ながら実現することが可能である。具体的には、特許文献１で開示される液晶表示装置の
画素には、本実施の形態で開示される液晶表示装置の画素の構成に加えて、電荷の移動を
制御するトランジスタが必要になる。また、該トランジスタのスイッチングを制御するた
めの信号線も別途必要になる。これに対し、本実施の形態の液晶表示装置の画素構成は、
簡便である。すなわち、本実施の形態の液晶表示装置は、特許文献１で開示される液晶表
示装置と比較して画素の開口率を向上させることが可能である。また、画素部に延在する
配線数を低減することで各種配線間に生じる寄生容量を低減することが可能である。すな
わち、画素部に延在する各種配線の高速駆動が可能となる。

また、図６に示す動作例のようにバックライトを点灯する場合、隣接するバックライト
ユニットが異なる色を呈することがない。具体的には、期間Ｔ１において画像信号の入力
が行われる領域に対して当該書き込み後にバックライトを点灯する場合、隣接するバック
ライトユニットが異なる色を呈することがない。例えば、期間Ｔ１において、ｋ＋１行目
に配設されたｎ個の画素からｋ＋ｔ行目に配設されたｎ個の画素に対して青（Ｂ）を呈す
る光の透過を制御するための画像信号の入力が終了した後にｋ＋１行目乃至ｋ＋ｔ行目用
バックライトユニットにおいて青（Ｂ）の光源を点灯させる際に、３ｔ＋１行目乃至ｋ行
目用バックライトユニット及びｋ＋ｔ＋１行目乃至ｋ＋２ｔ行目用バックライトユニット
においては、青（Ｂ）の光源が点灯される又は点灯自体が行われない（赤（Ｒ）、緑（Ｇ
）が点灯されることがない）。そのため、特定の色の画像情報が入力された画素を、当該
特定の色と異なる色を呈する光が透過する確率を低減することが可能である。

＜変形例＞
本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点
を有する液晶表示装置も本発明には含まれる。

例えば、本実施の形態の液晶表示装置においては、画素部１０を３つの領域に分割し、
該３つの領域に並行して画像信号を供給する構成について示したが、本発明の液晶表示装
置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部１０を３
つ以外の複数の領域に分割し、該複数の領域に並行して画像信号を供給する構成とするこ
とが可能である。なお、当該領域数を変化させる場合、当該領域数に応じて走査線駆動回
路用クロック信号及びパルス幅制御信号を設定する必要があることを付記する。

また、本実施の形態の液晶表示装置においては、液晶素子に印加される電圧を保持する
ための容量素子が設けられる構成（図１（Ｂ）参照）について示したが、当該容量素子を
設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能
である。また、画素部に延在する容量配線を削除することができるため、画素部に延在す
る各種配線の高速駆動が可能となる。

また、パルス出力回路として、図３（Ａ）に示したパルス出力回路に、ソース及びドレ
インの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジス
タ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの
他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びド
レインの他方、並びにトランジスタ３９のゲートに電気的に接続され、ゲートがリセット
端子（Ｒｅｓｅｔ）に電気的に接続されたトランジスタ５０を付加した構成（図７（Ａ）
参照）を適用することが可能である。なお、当該リセット端子には、画素部に１枚の画像
が形成された後の期間においてハイレベルの電位が入力され、その他の期間においてはロ
ウレベルの電位が入力される。なお、トランジスタ５０は、ハイレベルの電位が入力され
ることでオン状態となるトランジスタである。これにより、各ノードの電位を初期化する
ことができるので、誤動作を防止することが可能となる。なお、当該初期化を行う場合に
は、画素部に１枚の画像が形成される期間後に初期化期間を設ける必要があることを付記
する。また、図９を参照して後述するが、画素部に１枚の画像を形成する期間後にバック
ライトを消灯する期間を設ける場合、当該消灯する期間において当該初期化を行うことが
可能である。

また、パルス出力回路として、図３（Ａ）に示したパルス出力回路に、ソース及びドレ
インの一方がトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソ
ース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ
３３のゲート及びトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線
に電気的に接続されたトランジスタ５１を付加した構成（図７（Ｂ）参照）を適用するこ
とも可能である。なお、トランジスタ５１は、ノードＡの電位がハイレベルの電位となる
期間（図３（Ｂ）〜（Ｄ）に示した期間ｔ１〜期間ｔ６）においてオフ状態となる。その
ため、トランジスタ５１を付加した構成とすることで、期間ｔ１〜ｔ６において、トラン
ジスタ３３のゲート及びトランジスタ３８のゲートと、トランジスタ３１のソース及びド
レインの他方並びにトランジスタ３２のソース及びドレインの他方との電気的な接続を遮
断することが可能となる。これにより、期間ｔ１〜期間ｔ６に含まれる期間において、当
該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である
。

また、パルス出力回路として、図７（Ｂ）に示したパルス出力回路に、ソース及びドレ
インの一方がトランジスタ３３のゲート並びにトランジスタ５１のソース及びドレインの
他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３８のゲートに電気
的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５２を付加した
構成（図８（Ａ）参照）を適用することも可能である。なお、上述したようにトランジス
タ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の
負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソー
スとゲートとの容量結合のみによってノードＡの電位を上昇させる場合（図３（Ｄ）参照
）、当該負荷の低減する効果が大きい。

また、パルス出力回路として、図８（Ａ）に示したパルス出力回路からトランジスタ５
１を削除し、且つソース及びドレインの一方がトランジスタ３１のソース及びドレインの
他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ５２のソース
及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３
のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ
５３を付加した構成（図８（Ｂ）参照）を適用することも可能である。なお、上述したよ
うにトランジスタ５３を設けることによって、当該パルス出力回路で行われるブートスト
ラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不
正パルスが、トランジスタ３３、３８のスイッチングに与える影響を軽減することが可能
である。

また、本実施の形態の液晶表示装置においては、バックライトユニットとして赤（Ｒ）
、緑（Ｇ）、青（Ｂ）の３色を呈する光源を横に直線的に並べる構成（図５参照）につい
て示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該３
色を呈する光源を３角配置しても良いし、当該３色を呈する光源を縦に直線的に並べても
よいし、赤（Ｒ）のバックライトユニット、緑（Ｇ）のバックライトユニット、及び青（
Ｂ）のバックライトユニットを別途設けても良い。また、上述した液晶表示装置において
は、バックライトとして直下型方式のバックライトを適用する構成（図５参照）について
示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可
能である。

また、本実施の形態の液晶表示装置においては、選択信号の走査及びバックライトユニ
ットの点灯を連続的に行う構成（図６参照）について示したが、液晶表示装置の動作は、
当該構成に限定されない。例えば、画素部において１枚の画像を形成する期間（図６では
、赤（Ｒ）を呈する光の透過を制御するための画像信号の入力〜バックライトユニットに
おいて青（Ｂ）の光源が点灯される期間に相当する）の前後に、選択信号の走査及びバッ
クライトユニットの点灯が行われない期間を設ける構成とすることが可能である（図９参
照）。これにより、当該液晶表示装置において生じるカラーブレイクを抑制し、該液晶表
示装置が表示する画質を向上させることが可能である。なお、図９においては、選択信号
の走査及びバックライトユニットの点灯の双方を行わない構成について例示しているが、
選択信号の走査を行い各画素に対して光を透過させないための画像信号を入力する構成と
することも可能である。

また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライト
ユニットが有する３つの光源の１つを点灯させる期間を設ける構成（図６参照）について
示したが、バックライトユニットが有する３つの光源の１つ乃至すべてが点灯される期間
を設ける構成（図１０参照）とすることも可能である。この場合、液晶表示装置の表示輝
度をさらに向上させること及び表示色調をさらに細分化させることが可能である。なお、
図１０に示す動作例においては、赤（Ｒ）を呈する光の透過を制御するための画像信号の
入力〜バックライトユニットにおける赤（Ｒ）の光源、緑（Ｇ）の光源、及び青（Ｂ）の
光源の点灯までの動作によって画素部に１枚の画像が形成されることとする。

また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライト
ユニットを赤（Ｒ）→緑（Ｇ）→青（Ｂ）の順で点灯することで１枚の画像を形成する構
成（図６参照）について示したが、本実施の形態の液晶表示装置における光源の点灯順は
当該順に限定されない。例えば、青（Ｂ）→青（Ｂ）及び緑（Ｇ）→緑（Ｇ）→緑（Ｇ）
及び赤（Ｒ）→赤（Ｒ）→赤（Ｒ）及び青（Ｂ）の順で点灯することで１枚の画像を形成
する構成（図１１参照）、青（Ｂ）→青（Ｂ）及び赤（Ｒ）→赤（Ｒ）→赤（Ｒ）及び緑
（Ｇ）→緑（Ｇ）→緑（Ｇ）及び青（Ｂ）の順で点灯することで１枚の画像を形成する構
成（図１２参照）、青（Ｂ）→赤（Ｒ）及び緑（Ｇ）→緑（Ｇ）→青（Ｂ）及び赤（Ｒ）
→赤（Ｒ）→緑（Ｇ）及び青（Ｂ）の順で点灯することで１枚の画像を形成する構成（図
１３参照）、青（Ｂ）→赤（Ｒ）及び緑（Ｇ）→青（Ｂ）及び緑（Ｇ）→赤（Ｒ）→緑（
Ｇ）→赤（Ｒ）及び青（Ｂ）の順で点灯することで１枚の画像を形成する構成（図１４参
照）などとすることも可能である。なお、光源の点灯順に合わせて、特定色を呈する光の
透過を制御するための画像信号の入力順も適宜設計する必要があることは言うまでもない
。

また、本実施の形態の液晶表示装置においては、バックライトユニットが有する赤（Ｒ
）、緑（Ｇ）、及び青（Ｂ）の光源のそれぞれを１回点灯することで１枚の画像を形成す
る構成（図６参照）について示したが、本実施の形態の液晶表示装置における光源毎の点
灯回数を異ならせることも可能である。例えば、視感度が高い赤（Ｒ）及び緑（Ｇ）を呈
する光が２回点灯され、且つ視感度の低い青（Ｂ）が３回点灯されるように、バックライ
トユニットを点灯することで１枚の画像を形成する構成（図１５参照）とすることも可能
である。なお、図１５に示す動作例においては、赤（Ｒ）を呈する光の透過を制御するた
めの画像信号の入力〜バックライトユニットにおける緑（Ｇ）及び青（Ｂ）の光源の点灯
までの動作によって画素部に１枚の画像が形成されることとする。

また、本実施の形態の液晶表示装置においては、バックライトとして赤（Ｒ）、緑（Ｇ
）、青（Ｂ）の３色の光源を組み合わせて用いる構成について示したが、本発明の液晶表
示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を
呈する光源を組み合わせてバックライトを構成することが可能である。例えば、赤（Ｒ）
、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の
４色の光源を組み合わせて用いること、又はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（
Ｙ）の３色の光源を組み合わせて用いることなどが可能である。なお、バックライトユニ
ットが白（Ｗ）を呈する光を発光する光源を有する場合は、白（Ｗ）を呈する光を混色に
よって形成するのではなく、当該光源を用いて白（Ｗ）を呈する光を形成することができ
る。当該光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで
、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にあ
る２色の光源を有する場合（例えば、青（Ｂ）と黄（Ｙ）の２色の光源を有する場合）、
当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。
さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、
及び青（Ｂ）の６色の光源を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ
）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の６色の光源を組み合わせて用いる
ことなども可能である。このように、より多種の光源を組み合わせて用いることで、当該
液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。

本実施の形態で例示した、画素部全面において画像信号の入力及びバックライトの点灯を
順次行うのではなく、画素部の特定の領域毎に画像信号の入力及びバックライトの点灯を
順次行う液晶表示装置は、液晶表示装置の各画素に対する画像信号の入力頻度を向上させ
ることなどが可能になる。その結果、当該液晶表示装置において生じるカラーブレイクな
どの表示劣化を抑制し、画質を向上させることが可能である。加えて、画素部の特定の領
域毎に画像信号に含まれる最も明るい階調の画像信号を検出することにより、バックライ
ト光源の発光強度をきめ細やかに制御することが可能になる。その結果、当該液晶表示装
置の消費電力を効果的に低減することができる。

なお、本実施の形態の変形例として述べた構成の複数を、本実施の形態の液晶表示装置
に対して適用することも可能である。

また、本実施の形態の内容又は該内容の一部を、他の実施の形態の内容又は該内容の一
部と組み合わせることが可能である。

（実施の形態２）
本実施の形態では、実施の形態１に示した液晶表示装置の具体的な構成について、説明
する。

＜トランジスタの具体例＞
まず、上述した液晶表示装置の画素部又は各種回路に用いられるトランジスタの具体例
について図１７を参照して説明する。なお、当該液晶表示装置において、画素部及び各種
回路のそれぞれに設けられるトランジスタは、同一構成を有するトランジスタを適用して
もよいし、それぞれ異なる構成を有するトランジスタを適用してもよい。

図１７（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート層２４０１が形
成され、ゲート層２４０１上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２
上に半導体層２４０３が形成され、半導体層２４０３上に、ソース層２４０５ａ、及びド
レイン層２４０５ｂが形成されている。また、半導体層２４０３、ソース層２４０５ａ、
及びドレイン層２４０５ｂ上に絶縁層２４０７が形成されている。また、絶縁層２４０７
上に保護絶縁層２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造
のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。

図１７（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート層２４０１が形
成され、ゲート層２４０１上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２
上に半導体層２４０３が形成され、半導体層２４０３上にチャネル保護層２４０６が形成
され、チャネル保護層２４０６及び半導体層２４０３上に、ソース層２４０５ａ、及びド
レイン層２４０５ｂが形成されている。また、ソース層２４０５ａ、及びドレイン層２４
０５ｂ上に保護絶縁層２４０９を形成してもよい。トランジスタ２４６０は、チャネル保
護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つ
であり、逆スタガ型トランジスタの一つでもある。

図１７（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地層２４３６が形成
され、下地層２４３６上に半導体層２４０３が形成され、半導体層２４０３、及び下地層
２４３６上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成され、半導体層２
４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上にゲート絶縁層２４０２が形
成され、ゲート絶縁層２４０２上にゲート層２４０１が形成されている。また、ゲート層
２４０１上に保護絶縁層２４０９を形成してもよい。トランジスタ２４７０は、トップゲ
ート構造のトランジスタの一つである。

図１７（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、第１のゲート層２４
１１が形成され、第１のゲート層２４１１上に第１のゲート絶縁層２４１３が形成され、
第１のゲート絶縁層２４１３上に半導体層２４０３が形成され、半導体層２４０３、及び
第１のゲート絶縁層２４１３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形
成されている。また、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５
ｂ上に第２のゲート絶縁層２４１４が形成され、第２のゲート絶縁層２４１４上に第２の
ゲート層２４１２が形成されている。また、第２のゲート層２４１２上に保護絶縁層２４
０９を形成してもよい。

トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造
を有する。第１のゲート層２４１１と第２のゲート層２４１２を電気的に接続して一つの
ゲート層として機能させることができる。また、第１のゲート層２４１１と第２のゲート
層２４１２のうち、どちらか一方を単に「ゲート」と呼び、他方を「バックゲート」と呼
ぶことがある。なお、トランジスタ２４８０において、バックゲートの電位を変化させる
ことで、ゲートの電位によってスイッチングを制御する際のトランジスタ２４８０のしき
い値電圧を変化させることができる。

なお、基板２４００としては、半導体基板（例えば単結晶基板又はシリコン基板）、Ｓ
ＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチ
ック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可
撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノ
ホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポ
リエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエー
テルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する
合成樹脂などがある。

また、ゲート層２４０１及び第１のゲート層２４１１としては、アルミニウム（Ａｌ）
、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（
Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、
上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用すること
ができる。また、これらの材料の積層構造を適用することもできる。

また、ゲート絶縁層２４０２、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４
１４としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸
化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。ま
た、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、そ
の組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜
６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０
原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものを
いう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い
ものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが
２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるよ
うに各元素を任意の濃度で含むものをいう。

また、半導体層２４０３としては、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）な
どの周期表第１４族元素を主構成元素とする材料、シリコンゲルマニウム（ＳｉＧｅ）若
しくはガリウムヒ素（ＧａＡｓ）などの化合物、酸化亜鉛（ＺｎＯ）若しくはインジウム
（Ｉｎ）及びガリウム（Ｇａ）を含む酸化亜鉛などの酸化物、又は半導体特性を示す有機
化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層
の積層構造を適用することもできる。

さらに、半導体層２４０３としてシリコン（Ｓｉ）を適用する場合、当該半導体層２４
０３の結晶状態は限定されない。すなわち、アモルファスシリコン、微結晶シリコン、多
結晶シリコン、及び単結晶シリコンのいずれかを半導体層２４０３として適用することが
可能である。なお、微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５
２０ｃｍ^−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃ
ｍ^−１とアモルファスシリコンを示す４８０ｃｍ^−１の間に微結晶シリコンのラマンスペ
クトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素また
はハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴ
ン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させる
ことで、安定性が増し良好な微結晶半導体が得られる。

また、半導体層２４０３として酸化物（酸化物半導体）を適用する場合、少なくともＩ
ｎ、Ｇａ、Ｓｎ、Ｚｎ、Ａｌ、Ｍｇ、Ｈｆ及びランタノイドから選ばれた一種以上の元素
を含有する。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物
、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系
金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、
Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｈｆ−
Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系金
属酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系金属酸化物、Ｉ
ｎ−Ｐｍ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｅｕ−Ｚ
ｎ−Ｏ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系金属
酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ
−Ｅｒ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ
−Ｏ系金属酸化物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系金属酸化物、二元系金属酸化物であるＩｎ−
Ｇａ−Ｏ系金属酸化物、Ｉｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａ
ｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物
、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、または単元系金属酸化物であるＩｎ−Ｏ系金属酸化物、
Ｓｎ−Ｏ系金属酸化物、Ｚｎ−Ｏ系金属酸化物などを用いることができる。また、上記酸
化物半導体に珪素を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない
。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。

また、酸化物半導体として、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄
膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一ま
たは複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、また
はＧａ及びＣｏなどを選択することができる。

また、ソース層２４０５ａ、ドレイン層２４０５ｂ、及び第２のゲート層２４１２とし
ては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タング
ステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム
（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分
とする窒化物を適用することができる。また、これらの材料の積層構造を適用することも
できる。

また、ソース層２４０５ａ、ドレイン層２４０５ｂ（これらと同じ層で形成される配線
層を含む）となる導電膜は導電性の金属酸化物で形成しても良い。導電性の金属酸化物と
しては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸
化インジウム酸化スズ（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸
化亜鉛（Ｉｎ_２Ｏ_３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませた
ものを用いることができる。

なお、チャネル保護層２４０６としては、酸化シリコン、窒化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体
を適用することができる。また、これらの材料の積層構造を適用することもできる。

また、絶縁層２４０７としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム
、酸化窒化アルミニウム、酸化ガリウムなどの絶縁体を適用することができる。また、こ
れらの材料の積層構造を適用することもできる。

また、保護絶縁層２４０９としては、窒化シリコン、窒化アルミニウム、窒化酸化シリ
コン、窒化酸化アルミニウムなどの絶縁体を適用することができる。また、これらの材料
の積層構造を適用することもできる。

また、下地層２４３６としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒
化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用す
ることができる。また、これらの材料の積層構造を適用することもできる。

なお、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する
絶縁層（ここでは、ゲート絶縁層２４０２、絶縁層２４０７、チャネル保護層２４０６、
下地層２４３６、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４１４が相当する
）としては、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半
導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導
体との相性が良く、これを酸化物半導体に接する絶縁層に用いることで、酸化物半導体と
の界面の状態を良好に保つことができる。

第１３族元素を含む絶縁材料とは、一または複数の第１３族元素を含む絶縁材料を意味
する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム
、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アル
ミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％
）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がア
ルミニウムの含有量（原子％）以上のものを示す。

例えば、ガリウムを含有する酸化物半導体層に接して絶縁層を形成する場合に、絶縁層
に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁層の界面特性を良好に保
つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設ける
ことにより、酸化物半導体層と絶縁層の界面における水素のパイルアップを低減すること
ができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同
様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層
を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特
性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という
点においても好ましい。

また、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する
絶縁層としては、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学
量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルク
に添加することをいう。なお、当該バルクという用語は、酸素を薄膜表面のみでなく薄膜
内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化
した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオ
ン注入法またはイオンドーピング法を用いて行ってもよい。

例えば、当該絶縁層として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、
酸素ドープを行うことにより、酸化ガリウムの組成をＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜
１）とすることができる。

また、当該絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や
、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０
＜α＜１）とすることができる。

また、当該絶縁層として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用
いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムア
ルミニウム（酸化アルミニウムガリウム）の組成をＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜
２、０＜α＜１）とすることができる。

酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁
層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接するこ
とにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、また
は酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、酸化物半導体層をＩ型
化またはＩ型に限りなく近い酸化物半導体とすることができる。

なお、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０
３に接する絶縁層のうち、上層に位置する絶縁層及び下層に位置する絶縁層の一方のみを
化学量論的組成比より酸素が多い領域を有する絶縁層とすることもできるが、両方の絶縁
層を化学量論的組成比より酸素が多い領域を有する絶縁層とすることが好ましい。化学量
論的組成比より酸素が多い領域を有する絶縁層を、半導体層２４０３に接する絶縁層の、
上層及び下層に位置する絶縁層に用い、半導体層２４０３を挟む構成とすることで、上記
効果をより高めることができる。

また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０
３の上層または下層に用いる絶縁層は、上層と下層で同じ構成元素を有する絶縁層として
も良いし、異なる構成元素を有する絶縁層としても良い。例えば、上層と下層とも、組成
がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の
一方を組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成が
Ａｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。

また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０
３に接する絶縁層は、化学量論的組成比より酸素が多い領域を有する絶縁層の積層として
も良い。例えば、半導体層２４０３の上層に組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１
）の酸化ガリウムを形成し、その上に組成がＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０
＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい
。なお、半導体層２４０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁
層の積層としても良いし、半導体層２４０３の上層及び下層の両方を、化学量論的組成比
より酸素が多い領域を有する絶縁層の積層としても良い。

＜画素レイアウトの具体例＞
次いで、上述した液晶表示装置の画素のレイアウトの具体例について図１８、１９を参
照して説明する。なお、図１８は、図１（Ｂ）に示した画素のレイアウトの上面図を示す
図であり、図１９は、図１８に示すＡ−Ｂ線における断面図を示す図である。なお、図１
８においては、液晶層、対向電極などの構成は割愛している。以下、具体的な構造につい
て図１９を参照して説明する。

トランジスタ１６は、基板２２０上に絶縁層２２１を介して設けられた導電層２２２と
、導電層２２２上に設けられた絶縁層２２３と、導電層２２２上に絶縁層２２３を介して
設けられた半導体層２２４と、半導体層２２４の一端上に設けられた導電層２２５ａと、
半導体層２２４の他端上に設けられた導電層２２５ｂと、を有する。なお、導電層２２２
は、ゲート層として機能し、絶縁層２２３は、ゲート絶縁層として機能し、導電層２２５
ａ及び導電層２２５ｂの一方は、ソース層、他方はドレイン層として機能する。

容量素子１７は、基板２２０上に絶縁層２２１を介して設けられた導電層２２６と、導
電層２２６上に設けられた絶縁層２２７と、導電層２２６上に絶縁層２２７を介して設け
られた導電層２２８と、を有する。なお、導電層２２６は、容量素子１７の一方の電極と
して機能し、絶縁層２２７は、容量素子１７の誘電体として機能し、導電層２２８は、容
量素子１７の他方の電極として機能する。また、導電層２２６は、導電層２２２と同一材
料からなり、絶縁層２２７は、絶縁層２２３と同一材料からなり、導電層２２８は、導電
層２２５ａ及び導電層２２５ｂと同一材料からなる。また、導電層２２６は、導電層２２
５ｂと電気的に接続されている。

なお、トランジスタ１６及び容量素子１７上には、絶縁層２２９及び平坦化絶縁層２３
０が設けられている。

液晶素子１８は、平坦化絶縁層２３０上に設けられた透明導電層２３１と、対向基板２
４０上に設けられた透明導電層２４１と、透明導電層２３１と透明導電層２４１に挟持さ
れた液晶層２５０と、を有する。なお、透明導電層２３１は、液晶素子１８の画素電極と
して機能し、透明導電層２４１は、液晶素子１８の対向電極として機能する。また、透明
導電層２３１は、導電層２２５ｂ及び導電層２２６と電気的に接続されている。

なお、透明導電層２３１と液晶層２５０の間、または透明導電層２４１と液晶層２５０
の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなど
の有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一
定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように
、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦る
ことで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すこと
なく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。

また、液晶層２５０を形成するために行われる液晶の注入には、ディスペンサ式（滴下
式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。

なお、画素間における液晶の配向の乱れに起因するディスクリネーションが視認される
のを防ぐため、又は、拡散した光が隣接する複数の画素に並行して入射するのを防ぐため
に、対向基板２４０上に光を遮蔽することができる遮蔽層２４２が設けられている。遮蔽
層２４２には、カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンな
どの黒色顔料を含む有機樹脂を用いることができる。また、クロムを用いた膜で、遮蔽層
２４２を形成することも可能である。

透明導電層２３１、及び透明導電層２４１は、例えば、酸化珪素を含む酸化インジウム
スズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウ
ム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材
料を用いることができる。

なお、図１９では、透明導電層２３１と透明導電層２４１の間に液晶層２５０が挟持さ
れる構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る液晶表示装置
はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、
一対の電極が共に一の基板に形成されていても良い。

＜液晶表示装置の具体例＞
次いで、液晶表示装置のパネルの外観について、図２０を用いて説明する。図２０（Ａ
）は、基板４００１と対向基板４００６とをシール材４００５によって接着させたパネル
の上面図であり、図２０（Ｂ）は、図２０（Ａ）のＣ−Ｄ線における断面図に相当する。

基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むよう
に、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００
４の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路
４００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶４０
０７と共に封止されている。

また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に
、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図２０（Ｂ）
では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示している。

また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トラ
ンジスタを複数有している。図２０（Ｂ）では、画素部４００２に含まれるトランジスタ
４０１０、トランジスタ４０２２を例示している。

また、液晶素子４０１１が有する画素電極４０３０は、トランジスタ４０１０と電気的
に接続されている。そして、液晶素子４０１１の対向電極４０３１は、対向基板４００６
に形成されている。画素電極４０３０と対向電極４０３１と液晶４００７とが重なってい
る部分が、液晶素子４０１１に相当する。

また、スペーサ４０３５が、画素電極４０３０と対向電極４０３１との間の距離（セル
ギャップ）を制御するために設けられている。なお、図２０（Ｂ）では、スペーサ４０３
５が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペ
ーサを用いていても良い。

また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられ
る各種信号及び電位は、引き回し配線４０１４及び引き回し配線４０１５を介して、接続
端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と
、異方性導電膜４０１９を介して電気的に接続されている。

なお、基板４００１、対向基板４００６、基板４０２１には、ガラス、セラミックス、
プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ
−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フ
ィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。

但し、液晶素子４０１１からの光の取り出し方向に位置する基板には、ガラス板、プラ
スチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を
用いる。

図２１は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図
２１に示す液晶表示装置は、画素部を有するパネル１６０１と、第１の拡散板１６０２と
、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライ
トパネル１６０７と、回路基板１６０８と、信号線駆動回路の形成された基板１６１１と
を有している。

パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散
板１６０４と、導光板１６０５と、バックライトパネル１６０７とは、順に積層されてい
る。バックライトパネル１６０７は、複数のバックライトユニットで構成されたバックラ
イト１６１２を有している。導光板１６０５内部に拡散されたバックライト１６１２から
の光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によ
って、パネル１６０１に照射される。

なお、ここでは、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡
散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は
導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート
１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズ
ムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。

また、プリズムシート１６０３は、図２１に示した断面が鋸歯状の形状に限定されず、
導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。

回路基板１６０８には、パネル１６０１に入力される各種信号を生成する回路、または
これら信号に処理を施す回路などが設けられている。そして、図２１では、回路基板１６
０８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。また、信号
線駆動回路の形成された基板１６１１が、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用い
てＣＯＦテープ１６０９に接続されている。

図２１では、バックライト１６１２の駆動を制御する制御系の回路が回路基板１６０８
に設けられており、該制御系の回路とバックライトパネル１６０７とがＦＰＣ１６１０を
介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形
成されていても良く、この場合はパネル１６０１とバックライトパネル１６０７とがＦＰ
Ｃなどにより接続されるようにする。

＜液晶表示装置を搭載した各種電子機器について＞
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図２２
を参照して説明する。

図２２（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、
筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。

図２２（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２
２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。
また、操作用の付属品としてスタイラス２２１２がある。

図２２（Ｃ）は、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２
１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３
は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うこ
とができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いること
が可能である。

筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組
み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部（図２２（Ｃ）では表示部２２２５）に文章を表示し、左側
の表示部（図２２（Ｃ）では表示部２２２７）に画像を表示することができる。

また、図２２（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば
、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えて
いる。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面に
キーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面
や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成と
してもよい。

また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により
、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とするこ
とも可能である。

図２２（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および
筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、ス
ピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ
用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当
該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備
えている。また、アンテナは筐体２２４１内部に内蔵されている。

表示パネル２２４２はタッチパネル機能を備えており、図２２（Ｄ）には映像表示され
ている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セ
ル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装し
ている。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成
とすることもできる。

表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能で
ある。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電
話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、
図２２（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。

外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記
録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加
えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図２２（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６
１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２
６５、バッテリー２２６６などによって構成されている。

図２２（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、
筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示
することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持し
た構成を示している。

テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリ
モコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キ
ー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示さ
れる映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作
機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。

なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適
である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介
して有線または無線による通信ネットワークに接続することにより、一方向（送信者から
受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行
うことが可能である。

（実施の形態３）
本実施の形態では、本発明の一態様に係る液晶表示装置において用いられる、基板の一
形態について図２３、２４を参照して説明する。

まず、作製基板６２００上に、剥離層６２０１を介して、トランジスタや層間絶縁膜、
配線、画素電極など、素子基板として必要な要素を含む被剥離層６１１６を形成する。

作製基板６２００としては、石英基板、サファイア基板、セラミック基板や、ガラス基
板、金属基板などを用いることができる。なお、これら基板に、可撓性を明確に表さない
程度に厚みのあるものを使用することで、精度良くトランジスタなどの素子を形成するこ
とができる。可撓性を明確に表さない程度とは、通常液晶ディスプレイを作製する際に使
用されているガラス基板の弾性率程度、またはそれより弾性率が大きいことを言う。

剥離層６２０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、
タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ
（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）
、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、
イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は上記元素を主成分とする合
金材料、又は上記元素を主成分とする化合物材料からなる層を、単層又は積層して形成す
る。

剥離層６２０１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又は
タングステンとモリブデンの混合物を含む層を形成する。また、剥離層６２０１として、
タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒
化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含
む層を形成することも可能である。なお、タングステンとモリブデンの混合物は、例えば
、タングステンとモリブデンの合金に相当する。

剥離層６２０１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目
として金属酸化物層を形成する。代表的には１層目としてタングステン層、モリブデン層
、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステ
ン、モリブデン若しくはタングステンとモリブデンの混合物の酸化物、それらの窒化物、
それらの酸化窒化物、又はそれらの窒化酸化物を形成すると良い。２層目の金属酸化物層
の形成は、１層目の金属層上に、酸化物層（例えば酸化シリコンなどの絶縁層として利用
できるもの）を形成することで金属層表面に当該金属の酸化物が形成されることを応用し
ても良い。

続いて、剥離層６２０１上に、被剥離層６１１６を形成する（図２３（Ａ）参照）。被
剥離層６１１６としては、トランジスタや層間絶縁膜、配線、画素電極など、素子基板と
して必要な要素が含まれる。これらは、フォトリソグラフィ法などを用いて作製すること
ができる。

次いで、剥離用接着剤６２０３を用いて被剥離層６１１６を仮支持基板６２０２に接着
した後、被剥離層６１１６を作製基板６２００の剥離層６２０１から剥離して転置する（
図２３（Ｂ）参照）。これにより被剥離層６１１６は、仮支持基板側に設けられる。なお
、本明細書において、作製用基板から仮支持基板に被剥離層を転置する工程を転置工程と
いう。

仮支持基板６２０２は、ガラス基板、石英基板、サファイア基板、セラミック基板、金
属基板などを用いることができる。また、以降の処理温度に耐えうる耐熱性を有するプラ
スチック基板を用いても良い。

また、ここで用いる剥離用接着剤６２０３には、水や溶媒に可溶なものや、紫外線など
の照射により可塑化させることが可能であるような、必要時に仮支持基板６２０２と被剥
離層６１１６とを分離することが可能な接着剤を用いる。

なお、仮支持基板６２０２への転置工程には、様々な方法を適宜用いることができる。
例えば、剥離層６２０１として、被剥離層６１１６と接する側に金属酸化膜を含む膜を形
成した場合は、当該金属酸化膜を結晶化させることにより脆弱化させて、被剥離層６１１
６を作製基板６２００から剥離することができる。また、作製基板６２００と被剥離層６
１１６の間に、剥離層６２０１として水素を含む非晶質シリコン膜を形成した場合は、レ
ーザ光の照射またはエッチングにより当該水素を含む非晶質シリコン膜を除去して、被剥
離層６１１６を作製基板６２００から剥離することができる。また、剥離層６２０１とし
て窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質シリコン膜、水素含有合金膜
、酸素含有合金膜など）を用いた場合には、剥離層６２０１にレーザ光を照射して剥離層
６２０１内に含有する窒素、酸素や水素をガスとして放出させ、被剥離層６１１６と作製
基板６２００との分離を促進することができる。他の方法として、剥離層６２０１と被剥
離層６１１６との界面に液体を浸透させて作製基板６２００から被剥離層６１１６を剥離
してもよい。剥離層６２０１をタングステンで形成し、アンモニア水と過酸化水素水の混
合溶液により剥離層６２０１をエッチングしながら剥離を行う方法もある。

また、上記剥離方法を複数組み合わせることでより容易に剥離工程を行うことができる
。レーザ光の照射、ガスや溶液などによる剥離層６２０１へのエッチング、鋭いナイフや
メスなどによる機械的な除去を部分的に行い、剥離層６２０１と被剥離層６１１６とを剥
離しやすい状態にしてから、物理的な力（機械等による）によって剥離を行う工程などが
これに当たる。剥離層６２０１を金属と金属酸化物との積層構造により形成した場合、レ
ーザ光の照射によって形成される溝や鋭いナイフやメスなどによる傷などをきっかけとし
て、剥離層６２０１から物理的に引き剥がすことも容易となる。

また、これら剥離を行う際に水などの液体をかけながら剥離してもよい。

被剥離層６１１６を作製基板６２００から分離する方法としては、他に、被剥離層６１
１６が形成された作製基板６２００を、機械的に研磨などを行って除去する方法や、溶液
やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによるエッチングで除去する方法
等も用いることができる。この場合は、剥離層６２０１を設けなくとも良い。

続いて、作製基板６２００から剥離され、露出した剥離層６２０１、若しくは被剥離層
６１１６表面に剥離用接着剤６２０３とは異なる接着剤による第１の接着剤層６１１１を
用いて転置基板６１１０を接着する（図２３（Ｃ）参照）。

第１の接着剤層６１１１の材料としては、紫外線硬化型接着剤など光硬化型の接着剤、
反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤など各種硬化型接着剤を用いる
ことができる。

転置基板６１１０としては、じん性が大きい各種基板を用い、例えば、有機樹脂のフィ
ルムや金属基板などを好適に使用することができる。じん性の大きい基板は耐衝撃性に優
れ、破損し難い基板である。有機樹脂のフィルムは軽量であり、また、金属基板も薄いも
のは軽量であることから、通常のガラス基板を使用する場合と比較して、大幅な軽量化が
可能となる。このような基板を用いることによって、軽く、破損しにくい表示装置を作製
することができるようになる。

このような基板を構成する材料としては、例えば、ポリエチレンテレフタレート（ＰＥ
Ｔ）又はポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、アクリル樹脂、ポ
リアクリルニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボ
ネート樹脂（ＰＣ）、ポリエーテルスルフォン樹脂（ＰＥＳ）、ポリアミド樹脂、シクロ
オレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等など
が挙げられる。これら有機樹脂からなる基板は、じん性が大きいことから、耐衝撃性にも
優れ、破損しにくい基板である。また、これら有機樹脂のフィルムは軽量であることから
、通常のガラス基板と比較して、非常に軽量化された表示装置を作製することが可能とな
る。また、この場合、転置基板６１１０は、少なくとも各画素の光が透過する領域と重な
る部分に開口が設けられた金属板６２０６をさらに備えることが好ましい構成である。こ
の構成とすることによって、寸法変化を抑制しながらじん性が大きく、耐衝撃性が高く破
損しにくい転置基板６１１０を構成できる。さらに、金属板６２０６の厚さを薄くするこ
とで、従来のガラス基板よりも軽い転置基板６１１０を構成できる。このような基板を用
いることによって、軽く、破損しにくい表示装置を作製することができるようになる。（
図２３（Ｄ）参照）。

図２４（Ａ）は、液晶表示装置の上面図の一例を示す図である。図２４（Ａ）のように
、第１の配線層６２１０と第２の配線層６２１１とが交差し、第１の配線層６２１０と第
２の配線層６２１１に囲まれた領域が光の透過する領域６２１２である液晶表示装置の場
合、図２４（Ｂ）のように、第１の配線層６２１０及び第２の配線層６２１１と重なる部
分が残り、碁盤の目状に開口が設けられた金属板６２０６を用いれば良い。このような金
属板６２０６を液晶表示装置に貼り合わせて用いることにより、有機樹脂からなる基板を
用いたことによる合わせ精度の悪化や基板の伸びによる寸法変化を抑制することができる
（図２４（Ｃ）参照）。なお、偏光板（図示せず）が必要な場合には、転置基板６１１０
と金属板６２０６の間に設けても、金属板６２０６のさらに外側に設けても良い。偏光板
はあらかじめ金属板６２０６に貼り付けられていても良い。なお、軽量化の観点からは、
金属板６２０６として上記寸法安定化の効果を奏する範囲内において薄い基板を採用する
ことが好ましい。

その後、被剥離層６１１６から仮支持基板６２０２を分離する。剥離用接着剤６２０３
は必要時に仮支持基板６２０２と被剥離層６１１６とを分離することが可能な材料で形成
されているので、当該材料に合った方法により仮支持基板６２０２を分離すれば良い。な
お、バックライトは図面矢印のように照射される（図２３（Ｅ）参照）。

以上により、トランジスタから画素電極までが形成された被剥離層６１１６を転置基板
６１１０上に作製することができ、軽量かつ耐衝撃性の高い素子基板を作製することがで
きる。

＜変形例＞
上述した構成を有する表示装置は、本発明の一態様であり、当表示装置と異なる構成を
備える以下の表示装置も、本発明に含まれる。上述の転置工程（図２３（Ｂ）参照）の後
、転置基板６１１０を貼り付ける前に、露出した剥離層６２０１、若しくは被剥離層６１
１６表面に、金属板６２０６を貼り付けても良い（図２３（Ｃ’）参照）。この場合、金
属板６２０６からの汚染物質が、被剥離層６１１６におけるトランジスタの特性に悪影響
を及ぼすことを防ぐため、バリア層６２０７を間に設けると良い。バリア層６２０７を設
ける場合は、露出した剥離層６２０１、または被剥離層６１１６表面にバリア層６２０７
を設けてから、金属板６２０６を貼り付ければ良い。バリア層６２０７は無機材料や有機
材料などにより形成すれば良く、代表的には窒化シリコンなどが挙げられるが、トランジ
スタの汚染を防止することができれば、これらに限られることはない。バリア層６２０７
は透光性を有する材料で形成するか、もしくは透光性を有する程度に薄い膜とするなど、
少なくとも可視光に対する透光性を有するように作製する。なお、金属板６２０６は、剥
離用接着剤６２０３とは異なる接着剤を用いて第２の接着剤層（図示せず）を形成し、接
着すればよい。

この後、第１の接着剤層６１１１を金属板６２０６表面に形成し、転置基板６１１０を
貼り付け（図２３（Ｄ’））、被剥離層６１１６から仮支持基板６２０２を分離する（図
２３（Ｅ’））ことにより、同様に軽量且つ耐衝撃性の高い素子基板を作製することがで
きる。なお、バックライトは図面矢印のように照射される。

このように作製した軽量かつ耐衝撃性の高い素子基板と、対向基板とを液晶層を間に挟
持させてシール材で固着することによって、軽量かつ耐衝撃性の高い液晶表示装置を作製
することができる。対向基板としては、じん性が大きく、可視光に対する透光性を有する
基板（転置基板６１１０に用いることが可能なプラスチック基板と同様のもの）を用いる
ことができる。必要に応じてこれに偏光板、ブラックマトリクス、及び配向膜が設けられ
ていても良い。液晶層を形成する方法としては、ディスペンサ法や注入法などを適用する
ことができる。

以上のように作製された軽量かつ耐衝撃性の高い液晶表示装置は、トランジスタなどの
微細な素子の作製を、寸法安定性が比較的良好なガラス基板上などで行うことができ、ま
た、従来どおりの作製方法の適用が可能であることから、微細な素子であっても精度良く
形成することができる。このため、耐衝撃性を有しながらも、高精細で高品質な画像を提
供でき、且つ軽量な液晶表示装置を提供することが可能となる。

さらに、上記のように作製した液晶表示装置は、可撓性を有せしめることも可能である
。

１０ 画素部
１１ 走査線駆動回路
１２ 信号線駆動回路
１３ 走査線
１４ 信号線
１５ 画素
１６ トランジスタ
１７ 容量素子
１８ 液晶素子
１９ 液晶パネル
２０ パルス出力回路
２１ 端子
２２ 端子
２３ 端子
２４ 端子
２５ 端子
２６ 端子
２７ 端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ バックライトパネル
４１ バックライトアレイ
４１ａ_１ バックライトアレイ
４１ａ_２ バックライトアレイ
４１ａ_３ バックライトアレイ
４１ａ_４ バックライトアレイ
４１ｂ_１ バックライトアレイ
４１ｃ_１ バックライトアレイ
４１ｃ_４ バックライトアレイ
４２ バックライトユニット
４５ バックライト駆動回路
４６ａ パルス幅変調回路
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
７０ 画像処理回路
７１ ＡＤコンバータ
７２ フレームメモリ
７３ 最大値検出回路
７３ａ 最大値検出回路
７３ｂ 最大値検出回路
７３ｃ 最大値検出回路
７４ ガンマ補正回路
７４ａ ガンマ補正回路
７４ｂ ガンマ補正回路
７４ｃ ガンマ補正回路
１０１ 領域
１０２ 領域
１０３ 領域
１２０ シフトレジスタ
１２１ トランジスタ
２２０ 基板
２２１ 絶縁層
２２２ 導電層
２２３ 絶縁層
２２４ 半導体層
２２５ａ 導電層
２２５ｂ 導電層
２２６ 導電層
２２７ 絶縁層
２２８ 導電層
２２９ 絶縁層
２３０ 平坦化絶縁層
２３１ 透明導電層
２４０ 対向基板
２４１ 透明導電層
２４２ 遮蔽層
２５０ 液晶層
２６５ 透明導電層
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０７ バックライトパネル
１６０８ 回路基板
１６０９ ＣＯＦテープ
１６１０ ＦＰＣ
１６１１ 基板
１６１２ バックライト
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部（Ｂ）
２２６６ バッテリー
２２６７ 表示部（Ａ）
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機
２４００ 基板
２４０１ ゲート層
２４０２ ゲート絶縁層
２４０３ 半導体層
２４０５ａ ソース層
２４０５ｂ ドレイン層
２４０６ チャネル保護層
２４０７ 絶縁層
２４０９ 保護絶縁層
２４１１ ゲート層
２４１２ ゲート層
２４１３ ゲート絶縁層
２４１４ ゲート絶縁層
２４３６ 下地層
２４５０ トランジスタ
２４６０ トランジスタ
２４７０ トランジスタ
２４８０ トランジスタ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 対向基板
４００７ 液晶
４００９ トランジスタ
４０１０ トランジスタ
４０１１ 液晶素子
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 基板
４０２２ トランジスタ
４０３０ 画素電極
４０３１ 対向電極
４０３５ スペーサ
６１１０ 転置基板
６１１１ 接着剤層
６１１６ 被剥離層
６２００ 作製基板
６２０１ 剥離層
６２０２ 仮支持基板
６２０３ 剥離用接着剤
６２０６ 金属板
６２０７ バリア層
６２１０ 配線層
６２１１ 配線層
６２１２ 領域

Claims (7)

1. 第１の導電層と、
   第２の導電層と、
   前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層と、
   前記第１の絶縁層上方の酸化物半導体層と、
   前記第１の絶縁層上方の第３の導電層と、
   前記酸化物半導体層上方の第４の導電層と、
   前記酸化物半導体層上方の第５の導電層と、
   前記第３の導電層、前記第４の導電層及び前記第５の導電層上方の第２の絶縁層と、
   前記第２の絶縁層上方の第６の導電層と、
   前記第６の導電層上方の第７の導電層と、を有し、
   前記第１の導電層は、トランジスタのゲート電極として機能する領域を有し、
   前記第２の導電層は、容量素子の第１の電極として機能する領域を有し、
   前記第３の導電層は、前記容量素子の第２の電極として機能する領域を有し、
   前記第４の導電層は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
   前記第５の導電層は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
   前記第５の導電層は、前記第２の導電層と電気的に接続され、
   前記第６の導電層は、前記第５の導電層と電気的に接続され、
   前記第７の導電層は、画素電極として機能する領域を有し、
   前記第７の導電層は、前記第６の導電層と電気的に接続されていることを特徴とする表示装置。
2. 第１の導電層と、
   第２の導電層と、
   前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層と、
   前記第１の絶縁層上方の酸化物半導体層と、
   前記第１の絶縁層上方の第３の導電層と、
   前記酸化物半導体層上方の第４の導電層と、
   前記酸化物半導体層上方の第５の導電層と、
   前記第３の導電層、前記第４の導電層及び前記第５の導電層上方の第２の絶縁層と、
   前記第２の絶縁層上方の第６の導電層と、
   前記第６の導電層上方の第７の導電層と、
   第３の絶縁層と、を有し、
   前記第１の導電層は、トランジスタのゲート電極として機能する領域を有し、
   前記第２の導電層は、容量素子の第１の電極として機能する領域を有し、
   前記第３の導電層は、前記容量素子の第２の電極として機能する領域を有し、
   前記第４の導電層は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
   前記第５の導電層は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
   前記第５の導電層は、前記第２の導電層と電気的に接続され、
   前記第６の導電層は、前記第５の導電層と電気的に接続され、
   前記第７の導電層は、画素電極として機能する領域を有し、
   前記第７の導電層は、前記第６の導電層と電気的に接続され、
   前記第３の絶縁層は、前記酸化物半導体層と前記第４の導電層との間の領域と、前記酸化物半導体層と前記第５の導電層との間の領域と、を有することを特徴とする表示装置。
3. 第１の導電層と、
   第２の導電層と、
   前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層と、
   前記第１の絶縁層上方の酸化物半導体層と、
   前記第１の絶縁層上方の第３の導電層と、
   前記酸化物半導体層上方の第４の導電層と、
   前記酸化物半導体層上方の第５の導電層と、
   前記第３の導電層、前記第４の導電層及び前記第５の導電層上方の第２の絶縁層と、
   前記第２の絶縁層上方の第６の導電層と、を有し、
   前記第１の導電層は、トランジスタのゲート電極として機能する領域を有し、
   前記第２の導電層は、容量素子の第１の電極として機能する領域を有し、
   前記第３の導電層は、前記容量素子の第２の電極として機能する領域を有し、
   前記第４の導電層は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
   前記第５の導電層は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
   前記第５の導電層は、前記第２の導電層と電気的に接続され、
   前記第６の導電層は、画素電極として機能する領域を有し、
   前記第６の導電層は、前記第５の導電層と電気的に接続されていることを特徴とする表示装置。
4. 第１の導電層と、
   第２の導電層と、
   前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層と、
   前記第１の絶縁層上方の酸化物半導体層と、
   前記第１の絶縁層上方の第３の導電層と、
   前記酸化物半導体層上方の第４の導電層と、
   前記酸化物半導体層上方の第５の導電層と、
   前記第３の導電層、前記第４の導電層及び前記第５の導電層上方の第２の絶縁層と、
   前記第２の絶縁層上方の第６の導電層と、
   第３の絶縁層と、を有し、
   前記第１の導電層は、トランジスタのゲート電極として機能する領域を有し、
   前記第２の導電層は、容量素子の第１の電極として機能する領域を有し、
   前記第３の導電層は、前記容量素子の第２の電極として機能する領域を有し、
   前記第４の導電層は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
   前記第５の導電層は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
   前記第５の導電層は、前記第２の導電層と電気的に接続され、
   前記第６の導電層は、画素電極として機能する領域を有し、
   前記第６の導電層は、前記第５の導電層と電気的に接続され、
   前記第３の絶縁層は、前記酸化物半導体層と前記第４の導電層との間の領域と、前記酸化物半導体層と前記第５の導電層との間の領域と、を有することを特徴とする表示装置。
5. 表示装置と、ＦＰＣと、を有する表示モジュールであって、
   前記表示装置は、請求項１乃至請求項４のいずれか一項に記載の表示装置であることを特徴とする表示モジュール。
6. 表示装置又は表示モジュールと、
   操作キー、電源、スピーカー、又はカメラ用レンズと、を有する電子機器であって、
   前記表示装置は、請求項１乃至請求項４のいずれか一項に記載の表示装置であり、
   前記表示モジュールは、請求項５に記載の表示モジュールであることを特徴とする電子機器。
7. 表示装置又は表示モジュールと、
   筐体と、
   前記筐体を支持するスタンドと、を有するテレビジョン装置であって、
   前記表示装置は、請求項１乃至請求項４のいずれか一項に記載の表示装置であり、
   前記表示モジュールは、請求項５に記載の表示モジュールであることを特徴とするテレビジョン装置。

Images