JP5888959B2 - 液晶表示装置の駆動方法 - Google Patents

Description

本発明は、液晶表示装置の駆動方法に関する。特に、フィールドシーケンシャル方式によって表示を行う液晶表示装置の駆動方法に関する。

液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定の波長の光のみを透過するカラーフィルターを有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う液晶表示装置では、それぞれの発光色が異なる複数の光源が設けられる。そして、当該複数の光源の点滅を独立に制御し、且つ画素毎に各発光色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定色を呈する光毎に一画素の面積を分割することで所望の色を形成する方式であり、後者は、特定色を呈する光毎に表示期間を時間分割することで所望の色を形成する方式である。

フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィルターを設ける必要がない。つまり、カラーフィルターにおける光吸収による光の損失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である。

特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶表示装置は、信号保持容量に対する画像信号の入力と、表示画素容量が保持する電荷に応じた表示とを並行して行うことが可能である。

特開２００９−４２４０５号公報

上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では特定色を呈する光毎に表示期間が時間分割される。そのため、短時間の表示が遮られること（例えば、利用者の瞬き）に起因して特定の表示情報が欠落することがある。この場合、利用者に視認される表示が、本来の表示情報に基づく表示から変化（劣化）すること（静的なカラーブレイク、静的な色割れともいう）になる。また、続けて表示される画像における表示物の変位量が大きいこと（例えば、動きが速いスポーツ映像の表示）に起因して連続するフレームにおける表示情報が連続性を失うことがある。この場合、当該表示物の輪郭周辺部において利用者に視認される表示が所望の表示から変化（劣化）すること（動的なカラーブレイク、動的な色割れともいう）になる。

そこで、本発明の一態様は、フィールドシーケンシャル方式によって表示を行う液晶表示装置の画質の低下を抑制することを課題の一とする。

本発明の一態様は、それぞれの発光色が異なる複数の光源の点滅を独立に制御し、且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の画素毎に各発光色を呈する光の透過を制御することで画像を形成する液晶表示装置の駆動方法であって、第１の色を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至Ａ行目（Ａは、ｍ／２以下の自然数）に配設されたｎ個の画素に対して順次行われる第１の期間内において、１行目に配設されたｎ個の画素乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）に配設されたｎ個の画素に対する第１の色を呈する光の透過を制御するための画像信号の入力が行われた後に、１行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素のそれぞれに対して第１の色を呈する光を供給する第１の工程と、第１の色と異なる第２の色を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至Ａ行目に配設されたｎ個の画素に対して順次行われる第２の期間内において、１行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素に対する第２の色を呈する光の透過を制御するための画像信号の入力が行われた後に、１行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素のそれぞれに対して第２の色を呈する光を供給する第２の工程と、第１の色及び第２の色と異なる第３の色を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至Ａ行目に配設されたｎ個の画素に対して順次行われる第３の期間内において、１行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素に対する第３の色を呈する光の透過を制御するための画像信号の入力が行われた後に、１行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素のそれぞれに対して第３の色を呈する光を供給する第３の工程と、を有し、第１の工程乃至第３の工程のそれぞれを少なくとも１回含む第１の工程順序にしたがって各工程を行うことで、１行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素に第１の画像を形成し、第１の工程乃至第３の工程のそれぞれを少なくとも１回含み、且つ第１の工程順序と異なる第２の工程順序にしたがって各工程を行うことで、１行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素に、第１の画像に続いて第２の画像を形成する液晶表示装置の駆動方法である。

本発明の一態様の液晶表示装置の駆動方法では、画素部の特定の領域に含まれる複数の画素の一部に対する画像信号の入力と、当該一部とは異なる複数の画素の一部に対する光の供給とを並行して行う。これにより、当該領域に含まれる複数の画素の全てに対して画像信号が入力された後に、それらに対して光を供給する期間を設ける必要がなくなる。すなわち、当該領域に含まれる複数の画素の全てに対して画像信号が入力された直後から、それらに対する次の画像信号の入力を開始することが可能となる。したがって、本発明の一態様の液晶表示装置の駆動方法においては、画像信号の入力頻度を向上することが可能となる。これにより、液晶表示装置におけるフレーム周波数を向上することが可能となる。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じる表示の変化（劣化）を抑制することが可能である。なお、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるフレーム周波数の向上は、上述の静的なカラーブレイク及び動的なカラーブレイクの発生の抑制に有効である。

また、本発明の一態様の液晶表示装置の駆動方法では、続けて表示される２枚の画像を異なる光の供給順序によって形成する。これにより、続けて表示される画像における表示物の変位量が大きい場合に生じる動的なカラーブレイクを抑制することが可能となる。具体的に述べると、フィールドシーケンシャル方式によって表示を行う液晶表示装置においては、表示物の変位方向側の輪郭周辺部は画像形成の際に最初に供給される光が使用者に強く視認され、且つ当該表示物の変位方向とは反対側の輪郭周辺部は画像形成の際に最後に供給される光が使用者に強く視認される。したがって、当該最初に供給される光又は当該最後に供給される光が、続けて表示される画像において同一であると、当該表示物の一部の輪郭周辺部が本来の色ではなく、当該最初に供給される光が呈する色又は当該最後に供給される光が呈する色として利用者に視認されやすくなる。これに対して、本発明の一態様の液晶表示装置の駆動方法では、当該最初に供給される光及び当該最後に供給される光を、続いて表示される２枚の画像の形成に際して異ならせることが可能である。したがって、当該表示物の一部の輪郭周辺部が本来の色とは異なる色として利用者に視認される蓋然性を低下させることが可能である。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じる表示の変化（劣化）を抑制することが可能である。

（Ａ）液晶表示装置の構成例を示す図、（Ｂ）画素の構成例を示す図。 （Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路で用いられる信号の一例を示すタイミングチャート、（Ｃ）パルス出力回路の構成例を示す図。 （Ａ）パルス出力回路の一例を示す回路図、（Ｂ）〜（Ｄ）パルス出力回路の動作の一例を示すタイミングチャート。 （Ａ）信号線駆動回路の構成例を示す図、（Ｂ）信号線駆動回路の動作の一例を示す図。 バックライトの構成例を示す図。 液晶表示装置の動作例を説明する図。 （Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。 （Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。 液晶表示装置の動作例を説明する図。 液晶表示装置の動作例を説明する図。 液晶表示装置の動作例を説明する図。 液晶表示装置の画素の構成例を示す（Ａ）上面図、（Ｂ）断面図。 液晶表示装置の画素の構成例を示す上面図。 （Ａ）〜（Ｆ）電子機器の一例を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

まず、本発明の一態様の液晶表示装置について図１〜図６を参照して説明する。

＜液晶表示装置の構成例＞
図１（Ａ）は、液晶表示装置の構成例を示す図である。図１（Ａ）に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２と、各々が平行又は略平行に配設され、且つ走査線駆動回路１１によって電位が制御されるｍ本の走査線１３と、各々が平行又は略平行に配設され、且つ信号線駆動回路１２によって電位が制御されるｎ本の信号線１４と、を有する。さらに、画素部１０は、３つの領域（領域１０１〜領域１０３）に分割され、領域毎にマトリクス状に配設された複数の画素を有する。なお、各走査線１３は、画素部１０においてｍ行ｎ列に配設された複数の画素のうち、いずれかの行に配設されたｎ個の画素に電気的に接続されている。また、各信号線１４は、ｍ行ｎ列に配設された複数の画素のうち、いずれかの列に配設されたｍ個の画素に電気的に接続されている。

図１（Ｂ）は、図１（Ａ）に示す液晶表示装置が有する画素１５の回路図の一例を示す図である。図１（Ｂ）に示す画素１５は、ゲートが走査線１３に電気的に接続され、ソース及びドレインの一方が信号線１４に電気的に接続されたトランジスタ１６と、一方の電極がトランジスタ１６のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線（容量線ともいう）に電気的に接続された容量素子１７と、一方の電極がトランジスタ１６のソース及びドレインの他方及び容量素子１７の一方の電極に電気的に接続され、他方の電極が共通電位を供給する配線（共通電位線ともいう）に電気的に接続された液晶素子１８と、を有する。なお、トランジスタ１６は、ｎチャネル型のトランジスタである。また、容量電位と共通電位を同一の電位とすることが可能である。

＜走査線駆動回路１１の構成例＞
図２（Ａ）は、図１（Ａ）に示す液晶表示装置が有する走査線駆動回路１１の構成例を示す図である。図２（Ａ）に示す走査線駆動回路１１は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線と、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線乃至第６のパルス幅制御信号（ＰＷＣ６）を供給する配線と、１行目に配設された走査線１３＿１に電気的に接続された第１のパルス出力回路２０＿１、乃至、ｍ行目に配設された走査線１３＿ｍに電気的に接続された第ｍのパルス出力回路２０＿ｍと、を有する。なお、ここでは、第１のパルス出力回路２０＿１〜第ｋのパルス出力回路２０＿ｋ（ｋは、ｍ／２未満の４の倍数）が、領域１０１に配設された走査線１３＿１〜走査線１３＿ｋに電気的に接続され、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１〜第２ｋのパルス出力回路２０＿２ｋが、領域１０２に配設された走査線１３＿（ｋ＋１）〜走査線１３＿２ｋに電気的に接続され、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１〜第ｍのパルス出力回路２０＿ｍが領域１０３に配設された走査線１３＿（２ｋ＋１）〜走査線１３＿ｍに電気的に接続されていることとする。また、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路において複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍにおいてシフトパルスのシフトが行われている期間内であっても、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することが可能である。

図２（Ｂ）は、上記信号の具体的な波形の一例を示す図である。図２（Ｂ）に示す第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期分位相がずれた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期位相がずれた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期位相がずれた信号である。第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期位相がずれた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期位相がずれた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相がずれた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期位相がずれた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期位相がずれた信号である。なお、ここでは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。

上述した液晶表示装置においては、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍのそれぞれとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図２（Ａ）、（Ｃ）を参照して説明する。

第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍのそれぞれは、端子２１〜端子２７を有する。なお、端子２１〜端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。

まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第２のパルス出力回路２０＿２〜第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路の端子２７に電気的に接続されている。

次いで、端子２２について述べる。第（４ａ−３）のパルス出力回路（ａは、ｍ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続されている。

次いで、端子２３について述べる。第（４ａ−３）のパルス出力回路の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続されている。

次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路（ｂは、ｋ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に電気的に接続され、第２ｂのパルス出力回路の端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に電気的に接続され、第（２ｃ−１）のパルス出力回路（ｃは、（ｋ／２＋１）以上ｋ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に電気的に接続され、第２ｃのパルス出力回路の端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に電気的に接続され、第（２ｄ−１）のパルス出力回路（ｄは、（ｋ＋１）以上ｍ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に電気的に接続され、第２ｄのパルス出力回路の端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に電気的に接続されている。

次いで、端子２５について述べる。第ｘのパルス出力回路（ｘは、ｍ以下の自然数）の端子２５は、ｘ行目に配設された走査線１３＿ｘに電気的に接続されている。

次いで、端子２６について述べる。第ｙのパルス出力回路（ｙは、ｍ−１以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路の端子２７に電気的に接続され、第ｍのパルス出力回路の端子２６は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に電気的に接続されている。なお、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）は、仮に第（ｍ＋１）のパルス出力回路が設けられていれば、当該第（ｍ＋１）のパルス出力回路の端子２７から出力される信号に相当する信号である。具体的には、これらの信号は、実際にダミー回路として第（ｍ＋１）のパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第ｍのパルス出力回路に供給することができる。

各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。

＜パルス出力回路の構成例＞
図３（Ａ）は、図２（Ａ）、（Ｃ）に示すパルス出力回路の構成例を示す図である。図３（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。

トランジスタ３１は、ソース及びドレインの一方が高電源電位（Ｖｄｄ）を供給する配線（以下、高電源電位線ともいう）に電気的に接続され、ゲートが端子２１に電気的に接続されている。

トランジスタ３２は、ソース及びドレインの一方が低電源電位（Ｖｓｓ）を供給する配線（以下、低電源電位線ともいう）に電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方に電気的に接続されている。

トランジスタ３３は、ソース及びドレインの一方が端子２２に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続されている。

トランジスタ３４は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３２のゲートに電気的に接続されている。

トランジスタ３５は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート及びトランジスタ３４のゲートに電気的に接続され、ゲートが端子２１に電気的に接続されている。

トランジスタ３６は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、並びにトランジスタ３５のソース及びドレインの他方に電気的に接続され、ゲートが端子２６に電気的に接続されている。なお、トランジスタ３６のソース及びドレインの一方が、低電源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源電位（Ｖｃｃ）を供給する配線に電気的に接続されている構成とすることもできる。

トランジスタ３７は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、並びにトランジスタ３６のソース及びドレインの他方に電気的に接続され、ゲートが端子２３に電気的に接続されている。なお、トランジスタ３７のソース及びドレインの一方が、電源電位（Ｖｃｃ）を供給する配線に電気的に接続されている構成とすることもできる。

トランジスタ３８は、ソース及びドレインの一方が端子２４に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ３３のゲートに電気的に接続されている。

トランジスタ３９は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、並びにトランジスタ３７のソース及びドレインの他方に電気的に接続されている。

なお、以下においては、トランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、トランジスタ３３のゲート、並びにトランジスタ３８のゲートが電気的に接続されたノードをノードＡとし、トランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートが電気的に接続されたノードをノードＢとして説明する。

＜パルス出力回路の動作例＞
上述したパルス出力回路の動作例について図３（Ｂ）〜（Ｄ）を参照して説明する。なお、ここでは、第１のパルス出力回路２０＿１の端子２１に入力される走査線駆動回路用スタートパルス（ＧＳＰ）の入力タイミングを制御することで、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２７から同一タイミングでシフトパルスを出力する場合の動作例について説明する。具体的には、図３（Ｂ）は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力される際の第１のパルス出力回路２０＿１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図３（Ｃ）は、第ｋのパルス出力回路２０＿ｋからハイレベルの電位が入力される際の第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図３（Ｄ）は、第２ｋのパルス出力回路２０＿２ｋからハイレベルの電位が入力される際の第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示している。なお、図３（Ｂ）〜（Ｄ）では、各端子に入力される信号を括弧書きで付記している。また、それぞれの後段に配設されるパルス出力回路（第２のパルス出力回路２０＿２、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２）の端子２５から出力される信号（Ｇｏｕｔ２、Ｇｏｕｔｋ＋２、Ｇｏｕｔ２ｋ＋２）及び端子２７から出力される信号（ＳＲｏｕｔ２＝第１のパルス出力回路２０＿１の端子２６の入力信号、ＳＲｏｕｔｋ＋２＝第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２６の入力信号、ＳＲｏｕｔ２ｋ＋２＝第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２６の入力信号）も付記している。なお、図中において、Ｇｏｕｔは、パルス出力回路の走査線に対する出力信号を表し、ＳＲｏｕｔは、当該パルス出力回路の、前段及び後段のパルス出力回路に対する出力信号を表している。

まず、図３（Ｂ）を参照して、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルス（ＧＳＰ）としてハイレベルの電位が入力される場合について説明する。

期間ｔ１において、端子２１にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３１、３５がオン状態となる。そのため、ノードＡの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）に上昇し、且つノードＢの電位が低電源電位（Ｖｓｓ）に下降する。これに付随して、トランジスタ３３、３８がオン状態となり、トランジスタ３２、３４、３９がオフ状態となる。以上により、期間ｔ１において、端子２７から出力される信号は、端子２２に入力される信号となり、端子２５から出力される信号は、端子２４に入力される信号となる。ここで、期間ｔ１において、端子２２及び端子２４に入力される信号は、共にロウレベルの電位（低電源電位（Ｖｓｓ））である。そのため、期間ｔ１において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。

期間ｔ２において、各端子に入力される信号は期間ｔ１から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。

期間ｔ３において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１はオフ状態となっている。この時、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ３において、第１のパルス出力回路２０＿１は、画素部において１行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。

期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、端子２７からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。また、期間ｔ４において、端子２４に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）のままである。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。

期間ｔ５において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ５において、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。

期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、端子２５からはロウレベルの電位（低電源電位（Ｖｓｓ））が出力され、端子２７からはハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）が出力される。

期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。

次いで、図３（Ｃ）を参照して、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２１に第ｋのパルス出力回路２０＿ｋからシフトパルスとしてハイレベルの電位が入力される場合について説明する。

期間ｔ１及び期間ｔ２において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の動作は、上述した第１のパルス出力回路２０＿１と同様である。そのため、ここでは前述の説明を援用することとする。

期間ｔ３において、各端子に入力される信号は期間ｔ２から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。

期間ｔ４において、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲート、及びトランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３、３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５及び端子２７から出力される信号が端子２２及び端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、画素部において（ｋ＋１）行目に配設された走査線及び第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。

期間ｔ５において、各端子に入力される信号は期間ｔ４から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。

期間ｔ６において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ６において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から画素部において（ｋ＋１）行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。

期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１、及び画素部において（ｋ＋１）行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。

次いで、図３（Ｄ）を参照して、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２１に第２ｋのパルス出力回路２０＿２ｋからシフトパルスとしてハイレベルの電位が入力される場合について説明する。

期間ｔ１乃至期間ｔ３において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の動作は、上述した第（ｋ＋１）のパルス出力回路２０＿ｋ＋１と同様である。そのため、ここでは前述の説明を援用することとする。

期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。

期間ｔ５において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ５において、端子２５からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、画素部において（２ｋ＋１）行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。また、期間ｔ５において、端子２２に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）のままである。

期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。

期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１、及び画素部において（２ｋ＋１）行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。

図３（Ｂ）〜（Ｄ）に示すように、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍでは、走査線駆動回路用スタートパルス（ＧＳＰ）の入力タイミングを制御することで、複数のシフトパルスのシフトを並行して行うことが可能である。具体的には、走査線駆動回路用スタートパルス（ＧＳＰ）の入力後、第ｋのパルス出力回路２０＿ｋの端子２７からシフトパルスが出力されるタイミングと同じタイミングで再度走査線駆動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０＿１及び第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。また、同様に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。

加えて、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、上記の動作に並行して、それぞれ異なるタイミングで走査線に対する選択信号の供給を行うことが可能である。すなわち、上述した走査線駆動回路は、固有のシフト期間を有するシフトパルスを複数シフトし且つ同一タイミングにおいてシフトパルスが入力された複数のパルス出力回路がそれぞれ異なるタイミングで走査線に対して選択信号を供給することが可能である。

＜信号線駆動回路１２の構成例＞
図４（Ａ）は、図１（Ａ）に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。図４（Ａ）に示す信号線駆動回路１２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０と、画像信号（ＤＡＴＡ）を供給する配線と、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎと、を有する。なお、トランジスタ１２１＿ｗ（ｗは、１以上ｎ以下の自然数）は、ソース及びドレインの一方が画像信号（ＤＡＴＡ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部においてｗ列目に配設された信号線１４＿ｗに電気的に接続され、ゲートがシフトレジスタ１２０の第ｗの出力端子に電気的に接続されている。また、シフトレジスタ１２０は、信号線駆動回路用スタートパルス（ＳＳＰ）としてハイレベルの電位が入力されることをきっかけとしてシフト期間毎に順次第１の出力端子乃至第ｎの出力端子からハイレベルの電位を出力する機能を有する。すなわち、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、シフト期間毎に順次オン状態となる。

図４（Ｂ）は、画像信号（ＤＡＴＡ）を供給する配線が供給する画像信号のタイミングの一例を示す図である。図４（Ｂ）に示すように、画像信号（ＤＡＴＡ）を供給する配線は、期間ｔ４において、１行目に配設された画素用画像信号（ｄａｔａ １）を供給し、期間ｔ５において、（ｋ＋１）行目に配設された画素用画像信号（ｄａｔａ ｋ＋１）を供給し、期間ｔ６において、（２ｋ＋１）行目に配設された画素用画像信号（ｄａｔａ ２ｋ＋１）を供給し、期間ｔ７において、２行目に配設された画素用画像信号（ｄａｔａ ２）を供給する。以下、同様に画像信号（ＤＡＴＡ）を供給する配線は、特定の行に配設された画素用画像信号を順次供給する。具体的には、ｓ行目（ｓは、ｋ未満の自然数）に配設された画素用画像信号→（ｋ＋ｓ）行目に配設された画素用画像信号→（２ｋ＋ｓ）行目に配設された画素用画像信号→（ｓ＋１）行目に配設された画素用画像信号という順序で画像信号を供給する。上述した走査線駆動回路及び信号線駆動回路が当該動作を行うことにより、走査線駆動回路が有するパルス出力回路におけるシフト期間毎に画素部に配設された３行の画素に対する画像信号の入力を行うことが可能である。すなわち、上述した走査線駆動回路及び信号線駆動回路が当該動作を行うことにより、ｍ行ｎ列に配設された複数の画素に対して、３種類の画像信号の走査を並行して行うことが可能である。

＜バックライトの構成例＞
図５は、図１（Ａ）に示す液晶表示装置の画素部１０の背後に設けられるバックライトの構成例を示す図である。図５に示すバックライトは、マトリクス状に配設された複数のバックライトユニット４０を有する。なお、バックライトユニット４０は、赤（Ｒ）を呈する光の光源、緑（Ｇ）を呈する光の光源、及び青（Ｂ）を呈する光の光源を有する。また、複数のバックライトユニット４０における光源の点滅は、バックライト制御回路４１によって制御される。なお、ここでは、バックライト制御回路４１は、ｍ行ｎ列に配設された複数の画素のうちｔ行ｎ列（ここでは、ｔは、ｋ／４とする）に配設された画素に対して光を照射するためのバックライトユニット群４２毎に、光源の点滅を制御できることとする。すなわち、当該バックライト制御回路４１は、１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群において点灯される光を独立に制御できることとする。さらに、バックライト制御回路４１は、バックライトユニット群４２に含まれるバックライトユニット４０が有する３種の光源のいずれか一を点灯させること、いずれか二つを同時に点灯させること、及び全て同時に点灯させることが可能であることとする。なお、当該３種の光源の全てを同時に点灯させた場合、バックライトユニット４０は、白（Ｗ）を呈する光を発光することとする。また、当該光源としては、ＬＥＤ（Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などを適用することが可能である。

＜液晶表示装置の動作例＞
図６は、上述した液晶表示装置における画像信号の走査と、バックライトが有する１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群のそれぞれにおいて点灯される光のタイミングとを示す図である。なお、図６において縦軸は画素部における行（１行目乃至ｍ行目）を表し、横軸は時間を表している。

上述した液晶表示装置では、１行目に配設された画素〜ｍ行目に配設された画素に対して順次画像信号を入力するのではなく、ｋ行分隔離されて配設された画素に対して順次画像信号を入力する（１行目に配設された画素→（ｋ＋１）行目に配設された画素→（２ｋ＋１）行目に配設された画素→２行目に配設された画素という順序で画像信号を入力する）ことが可能である。これにより、図６に示すように期間Ｔ１において、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素に対する青（Ｂ）を呈する光の透過を制御するための画像信号の走査、（ｋ＋１）行目に配設されたｎ個の画素乃至（ｋ＋ｔ）行目に配設されたｎ個の画素に対する緑（Ｇ）を呈する光の透過を制御するための画像信号の走査、及び（２ｋ＋１）行目に配設されたｎ個の画素乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素に対する赤（Ｒ）を呈する光の透過を制御するための画像信号の走査を並行して行うことが可能である。

また、図６に示すように期間Ｔ２において、１行目乃至ｔ行目用バックライトユニット群において青（Ｂ）を呈する光の光源を点灯させ、且つ（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニット群において緑（Ｇ）を呈する光の光源を点灯させ、且つ（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニット群において赤（Ｒ）を呈する光の光源を点灯させることが可能である。なお、期間Ｔ２は、（ｔ＋１）行目に配設されたｎ個の画素乃至ｋ行目に配設されたｎ個の画素に対する青（Ｂ）を呈する光の透過を制御するための画像信号の走査、（ｋ＋ｔ＋１）行目に配設されたｎ個の画素乃至２ｋ行目に配設されたｎ個の画素に対する緑（Ｇ）を呈する光の透過を制御するための画像信号の走査、及び（２ｋ＋ｔ＋１）行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する赤（Ｒ）を呈する光の透過を制御するための画像信号の走査が並行して行われる期間である。

具体的に述べると、図６に示す液晶表示装置の動作は、以下の工程順序にしたがって各工程を行うことで画像（以下では、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素における画像について述べる）を形成する液晶表示装置の動作であると表現できる。

まず、第１の工程として、赤（Ｒ）を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至ｋ行目に配設されたｎ個の画素に対して順次行われる期間Ｔａ内において、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素に対する赤（Ｒ）を呈する光の透過を制御するための画像信号の入力が行われた後に、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素のそれぞれに対して赤（Ｒ）を呈する光を供給する。

次いで、第２の工程として、緑（Ｇ）を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至ｋ行目に配設されたｎ個の画素に対して順次行われる期間Ｔｂ内において、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素に対する緑（Ｇ）を呈する光の透過を制御するための画像信号の入力が行われた後に、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素のそれぞれに対して緑（Ｇ）を呈する光を供給する。なお、当該期間Ｔｂにおいては、（ｋ＋１）行目に配設されたｎ個の画素乃至２ｋ行目に配設されたｎ個の画素に対する赤（Ｒ）を呈する光の透過を制御するための画像信号の順次入力を並行して行う。そして、（ｋ＋１）行目に配設されたｎ個の画素乃至（ｋ＋ｔ）行目に配設されたｎ個の画素に対する赤（Ｒ）を呈する光の透過を制御するための画像信号の入力が行われた後に、（ｋ＋１）行目に配設されたｎ個の画素乃至（ｋ＋ｔ）行目に配設されたｎ個の画素のそれぞれに対して赤（Ｒ）を呈する光を供給する。

次いで、第３の工程として、青（Ｂ）を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至ｋ行目に配設されたｎ個の画素に対して順次行われる期間Ｔｃ内において、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素に対する青（Ｂ）を呈する光の透過を制御するための画像信号の入力が行われた後に、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素のそれぞれに対して青（Ｂ）を呈する光を供給する。なお、当該期間Ｔｃにおいては、（ｋ＋１）行目に配設されたｎ個の画素乃至２ｋ行目に配設されたｎ個の画素に対する緑（Ｇ）を呈する光の透過を制御するための画像信号の順次入力、及び、（２ｋ＋１）行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する赤（Ｒ）を呈する光の透過を制御するための画像信号の順次入力を並行して行う。そして、（ｋ＋１）行目に配設されたｎ個の画素乃至（ｋ＋ｔ）行目に配設されたｎ個の画素に対する緑（Ｇ）を呈する光の透過を制御するための画像信号の入力が行われた後に、（ｋ＋１）行目に配設されたｎ個の画素乃至（ｋ＋ｔ）行目に配設されたｎ個の画素のそれぞれに対して緑（Ｇ）を呈する光を供給し、且つ、（２ｋ＋１）行目に配設されたｎ個の画素乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素に対する赤（Ｒ）を呈する光の透過を制御するための画像信号の入力が行われた後に、（２ｋ＋１）行目に配設されたｎ個の画素乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素のそれぞれに対して赤（Ｒ）を呈する光を供給する。

次いで、第４の工程として、赤（Ｒ）を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至ｋ行目に配設されたｎ個の画素に対して順次行われる期間Ｔｄ内において、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素に対する赤（Ｒ）を呈する光の透過を制御するための画像信号の入力が行われた後に、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素のそれぞれに対して赤（Ｒ）を呈する光を供給する。なお、当該期間Ｔｄにおいては、（ｋ＋１）行目に配設されたｎ個の画素乃至２ｋ行目に配設されたｎ個の画素に対する青（Ｂ）を呈する光の透過を制御するための画像信号の順次入力、及び、（２ｋ＋１）行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する緑（Ｇ）を呈する光の透過を制御するための画像信号の順次入力を並行して行う。そして、（ｋ＋１）行目に配設されたｎ個の画素乃至（ｋ＋ｔ）行目に配設されたｎ個の画素に対する青（Ｂ）を呈する光の透過を制御するための画像信号の入力が行われた後に、（ｋ＋１）行目に配設されたｎ個の画素乃至（ｋ＋ｔ）行目に配設されたｎ個の画素のそれぞれに対して青（Ｂ）を呈する光を供給し、且つ、（２ｋ＋１）行目に配設されたｎ個の画素乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素に対する緑（Ｇ）を呈する光の透過を制御するための画像信号の入力が行われた後に、（２ｋ＋１）行目に配設されたｎ個の画素乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素のそれぞれに対して緑（Ｇ）を呈する光を供給する。

図６に示す液晶表示装置の動作は、上述の第１の工程乃至第４の工程を続けて行うことによって、画像（１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素における画像）を形成する動作であると表現できる。

また、図６に示す液晶表示装置の動作では、続けて表示される２枚の画像を異なる光の供給順序によって形成する。具体的には、図６に示す液晶表示装置の動作においては、１枚目の画像を、赤（Ｒ）を呈する光→緑（Ｇ）を呈する光→青（Ｂ）を呈する光→赤（Ｒ）を呈する光の順で供給することで形成し、２枚目の画像を、緑（Ｇ）を呈する光→青（Ｂ）を呈する光→赤（Ｒ）を呈する光→緑（Ｇ）を呈する光の順で供給することで形成する。端的に述べると、図６に示す液晶表示装置の動作では、各光源の点灯順は変更せず、且つ各光源の点灯周波数をフレーム周波数の４／３倍とすることで、続けて表示される２枚の画像を異なる光の供給順序によって形成している。

＜本明細書で開示される液晶表示装置について＞
本明細書で開示される液晶表示装置の駆動方法では、画素部の特定の領域に含まれる複数の画素の一部に対する画像信号の入力と、当該一部とは異なる複数の画素の一部に対する光の供給とを並行して行うことが可能である。これにより、当該領域に含まれる複数の画素の全てに対して画像信号が入力された後に、それらに対して光を供給する期間を設ける必要がなくなる。すなわち、当該領域に含まれる複数の画素の全てに対して画像信号が入力された直後から、それらに対する次の画像信号の入力を開始することが可能となる。したがって、本明細書で開示される液晶表示装置の駆動方法においては、画像信号の入力頻度を向上することが可能となる。これにより、液晶表示装置におけるフレーム周波数を向上することが可能となる。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じる表示の変化（劣化）を抑制することが可能である。なお、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるフレーム周波数の向上は、上述の静的なカラーブレイク及び動的なカラーブレイクの発生の抑制に有効である。

また、本明細書で開示される液晶表示装置の駆動方法では、続けて表示される２枚の画像を異なる光の供給順序によって形成する。これにより、続けて表示される画像における表示物の変位量が大きい場合に生じる動的なカラーブレイクを抑制することが可能となる。具体的に述べると、フィールドシーケンシャル方式によって表示を行う液晶表示装置においては、表示物の変位方向側の輪郭周辺部は画像形成の際に最初に供給される光が使用者に強く視認され、且つ当該表示物の変位方向とは反対側の輪郭周辺部は画像形成の際に最後に供給される光が使用者に強く視認される。したがって、当該最初に供給される光又は当該最後に供給される光が続けて表示される画像において同一であると、当該表示物の一部の輪郭周辺部が本来の色ではなく、当該最初に供給される光が呈する色又は当該最後に供給される光が呈する色として利用者に視認されやすくなる。これに対して、本明細書で開示される液晶表示装置の駆動方法では、当該最初に供給される光及び当該最後に供給される光を、続いて表示される２枚の画像の形成に際して異ならせることが可能である。したがって、当該表示物の一部の輪郭周辺部が本来の色とは異なる色として利用者に視認される蓋然性を低下させることが可能である。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じる表示の変化（劣化）を抑制することが可能である。

また、本明細書で開示される液晶表示装置は、上記の動作を簡便な画素構成でありながら実現することが可能である。具体的には、特許文献１で開示される液晶表示装置の画素には、本明細書で開示される液晶表示装置の画素の構成に加えて、電荷の移動を制御するトランジスタが必要になる。また、該トランジスタのスイッチングを制御するための信号線も別途必要になる。これに対し、本明細書で開示される液晶表示装置の画素構成は、簡便である。すなわち、本明細書で開示される液晶表示装置は、特許文献１で開示される液晶表示装置と比較して画素の開口率を向上させることが可能である。また、画素部に設けられる配線数を低減することで各種配線間に生じる寄生容量を低減することが可能である。すなわち、画素部に設けられる各種配線の高速駆動が可能となる。

また、図６に示す液晶表示装置の動作のようにバックライトを点灯する場合、隣接するバックライトユニット群が異なる色を呈することがない。具体的には、期間Ｔ１において画像信号の走査が行われる領域に対して当該走査後にバックライトユニット群を点灯する場合、隣接するバックライトユニット群が異なる色を呈することがない。例えば、期間Ｔ１において、（ｋ＋１）行目に配設されたｎ個の画素から（ｋ＋ｔ）行目に配設されたｎ個の画素に対して緑（Ｇ）を呈する光の透過を制御するための画像信号の走査が終了した後に（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニット群において緑（Ｇ）の光源を点灯させる際に、（３ｔ＋１）行目乃至ｋ行目用バックライトユニット群及び（ｋ＋ｔ＋１）行目乃至（ｋ＋２ｔ）行目用バックライトユニット群においては、緑（Ｇ）の光源が点灯される又は点灯自体が行われない（赤（Ｒ）、青（Ｂ）の光源が点灯されることがない）。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。

＜変形例＞
上述した液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。

例えば、上述した液晶表示装置においては、画素部１０を３つの領域に分割し、該３つの領域に並行して画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部１０を３つ以外の複数の領域に分割し、該複数の領域のそれぞれに対する画像信号の供給を並行して行う構成とすることが可能である。なお、当該領域数を変化させる場合、当該領域数に応じて走査線駆動回路用クロック信号及びパルス幅制御信号を設定する必要があることを付記する。

また、上述した液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図１（Ｂ）参照）について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に設けられる容量配線を削除することができるため、画素部に設けられる各種配線の高速駆動が可能となる。

また、パルス出力回路として、図３（Ａ）に示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートに電気的に接続され、ゲートがリセット端子（Ｒｅｓｅｔ）に電気的に接続されたトランジスタ５０を付加した構成（図７（Ａ）参照）を適用することが可能である。なお、当該リセット端子には、画素部に１枚の画像が形成された後の期間においてハイレベルの電位が入力され、その他の期間においてはロウレベルの電位が入力される。なお、トランジスタ５０は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。なお、当該初期化を行う場合には、画素部に１枚の画像が形成される期間後且つ次の画像が形成される期間前に初期化期間を設ける必要があることを付記する。

また、パルス出力回路として、図３（Ａ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲート及びトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５１を付加した構成（図７（Ｂ）参照）を適用することも可能である。なお、トランジスタ５１は、ノードＡの電位がハイレベルの電位となる期間（図３（Ｂ）〜（Ｄ）に示した期間ｔ１〜期間ｔ６）においてオフ状態となる。そのため、トランジスタ５１を付加した構成とすることで、期間ｔ１〜ｔ６において、トランジスタ３３のゲート及びトランジスタ３８のゲートと、トランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間ｔ１〜期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。

また、パルス出力回路として、図７（Ｂ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３３のゲート並びにトランジスタ５１のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５２を付加した構成（図８（Ａ）参照）を適用することも可能である。なお、上述したようにトランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソースとゲートとの容量結合のみによってノードＡの電位を上昇させる場合（図３（Ｄ）参照）における負荷の低減による効果が大きい。

また、パルス出力回路として、図８（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、且つソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ５２のソース及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５３を付加した構成（図８（Ｂ）参照）を適用することも可能である。なお、上述したようにトランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３、３８のスイッチングに与える影響を軽減することが可能である。

また、上述した液晶表示装置においては、バックライトユニットとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一の光を発光する３種の光源を横に直線的に並べる構成（図５参照）について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該３種の光源を三角形配置してもよいし、当該３種の光源を縦に直線的に並べてもよいし、赤（Ｒ）を呈する光の光源のみを有するバックライトユニット、緑（Ｇ）を呈する光の光源のみを有するバックライトユニット、及び青（Ｂ）を呈する光の光源のみを有するバックライトユニットを別途設けてもよい。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成（図５参照）について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。

また、上述した液晶表示装置においては、バックライトとして赤（Ｒ）を呈する光、緑（Ｇ）、及び青（Ｂ）を呈する光の光源を組み合わせて用いる構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光源を組み合わせてバックライトを構成することが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４色の光源を組み合わせて用いること、又はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の３色の光源を組み合わせて用いることなどが可能である。なお、白（Ｗ）を呈する光を発光する光源は、発光効率が高いため、当該光源を用いてバックライトユニットを構成することで消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある２色の光源を有する場合（例えば、青（Ｂ）と黄（Ｙ）の２色の光源を有する場合）、当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６色の光源を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の６色の光源を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせて用いることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。

また、上述した液晶表示装置においては、１枚の画像が形成される期間の前後に、画像信号の走査又は特定のバックライトユニット群における光源の点灯が行われない期間（黒挿入期間ともいう）を設ける構成（図６参照）について示したが、当該期間を設けずに連続的に行う画像形成動作を行う構成（図９参照）とすることが可能である。これにより、当該液晶表示装置におけるフレーム周波数を向上させることが可能である。

なお、図６においては、特定のバックライトユニット群において光源の点灯が行われない期間を設ける構成について例示しているが、これに加えて、各画素に対して光を透過させないための画像信号を入力する構成とすることも可能である。

また、上述した液晶表示装置においては、３種の光源のいずれか１種を２回点灯させ、且つその他の２種を１回点灯させることで画像を形成する構成（図６参照）について示したが、本発明の液晶表示装置の画像形成方法は、当該構成に限定されない。例えば、３種の光源のそれぞれを１回点灯させることで画像を形成する構成（図１０参照）とすること、３種の光源に含まれる特定の２種を２回以上点灯させることで画像を形成する構成（図１１参照）とすること、若しくは３種の光源のそれぞれを２回以上点灯させることで画像を形成する構成（図示しない）、又は３種の光源のそれぞれを少なくとも１回且つ３種の光源のうち２種以上を同時に少なくとも１回点灯させることで画像を形成する構成（図示しない）とすることが可能である。なお、３種の光源のうち２種以上を同時に点灯させることで１枚の画像を形成する場合、当該画像の輝度を向上させることが可能である。

ここで、図１１に示す液晶表示装置の動作について詳述する。図１１に示す液晶表示装置の動作では、各画素に緑（Ｇ）を呈する光を少なくとも２回以上供給することで、画像を形成する。端的に述べると、図１１に示す液晶表示装置の動作では、赤（Ｒ）を呈する光の光源の点灯→緑（Ｇ）を呈する光の光源の点灯→青（Ｂ）を呈する光の光源の点灯→緑（Ｇ）を呈する光の光源の点灯という点灯順は変更せず、且つ、赤（Ｒ）及び青（Ｂ）を呈する光の光源の点灯周波数をフレーム周波数の５／４倍とし且つ緑（Ｇ）を呈する光の光源の点灯周波数をフレーム周波数の５／２倍としている。図１１に示す液晶表示装置の動作においては、視感度の高い緑（Ｇ）を呈する光の光源の点灯周波数を向上させることができるため、フリッカーの発生を抑制することが可能である。

なお、変形例として述べた構成の複数を、図１〜図６を参照して説明した液晶表示装置に対して適用することも可能である。

＜具体例＞
以下では、上述した液晶表示装置の具体例について説明する。

図１２（Ａ）は、上述した液晶表示装置の画素の構成例を示す上面図であり、図１２（Ｂ）は、図１２（Ａ）中の線分Ａ−Ａ’、線分Ｂ−Ｂ’における断面図である。

図１２（Ａ）に示す画素は、走査線８０１と、信号線８０２と、共通電位線８０３と、容量線８０４と、トランジスタ８０５と、画素電極８０６と、共通電極８０７と、容量素子８０８と、を有する。また、これらは、基板全面に成膜された薄膜を複数に分離加工することによって得られる第１の導電層８５１、半導体層８５２、第２の導電層８５３、第３の導電層８５４（透明電極層ともいう）を用いて構成される。

具体的には、走査線８０１、トランジスタ８０５のゲート電極、及び容量素子８０８の一方の電極は、第１の導電層８５１を用いて構成される。さらに、走査線８０１及びトランジスタ８０５は、分離加工されることによって得られる一の導電層を用いて構成され、容量素子８０８の一方の電極は、当該一の導電層とは異なる導電層を用いて構成される。

また、トランジスタ８０５の半導体層は、半導体層８５２を用いて構成される。

また、信号線８０２、トランジスタ８０５のソース及びドレインの一方、トランジスタ８０５のソース及びドレインの他方、並びに容量素子８０８の他方の電極は、第２の導電層８５３を用いて構成される。さらに、信号線８０２並びにトランジスタ８０５のソース及びドレインの一方は、分離加工されることによって得られる一の導電層を用いて構成され、トランジスタ８０５のソース及びドレインの他方並びに容量素子８０８の他方の電極は、当該一の導電層とは異なる導電層によって構成される。

また、共通電位線８０３、液晶素子の画素電極８０６、及び共通電極８０７は、第３の導電層８５４を用いて構成される。さらに、共通電位線８０３及び共通電極８０７は、分離加工されることによって得られる一の導電層を用いて構成され、液晶素子の画素電極８０６は、当該一の導電層とは異なる導電層を用いて構成される。

なお、トランジスタ８０５のソース及びドレインの他方並びに容量素子８０８の他方の電極と、液晶素子の画素電極８０６とはコンタクトホール８５５において接続されている。

図１３は、図１２（Ａ）に示す画素の構成例から第３の導電層８５４を除去した図である。図１３に示すように、ここでは、第１の導電層８５１（容量素子８０８の一方の電極）と、第２の導電層８５３（容量素子８０８の他方の電極）とを重畳させることで容量素子８０８を形成している。

図１２（Ａ）、図１３に示す画素では、画素電極８０６及び共通電極８０７は、それぞれ櫛歯状に形成し、間隔をあけて嵌合するよう構成されている。当該構成とすることで画素電極８０６と共通電極８０７との間に横電界を発生させ、ブルー相を示す液晶材料などを制御することができる。

なお、ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。具体的には、５重量％以上のカイラル剤を混合させた液晶組成物を液晶１４１５に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答時間が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。このような特性を有する液晶は、上述した液晶表示装置（画像を形成するために複数回の画像信号を各画素に入力することが必要な液晶表示装置）が有する液晶として特に好ましい。

次に、図１２（Ｂ）に示す断面図の構成について説明する。本明細書で開示される液晶表示装置に適用できるトランジスタの構造は特に限定されず、例えばゲート電極が、ゲート絶縁層を介して、半導体層の上側に配置されるトップゲート構造、又はゲート電極が、ゲート絶縁層を介して、半導体層の下側に配置されるボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であってもよい。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。

図１２（Ｂ）に示すトランジスタ８０５は、逆スタガ型のトランジスタである。

トランジスタ８０５は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、半導体層４０３、ｎ型半導体層４０４、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、トランジスタ８０５を覆い、半導体層４０３に積層する絶縁層４０７が設けられている。絶縁層４０７上にはさらに絶縁層４０９が形成されている。

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。

ボトムゲート構造のトランジスタ８０５において、下地膜となる絶縁層を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一又は複数の層による単層または積層構造により形成することができる。

ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。

半導体層４０３に用いる半導体材料としては、アモルファスシリコン、微結晶シリコン、ポリシリコン、酸化物半導体、有機半導体等を用いることができる。また、ｎ型半導体層４０４は、半導体層４０３にｎ型不純物元素を導入して用いればよい。

ソース電極層４０５ａ、ドレイン電極層４０５ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としてもよい。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。

また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ（これと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。

絶縁層４０７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。

絶縁層４０９としては、トランジスタ起因の表面凹凸を低減するための平坦化絶縁膜として機能するものが好ましい。絶縁層４０９としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。

なお、絶縁層４０７及び絶縁層４０９には、コンタクトホールが設けられ、当該コンタクトホールにおいて画素電極４１０とドレイン電極層４０５ｂとが直接接する構成とする。また、絶縁層４０９上には、画素電極４１０の他に共通電極及び共通電位線（図示しない）が引き回されることとなる。なお、画素電極４１０及び共通電極に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を主成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としてもよい。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。

また、画素電極４１０及び共通電極となる導電膜としては導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。

なお、画素電極４１０及び共通電極となる導電膜は、画素電極４１０及び共通電極による横電界が液晶に印加しやすいように、膜厚を大きくすることが好ましい。この場合、画素電極４１０及び共通電極に透光性を有しない材料を用いる場合、画素の開口率が著しく低下することが懸念されるため、予め画素電極４１０及び共通電極の下部にリブ状の透明構造体を設ける構成とすることが好ましい。

＜液晶表示装置を搭載した各種電子機器について＞
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図１４を参照して説明する。

図１４（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。

図１４（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。

図１４（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。

筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１４（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図１４（Ｃ）では表示部２２２７）に画像を表示することができる。

また、図１４（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。

図１４（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。

表示パネル２２４２はタッチパネル機能を備えており、図１４（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。

表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図１４（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図１４（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。

図１４（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。

テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。

なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。

１０ 画素部
１１ 走査線駆動回路
１２ 信号線駆動回路
１３ 走査線
１３＿１〜１３＿ｍ 走査線
１４ 信号線
１４＿１〜１４＿ｎ トランジスタ
１５ 画素
１６ トランジスタ
１７ 容量素子
１８ 液晶素子
２０＿１〜２０＿ｍ パルス出力回路
２１〜２７ 端子
３１〜３９ トランジスタ
４０ バックライトユニット
４１ バックライト制御回路
４２ バックライトユニット群
５０〜５３ トランジスタ
１０１〜１０３ 領域
１２０ シフトレジスタ
１２１＿１〜１２１＿ｎ トランジスタ
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 半導体層
４０４ ｎ型半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁層
４０９ 絶縁層
４１０ 画素電極
８０１ 走査線
８０２ 信号線
８０３ 共通電位線
８０４ 容量線
８０５ トランジスタ
８０６ 画素電極
８０７ 共通電極
８０８ 容量素子
８５１ 導電層
８５２ 半導体層
８５３ 導電層
８５４ 導電層
８５５ コンタクトホール
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部（Ｂ）
２２６６ バッテリー
２２６７ 表示部（Ａ）
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機

Claims (5)

1. それぞれの発光色が異なる複数の光源の点滅を独立に制御し、且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の画素毎に各発光色を呈する光の透過を制御することで画像を形成する液晶表示装置の駆動方法であって、
   第１の色を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至Ａ行目（Ａは、ｍ／２以下の自然数）に配設されたｎ個の画素に対して順次行われる第１の期間内において、
   １行目に配設されたｎ個の画素乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）に配設されたｎ個の画素に対する前記第１の色を呈する光の透過を制御するための画像信号の入力が行われた後に、
   １行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素のそれぞれに対して前記第１の色を呈する光を供給する
   第１の工程と、
   前記第１の色と異なる第２の色を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至Ａ行目に配設されたｎ個の画素に対して順次行われる第２の期間内において、
   １行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素に対する前記第２の色を呈する光の透過を制御するための画像信号の入力が行われた後に、
   １行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素のそれぞれに対して前記第２の色を呈する光を供給する
   第２の工程と、
   前記第１の色及び前記第２の色と異なる第３の色を呈する光の透過を制御するための画像信号の入力が１行目に配設されたｎ個の画素乃至Ａ行目に配設されたｎ個の画素に対して順次行われる第３の期間内において、
   １行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素に対する前記第３の色を呈する光の透過を制御するための画像信号の入力が行われた後に、
   １行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素のそれぞれに対して前記第３の色を呈する光を供給する
   第３の工程と、
   を有し、
   前記第１の工程乃至前記第３の工程のそれぞれを少なくとも１回含む第１の工程順序にしたがって各工程を行うことで、１行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素に第１の画像を形成し、
   前記第１の工程乃至前記第３の工程のそれぞれを少なくとも１回含み、且つ前記第１の工程順序と異なる第２の工程順序にしたがって各工程を行うことで、１行目に配設されたｎ個の画素乃至Ｂ行目に配設されたｎ個の画素に、前記第１の画像に続いて第２の画像を形成し、
   前記第１の工程順序における最初の工程及び最後の工程が、前記第１の工程であり、
   前記第２の工程順序における最初の工程及び最後の工程が、前記第２の工程である液晶表示装置の駆動方法。
2. 請求項１において、
   前記第１の色を呈する光の透過を制御するための画像信号の入力が（Ａ＋１）行目に配設されたｎ個の画素乃至２Ａ行目に配設されたｎ個の画素に対して順次行われる第４の期間内において、
   （Ａ＋１）行目に配設されたｎ個の画素乃至（Ａ＋Ｂ）行目に配設されたｎ個の画素に対する前記第１の色を呈する光の透過を制御するための画像信号の入力が行われた後に、
   （Ａ＋１）行目に配設されたｎ個の画素乃至（Ａ＋Ｂ）行目に配設されたｎ個の画素のそれぞれに対して前記第１の色を呈する光を供給する
   第４の工程と、
   前記第２の色を呈する光の透過を制御するための画像信号の入力が（Ａ＋１）行目に配設されたｎ個の画素乃至２Ａ行目に配設されたｎ個の画素に対して順次行われる第５の期間内において、
   （Ａ＋１）行目に配設されたｎ個の画素乃至（Ａ＋Ｂ）行目に配設されたｎ個の画素に対する前記第２の色を呈する光の透過を制御するための画像信号の入力が行われた後に、
   （Ａ＋１）行目に配設されたｎ個の画素乃至（Ａ＋Ｂ）行目に配設されたｎ個の画素のそれぞれに対して前記第２の色を呈する光を供給する
   第５の工程と、
   前記第３の色を呈する光の透過を制御するための画像信号の入力が（Ａ＋１）行目に配設されたｎ個の画素乃至２Ａ行目に配設されたｎ個の画素に対して順次行われる第６の期間内において、
   （Ａ＋１）行目に配設されたｎ個の画素乃至（Ａ＋Ｂ）行目に配設されたｎ個の画素に対する前記第３の色を呈する光の透過を制御するための画像信号の入力が行われた後に、
   （Ａ＋１）行目に配設されたｎ個の画素乃至（Ａ＋Ｂ）行目に配設されたｎ個の画素のそれぞれに対して前記第３の色を呈する光を供給する
   第６の工程と、
   を有し、
   前記第４の期間は、前記第１の期間に続く期間であり、
   前記第５の期間は、前記第２の期間に続く期間であり、
   前記第６の期間は、前記第３の期間に続く期間である液晶表示装置の駆動方法。
3. 請求項１又は請求項２において、
   前記液晶表示装置は、ｍ行に配設された前記複数の画素の各々の行に対してパルス出力回路を有し、
   前記パルス出力回路は、第１乃至第９のトランジスタを有し、
   前記第１のトランジスタのソース及びドレインの一方は、高電源電位を供給することができる第１の配線と電気的に接続され、
   前記第１のトランジスタのゲートは、第１の端子と電気的に接続され、
   前記第２のトランジスタのソース及びドレインの一方は、低電源電位を供給することができる第２の配線と電気的に接続され、
   前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのソース及びドレインの他方と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの一方は、第２の端子と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの他方は、第３の端子と電気的に接続され、
   前記第３のトランジスタのゲートは、前記第１のトランジスタのソース及びドレインの他方、及び前記第２のトランジスタのソース及びドレインの他方と電気的に接続され、
   前記第４のトランジスタのソース及びドレインの一方は、前記第２の配線と電気的に接続され、
   前記第４のトランジスタのソース及びドレインの他方は、前記第３の端子と電気的に接続され、
   前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
   前記第５のトランジスタのソース及びドレインの一方は、前記第２の配線と電気的に接続され、
   前記第５のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのゲート、及び前記第４のトランジスタのゲートと電気的に接続され、
   前記第５のトランジスタのゲートは、前記第１の端子と電気的に接続され、
   前記第６のトランジスタのソース及びドレインの一方は、前記第１の配線と電気的に接続され、
   前記第６のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのゲート、前記第４のトランジスタのゲート、及び前記第５のトランジスタのソース及びドレインの他方と電気的に接続され、
   前記第６のトランジスタのゲートは、が第４の端子と電気的に接続され、
   前記第７のトランジスタのソース及びドレインの一方は、前記第１の配線と電気的に接続され、
   前記第７のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのゲート、前記第４のトランジスタのゲート、前記第５のトランジスタのソース及びドレインの他方、及び前記第６のトランジスタのソース及びドレインの他方と電気的に接続され、
   前記第７のトランジスタのゲートは、第５の端子と電気的に接続され、
   前記第８のトランジスタのソース及びドレインの一方は、第６の端子と電気的に接続され、
   前記第８のトランジスタのソース及びドレインの他方は、第７の端子と電気的に接続され、
   前記第８のトランジスタのゲートは、前記第１のトランジスタのソース及びドレインの他方、前記第２のトランジスタのソース及びドレインの他方、及び前記第３のトランジスタのゲートと電気的に接続され、
   前記第９のトランジスタのソース及びドレインの一方は、前記第２の配線と電気的に接続され、
   前記第９のトランジスタのソース及びドレインの他方は、前記第７の端子と電気的に接続され、
   前記第９のトランジスタのゲートは、前記第２のトランジスタのゲート、前記第４のトランジスタのゲート、前記第５のトランジスタのソース及びドレインの他方、前記第６のトランジスタのソース及びドレインの他方、及び前記第７のトランジスタのソース及びドレインの他方と電気的に接続されている液晶表示装置の駆動方法。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第１の色を呈する光の視感度が、前記第２の色を呈する光の視感度より高く、且つ前記第３の色を呈する光の視感度より高く、
   前記第１の工程順序に含まれる前記第１の工程の数が、前記第１の工程順序に含まれる第２の工程の数の同数以上であり、且つ前記第１の工程順序に含まれる第３の工程の数の同数以上であり、
   前記第２の工程順序に含まれる前記第１の工程の数が、前記第２の工程順序に含まれる第２の工程の数の同数以上であり、且つ前記第２の工程順序に含まれる第３の工程の数の同数以上である液晶表示装置の駆動方法。
5. 請求項１乃至請求項４のいずれか一項において、
   前記第１の色を呈する光、前記第２の色を呈する光、及び前記第３の色を呈する光を混色すると白色光となる液晶表示装置の駆動方法。

Images