CN112701045B - 双栅薄膜晶体管的结构及制造方法 - Google Patents

双栅薄膜晶体管的结构及制造方法 Download PDF

Info

Publication number
CN112701045B
CN112701045B CN202011592482.6A CN202011592482A CN112701045B CN 112701045 B CN112701045 B CN 112701045B CN 202011592482 A CN202011592482 A CN 202011592482A CN 112701045 B CN112701045 B CN 112701045B
Authority
CN
China
Prior art keywords
layer
gate electrode
bottom gate
patterned
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011592482.6A
Other languages
English (en)
Other versions
CN112701045A (zh
Inventor
陆磊
张盛东
张冠张
张立宁
李倩
王云萍
周雨恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN202011592482.6A priority Critical patent/CN112701045B/zh
Publication of CN112701045A publication Critical patent/CN112701045A/zh
Application granted granted Critical
Publication of CN112701045B publication Critical patent/CN112701045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种双栅薄膜晶体管的结构及其制造方法，其结构中包括衬底、底栅电极层、绝缘介质层、有源层、顶栅绝缘介质层、图形化的绝氧层以及顶栅电极层。由于有源层的上方具有图形化的绝氧层，使得可以通过热处理的方式将有源层导体化，形成源极和漏极，源漏极的稳定性更好，并且图形化绝氧层可以更好的隔绝外界空气和湿气，避免内部电极被氧气或湿气腐蚀，进一步保障器件的性能和稳定性。其方法中采用背部曝光的方式形成图形化绝氧层，使得形成的器件中，底栅宽度和有源层的宽度相同，有效对准，底栅和源极漏极之间没有交叠量，也可通过增加绝缘层的厚度或层数进一步降低顶栅与源极和漏极之间的交叠电容。

Description

双栅薄膜晶体管的结构及制造方法
技术领域
本发明涉及微电子技术领域，具体涉及一种双栅薄膜晶体管的结构及制造方法。
背景技术
现有的薄膜晶体管实现增强性能的一解决方案是双栅(DG)晶体管结构的使用。在TFT架构的上下文中，自对准(SA)栅极-源极/漏极TFT结构(其中栅极自对准到源极和漏极)与背沟道蚀刻(BCE)和蚀刻停止层(ESL)结构相比具有零栅极-源极/漏极重叠电容，并且在与ESL结构相比时具有更小的占地面积。针对具有双栅极(DG)操作的a-IGZO TFT电路，能够更好的控制沟道，从而得到改进的特性，诸如更高的迁移率、更高的导通电流(ION)、更小的亚阈值斜率(SS-1)和接近零伏特的导通电压(VON)。
常用的双栅结构中，因需要预留对准偏差，源漏极和栅极会有一定的交叠量，此交叠量会产生交叠电容，从而影响器件的响应速度。现有技术中，将顶栅进行图形遮挡，然后通过顶部离子注入或金属反应或Ar离子轰击的方式形成源漏，但是，使用该方法的底栅与源漏依然会有交叠电容存在，并且，离子注入的方式形成源漏的方式的热稳定性差或环境稳定性差，影响器件的性能，因此，需要提供一种双栅薄膜晶体管以及制造方法，以降低交叠电容，提高器件的响应速度。
发明内容
本发明主要解决的技术问题是提供一种双栅薄膜晶体管结构以及制造方法，以降低其交叠电容，保障器件性能并提高器件的稳定性。
根据第一方面，一种实施例中提供一种双栅薄膜晶体管的制造方法，包括：
提供衬底，所述衬底具有正面以及与正面相对的背面，并在衬底正面形成底栅电极层，所述底栅电极层位于所述衬底的正面部分表面上；
形成底栅绝缘介质层，所述底栅绝缘介质层覆盖在所述衬底表面以及底栅电极层的表面和侧面；
形成有源层，所述有源层覆盖在所述底栅绝缘介质层上；
形成顶栅绝缘介质层，所述顶栅绝缘介质层覆盖在所述有源层上；
在所述顶栅绝缘介质层上形成图形化的绝氧层，所述图形化的绝氧层的图形为去除与所述底栅电极层对准以外的图形；
使用热处理工艺，将位于所述图形化的绝氧层底部的有源层进行导体化，形成源极和漏极；
形成顶栅电极层。
一些实施例中，所述热处理工艺包括氧气热退火处理或氮气热退火处理。
一些实施例中，在所述顶栅绝缘介质层上形成图形化的绝氧层，包括步骤：
在所述顶栅绝缘介质层上形成绝氧层，所述绝氧层覆盖在所述顶栅绝缘介质层的表面；
以所述底栅电极层或与底栅电极层相同形状的掩膜层为掩膜，从所述衬底的背面对所述绝氧层进行曝光，形成图形化的绝氧层。
一些实施例中，所述绝氧层的材料为氮化硅或氧化铝。
一些实施例中，形成顶栅电极层之后，还包括：形成钝化层，所述钝化层覆盖在所述图形化的绝氧层表面和顶栅电极层的表面。
一些实施例中，还包括：
沿所述钝化层形成贯穿的通孔，所述通孔深度至源极或漏极；
在所述通孔内生长金属材料，以形成金属互联。
根据第一方面，一种实施例中提供一种双栅薄膜晶体管结构，包括：
衬底，所述衬底具有正面以及与正面相对的背面；
底栅电极层，位于所述正面的部分表面；
底栅绝缘介质层，覆盖在所述正面的其余部分表面以及底栅电极层的表面；
有源层，覆盖在所述底栅电极层绝缘介质层上，所述有源层中与所述底栅电极层对准的部分区域为沟道区，其余部分是源极区和漏极区；
顶栅绝缘介质层，覆盖在所述有源层上；
图形化的绝氧层，所述图形化的绝氧层上有镂空部分，所述镂空部分的形状与所述底栅电极层的形状相同；
顶栅电极层，位于所述镂空部分内或再覆盖部分所述图形化的绝氧层。
一些实施例中，钝化层，覆盖在所述图形化的绝氧层表面和顶栅电极层的表面。
一些实施例中，还包括金属互联层，用于连接外部电路。
一些实施例中，所述有源层的材料为非金属氧化物，所述图形化的绝氧层为氮化硅或氧化铝。
依据上述实施例的双栅薄膜晶体管的结构及其制造方法，其方法中采用背部曝光的方式形成图形化的绝氧层，使得形成的器件中，底栅宽度和有源层的宽度相同，有效对准，底栅和源极漏极之间没有交叠量，又由于图形化的绝氧层的存在，也会进一步降低顶栅电极层与源极和漏极之间的交叠电容。
其结构中由于有源层的上方具有图形化的绝氧层，使得可以通过热处理的方式将有源层导体化，形成源极和漏极，源漏极的稳定性更好，并且图形化的绝氧层可以更好的隔绝外界空气和湿气，避免内部电极被氧气或湿气腐蚀，能够进一步保障器件的性能和稳定性。
附图说明
图1和图2为现有技术中的双栅薄膜晶体管结构示意图；
图3为本发明一种实施例提供的双栅薄膜晶体管结构示意图；
图4至图12为本发明一种实施例提供的双栅薄膜晶体管制造过程中的部分结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
由背景技术可知，现有的双栅薄膜晶体管存在交叠电容，并且源漏极的热稳定性较差，影响器件的性能。
参考图1，现有一种双栅薄膜晶体管的结构源漏极10和栅极20之间具有一定的交叠量(overlap)，此交叠量的存才使得产生交叠电容。参考图2，现有的双栅自对准结构还通过顶栅22形成图形遮挡，顶部通过离子注入的方式形成源漏极10，热稳定性较差，并且，该种TFT结构的阻挡效果差，长期受氧气、水汽等外界因素影响，会使有源层特性及接触特性发生变化，器件的稳定性也会下降，并且，底栅21与源极或漏极之间总有一定的交叠量，会产生交叠电容，从而影响器件的响应速度。
在本发明实施例中的双栅薄膜晶体管，包括衬底、底栅电极层、绝缘介质层、有源层、顶栅绝缘介质层、图形化的绝氧层以及顶栅电极层。由于有源层的上方具有图形化的绝氧层，使得可以通过热处理的方式将有源层导体化，形成源极和漏极，源漏极的稳定性更好，并且图形化绝氧层可以更好的隔绝外界空气和湿气，避免内部电极被氧气或湿气腐蚀，进一步保障器件的性能和稳定性。其方法中采用背部曝光的方式形成图形化绝氧层，使得形成的器件中，底栅宽度和有源层的宽度相同，有效对准，底栅和源极漏极之间没有交叠量，又由于图形化绝氧层的存在，也会进一步降低顶栅与源极和漏极之间的交叠电容。
请参考图3，本实施例中提供一种双栅薄膜晶体管结构，包括衬底100、底栅电极层210、底栅绝缘介质层300、有源层400、顶栅绝缘介质层500、图形化的绝氧层600以及顶栅电极层220。
所述衬底100具有正面以及与正面相对的背面，所述衬底100可以是硅、玻璃等刚性材料，也可以是PI、PET等柔性材料。
底栅电极层210位于所述衬底100正面的部分表面，所述底栅电极层210的材料为金属，可以是钽(tantalum)、钨、氮化钽(Tantalum Nitride)或是氮化钛等材料。
所述底栅绝缘介质层300覆盖在衬底100正面的其余部分表面以及底栅电极层210的表面。所述底栅绝缘介质层300作为底栅电极层210的介质层，与有源层400或沟道区绝缘。本实施例中，所述底栅绝缘介质层300的材料可以是氧化硅。
所述有源层400覆盖在所述底栅电极层210绝缘介质层上，所述有源层400中与所述底栅电极层210对准的部分区域为沟道区，其余部分是源极401区和漏极402区，源极401区为源极401电极401，漏极402区为漏极402电极，由于有源层400中与所述底栅电极层210对准的部分区域为沟道区，底栅电极层210的宽度和沟道区的宽度一致，也就是说，底栅和源极401漏极402之间没有交叠量，从而使得交叠电容减小。
所述有源层400的材料为非金属氧化物。
所述顶栅绝缘介质层500覆盖在所述有源层400上，作为顶栅电极层220的介质层，与有源层400或沟道区绝缘，所述顶栅绝缘介质层500的材料可以是氧化硅。
所述图形化的绝氧层600上的图形为去除与所述底栅电极层210对准以外的图形。也就是说，图形化的绝氧层600上具有镂空部分，镂空部分与沟道区形状或底栅电极层210的形状是相同的，即，所述图形化的绝氧层600底部是源极401区和漏极402区。
本实施例中，所述图形化的绝氧层600为氮化硅或氧化铝。
一些实施例中，所述顶栅电极层220位于所述图形化的绝氧层600中与所述底栅电极层210对准位置处，也就是说所述顶栅电极层220位于镂空部分内，使得所述顶栅电极层220与所述沟道区以及底栅电极层210有效对准，因此，顶栅电极层220与源极401和漏极402之间也没有交叠量，减小了器件内部的交叠电容。
一些实施例中所述顶栅电极位于与所述底栅电极层210对准位置处并覆盖部分所述图形化的绝氧层600，也就是说，所述顶栅电极层220在形成时，可以超出镂空部分，并覆盖在所述图形化的绝氧层600上，由于图形化的绝氧层600具有良好的密闭性，可以防止水汽和氧气进入，使得器件整体的稳定性提高，并且，由于图形化的绝氧层600在源漏极402和顶栅电极层220之间，可以减少交叠电容，并且，可以通过增加所述图形化的绝氧层600的厚度，或者，可以通过增加所述图形化的绝氧层600的层数，来进一步降低交叠电容。
本实施例中，还包括钝化层700，所述钝化层700可以覆盖在所述图形化的绝氧层600表面和顶栅电极层220的表面，形成对器件整体的保护，所述钝化层700的材料可以是氧化硅。
本实施例中，还包括金属互联层800，所述金属互联层800从源极401和漏极402引出，用于连接外部电路。
本实施例中提供的双栅薄膜晶体管的结构，包括衬底100、底栅电极层210、绝缘介质层、有源层400、顶栅绝缘介质层500、图形化的绝氧层600以及顶栅电极层220。由于在有源层400的上方具有图形化的绝氧层600，有源层400如果被氮化硅(SiNx)或金属等不透氧材料覆盖，热处理后，有源层400的电阻会降低，从而实现会导体化，因此，本方法中通过热处理的方式形成源极401和漏极402，这样形成的源极401和漏极402的热稳定性更好，并且图形化的绝氧层600可以更好的隔绝外界空气和湿气，避免内部电极被氧气或湿气腐蚀，进一步保障器件的性能和稳定性，同时，该种结构的器件的顶栅电极层220和底栅电极层210与沟道区能够严格对准，器件内部的交叠电容大大减小。
参考图4至图12，本实施例中还一种双栅薄膜晶体管的制造方法，包括：
步骤1，请结合参考图4，提供衬底100，所述衬底100具有正面以及与正面相对的背面，并在衬底100正面形成底栅电极层210，所述底栅电极层210位于所述衬底100的正面的部分表面上。
本实施例中，提供的衬底100可以是硅、玻璃等刚性材料，也可以是PI、PET等柔性材料。
所述底栅电极层210的材料为金属，可以采用溅射或者沉积的方式在所述衬底100上形成一层覆盖在所述衬底100表面的金属材料，然后对其进行图形化，形成底栅电极层210。底栅电极层210可以是钽(tantalum)、钨、氮化钽(Tantalum Nitride)或是氮化钛等材料。
步骤2，请结合参考图5，形成底栅绝缘介质层300，所述底栅绝缘介质层300覆盖在所述衬底100表面以及底栅电极层210的表面和侧面。
本实施例中，采用沉积的方式形成所述底栅绝缘介质层300，所述底栅绝缘介质层300作为底栅电极层210的介质层，与有源层400或沟道区绝缘。
本实施例中，所述底栅绝缘介质层300的材料可以是氧化硅。
步骤3，请结合参考图6，形成有源层400，所述有源层400覆盖在所述底栅绝缘介质层300上。
本实施例中，所述有源层400的材料可以是非金属氧化物。
步骤4，请结合参考图7，形成顶栅绝缘介质层500，所述顶栅绝缘介质层500覆盖在所述有源层400上。
本实施例中，可以采用沉积的方式在所述有源层400上形成一层顶栅绝缘介质层500，顶栅绝缘介质层500作为顶栅电极层220的介质层，可以与有源层400或沟道区形成绝缘，所述顶栅绝缘介质层500的材料可以是氧化硅。
步骤5，请结合参考图8，在所述顶栅绝缘介质层500上形成图形化的绝氧层600，所述图形化的绝氧层600的图形为去除与所述底栅电极层210对准以外的图形。
本实施例中，在所述顶栅绝缘介质层500上形成图形化的绝氧层600，包括步骤：
首先，在所述顶栅绝缘介质层500上形成绝氧层，所述绝氧层覆盖在所述顶栅绝缘介质层500的表面。
然后，以所述底栅电极层210或与底栅电极层210相同形状的掩膜层为掩膜，从所述衬底100的背面对所述绝氧层进行曝光，形成图形化的绝氧层600。本实施例中，从背面进行曝光，然后刻蚀，由于底部具有底栅电极层210的遮挡，底栅电极层210相当于掩膜，从而对其曝光，可以形成图形化的绝氧层600，所述图形化的绝氧层600上的图形为去除与所述底栅电极层210对准以外的图形。也就是说，图形化的绝氧层600上具有镂空部分，镂空部分与沟道区形状或底栅电极层210的形状是相同的。
所述图形化的绝氧层600可以是多层，多层图形化的绝氧层600的材料可以相同或不相同。
本实施例中，所述绝氧层的材料为氮化硅。
在一些实施例中，所述绝氧层的材料还可以是氧化铝。
步骤6，请结合参考图9，使用热处理工艺，将位于所述图形化的绝氧层600底部的有源层400进行导体化，形成源极401和漏极402。
所述热处理工艺包括氧气热退火处理或氮气热退火处理。
因为，有源层400如果被SiNx或金属等不透氧材料覆盖，热处理后，有源层400的电阻会降低，从而实现会导体化，可以成为源漏极402，因此，本申请中，所述有源层400上覆盖了图形化的绝氧层600，使用氧气热退火处理或氮气热退火处理的方式之后，所述图形化的绝氧层600底部的有源层400的部分会被导体化，导体化的部分为源极401或漏极402。通过上述热处理的方式形成的源极401和漏极402的热稳定性较好，能够提高器件的电学稳定性。
步骤7，请结合参考图10或图3，形成顶栅电极层220。
本实施例中，通过溅射的方式形成顶栅电极层220。所述顶栅电极层220可以形成在所述图形化的绝氧层600中与所述底栅电极层210对准位置处，也就是说所述顶栅电极层220位于镂空部分内，使得所述顶栅电极层220与所述沟道区以及底栅电极层210有效对准，因此，顶栅电极层220与源极401和漏极402之间也没有交叠量，减小了器件内部的交叠电容。
所述顶栅电极层220也可以与所述底栅电极层210对准位置处并覆盖部分所述图形化的绝氧层600，也就是说，所述顶栅电极层220在形成时，可以超出镂空部分，并覆盖在所述图形化的绝氧层600上，这种结构的器件为伪双栅薄膜晶体管器件，该种器件由于其图形化的绝氧层600具有良好的密闭性，可以防止水汽和氧气进入，使得器件整体的稳定性提高，并且，由于图形化的绝氧层600在源漏极402和顶栅电极层220之间，可以减少交叠电容，并且，可以通过增加所述图形化的绝氧层600的厚度或层数，来进一步降低交叠电容。
本实施例中，形成顶栅电极层220之后，请结合参考图11，还包括：形成钝化层700，所述钝化层700覆盖在所述图形化的绝氧层600表面和顶栅电极层220的表面。
本实施例中，采用沉积的方式，生长一层氧化硅，作为钝化层700。所述钝化层700可以覆盖在所述图形化的绝氧层600表面和顶栅电极层220的表面，形成对器件整体的保护。
本实施例中，请结合参考图12，还包括：沿所述钝化层700形成贯穿的通孔，所述通孔深度至源极401或漏极402，在所述通孔内生长金属材料，以形成金属互联，所述金属互联用于与外部电路连接。
本实施例中提供的双栅薄膜晶体管的制造方法，由于采用从衬底100的背面曝光的方式，形成图形化的绝氧层600，图形化的绝氧层600可以使得通过热处理的方式将有源层400导体化，形成源极401和漏极402，这样形成的源极401和漏极402的稳定性更好，中间没有导体化的部分有源层400为沟道区，沟道区与底栅电极层210和顶栅电极层220完全对准，使得器件内部的交叠电容大大减小，并且图形化的绝氧层600可以更好的隔绝外界空气和湿气，避免内部电极被氧气或湿气腐蚀，进一步保障器件的性能和稳定性。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (9)

1.一种双栅薄膜晶体管的制造方法，其特征在于，包括：
提供衬底，所述衬底具有正面以及与正面相对的背面，并在衬底正面形成底栅电极层，所述底栅电极层位于所述衬底的正面部分表面上；
形成底栅绝缘介质层，所述底栅绝缘介质层覆盖在所述衬底表面以及底栅电极层的表面和侧面；
形成有源层，所述有源层覆盖在所述底栅绝缘介质层上；
形成顶栅绝缘介质层，所述顶栅绝缘介质层覆盖在所述有源层上；
在所述顶栅绝缘介质层上形成绝氧层，所述绝氧层覆盖在所述顶栅绝缘介质层的表面；以所述底栅电极层或与底栅电极层相同形状的掩膜层为掩膜，从所述衬底的背面对所述绝氧层进行曝光，形成图形化的绝氧层，所述图形化的绝氧层的图形为去除与所述底栅电极层对准以外的图形；
使用热处理工艺，将位于所述图形化的绝氧层底部的有源层进行导体化，形成源极和漏极；
形成顶栅电极层。
2.如权利要求1所述的制造方法，其特征在于，所述热处理工艺包括氧气热退火处理或氮气热退火处理。
3.如权利要求1所述的制造方法，其特征在于，所述绝氧层的材料为氮化硅或氧化铝。
4.如权利要求1所述的制造方法，其特征在于，形成顶栅电极层之后，还包括：形成钝化层，所述钝化层覆盖在所述图形化的绝氧层表面和顶栅电极层的表面。
5.如权利要求4所述的制造方法，其特征在于，还包括：
沿所述钝化层形成贯穿的通孔，所述通孔深度至源极或漏极；
在所述通孔内生长金属材料，以形成金属互联。
6.一种双栅薄膜晶体管的结构，其特征在于，包括：
衬底，所述衬底具有正面以及与正面相对的背面；
底栅电极层，位于所述正面的部分表面；
底栅绝缘介质层，覆盖在所述正面的其余部分表面以及底栅电极层的表面；
有源层，包括沟道区和沟道区两侧的源极区和漏极区，覆盖在所述底栅电极层绝缘介质层上，所述有源层中与所述底栅电极层对准的部分区域为沟道区；沟道区两侧的其余部分是源极区和漏极区；
顶栅绝缘介质层，覆盖在所述有源层上；
图形化的绝氧层，所述图形化的绝氧层上有镂空部分，所述镂空部分的形状与所述底栅电极层的形状相同；
顶栅电极层，位于所述镂空部分内或再覆盖部分所述图形化的绝氧层。
7.如权利要求6所述的双栅薄膜晶体管的结构，其特征在于，钝化层，覆盖在所述图形化的绝氧层表面和顶栅电极层的表面。
8.如权利要求7所述的双栅薄膜晶体管的结构，其特征在于，还包括金属互联层，用于连接外部电路。
9.如权利要求8所述的双栅薄膜晶体管的结构，其特征在于，所述有源层的材料为非金属氧化物，所述图形化的绝氧层为氮化硅或氧化铝。
CN202011592482.6A 2020-12-29 2020-12-29 双栅薄膜晶体管的结构及制造方法 Active CN112701045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011592482.6A CN112701045B (zh) 2020-12-29 2020-12-29 双栅薄膜晶体管的结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011592482.6A CN112701045B (zh) 2020-12-29 2020-12-29 双栅薄膜晶体管的结构及制造方法

Publications (2)

Publication Number Publication Date
CN112701045A CN112701045A (zh) 2021-04-23
CN112701045B true CN112701045B (zh) 2023-07-18

Family

ID=75511645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011592482.6A Active CN112701045B (zh) 2020-12-29 2020-12-29 双栅薄膜晶体管的结构及制造方法

Country Status (1)

Country Link
CN (1) CN112701045B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113551781B (zh) * 2021-09-18 2021-12-21 西安中科立德红外科技有限公司 基于半导体双栅晶体管结构的红外传感器芯片及制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946195A (zh) * 2017-04-27 2018-04-20 北京大学深圳研究生院 制备双栅氧化物半导体薄膜晶体管的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4583529B2 (ja) * 1998-11-09 2010-11-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP2016162775A (ja) * 2015-02-26 2016-09-05 住友電工デバイス・イノベーション株式会社 電極形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946195A (zh) * 2017-04-27 2018-04-20 北京大学深圳研究生院 制备双栅氧化物半导体薄膜晶体管的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《H扩散掺杂源漏的自对准顶栅...GZO_TFT制备工艺研究》;付海时 等;《光电子技术》;第39卷(第1期);第22页左栏第3行-第25页左栏第20行 *

Also Published As

Publication number Publication date
CN112701045A (zh) 2021-04-23

Similar Documents

Publication Publication Date Title
JP5781720B2 (ja) 半導体装置及び半導体装置の製造方法
CN104733543B (zh) 薄膜晶体管阵列面板及其制造方法
US10297694B2 (en) Semiconductor device and method for manufacturing same
JP2020194966A5 (zh)
WO2018054122A1 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US20230095169A1 (en) Thin film transistor substrate, manufacturing method thereof, and display panel
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
KR102568632B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US10396101B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2012028731A (ja) 半導体装置、及び、半導体装置の製造方法
EP1843390A4 (en) SEMICONDUCTOR COMPONENT WITH MIS STRUCTURE AND METHOD OF MANUFACTURING THE SAME
US7224021B2 (en) MOSFET with high angle sidewall gate and contacts for reduced miller capacitance
US10985281B2 (en) Transistor, thin film transistor array panel, and related manufacturing method
KR20070055729A (ko) 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법
US10763170B2 (en) Semiconductor device including buried insulation layer and manufacturing method thereof
US7566642B2 (en) Process of manufacturing an N-type Schottky barrier tunnel transistor
CN112701045B (zh) 双栅薄膜晶体管的结构及制造方法
KR102224457B1 (ko) 표시장치와 그 제조 방법
JP5856227B2 (ja) 半導体装置
WO2020232946A1 (zh) 改善金属氧化物tft特性的结构与其制作方法
US10192876B2 (en) Transistor, memory, and manufacturing method of transistor
TWI829183B (zh) 半導體裝置及其製造方法
JP2024526457A (ja) 表示パネル及びその製造方法、表示装置
KR101819214B1 (ko) 반도체 소자 및 그 제조 방법
WO2020232747A1 (zh) 薄膜晶体管器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant