DE112011103975T5 - Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelementes - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelementes Download PDF

Info

Publication number
DE112011103975T5
DE112011103975T5 DE112011103975T DE112011103975T DE112011103975T5 DE 112011103975 T5 DE112011103975 T5 DE 112011103975T5 DE 112011103975 T DE112011103975 T DE 112011103975T DE 112011103975 T DE112011103975 T DE 112011103975T DE 112011103975 T5 DE112011103975 T5 DE 112011103975T5
Authority
DE
Germany
Prior art keywords
oxide semiconductor
semiconductor layer
layer
crystal structure
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112011103975T
Other languages
English (en)
Inventor
Masahiro Takahashi
Tetsunori Maruyama
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112011103975T5 publication Critical patent/DE112011103975T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein sehr zuverlässiges Halbleiterbauelement wird hergestellt, indem einem Transistor, in dem eine Oxid-Halbleiter-Schicht als Kanal benutzt wird, stabile elektrische Eigenschaften gegeben werden. Eine Oxid-Halbleiter-Schicht, die durch Wärmebehandlung eine erste Kristallstruktur aufweisen kann, und eine Oxid-Halbleiter-Schicht, die durch Wärmebehandlung eine zweite Kristallstruktur aufweisen kann, werden so ausgebildet, dass sie gestapelt sind, und dann wird eine Wärmebehandlung durchgeführt; folglich tritt Kristallwachstum auf, wenn eine Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur als Kristallisationskeim verwendet wird, so dass eine Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur ausgebildet wird. Eine auf diese Weise ausgebildete Oxid-Halbleiter-Schicht wird als aktive Schicht des Transistors verwendet.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement, das einen Schaltkreis enthält, der ein Halbleiterelement enthält, wie einen Transistor, und ein Verfahren zur Herstellung des Halbleiterbauelementes. Zum Beispiel betrifft die vorliegende Erfindung ein Leistungsbauelement, das auf einen Stromversorgungsschaltkreis montiert ist; einen integrierten Halbleiter-Schaltkreis, der einen Speicher, einen Thyristor, einen Wandler, einen Bildsensor oder dergleichen enthält; und ein elektronisches Gerät, auf dem eine elektro-optische Vorrichtung als Komponente montiert ist, die durch einen Flüssigkristall-Bildschirm, eine lichtemittierende Anzeigevorrichtung, die ein lichtemittierendes Element enthält, oder dergleichen verkörpert ist.
  • In dieser Beschreibung bedeutet ein Halbleiterbauelement alle Typen von Bauelementen, die funktionieren können, indem sie Halbleiter-Eigenschaften nutzen, und eine elektro-optische Vorrichtung, eine lichtemittierende Anzeige-Vorrichtung, ein Halbleiter-Schaltkreis und ein elektronisches Gerät sind alles Halbleiterbauelemente.
  • Stand der Technik
  • Ein über einem Glas-Substrat oder dergleichen ausgebildeter Transistor wird unter Verwendung von amorphem Silizium, polykristallinem Silizium oder dergleichen hergestellt, wie man es typischerweise in einer Flüssigkristall-Anzeige-Vorrichtung findet. Obwohl ein Transistor, der amorphes Silizium enthält, eine geringe Feldeffekt-Beweglichkeit aufweist, kann er über einem größeren Glassubstrat ausgebildet werden. Obwohl ein Transistor, der polykristallines Silizium enthält, eine hohe Feldeffekt-Beweglichkeit aufweist, ist er andererseits nicht geeignet, über einem größeren Glassubstrat ausgebildet zu werden.
  • Im Gegensatz zu einem Transistor, der Silizium enthält, hat eine Technik die Aufmerksamkeit auf sich gezogen, bei der ein Transistor unter Verwendung eines Oxid-Halbleiters hergestellt wird und auf ein elektronisches Gerät oder eine optische Vorrichtung angewendet wird. Zum Beispiel wird in Patentschrift 1 und Patentschrift 2 eine Technik offenbart, mit der ein Transistor unter Verwendung von Zinkoxid oder einem auf In-Ga-Zn-O basierenden Oxid als Oxid-Halbleiter hergestellt wird und als Schaltelement eines Bildpunktes oder dergleichen einer Anzeigevorrichtung verwendet wird.
  • [Quellenverweis]
  • [Patentschrift]
    • [Patentschrift 1] Japanische Patentanmeldung Nr. 2007-123861
    • [Patentschrift 2] Japanische Patentanmeldung Nr. 2007-96055
  • Offenbarung der Erfindung
  • Elektrische Eigenschaften eines Transistors werden leicht durch den Zustand einer Grenzfläche zwischen einer Oxid-Halbleiter-Schicht, die als aktive Schicht dient, und einer Gate-Isolationsschicht, die sich in Kontakt zu der Oxid-Halbleiter-Schicht befindet, beeinflusst. Während oder nach der Herstellung des Transistors wird, wenn die Grenzfläche an der sich die Gate-Isolationsschicht in Kontakt zu der Oxid-Halbleiter-Schicht befindet, das heißt, die Grenzfläche auf der Gate-Elektroden-Seite befindet sich in einem amorphen Zustand, der Strukturzustand leicht durch einen Temperatureinfluss oder dergleichen beim Herstellungsprozess geändert, und die elektrischen Eigenschaften des Transistors sind wahrscheinlich instabil.
  • Ferner können die elektrischen Eigenschaften eines Transistors, in dem eine Oxid-Halbleiter-Schicht als Kanal benutzt wird, durch Bestrahlung mit sichtbarem Licht oder ultraviolettem Licht geändert werden.
  • Angesichts solcher Probleme ist es eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement zu schaffen, das einen Transistor enthält, in dem der Zustand einer Grenzfläche zwischen einer Oxid-Halbleiter-Schicht und einer Gate-Isolationsschicht in Kontakt zu der Oxid-Halbleiter-Schicht günstig ist, und ein Verfahren zur Herstellung des Halbleiterbauelementes zu schaffen. Ferner ist es eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, ein sehr zuverlässiges Halbleiterbauelement herzustellen, indem einem Transistor, bei dem eine Oxid-Halbleiter-Schicht als Kanal verwendet wird, stabile elektrische Eigenschaften gegeben werden. Ferner ist es eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, ein Herstellungsverfahren eines Halbleiterbauelements vorzusehen, das eine Massenproduktion sehr zuverlässiger Halbleiterbauelemente durch Verwendung eines großen Substrats, wie z. B. eines Mother-Glass, ermöglicht.
  • In einer Ausführungsform der vorliegenden Erfindung wird, um den Zustand einer Grenzfläche zwischen einer Oxid-Halbleiter-Schicht und einer Isolationsschicht (einer Gate-Isolationsschicht) in Kontakt zu der Oxid-Halbleiter-Schicht günstig zu machen, mindestens in der Nähe der Grenzfläche der Oxid-Halbleiter-Schicht ein Bereich mit einer hohen Kristallinität ausgebildet. Folglich kann ein sehr zuverlässiges Halbleiterbauelement mit stabilen elektrischen Eigenschaften hergestellt werden.
  • Ferner kann als ein Verfahren zur Verbesserung der Kristallinität der Oxid-Halbleiter-Schicht eine Oxid-Halbleiter-Schicht mit einer zweiten Kristallstruktur in einem Teil der Oxid-Halbleiter-Schicht vorgesehen werden. Die zweite Kristallstruktur ist eine Wurtzit-Kristallstruktur. Eine Oxid-Halbleiter-Schicht, die die zweite Kristallstruktur aufweisen kann, wird leicht durch Wärmebehandlung kristallisiert und weist im Vergleich zu einer Oxid-Halbleiter-Schicht, die eine erste Kristallstruktur aufweisen kann, eine hohe Kristallinität auf, wobei die erste Kristallstruktur aus einer Nicht-Wurtzit-Struktur, einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur und deformierten Strukturen der oben angegebenen Strukturen ausgewählt wird.
  • Die Oxid-Halbleiter-Schicht, die durch Wärmebehandlung die erste Kristallstruktur aufweisen kann, und die Oxid-Halbleiter-Schicht, die durch Wärmebehandlung die zweite Kristallstruktur aufweisen kann, werden so ausgebildet, dass sie geschichtet sind, und dann wird die Wärmebehandlung durchgeführt; somit tritt Kristallwachstum in der Oxid-Halbleiter-Schicht auf, die durch Wärmebehandlung die erste Kristallstruktur aufweisen kann, wobei die Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur als Kristallisationskeim verwendet wird, so dass eine Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur ausgebildet wird.
  • Die Wärmebehandlung wird bei einer Temperatur größer oder gleich 150°C und kleiner oder gleich 650°C, vorzugsweise größer oder gleich 200°C und kleiner oder gleich 500°C durchgeführt.
  • Anstelle der Durchführung der Wärmebehandlung zur Kristallisation kann die Oxid-Halbleiter-Schicht durch ein Sputter-Verfahren bei gleichzeitigen Erwärmen ausgebildet werden.
  • Auf diese Weise wird zum Beispiel eine Schicht, die mindestens eine zweite Oxid-Halbleiter-Schicht enthält, in einem Oxid-Halbleiter-Stapel vorgesehen, in dem Oxid-Halbleiter-Schichten gestapelt sind, und die Wärmebehandlung wird an dem Oxid-Halbleiter-Stapel durchgeführt, wodurch eine Oxid-Halbleiter-Schicht mit hoher Kristallinität erhalten werden kann.
  • Außerdem ist die Dicke der zweiten Oxid-Halbleiter-Schicht größer oder gleich einer Dicke einer Atomlage und kleiner oder gleich 10 nm, vorzugsweise kleiner oder gleich 2 nm und kleiner oder gleich 5 nm.
  • In der oben angegebenen Struktur ist die Oxid-Halbleiter-Schicht kein Einkristall, befindet sich nicht vollständig in einem amorphen Zustand und enthält mindestens Kristalle mit c-Achsen-Ausrichtung.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines Halbleiterbauelementes, das einen Transistor enthält. Bei dem Verfahren wird eine erste Oxid-Halbleiter-Schicht über einer isolierenden Fläche ausgebildet, und dann wird eine zweite Oxid-Halbleiter-Schicht ausgebildet; danach wird einer erste Wärmebehandlung durchgeführt, so dass eine Oxid-Halbleiter-Schicht mit einer ersten Kristallstruktur und eine Oxid-Halbleiter-Schicht mit einer zweiten Kristallstruktur ausgebildet werden. Als Nächstes wird eine dritte Oxid-Halbleiter-Schicht über der Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur ausgebildet, und dann wird eine zweite Wärmebehandlung durchgeführt, so dass eine Oxid-Halbleiter-Schicht mit einer dritten Kristallstruktur ausgebildet wird. Der Stapel aus der Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur, der Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur und der Oxid-Halbleiter-Schicht mit der dritten Kristallstruktur wird als ein Kanalbereich des Transistors benutzt.
  • Die Kristallstrukturen der Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht mit der dritten Kristallstruktur sind jeweils eine beliebige aus einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur und einer Nicht-Wurtzit-Struktur. Die Kristallstruktur der Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur ist eine Wurtzit-Struktur.
  • Die Temperaturen der ersten Wärmebehandlung und der zweiten Wärmebehandlung sind jeweils größer oder gleich 150°C und kleiner oder gleich 650°C, vorzugsweise größer oder gleich 200°C und kleiner oder gleich 500°C. Daher kann ein Mother-Glass, wobei es sich um ein Substrat mit großen Abmessungen handelt, als Substrat benutzt werden.
  • Jede aus Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur, Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur und Oxid-Halbleiter-Schicht mit der dritten Kristallstruktur ist kein Einkristall, nicht vollständig in einem amorphen Zustand und enthält einen Kristallbereich mit c-Achsen-Ausrichtung. Das heißt, jede der Oxid-Halbleiter-Schichten weist einen amorphen Bereich und einen Kristallbereich mit c-Achsen-Ausrichtung auf.
  • Die Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur, die eine Wurtzit-Kristallstruktur aufweist, wird durch Wärmebehandlung leicht kristallisiert und weist im Vergleich zu der Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht mit der dritten Kristallstruktur eine hohe Kristallinität auf. Ferner enthält die Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur Bindungen, die eine hexagonale Form in einer Ebene in der a-b-Ebene ausbilden. Außerdem sind Schichten mit hexagonalen Bindungen gestapelt und in Dickenrichtung (Richtung der c-Achse) verbunden, so dass c-Achsen-Ausrichtung erhalten wird. Wenn in der ersten Oxid-Halbleiter-Schicht und der dritten Oxid-Halbleiter-Schicht durch Erwärmen Kristallwachstum verursacht wird, wobei die Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur, bei der es sich um eine Wutzit-Kristallstruktur handelt, als Kristallisationskeim benutzt wird, können daher die Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht mit der dritten Kristallstruktur so ausgebildet werden, dass deren Kristallachsen allgemein mit der Kristallachse der Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur ausgerichtet sind, die eine Wurtzit-Kristallstruktur ist. Die Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht mit der dritten Kristallstruktur enthalten jeweils Bindungen, die eine hexagonale Form in der a-b-Ebene ausbilden wie in dem Fall der Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur. Außerdem sind Schichten mit hexagonalen Bindungen gestapelt und in Dickenrichtung (Richtung der c-Achse) verbunden, so dass c-Achsen-Ausrichtung erhalten wird.
  • Durch Ausbilden einer Gate-Isolationsschicht über dem oben angegebenen Oxid-Halbleiter-Stapel und Ausbilden einer Gate-Elektrode über der Gate-Isolationsschicht kann ein Transistor hergestellt werden. Als Folge davon weist der Oxid-Halbleiter-Stapel eine hohe Kristallinität und Ebenheit an der Grenzfläche mit der Gate-Isolationsschicht auf, und weist somit stabile elektrische Eigenschaften auf; folglich kann ein sehr zuverlässiger Transistor erhalten werden.
  • Durch Ausbilden einer Gate-Isolationsschicht über einer Gate-Elektrode und Ausbilden des oben angegebenen Oxid-Halbleiter-Stapels über der Gate-Isolationsschicht kann ein Transistor hergestellt werden. Als Folge davon weist der Oxid-Halbleiter-Stapel eine hohe Kristallinität und Ebenheit an der Grenzfläche mit der Gate-Isolationsschicht auf, und weist somit stabile elektrische Eigenschaften auf; folglich kann ein sehr zuverlässiger Transistor erhalten werden.
  • Der Stapel der Oxid-Halbleiter-Schichten, von denen jede einen in der c-Achse ausgerichteten Kristallbereich mit hexagonalen Bindungen in der a-b-Ebene enthält, wird für den Kanalbereich eines Transistors benutzt, wodurch ein Transistor, in dem die Änderung der Schwellenspannung zwischen vor und nach einer Lichteinstrahlung oder einem an dem Transistor durchgeführten Vorspannungs-Temperatur-Belastungstest (bias-temperature stress (BT) test) klein ist und der stabile elektrische Eigenschaften aufweist, hergestellt werden kann.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann ein Halbleiterbauelement, das einen Transistor enthält, in dem der Zustand einer Grenzfläche zwischen einer Oxid-Halbleiter-Schicht und einer Gate-Isolationsschicht in Kontakt mit der Oxid-Halbleiter-Schicht günstig ist, hergestellt werden. Ferner kann ein Halbleiterbauelement mit stabilen elektrischen Eigenschaften hergestellt werden. Ferner kann eine Massenproduktion sehr zuverlässiger Halbleiterbauelemente durch Verwendung eines großen Substrats, wie z. B. eines Mother-Glass, realisiert werden.
  • Kurze Beschreibung der Zeichnung
  • Es zeigen:
  • die 1A und 1B eine Draufsicht, bzw. eine Querschnittsansicht, die ein Halbleiterbauelement veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 2A bis 2C Querschnittsansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelementes veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 3A und 3B jeweils eine Kristallstruktur gemäß einer Ausführungsform der vorliegenden Erfindung;
  • die 4A bis 4C jeweils eine Kristallstruktur gemäß einer Ausführungsform der vorliegenden Erfindung;
  • die 5A und 5B jeweils ein HAADF-STEM-Bild, das eine Kristallstruktur gemäß einer Ausführungsform zeigt;
  • die 6A und 6B jeweils ein HAADF-STEM-Bild, das eine Kristallstruktur gemäß einer Ausführungsform zeigt;
  • die 7A und 7B eine Draufsicht, bzw. eine Querschnittsansicht, die ein Halbleiterbauelement veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 8A bis 8C Querschnittsansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelementes veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 9A und 9B eine Draufsicht, bzw. eine Querschnittsansicht, die ein Halbleiterbauelement veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 10A bis 10E Querschnittsansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelementes veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 11A und 11B eine Draufsicht, bzw. eine Querschnittsansicht, die ein Halbleiterbauelement veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 12A bis 12D Querschnittsansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelementes veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 13A und 13B eine Draufsicht, bzw. eine Querschnittsansicht, die ein Halbleiterbauelement veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 14A bis 14D Querschnittsansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelementes veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 15A und 15B eine Draufsicht, bzw. eine Querschnittsansicht, die ein Halbleiterbauelement veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 16A bis 16D Querschnittsansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelementes veranschaulichen, das eine Ausführungsform der vorliegenden Erfindung ist;
  • 17 eine Querschnittsansicht, die ein Halbleiterbauelement veranschaulicht, das eine Ausführungsform der vorliegenden Erfindung ist;
  • die 18a bis 18C ein Blockdiagramm und Schaltbilder, die eine Ausführungsform der vorliegenden Erfindung veranschaulichen;
  • die 19a bis 19C jeweils eine Querschnittsansicht, die eine Ausführungsform der vorliegenden Erfindung veranschaulichen; und
  • die 20A bis 20D jeweils eine Ausführungsform eines elektronischen Gerätes.
  • Beste Ausführungsweise der Erfindung
  • Ausführungsformen der vorliegenden Erfindung werden detailliert mit Bezug auf die begleitende Zeichnung beschrieben. Die vorliegende Erfindung ist jedoch nicht auf die folgende Beschreibung beschränkt, und ein Fachmann wird ohne weiteres verstehen, dass Art und Details auf verschiedene Weise verändert werden können, ohne vom Erfindungsgedanken und vom Schutzbereich der vorliegenden Erfindung abzuweichen. Daher ist die vorliegende Erfindung nicht als durch die nachstehende Beschreibung der Ausführungsformen beschränkt anzusehen. Es ist zu beachten, dass in den nachstehend beschriebenen Strukturen der vorliegenden Erfindung dieselben Teile oder Teile mit gleichen Funktionen mit denselben Bezugsziffern in verschiedenen Zeichnungen bezeichnet werden und ihre Beschreibung nicht wiederholt wird.
  • Es ist zu beachten, dass in jeder in dieser Beschreibung beschriebenen Zeichnung in manchen Fällen die Größe, die Schichtdicke oder der Bereich jeder Komponente aus Gründen der Deutlichkeit übertrieben dargestellt werden. Daher sind Ausführungsformen der vorliegenden Erfindung nicht auf solche Maßstäbe beschränkt.
  • Es ist zu beachten, dass Ausdrücke wie ”erster”, ”zweiter” und ”dritter” in dieser Beschreibung benutzt werden, um eine Verwechslung von Komponenten zu vermeiden, und die Ausdrücke begrenzen die Komponenten nicht numerisch. Daher kann der Ausdruck ”erster” durch den Ausdruck ”zweiter” oder ”dritter” soweit erforderlich ersetzt werden.
  • (Ausführungsform 1)
  • In dieser Ausführungsform werden ein Transistor, in dem eine Oxid-Halbleiter-Schicht über einer isolierenden Fläche für einen Kanal benutzt wird und ein Herstellungsverfahren dafür mit Bezug auf die 1A und 1B und die 2A bis 2C beschrieben. 1B ist eine Querschnittsansicht, die eine Struktur eines Transistors veranschaulicht, der eine Ausführungsform der Struktur eines Halbleiterbauelements ist, und entspricht einer Querschnittsansicht entlang der strichpunktierten Linie A-B in 1A, bei der es sich um eine Draufsicht handelt. Es ist zu beachten, dass in 1A ein Substrat 101, eine Oxid-Isolationsschicht 102, eine Gate-Isolationsschicht 107 und eine Isolationsschicht 109 nicht dargestellt sind. Die 2A bis 2C sind Querschnittsansichten, die einen Herstellungsprozess des in 1B gezeigten Transistors veranschaulichen.
  • Der in 1B gezeigte Transistor enthält die Oxid-Isolationsschicht 102, die über dem Substrat 101 ausgebildet ist; einen Oxid-Halbleiter-Stapel 105, der über der Oxid-Isolationsschicht 102 ausgebildet ist; ein Paar Elektroden 106, die über dem Oxid-Halbleiter-Stapel 105 ausgebildet sind und als Source-Elektrode und als Drain-Elektrode funktionieren; die Gate-Isolationsschicht 107, die über der Oxid-Isolationsschicht 102, dem Oxid-Halbleiter-Stapel 105 und dem Paar Elektroden 106 ausgebildet ist; und eine Gate-Elektrode 108, die sich mit dem Oxid-Halbleiter-Stapel 105 mit der dazwischen angeordneten Gate-Isolationsschicht 107 überlappt. Ferner kann die Isolationsschicht 109, die die Gate-Isolationsschicht 107 und die Gate-Elektrode 108 bedeckt, vorgesehen sein.
  • Der Oxid-Halbleiter-Stapel 105 ist dadurch gekennzeichnet, dass eine Oxid-Halbleiter-Schicht 105a mit einer ersten Kristallstruktur, die in Kontakt mit der Oxid-Isolationsschicht 102 ist, und eine Oxid-Halbleiter-Schicht 105b mit einer zweiten Kristallstruktur, die in Kontakt mit der Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur ist, gestapelt sind.
  • Ferner ist der Oxid-Halbleiter-Stapel 105 dadurch gekennzeichnet, dass Kristallwachstum in der Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur aufgetreten ist, wobei die Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wurde.
  • Die Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur enthält trigonale und/oder hexagonale Kristalle.
  • Mit anderen Worten enthält sowohl die Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur als auch die Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur trigonale und/oder hexagonale Kristalle; daher kann in Richtung der c-Achse ein hexagonales Kristallgitterbild beobachtet werden.
  • Es ist zu beachten, dass jede aus der Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur kein Einkristall ist, sich nicht vollständig in einem amorphen Zustand befindet und einen Kristallbereich mit c-Achsen-Ausrichtung enthält.
  • Als Nächstes wird ein Verfahren zur Herstellung des Transistors in 1B mit Bezug auf die 2A bis 2C beschrieben.
  • Wie in 2A gezeigt, wird nachdem die Oxid-Isolationsschicht 102 über dem Substrat 101 ausgebildet ist, eine erste Oxid-Halbleiter-Schicht 103a über der Oxid-Isolationsschicht 102 ausgebildet, und eine zweite Oxid-Halbleiter-Schicht 103b wird über der ersten Oxid-Halbleiter-Schicht 103a ausgebildet.
  • Es ist erforderlich, dass das Substrat 101 mindestens über eine Wärmebeständigkeit verfügt, die groß genug ist, dass es die später durchzuführende Wärmebehandlung übersteht. In dem Fall, in dem ein Glas-Substrat als Substrat 101 benutzt wird, wird vorzugsweise ein Substrat mit einem unteren Kühlpunkt größer oder gleich 730°C benutzt. Als Material für das Glassubstrat wird ein Glasmaterial, wie zum Beispiel Aluminiumsilikatglas, Alumoborosilikatglas oder Barium-Borosilikatglas benutzt. Es ist zu beachten, dass vorzugsweise ein Glassubstrat benutzt wird, das BaO und B2O3 enthält, so dass die Menge an BaO größer ist als die von B2O3. Für die Massenproduktion wird vorzugsweise ein Mother-Glass der achten Generation (2160 mm × 2460 mm), der neunten Generation (2400 mm × 2800 mm oder 2450 mm × 3050 mm), der zehnten Generation (2950 mm × 3400 mm) oder dergleichen als Substrat 101 benutzt. Das Mother-Glass schrumpft drastisch, wenn die Behandlungstemperatur hoch und die Behandlungszeit lang ist. Somit ist in dem Fall, in dem eine Massenproduktion unter Verwendung von Mother-Glass durchgeführt wird, die bevorzugte Erwärmungstemperatur im Herstellungsprozess kleiner oder gleich 600°C, noch bevorzugter kleiner oder gleich 450°C.
  • Anstelle des Glassubstrates kann ein aus einem Isolator ausgebildetes Substrat benutzt werden, wie zum Beispiel ein Keramik-Substrat, ein Quarz-Substrat oder ein Saphir-Substrat. Alternativ kann kristallisiertes Glas oder dergleichen benutzt werden. Als weitere Alternative kann ein Substrat benutzt werden, das man durch Ausbilden einer Isolationsschicht über einer Oberfläche eines Halbleiter-Substrats erhält, wie einem Silizium-Wafer oder einer Oberfläche eines leitfähigen Substrats, das aus einem Metallwerkstoff ausgebildet wurde.
  • Es ist zu beachten, dass in dem Fall, in dem als Substrat 101 ein Glassubstrat benutzt wird, das Verunreinigungen wie ein Alkalimetall enthält, eine Nitrid-Isolationsschicht, wie zum Beispiel eine Siliziumnitrid-Schicht oder eine Aluminiumnitrid-Schicht zwischen dem Substrat 101 und der Oxid-Isolationsschicht 102 ausgebildet werden kann, um das Eindringen eines Alkalimetalls zu verhindern. Die Nitrid-Isolationsschicht kann durch ein CVD-Verfahren, ein Sputter-Verfahren oder dergleichen ausgebildet werden. Da ein Alkalimetall, wie Lithium, Natrium oder Kalium für eine später auszubildende Oxid-Halbleiter-Schicht eine Verunreinigung darstellt, ist der Gehalt an solch einem Alkalimetall vorzugsweise klein.
  • Die Oxid-Isolationsschicht 102 wird unter Verwendung einer Oxid-Isolationsschicht ausgebildet, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wurde. Die Oxid-Isolationsschicht, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wurde, ist vorzugsweise eine Oxid-Isolationsschicht, die Sauerstoff in einer Menge enthält, die die Menge von Sauerstoff in seiner stöchiometrischen Zusammensetzung überschreitet. Mit der Oxid-Isolationsschicht, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wurde, kann Sauerstoff durch Erwärmen in die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b diffundieren. Typische Beispiele für die Oxid-Isolationsschicht 102 sind Schichten aus Siliziumoxid, Silizium-Oxynitrid, Silizium-Nitrid-Oxid, Aluminiumoxid, Aluminium-Oxynitrid, Galliumoxid, Hafniumoxid und Yttriumoxid.
  • Aus der Oxid-Isolationsschicht, die Sauerstoff in einer Menge enthält, die die Menge von Sauerstoff in seiner stöchiometrischen Zusammensetzung überschreitet, wird ein Teil des Sauerstoffs durch Erwärmen abgegeben. Die Menge an Sauerstoff, die zu diesem Zeitpunkt abgegeben wird, die in Sauerstoff-Atome umgewandelt wird, ist größer oder gleich 1,0 × 1018 Atome/cm3, vorzugsweise größer oder gleich 1,0 × 1020 Atome/cm3, weiter vorzugsweise größer oder gleich 3,0 × 1020 Atome/cm3 in einer Thermodesorptions-Spektroskopie-Analyse (TDS).
  • Hier wird ein Verfahren beschrieben, mit dem die Menge abgegebenen Sauerstoffs in dem Fall, dass er in Sauerstoff-Atome umgewandelt wird, unter Verwendung der TDS-Analyse gemessen wird.
  • Die Menge des abgegebenen Gases in der TDS-Analyse ist proportional zu dem Integralwert eines Spektrums. Daher kann die Menge des abgegebenen Gases aus dem Verhältnis des Integralwertes eines Spektrums einer Oxid-Isolationsschicht zum Referenzwert einer Standardprobe berechnet werden. Der Referenzwert einer Standardprobe bezieht sich auf das Verhältnis der Dichte eines vorgegebenen in der Probe enthaltenen Atoms zu dem Integralwert eines Spektrums.
  • Zum Beispiel kann die Anzahl der aus einer Oxid-Isolationsschicht abgegebenen Sauerstoffmoleküle (N(O2)) mit dem numerischen Ausdruck 1 und den Ergebnissen der TDS-Analyse eines Silizium-Wafers, der Wasserstoff mit einer vorgegebenen Dichte enthält und der die Standardprobe ist, und mit den Ergebnissen der TDS-Analyse der Oxid-Isolationsschicht ermittelt werden. Hier wird angenommen, dass alle Spektren mit einer Massenzahl von 32, die durch die TDS-Analyse erhalten werden, von einem Sauerstoff-Molekül stammen. CH3OH, ein Gas mit der Massenzahl 32, wird nicht in Erwägung gezogen, da angenommen wird, dass sein Vorhandensein unwahrscheinlich ist. Ferner wird ein Sauerstoff-Molekül, das ein Sauerstoff-Atom mit einer Massenzahl von 17 oder 18 enthält, was Isotope eines Sauerstoff-Atoms sind, ebenfalls nicht berücksichtigt, da der Anteil eines solchen Moleküls in der Natur minimal ist. N(O2) = N(H2)/S(H2) × S(O2) × α (Numerischer Ausdruck 1)
  • N(H2) ist der Wert, den man erhält, wenn man die Anzahl von Wasserstoff-Molekülen, die von der Standard-Probe abgegeben werden, in eine Dichte umwandelt. S(H2) ist ein Integralwert eines Spektrums, wenn die Standardprobe durch TDS analysiert wird. Hier wird der Referenzwert der Standardprobe auf N(H2)/S(H2) festgesetzt. S(O2) ist ein Integralwert eines Spektrums, wenn die Standardprobe durch TDS analysiert wird. α ist ein Koeffizient, der die Intensität des Spektrums in der TDS-Analyse beeinflusst. Einzelheiten zum numerischen Ausdruck 1 siehe die japanische veröffentlichte Patentanmeldung Nr. H6-275697 . Es ist zu beachten, dass die Menge des aus der Oxid-Isolationsschicht abgegebenen Sauerstoffs mit einer Thermodesorptions-Spektroskopie-Vorrichtung gemessen wird, die von ESCO Ltd. hergestellt wird, EMD-WA1000S/W, wobei ein Silizium-Wafer, der Wasserstoff-Atome mit 1 × 1016 Atome/cm3 enthält als Standardprobe verwendet wird.
  • Ferner wird in der TDS-Analyse ein Teil des Sauerstoffs als Sauerstoff-Atom erkannt. Das Verhältnis zwischen Sauerstoff-Molekülen und Sauerstoff-Atomen kann aus der Ionisationsrate der Sauerstoffmoleküle berechnet werden. Es ist zu beachten, dass, da das oben angegebene α die Ionisationsrate der Sauerstoff-Moleküle enthält, die Anzahl der abgegebenen Sauerstoff-Atome auch durch die Auswertung der Anzahl der abgegebenen Sauerstoff-Moleküle abgeschätzt werden kann.
  • Es ist zu beachten, dass N(O2) die Anzahl der abgegebenen Sauerstoff-Moleküle ist. Für die Oxid-Isolationsschicht ist die Menge des abgegebenen Sauerstoffs in dem Fall der Umwandlung in Sauerstoff-Atome das Doppelte der Anzahl der abgegebenen Sauerstoff-Moleküle.
  • Die Dicke der Oxid-Isolationsschicht 102 ist größer oder gleich 50 nm, vorzugsweise größer oder gleich 200 nm und kleiner oder gleich 500 nm. Durch Verwendung der dicken Oxid-Isolationsschicht 102 kann die Menge des Sauerstoffs, der aus der Oxid-Isolationsschicht 102 abgegeben wird, erhöht werden, und Defekte an der Grenzfläche zwischen der Oxid-Isolationsschicht 102 und einer später auszubildenden Oxid-Halbleiter-Schicht können verringert werden.
  • Die Oxid-Isolationsschicht 102 wird durch ein Sputter-Verfahren, ein CVD-Verfahren oder dergleichen ausgebildet. Die Oxid-Isolationsschicht, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wird, wird einfach durch ein Sputter-Verfahren ausgebildet, was zu bevorzugen ist.
  • Wenn die Oxid-Isolationsschicht, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wird, durch ein Sputter-Verfahren ausgebildet wird, ist die Menge an Sauerstoff in einem Abscheidungs-Gas vorzugsweise groß, und Sauerstoff, eine Mischung aus Sauerstoff und einem Edelgas oder dergleichen können benutzt werden. Typischerweise ist die Sauerstoff-Konzentration im Abscheidungs-Gas vorzugsweise größer oder gleich 6% und kleiner oder gleich 100%.
  • Die erste Oxid-Halbleiter-Schicht 103a wird unter Verwendung einer Oxid-Halbleiter-Schicht, die trigonale und/oder hexagonale Kristalle enthalten und die erste Kristallstruktur aufweisen kann, durch Erwärmen ausgebildet.
  • Als erste Oxid-Halbleiter-Schicht 103a kann ein Metalloxid aus vier Komponenten, wie zum Beispiel eine In-Sn-Ga-Zn-O-Schicht; ein Metalloxid aus drei Komponenten, wie zum Beispiel eine In-Ga-Zn-O-Schicht, eine In-Sn-Zn-O-Schicht, eine In-Al-Zn-O-Schicht, eine Sn-Ga-Zn-O-Schicht, eine Al-Ga-Zn-O-Schicht oder eine Sn-Al-Zn-O-Schicht; ein Metalloxid aus zwei Komponenten, wie zum Beispiel eine In-Zn-O-Schicht, eine Sn-Zn-O-Schicht, eine Al-Zn-O-Schicht oder eine In-Ga-O-Schicht oder dergleichen verwendet werden. Ferner kann in dem oben erwähnten Oxid-Halbleiter SiO2 enthalten sein. In dieser Beschreibung bedeutet zum Beispiel eine In-Ga-Zn-O-Schicht eine Oxidschicht, die Indium (In), Gallium (Ga) und Zink (Zn) enthält.
  • Die erste Oxid-Halbleiter-Schicht 103a wird durch Erwärmen unter Verwendung einer Oxid-Halbleiter-Schicht ausgebildet, die trigonale und/oder hexagonale Kristalle enthalten kann und jede Kristallstruktur einer Nicht-Wurtzit-Struktur, eine YbFe2O4-Struktur, eine Yb2Fe3O7-Struktur und deformierte Strukturen der oben angegebenen Strukturen aufweisen kann.
  • Als ein Beispiel der Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur enthält eine In-Ga-Zn-O-Schicht, das heißt ein Metalloxid mit drei Komponenten, trigonale und/oder hexagonale Nicht-Wurtzit-Kristalle. Außerdem umfassen Beispiele der In-Ga-Zn-O-Schicht, das heißt ein Metalloxid mit drei Komponenten, InGaZnO4 mit einer YbFe2O4-Struktur und In2Ga2ZnO7 mit einer Yb2Fe3O7-Struktur, und die In-Ga-Zn-O-Schicht kann eine beliebige deformierte Struktur der vorstehenden Strukturen aufweisen (M. Nakamura, N. Kimizuka und T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350°C", J. Solid State Chem., 1991, Band 93, Seiten 298–315). Es ist zu beachten, dass im Folgenden eine Yb enthaltende Schicht als Schicht A und eine Fe enthaltende Schicht als Schicht B bezeichnet wird. Die YbFe2O4-Struktur ist eine wiederholte Struktur aus ABB|ABB|ABB. Als ein Beispiel einer deformierten Struktur der YbFe2O4-Struktur kann eine wiederholte Struktur aus ABBB|ABBB angegeben werden. Ferner ist die Yb2Fe3O7-Struktur eine wiederholte Struktur aus ABB|AB|ABB|AB. Als ein Beispiel einer deformierten Struktur der Yb2Fe3O7-Struktur kann eine wiederholte Struktur aus ABBB|ABB|ABBB|ABB|ABBB|ABB angegeben werden.
  • Es ist zu beachten, dass das oben angegebene Metalloxid, das Stickstoff in einer Konzentration von größer oder gleich 1 × 1017 und kleiner als 5 × 1019/cm3 enthält, für die erste Oxid-Halbleiter-Schicht 103a benutzt werden kann.
  • Es ist zu beachten, dass die Energiebandlücke eines Metalloxids, das die erste Oxid-Halbleiter-Schicht 103a ausbilden kann 2 eV oder mehr, vorzugsweise 2,5 eV oder mehr, noch bevorzugter 3 eV oder mehr beträgt. Auf diese Weise kann der Sperrstrom eines Transistors verringert werden, indem eine Oxid-Halbleiter-Schicht mit einer großen Energiebandlücke verwendet wird.
  • Die zweite Oxid-Halbleiter-Schicht 103b wird durch Erwärmen ausgebildet, indem eine Oxid-Halbleiter-Schicht verwendet wird, die die zweite Kristallstruktur aufweisen kann. Die Oxid-Halbleiter-Schicht, die die zweite Kristallstruktur aufweisen kann, wird einfach durch Wärmebehandlung kristallisiert und weist eine hohe Kristallinität auf im Vergleich zur Oxid-Halbleiter-Schicht, die die trigonale und/oder hexagonale erste Kristallstruktur aufweisen kann.
  • Die zweite Oxid-Halbleiter-Schicht 103b kann unter Verwendung von Zinkoxid, eines Oxynitrid-Halbleiters oder dergleichen ausgebildet werden. Der Oxynitrid-Halbleiter kann erhalten werden, indem man Stickstoff zu einem der für die erste Oxid-Halbleiter-Schicht 103a gelisteten Metalloxide mit einer Konzentration hinzufügt, die größer oder gleich 5 × 1019/cm3 und kleiner als 7 AT% ist.
  • Die zweite Oxid-Halbleiter-Schicht 103b wird als Kristallisationskeim für das Kristallwachstum der ersten Oxid-Halbleiter-Schicht 103a benutzt. Daher kann die zweite Oxid-Halbleiter-Schicht 103b eine Dicke aufweisen, bei der Kristallwachstum möglich ist, typischerweise größer oder gleich der Dicke einer Atomlage und kleiner oder gleich 10 nm, vorzugsweise größer oder gleich 2 nm und kleiner oder gleich 5 nm. Wenn die zweite Oxid-Halbleiter-Schicht 103b dünn ist, kann der Durchsatz bei der Abscheidung und der Wärmebehandlung verbessert werden.
  • Die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b kann jeweils durch ein Sputter-Verfahren, ein Beschichtungsverfahren, ein Druckverfahren, ein Laserstrahlverdampfungsverfahren oder dergleichen ausgebildet werden. Wenn die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b durch ein Sputter-Verfahren ausgebildet werden, wird eine aus einer AC-Sputter-Vorrichtung, einer DC-Sputter-Vorrichtung und einer HF-Sputter-Vorrichtung benutzt.
  • Wenn die zweite Oxid-Halbleiter-Schicht 103b durch ein Sputter-Verfahren unter Verwendung eines Oxynitrid-Halbleiters ausgebildet wird, kann der Oxynitrid-Halbleiter abgeschieden werden, indem die Art des Gases, das in die Sputter-Vorrichtung eingeleitet wird, geändert wird, das heißt durch Einleiten von Stickstoff nachdem die erste Oxid-Halbleiter-Schicht 103a ausgebildet ist. Mit anderen Worten ist es möglich, die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b nacheinander auszubilden, was hoch produktiv ist.
  • Als Nächstes wird die erste Wärmebehandlung durchgeführt. Die Temperatur der ersten Wärmebehandlung ist größer oder gleich 150°C und kleiner oder gleich 650°C, vorzugsweise größer oder gleich 200°C und kleiner oder gleich 500°C. Außerdem ist die Erwärmungszeit der ersten Wärmebehandlung größer oder gleich 1 Minute und kleiner oder gleich 24 Stunden. Nachdem die Temperatur der ersten Wärmebehandlung allmählich erhöht wurde, kann die Temperatur auf einen konstanten Wert eingestellt werden. Wenn die Rate, mit der die Temperatur von einer Temperatur größer oder gleich 500°C erhöht wird, größer oder gleich 0,5°C/h und kleiner oder gleich 3°C/h ist, wird das Kristallwachstum der zweiten Oxid-Halbleiter-Schicht 103b allmählich durchgeführt; somit kann die Kristallinität weiter verbessert werden.
  • Die erste Wärmebehandlung wird vorzugsweise in einer Edelgas-Atmosphäre (typischerweise Argon), einer Sauerstoff-Atmosphäre, einer Stickstoff-Atmosphäre, einer Trockenluft-Atmosphäre, einer gemischten Atmosphäre aus einem Edelgas (typischerweise Argon) und Sauerstoff oder einer gemischten Atmosphäre aus einem Edelgas und Stickstoff durchgeführt. Insbesondere wird vorzugsweise eine Gas-Atmosphäre hoher Reinheit verwendet, in der die Konzentration von Verunreinigungen wie Wasserstoff auf ungefähr einige Teile pro Million (parts per million, ppm) oder einige Teile pro Milliarde (parts per billion, ppb) verringert ist.
  • Eine Wärmebehandlungs-Vorrichtung, die für die erste Wärmebehandlung benutzt wird, ist nicht auf eine bestimmte Vorrichtung beschränkt, und an der Vorrichtung kann eine Vorrichtung zum Erwärmen eines Objektes vorgesehen sein, das durch Wärmestrahlung oder Wärmeleitung eines Heizelementes, wie zum Beispiel eines Widerstandsheizelementes, zu bearbeiten ist. Zum Beispiel können ein elektrischer Ofen oder eine RTA-Vorrichtung (rapid thermal annealing, schnelles thermisches Anlassen), wie etwa eine GRTA-Vorrichtung (gas rapid thermal annealing, schnelles thermisches Anlassen mit Gas) oder eine LRTA-Vorrichtung (lamp rapid thermal annealing, schnelles thermisches Anlassen mit Lampe), verwendet werden. Eine LRTA-Vorrichtung ist eine Vorrichtung zum Erhitzen eines zu verarbeitenden Objektes durch Lichtstrahlung (eine elektromagnetische Welle), die von einer Lampe abgestrahlt wird, wie etwa eine Halogenlampe, eine Halogen-Metalldampflampe, eine Xenonlampe, eine Kohlebogenlampe, eine Natriumdampf-Hochdrucklampe oder eine Quecksilberdampf-Hochdrucklampe. Eine GRTA-Vorrichtung ist eine Vorrichtung zur Wärmebehandlung, bei der ein Hochtemperatur-Gas benutzt wird.
  • Die erste Wärmebehandlung erlaubt es, dass Kristallwachstum von einer Oberfläche der zweiten Oxid-Halbleiter-Schicht 103b in Richtung zur ersten Oxid-Halbleiter-Schicht 103a beginnt. Da die zweite Oxid-Halbleiter-Schicht 103b leicht kristallisiert, wird die gesamte zweite Oxid-Halbleiter-Schicht 103b kristallisiert, um eine Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur zu sein. Da das Kristallwachstum von der Oberfläche der zweiten Oxid-Halbleiter-Schicht 103b in Richtung zur ersten Oxid-Halbleiter-Schicht 103a fortschreitet, wird ein Kristallbereich mit c-Achsen-Ausrichtung ausgebildet. Das heißt, die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur enthält Bindungen, die eine hexagonale Form in einer oberen Ebene in der a-b-Ebene ausbilden. Außerdem sind Schichten mit hexagonalen Bindungen gestapelt und in Dickenrichtung (Richtung der c-Achse) verbunden, so dass c-Achsen-Ausrichtung erhalten wird.
  • Wenn die erste Wärmebehandlung fortgesetzt wird, schreitet das Kristallwachstum der ersten Oxid-Halbleiter-Schicht 103a von der Grenzfläche zur Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur in Richtung zur Oxid-Isolationsschicht 102 fort, wobei die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wird. Kristalle in der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur sind in Richtung der c-Achse ausgerichtet; daher können, indem die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wird, Kristalle in der ersten Oxid-Halbleiter-Schicht 103a wachsen, um allgemein mit der Kristallachse der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur ausgerichtet zu sein. Das heißt, Kristalle in der ersten Oxid-Halbleiter-Schicht 103a können wachsen, während sie mit der c-Achse ausgerichtet sind. Das heißt, eine Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur enthält Bindungen, die eine hexagonale Form in einer oberen Ebene in der a-b-Ebene ausbilden. Außerdem sind Schichten mit hexagonalen Bindungen gestapelt und in Dickenrichtung (Richtung der c-Achse) verbunden, so dass c-Achsen-Ausrichtung erhalten wird. Durch die oben angegebenen Schritte kann die Oxid-Halbleiter-Schicht 104a mit der an der c-Achse ausgerichteten ersten Kristallstruktur ausgebildet werden (siehe 2B).
  • In dem Fall, in dem das Kristallwachstum durch die erste Wärmebehandlung senkrecht von der Oberfläche der zweiten Oxid-Halbleiter-Schicht 103b fortschreitet, sind die c-Achsen der Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur allgemein senkrecht zur Oberfläche.
  • Außerdem wird durch die erste Wärmebehandlung Wasserstoff, der in der ersten Oxid-Halbleiter-Schicht 103a und der zweiten Oxid-Halbleiter-Schicht 103b enthalten ist, abgegeben (d. h. es tritt eine Dehydrierung oder Dehydration auf), und ein Teil des in der Oxid-Isolationsschicht 102 enthaltenen Sauerstoffs diffundiert in die erste Oxid-Halbleiter-Schicht 103a, die zweite Oxid-Halbleiter-Schicht 103b und in einen Bereich der Oxid-Isolationsschicht 102, der sich in der Nähe der Grenzfläche zur ersten Oxid-Halbleiter-Schicht 103a befindet. Durch diesen Schritt können Sauerstoff-Fehlstellen, die in der ersten Oxid-Halbleiter-Schicht 103a und der zweiten Oxid-Halbleiter-Schicht 103b enthalten sind, verringert werden; außerdem erlaubt es die Diffusion von Sauerstoff in den Bereich der Oxid-Isolationsschicht 102, der sich in der Nähe der ersten Oxid-Halbleiter-Schicht 103a befindet, Fehlstellen an der Grenzfläche zwischen der Oxid-Isolationsschicht 102 und der ersten Oxid-Halbleiter-Schicht 103a zu verringern. Als Folge davon können die Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur ausgebildet werden, in denen die Wasserstoffkonzentration und Sauerstoff-Fehlstellen reduziert sind.
  • Durch Einstellen der Leckrate einer Behandlungskammer der Sputter-Vorrichtung auf 1 × 10–10 Pa·m3/s oder kleiner zum Zeitpunkt der Bildung der ersten Oxid-Halbleiter-Schicht 103a und der zweiten Oxid-Halbleiter-Schicht 103b durch ein Sputter-Verfahren kann ein Eindringen einer Verunreinigung wie zum Beispiel eines Alkalimetalls oder Wasserstoff in die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b während der Bildung durch ein Sputter-Verfahren unterdrückt werden. Außerdem kann durch Verwendung einer Vakuum-Pumpe mit Falle (z. B. einer Kryopumpe) als Evakuierungssystem der Gegenstrom einer Verunreinigung wie zum Beispiel eines Alkalimetalls oder Wasserstoff aus dem Evakuierungssystem verringert werden.
  • Ferner können die Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b in dem Zustand ausgebildet werden, in dem ein in die Behandlungskammer der Sputter-Vorrichtung eingeleitetes Gas, wie zum Beispiel Stickstoff-Gas, Sauerstoff-Gas oder Argon-Gas, erwärmt ist. Folglich kann der Gehalt an Wasserstoff in der ersten Oxid-Halbleiter-Schicht 103a und in der zweiten Oxid-Halbleiter-Schicht 103b verringert werden.
  • Bevor die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b durch ein Sputter-Verfahren ausgebildet werden, kann ferner eine Vorerwärmungs-Behandlung durchgeführt werden, um Feuchtigkeit oder Wasserstoff in der Sputter-Vorrichtung oder von der Oberfläche oder aus dem Innern eines Targets zu entfernen. Folglich kann der Gehalt an Wasserstoff in der ersten Oxid-Halbleiter-Schicht 103a und in der zweiten Oxid-Halbleiter-Schicht 103b verringert werden.
  • Durch die oben angegebenen Schritte können die Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur ausgebildet werden. Wenn Wasserstoff in dem Oxid-Halbleiter enthalten ist, dient ein Teil davon als Donator, um ein Elektron als Ladungsträger zu erzeugen. Außerdem dient eine Sauerstoff-Fehlstelle in dem Oxid-Halbleiter ebenfalls als Donator, um ein Elektron als Ladungsträger zu erzeugen. Wenn die Wasserstoffkonzentration und die Sauerstoff-Fehlstellen in der Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur und in der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur verringert werden, kann daher die Ladungsträger-Konzentration in dem Oxid-Halbleiter verringert werden, und somit kann eine negative Verschiebung der Schwellenspannung des später herzustellenden Transistors unterdrückt werden.
  • <Hexagonale Kristallstruktur>
  • Im Folgenden wird eine hexagonale Kristallstruktur beschrieben.
  • Zuerst wird die zweite Kristallstruktur mit c-Achsen-Ausrichtung mit Bezug auf die 3A und 3B beschrieben. Für die zweite Kristallstruktur mit c-Achsen-Ausrichtung zeigt 3A eine Struktur in der a-b-Ebene, gesehen von der Richtung der c-Achse, und 3B zeigt eine Struktur, in der die Richtung der c-Achse die vertikale Richtung ist.
  • Beispiele für Kristalle mit der zweiten Kristallstruktur sind Kristalle aus Zinkoxid, Indiumnitrid und Galliumnitrid. Ferner kann ein Oxid-Halbleiter, der Stickstoff enthält, das heißt ein Oxynitrid-Halbleiter, in manchen Fällen eine Schicht sein, die die zweite Kristallstruktur mit c-Achsen-Ausrichtung aufweist.
  • Insbesondere wird eine Schicht aus In-Ga-Zn-O, die Stickstoff mit einer Konzentration größer oder gleich 5 × 1019 /cm3, vorzugsweise größer oder gleich 1 × 1020/cm3 und kleiner als 20 AT% enthält, eine Schicht mit der zweiten Kristallstruktur mit c-Achsen-Ausrichtung, und weist eine Schicht auf, die Ga und Zn zwischen einer In-O-Kristallebene (einer Kristallebene, die Indium und Sauerstoff enthält) und einer anderen In-O-Kristallebene (einer Kristallebene, die Indium und Sauerstoff enthält) enthält.
  • Als Nächstes wird die hexagonale erste Kristallstruktur mit c-Achsen-Ausrichtung beschrieben.
  • Zum Beispiel wird eine Schicht aus In-Ga-Zn-O, die Stickstoff mit einer Konzentration größer oder gleich 5 × 1017/cm3 und kleiner oder gleich 5 × 1019/cm3 enthält, eine Schicht mit der hexagonalen ersten Kristallstruktur mit c-Achsen-Ausrichtung. Die Schicht aus In-Ga-Zn-O, die die hexagonale erste Kristallstruktur mit c-Achsen-Ausrichtung aufweist, weist eine In-O-Kristallebene in der a-b-Ebene auf (eine Kristallebene, die Indium und Sauerstoff enthält) und zwei Schichten, die Ga und Zn enthalten, zwischen In-O-Kristallebenen. Es ist zu beachten, dass für die beiden Schichten, die Ga und Zn enthalten keine Beschränkung für die Position von Ga und Zn besteht, solange mindestens eines von Ga und Zn in jeder der beiden Schichten enthalten ist.
  • Die zweite Kristallstruktur und die erste Kristallstruktur sind beides hexagonale Kristallstrukturen, in denen Atome in einer hexagonalen Form in der a-b-Ebene angeordnet sind. Ferner steht die erste hexagonale Kristallstruktur in Kontakt mit der zweiten Kristallstruktur, und die hexagonale erste Kristallstruktur ist mit der zweiten Kristallstruktur ausgerichtet.
  • Die 4A bis 4C zeigen eine Art, wie die hexagonale zweite Kristallstruktur mit c-Achsen-Ausrichtung an der ersten Kristallstruktur mit c-Achsen-Ausrichtung mit derselben Gitterkonstanten ausgerichtet ist. 4A zeigt eine hexagonale zweite Kristallstruktur 2000 mit c-Achsen-Ausrichtung, und 4B zeigt eine erste Kristallstruktur 2001 mit c-Achsen-Ausrichtung. Außerdem ist 4C eine schematische Darstellung, die eine Art zeigt, in der die hexagonale zweite Kristallstruktur 2000 in Kontakt zu der ersten Kristallstruktur 2001 steht und die hexagonale erste Kristallstruktur 2001 mit der zweiten Kristallstruktur 2000 ausgerichtet ist.
  • Auf diese Weise steht die erste hexagonale Kristallstruktur 2001 in Kontakt mit der zweiten Kristallstruktur 2000, und die hexagonale erste Kristallstruktur 2001 ist mit der zweiten Kristallstruktur 2000 ausgerichtet. Das heißt, eine Schicht, die zweite Kristallstruktur 2000 mit c-Achsen-Ausrichtung enthält, die eine hohe Kristallinität aufweist und leicht kristallisiert, ist als Kristallisationskeim-Schicht ausgebildet, und eine Oxid-Halbleiter-Schicht ist in Kontakt zu der Kristallisationskeim-Schicht ausgebildet, wobei die zweite Kristallstruktur 2000, die in der Kristallisationskeim-Schicht enthalten ist, die Kristallisation der Oxid-Halbleiter-Schicht erleichtert.
  • <Kristallisationskeim-Schicht>
  • Als Nächstes wird eine Kristallisationskeim-Schicht beschrieben. Die Kristallisationskeim-Schicht enthält die zweite Kristallstruktur mit c-Achsen-Ausrichtung. Insbesondere ist die Kristallisationskeim-Schicht unter Verwendung eines Materials ausgebildet, das im Vergleich zur Oxid-Halbleiter-Schicht eine hohe Kristallinität aufweist und leicht kristallisiert.
  • Die zweite Kristallstruktur mit c-Achsen-Ausrichtung, die auf die Kristallisationskeim-Schicht angewendet werden kann, wird nachstehend beschrieben.
  • Als Beispiele einer Verbindung, die die zweite Kristallstruktur mit c-Achsen-Ausrichtung aufweist und die für die Kristallisationskeim-Schicht benutzt werden kann, können Zinkoxid, Indiumnitrid und Galliumnitrid angegeben werden. Ein Oxid-Halbleiter, der Stickstoff in einer Konzentration größer oder gleich 5 × 1019/cm3, vorzugsweise größer oder gleich 1 × 1020/cm3 und kleiner als 7 AT% enthält, kann in manchen Fällen eine Schicht sein, die die zweite Kristallstruktur mit c-Achsen-Ausrichtung enthält.
  • In dem Fall, dass ein Oxid-Halbleiter, der Stickstoff enthält, für die Kristallisationskeim-Schicht verwendet wird, ist Stickstoff absichtlich enthalten, so dass die Stickstoff-Konzentration größer oder gleich 5 × 1019/cm3, vorzugsweise größer oder gleich 1 × 1020/cm3 und kleiner als 7 AT% wird. Eine Oxid-Halbleiter-Schicht, in der Stickstoff in diesem Bereich absichtlich enthalten ist, weist eine kleinere Energiebandlücke auf als eine Oxid-Halbleiter-Schicht, in der Stickstoff nicht absichtlich enthalten ist, und somit können Ladungsträger darin leicht fließen.
  • Es ist zu beachten, dass ein Beugungsbild, in dem helle Punkte abwechselnd erscheinen, in einem Beobachtungsbild der zweiten Kristallstruktur mit c-Achsen-Ausrichtung beobachtet werden kann, das man unter Verwendung eines HAADF-(High-angle annular dark field)-STEM (Transmissionselektronenmikroskop) erhält.
  • 5A zeigt ein HAADF-STEM-Beobachtungsbild, das durch Berechnung auf der Grundlage der zweiten Kristallstruktur mit c-Achsen-Ausrichtung erhalten wurde.
  • 5B zeigt ein HAADF-STEM-Beobachtungsbild einer In-Ga-Zn-O-Schicht, die unter Verwendung eines Abscheidungsgases, das nur Stickstoff enthält, ausgebildet wurde.
  • Aus jedem der HAADF-STEM-Beobachtungsbilder in den 5A und 5B kann bestätigt werden, dass die zweite Kristallstruktur mit c-Achsen-Ausrichtung eine Zwei-Zyklen-Schichtstruktur aufweist.
  • Es ist zu beachten, dass die In-Ga-Zn-O-Schicht, die Stickstoff enthält, durch ein Sputter-Verfahren über einem Quarzglas-Substrat in einer Dicke von 300 nm ausgebildet wurde. Die Abscheidung wurde unter Bedingungen durchgeführt, bei denen ein Target, das In, Ga und Zn mit 1:1:1 [Atom-Verhältnis] enthält, benutzt wurde, der Abstand zwischen dem Substrat und dem Target 60 mm betrug, eine DC-Stromversorgung benutzt wurde, die Leistung 0,5 kW betrug und der Druck 0,4 Pa betrug. Außerdem war die Substrat-Temperatur während der Abscheidung 400°C, und nur Stickstoff wurde als Sputter-Gas in eine Abscheidungskammer mit einer Durchflussrate von 40 sccm eingeleitet.
  • <Oxid-Halbleiter-Schicht>
  • Als Nächstes wird eine Oxid-Halbleiter-Schicht beschrieben. Die Oxid-Halbleiter-Schicht ist kein Einkristall und befindet sich nicht vollständig in einem amorphen Zustand. Die Oxid-Halbleiter-Schicht enthält mindestens die hexagonale erste Kristallstruktur mit c-Achsen-Ausrichtung und Kristalle, die anisotrop von der Kristallisationskeim-Schicht gewachsen sind. Da die Oxid-Halbleiter-Schicht sich nicht vollständig in einem amorphem Zustand befindet, wird die Ausbildung eines amorphen Bereichs, dessen elektrische Eigenschaften instabil sind, unterdrückt.
  • Die erste Kristallstruktur mit c-Achsen-Ausrichtung und Anisotropie, die auf die Oxid-Halbleiter-Schicht angewendet werden kann, wird nachstehend beschrieben.
  • Als Beispiele der hexagonalen ersten Kristallstruktur können eine YbFe2O4-Struktur, eine Yb2Fe3O7-Struktur und deformierte Strukturen der obigen Strukturen angegeben werden. Zum Beispiel weist In-Ga-Zn-O, das ein Metalloxid aus drei Komponenten ist, die hexagonale erste Kristallstruktur auf und kann für die Oxid-Halbleiter-Schicht benutzt werden. Es ist zu beachten, dass die In-Ga-Zn-O-Schicht, die als Oxid-Halbleiter-Schicht benutzt werden kann, Stickstoff in einer Konzentration größer oder gleich 1 × 1017/cm3 und kleiner oder gleich 5 × 1019/cm3 enthalten kann.
  • Beispiele des In-Ga-Zn-O, das heißt eines Metalloxids mit drei Komponenten, umfassen InGaZnO4 mit einer YbFe2O4-Struktur und In2Ga2ZnO7 mit einer Yb2Fe3O7-Struktur, und das In-Ga-Zn-O kann eine beliebige deformierte Struktur der vorstehenden Strukturen aufweisen, was in dem folgenden Dokument offenbart ist: (M. Nakamura, N. Kimizuka und T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350°C", J. Solid State Chem., 1991, Band 93, Seiten 298–315).
  • Als Oxid-Halbleiter-Schicht kann ferner ein Metalloxid aus vier Komponenten, wie zum Beispiel eine In-Sn-Ga-Zn-O-Schicht; ein Metalloxid aus drei Komponenten, wie zum Beispiel eine In-Ga-Zn-O-Schicht, eine In-Sn-Zn-O-Schicht, eine In-Al-Zn-O-Schicht, eine Sn-Ga-Zn-O-Schicht, eine Al-Ga-Zn-O-Schicht oder eine Sn-Al-Zn-O-Schicht; ein Metalloxid aus zwei Komponenten, wie zum Beispiel eine In-Zn-O-Schicht, eine Sn-Zn-O-Schicht, eine Al-Zn-O-Schicht oder eine In-Ga-O-Schicht oder dergleichen verwendet werden. Ferner kann in der oben erwähnten Oxid-Halbleiter-Schicht Silizium enthalten sein. In dieser Beschreibung bedeutet zum Beispiel eine In-Ga-Zn-O-Schicht eine Oxidschicht, die Indium (In), Gallium (Ga) und Zink (Zn) enthält.
  • Kristalle wachsen in der Oxid-Halbleiter-Schicht anisotrop von der Kristallisationskeim-Schicht. Folglich kann ein hochkristalliner Bereich der Halbleiterschicht mit einer Hetero-Struktur in Kontakt mit einer isolierenden Fläche stehen, und Grenzflächenzustände durch ungesättigte Bindungen können verringert werden, so dass eine Halbleiter-Schicht, die eine Hetero-Struktur und einen günstigen Grenzflächen-Zustand aufweist, bereitgestellt werden kann.
  • Es ist zu beachten, dass ein Beugungsbild, in dem ein heller Punkt alle drei Punkte erscheint, in einem Beobachtungsbild der hexagonalen ersten Kristallstruktur mit c-Achsen-Ausrichtung beobachtet werden kann, das man unter Verwendung eines HAADF-(High-angle annular dark field)-STEM (Transmissionselektronenmikroskop) erhält.
  • 6A zeigt ein HAADF-STEM-Beobachtungsbild, das durch Berechnung auf der Grundlage der hexagonalen ersten Kristallstruktur mit c-Achsen-Ausrichtung erhalten wurde.
  • 6B zeigt ein HAADF-STEM-Beobachtungsbild einer In-Ga-Zn-O-Schicht.
  • Aus jedem der HAADF-STEM-Beobachtungsbilder in den 6A und 6B kann bestätigt werden, dass ein heller Punkt alle drei Punkte erscheint, und dass die hexagonale erste Kristallstruktur mit c-Achsen-Ausrichtung eine Neun-Zyklen-Schichtstruktur aufweist.
  • Es ist zu beachten, dass die In-Ga-Zn-O-Schicht durch ein Sputter-Verfahren über einem Quarzglas-Substrat in einer Dicke von 300 nm ausgebildet wurde. Die Abscheidung wurde unter Bedingungen durchgeführt, bei denen ein Target, das In, Ga und Zn mit 1:1:1 [Atom-Verhältnis] enthält, benutzt wurde, der Abstand zwischen dem Substrat und dem Target 60 mm betrug, eine DC-Stromversorgung benutzt wurde, die Leistung 0,5 kW betrug und der Druck 0,4 Pa betrug. Außerdem war die Substrat-Temperatur während der Abscheidung 400°C, und nur Sauerstoff wurde als Sputter-Gas in eine Abscheidungskammer mit einer Durchflussrate von 40 sccm eingeleitet.
  • Als Nächstes wird eine Maske über der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur ausgebildet, und dann werden die Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur unter Verwendung der Maske selektiv geätzt, so dass die Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur ausgebildet werden. Es ist zu beachten, dass die Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur insgesamt als Oxid-Halbleiter-Stapel 105 bezeichnet werden. Danach wird die Maske entfernt.
  • Eine Maske, die zum Ätzen der Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur verwendet wird, kann durch einen Fotolithografie-Prozess oder durch ein Tintenstrahl-Verfahren, ein Druckverfahren oder dergleichen wie jeweils anwendbar ausgebildet werden. Außerdem kann die Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur durch Nassätzen oder durch Trockenätzen wie jeweils anwendbar geätzt werden.
  • Als Nächstes wird das Paar Elektroden 106 in Kontakt mit dem Oxid-Halbleiter-Stapel 105 ausgebildet. Dann wird die Gate-Isolationsschicht 107 über der Oxid-Isolationsschicht 102, dem Oxid-Halbleiter-Stapel 105 und dem Paar Elektroden 106 ausgebildet. Danach wird die Gate-Elektrode 108 über der Gate-Isolationsschicht 107 ausgebildet. Die Isolationsschicht 109 kann über der Gate-Isolationsschicht 107 und der Gate-Elektrode 108 ausgebildet werden (siehe 2C).
  • Das Paar Elektroden 106 funktioniert als eine Source-Elektrode und eine Drain-Elektrode.
  • Das Paar Elektroden kann unter Verwendung eines Metall-Elementes ausgebildet werden, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram ausgewählt wird; einer Legierung, die eines dieser Metall-Elemente als Komponente enthält; einer Legierung, die jedes dieser Metall-Elemente in Kombination enthält; oder dergleichen. Ferner können ein oder mehrere Metall-Elemente benutzt werden, die aus Mangan, Magnesium, Zirkon und Beryllium ausgewählt werden. Außerdem kann das Paar Elektroden 106 eine Einzelschicht-Struktur oder eine Struktur mit gestapelten Schichten aufweisen, die zwei oder mehr Schichten aufweist. Zum Beispiel können eine Einzelschicht-Struktur aus einer Silizium enthaltenden Aluminium-Schicht, eine Zwei-Schichten-Struktur, bei der eine Titan-Schicht über einer Aluminium-Schicht gestapelt ist, eine Zwei-Schichten-Struktur, bei der eine Titan-Schicht über einer Titannitrid-Schicht gestapelt ist, eine Zwei-Schichten-Struktur, bei der eine Wolfram-Schicht über einer Titannitrid-Schicht gestapelt ist, eine Zwei-Schichten-Struktur, bei der eine Wolfram-Schicht über einer Tantalnitrid-Schicht gestapelt ist, und eine Drei-Schichten-Struktur, bei der eine Titan-Schicht, eine Aluminium-Schicht und eine Titan-Schicht in dieser Reihenfolge gestapelt sind, gegeben sein. Alternativ können eine Schicht, eine Legierungs-Schicht oder eine Nitrid-Schicht, die Aluminium und ein oder mehrere Elemente enthält, die aus Titan, Tantal, Wolfram, Molybden, Chrom, Neodym und Scandium ausgewählt sind, verwendet werden. In dem Fall, in dem Kupfer als Material für das Paar Elektroden 106 verwendet wird, kann eine Kupfer-Magnesium-Aluminium-Legierungs-Schicht in Kontakt mit dem Oxid-Halbleiter-Stapel 105 vorgesehen sein, und eine Kupferschicht kann in Kontakt mit der Kupfer-Magnesium-Aluminium-Legierungs-Schicht gestapelt sein.
  • Das Paar Elektroden 106 kann unter Verwendung eines lichtdurchlässigen leitfähigen Materials ausgebildet werden, wie Indium-Zinn-Oxid, Indium-Oxid, das Wolfram-Oxid enthält, Indium-Zinn-Oxid, das Wolfram-Oxid enthält, Indium-Oxid, das Titan-Oxid enthält, Indium-Zinn-Oxid, das Titan-Oxid enthält, Indium-Zink-Oxid oder Indium-Zinn-Oxid, dem Siliziumoxid hinzugefügt wurde. Es ist auch möglich, eine gestapelte Schichtenstruktur zu verwenden, die unter Verwendung des oben genannten lichtdurchlässigen leitfähigen Materials und des oben genannten Metall-Elementes ausgebildet wird.
  • Das Paar Elektroden 106 wird durch ein Druckverfahren oder ein Tintenstrahl-Verfahren ausgebildet. Alternativ wird nachdem eine leitfähige Schicht durch ein Sputter-Verfahren, ein CVD-Verfahren, ein Aufdampf-Verfahren oder dergleichen ausgebildet wurde, eine Maske über der leitfähigen Schicht ausgebildet, und die leitfähige Schicht wird geätzt, und dadurch wird das Paar Elektroden 106 ausgebildet. Die über der leitfähigen Schicht ausgebildete Maske kann durch ein Druckverfahren, ein Tintenstrahl-Verfahren oder ein Fotolithografie-Verfahren wie jeweils anwendbar ausgebildet werden.
  • Es ist zu beachten, dass der Oxid-Halbleiter-Stapel 105 und das Paar Elektroden 106 auf die folgende Weise ausgebildet werden können. Nachdem eine leitfähige Schicht über der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur ausgebildet ist, wird eine konkav-konvex geformte Maske unter Verwendung einer Mehrton-Fotomaske ausgebildet. Die Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur und die leitfähige Schicht werden unter Verwendung der Maske geätzt. Dann wird die konkav-konvex geformte Maske durch Veraschung getrennt. Die leitfähige Schicht wird unter Verwendung der getrennten Masken selektiv geätzt. In diesem Prozess können die Anzahl von Fotomasken und die Anzahl von Schritten im Fotolithografie-Prozess verringert werden.
  • Die Gate-Isolationsschicht 107 kann ausgebildet werden, eine Einschichten-Struktur oder eine Struktur mit gestapelten Schichten aufzuweisen, wobei alles aus einer Siliziumoxid-Schicht, einer Silizium-Oxynitrid-Schicht, einer Sililiziumnitrid-Schicht, einer Silizium-Nitrid-Oxid-Schicht, einer Aluminiumoxid-Schicht, einer Aluminium-Oxynitrid-Schicht und einer Galliumoxid-Schicht verwendet werden kann. Es ist vorzuziehen, dass ein Teil der Gate-Isolationsschicht 107, der in Kontakt mit dem Oxid-Halbleiter-Stapel 105 steht, Sauerstoff enthält. Es ist ferner vorzuziehen, dass die Gate-Isolationsschicht 107 unter Verwendung einer Oxid-Isolationsschicht ausgebildet wird, aus der der enthaltene Sauerstoff durch Erwärmen abgegeben wird, was ähnlich der Oxid-Isolationsschicht 102 ist. Die Verwendung einer Siliziumoxid-Schicht ermöglicht die Diffusion von Sauerstoff zum Oxid-Halbleiter-Stapel 105; somit können günstige Eigenschaften erhalten werden.
  • Wenn ein Material mit einem hohen k-Wert als Gate-Isolationsschicht 107 verwendet wird, wie zum Beispiel eine Hafnium-Silikat-(HfSiOx)-Schicht, eine Schicht aus Hafnium-Silikat, dem Stickstoff hinzugefügt wurde (HfSixOyNz), eine Schicht aus Hafnium-Aluminat, dem Stickstoff hinzugefügt wurde (HfAlxOyNz), eine Hafniumoxid-Schicht, oder eine Yttriumoxid-Schicht, kann der Gate-Leckstrom verringert werden. Ferner kann eine Struktur mit gestapelten Schichten, in denen eine Materialschicht mit einem hohen k-Wert und ein oder mehr aus einer Siliziumoxid-Schicht, einer Silizium-Oxynitrid-Schicht, einer Siliziumnitrid-Schicht, einer Silizium-Nitrid-Oxid-Schicht, einer Aluminiumoxid-Schicht einer Aluminium-Oxynitrid-Schicht und einer Galliumoxid-Schicht gestapelt sind, verwendet werden. Die Dicke der Gate-Isolationsschicht 107 ist vorzugsweise größer oder gleich 1 nm und kleiner oder gleich 300 nm, ferner vorzugsweise größer oder gleich 5 nm und kleiner oder gleich 50 nm.
  • Die Gate-Isolationsschicht 107 wird durch ein Sputter-Verfahren, ein CVD-Verfahren oder dergleichen ausgebildet.
  • Bevor die Gate-Isolationsschicht 107 ausgebildet wird, kann die Oberfläche des Oxid-Halbleiter-Stapels 105 dem Plasma eines oxidierenden Gases ausgesetzt werden, wie zum Beispiel Sauerstoff, Ozon oder Di-Stickstoff-Monoxid, um oxidiert zu werden, wodurch Sauerstoff-Fehlstellen verringert werden.
  • Die Gate-Elektrode 108 kann unter Verwendung eines Metall-Elementes ausgebildet werden, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram ausgewählt wird; einer Legierung, die eines dieser Metall-Elemente als Komponente enthält; einer Legierung, die jedes dieser Metall-Elemente in Kombination enthält; oder dergleichen. Ferner können ein oder mehrere Metall-Elemente benutzt werden, die aus Mangan, Magnesium, Zirkon und Beryllium ausgewählt werden. Außerdem kann die Gate-Elektrode 108 eine Einzelschicht-Struktur oder eine Struktur mit gestapelten Schichten aufweisen, die zwei oder mehr Schichten aufweist. Zum Beispiel können eine Einzelschicht-Struktur aus einer Silizium enthaltenden Aluminium-Schicht, eine Zwei-Schichten-Struktur, bei der eine Titan-Schicht über einer Aluminium-Schicht gestapelt ist, eine Zwei-Schichten-Struktur, bei der eine Titan-Schicht über einer Titannitrid-Schicht gestapelt ist, eine Zwei-Schichten-Struktur, bei der eine Wolfram-Schicht über einer Titannitrid-Schicht gestapelt ist, eine Zwei-Schichten-Struktur, bei der eine Wolfram-Schicht über einer Tantalnitrid-Schicht gestapelt ist, und eine Drei-Schichten-Struktur, bei der eine Titan-Schicht, eine Aluminium-Schicht und eine Titan-Schicht in dieser Reihenfolge gestapelt sind, gegeben sein. Alternativ können eine Schicht, eine Legierungs-Schicht oder eine Nitrid-Schicht, die Aluminium und ein oder mehrere Elemente enthält, die aus Titan, Tantal, Wolfram, Molybden, Chrom, Neodym und Scandium ausgewählt sind, verwendet werden.
  • Die Gate-Elektrode 108 kann unter Verwendung eines lichtdurchlässigen leitfähigen Materials ausgebildet werden, wie Indium-Zinn-Oxid, Indium-Oxid, das Wolfram-Oxid enthält, Indium-Zinn-Oxid, das Wolfram-Oxid enthält, Indium-Oxid, das Titan-Oxid enthält, Indium-Zinn-Oxid, das Titan-Oxid enthält, Indium-Zink-Oxid oder Indium-Zinn-Oxid, dem Siliziumoxid hinzugefügt wurde. Es ist auch möglich, eine gestapelte Schichtenstruktur zu verwenden, die unter Verwendung des oben genannten lichtdurchlässigen leitfähigen Materials und des oben genannten Metall-Elementes ausgebildet wird.
  • Als eine in Kontakt zu der Gate-Isolationsschicht stehende Materialschicht wird vorzugsweise eine In-Ga-Zn-O-Schicht, die Stickstoff enthält, eine In-Sn-O-Schicht, die Stickstoff enthält, eine In-Ga-O-Schicht, die Stickstoff enthält, eine In-Zn-O-Schicht, die Stickstoff enthält, eine Sn-O-Schicht, die Stickstoff enthält, eine In-O-Schicht, die Stickstoff enthält, eine Schicht eines Metallnitrids (wie zum Beispiel InN oder ZnN) zwischen der Gate-Elektrode 108 und der Gate-Isolationsschicht vorgesehen. Diese Schichten haben jede eine Austrittsarbeit von 5,0 eV oder größer, vorzugsweise 5,5 eV oder größer; somit kann die Schwellenspannung der elektrischen Eigenschaften des Transistors positiv sein. Folglich kann ein so genanntes selbstsperrendes Schaltelement realisiert werden. Zum Beispiel wird in dem Fall, dass eine In-Ga-Zn-O-Schicht, die Stickstoff enthält, verwendet wird, eine In-Ga-Zn-O-Schicht benutzt, die eine Stickstoff-Konzentration aufweist, die mindestens größer ist als die des Oxid-Halbleiter-Stapels 105; insbesondere wird eine In-Ga-Zn-O-Schicht benutzt, die eine Stickstoff-Konzentration von 7 AT% oder mehr aufweist.
  • Die Gate-Elektrode 108 wird durch ein Druckverfahren oder ein Tintenstrahl-Verfahren ausgebildet. Alternativ wird nachdem eine leitfähige Schicht durch ein Sputter-Verfahren, ein CVD-Verfahren, ein Aufdampf-Verfahren oder dergleichen ausgebildet wurde, eine Maske über der leitfähigen Schicht ausgebildet, und die leitfähige Schicht wird geätzt, und dadurch wird die Gate-Elektrode 108 ausgebildet. Die über der leitfähigen Schicht ausgebildete Maske kann durch ein Druckverfahren, ein Tintenstrahl-Verfahren oder ein Fotolithografie-Verfahren wie jeweils anwendbar ausgebildet werden.
  • Die Isolationsschicht 109 kann wie jeweils anwendbar ausgebildet werden, indem eine beliebige der für die Gate-Isolationsschicht 107 aufgelisteten Schichten verwendet wird. Wenn eine Siliziumnitrid-Schicht als Isolationsschicht 109 durch ein Sputter-Verfahren ausgebildet wird, kann das Eindringen von Feuchtigkeit und eines Alkalimetalls von außen verhindert werden, und somit kann die Anzahl von Fremdatomen im Oxid-Halbleiter-Stapel 105 verringert werden.
  • Es ist zu beachten, dass nach dem Ausbilden der Gate-Isolationsschicht 107 oder der Isolationsschicht 109 eine Wärmebehandlung (Temperaturbereich: größer oder gleich 150°C und kleiner oder gleich 650°C, vorzugsweise größer oder gleich 200°C und kleiner oder gleich 500°C) in einer Atmosphäre durchgeführt werden kann, die wenig Wasserstoff und Feuchtigkeit enthält (wie zum Beispiel in einer Stickstoff-Atmosphäre, einer Sauerstoff-Atmosphäre oder in einer Trockenluft-Atmosphäre (was die Feuchtigkeit angeht, ist der Taupunkt kleiner oder gleich –40°C, vorzugsweise kleiner oder gleich –60°C)).
  • Durch die oben angegebenen Schritte kann ein Transistor hergestellt werden, dessen Kanal einen Oxid-Halbleiter-Stapel enthält, der Kristalle enthält, die hexagonale Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung aufweisen.
  • Der in dieser Ausführungsform beschriebene Oxid-Halbleiter-Stapel weist eine hohe Kristallinität und Ebenheit in einem Bereich in der Nähe der Grenzfläche mit der Gate-Isolationsschicht auf, und weist somit stabile elektrische Eigenschaften auf; folglich kann ein sehr zuverlässiger Transistor erhalten werden. Der Oxid-Halbleiter-Stapel, der Kristalle mit hexagonalen Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung enthält, wird für einen Kanalbereich eines Transistors benutzt, wodurch ein Transistor, in dem die Änderung der Schwellenspannung zwischen vor und nach einer Lichteinstrahlung oder einem an dem Transistor durchgeführten Vorspannungs-Temperatur-Belastungstest (bias-temperature stress (BT) test) klein ist und der stabile elektrische Eigenschaften aufweist, hergestellt werden kann.
  • (Ausführungsform 2)
  • In dieser Ausführungsform werden ein Aufbau eines Transistors, der sich von dem in Ausführungsform 1 unterscheidet, und ein Herstellungsverfahren dafür mit Bezug auf die 7A und 7B und die 8A bis 8C beschrieben. Diese Ausführungsform unterscheidet sich von Ausführungsform 1 darin, dass ein Paar von Elektroden zwischen einer Oxid-Isolationsschicht und einem Oxid-Halbleiter-Stapel vorgesehen ist. Es ist zu beachten, dass 7B einer Querschnittsansicht entlang der strichpunktierten Linie C-D in 7A entspricht, die eine Draufsicht ist. In 7A sind das Substrat 101, die Oxid-Isolationsschicht 102, eine Gate-Isolationsschicht 117 und eine Isolationsschicht 119 nicht dargestellt. Die 8A bis 8C sind Querschnittsansichten, die einen Herstellungsprozess des in 7B gezeigten Transistors veranschaulichen.
  • Der in 7B gezeigte Transistor enthält die Oxid-Isolationsschicht 102, die über dem Substrat 101 ausgebildet ist; ein Paar Elektroden 116, die über der Oxid-Isolationsschicht 102 ausgebildet sind und als Source-Elektrode und als Drain-Elektrode funktionieren; einen Oxid-Halbleiter-Stapel 115, der die Oxid-Isolationsschicht 102 und das Paar Elektroden 116, die über der Oxid-Isolationsschicht 102 ausgebildet sind und als Source-Elektrode und als Drain-Elektrode funktionieren, bedeckt; die Gate-Isolationsschicht 117, die über der Oxid-Isolationsschicht 102, dem Paar Elektroden 116 und dem Oxid-Halbleiter-Stapel 115 ausgebildet ist; und eine Gate-Elektrode 118, die sich mit dem Oxid-Halbleiter-Stapel 115 mit der dazwischen angeordneten Gate-Isolationsschicht 117 überlappt. Ferner kann die Isolationsschicht 119, die die Gate-Isolationsschicht 117 und die Gate-Elektrode 118 bedeckt, vorgesehen sein. Außerdem kann ein Paar Verdrahtungen 120 in Kontakt mit dem Paar Elektroden 116 in Öffnungen in der Isolationsschicht 119 vorgesehen sein.
  • Der Oxid-Halbleiter-Stapel 115 ist dadurch gekennzeichnet, dass eine Oxid-Halbleiter-Schicht 115a mit einer ersten Kristallstruktur, die in Kontakt mit der Oxid-Isolationsschicht 102 und dem Paar Elektroden 116 ist, und eine Oxid-Halbleiter-Schicht 115b mit einer zweiten Kristallstruktur, die in Kontakt mit der Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur ist, gestapelt sind.
  • Ferner ist der Oxid-Halbleiter-Stapel 115 dadurch gekennzeichnet, dass Kristallwachstum in der Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur aufgetreten ist, wobei die Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wurde.
  • Wie in Ausführungsform 1 enthält sowohl die Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur als auch die Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur trigonale und/oder hexagonale Kristalle; daher kann in Richtung der c-Achse ein hexagonales Kristallgitterbild beobachtet werden.
  • Es ist zu beachten, dass jede aus der Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur kein Einkristall ist, sich nicht vollständig in einem amorphen Zustand befindet und Kristalle mit c-Achsen-Ausrichtung enthält.
  • Als Nächstes wird ein Verfahren zur Herstellung des Transistors in 7B mit Bezug auf die 8A bis 8C beschrieben.
  • Wie in 8A gezeigt, wird die Oxid-Isolationsschicht 102 über dem Substrat 101 ausgebildet wie in Ausführungsform 1. Als Nächstes wird ein Paar Elektroden 116 über der Oxid-Isolationsschicht 102 ausgebildet. Dann werden eine erste Oxid-Halbleiter-Schicht 113a und eine zweite Oxid-Halbleiter-Schicht 113b über dem Paar Elektroden 116 und der Oxid-Isolationsschicht 102 ausgebildet.
  • Das Paar Elektroden 116 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen des Paars Elektroden 106 sind, das in Ausführungsform 1 beschrieben wird.
  • Die erste Oxid-Halbleiter-Schicht 113a und die zweite Oxid-Halbleiter-Schicht 113b können soweit erforderlich unter Verwendung von Materialien und Bildungsverfahren ausgebildet werden, die ähnlich denen der ersten Oxid-Halbleiter-Schicht 103a und der zweiten Oxid-Halbleiter-Schicht 103b sind, die in Ausführungsform 1 beschrieben werden.
  • Als Nächstes wird auf eine Weise, die der in Ausführungsform 1 ähnlich ist, die erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung erlaubt es, dass Kristallwachstum von einer Oberfläche der zweiten Oxid-Halbleiter-Schicht 113b in Richtung zur ersten Oxid-Halbleiter-Schicht 113a beginnt, so dass die zweite Oxid-Halbleiter-Schicht 113b eine Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur wird. Die Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur enthält Kristalle mit c-Achsen-Ausrichtung.
  • Wenn die erste Wärmebehandlung fortgesetzt wird, schreitet das Kristallwachstum der ersten Oxid-Halbleiter-Schicht 113a von der Grenzfläche zur Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur in Richtung zur Oxid-Isolationsschicht 102 fort, wobei die Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wird, so dass eine Oxid-Halbleiter-Schicht 114a mit der ersten Kristallstruktur ausgebildet wird. Die Oxid-Halbleiter-Schicht 114b mit der ersten Kristallstruktur enthält Kristalle mit c-Achsen-Ausrichtung (siehe 8B).
  • Durch die oben angegebenen Schritte können die Oxid-Halbleiter-Schicht 114a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur ausgebildet werden.
  • Als Nächstes wird eine Maske über der Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur ausgebildet, und dann werden die Oxid-Halbleiter-Schicht 114a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur unter Verwendung der Maske selektiv geätzt, so dass die Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur ausgebildet werden. Es ist zu beachten, dass die Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur insgesamt als Oxid-Halbleiter-Stapel 115 bezeichnet werden. Danach wird die Maske entfernt.
  • Als Nächstes wird die Gate-Isolationsschicht 117 über der Oxid-Isolationsschicht 102, dem Paar Elektroden 116 und dem Oxid-Halbleiter-Stapel 115 ausgebildet. Dann wird die Gate-Elektrode 118 über der Gate-Isolationsschicht 117 ausgebildet.
  • Danach wird die Isolationsschicht 119 über der Gate-Isolationsschicht 117 und der Gate-Elektrode 118 ausgebildet. Nachdem eine Maske über der Isolationsschicht 119 ausgebildet ist, werden dann die Gate-Isolationsschicht 117 und die Isolationsschicht 119 teilweise geätzt, um Öffnungen auszubilden. Dann können die Verdrahtungen 120, die mit dem Paar Elektroden 116 verbunden sind, durch die Öffnungen ausgebildet werden (siehe 8C).
  • Die Gate-Isolationsschicht 117 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Gate-Isolationsschicht 107 sind, die in Ausführungsform 1 beschrieben wird.
  • Die Gate-Elektrode 118 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Gate-Elektrode 108 sind, die in Ausführungsform 1 beschrieben wird.
  • Die Isolationsschicht 119 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Isolationsschicht 109 sind, die in Ausführungsform 1 beschrieben wird.
  • Die Verdrahtungen 120 können soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen des Paars Elektroden 116 sind.
  • Durch die oben angegebenen Schritte kann ein Transistor hergestellt werden, dessen Kanalbereich einen Oxid-Halbleiter-Stapel enthält, der Kristalle enthält, die hexagonale Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung aufweisen.
  • Der in dieser Ausführungsform beschriebene Oxid-Halbleiter-Stapel weist eine hohe Kristallinität und Ebenheit in einem Bereich in der Nähe der Grenzfläche mit der Gate-Isolationsschicht auf, und weist somit stabile elektrische Eigenschaften auf; folglich kann ein sehr zuverlässiger Transistor erhalten werden. Der Oxid-Halbleiter-Stapel, der Kristalle mit hexagonalen Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung enthält, wird für einen Kanalbereich eines Transistors benutzt, wodurch ein Transistor, in dem die Änderung der Schwellenspannung zwischen vor und nach einer Lichteinstrahlung oder einem an dem Transistor durchgeführten Vorspannungs-Temperatur-Belastungstest (bias-temperature stress (BT) test) klein ist und der stabile elektrische Eigenschaften aufweist, hergestellt werden kann.
  • Es ist zu beachten, dass diese Ausführungsform mit jeder der anderen Ausführungsformen soweit erforderlich kombiniert werden kann.
  • (Ausführungsform 3)
  • In dieser Ausführungsform werden ein Transistor, in dem eine Oxid-Halbleiter-Schicht für einen Kanal benutzt wird und ein Herstellungsverfahren dafür mit Bezug auf die 9A und 9B und die 10A bis 10E beschrieben. 9B ist eine Querschnittsansicht, die eine Struktur eines Transistors veranschaulicht, der eine Ausführungsform einer Struktur eines Halbleiterbauelements ist, und entspricht einer Querschnittsansicht entlang der strichpunktierten Linie A-B in 9A, bei der es sich um eine Draufsicht handelt. Es ist zu beachten, dass in 9A das Substrat 101, die Oxid-Isolationsschicht 102, die Gate-Isolationsschicht 107 und die Isolationsschicht 109 nicht dargestellt sind. Die 10A bis 10E sind Querschnittsansichten, die einen Herstellungsprozess des in 9B gezeigten Transistors veranschaulichen.
  • Der in 9B gezeigte Transistor enthält die Oxid-Isolationsschicht 102, die über dem Substrat 101 ausgebildet ist; den Oxid-Halbleiter-Stapel 105, der über der Oxid-Isolationsschicht 102 ausgebildet ist; das Paar Elektroden 106, die über dem Oxid-Halbleiter-Stapel 105 ausgebildet sind und als Source-Elektrode und als Drain-Elektrode funktionieren; die Gate-Isolationsschicht 107, die über der Oxid-Isolationsschicht 102, dem Oxid-Halbleiter-Stapel 105 und dem Paar Elektroden 106 ausgebildet ist; und die Gate-Elektrode 108, die sich mit dem Oxid-Halbleiter-Stapel 105 mit der dazwischen angeordneten Gate-Isolationsschicht 107 überlappt. Ferner kann die Isolationsschicht 109, die die Gate-Isolationsschicht 107 und die Gate-Elektrode 108 bedeckt, vorgesehen sein.
  • Der Oxid-Halbleiter-Stapel 105 ist dadurch gekennzeichnet, dass die Oxid-Halbleiter-Schicht 105a mit einer ersten Kristallstruktur, die in Kontakt mit der Oxid-Isolationsschicht 102 ist; die Oxid-Halbleiter-Schicht 105b mit einer zweiten Kristallstruktur, die in Kontakt mit der Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur ist; und eine Oxid-Halbleiter-Schicht 105c mit einer dritten Kristallstruktur, die in Kontakt mit der Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur und der Gate-Isolationsschicht 107 ist, gestapelt sind.
  • Das heißt, die Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 105c mit der dritten Kristallstruktur werden unter und über der Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur vorgesehen.
  • Ferner ist der Oxid-Halbleiter-Stapel 105 dadurch gekennzeichnet, dass Kristallwachstum in jeder der Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 105c mit der dritten Kristallstruktur aufgetreten ist, wobei die Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wurde.
  • Die Kristallstrukturen der Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 105c mit der dritten Kristallstruktur sind jeweils eine trigonale und/oder hexagonale Kristallstruktur und eine beliebige aus einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur und einer Nicht-Wurtzit-Struktur. Es ist zu beachten, dass die Nicht-Wurtzit-Struktur eine Kristallstruktur ist, die kein trigonaler und/oder hexagonaler Wurtzit-Typ ist.
  • Ferner ist die Kristallstruktur der Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur eine Wurtzit-Struktur, die eine aus einer trigonalen und/oder hexagonalen Kristallstruktur ist.
  • Mit anderen Worten kann, da alle der Oxid-Halbleiter-Schichten mit der ersten Kristallstruktur, der Oxid-Halbleiter-Schichten mit der zweiten Kristallstruktur und die Oxid-Halbleiter-Schicht mit der dritten Kristallstruktur trigonale und/oder hexagonale Kristalle enthalten, aus der Richtung der c-Achse ein hexagonales Kristallgitterbild beobachtet werden.
  • Es ist zu beachten, dass jede aus Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur, der Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur und die Oxid-Halbleiter-Schicht 105c mit der dritten Kristallstruktur kein Einkristall ist, sich nicht vollständig in einem amorphen Zustand befindet und einen Kristallbereich mit c-Achsen-Ausrichtung enthält. Das heißt, jede der Oxid-Halbleiter-Schichten weist einen amorphen Bereich und einen Kristallbereich mit c-Achsen-Ausrichtung auf.
  • Als Nächstes wird ein Verfahren zur Herstellung des Transistors in 9B mit Bezug auf die 10A bis 10E beschrieben.
  • Wie in 10A gezeigt, wird auf eine Weise ähnlich wie in Ausführungsform 1, nachdem die Oxid-Isolationsschicht 102 über dem Substrat 101 ausgebildet ist, die erste Oxid-Halbleiter-Schicht 103a über der Oxid-Isolationsschicht 102 ausgebildet, und die zweite Oxid-Halbleiter-Schicht 103b wird über der ersten Oxid-Halbleiter-Schicht 103a ausgebildet.
  • Die Oxid-Isolationsschicht 102 wird unter Verwendung einer Oxid-Isolationsschicht ausgebildet, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wurde. Die Oxid-Isolationsschicht, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wurde, ist vorzugsweise eine Oxid-Isolationsschicht, die Sauerstoff in einer Menge enthält, die die Menge von Sauerstoff in seiner stöchiometrischen Zusammensetzung überschreitet. Mit der Oxid-Isolationsschicht, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wurde, kann Sauerstoff durch Erwärmen in die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b diffundieren. Typische Beispiele für die Oxid-Isolationsschicht 102 sind Schichten aus Siliziumoxid, Silizium-Oxynitrid, Silizium-Nitrid-Oxid, Aluminiumoxid, Aluminium-Oxynitrid, Galliumoxid, Hafniumoxid und Yttriumoxid.
  • Die Dicke der Oxid-Isolationsschicht 102 ist größer oder gleich 50 nm, vorzugsweise größer oder gleich 200 nm und kleiner oder gleich 500 nm. Durch Verwendung der dicken Oxid-Isolationsschicht 102 kann die Menge des Sauerstoffs, der aus der Oxid-Isolationsschicht 102 abgegeben wird, erhöht werden, und Defekte an der Grenzfläche zwischen der Oxid-Isolationsschicht 102 und einer später auszubildenden Oxid-Halbleiter-Schicht können verringert werden.
  • Die Oxid-Isolationsschicht 102 wird durch ein Sputter-Verfahren, ein CVD-Verfahren oder dergleichen ausgebildet. Die Oxid-Isolationsschicht, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wird, wird einfach durch ein Sputter-Verfahren ausgebildet, was zu bevorzugen ist.
  • Wenn die Oxid-Isolationsschicht, aus der ein Teil des enthaltenen Sauerstoffs durch Erwärmen abgegeben wird, durch ein Sputter-Verfahren ausgebildet wird, ist die Menge an Sauerstoff in einem Abscheidungs-Gas vorzugsweise groß, und Sauerstoff, eine Mischung aus Sauerstoff und einem Edelgas oder dergleichen können benutzt werden. Typischerweise ist die Sauerstoff-Konzentration im Abscheidungs-Gas vorzugsweise größer oder gleich 6% und kleiner oder gleich 100%.
  • Die erste Oxid-Halbleiter-Schicht 103a wird durch Erwärmen unter Verwendung einer Oxid-Halbleiter-Schicht ausgebildet, die trigonale und/oder hexagonale Kristalle enthalten kann und jede Kristallstruktur einer Nicht-Wurtzit-Struktur, eine YbFe2O4-Struktur, eine Yb2Fe3O7-Struktur und deformierte Strukturen der oben angegebenen Strukturen aufweisen kann.
  • Als ein Beispiel der Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur enthält eine In-Ga-Zn-O-Schicht, das heißt ein Metalloxid mit drei Komponenten, trigonale und/oder hexagonale Nicht-Wurtzit-Kristalle. Außerdem umfassen Beispiele der In-Ga-Zn-O-Schicht, das heißt ein Metalloxid mit drei Komponenten, InGaZnO4 mit einer YbFe2O4-Struktur und In2Ga2ZnO7 mit einer Yb2Fe3O7-Struktur, und die In-Ga-Zn-O-Schicht kann eine beliebige deformierte Struktur der vorstehenden Strukturen aufweisen (M. Nakamura, N. Kimizuka und T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350°C", J. Solid State Chem., 1991, Band 93, Seiten 298–315).
  • Als erste Oxid-Halbleiter-Schicht 103a kann ein Metalloxid aus vier Komponenten, wie zum Beispiel eine In-Sn-Ga-Zn-O-Schicht; ein Metalloxid aus drei Komponenten, wie zum Beispiel eine In-Ga-Zn-O-Schicht, eine In-Sn-Zn-O-Schicht, eine In-Al-Zn-O-Schicht, eine Sn-Ga-Zn-O-Schicht, eine Al-Ga-Zn-O-Schicht oder eine Sn-Al-Zn-O-Schicht; ein Metalloxid aus zwei Komponenten, wie zum Beispiel eine In-Zn-O-Schicht, eine Sn-Zn-O-Schicht, eine Al-Zn-O-Schicht oder eine In-Ga-O-Schicht oder dergleichen verwendet werden. Ferner kann in dem oben erwähnten Oxid-Halbleiter SiO2 enthalten sein. In dieser Beschreibung bedeutet zum Beispiel eine In-Ga-Zn-O-Schicht eine Oxid, die Indium (In), Gallium (Ga) und Zink (Zn) enthält. Es ist zu beachten, dass das oben angegebene Metalloxid, das Stickstoff in einer Konzentration von größer oder gleich 1 × 1017/cm3 und kleiner als 5 × 1019/cm3 enthält, für die erste Oxid-Halbleiter-Schicht 103a benutzt werden kann.
  • Es ist zu beachten, dass die Energiebandlücke eines Metalloxids, das die erste Oxid-Halbleiter-Schicht 103a ausbilden kann 2 eV oder mehr, vorzugsweise 2,5 eV oder mehr, noch bevorzugter 3 eV oder mehr beträgt. Auf diese Weise kann der Sperrstrom eines Transistors verringert werden, indem eine Oxid-Halbleiter-Schicht mit einer großen Energiebandlücke verwendet wird.
  • Die zweite Oxid-Halbleiter-Schicht 103b wird durch Erwärmen ausgebildet, indem eine Oxid-Halbleiter-Schicht verwendet wird, die die Wurtzit-Kristallstruktur aufweisen kann. Die Oxid-Halbleiter-Schicht, die eine Wurtzit-Kristallstruktur aufweisen kann, wird einfach durch Wärmebehandlung kristallisiert und weist eine hohe Kristallinität auf im Vergleich zur Oxid-Halbleiter-Schicht, die eine trigonale und/oder hexagonale Kristallstruktur aufweisen kann.
  • Die zweite Oxid-Halbleiter-Schicht 103b kann unter Verwendung von Zinkoxid, eines Oxynitrid-Halbleiters oder dergleichen ausgebildet werden. Der Oxynitrid-Halbleiter kann erhalten werden, indem man Stickstoff zu einem der für die erste Oxid-Halbleiter-Schicht 103a gelisteten Metalloxide mit einer Konzentration hinzufügt, die größer oder gleich 5 × 1019/cm3, vorzugsweise größer oder gleich 1 × 1020/cm3 und kleiner als 7 AT% ist.
  • Die zweite Oxid-Halbleiter-Schicht 103b wird als Kristallisationskeim für das Kristallwachstum der ersten Oxid-Halbleiter-Schicht 103a und einer später ausgebildeten dritten Oxid-Halbleiter-Schicht 103c verwendet. Daher kann die zweite Oxid-Halbleiter-Schicht 103b eine Dicke aufweisen, bei der Kristallwachstum möglich ist, typischerweise größer oder gleich der Dicke einer Atomlage und kleiner oder gleich 10 nm, vorzugsweise größer oder gleich 2 nm und kleiner oder gleich 5 nm. Wenn die zweite Oxid-Halbleiter-Schicht 103b dünn ist, kann der Durchsatz bei der Abscheidung und der Wärmebehandlung verbessert werden.
  • Die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b kann jeweils durch ein Sputter-Verfahren, ein Beschichtungsverfahren, ein Druckverfahren, ein Laserstrahlverdampfungsverfahren oder dergleichen ausgebildet werden. Wenn die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b durch ein Sputter-Verfahren ausgebildet werden, wird eine aus einer AC-Sputter-Vorrichtung, einer DC-Sputter-Vorrichtung und einer HF-Sputter-Vorrichtung benutzt.
  • Wenn die zweite Oxid-Halbleiter-Schicht 103b durch ein Sputter-Verfahren unter Verwendung eines Oxynitrid-Halbleiters ausgebildet wird, kann der Oxynitrid-Halbleiter abgeschieden werden, indem die Art des Gases, das in die Sputter-Vorrichtung eingeleitet wird, geändert wird, das heißt durch Einleiten von Stickstoff nachdem die erste Oxid-Halbleiter-Schicht 103a ausgebildet ist. Mit anderen Worten ist es möglich, die erste Oxid-Halbleiter-Schicht 103a und die zweite Oxid-Halbleiter-Schicht 103b nacheinander auszubilden, was hoch produktiv ist.
  • Als Nächstes wird auf eine Weise, die der in Ausführungsform 1 ähnlich ist, die erste Wärmebehandlung durchgeführt.
  • Die erste Wärmebehandlung erlaubt es, dass Kristallwachstum von einer Oberfläche der zweiten Oxid-Halbleiter-Schicht 103b in Richtung zur ersten Oxid-Halbleiter-Schicht 103a beginnt. Da die zweite Oxid-Halbleiter-Schicht 103b leicht kristallisiert, wird die gesamte zweite Oxid-Halbleiter-Schicht 103b kristallisiert, um die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur, die eine Wurtzit-Kristallstruktur ist, zu sein. Da das Kristallwachstum von der Oberfläche der zweiten Oxid-Halbleiter-Schicht 103b in Richtung zur ersten Oxid-Halbleiter-Schicht 103a fortschreitet, wird ein Kristallbereich mit c-Achsen-Ausrichtung ausgebildet. Das heißt, die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur enthält Bindungen, die eine hexagonale Form in einer Ebene in der a-b-Ebene ausbilden. Außerdem sind Schichten mit hexagonalen Bindungen gestapelt und in Dickenrichtung (Richtung der c-Achse) verbunden, so dass c-Achsen-Ausrichtung erhalten wird.
  • Wenn die erste Wärmebehandlung fortgesetzt wird, schreitet das Kristallwachstum der ersten Oxid-Halbleiter-Schicht 103a von der Grenzfläche zur Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur in Richtung zur Oxid-Isolationsschicht 102 fort, wobei die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wird. Kristalle in der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur sind in Richtung der c-Achse ausgerichtet; daher können, indem die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wird, Kristalle in der ersten Oxid-Halbleiter-Schicht 103a wachsen, um allgemein mit der Kristallachse der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur ausgerichtet zu sein. Das heißt, Kristalle in der ersten Oxid-Halbleiter-Schicht 103a können wachsen, während sie mit der c-Achse ausgerichtet sind. Das heißt, die Oxid-Halbleiter-Schicht 104b mit der ersten Kristallstruktur enthält Bindungen, die eine hexagonale Form in einer Ebene in der a-b-Ebene ausbilden. Außerdem sind Schichten mit hexagonalen Bindungen gestapelt und in Dickenrichtung (Richtung der c-Achse) verbunden, so dass c-Achsen-Ausrichtung erhalten wird. Durch die oben angegebenen Schritte kann die Oxid-Halbleiter-Schicht 104a mit der an der c-Achse ausgerichteten ersten Kristallstruktur ausgebildet werden (siehe 10B).
  • In dem Fall, in dem das Kristallwachstum durch die erste Wärmebehandlung senkrecht von der Oberfläche der zweiten Oxid-Halbleiter-Schicht 103b fortschreitet, sind die c-Achsen der Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur allgemein senkrecht zur Oberfläche.
  • Außerdem wird durch die erste Wärmebehandlung Wasserstoff, der in der ersten Oxid-Halbleiter-Schicht 103a und der zweiten Oxid-Halbleiter-Schicht 103b enthalten ist, abgegeben (d. h. es tritt eine Dehydrierung oder Dehydration auf), und ein Teil des in der Oxid-Isolationsschicht 102 enthaltenen Sauerstoffs diffundiert in die erste Oxid-Halbleiter-Schicht 103a, die zweite Oxid-Halbleiter-Schicht 103b und in einen Bereich der Oxid-Isolationsschicht 102, der sich in der Nähe der Grenzfläche zur ersten Oxid-Halbleiter-Schicht 103a befindet. Durch diesen Schritt können Sauerstoff-Fehlstellen, die in der ersten Oxid-Halbleiter-Schicht 103a und der zweiten Oxid-Halbleiter-Schicht 103b enthalten sind, verringert werden; außerdem erlaubt es die Diffusion von Sauerstoff in den Bereich der Oxid-Isolationsschicht 102, der sich in der Nähe der ersten Oxid-Halbleiter-Schicht 103a befindet, Fehlstellen an der Grenzfläche zwischen der Oxid-Isolationsschicht 102 und der ersten Oxid-Halbleiter-Schicht 103a zu verringern. Als Folge davon können die Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur ausgebildet werden, in denen die Wasserstoffkonzentration und Sauerstoff-Fehlstellen reduziert sind.
  • Wie in 10C gezeigt, wird als Nächstes die dritte Oxid-Halbleiter-Schicht 103c über der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur ausgebildet. Die dritte Oxid-Halbleiter-Schicht 103c kann unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der dritten Oxid-Halbleiter-Schicht 103a sind. Die Dicke der dritten Oxid-Halbleiter-Schicht 103c kann soweit erforderlich durch einen Fachmann entsprechend einem herzustellenden Bauelement bestimmt werden. Zum Beispiel kann die Gesamtdicke der ersten Oxid-Halbleiter-Schicht 103a, der zweiten Oxid-Halbleiter-Schicht 103b und der dritten Oxid-Halbleiter-Schicht 103c größer oder gleich 10 nm und kleiner oder gleich 200 nm sein.
  • Durch Einstellen der Leckrate einer Behandlungskammer der Sputter-Vorrichtung auf 1 × 10–10 Pa·m3/s oder kleiner zum Zeitpunkt der Bildung der einen oder mehreren der ersten Oxid-Halbleiter-Schicht 103a, der zweiten Oxid-Halbleiter-Schicht 103b und der dritten Oxid-Halbleiter-Schicht 103c durch ein Sputter-Verfahren kann ein Eindringen einer Verunreinigung wie zum Beispiel eines Alkalimetalls oder Wasserstoff in die erste Oxid-Halbleiter-Schicht 103a, die zweite Oxid-Halbleiter-Schicht 103b und die dritte Oxid-Halbleiter-Schicht 103c während der Bildung durch ein Sputter-Verfahren unterdrückt werden. Außerdem kann durch Verwendung einer Vakuum-Pumpe mit Falle (z. B. einer Kryopumpe) als Evakuierungssystem der Gegenstrom einer Verunreinigung wie zum Beispiel eines Alkalimetalls oder Wasserstoff aus dem Evakuierungssystem verringert werden.
  • Ferner können eine oder mehrere der ersten Oxid-Halbleiter-Schicht 103a, der zweiten Oxid-Halbleiter-Schicht 103b und der dritten Oxid-Halbleiter-Schicht 103c in dem Zustand ausgebildet werden, in dem ein in die Behandlungskammer der Sputter-Vorrichtung eingeleitetes Gas, wie zum Beispiel Stickstoff-Gas, Sauerstoff-Gas oder Argon-Gas, erwärmt ist. Folglich kann der Gehalt an Wasserstoff in einer oder mehreren der ersten Oxid-Halbleiter-Schicht 103a, der zweiten Oxid-Halbleiter-Schicht 103b und der dritten Oxid-Halbleiter-Schicht 103c verringert werden.
  • Bevor eine oder mehrere der ersten Oxid-Halbleiter-Schicht 103a, der zweiten Oxid-Halbleiter-Schicht 103b und der dritten Oxid-Halbleiter-Schicht 103c durch ein Sputter-Verfahren ausgebildet werden, kann ferner eine Vorerwärmungs-Behandlung durchgeführt werden, um Feuchtigkeit oder Wasserstoff in der Sputter-Vorrichtung oder von der Oberfläche oder aus dem Innern eines Targets zu entfernen. Folglich kann der Gehalt an Wasserstoff in einer oder mehreren der ersten Oxid-Halbleiter-Schicht 103a, der zweiten Oxid-Halbleiter-Schicht 103b und der dritten Oxid-Halbleiter-Schicht 103c verringert werden.
  • Als Nächstes wird die zweite Wärmebehandlung durchgeführt. Die Temperatur der zweiten Wärmebehandlung ist größer oder gleich 150°C und kleiner oder gleich 650°C, vorzugsweise größer oder gleich 200°C und kleiner oder gleich 500°C. Außerdem ist die Erwärmungszeit der zweiten Wärmebehandlung größer oder gleich 1 Minute und kleiner oder gleich 24 Stunden.
  • Die zweite Wärmebehandlung kann in einer Atmosphäre durchgeführt werden, die der der ersten Wärmebehandlung ähnlich ist. Außerdem kann eine Heizvorrichtung ähnlich der der ersten Wärmebehandlung als für die zweite Wärmebehandlung geeignet verwendet werden.
  • Die zweite Wärmebehandlung erlaubt es, dass Kristallwachstum von der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur, die eine Wurtzit-Kristallstruktur ist, in Richtung der dritten Oxid-Halbleiter-Schicht 103c beginnt. Kristalle in der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur sind in Richtung der c-Achse ausgerichtet; daher können, indem die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wird, Kristalle in der dritten Oxid-Halbleiter-Schicht 103c wachsen, um allgemein mit der Kristallachse der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur ausgerichtet zu sein, wie im Fall der ersten Oxid-Halbleiter-Schicht 103a. Das heißt, Kristalle in der dritten Oxid-Halbleiter-Schicht 103c können wachsen, während sie mit der c-Achse ausgerichtet sind. Das heißt, eine Oxid-Halbleiter-Schicht 104b mit der dritten Kristallstruktur enthält Bindungen, die eine hexagonale Form in einer Ebene in der a-b-Ebene ausbilden. Außerdem sind Schichten mit hexagonalen Bindungen gestapelt und in Dickenrichtung (Richtung der c-Achse) verbunden, so dass c-Achsen-Ausrichtung erhalten wird. Durch die oben angegebenen Schritte kann die Oxid-Halbleiter-Schicht 104c mit der an der c-Achse ausgerichteten dritten Kristallstruktur ausgebildet werden. Außerdem wird, da Kristallwachstum durch Verwendung der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur als Kristallisationskeim auftritt, das Kristallwachstum der dritten Oxid-Halbleiter-Schicht 103c gesteigert, so dass eine Oberfläche der Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur eine hohe Ebenheit sowie eine hohe Kristallinität aufweist (siehe 10D).
  • In dem Fall, in dem das Kristallwachstum durch die zweite Wärmebehandlung senkrecht von der Oberfläche der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur fortschreitet, ist die c-Achse der Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur allgemein senkrecht zur Oberfläche der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur.
  • Außerdem wird durch die zweite Wärmebehandlung in der dritten Oxid-Halbleiter-Schicht 103c enthaltener Wasserstoff abgegeben (d. h. d. h. es tritt eine Dehydrierung oder Dehydration auf), wie im Fall der ersten Wärmebehandlung. Als Folge davon kann die Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur, in der die Wasserstoffkonzentration verringert ist, ausgebildet werden.
  • Durch die oben angegebenen Schritte können die Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur und die Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur ausgebildet werden; es ist zu beachten, dass die ersten bis dritten Kristallstrukturen trigonale und/oder hexagonale Kristallstrukturen sind. Die Wasserstoffkonzentration und Sauerstoff-Fehlstellen in der Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur, der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur und der Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur können verringert werden. Wenn Wasserstoff in dem Oxid-Halbleiter enthalten ist, dient ein Teil davon als Donator, um ein Elektron als Ladungsträger zu erzeugen. Außerdem dient eine Sauerstoff-Fehlstelle in dem Oxid-Halbleiter ebenfalls als Donator, um ein Elektron als Ladungsträger zu erzeugen. Wenn die Wasserstoffkonzentration und die Sauerstoff-Fehlstellen in der Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur, in der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur und in der Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur verringert werden, kann daher die Ladungsträger-Konzentration in dem Oxid-Halbleiter verringert werden, und somit kann eine negative Verschiebung der Schwellenspannung des später herzustellenden Transistors unterdrückt werden. Aus diesen Gründen führt die Verringerung der Wasserstoffkonzentration und der Anzahl der Sauerstoff-Fehlstellen in der Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur, der Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur und der Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur zu einer Unterdrückung der negativen Verschiebung der Schwellenspannung des später herzustellenden Transistors.
  • Als Nächstes wird auf eine Weise ähnlich der in Ausführungsform 1 eine Maske über der Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur ausgebildet, und dann werden die Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 104b mit der zweiten Kristallstruktur und die Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur unter Verwendung der Maske selektiv geätzt, so dass die Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur und die Oxid-Halbleiter-Schicht 105c mit der dritten Kristallstruktur ausgebildet werden. Es ist zu beachten, dass die Oxid-Halbleiter-Schicht 105a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur, und die Oxid-Halbleiter-Schicht 105c mit der dritten Kristallstruktur insgesamt als Oxid-Halbleiter-Stapel 105 bezeichnet werden. Danach wird die Maske entfernt.
  • Als Nächstes wird das Paar Elektroden 106 in Kontakt mit dem Oxid-Halbleiter-Stapel 105 ausgebildet. Dann wird die Gate-Isolationsschicht 107 über der Oxid-Isolationsschicht 102, dem Oxid-Halbleiter-Stapel 105 und dem Paar Elektroden 106 ausgebildet. Danach wird die Gate-Elektrode 108 über der Gate-Isolationsschicht 107 ausgebildet. Die Isolationsschicht 109 kann über der Gate-Isolationsschicht 107 und der Gate-Elektrode 108 ausgebildet werden (siehe 10E).
  • Das Paar Elektroden 106 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen des Paars Elektroden 106 sind, das in Ausführungsform 1 beschrieben wird.
  • Es ist zu beachten, dass der Oxid-Halbleiter-Stapel 105 und das Paar Elektroden 106 auf die folgende Weise ausgebildet werden können. Nachdem eine leitfähige Schicht über der Oxid-Halbleiter-Schicht 104b mit der dritten Kristallstruktur ausgebildet ist, wird eine konkav-konvex geformte Maske unter Verwendung einer Mehrton-Fotomaske ausgebildet. Die Oxid-Halbleiter-Schicht 104a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 104b mit der zweiten Kritallstruktur, die Oxid-Halbleiter-Schicht 104c mit der dritten Kristallstruktur und die leitfähige Schicht werden unter Verwendung der Maske geätzt. Dann wird die konkav-konvex geformte Maske durch Veraschung getrennt. Die leitfähige Schicht wird unter Verwendung der getrennten Masken selektiv geätzt. In diesem Prozess können die Anzahl von Fotomasken und die Anzahl von Schritten im Fotolithografie-Prozess verringert werden.
  • Die Gate-Isolationsschicht 107 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Gate-Isolationsschicht 107 sind, die in Ausführungsform 1 beschrieben wird.
  • Bevor die Gate-Isolationsschicht 107 ausgebildet wird, kann die Oberfläche des Oxid-Halbleiter-Stapels 105 dem Plasma eines oxidierenden Gases ausgesetzt werden, wie zum Beispiel Sauerstoff, Ozon oder Di-Stickstoff-Monoxid, um oxidiert zu werden, wodurch Sauerstoff-Fehlstellen verringert werden.
  • Die Gate-Elektrode 108 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Gate-Elektrode 108 sind, die in Ausführungsform 1 beschrieben wird.
  • Es ist zu beachten, dass nach dem Ausbilden der Gate-Isolationsschicht 107 oder der Isolationsschicht 109 eine Wärmebehandlung (Temperaturbereich: größer oder gleich 150°C und kleiner oder gleich 650°C, vorzugsweise größer oder gleich 200°C und kleiner oder gleich 500°C) in einer Atmosphäre durchgeführt werden kann, die wenig Wasserstoff und Feuchtigkeit enthält (wie zum Beispiel in einer Stickstoff-Atmosphäre, einer Sauerstoff-Atmosphäre oder in einer Trockenluft-Atmosphäre (was die Feuchtigkeit angeht, ist der Taupunkt kleiner oder gleich –40°C, vorzugsweise kleiner oder gleich –60°C)).
  • Durch die oben angegebenen Schritte kann ein Transistor hergestellt werden, dessen Kanal einen Oxid-Halbleiter-Stapel enthält, der einen Kristallbereich enthält, der hexagonale Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung aufweist.
  • Der in dieser Ausführungsform beschriebene Oxid-Halbleiter-Stapel weist eine hohe Kristallinität und Ebenheit in einem Bereich in der Nähe der Grenzfläche mit der Gate-Isolationsschicht auf, und weist somit stabile elektrische Eigenschaften auf; folglich kann ein sehr zuverlässiger Transistor erhalten werden. Der Oxid-Halbleiter-Stapel, der einen Kristallbereich mit hexagonalen Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung enthält, wird für einen Kanalbereich eines Transistors benutzt, wodurch ein Transistor, in dem die Änderung der Schwellenspannung zwischen vor und nach einer Lichteinstrahlung oder einem an dem Transistor durchgeführten Vorspannungs-Temperatur-Belastungstest (bias-temperature stress (BT) test) klein ist und der stabile elektrische Eigenschaften aufweist, hergestellt werden kann.
  • Es ist zu beachten, dass ein Oxynitrid-Halbleiter eine kleinere Energiebandlücke aufweist als ein Oxid-Halbleiter und somit die Ladungsträger darin leicht fließen. Daher wird durch Verringern der Dicke der Oxid-Halbleiter-Schicht 105c mit der dritten Kristallstruktur in dem Transistor ein Transistor mit vergrabenem Kanal erhalten, in dem die Oxid-Halbleiter-Schicht 105b mit der zweiten Kristallstruktur als Kanal dient. Als Folge davon kann ein Transistor hergestellt werden, der günstige elektrische Eigenschaften aufweist, ohne dass der Zustand der Grenzfläche zwischen der Gate-Isolationsschicht 107 und der Oxid-Halbleiter-Schicht 105c mit der dritten Kristallstruktur einen Einfluss hat.
  • (Ausführungsform 4)
  • In dieser Ausführungsform werden ein Aufbau eines Transistors, der sich von dem in Ausführungsform 3 unterscheidet, und ein Herstellungsverfahren dafür mit Bezug auf die 11A und 11B und die 12A bis 12D beschrieben. Diese Ausführungsform unterscheidet sich von Ausführungsform 3 darin, dass ein Paar von Elektroden zwischen einer Oxid-Isolationsschicht und einem Oxid-Halbleiter-Stapel vorgesehen ist. Es ist zu beachten, dass 11B einer Querschnittsansicht entlang der strichpunktierten Linie C-D in 11A entspricht, die eine Draufsicht ist. In 11A sind das Substrat 101, die Oxid-Isolationsschicht 102, die Gate-Isolationsschicht 117 und die Isolationsschicht 119 nicht dargestellt. Die 12A bis 12D sind Querschnittsansichten, die einen Herstellungsprozess des in 11B gezeigten Transistors veranschaulichen.
  • Der in 11B gezeigte Transistor enthält die Oxid-Isolationsschicht 102, die über dem Substrat 101 ausgebildet ist; das Paar Elektroden 116, die über der Oxid-Isolationsschicht 102 ausgebildet sind und als Source-Elektrode und als Drain-Elektrode funktionieren; den Oxid-Halbleiter-Stapel 115, der die Oxid-Isolationsschicht 102 und das Paar Elektroden 116, die als Source-Elektrode und als Drain-Elektrode funktionieren, bedeckt; die Gate-Isolationsschicht 117, die über der Oxid-Isolationsschicht 102, dem Paar Elektroden 116 und dem Oxid-Halbleiter-Stapel 115 ausgebildet ist; und die Gate-Elektrode 118, die sich mit dem Oxid-Halbleiter-Stapel 115 mit der dazwischen angeordneten Gate-Isolationsschicht 117 überlappt. Ferner kann die Isolationsschicht 119, die die Gate-Isolationsschicht 117 und die Gate-Elektrode 118 bedeckt, vorgesehen sein. Außerdem kann das Paar Verdrahtungen 120 in Kontakt mit dem Paar Elektroden 116 in Öffnungen in der Isolationsschicht 119 vorgesehen sein.
  • Der Oxid-Halbleiter-Stapel 115 ist dadurch gekennzeichnet, dass die Oxid-Halbleiter-Schicht 115a mit einer ersten Kristallstruktur, die in Kontakt mit der Oxid-Isolationsschicht 102 und dem Paar Elektroden 116 ist; die Oxid-Halbleiter-Schicht 115b mit einer zweiten Kristallstruktur, die in Kontakt mit der Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur ist; und eine Oxid-Halbleiter-Schicht 115c mit einer dritten Kristallstruktur, die in Kontakt mit der Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur und der Gate-Isolationsschicht 117 ist, gestapelt sind.
  • Das heißt, die Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 115c mit der dritten Kristallstruktur werden unter und über der Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur vorgesehen.
  • Ferner ist der Oxid-Halbleiter-Stapel 115 dadurch gekennzeichnet, dass Kristallwachstum in jeder der Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 115c mit der dritten Kristallstruktur aufgetreten ist, wobei die Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wurde.
  • Die Kristallstrukturen der Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 115c mit der dritten Kristallstruktur sind jeweils eine trigonale und/oder hexagonale Kristallstruktur und eine beliebige aus einer Nicht-Wurtzit-Struktur, einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur und deformierten Strukturen der obigen Strukturen. Es ist zu beachten, dass die Nicht-Wurtzit-Struktur eine Kristallstruktur ist, die kein trigonaler und/oder hexagonaler Wurtzit-Typ ist.
  • Ferner ist die Kristallstruktur der Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur eine Wurtzit-Struktur, die eine aus einer trigonalen und/oder hexagonalen Kristallstruktur ist.
  • Wie in Ausführungsform 3 kann, da alle aus der Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur, der Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur und der Oxid-Halbleiter-Schicht 115c mit der dritten Kristallstruktur trigonale und/oder hexagonale Kristalle enthalten, aus der Richtung der c-Achse ein hexagonales Kristallgitterbild beobachtet werden.
  • Es ist zu beachten, dass jede aus Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur, der Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur und der Oxid-Halbleiter-Schicht 115c mit der dritten Kristallstruktur kein Einkristall ist, sich nicht vollständig in einem amorphen Zustand befindet und einen Kristallbereich mit c-Achsen-Ausrichtung enthält. Das heißt, jede der Oxid-Halbleiter-Schichten weist einen amorphen Bereich und einen Kristallbereich mit c-Achsen-Ausrichtung auf.
  • Als Nächstes wird ein Verfahren zur Herstellung des Transistors in 11B mit Bezug auf die 12A bis 12D beschrieben.
  • Wie in 12A gezeigt, wird die Oxid-Isolationsschicht 102 über dem Substrat 101 ausgebildet wie in Ausführungsform 1. Als Nächstes wird ein Paar Elektroden 116 über der Oxid-Isolationsschicht 102 ausgebildet. Dann werden die erste Oxid-Halbleiter-Schicht 113a und die zweite Oxid-Halbleiter-Schicht 113b über dem Paar Elektroden 116 und der Oxid-Isolationsschicht 102 ausgebildet.
  • Das Paar Elektroden 116 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen des Paars Elektroden 106 sind, das in Ausführungsform 1 beschrieben wird.
  • Die erste Oxid-Halbleiter-Schicht 113a und die zweite Oxid-Halbleiter-Schicht 113b können soweit erforderlich unter Verwendung von Materialien und Bildungsverfahren ausgebildet werden, die ähnlich denen der ersten Oxid-Halbleiter-Schicht 103a und der zweiten Oxid-Halbleiter-Schicht 103b sind, die in Ausführungsform 1 beschrieben werden.
  • Als Nächstes wird auf eine Weise, die der in Ausführungsform 1 ähnlich ist, die erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung erlaubt es, dass Kristallwachstum von einer Oberfläche der zweiten Oxid-Halbleiter-Schicht 113b in Richtung zur ersten Oxid-Halbleiter-Schicht 113a beginnt, so dass die zweite Oxid-Halbleiter-Schicht 113b die Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur wird, die eine Wurtzit-Kristallstruktur ist. Die Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur enthält Kristalle mit c-Achsen-Ausrichtung.
  • Wenn die erste Wärmebehandlung fortgesetzt wird, schreitet das Kristallwachstum der ersten Oxid-Halbleiter-Schicht 113a von der Grenzfläche zur Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur in Richtung zur Oxid-Isolationsschicht 102 fort, wobei die Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur als Kristallisationskeim benutzt wird, so dass die Oxid-Halbleiter-Schicht 114a mit der ersten Kristallstruktur ausgebildet wird. Die Oxid-Halbleiter-Schicht 114a mit der ersten Kristallstruktur enthält einen Kristall-Bereich mit c-Achsen-Ausrichtung.
  • Als Nächstes wird eine dritte Oxid-Halbleiter-Schicht 113c über der Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur ausgebildet (siehe 12B). Die dritte Oxid-Halbleiter-Schicht 113c kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der dritten Oxid-Halbleiter-Schicht 103c sind, die in Ausführungsform 3 beschrieben wird.
  • Als Nächstes wird auf eine Weise, die der in Ausführungsform 3 ähnlich ist, die zweite Wärmebehandlung durchgeführt. Die zweite Wärmebehandlung erlaubt es, dass Kristallwachstum von der Grenzfläche zur Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur, das heißt einer Wurtzit-Kristallstruktur, in Richtung zur dritten Oxid-Halbleiter-Schicht 113c beginnt, so dass die dritte Oxid-Halbleiter-Schicht 113c eine Oxid-Halbleiter-Schicht 114c mit der dritten Kristallstruktur wird. Die Oxid-Halbleiter-Schicht 114c mit der dritten Kristallstruktur enthält einen Kristall-Bereich mit c-Achsen-Ausrichtung (siehe 12C).
  • Durch die oben angegebenen Schritte können die Oxid-Halbleiter-Schicht 114a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur und die Oxid-Halbleiter-Schicht 114c mit der dritten Kristallstruktur ausgebildet werden; es ist zu beachten, dass die ersten bis dritten Kristallstrukturen trigonale und/oder hexagonale Kristallstrukturen sind.
  • Als Nächstes wird eine Maske über der Oxid-Halbleiter-Schicht 114c mit der dritten Kristallstruktur ausgebildet, und dann werden die Oxid-Halbleiter-Schicht 114a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 114b mit der zweiten Kristallstruktur und die Oxid-Halbleiter-Schicht 114c mit der dritten Kristallstruktur unter Verwendung der Maske selektiv geätzt, so dass die Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur und die Oxid-Halbleiter-Schicht 115c mit der dritten Kristallstruktur ausgebildet werden. Es ist zu beachten, dass die Oxid-Halbleiter-Schicht 115a mit der ersten Kristallstruktur, die Oxid-Halbleiter-Schicht 115b mit der zweiten Kristallstruktur, und die Oxid-Halbleiter-Schicht 115c mit der dritten Kristallstruktur insgesamt als Oxid-Halbleiter-Stapel 115 bezeichnet werden. Danach wird die Maske entfernt.
  • Als Nächstes wird die Gate-Isolationsschicht 117 über der Oxid-Isolationsschicht 102, dem Paar Elektroden 116 und dem Oxid-Halbleiter-Stapel 115 ausgebildet. Dann wird die Gate-Elektrode 118 über der Gate-Isolationsschicht 117 ausgebildet.
  • Danach wird die Isolationsschicht 119 über der Gate-Isolationsschicht 117 und der Gate-Elektrode 118 ausgebildet. Nachdem eine Maske über der Isolationsschicht 119 ausgebildet ist, werden dann die Gate-Isolationsschicht 117 und die Isolationsschicht 119 teilweise geätzt, um Öffnungen auszubilden. Dann können die Verdrahtungen 120, die mit dem Paar Elektroden 116 verbunden sind, durch die Öffnungen ausgebildet werden (siehe 12D).
  • Die Gate-Isolationsschicht 117 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Gate-Isolationsschicht 107 sind, die in Ausführungsform 1 beschrieben wird.
  • Die Gate-Elektrode 118 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Gate-Elektrode 108 sind, die in Ausführungsform 1 beschrieben wird.
  • Die Isolationsschicht 119 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Isolationsschicht 109 sind, die in Ausführungsform 1 beschrieben wird.
  • Die Verdrahtungen 120 können soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen des Paars Elektroden 116 sind.
  • Durch die oben angegebenen Schritte kann ein Transistor hergestellt werden, dessen Kanalbereich einen Oxid-Halbleiter-Stapel enthält, der einen Kristallbereich enthält, der hexagonale Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung aufweist.
  • Der in dieser Ausführungsform beschriebene Oxid-Halbleiter-Stapel weist eine hohe Kristallinität und Ebenheit in einem Bereich in der Nähe der Grenzfläche mit der Gate-Isolationsschicht auf, und weist somit stabile elektrische Eigenschaften auf; folglich kann ein sehr zuverlässiger Transistor erhalten werden. Der Oxid-Halbleiter-Stapel, der einen Kristallbereich mit hexagonalen Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung enthält, wird für einen Kanalbereich eines Transistors benutzt, wodurch ein Transistor, in dem die Änderung der Schwellenspannung zwischen vor und nach einer Lichteinstrahlung oder einem an dem Transistor durchgeführten Vorspannungs-Temperatur-Belastungstest (bias-temperature stress (BT) test) klein ist und der stabile elektrische Eigenschaften aufweist, hergestellt werden kann.
  • Es ist zu beachten, dass diese Ausführungsform mit jeder der anderen Ausführungsformen soweit erforderlich kombiniert werden kann.
  • (Ausführungsform 5)
  • In dieser Ausführungsform werden ein Aufbau eines Transistors, der sich von den Strukturen der Transistoren in den Ausführungsformen 1 bis 4 unterscheidet, und ein Herstellungsverfahren dafür mit Bezug auf die 13A und 13B und die 14A bis 14D beschrieben. Diese Ausführungsform unterscheidet sich von den Ausführungsformen 1 bis 4 darin, dass eine Gate-Elektrode zwischen einer Oxid-Isolationsschicht und einer Gate-Isolationsschicht vorgesehen ist. Das heißt, obwohl Transistoren mit oben liegendem Gate in den Ausführungsformen 1 bis 4 beschrieben wurden, wird in dieser Ausführungsform ein Transistor mit unten liegendem Gate beschrieben. Es ist zu beachten, dass 13B einer Querschnittsansicht entlang der strichpunktierten Linie E-F in 13A entspricht, die eine Draufsicht ist. In 13A sind das Substrat 101, die Oxid-Isolationsschicht 102, eine Gate-Isolationsschicht 127 und eine Isolationsschicht 129 nicht dargestellt. Die 14A bis 14D sind Querschnittsansichten, die einen Herstellungsprozess des in 13B gezeigten Transistors veranschaulichen.
  • Der in 13B veranschaulichte Transistor enthält die Oxid-Isolationsschicht 102, die über dem Substrat 101 ausgebildet ist; eine Gate-Elektrode 128, die über der Oxid-Isolationsschicht 102 ausgebildet ist; die Gate-Isolationsschicht 127, die die Oxid-Isolationsschicht 102 und die Gate-Elektrode 128 bedeckt, einen Oxid-Halbleiter-Stapel 125, der mit der Gate-Elektrode 128 überlappt, wobei die Gate-Isolationsschicht 127 dazwischen angeordnet ist; und ein Paar Elektroden 126, das in Kontakt zum Oxid-Halbleiter-Stapel 125 ist und als Source-Elektrode und als Drain-Elektrode dient. Ferner kann die Isolationsschicht 129, die die Gate-Isolationsschicht 127, den Oxid-Halbleiter-Stapel 125 und das Paar Elektroden 126 bedeckt, vorgesehen sein.
  • Der Oxid-Halbleiter-Stapel 125 ist dadurch gekennzeichnet, dass eine Oxid-Halbleiter-Schicht 125b mit einer ersten Kristallstruktur, die in Kontakt mit der Gate-Isolationsschicht 127 ist, und eine Oxid-Halbleiter-Schicht 125c mit einer zweiten Kristallstruktur, die in Kontakt mit der Oxid-Halbleiter-Schicht 125b mit der ersten Kristallstruktur ist, gestapelt sind.
  • Ferner ist der Oxid-Halbleiter-Stapel 125 dadurch gekennzeichnet, dass Kristallwachstum in der Oxid-Halbleiter-Schicht 125c mit der zweiten Kristallstruktur aufgetreten ist, wobei die Oxid-Halbleiter-Schicht 125b mit der ersten Kristallstruktur als Kristallisationskeim benutzt wurde.
  • Die Oxid-Halbleiter-Schicht 125b mit der ersten Kristallstruktur weist eine Wurtzit-Kristallstruktur auf, die eine von trigonalen und/oder hexagonalen Kristallstrukturen ist.
  • Die Oxid-Halbleiter-Schicht 125c mit der zweiten Kristallstruktur enthält trigonale und/oder hexagonale Kristalle und weist eine beliebige der Kristallstrukturen einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur und einer Nicht-Wurtzit-Struktur auf.
  • Da sowohl die Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur als auch die Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur trigonale und/oder hexagonale Kristalle enthalten; kann in Richtung der c-Achse ein hexagonales Kristallgitterbild beobachtet werden.
  • Jede aus der Oxid-Halbleiter-Schicht 125b mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 125c mit der zweiten Kristallstruktur ist kein Einkristall, befindet sich nicht vollständig in einem amorphen Zustand und enthält einen Kristallbereich mit c-Achsen-Ausrichtung. Das heißt, jede der Oxid-Halbleiter-Schichten weist einen amorphen Bereich und einen Kristallbereich mit c-Achsen-Ausrichtung auf.
  • Es ist zu beachten, dass der Oxid-Halbleiter-Stapel 125 eine Zwei-Schichten-Struktur aufweist, die die Oxid-Halbleiter-Schicht 125b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 125c mit der zweiten Kristallstruktur enthält, hier kann jedoch ein Drei-Schichten-Oxid-Halbleiter-Stapel ausgebildet werden wie in den Ausführungsformen 3 und 4.
  • Als Nächstes wird ein Verfahren zur Herstellung des Transistors in 13B mit Bezug auf die 14A bis 14D beschrieben.
  • Wie in 14A gezeigt, wird die Oxid-Isolationsschicht 102 über dem Substrat 101 ausgebildet wie in Ausführungsform 1. Als Nächstes wird die Gate-Elektrode 128 über der Oxid-Isolationsschicht 102 ausgebildet. Dann wird die Gate-Isolationsschicht 127 über der Oxid-Isolationsschicht 102 und der Gate-Elektrode 128 ausgebildet. Danach wird eine erste Oxid-Halbleiter-Schicht 123b über der Gate-Isolationsschicht 127 ausgebildet.
  • Die Gate-Elektrode 128 und die Gate-Isolationsschicht 127 können soweit erforderlich unter Verwendung von Materialien und Bildungsverfahren ausgebildet werden, die ähnlich denen der Gate-Elektrode 108 und der Gate-Isolationsschicht 107 sind, die in Ausführungsform 1 beschrieben werden.
  • Die erste Oxid-Halbleiter-Schicht 123b kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der zweiten Oxid-Halbleiter-Schicht 103b sind, die in Ausführungsform 1 beschrieben wird.
  • Als Nächstes wird auf eine Weise, die der in Ausführungsform 1 ähnlich ist, die erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung erlaubt es, dass Kristallwachstum von einer Oberfläche der ersten Oxid-Halbleiter-Schicht 123b in Richtung zur Gate-Isolationsschicht 127 beginnt, so dass eine Oxid-Halbleiter-Schicht 124b mit der ersten Kristallstruktur ausgebildet wird. Die Oxid-Halbleiter-Schicht 124b mit der ersten Kristallstruktur enthält einen Kristall-Bereich mit c-Achsen-Ausrichtung.
  • Als Nächstes wird eine zweite Oxid-Halbleiter-Schicht 123c über der Oxid-Halbleiter-Schicht 124b mit der ersten Kristallstruktur ausgebildet (siehe 14B). Die zweite Oxid-Halbleiter-Schicht 123c kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der dritten Oxid-Halbleiter-Schicht 103c sind, die in Ausführungsform 3 beschrieben wird.
  • Als Nächstes wird auf eine Weise, die der in Ausführungsform 3 ähnlich ist, die zweite Wärmebehandlung durchgeführt. Diese Wärmebehandlung erlaubt es, dass Kristallwachstum von der Grenzfläche zur Oxid-Halbleiter-Schicht 124b mit der ersten Kristallstruktur in Richtung zur zweiten Oxid-Halbleiter-Schicht 123c beginnt, so dass die zweite Oxid-Halbleiter-Schicht 123c eine Oxid-Halbleiter-Schicht 124c mit der zweiten Kristallstruktur wird. Die Oxid-Halbleiter-Schicht 124c mit der zweiten Kristallstruktur enthält einen Kristall-Bereich mit c-Achsen-Ausrichtung (siehe 14C).
  • Durch die oben angegebenen Schritte können die Oxid-Halbleiter-Schicht 124b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 124c mit der zweiten Kristallstruktur ausgebildet werden.
  • Als Nächstes wird eine Maske über der Oxid-Halbleiter-Schicht 124c mit der zweiten Kristallstruktur ausgebildet, und dann werden die Oxid-Halbleiter-Schicht 124b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 124c mit der zweiten Kristallstruktur unter Verwendung der Maske selektiv geätzt, so dass die Oxid-Halbleiter-Schicht 125b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 125c mit der zweiten Kristallstruktur ausgebildet werden. Es ist zu beachten, dass die Oxid-Halbleiter-Schicht 125b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 125c mit der zweiten Kristallstruktur insgesamt als Oxid-Halbleiter-Stapel 125 bezeichnet werden. Danach wird die Maske entfernt.
  • Als Nächstes wird auf eine Weise ähnlich der in Ausführungsform 1 das Paar Elektroden 126 ausgebildet.
  • Als Nächstes kann die Isolationsschicht 129 über der Gate-Isolationsschicht 127, dem Paar Elektroden 126 und dem Oxid-Halbleiter-Stapel 125 ausgebildet werden (siehe 14D).
  • Die Isolationsschicht 129 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Isolationsschicht 109 sind, die in Ausführungsform 1 beschrieben wird.
  • Durch die oben angegebenen Schritte kann ein Transistor hergestellt werden, dessen Kanalbereich einen Oxid-Halbleiter-Stapel enthält, der einen Kristallbereich enthält, der hexagonale Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung aufweist.
  • Es ist zu beachten, dass in dieser Ausführungsform ein Transistor mit geätztem Kanal beschrieben wird; diese Ausführungsform kann jedoch auf einen Transistor mit geschütztem Kanal angewendet werden.
  • Der Oxid-Halbleiter-Stapel weist eine hohe Kristallinität und Ebenheit in einem Bereich in der Nähe der Grenzfläche mit der Gate-Isolationsschicht auf, und weist somit stabile elektrische Eigenschaften auf; folglich kann ein sehr zuverlässiger Transistor erhalten werden. Der Oxid-Halbleiter-Stapel, der Kristalle mit hexagonalen Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung enthält, wird für einen Kanalbereich eines Transistors benutzt, wodurch ein Transistor, in dem die Änderung der Schwellenspannung zwischen vor und nach einer Lichteinstrahlung oder einem an dem Transistor durchgeführten Vorspannungs-Temperatur-Belastungstest (bias-temperature stress (BT) test) klein ist und der stabile elektrische Eigenschaften aufweist, hergestellt werden kann.
  • Es ist zu beachten, dass ein Oxynitrid-Halbleiter eine kleinere Energiebandlücke aufweist als ein Oxid-Halbleiter und somit die Ladungsträger darin leicht fließen. Daher kann durch Ausbilden der Oxid-Halbleiter-Schicht 125b mit der ersten Kristallstruktur, die in Kontakt zu der Gate-Isolationsschicht 127 steht, durch Verwenden einer Oxynitrid-Halbleiter-Schicht ein Transistor mit günstigen elektrischen Eigenschaften hergestellt werden.
  • Es ist zu beachten, dass diese Ausführungsform mit jeder der anderen Ausführungsformen soweit erforderlich kombiniert werden kann.
  • (Ausführungsform 6)
  • In dieser Ausführungsform werden ein Aufbau eines Transistors, der sich von den Strukturen der Transistoren in den Ausführungsformen 1 bis 5 unterscheidet, und ein Herstellungsverfahren dafür mit Bezug auf die 15A und 15B und die 16A bis 16D beschrieben. In dieser Ausführungsform wird ein Transistor mit unten liegendem Gate beschrieben. Der Transistor unterscheidet sich von dem in Ausführungsform 5 darin, dass ein Paar Elektroden zwischen einer Gate-Isolationsschicht und einem Oxid-Halbleiter-Stapel vorgesehen ist. Es ist zu beachten, dass 15B einer Querschnittsansicht entlang der strichpunktierten Linie G-H in 15A entspricht, die eine Draufsicht ist. In 15A sind das Substrat 101, die Oxid-Isolationsschicht 102, eine Gate-Isolationsschicht 137 und eine Isolationsschicht 139 nicht dargestellt. Die 16A bis 16D sind Querschnittsansichten, die einen Herstellungsprozess des in 15B gezeigten Transistors veranschaulichen.
  • Der in 15B veranschaulichte Transistor enthält die Oxid-Isolationsschicht 102, die über dem Substrat 101 ausgebildet ist; eine Gate-Elektrode 138, die über der Oxid-Isolationsschicht 102 ausgebildet ist; die Gate-Isolationsschicht 137, die die Oxid-Isolationsschicht 102 und die Gate-Elektrode 138 bedeckt; ein Paar Elektroden 136, das als Source-Elektrode und als Drain-Elektrode dient; und einen Oxid-Halbleiter-Stapel 135, der mit der Gate-Isolationsschicht 137 und dem Paar Elektroden 136 in Kontakt steht. Ferner kann die Isolationsschicht 139, die die Gate-Isolationsschicht 137, den Oxid-Halbleiter-Stapel 135 und das Paar Elektroden 136 bedeckt, vorgesehen sein.
  • Der Oxid-Halbleiter-Stapel 135 ist dadurch gekennzeichnet, dass eine Oxid-Halbleiter-Schicht 135b mit einer ersten Kristallstruktur, die in Kontakt mit der Gate-Isolationsschicht 137 steht, und eine Oxid-Halbleiter-Schicht 135c mit einer zweiten Kristallstruktur, die in Kontakt mit der Oxid-Halbleiter-Schicht 135b mit der ersten Kristallstruktur steht, gestapelt sind.
  • Ferner ist der Oxid-Halbleiter-Stapel 135 dadurch gekennzeichnet, dass Kristallwachstum in der Oxid-Halbleiter-Schicht 135c mit der zweiten Kristallstruktur aufgetreten ist, wobei die Oxid-Halbleiter-Schicht 135b mit der ersten Kristallstruktur als Kristallisationskeim benutzt wurde.
  • Die Oxid-Halbleiter-Schicht 135b mit der ersten Kristallstruktur weist eine Wurtzit-Kristallstruktur auf, die eine von trigonalen und/oder hexagonalen Kristallstrukturen ist.
  • Die Oxid-Halbleiter-Schicht 135c mit der zweiten Kristallstruktur enthält trigonale und/oder hexagonale Kristalle und weist eine beliebige der Kristallstrukturen einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur und einer Nicht-Wurtzit-Struktur auf.
  • Da sowohl die Oxid-Halbleiter-Schicht mit der ersten Kristallstruktur als auch die Oxid-Halbleiter-Schicht mit der zweiten Kristallstruktur trigonale und/oder hexagonale Kristalle enthalten, kann in Richtung der c-Achse ein hexagonales Kristallgitterbild beobachtet werden.
  • Jede aus der Oxid-Halbleiter-Schicht 135b mit der ersten Kristallstruktur und der Oxid-Halbleiter-Schicht 135c mit der zweiten Kristallstruktur ist kein Einkristall, befindet sich nicht vollständig in einem amorphen Zustand und enthält einen Kristallbereich mit c-Achsen-Ausrichtung. Das heißt, jede der Oxid-Halbleiter-Schichten weist einen amorphen Bereich und einen Kristallbereich mit c-Achsen-Ausrichtung auf.
  • Es ist zu beachten, dass der Oxid-Halbleiter-Stapel 135 eine Zwei-Schichten-Struktur aufweist, die die Oxid-Halbleiter-Schicht 135b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 135c mit der zweiten Kristallstruktur enthält, hier kann jedoch ein Drei-Schichten-Oxid-Halbleiter-Stapel ausgebildet werden wie in den Ausführungsformen 3 und 4.
  • Als Nächstes wird ein Verfahren zur Herstellung des Transistors in 15B mit Bezug auf die 16A bis 16D beschrieben.
  • Wie in 16A gezeigt, wird die Oxid-Isolationsschicht 102 über dem Substrat 101 ausgebildet wie in Ausführungsform 1. Als Nächstes wird die Gate-Elektrode 138 über der Oxid-Isolationsschicht 102 ausgebildet. Dann wird die Gate-Isolationsschicht 137 über der Oxid-Isolationsschicht 102 und der Gate-Elektrode 138 ausgebildet. Danach wird das Paar Elektroden 136 über der Gate-Isolationsschicht 137 ausgebildet. Dann wird eine erste Oxid-Halbleiter-Schicht 133b über der Gate-Isolationsschicht 137 und dem Paar Elektroden 136 ausgebildet.
  • Die Gate-Elektrode 138, die Gate-Isolationsschicht 137 und die erste Oxid-Halbleiter-Schicht 133b können soweit erforderlich unter Verwendung von Materialien und Bildungsverfahren ausgebildet werden, die ähnlich denen der Gate-Elektrode 108, der Gate-Isolationsschicht 107 und der zweiten Oxid-Halbleiter-Schicht 103b sind, die in Ausführungsform 3 beschrieben werden.
  • Als Nächstes wird auf eine Weise, die der in Ausführungsform 1 ähnlich ist, die erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung erlaubt es, dass Kristallwachstum von einer Oberfläche der ersten Oxid-Halbleiter-Schicht 133b in Richtung zur Gate-Isolationsschicht 137 beginnt, so dass die erste Oxid-Halbleiter-Schicht 133b eine Oxid-Halbleiter-Schicht 134b mit der ersten Kristallstruktur wird. Die Oxid-Halbleiter-Schicht 134b mit der ersten Kristallstruktur enthält einen Kristall-Bereich mit c-Achsen-Ausrichtung.
  • Als Nächstes wird eine zweite Oxid-Halbleiter-Schicht 133c über der Oxid-Halbleiter-Schicht 134b mit der ersten Kristallstruktur ausgebildet (siehe 16B). Die zweite Oxid-Halbleiter-Schicht 133c kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der dritten Oxid-Halbleiter-Schicht 103c sind, die in Ausführungsform 3 beschrieben wird.
  • Als Nächstes wird auf eine Weise, die der in Ausführungsform 3 ähnlich ist, die zweite Wärmebehandlung durchgeführt. Diese Wärmebehandlung erlaubt es, dass Kristallwachstum von der Grenzfläche zur Oxid-Halbleiter-Schicht 134b mit der ersten Kristallstruktur in Richtung zur zweiten Oxid-Halbleiter-Schicht 133c beginnt, so dass die zweite Oxid-Halbleiter-Schicht 133c eine Oxid-Halbleiter-Schicht 134c mit der zweiten Kristallstruktur wird. Die Oxid-Halbleiter-Schicht 134c mit der zweiten Kristallstruktur enthält einen Kristall-Bereich mit c-Achsen-Ausrichtung (siehe 16C).
  • Durch die oben angegebenen Schritte können die Oxid-Halbleiter-Schicht 134b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 134c mit der zweiten Kristallstruktur ausgebildet werden.
  • Als Nächstes wird eine Maske über der Oxid-Halbleiter-Schicht 134c mit der zweiten Kristallstruktur ausgebildet, und dann werden die Oxid-Halbleiter-Schicht 134b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 134c mit der zweiten Kristallstruktur unter Verwendung der Maske selektiv geätzt, so dass die Oxid-Halbleiter-Schicht 135b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 135c mit der zweiten Kristallstruktur ausgebildet werden. Es ist zu beachten, dass die Oxid-Halbleiter-Schicht 135b mit der ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 135c mit der zweiten Kristallstruktur insgesamt als Oxid-Halbleiter-Stapel 135 bezeichnet werden. Danach wird die Maske entfernt.
  • Als Nächstes kann die Isolationsschicht 139 über der Oxid-Isolationsschicht 102, dem Paar Elektroden 136 und dem Oxid-Halbleiter-Stapel 135 ausgebildet werden (siehe 16D).
  • Die Isolationsschicht 139 kann soweit erforderlich unter Verwendung eines Materials und eines Bildungsverfahrens ausgebildet werden, die ähnlich denen der Isolationsschicht 109 sind, die in Ausführungsform 3 beschrieben wird.
  • Durch die oben angegebenen Schritte kann ein Transistor hergestellt werden, dessen Kanalbereich einen Oxid-Halbleiter-Stapel enthält, der Kristalle enthält, die hexagonale Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung aufweisen.
  • Es ist zu beachten, dass in dieser Ausführungsform ein Transistor mit geätztem Kanal beschrieben wird; diese Ausführungsform kann jedoch auf einen Transistor mit geschütztem Kanal angewendet werden.
  • Der Oxid-Halbleiter-Stapel weist eine hohe Kristallinität und Ebenheit in einem Bereich in der Nähe der Grenzfläche mit der Gate-Isolationsschicht auf, und weist somit stabile elektrische Eigenschaften auf; folglich kann ein sehr zuverlässiger Transistor erhalten werden. Der Oxid-Halbleiter-Stapel, der einen Kristallbereich mit hexagonalen Bindungen in der a-b-Ebene und eine trigonale und/oder hexagonale Struktur mit c-Achsen-Ausrichtung enthält, wird für einen Kanalbereich eines Transistors benutzt, wodurch ein Transistor, in dem die Änderung der Schwellenspannung zwischen vor und nach einer Lichteinstrahlung oder einem an dem Transistor durchgeführten Vorspannungs-Temperatur-Belastungstest (bias-temperature stress (BT) test) klein ist und der stabile elektrische Eigenschaften aufweist, hergestellt werden kann.
  • Es ist zu beachten, dass diese Ausführungsform mit jeder der anderen Ausführungsformen soweit erforderlich kombiniert werden kann.
  • (Ausführungsform 7)
  • In dieser Ausführungsform wird der Fall beschrieben, in dem der in einer der Ausführungsformen 1 bis 6 beschriebene Transistor eine Vielzahl von Gate-Elektroden aufweist. Obwohl in dieser Ausführungsform der in Ausführungsform 5 beschriebene Transistor verwendet wird, kann diese Ausführungsform soweit erforderlich auf die in den Ausführungsformen 1 bis 4 und in Ausführungsform 6 beschriebenen Transistoren angewendet werden.
  • Auf eine Weise ähnlich der in Ausführungsform 5 wird die Oxid-Isolationsschicht 102 über dem Substrat 101 ausgebildet, und eine erste Gate-Elektrode 148a und eine erste Gate-Isolationsschicht 147a werden über der Oxid-Isolationsschicht 102 ausgebildet, wie in 17 gezeigt. Dann werden der Oxid-Halbleiter-Stapel 125, in dem die Oxid-Halbleiter-Schicht 125b mit einer ersten Kristallstruktur und die Oxid-Halbleiter-Schicht 125c mit einer zweiten Kristallstruktur gestapelt sind, das Paar Elektroden 126 und eine zweite Gate-Isolationsschicht 147b über der ersten Gate-Isolationsschicht 147a ausgebildet.
  • Als Nächstes wird eine zweite Gate-Elektrode 148b über der zweiten Gate-Isolationsschicht 147b in einem Bereich ausgebildet, der mit dem Oxid-Halbleiter-Stapel 125 überlappt. Die Isolationsschicht 129 kann über der zweiten Gate-Isolationsschicht 147b und der zweiten Gate-Elektrode 148b als Schutzschicht ausgebildet werden.
  • Die erste Gate-Elektrode 148a und die zweite Gate-Elektrode 148b können auf eine Weise ausgebildet werden, die der der in Ausführungsform 1 beschriebenen Gate-Elektrode 108 ähnlich ist.
  • Die erste Gate-Isolationsschicht 147a und die zweite Gate-Isolationsschicht 147b können auf eine Weise ausgebildet werden, die der der in Ausführungsform 1 beschriebenen Gate-Isolationsschicht 107 ähnlich ist.
  • Die erste Gate-Elektrode 148a und die zweite Gate-Elektrode 148b können miteinander verbunden sein. In diesem Fall weisen die erste Gate-Elektrode 148a und die zweite Gate-Elektrode 148b dasselbe Potential auf, und Kanalbereiche werden auf der Seite der ersten Gate-Elektrode 148a und der Seite der zweiten Gate-Elektrode 148b des Oxid-Halbleiter-Stapels 125 ausgebildet, und dadurch können der Durchlassstrom und die Feldeffekt-Beweglichkeit des Transistors erhöht werden.
  • Alternativ ist es auch möglich, dass die erste Gate-Elektrode 148a und die zweite Gate-Elektrode 148b nicht miteinander verbunden sind und mit unterschiedlichen Potentialen versorgt werden. In diesem Fall kann die Schwellenspannung des Transistors gesteuert werden.
  • In dieser Ausführungsform ist das Paar Elektroden 126 zwischen dem Oxid-Halbleiter-Stapel 125 und der zweiten Gate-Isolationsschicht 147b ausgebildet, aber das Paar Elektroden 126 kann zwischen der ersten Gate-Isolationsschicht 147a und dem Oxid-Halbleiter-Stapel 125 ausgebildet sein.
  • Durch die oben angegebenen Schritte kann ein Transistor hergestellt werden, der eine Vielzahl von Gate-Elektroden aufweist.
  • (Ausführungsform 8)
  • In dieser Ausführungsform wird nachstehend eine Ausführungsform beschrieben, in der eine Anzeigevorrichtung hergestellt wird, die mindestens einen Teil eines Treiber-Schaltkreises enthält und bei der ein Transistor in einem Bildpunkt-Teil angeordnet und über einem Substrat vorgesehen ist.
  • Ein Transistor, der in einem Bildpunkt-Teil angeordnet ist, wird gemäß einer der Ausführungsformen 1 bis 7 ausgebildet. Ferner ist der in jeder der Ausführungsformen 1 bis 7 beschriebene Transistor ein N-Kanal-Transistor, und somit wird ein Teil eines Treiber-Schaltkreises, der unter Verwendung von N-Kanal-Transistoren unter Treiber-Schaltkreisen ausgebildet werden kann, über demselben Substrat ausgebildet wie der Transistor in dem Bildpunkt-Teil.
  • 18A ist eine Ausführungsform eines Blockdiagramms einer Anzeigevorrichtung mit aktiver Matrix. Über einem Substrat 5300 in der Anzeigevorrichtung sind ein Bildpunkt-Teil 5301, ein erster Abtastzeilen-Treiber-Schaltkreis 5302, ein zweiter Abtastzeilen-Treiber-Schaltkreis 5303 und ein Signalleitungs-Treiber-Schaltkreis 5304 vorgesehen. In dem Bildpunkt-Teil 5301 ist eine Vielzahl von Signalleitungen angeordnet, die sich von dem Signalleitungs-Treiber-Schaltkreis 5304 erstrecken, und eine Vielzahl von Abtastzeilen, die sich vom ersten Abtastzeilen-Treiber-Schaltkreis 5302 und vom zweiten Abtastzeilen-Treiber-Schaltkreis 5303 erstrecken, ist angeordnet. Es ist zu beachten, dass Bildpunkte, die Anzeigelemente enthalten, in einer Matrixform in entsprechenden Bereichen vorgesehen sind, wo die Abtastzeilen und die Signalleitungen sich kreuzen. Ferner ist das Substrat 5300 in der Anzeigevorrichtung mit einem Zeitsteuerungs-Schaltkreis (auch als Controller oder Controller-IC bezeichnet) über einen Verbindungsbereich verbunden, wie zum Beispiel eine flexible gedruckte Leiterplatte (flexible printed circuit, FPC)
  • In 18A sind der erste Abtastzeilen-Treiber-Schaltkreis 5302, der zweite Abtastzeilen-Treiber-Schaltkreis 5303 und der Signalleitungs-Treiber-Schaltkreis 5304 über demselben Substrat 5300 als Bildpunkt-Teil 5301 ausgebildet. Folglich ist die Anzahl von Bauelementen eines Treiber-Schaltkreises und dergleichen, die außen vorgesehen sind, verringert, so dass eine Kostenreduktion erzielt werden kann. Wenn der Treiber-Schaltkreis außerhalb des Substrats 5300 vorgesehen ist, müssen ferner die Verdrahtungen verlängert werden und die Anzahl der Verdrahtungs-Verbindungen würde sich erhöhen. Wenn der Treiber-Schaltkreis jedoch über dem Substrat 5300 vorgesehen ist, kann die Anzahl von Verdrahtungs-Verbindungen verringert werden. Folglich kann eine Verbesserung der Zuverlässigkeit und der Produktionsausbeute erzielt werden.
  • 18B zeigt eine Ausführungsform einer Schaltkreis-Konfiguration des Bildpunkt-Teils. Hier ist ein Bildpunkt-Aufbau eines VA-Flüssigkristall-Anzeige-Panels gezeigt.
  • Bei diesem Bildpunkt-Aufbau ist eine Vielzahl von Bildpunkt-Elektroden in einem Bildpunkt enthalten, und ein Transistor ist mit jeder der Bildpunkt-Elektroden verbunden. Die Transistoren werden durch unterschiedliche Gate-Signale angesteuert. Das heißt, Signale, die an einzelne Bildpunkt-Elektroden in einem Mehrbereichs-Bildpunkt angelegt werden, werden unabhängig gesteuert.
  • Eine Gate-Verdrahtung 602 eines Transistors 628 und eine Gate-Verdrahtung 603 eines Transistors 629 sind getrennt, so dass unterschiedliche Signale daran angelegt werden können. Im Gegensatz dazu wird eine Source- oder Drain-Elektrode 616, die als Datenleitung dient, gemeinsam für den Transistor 628 und den Transistor 629 benutzt. Als jeder der Transistoren 628 und 629 kann jeder der in den Ausführungsformen 1 bis 7 beschriebenen Transistoren soweit erforderlich benutzt werden.
  • Eine erste Bildpunkt-Elektrode und eine zweite Bildpunkt-Elektrode weisen unterschiedliche Formen auf und sind durch einen Schlitz getrennt. Die zweite Bildpunkt-Elektrode ist so vorgesehen, dass sie die Außenseite der ersten Bildpunkt-Elektrode umgibt, die eine V-Form aufweist. Die Zeitsteuerung der angelegten Spannung variiert zwischen der ersten Bildpunkt-Elektrode und der zweiten Bildpunkt-Elektrode durch den Transistor 628 und den Transistor 629, um die Ausrichtung des Flüssigkristalls zu steuern. Der Transistor 628 ist mit der Gate-Verdrahtung 602 verbunden, und der Transistor 629 ist mit der Gate-Verdrahtung 603 verbunden. Wenn unterschiedliche Gate-Signale an die Gate-Verdrahtung 602 und die Gate-Verdrahtung 603 angelegt werden, können die Betriebszeiten des Transistors 628 und des Transistors 629 variiert werden.
  • Ferner wird unter Verwendung einer Kondensator-Verdrahtung 690, einer Gate-Isolationsschicht als Dielektrikum und einer Kondensator-Elektrode, die elektrisch mit der ersten Bildpunkt-Elektrode oder der zweiten Bildpunkt-Elektrode verbunden ist, ein Speicherkondensator ausgebildet.
  • Die erste Bildpunkt-Elektrode, eine Flüssigkristall-Schicht und eine Gegenelektrode überlappen einander, um ein erstes Flüssigkristall-Element 651 auszubilden. Die zweite Bildpunkt-Elektrode, die Flüssigkristall-Schicht und die Gegenelektrode überlappen einander, um ein zweites Flüssigkristall-Element 652 auszubilden. Die Bildpunkt-Struktur ist eine Mehrbereichs-Struktur, in der das erste Flüssigkristall-Element 651 und das zweite Flüssigkristall-Element 652 in einem Bildpunkt vorgesehen sind.
  • Es ist zu beachten, dass die Bildpunkt-Struktur nicht auf die in 18B gezeigte beschränkt ist. Zum Beispiel können ein Schalter, ein Widerstand, ein Kondensator, ein Transistor, ein Sensor oder ein Logik-Schaltkreis zu dem in 18B gezeigten Bildpunkt hinzugefügt werden.
  • In dieser Ausführungsform ist eine Ausführungsform eines VA-Flüssigkristall-Anzeige-Panels gezeigt; eine Ausführungsform der vorliegenden Erfindung ist jedoch nicht speziell darauf beschränkt und kann auf verschiedene Formen von Flüssigkristall-Anzeige-Vorrichtungen angewendet werden. Zum Beispiel kann als ein Verfahren zur Verbesserung des Betrachtungswinkels eine Ausführungsform der vorliegenden Erfindung auf einen Modus mit seitlichem elektrischen Feld angewendet werden (auch als IPS-Modus bezeichnet), bei dem ein elektrisches Feld in horizontaler Richtung zur Hauptoberfläche eines Substrats an eine Flüssigkristall-Schicht angelegt wird.
  • Zum Beispiel ist es vorzuziehen, Flüssigkristalle zu verwenden, die eine blaue Phase zeigen, für die bei einem IPS-Flüssigkristall-Anzeige-Panel eine Justierungs-Schicht nicht erforderlich ist. Eine blaue Phase ist eine der Flüssigkristall-Phasen, die direkt bevor eine cholesterische Phase in eine isotrope Phase wechselt, erscheint, während die Temperatur des cholesterischen Flüssigkristalls erhöht wird. Da die blaue Phase nur in einem schmalen Temperaturbereich erscheint, wird eine Flüssigkristall-Zusammensetzung, bei der ein chiraler Stoff gemischt ist, für die Flüssigkristall-Schicht des Flüssigkristall-Elements benutzt, um den Temperaturbereich zu verbessern. Die Flüssigkristall-Zusammensetzung, die einen Flüssigkristall, der eine blaue Phase zeigt, und einen chiralen Stoff enthält, weist eine kurze Ansprechzeit von 1 Millisekunde oder weniger auf, und weist optische Isotropie auf, die den Justierungsprozess unnötig und die Abhängigkeit vom Betrachtungswinkel klein macht.
  • Ferner kann um die Bewegtbild-Eigenschaften einer Flüssigkristall-Anzeige-Vorrichtung zu verbessern, ein Ansteuerverfahren (z. B. ein feldsequentielles Verfahren) eingesetzt werden, bei dem eine Vielzahl von lichtemittierenden Dioden (LEDs) oder eine Vielzahl von EL-Lichtquellen als Hintergrundbeleuchtung verwendet wird, um eine Flächen-Lichtquelle auszubilden, und jede Lichtquelle der Flächen-Lichtquelle unabhängig auf eine gepulste Art in einer Bildperiode angesteuert wird. Als Flächen-Lichtquelle können drei oder mehr Arten von LEDs verwendet werden, oder es kann eine LED verwendet werden, die weißes Licht abstrahlt. In dem Fall, in dem drei oder mehr Arten von Lichtquellen, die verschiedene Farben abstrahlen (z. B. Lichtquellen mit rot (R), grün (G) und blau (B)) als Flächen-Lichtquelle verwendet werden, können farbige Anzeigen ohne ein Farbfilter durchgeführt werden. Ferner werden in dem Fall, in dem eine weißes Licht abstrahlende LED als Flächen-Lichtquelle benutzt wird, farbige Anzeigen mit einem Farbfilter durchgeführt. Da eine Vielzahl von LEDs unabhängig gesteuert werden kann, kann die Lichtemissions-Zeitsteuerung von LEDs mit der Zeitsteuerung synchronisiert werden, mit der die Flüssigkristall-Schicht optisch moduliert wird. Die LEDs können teilweise ausgeschaltet werden, und somit kann die Stromaufnahme teilweise verringert werden, wenn ein Bild angezeigt wird, in dem ein großer Bereich auf einem Bildschirm durch einen schwarzen Anzeigebereich belegt ist.
  • 18C zeigt eine Ausführungsform einer Schaltkreis-Konfiguration des Bildpunkt-Teils. Hier ist eine Bildpunkt-Struktur eines Anzeige-Panels unter Verwendung eines organischen EL-Elements gezeigt.
  • In einem organischen EL-Element werden durch Anlegen einer Spannung an ein lichtemittierendes Element Elektronen und Löcher getrennt von einem Paar Elektroden in eine Schicht injiziiert, die einen lichtemittierenden organischen Stoff enthält, und somit fließt Strom. Die Ladungsträger (Elektronen und Löcher) rekombinieren, und somit wird der lichtemittierende organische Stoff angeregt. Der lichtemittierende organische Stoff kehrt aus dem angeregten Zustand zurück in einen Grundzustand, wodurch Licht abgestrahlt wird. Aufgrund eines solchen Mechanismus wird dieses lichtemittierende Element als lichtemittierendes Element mit Stromanregung bezeichnet.
  • 18C zeigt eine Ausführungsform einer Bildpunkt-Struktur, auf die eine digitale Graustufen-Zeitansteuerung angewendet werden kann, als eine Ausführungsform eines Halbleiterbauelementes.
  • Es wird eine Struktur und der Betrieb eines Bildpunktes beschrieben, auf den eine digitale Graustufen-Zeitansteuerung angewendet werden kann. In dieser Ausführungsform wird eine Ausführungsform beschrieben, bei der ein Bildpunkt zwei N-Kanal-Transistoren enthält, die eine Oxid-Halbleiter-Schicht in einem Kanalbereich verwenden.
  • Ein Bildpunkt 6400 enthält einen Schalttransistor 6401, einen Ansteuertransistor 6402, ein lichtemittierendes Element 6404 und einen Kondensator 6403. Eine Gate-Elektrode des Schalttransistors 6401 ist mit einer Abtastzeile 6406 verbunden. Eine erste Elektrode (eine von einer Source-Elektrode und einer Drain-Elektrode) des Schalttransistors 6401 ist mit einer Signalleitung 6405 verbunden. Eine zweite Elektrode (die andere von der Source-Elektrode und der Drain-Elektrode) des Schalttransistors 6401 ist mit einer Gate-Elektrode des Ansteuertransistors 6402 verbunden. Die Gate-Elektrode des Ansteuertransistors 6402 ist über den Kondensator 6403 mit einer Stromversorgungsleitung 6407 verbunden. Eine erste Elektrode des Ansteuertransistors 6402 ist mit der Stromversorgungsleitung 6407 verbunden. Eine zweite Elektrode des Ansteuertransistors 6402 ist mit einer ersten Elektrode (einer Bildpunkt-Elektrode) des lichtemittierenden Elements 6404 verbunden. Eine zweite Elektrode des lichtemittierenden Elements 6404 entspricht einer gemeinsamen Elektrode 6408. Die gemeinsame Elektrode 6408 ist elektrisch mit einer gemeinsamen Potentialleitung verbunden, die über das Substrat vorgesehen ist.
  • Die zweite Elektrode (die gemeinsame Elektrode 6408) des lichtemittierenden Elements 6404 wird auf ein niedriges Stromversorgungs-Potential eingestellt. Es ist zu beachten, dass das niedrige Stromversorgungs-Potential ein Potential ist, dass die Relation erfüllt niedriges Stromversorgungs-Potential < hohes Stromversorgungs-Potential mit Bezug auf das hohe Stromversorgungs-Potential, das an die Stromversorgungsleitung 6407 angelegt wird. Als niedriges Stromversorgungs-Potential kann zum Beispiel Masse (GND) oder 0 V verwendet werden. Eine Potentialdifferenz zwischen dem hohen Stromversorgungs-Potential und dem niedrigen Stromversorgungs-Potential wird an das lichtemittierende Element 6404 angelegt, und Strom wird an das lichtemittierende Element 6404 geliefert, so dass das lichtemittierende Element 6404 Licht abstrahlt. Damit das lichtemittierende Element 6404 Licht abstrahlt, wird jedes Potential so eingestellt, dass die Potentialdifferenz zwischen dem hohen Stromversorgungs-Potential und dem niedrigen Stromversorgungs-Potential größer oder gleich der Schwellenspannung in Durchlassrichtung des lichtemittierenden Elements 6404 ist.
  • Es ist zu beachten, dass die Gate-Kapazität des Ansteuertransistors 6402 als Ersatz für den Kondensator 6403 verwendet werden kann, so dass der Kondensator 6403 weggelassen werden kann. Die Gate-Kapazität des Ansteuertransistors 6402 kann zwischen dem Kanalbereich und der Gate-Elektrode ausgebildet sein.
  • In dem Fall eines Ansteuerverfahrens durch Spannungseingabe wird ein Videosignal an die Gate-Elektrode des Ansteuertransistors 6402 angelegt, so dass der Ansteuertransistor 6402 entweder ausreichend eingeschaltet oder ausreichend ausgeschaltet ist. Das heißt, der Ansteuertransistor 6402 arbeitet in einem linearen Bereich, und somit wird eine Spannung, die größer ist als die Spannung der Stromversorgungsleitung 6407 an die Gate-Elektrode des Ansteuertransistors 6402 angelegt. Es ist zu beachten, dass eine Spannung, die größer oder gleich (Spannung der Stromversorgungsleitung + Vth des Ansteuertransistors 6402) ist, an die Signalleitung 6405 angelegt wird.
  • In dem Fall, dass anstelle der digitalen Graustufen-Zeitansteuerung eine analoge Graustufen-Ansteuerung durchgeführt wird, kann derselbe Bildpunkt-Aufbau wie in 18C benutzt und der Signaleingang geändert werden.
  • In dem Fall, dass eine analoge Graustufen-Ansteuerung durchgeführt wird, wird eine Spannung größer oder gleich der Summe der Durchlassspannung des lichtemittierenden Elements 6404 und Vth des Ansteuertransistors 6402 an die Gate-Elektrode des Ansteuertransistors 6402 angelegt. Die Durchlassspannung des lichtemittierenden Elements 6404 ist die Spannung, bei der eine gewünschte Helligkeit erhalten wird, und ist mindestens die Schwellenspannung in Durchlassrichtung. Durch Eingabe eines Videosignals, das es ermöglicht, dass der Ansteuertransistor 6402 in einem Sättigungsbereich arbeitet, kann Strom an das lichtemittierende Element 6404 geliefert werden. Damit der Ansteuertransistor 6402 in dem Sättigungsbereich arbeitet, wird das Potential der Stromversorgungsleitung 6407 so eingestellt, dass es größer ist als das Gate-Potential des Ansteuertransistors 6402. Wenn ein analoges Videosignal benutzt wird, ist es möglich, Strom an das lichtemittierende Element 6404 entsprechend dem Videosignal zu liefern und eine analoge Graustufen-Ansteuerung durchzuführen.
  • Es ist zu beachten, dass die Bildpunkt-Struktur nicht auf die in 18C gezeigte beschränkt ist. Zum Beispiel können ein Schalter, ein Widerstand, ein Kondensator, ein Sensor, ein Transistor oder ein Logik-Schaltkreis zu dem in 18C gezeigten Bildpunkt hinzugefügt werden.
  • Als Nächstes werden Strukturen eines lichtemittierenden Elements mit Bezug auf die Querschnitts-Strukturen eines Bildpunktes, die in den 19A bis 19C gezeigt sind, beschrieben. Hier werden Querschnitts-Strukturen eines Bildpunktes beschrieben, wobei als Beispiel der Fall angenommen wird, dass ein Ansteuertransistor eines lichtemittierenden Elements ein N-Kanal-Transistor ist. Ansteuertransistoren 7011, 7021 und 7001 für lichtemittierende Elemente, die für die in den 19A bis 19C gezeigten Halbleiterbauelemente benutzt werden, können auf eine Weise hergestellt werden, die der für den in einer der Ausführungsformen 1 bis 7 beschriebenen Transistor ähnlich ist.
  • Mindestens eine einer ersten Elektrode und einer zweiten Elektrode des lichtemittierenden Elements wird unter Verwendung einer leitfähigen Schicht ausgebildet, die sichtbares Licht durchlässt, und die Lichtemission wird von dem lichtemittierenden Element entnommen. Konzentriert man die Aufmerksamkeit auf die Richtung, aus der die Lichtemission entnommen wird, können die folgenden Strukturen angegeben werden: eine Struktur mit Emission von oben, bei der die Lichtemission von der Seite eines Substrats entnommen wird, auf der ein lichtemittierendes Element ausgebildet ist, ohne das Substrat zu durchlaufen, über dem das lichtemittierende Element und ein Transistor ausgebildet sind; eine Struktur mit Emission von unten, bei der die Lichtemission durch das Substrat, über dem das lichtemittierende Element ausgebildet ist, von der Seite eines Substrats entnommen wird, auf der ein lichtemittierendes Element nicht ausgebildet ist; und eine Struktur mit doppelter Emission, bei der die Lichtemission sowohl von der Seite des Substrats, auf der das lichtemittierende Element ausgebildet ist, als auch von der anderen Seite des Substrats durch das Substrat entnommen wird. Die in 18C gezeigte Bildpunkt-Konfiguration kann auf ein lichtemittierendes Element angewendet werden, das eine beliebige dieser Strukturen aufweist.
  • Ein lichtemittierendes Element mit einer Struktur mit Emission von unten wird mit Bezug auf 19A beschrieben. Das lichtemittierende Element mit einer Struktur mit Emission von unten strahlt Licht in die durch einen Pfeil in 19A angegebene Richtung ab.
  • In 19A wird eine Ausführungsform gezeigt, bei der der in Ausführungsform 1 beschriebene N-Kanal-Transistor als das lichtemittierende Element ansteuernder Transistor 7011 benutzt wird; eine Ausführungsform der vorliegenden Erfindung ist jedoch nicht speziell darauf beschränkt.
  • In 19A sind eine EL-Schicht 7014 und eine zweite Elektrode 7015 in dieser Reihenfolge über einer ersten Elektrode 7017 gestapelt, die lichtdurchlässig ist und die elektrisch mit einer Source-Elektrode oder einer Drain-Elektrode des das lichtemittierende Element ansteuernden Transistors 7011 verbunden ist.
  • Die erste Elektrode 7017 wird unter Verwendung einer leitfähigen Schicht ausgebildet, die sichtbares Licht durchlässt. Für die leitfähige Schicht, die sichtbares Licht durchlässt, können zum Beispiel Indium-Oxid, das Wolfram-Oxid enthält, Indium-Zink-Oxid, das Wolfram-Oxid enthält, Indium-Oxid, das Titan-Oxid enthält, Indium-Zinn-Oxid, das Titan-Oxid enthält, Indium-Zinn-Oxid (im Folgenden als ITO bezeichnet), Indium-Zink-Oxid oder Indium-Zinn-Oxid, dem Siliziumoxid hinzugefügt wurde, benutzt werden. Ferner kann auch eine Metall-Dünnschicht mit einer Dicke, die groß genug ist, dass Licht durchgelassen wird (vorzugsweise 5 nm bis 30 nm) benutzt werden. Zum Beispiel kann eine Aluminium-Schicht mit einer Dicke von 20 nm über einer anderen leitfähigen Schicht, die lichtdurchlässig ist, gestapelt werden.
  • Für die zweite Elektrode 7015 wird vorzugsweise ein Material benutzt, welches das von der EL-Schicht 7014 emittierte Licht effizient reflektiert, wobei in diesem Fall der Lichtentnahme-Wirkungsgrad verbessert werden kann. Es ist zu beachten, dass die zweite Elektrode 7015 eine gestapelte Schichtenstruktur aufweisen kann. Zum Beispiel können eine leitfähige Schicht, die sichtbares Licht durchlässt, die auf der Seite in Kontakt zu der EL-Schicht 7014 ausgebildet ist, und eine Licht blockierende Schicht 7016 gestapelt sein. Als Licht blockierende Schicht, obwohl eine Metallschicht oder dergleichen, die das von der EL-Schicht emittierte Licht effizient reflektiert, vorzuziehen ist, kann zum Beispiel ein Kunstharz oder dergleichen, dem ein schwarzes Pigment hinzugefügt wurde, ebenfalls benutzt werden.
  • Es ist zu beachten, dass eine von erster Elektrode 7017 und zweiter Elektrode 7015 als Anode dient, und die andere als Kathode dient. Es ist vorzuziehen, ein Material mit einer hohen Austrittsarbeit für die Elektrode zu verwenden, die als Anode dient, und ein Material mit einer kleinen Austrittsarbeit für die Elektrode zu verwenden, die als Kathode dient.
  • Als Material mit einer hohen Austrittsarbeit kann zum Beispiel ZrN, Ti, W, Ni, Pt, Cr, ITO oder In-Zn-O benutzt werden. Als Material mit einer kleinen Austrittsarbeit kann ein Alkalimetall, wie Li oder Cs, ein Erdalkalimetall wie Mg, Ca oder Sr, eine Legierung, die eines davon enthält (wie etwa Mg:Ag oder Al:Li), ein Seltenerdmetall wie Yb oder Er oder dergleichen benutzt werden.
  • Es ist zu beachten, dass es bei einem Vergleich des Stromverbrauchs vorzuziehen ist, dass die erste Elektrode 7017 als Kathode dient und die zweite Elektrode 7015 als Anode dient, weil der Anstieg der Spannung eines Ansteuerungs-Schaltkreis-Teils unterdrückt werden kann und der Stromverbrauch verringert werden kann.
  • Die EL-Schicht 7014 enthält mindestens eine lichtemittierende Schicht und kann entweder eine einzelne Schicht oder ein Stapel aus mehreren Schichten sein. Als die Struktur, in der eine Vielzahl von Schichten gestapelt ist, kann eine Struktur als Ausführungsform angegeben werden, in der eine Anode, eine Loch-Injektions-Schicht, eine Loch-Transport-Schicht, eine lichtemittierende Schicht, eine Elektron-Transport-Schicht und eine Elektron-Injektions-Schicht in dieser Reihenfolge gestapelt sind. Es ist zu beachten, dass alle dieser Schichten notwendigerweise in der EL-Schicht 7014 vorgesehen sind, und jede dieser Schichten doppelt oder mehrfach vorgesehen sein kann. Außerdem kann eine andere Komponente, wie eine Elektron-Weitergabe-Schicht soweit erforderlich zusätzlich zu einer Ladungserzeugungs-Schicht als Zwischenschicht hinzugefügt werden.
  • An einem lichtemittierenden Element 7012 ist eine Trennwand 7019 vorgesehen, die einen Rand der ersten Elektrode 7017 bedeckt. Als Trennwand 7019 kann eine anorganische Isolationsschicht oder eine organische Polysiloxan-Schicht zusätzlich zu einer organischen Kunstharz-Schicht aus Polyimid, Acryl, Polyamid, Epoxyd oder dergleichen angewendet werden. Es ist insbesondere vorzuziehen, dass die Trennwand 7019 unter Verwendung eines fotoempfindlichen Kunstharz-Materials ausgebildet wird, so dass eine Seitenfläche der Trennwand 7019 als geneigte Fläche mit einer kontinuierlichen Krümmung ausgebildet wird. In dem Fall, dass ein fotoempfindliches Kunstharz-Material für die Trennwand 7019 benutzt wird, kann ein Schritt des Ausbildens einer Fotolack-Maske weggelassen werden. Ferner kann die Trennwand unter Verwendung einer anorganischen Isolationsschicht ausgebildet werden. Wenn die anorganische Isolationsschicht für die Trennwand benutzt wird, kann die Menge an Feuchtigkeit in der Trennwand verringert werden.
  • Es ist zu beachten, dass eine Farbfilter-Schicht 7033 zwischen dem lichtemittierenden Element 7012 und einem Substrat 7010 vorgesehen ist (siehe 19A). Es wird eine Struktur zum Emittieren von weißem Licht für das lichtemittierende Element 7012 eingesetzt, wodurch das vom lichtemittierenden Element 7012 emittierte Licht die Farbfilter-Schicht 7033 durchläuft und dann eine Isolationsschicht 7032, eine Gate-Isolationsschicht 7031, eine Oxid-Isolationsschicht 7030 und das Substrat 7010 durchläuft, um nach außen emittiert zu werden.
  • Es können mehrere Arten der Farbfilter-Schicht 7033 ausgebildet werden. Zum Beispiel können eine rote Farbfilter-Schicht, eine blaue Farbfilter-Schicht, eine grüne Farbfilter-Schicht in entsprechenden Bildpunkten vorgesehen sein. Es ist zu beachten, dass die Farbfilter-Schicht 7033 durch ein Tröpfchen-Abgabe-Verfahren ausgebildet wird, wie ein Tintenstrahlverfahren, ein Druckverfahren, ein Ätzverfahren unter Verwendung eines Fotolithografie-Verfahrens oder dergleichen.
  • Die Farbfilter-Schicht 7033 wird durch eine Überzugs-Schicht 7034 bedeckt, und ferner wird eine Schutz-Isolationsschicht 7035 darüber ausgebildet. Es ist zu beachten, dass die Überzugs-Schicht 7034, die eine geringe Dicke aufweist, in 19A gezeigt wird; die Überzugs-Schicht 7034 unter Verwendung eines Kunstharz-Materials, wie eines Acryl-Harzes ausgebildet wird und die Funktion aufweist, die Unebenheit durch die Farbfilter-Schicht 7033 zu verringern.
  • Ein Kontaktloch, das in der Isolationsschicht 7032, der Farbfilter-Schicht 7033, der Überzugs-Schicht 7034 und der Schutz-Isolationsschicht 7035 ausgebildet ist und die Drain-Elektrode erreicht, befindet sich in einer Position, die sich mit der Trennwand 7019 überlappt.
  • Als Nächstes wird ein lichtemittierendes Element mit einer Struktur mit doppelter Emission mit Bezug auf 19B beschrieben. Das lichtemittierende Element mit einer Struktur mit doppelter Emission strahlt Licht in die durch Pfeile in 19B angegebenen Richtungen ab.
  • In 19B wird eine Ausführungsform gezeigt, bei der der in Ausführungsform 1 beschriebene N-Kanal-Transistor als das lichtemittierende Element ansteuernder Transistor 7021 benutzt wird; eine Ausführungsform der vorliegenden Erfindung ist jedoch nicht speziell darauf beschränkt.
  • In 19B sind eine EL-Schicht 7024 und eine zweite Elektrode 7025 in dieser Reihenfolge über einer ersten Elektrode 7027 gestapelt, die lichtdurchlässig ist und die elektrisch mit einer Source-Elektrode oder einer Drain-Elektrode des das lichtemittierende Element ansteuernden Transistors 7021 verbunden ist.
  • Die erste Elektrode 7027 und die zweite Elektrode 7025 sind jeweils unter Verwendung einer leitfähigen Schicht ausgebildet, die sichtbares Licht durchlässt. Das Material, das für die erste Elektrode 7017 in 19A benutzt werden kann, kann für die leitfähige Schicht verwendet werden, die sichtbares Licht durchlässt. Somit wird für Einzelheiten auf die Beschreibung der ersten Elektrode 7017 Bezug genommen.
  • Es ist zu beachten, dass eine von erster Elektrode 7027 und zweiter Elektrode 7025 als Anode dient, und die andere als Kathode dient. Es ist vorzuziehen, ein Material mit einer hohen Austrittsarbeit für die Elektrode zu verwenden, die als Anode dient, und ein Material mit einer kleinen Austrittsarbeit für die Elektrode zu verwenden, die als Kathode dient.
  • Die EL-Schicht 7024 kann entweder eine einzelne Schicht oder ein Stapel aus mehreren Schichten sein. Für die EL-Schicht 7024 können der Aufbau und das Material verwendet werden, die für die EL-Schicht 7014 in 19A benutzt werden können. Somit wird für Einzelheiten auf die Beschreibung der EL-Schicht 7014 Bezug genommen.
  • An einem lichtemittierenden Element 7022 ist eine Trennwand 7029 vorgesehen, die einen Rand der ersten Elektrode 7027 bedeckt. Für die Trennwand 7029 können der Aufbau und das Material verwendet werden, die für die Trennwand 7019 in 19A benutzt werden können. Somit wird für Einzelheiten auf die Beschreibung der Trennwand 7019 Bezug genommen.
  • Außerdem wird in der in 19B gezeigten Element-Struktur Licht vom lichtemittierenden Element 7022 sowohl zur Seite der zweiten Elektrode 7025, als auch zur Seite der ersten Elektrode 7027 emittiert, wie durch die Pfeile gezeigt, und Licht, das zur Seite der ersten Elektrode 7027 emittiert wird, durchläuft eine Isolationsschicht 7042, eine Gate-Isolationsschicht 7041, eine Oxid-Isolationsschicht 7040 und ein Substrat 7020, um nach außen emittiert zu werden.
  • In dem in 19B gezeigten Aufbau sind zum Durchführen der Vollfarbanzeige das lichtemittierende Element 7022, eines der dem lichtemittierenden Element 7022 benachbarten lichtemittierenden Elemente und das andere der lichtemittierenden Elemente zum Beispiel ein grünes Licht emittierendes Element, ein rotes Licht emittierendes Element, bzw. ein blaues Licht emittierendes Element. Alternativ kann eine lichtemittierende Anzeige-Vorrichtung, die zur Vollfarbanzeige in der Lage ist, hergestellt werden, indem vier Arten von lichtemittierenden Elementen benutzt werden, die ein weißes Licht emittierendes Element zusätzlich zu den drei Arten lichtemittierender Elemente umfassen.
  • Als Nächstes wird ein lichtemittierendes Element mit einer Struktur mit Emission von oben mit Bezug auf 19C beschrieben. Das lichtemittierende Element mit einer Struktur mit Emission von oben strahlt Licht in die durch Pfeile in 19C angegebene Richtung ab.
  • In 19C wird eine Ausführungsform gezeigt, bei der der in Ausführungsform 1 beschriebene N-Kanal-Transistor als das lichtemittierende Element ansteuernder Transistor 7001 benutzt wird; eine Ausführungsform der vorliegenden Erfindung ist jedoch nicht speziell darauf beschränkt.
  • In 19C sind eine EL-Schicht 7004 und eine zweite Elektrode 7005 in dieser Reihenfolge über einer ersten Elektrode 7003 gestapelt, die elektrisch mit einer Source-Elektrode oder einer Drain-Elektrode des das lichtemittierende Element ansteuernden Transistors 7001 verbunden ist.
  • Für die erste Elektrode 7003 wird vorzugsweise ein Material benutzt, welches das von der EL-Schicht 7004 emittierte Licht effizient reflektiert, wobei in diesem Fall der Lichtentnahme-Wirkungsgrad verbessert werden kann. Es ist zu beachten, dass die erste Elektrode 7003 eine gestapelte Schichtenstruktur aufweisen kann. Zum Beispiel kann eine leitfähige Schicht, die sichtbares Licht durchlässt, die auf der Seite in Kontakt zu der EL-Schicht 7004 ausgebildet ist, über einer Licht blockierenden Schicht gestapelt werden. Als Licht blockierende Schicht, obwohl eine Metallschicht oder dergleichen, die das von der EL-Schicht emittierte Licht effizient reflektiert, vorzuziehen ist, kann zum Beispiel ein Kunstharz oder dergleichen, dem ein schwarzes Pigment hinzugefügt wurde, ebenfalls benutzt werden.
  • Die zweite Elektrode 7005 wird unter Verwendung einer leitfähigen Schicht ausgebildet, die sichtbares Licht durchlässt. Das Material, das für die erste Elektrode 7017 in 19A benutzt werden kann, kann für die leitfähige Schicht verwendet werden, die sichtbares Licht durchlässt. Somit wird für Einzelheiten auf die Beschreibung der ersten Elektrode 7017 Bezug genommen.
  • Es ist zu beachten, dass eine von erster Elektrode 7003 und zweiter Elektrode 7005 als Anode dient, und die andere als Kathode dient. Es ist vorzuziehen, ein Material mit einer hohen Austrittsarbeit für die Elektrode zu verwenden, die als Anode dient, und ein Material mit einer kleinen Austrittsarbeit für die Elektrode zu verwenden, die als Kathode dient.
  • Die EL-Schicht 7004 kann entweder eine einzelne Schicht oder ein Stapel aus mehreren Schichten sein. Für die EL-Schicht 7004 können der Aufbau und das Material verwendet werden, die für die EL-Schicht 7014 in 19A benutzt werden können. Somit wird für Einzelheiten auf die Beschreibung der EL-Schicht 7014 Bezug genommen.
  • An einem lichtemittierenden Element 7002 ist eine Trennwand 7009 vorgesehen, die einen Rand der ersten Elektrode 7003 bedeckt. Für die Trennwand 7009 können der Aufbau und das Material verwendet werden, die für die Trennwand 7019 in 19A benutzt werden können. Somit wird für Einzelheiten auf die Beschreibung der Trennwand 7019 Bezug genommen.
  • In 19C ist die Source-Elektrode oder die Drain-Elektrode des das lichtemittierende Element ansteuernden Transistors 7001 elektrisch durch ein Kontaktloch, das in einer Gate-Isolationsschicht 7051, einer Schutz-Isolationsschicht 7052 und einer Isolationsschicht 7055 vorgesehen ist, mit der ersten Elektrode 7003 verbunden. Eine Planarisierungs-Isolationsschicht 7053 kann unter Verwendung eines Polyimids, Acryls, Benzocyclobutens, Polyamids oder Epoxyds ausgebildet werden. Außer solchen Kunstharz-Materialien können ein Material mit kleiner Dielektrizitätskonstanten (Material mit kleinem k-Wert), ein auf Siloxan basierendes Kunstharz oder dergleichen verwendet werden. Man beachte, dass die Planarisierungs-Isolationsschicht 7053 ausgebildet werden kann, indem eine Vielzahl von aus diesen Materialien ausgebildeten Isolationsschichten übereinander angeordnet wird. Es besteht keine spezielle Einschränkung für das Verfahren zum Ausbilden der Planarisierungs-Isolationsschicht 7053, und die Planarisierungs-Isolationsschicht 7053 kann abhängig vom Material durch ein Sputter-Verfahren, ein SOG-Verfahren, durch Rotationsbeschichtung, Tauchbeschichtung, Sprühbeschichtung, ein Tröpfchen-Abgabe-Verfahren (wie zum Beispiel ein Tintenstrahl-Verfahren, Siebdruck oder Offset-Druck) oder dergleichen ausgebildet werden.
  • In dem in 19C gezeigten Aufbau sind zum Durchführen der Vollfarbanzeige das lichtemittierende Element 7002, eines der dem lichtemittierenden Element 7002 benachbarten lichtemittierenden Elemente und das andere der lichtemittierenden Elemente zum Beispiel ein grünes Licht emittierendes Element, ein rotes Licht emittierendes Element, bzw. ein blaues Licht emittierendes Element. Alternativ kann eine lichtemittierende Anzeige-Vorrichtung, die zur Vollfarbanzeige in der Lage ist, hergestellt werden, indem vier Arten von lichtemittierenden Elementen benutzt werden, die ein weißes Licht emittierendes Element zusätzlich zu den drei Arten lichtemittierender Elemente umfassen.
  • In der Struktur in 19C kann eine lichtemittierende, zur Vollfarbanzeige fähige Anzeige-Vorrichtung auf eine Weise hergestellt werden, dass alle aus einer Vielzahl von lichtemittierenden Elementen, die angeordnet sind, weiße lichtemittierende Elemente sind, und ein Dichtungs-Substrat mit einem Farbfilter oder dergleichen über dem lichtemittierenden Element 7002 angeordnet ist. Wenn ein Material, das eine einzige Farbe wie weiß zeigt, ausgebildet und mit einem Farbfilter oder einer Farbumwandlungs-Schicht kombiniert wird, kann eine Vollfarbanzeige durchgeführt werden.
  • Natürlich kann eine Anzeige von einfarbigem emittierten Licht ebenfalls durchgeführt werden. Zum Beispiel kann eine Beleuchtungseinrichtung durch Verwendung von weißem emittierten Licht ausgebildet werden, oder eine lichtemittierende Vorrichtung mit Farbbereichen kann durch Verwendung von einfarbigem emittiertem Licht ausgebildet werden.
  • Falls erforderlich kann eine optische Schicht, wie zum Beispiel eine Polarisationsschicht, die eine zirkular polarisierende Platte enthält, vorgesehen sein.
  • Es ist zu beachten, dass ein Beispiel beschrieben wird, in dem ein Transistor, der die Ansteuerung eines lichtemittierenden Elements steuert (ein ein lichtemittierendes Element steuernder Transistor) elektrisch mit dem lichtemittierenden Element verbunden ist; es kann jedoch eine Struktur eingesetzt werden, in der ein Stromsteuerungs-Transistor zwischen dem Ansteuertransistor des lichtemittierenden Elements und dem lichtemittierenden Element angeschlossen ist.
  • Das in dieser Ausführungsform beschriebene Halbleiterbauelement ist nicht auf die in den 19A bis 19C gezeigten Strukturen beschränkt und kann auf verschiedene Weisen auf der Grundlage des Erfindungsgedankens und der Verfahren der vorliegenden Erfindung geändert werden.
  • (Ausführungsform 9)
  • Ein in dieser Beschreibung offenbares Halbleiterbauelement kann auf eine Vielzahl von elektronischen Geräten (einschließlich Spielautomaten) angewendet werden.
  • Beispiele für elektronische Geräte sind Fernsehgeräte (auch als Fernseher oder Fernsehempfänger bezeichnet), ein Monitor eines Computers oder dergleichen, eine Kamera, wie etwa eine Digitalkamera oder eine digitale Videokamera, ein digitaler Bilderrahmen, ein Mobiltelefon (auch als Handy oder Funktelefon bezeichnet), ein tragbarer Spielecomputer, ein tragbares Informations-Endgerät, ein Audio-Wiedergabegerät und ein großer Spielautomat, wie zum Beispiel eine Pachinko-Maschine. Ausführungsformen von elektronischen Geräten, die jeweils die in der oben angegebenen Ausführungsform beschriebene Anzeigevorrichtung enthalten, werden im Folgenden beschrieben.
  • 20A zeigt ein tragbares Informations-Endgerät, das einen Hauptteil 3001, ein Gehäuse 3002, Anzeigeteile 3003a und 3003b und dergleichen enthält. Der Anzeigeteil 3003b ist ein Panel mit einer berührungsempfindlichen Eingabefunktion. Durch Berühren von Tastenfeldern 3004, die auf dem Anzeigeteil 3003b angezeigt werden, kann ein Bildschirm bedient und Text eingegeben werden. Natürlich kann der Anzeigeteil 3003a ein Panel mit einer berührungsempfindlichen Eingabefunktion sein. Der in Ausführungsform 8 beschriebene Flüssigkristall-Bildschirm oder der organische lichtemittierende Bildschirm wird unter Verwendung des in jeder der Ausführungsform 1 bis 7 beschriebenen Transistors als Schaltelement hergestellt und auf den Anzeigeteil 3003a oder 3003b angewendet, wodurch das tragbare Informations-Endgerät erhalten werden kann.
  • Das in 20A gezeigte tragbare Informations-Endgerät kann eine Funktion des Anzeigens verschiedener Arten von Informationen (z. B. ein Standbild, ein Bewegtbild und einen Text); eine Funktion des Anzeigens eines Kalenders, des Datums, der Zeit und dergleichen auf dem Anzeigeteil; eine Funktion des Bedienens oder Änderns der auf dem Anzeigeteil angezeigten Informationen; eine Funktionen des Steuerns der Verarbeitung verschiedener Arten von Software (Programme); und dergleichen aufweisen. Außerdem kann ein externer Anschluss (wie ein Kopfhörer-Anschluss oder ein USB-Anschluss), ein Teil zum Einsetzen eines Speichermediums und dergleichen auf der Rückseite oder an der Seite des Gehäuses vorgesehen sein.
  • Das in 20A gezeigte tragbare Informations-Endgerät kann Daten drahtlos senden und empfangen. Durch drahtlose Kommunikation können gewünschte Buch-Daten oder dergleichen gekauft und von einem elektronischen Buch-Server herunter geladen werden.
  • Ferner kann einer der beiden Anzeigeteile 3003a und 3003b des in 20A gezeigten tragbaren Informations-Endgerätes abgenommen werden, wie in 20B gezeigt. Der Anzeigeteil 3003a kann ein Panel mit einer berührungsempfindlichen Eingabefunktion sein, was zu einer weiteren Gewichtsverringerung bei tragbaren Geräten und zur Bequemlichkeit beiträgt, da das Gerät mit einer Hand bedient werden kann und das Gehäuse 3002 mit der anderen Hand getragen werden kann.
  • Ferner kann das in 20B gezeigte Gehäuse 3002 mit einer Antenne, einer Mikrofon-Funktion oder einer Funktion zur drahtlosen Kommunikation ausgestattet sein, um als Mobiltelefon benutzt zu werden.
  • 20C zeigt eine Ausführungsform eines Mobiltelefons. An einem in 20C gezeigten Mobiltelefon sind ein Anzeigeteil 5001, der in einem Gehäuse untergebracht ist, ein Anzeigebildschirm 5003, der an einem Gelenk 5002 befestigt ist, Bedientasten 5004, ein Lautsprecher, ein Mikrofon und dergleichen vorgesehen.
  • In dem in 20C gezeigten Mobiltelefon 5005 wird der Anzeigebildschirm 5003 geschoben, um sich mit dem Anzeigeteil 5001 zu überlappen, und der Anzeigebildschirm 5003 dient auch als lichtdurchlässige Abdeckung. Der Anzeigebildschirm 5003 ist ein Anzeigebildschirm, der das lichtemittierende Element enthält, das die in 19B in Ausführungsform 8 gezeigte doppelte Emissions-Struktur aufweist, bei der die Lichtemission durch die Fläche, die der Seite des Substrats gegenüber liegt und durch die Fläche auf der Seite des Substrats entnommen wird.
  • Da das lichtemittierende Element mit der doppelten Emissions-Struktur für den Anzeigebildschirm 5003 verwendet wird, kann die Anzeige auch mit dem überlappten Anzeigeteil 5001 durchgeführt werden; daher können sowohl der Anzeigeteil 5001 als auch der Anzeigebildschirm 5003 die Anzeige durchführen, und ein Benutzer kann beide Anzeigen sehen. Der Anzeigebildschirm 5003 ist lichtdurchlässig, und die Ansicht hinter dem Anzeigebildschirm kann gesehen werden. Wenn zum Beispiel eine Karte auf dem Anzeigeteil 5001 angezeigt wird und der Standort des Benutzers unter Verwendung des Anzeigebildschirms 5003 angezeigt wird, kann der aktuelle Standort leicht erkannt werden.
  • In dem Fall, in dem an dem Mobiltelefon 5005 ein Bildsensor vorgesehen ist, um es als Bildtelefon zu benutzen, ist es außerdem möglich, mit mehreren Personen zu sprechen während ihre Gesichter dargestellt werden; daher kann eine Fernsehkonferenz oder dergleichen durchgeführt werden. Wenn zum Beispiel das Gesicht einer einzelnen Person oder die Gesichter mehrerer Personen auf dem Anzeigebildschirm 5003 angezeigt werden und ferner das Gesicht einer anderen Person auf dem Anzeigeteil 5001 angezeigt wird, kann der Benutzer ein Gespräch führen und dabei die Gesichter von zwei oder mehr Personen sehen.
  • Wenn eine berührungsempfindliche Eingabe-Schaltfläche 5006 auf dem Anzeigebildschirm 5003 mit einem Finger oder dergleichen berührt wird, können Daten in das Mobiltelefon 5005 eingegeben werden. Außerdem können Bedienungen, wie das Durchführen von Gesprächen und das Schreiben von Mails durchgeführt werden, indem der Anzeigebildschirm 5003 geschoben wird und die Bedientasten 5004 mit einem Finger oder dergleichen berührt werden.
  • 20D zeigt eine Ausführungsform eines Fernsehgerätes 9600. In dem Fernsehgerät 9600 ist ein Anzeigeteil 9603 in einem Gehäuse 9601 enthalten. Der Anzeigeteil 9603 kann Bilder anzeigen. Hier wird das Gehäuse 9601 durch einen Standfuß 9605 gestützt, in dem eine CPU vorgesehen ist. Wenn der in einer der Ausführungsformen 1 bis 7 beschriebene Transistor auf den Anzeigeteil 9603 angewendet wird, kann das Fernsehgerät 9600 erhalten werden.
  • Das Fernsehgerät 9600 kann durch einen Bedienschalter des Gehäuses 9601 oder eine getrennte Fernbedienung bedient werden. Ferner kann an der Fernbedienung ein Anzeigeteil vorgesehen sein, um Daten anzuzeigen, die von der Fernbedienung ausgegeben werden.
  • Es ist zu beachten, dass an dem Fernsehgerät 9600 ein Empfänger, ein Modem und dergleichen vorgesehen ist. Durch Verwendung des Empfängers können allgemeine Fernsehsendungen empfangen werden. Wenn das Fernsehgerät über das Modem drahtgebunden oder drahtlos mit einem Kommunikationsnetz verbunden ist, können außerdem Datenübertragungen in einer Richtung (von einem Sender zu einem Empfänger) oder in zwei Richtungen (zwischen einem Sender und einem Empfänger, zwischen Empfängern oder dergleichen) durchgeführt werden.
  • Ferner sind an dem Fernsehgerät 9600 ein externer Anschluss 9604, ein Aufzeichnungs- und Wiedergabeteil für Speichermedien 9602 und ein externer Speicher-Steckplatz vorgesehen. Der externe Anschluss 9604 kann mit verschiedenen Arten von Kabeln verbunden werden, wie zum Beispiel einem USB-Kabel, und die Datenkommunikation mit einem Personal-Computer oder dergleichen ist möglich. Ein Platten-Speichermedium kann in den Aufzeichnungs- und Wiedergabeteil für Speichermedien 9602 eingesteckt werden, und auf dem Speichermedium gespeicherte Daten können gelesen werden und Daten können auf das Speichermedium geschrieben werden. Außerdem können ein Bild, ein Video oder dergleichen, die als Daten auf einem externen Speicher 9606 gespeichert sind, der in den externen Speicher-Steckplatz gesteckt ist, auf dem Anzeigeteil 9603 angezeigt werden.
  • Die in dieser Ausführungsform beschriebenen Verfahren, Strukturen und dergleichen können soweit erforderlich mit jedem der in den anderen Ausführungsformen beschriebenen Verfahren, Strukturen und dergleichen kombiniert werden.
  • Erklärung der Bezugszeichen
    • 101: Substrat, 102: Oxid-Isolationsschicht, 103a: Oxid-Halbleiter-Schicht, 103b: Oxid-Halbleiter-Schicht, 103c: Oxid-Halbleiter-Schicht, 104a: Oxid-Halbleiter-Schicht, 104b: Oxid-Halbleiter-Schicht, 104c: Oxid-Halbleiter-Schicht, 105: Oxid-Halbleiter-Stapel, 105a: Oxid-Halbleiter-Schicht, 105b: Oxid-Halbleiter-Schicht, 105c: Oxid-Halbleiter-Schicht, 106: Elektrode, 107: Gate-Isolationsschicht, 108: Gate-Elektrode, 109: Isolationsschicht, 113a: Oxid-Halbleiter-Schicht, 113b: Oxid-Halbleiter-Schicht, 113c: Oxid-Halbleiter-Schicht, 114a: Oxid-Halbleiter-Schicht, 114b: Oxid-Halbleiter-Schicht, 114c: Oxid-Halbleiter-Schicht, 115: Oxid-Halbleiter-Stapel, 115a: Oxid-Halbleiter-Schicht, 115b: Oxid-Halbleiter-Schicht, 115c: Oxid-Halbleiter-Schicht, 116: Elektrode, 117: Gate-Isolationsschicht, 118: Gate-Elektrode, 119: Isolationsschicht, 120: Verdrahtung, 123b: Oxid-Halbleiter-Schicht, 123c: Oxid-Halbleiter-Schicht, 124b: Oxid-Halbleiter-Schicht, 124c: Oxid-Halbleiter-Schicht, 125: Oxid-Halbleiter-Stapel, 125b: Oxid-Halbleiter-Schicht, 125c: Oxid-Halbleiter-Schicht, 126: Elektrode, 127: Gate-Isolationsschicht, 128: Gate-Elektrode, 129: Isolationsschicht, 133b: Oxid-Halbleiter-Schicht, 133c: Oxid-Halbleiter-Schicht, 134b: Oxid-Halbleiter-Schicht, 134c: Oxid-Halbleiter-Schicht, 135: Oxid-Halbleiter-Stapel, 135b: Oxid-Halbleiter-Schicht, 135c: Oxid-Halbleiter-Schicht, 136: Elektrode, 137: Gate-Isolationsschicht, 138: Gate-Elektrode, 139: Isolationsschicht, 147a: Gate-Isolationsschicht, 147b: Gate-Isolationsschicht, 148a: Gate-Elektrode, 148b: Gate-Elektrode, 602: Gate-Verdrahtung, 603: Gate-Verdrahtung, 616: Source- oder Drain-Elektrode, 628: Transistor, 629: Transistor, 651: Flüssigkristall-Element, 652: Flüssigkristall-Element, 690: Kondensator-Verdrahtung, 2000: Kristallstruktur, 2001: Kristallstruktur, 3001: Hauptteil, 3002: Gehäuse, 3003a: Bildschirm-Teil, 3003b: Bildschirm-Teil, 3004: Tastatur-Taste, 5001: Bildschirm-Teil, 5002: Gelenk, 5003: Anzeige-Panel, 5004: Bedientaste, 5005: Mobiltelefon, 5006: Berührungsempfindliche Eingabetaste, 5300: Substrat, 5301: Bildpunkt-Teil, 5302: Abtastzeilen-Ansteuer-Schaltkreis, 5003: Abtastzeilen-Ansteuer-Schaltkreis, 5304: Signalleitungs-Ansteuer-Schaltkreis, 6400: Bildpunkt, 6401: Schalttransistor, 6402: Ansteuertransistor, 6403: Kondensator, 6404: lichtemittierendes Element, 6405: Signalleitung, 6406: Abtastleitung, 6407: Stromversorgungsleitung, 6408: Gemeinsame Elektrode, 7001: Ansteuertransistor für lichtemittierendes Element, 7002: lichtemittierendes Element, 7003: Elektrode, 7004: EL-Schicht, 7005: Elektrode, 7009: Trennwand, 7010: Substrat, 7011: Ansteuertransistor für lichtemittierendes Element, 7012: lichtemittierendes Element, 7014: EL-Schicht, 7015: Elektrode, 7016: Schicht, 7017: Elektrode, 7019: Trennwand, 7020: Substrat, 7021: Ansteuertransistor für lichtemittierendes Element, 7022: lichtemittierendes Element, 7024: EL-Schicht, 7025: Elektrode, 7027: Elektrode, 7029: Trennwand, 7030: Oxid-Isolationsschicht, 7031: Gate-Isolationsschicht, 7032: Isolationsschicht, 7033: Farbfilter-Schicht, 7034: Überzugs-Schicht, 7035: Schutz-Isolationsschicht, 7040: Oxid-Isolationsschicht, 7041: Gate-Isolationsschicht, 7042: Isolationsschicht, 7051: Gate-Isolationsschicht, 7052: Schutz-Isolationsschicht, 7053: Planarisierungs-Isolationsschicht, 7055: Isolationsschicht, 9600: Fernsehgerät, 9601: Gehäuse, 9602: Aufzeichnungs- und Wiedergabeteil für Speichermedium, 9603: Bildschirm-Teil, 9604: externer Anschluss, 9605: Standfuß, und 9606: externer Speicher.
  • Diese Patentanmeldung beruht auf der japanischen Patentanmeldung mit der Seriennummer 2010-267901 , eingereicht beim japanischen Patentamt am 30. November 2010 und der japanischen Patentanmeldung mit der Seriennummer 2010-267896 , eingereicht beim japanischen Patentamt am 30. November 2010, deren gesamter Inhalt hier durch Verweis mit aufgenommen wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-123861 [0005]
    • JP 2007-96055 [0005]
    • JP 275697 [0067]
    • JP 2010-267901 [0385]
    • JP 2010-267896 [0385]
  • Zitierte Nicht-Patentliteratur
    • M. Nakamura, N. Kimizuka und T. Mohri, ”The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350°C”, J. Solid State Chem., 1991, Band 93, Seiten 298–315 [0076]
    • M. Nakamura, N. Kimizuka und T. Mohri, ”The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350°C”, J. Solid State Chem., 1991, Band 93, Seiten 298–315 [0116]
    • M. Nakamura, N. Kimizuka und T. Mohri, ”The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350°C”, J. Solid State Chem., 1991, Band 93, Seiten 298–315 [0183]

Claims (34)

  1. Halbleiterbauelement, umfassend: eine erste Isolationsschicht; eine zweite Isolationsschicht, die sich mit der ersten Isolationsschicht überlappt; einen Stapel aus Halbleiterschichten, die zwischen der ersten Isolationsschicht und der zweiten Isolationsschicht eingefügt sind, wobei der Stapel aus Halbleiterschichten umfasst: eine erste Oxid-Halbleiter-Schicht; und eine zweite Oxid-Halbleiter-Schicht in Kontakt zu der ersten Oxid-Halbleiter-Schicht und eingelegt zwischen der ersten Oxid-Halbleiter-Schicht und der zweiten Isolationsschicht; und eine elektrisch leitfähige Schicht, die sich mit dem Stapel aus Halbleiterschichten mit der dazwischen eingelegten zweiten Isolationsschicht überlappt, wobei eine Konzentration von Stickstoff der zweiten Oxid-Halbleiter-Schicht größer ist als eine Konzentration von Stickstoff der ersten Oxid-Halbleiter-Schicht.
  2. Halbleiterbauelement, umfassend: eine erste Isolationsschicht; eine zweite Isolationsschicht, die sich mit der ersten Isolationsschicht überlappt; einen Stapel aus Halbleiterschichten, die zwischen der ersten Isolationsschicht und der zweiten Isolationsschicht eingefügt sind, wobei der Stapel aus Halbleiterschichten umfasst: eine erste Oxid-Halbleiter-Schicht mit einer ersten Kristallstruktur; und eine zweite Oxid-Halbleiter-Schicht mit einer zweiten Kristallstruktur in Kontakt zu der ersten Oxid-Halbleiter-Schicht und eingelegt zwischen der ersten Oxid-Halbleiter-Schicht und der zweiten Isolationsschicht; und eine elektrisch leitfähige Schicht, die sich mit dem Stapel aus Halbleiterschichten mit der dazwischen eingelegten zweiten Isolationsschicht überlappt, wobei die erste Kristallstruktur eine Nicht-Wurtzit-Struktur oder eine deformierte Struktur einer Nicht-Wurtzit-Struktur ist; und wobei die zweite Kristallstruktur eine Wurtzit-Struktur ist.
  3. Halbleiterbauelement nach Anspruch 2, wobei die erste Kristallstruktur eine aus einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur, einer deformierten Struktur einer YbFe2O4-Struktur und einer deformierten Struktur eines Yb2Fe3O7 ist.
  4. Halbleiterbauelement nach Anspruch 2, wobei eine Konzentration von Stickstoff der zweiten Oxid-Halbleiter-Schicht größer ist als eine Konzentration von Stickstoff der ersten Oxid-Halbleiter-Schicht.
  5. Halbleiterbauelement nach Anspruch 1, wobei der Stapel aus Halbleiterschichten ferner eine dritte Oxid-Halbleiter-Schicht umfasst, die zwischen die zweite Oxid-Halbleiter-Schicht und die zweite Isolationsschicht eingelegt ist, wobei die Konzentration von Stickstoff der zweiten Oxid-Halbleiter-Schicht größer ist als eine Konzentration von Stickstoff der dritten Oxid-Halbleiter-Schicht.
  6. Halbleiterbauelement nach Anspruch 2, wobei der Stapel aus Halbleiterschichten ferner eine dritte Oxid-Halbleiter-Schicht mit einer dritten Kristallstruktur umfasst, die zwischen die zweite Oxid-Halbleiter-Schicht und die zweite Isolationsschicht eingelegt ist, wobei die dritte Kristallstruktur eine Nicht-Wurtzit-Struktur oder eine deformierte Struktur einer Nicht-Wurtzit-Struktur ist.
  7. Halbleiterbauelement nach Anspruch 6, wobei die erste Kristallstruktur eine aus einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur, einer deformierten Struktur einer YbFe2O4-Struktur und einer deformierten Struktur eines Yb2Fe3O7 ist.
  8. Halbleiterbauelement nach Anspruch 1, wobei die erste Oxid-Halbleiter-Schicht eine Schicht mit trigonaler oder hexagonaler Struktur aufweist.
  9. Halbleiterbauelement nach Anspruch 2, wobei die erste Oxid-Halbleiter-Schicht eine Schicht mit trigonaler oder hexagonaler Struktur aufweist.
  10. Halbleiterbauelement nach Anspruch 1, wobei die erste Oxid-Halbleiter-Schicht und die zweite Oxid-Halbleiter-Schicht keine Einkristalle sind und einen amorphen Bereich und einen kristallinen Bereich mit c-Achsen-Ausrichtung umfassen.
  11. Halbleiterbauelement nach Anspruch 2, wobei die erste Oxid-Halbleiter-Schicht und die zweite Oxid-Halbleiter-Schicht keine Einkristalle sind und einen amorphen Bereich und einen kristallinen Bereich mit c-Achsen-Ausrichtung umfassen.
  12. Halbleiterbauelement nach Anspruch 1, wobei die erste Oxid-Halbleiter-Schicht Zink, Indium oder Gallium enthält.
  13. Halbleiterbauelement nach Anspruch 2, wobei die erste Oxid-Halbleiter-Schicht Zink, Indium oder Gallium enthält.
  14. Halbleiterbauelement nach Anspruch 1, wobei die zweite Oxid-Halbleiter-Schicht ein Zinkoxid- oder ein Oxynitrid-Halbleiter ist.
  15. Halbleiterbauelement nach Anspruch 2, wobei die zweite Oxid-Halbleiter-Schicht ein Zinkoxid- oder ein Oxynitrid-Halbleiter ist.
  16. Elektronisches Gerät, enthaltend das Halbleiterbauelement nach Anspruch 1.
  17. Elektronisches Gerät, enthaltend das Halbleiterbauelement nach Anspruch 2.
  18. Verfahren zur Herstellung eines Halbleiterbauelementes, das Verfahren umfassend folgende Schritte: Vorsehen eines Substrats mit einer elektrisch isolierenden Deckfläche; Ausbilden einer ersten Oxid-Halbleiter-Schicht über dem Substrat in einer ersten Atmosphäre; Ausbilden einer zweiten Oxid-Halbleiter-Schicht auf und in Kontakt zu der ersten Oxid-Halbleiter-Schicht in einer zweiten Atmosphäre, die eine höhere Stickstoff-Konzentration aufweist als die erste Atmosphäre; Durchführen einer Wärmebehandlung der ersten Oxid-Halbleiter-Schicht und der zweiten Oxid-Halbleiter-Schicht, so dass die erste Oxid-Halbleiter-Schicht in einer ersten Kristallstruktur kristallisiert und die zweite Oxid-Halbleiter-Schicht in einer zweiten Kristallstruktur kristallisiert, die sich von der ersten Kristallstruktur unterscheidet, wobei eine Konzentration von Stickstoff der zweiten Oxid-Halbleiter-Schicht größer ist als eine Konzentration von Stickstoff der ersten Oxid-Halbleiter-Schicht.
  19. Verfahren zur Herstellung eines Halbleiterbauelementes, das Verfahren umfassend folgende Schritte: Vorsehen eines Substrats mit einer elektrisch isolierenden Deckfläche; Ausbilden einer ersten Oxid-Halbleiter-Schicht über dem Substrat in einer ersten Atmosphäre; Ausbilden einer zweiten Oxid-Halbleiter-Schicht auf und in Kontakt zu der ersten Oxid-Halbleiter-Schicht in einer zweiten Atmosphäre, die eine höhere Stickstoff-Konzentration aufweist als die erste Atmosphäre; Durchführen einer Wärmebehandlung der ersten Oxid-Halbleiter-Schicht und der zweiten Oxid-Halbleiter-Schicht, so dass die erste Oxid-Halbleiter-Schicht in einer ersten Kristallstruktur kristallisiert und die zweite Oxid-Halbleiter-Schicht in einer zweiten Kristallstruktur kristallisiert, wobei die erste Kristallstruktur eine Nicht-Wurtzit-Struktur oder eine deformierte Struktur einer Nicht-Wurtzit-Struktur ist; und wobei die zweite Kristallstruktur eine Wurtzit-Struktur ist.
  20. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 19, wobei die erste Kristallstruktur eine aus einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur, einer deformierten Struktur einer YbFe2O4-Struktur und einer deformierten Struktur eines Yb2Fe3O7 ist.
  21. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 19, wobei eine Konzentration von Stickstoff der zweiten Oxid-Halbleiter-Schicht größer ist als eine Konzentration von Stickstoff der ersten Oxid-Halbleiter-Schicht.
  22. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 18, ferner umfassend folgende Schritte: Ausbilden einer dritten Oxid-Halbleiter-Schicht auf und in Kontakt zu der zweiten Oxid-Halbleiter-Schicht; und Durchführen einer zusätzlichen Wärmebehandlung an der dritten Oxid-Halbleiter-Schicht, so dass die dritte Oxid-Halbleiter-Schicht in einer dritten Kristallstruktur kristallisiert ist, wobei die Konzentration von Stickstoff der zweiten Oxid-Halbleiter-Schicht größer ist als eine Konzentration von Stickstoff der dritten Oxid-Halbleiter-Schicht.
  23. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 19, ferner umfassend folgende Schritte: Ausbilden einer dritten Oxid-Halbleiter-Schicht auf und in Kontakt zu der zweiten Oxid-Halbleiter-Schicht; und Durchführen einer zusätzlichen Wärmebehandlung an der dritten Oxid-Halbleiter-Schicht, so dass die dritte Oxid-Halbleiter-Schicht in einer dritten Kristallstruktur kristallisiert ist, wobei die dritte Kristallstruktur eine Nicht-Wurtzit-Struktur oder eine deformierte Struktur einer Nicht-Wurtzit-Struktur ist.
  24. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 23, wobei die dritte Kristallstruktur eine aus einer YbFe2O4-Struktur, einer Yb2Fe3O7-Struktur, einer deformierten Struktur einer YbFe2O4-Struktur und einer deformierten Struktur eines Yb2Fe3O7 ist.
  25. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 18, wobei die erste Oxid-Halbleiter-Schicht eine Schicht mit trigonaler oder hexagonaler Struktur aufweist.
  26. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 19, wobei die erste Oxid-Halbleiter-Schicht eine Schicht mit trigonaler oder hexagonaler Struktur aufweist.
  27. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 18, wobei die erste Oxid-Halbleiter-Schicht und die zweite Oxid-Halbleiter-Schicht keine Einkristalle sind und einen amorphen Bereich und einen kristallinen Bereich mit c-Achsen-Ausrichtung umfassen.
  28. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 19, wobei die erste Oxid-Halbleiter-Schicht und die zweite Oxid-Halbleiter-Schicht keine Einkristalle sind und einen amorphen Bereich und einen kristallinen Bereich mit c-Achsen-Ausrichtung umfassen.
  29. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 18, wobei die erste Oxid-Halbleiter-Schicht Zink, Indium oder Gallium enthält.
  30. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 19, wobei die erste Oxid-Halbleiter-Schicht Zink, Indium oder Gallium enthält.
  31. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 18, wobei die zweite Oxid-Halbleiter-Schicht ein Zinkoxid- oder ein Oxynitrid-Halbleiter ist.
  32. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 19, wobei die zweite Oxid-Halbleiter-Schicht ein Zinkoxid- oder ein Oxynitrid-Halbleiter ist.
  33. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 18, wobei die erste Oxid-Halbleiter-Schicht und die zweite Oxid-Halbleiter-Schicht nacheinander durch ein Sputter-Verfahren ausgebildet werden; und wobei Stickstoff in eine Ausbildungskammer eingeleitet wird, um die zweite Oxid-Halbleiter-Schicht auszubilden, nachdem die erste Oxid-Halbleiter-Schicht ausgebildet wurde.
  34. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 19, wobei die erste Oxid-Halbleiter-Schicht und die zweite Oxid-Halbleiter-Schicht nacheinander durch ein Sputter-Verfahren ausgebildet werden; und wobei Stickstoff in eine Ausbildungskammer eingeleitet wird, um die zweite Oxid-Halbleiter-Schicht auszubilden, nachdem die erste Oxid-Halbleiter-Schicht ausgebildet wurde.
DE112011103975T 2010-11-30 2011-11-22 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelementes Ceased DE112011103975T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010267901 2010-11-30
JP2010-267896 2010-11-30
JP2010267896 2010-11-30
JP2010-267901 2010-11-30
PCT/JP2011/077451 WO2012073918A1 (en) 2010-11-30 2011-11-22 Semiconductor device and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
DE112011103975T5 true DE112011103975T5 (de) 2013-09-26

Family

ID=46126011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011103975T Ceased DE112011103975T5 (de) 2010-11-30 2011-11-22 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelementes

Country Status (7)

Country Link
US (3) US8728883B2 (de)
JP (8) JP5839557B2 (de)
KR (1) KR102058962B1 (de)
CN (1) CN103229304B (de)
DE (1) DE112011103975T5 (de)
TW (2) TWI525818B (de)
WO (1) WO2012073918A1 (de)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
JP5897910B2 (ja) 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR102330543B1 (ko) * 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013168624A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112013002407B4 (de) * 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101451403B1 (ko) 2012-06-26 2014-10-23 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101975929B1 (ko) * 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
KR20230003262A (ko) * 2012-07-20 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP6142151B2 (ja) 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN108305895B (zh) * 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102211215B1 (ko) 2012-09-14 2021-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI746200B (zh) * 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
DE112013005029T5 (de) * 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102094568B1 (ko) * 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
JP6018873B2 (ja) * 2012-10-17 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
US9569992B2 (en) * 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
CN116207143A (zh) 2012-11-30 2023-06-02 株式会社半导体能源研究所 半导体装置
EP2738815B1 (de) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Halbleitermaterialien, diese Materialien beinhaltende Transistoren, und elektronische Vorrichtungen mit Transistoren
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102305310B1 (ko) 2012-12-28 2021-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
KR102238682B1 (ko) * 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20200038333A (ko) * 2013-05-20 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102072140B1 (ko) * 2013-06-26 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6421446B2 (ja) * 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9607991B2 (en) * 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9893194B2 (en) * 2013-09-12 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9397153B2 (en) 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2927934B1 (de) * 2014-03-31 2017-07-05 Flosfia Inc. Kristalline mehrschichtige Struktur und Halbleiterbauelement
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
JP6358434B2 (ja) * 2014-09-25 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
CN107408579B (zh) 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN105097675B (zh) * 2015-09-22 2018-01-30 深圳市华星光电技术有限公司 阵列基板及其制备方法
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9882064B2 (en) * 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
KR20180123028A (ko) * 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6917734B2 (ja) * 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
KR102656977B1 (ko) * 2016-05-20 2024-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
WO2018047067A1 (en) 2016-09-12 2018-03-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN108468037B (zh) * 2018-02-26 2019-03-29 武汉大学 飞秒激光预解离装置及化学气相沉积设备
CN109950322B (zh) * 2019-03-25 2022-05-13 华南理工大学 一种顶栅型薄膜晶体管及其制作方法
KR20220020829A (ko) * 2019-06-12 2022-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물, 및 금속 산화물을 가지는 트랜지스터
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
JPWO2021165783A1 (de) * 2020-02-20 2021-08-26
TWI738430B (zh) * 2020-07-22 2021-09-01 友達光電股份有限公司 有機發光二極體顯示面板
CN112701045B (zh) * 2020-12-29 2023-07-18 北京大学深圳研究生院 双栅薄膜晶体管的结构及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0275697A (ja) 1988-09-13 1990-03-15 Katalistiks Internatl Inc 炭化水素分解方法及び同方法において用いる触媒
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010267901A (ja) 2009-05-18 2010-11-25 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2010267896A (ja) 2009-05-18 2010-11-25 Toyota Motor Corp Ｉｇｂｔ

Family Cites Families (190)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04300292A (ja) 1991-03-26 1992-10-23 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜の成膜方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3402030B2 (ja) * 1995-11-10 2003-04-28 ソニー株式会社 薄膜半導体装置製造方法
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
GB2308919A (en) * 1995-12-30 1997-07-09 Samsung Display Devices Co Ltd ZnO thin film electrode structure and manufacturing method therefor
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN103121799A (zh) 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5276769B2 (ja) 2004-10-01 2013-08-28 東京電波株式会社 六方晶系ウルツ鉱型単結晶、その製造方法、および六方晶系ウルツ鉱型単結晶基板
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4988179B2 (ja) 2005-09-22 2012-08-01 ローム株式会社 酸化亜鉛系化合物半導体素子
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
EP1998374A3 (de) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren dafür
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US8263977B2 (en) 2005-12-02 2012-09-11 Idemitsu Kosan Co., Ltd. TFT substrate and TFT substrate manufacturing method
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (de) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor mit ZnO-basierter Kanalschicht
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102509736B (zh) 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2515337B1 (de) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Treiberschaltung und halbleiterbauelement
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
CN102891181B (zh) 2009-09-16 2016-06-22 株式会社半导体能源研究所 晶体管及显示设备
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
WO2011039853A1 (ja) 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20230173233A (ko) 2009-11-13 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2510541A4 (de) * 2009-12-11 2016-04-13 Semiconductor Energy Lab Nichtflüchtige sperrschaltung und logikschaltung sowie halbleitervorrichtung damit
WO2011074506A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI615920B (zh) 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
JP2012099661A (ja) * 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0275697A (ja) 1988-09-13 1990-03-15 Katalistiks Internatl Inc 炭化水素分解方法及び同方法において用いる触媒
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010267901A (ja) 2009-05-18 2010-11-25 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2010267896A (ja) 2009-05-18 2010-11-25 Toyota Motor Corp Ｉｇｂｔ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. Nakamura, N. Kimizuka und T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350°C", J. Solid State Chem., 1991, Band 93, Seiten 298-315

Also Published As

Publication number Publication date
TWI562379B (en) 2016-12-11
JP6348204B2 (ja) 2018-06-27
KR102058962B1 (ko) 2019-12-24
JP2018133596A (ja) 2018-08-23
JP2017130702A (ja) 2017-07-27
JP6648193B2 (ja) 2020-02-14
KR20130140802A (ko) 2013-12-24
CN103229304A (zh) 2013-07-31
US20120132903A1 (en) 2012-05-31
JP2012134467A (ja) 2012-07-12
WO2012073918A1 (en) 2012-06-07
CN103229304B (zh) 2016-08-10
TWI525818B (zh) 2016-03-11
JP6031580B2 (ja) 2016-11-24
JP5839557B2 (ja) 2016-01-06
US20160181434A1 (en) 2016-06-23
US20140239298A1 (en) 2014-08-28
US8728883B2 (en) 2014-05-20
JP2016105494A (ja) 2016-06-09
TW201613107A (en) 2016-04-01
US9281358B2 (en) 2016-03-08
TW201236155A (en) 2012-09-01
JP2021097251A (ja) 2021-06-24
JP2020057820A (ja) 2020-04-09
JP6860705B2 (ja) 2021-04-21
JP2016066803A (ja) 2016-04-28
JP2023052247A (ja) 2023-04-11
JP6142012B2 (ja) 2017-06-07
US9634082B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
DE112011103975T5 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelementes
JP6466542B2 (ja) 半導体装置の作製方法
DE112011104002B4 (de) Oxidhalbleiterschicht
US9029937B2 (en) Semiconductor device and method for manufacturing the same
DE112011101410B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
US9202927B2 (en) Semiconductor device and manufacturing method thereof
DE112011101969B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
KR101922854B1 (ko) 반도체막, 반도체 소자, 및 반도체 장치 및 그 제작 방법
JP2018026591A (ja) 半導体装置
DE112014005486T5 (de) Anzeigevorrichtung
DE112014001008T5 (de) Halbleitervorrichtung, Treiberschaltung und Anzeigevorrichtung
DE112015000676T5 (de) Halbleitervorrichtung
DE102014225248A1 (de) Lichtemittierende Vorrichtung
DE112017002579T5 (de) Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
DE102015201707A1 (de) Halbleitervorrichtung, Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, Anzeigemodul, das die Anzeigevorrichtung umfasst, und elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung und das Anzeigemodul umfasst
DE112014005485T5 (de) Anzeigevorrichtung und deren Herstellungsverfahren
DE112013005331T5 (de) Metalloxidfilm und Verfahren zur Bildung eines Metalloxidfilms
DE102013221370A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112011101395T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015001024T5 (de) Eine Halbleitervorrichtung, eine Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, ein Anzeigemodul, das die Anzeigevorrichtung umfasst und ein elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung oder das Anzeigemodul umfasst
DE112016000607T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
DE112014005438T5 (de) Halbleitervorrichtung
DE112014004839T5 (de) Anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141022

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final