CN110034191B - 薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN110034191B
CN110034191B CN201811510684.4A CN201811510684A CN110034191B CN 110034191 B CN110034191 B CN 110034191B CN 201811510684 A CN201811510684 A CN 201811510684A CN 110034191 B CN110034191 B CN 110034191B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
nitrogen
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811510684.4A
Other languages
English (en)
Other versions
CN110034191A (zh
Inventor
卢智龙
张宰满
白朱爀
尹弼相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN110034191A publication Critical patent/CN110034191A/zh
Application granted granted Critical
Publication of CN110034191B publication Critical patent/CN110034191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本发明提供薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置。薄膜晶体管包括：基板上的氧化物半导体层；栅极，其与上述氧化物半导体层绝缘，与上述氧化物半导体层重叠至少一部分；源极，其与上述氧化物半导体层连接；以及漏极，其与上述源极隔开，与上述氧化物半导体层连接，其中，上述氧化物半导体层包括上述基板上的第一氧化物半导体层以及上述第一氧化物半导体层上的第二氧化物半导体层，以原子数为基准，上述第一氧化物半导体层包括1至5原子％浓度的氮，上述第二氧化物半导体层具有比上述第一氧化物半导体层低的氮浓度，并且具有越靠近上述栅极越低的氮浓度的梯度。

Description

薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置
技术领域
本发明涉及具有支撑层的薄膜晶体管、该薄膜晶体管的制造方法及包括该薄膜晶体管的显示装置。
背景技术
在电子设备领域，晶体管作为开关元件(switching device)或驱动元件(drivingdevice)得到了广泛应用。尤其是，由于薄膜晶体管(thin film transistor)可以制造在玻璃基板或塑料基板上，所以作为液晶显示装置(Liquid Crystal Display Device)或者有机发光装置(Organic Light Emitting Device)等显示装置的开关元件得到了广泛应用。
以构成有源层的物质为基准，薄膜晶体管可以划分为将非晶硅用作有源层的非晶硅薄膜晶体管、将多晶硅用作有源层的多晶硅薄膜晶体管以及将氧化物半导体用作有源层的氧化物半导体薄膜晶体管。
氧化物半导体薄膜晶体管(Oxide semiconductor TFT)在相对较低的温度下构成有源层的氧化物可以成膜，具有较高的迁移率(mobility)，并且根据氧含量，具有较大的电阻变化，所以具有容易得到期望的物性的优点。并且，由于氧化物的特性，氧化物半导体为透明状，所以还有助于实现透明的显示器。
具有高迁移率的氧化物半导体层具有1018个/cm3以上的高载体浓度，所以当具有10nm以上的厚度时，有可能呈现导体的特性。为了防止变成导体，高迁移率氧化物半导体层可以被制造成小于10nm的厚度后应用于薄膜晶体管。但是，在这种情况下，由于较薄的厚度，在图案化过程中，有可能出现氧化物半导体层受损或流失的问题。
发明内容
发明要解决的技术问题
本发明的一实施例的目的在于提供薄膜晶体管，该薄膜晶体管包括构成为包含氮的支撑层支撑沟道层的结构的氧化物半导体层。
本发明的另一实施例的目的在于提供包括形成包含氮的支撑层的步骤的薄膜晶体管的制造方法。
本发明的又一实施例的目的在于提供包括该薄膜晶体管的显示装置。
解决技术问题的手段
用于实现上述的技术问题的本发明的一实施例提供薄膜晶体管，其包括：基板上的氧化物半导体层；栅极，其与上述氧化物半导体层绝缘，与上述氧化物半导体层重叠至少一部分；源极，其与上述氧化物半导体层连接；以及漏极，其与上述源极隔开，与上述氧化物半导体层连接，其中，上述氧化物半导体层包括上述基板上的第一氧化物半导体层以及上述第一氧化物半导体层上的第二氧化物半导体层，以原子数为基准，上述第一氧化物半导体层包括1至5原子％浓度的氮，上述第二氧化物半导体层具有比上述第一氧化物半导体层低的氮浓度，并且具有越靠近上述栅极越低的氮浓度的梯度。
上述第一氧化物半导体层具有3nm至50nm的厚度。
上述第二氧化物半导体层具有5nm至30nm的厚度。
上述第一氧化物半导体层以及上述第二氧化物半导体层是非晶质膜。
上述第一氧化物半导体层以及上述第二氧化物半导体层包括铟(In)-氮(N)键，上述第一氧化物半导体层中的铟(In)-氮(N)键的比率比上述第二氧化物半导体层中的铟(In)-氮(N)键的比率高。其中，上述第一氧化物半导体层的铟(In)-氮(N)键的比率表示上述第一氧化物半导体层所包含的铟(In)元素中与氮(N)键合的比率，上述第二氧化物半导体层的铟(In)-氮(N)键的比率表示上述第二氧化物半导体层所包含的铟(In)元素中与氮(N)键合的比率。
上述薄膜晶体管还包括上述基板上的遮光层以及上述遮光层上的缓冲层，上述遮光层与上述氧化物半导体层重叠。
本发明的另一实施例提供薄膜晶体管的制造方法，包括：在基板上形成氧化物半导体层的步骤；形成与上述氧化物半导体层绝缘且与上述氧化物半导体层重叠至少一部分的栅极的步骤；以及形成分别连接于上述氧化物半导体层且彼此隔开的源极以及漏极的步骤，其中，形成上述氧化物半导体层的步骤包括：在反应室内的氧气以及氮气环境中，通过溅射沉积(sputtering deposition)，在上述基板上形成第一氧化物半导体物质层的步骤；在反应室内的氧气环境中，通过溅射沉积，在上述第一氧化物半导体物质层上形成第二氧化物半导体物质层的步骤；以及进行上述第一氧化物半导体物质层以及第二氧化物半导体物质层的图案化，分别形成第一氧化物半导体层以及第二氧化物半导体层的步骤，以原子数为基准，上述第一氧化物半导体层包括1至5原子％浓度的氮，上述第二氧化物半导体层具有比上述第一氧化物半导体层低的氮浓度，并且具有越靠近上述栅极越低的氮浓度的梯度。
在形成上述第一氧化物半导体物质层的步骤中，向上述反应室供给氩气、氧气以及氮气，供给至上述反应室的氮气的流量是供给至上述反应室的气体整体流量的1至50％。
上述第一氧化物半导体层形成为3nm至50nm的厚度。
上述第二氧化物半导体层形成为5nm至30nm的厚度。
上述薄膜晶体管的制造方法在形成上述氧化物半导体层的步骤之前，还包括：在上述基板上形成遮光层的步骤以及在上述遮光层上形成缓冲层的步骤。
本发明的又一实施例提供显示装置，其包括：基板、上述基板上的上述说明的薄膜晶体管以及与上述薄膜晶体管连接的第一电极。
发明效果
在根据本发明一实施例的薄膜晶体管的氧化物半导体层中，包含氮的作为支撑层的第一氧化物半导体层支撑作为沟道层的第二氧化物半导体层，从而氧化物半导体层能够具有优秀的工序稳定性以及驱动稳定性。并且，作为支撑层的第一氧化物半导体层中包含的氮的一部分移动到作为活性层的第二氧化物半导体层，从而第二氧化物半导体层变为稳定，由此，第二氧化物半导体层可以被制造成小于10nm的薄的厚度，还可以被制造成10nm以上的厚的厚度。由此，增加第二氧化物半导体层的厚度选择幅度。
包括该氧化物半导体层的根据本发明一实施例的薄膜晶体管具有优秀的驱动稳定性，并且包括这样的薄膜晶体管的显示装置可以具有优秀的可靠性以及显示特性。
在下面记载除了上述的效果之外的本发明的其它的特征以及优点，或者本领域技术人员基于这样的技术以及说明可以理解除了上述的效果之外的本发明的其它的特征以及优点。
附图说明
图1是根据本发明一实施例的薄膜晶体管的截面图。
图2是根据本发明另一实施例的薄膜晶体管的截面图。
图3a至3h是根据本发明另一实施例的薄膜晶体管的制造工序图。
图4a以及4b是说明溅射沉积的概要图。
图5是根据本发明的又一实施例的显示装置的简要截面图。
图6是根据本发明的又一实施例的显示装置的简要截面图。
图7是根据氧化物半导体层的深度的相对的氮含量曲线图。
图8a、8b以及8c分别是对于对比例1、对比例2以及实施例1的薄膜晶体管的阈值电压Vth测量曲线图。
图9a以及9b分别是60℃以及100℃中的PBTS测量曲线图。
图10a至10f是对于实施例2至7的薄膜晶体管的阈值电压Vth测量曲线图。
标记说明：
100、200：薄膜晶体管
110：基板 120：栅极绝缘膜
120：缓冲层 130：氧化物半导体层
131：第一氧化物半导体层 132：第二氧化物半导体层
140：栅极 150：源极
160：漏极 180：遮光层
250：堤层 270：有机发光元件
271、381：第一电极 272：有机层
273、383：第二电极 310：对置基板
341、342：滤色片 350：遮光部
382：液晶层 300、400：显示装置
具体实施方式
对于本发明的优点以及特征和通过这些可以实现的方法，参照与附图一起详细后述的实施例即可变为清楚。但是，本发明并不限定于下面公开的实施例，可以以不同的各种方式实现，本实施例只是更完整地公开本发明，为了给本发明所属技术领域的技术人员告知发明的范畴儿提供的，本发明应该基于权利要求书来定义。
为了说明本发明的实施例而在附图中示出的形状、大小、比例、角度、数量等是示例性的，本发明并不限定于附图中示出的内容。在整个说明书中，对于相同的构成元素，可以标注相同的附图标记。并且，在说明本发明时，当判断为对于相关的公知常识的具体说明不必要地混淆本发明的宗旨时，省略其详细说明。
在本说明书中使用“包括”、“具有”、“构成”等时，只要没有采用“仅～”表达方式，还可以添加其它部分。在没有特别说明的情况下，以单数表示构成元素时，包括多数。
在解释构成元素时，即使没有单独的明确的记载，也应该理解为包括误差范围。
在对于位置关系的说明中，例如在“～上”、“～上部”、“～下部”、“傍边”等说明两个部分的位置关系时，只要没有采用“正”或者“直接”的表达方式，则该两个部分之间可以有一个以上的其它部分。
对于空间上相对术语“下方(below，beneath)”、“下部(lower)”、“上方(above)”、“上部(upper)”等，可以为了简单地说明如图所示的一个元件或构成元素与其它的元件或构成元素之间的相关关系而使用。对于空间上相对的术语，除了在附图中示出的方向之外，还应该理解为包括使用时或者动作时元件的彼此不同的方向的术语。例如，将附图中示出的元件翻转时，记载为其它元件的“下方(below)”或者“下方(beneath)”的元件可以放在其它元件的“上方(above)”。因此，示例性的术语“下方”可以包括下方和上方的两个方向。相同地，示例性的术语“上方”或“上”可以包括上方和下方的两个方向。
在对于时间关系的说明中，例如通过“～之后”、“接着”、“其次”、“～之前”等表示时间上的前后关系时，只要没有采用“正”或者“直接”的表达方式，还可以包括不连续的情况。
为了说明各种构成元素而使用第一、第二等，但是，这些构成元素不限定于这些术语。这些术语只是用于将一个构成元素与其它的构成元素区分。在本发明的技术思想内，下面说明的第一构成元素可以是第二构成元素。
术语“至少一个”可以理解为包括从一个以上的相关项目中可以公开的所有的组合。例如“第一项目、第二项目以及第三项目中的至少一个”除了表示第一项目、第二项目或第三项目之外，还表示第一项目、第二项目以及第三项目中从两个以上开始可以公开的所有的项目的组合。
对于本发明的多个实施例每一个的特征，可以局部或者整体性地彼此结合或者组合，技术上可以实现各种联动以及驱动，对于各实施例，可以单独实施，还可以基于相关关系一起实施。
下面，参照附图详细说明根据本发明一实施例的薄膜晶体管、其制造方法以及显示装置。在对于各附图中的构成元素标注附图标记时，即使在不同的附图中示出，对于相同的构成元素可以标注相同的标记。
图1是根据本发明一实施例的薄膜晶体管100的截面图。
根据本发明一实施例的薄膜晶体管100包括基板110上的氧化物半导体层130、与氧化物半导体层130绝缘且与氧化物半导体层130的至少一部分重叠的栅极140、与氧化物半导体层130连接的源极150以及与源极150隔开且与氧化物半导体层130连接的漏极160。
作为基板110可以利用玻璃或者塑料。作为塑料可以利用例如聚酰亚胺等具有柔性特性的透明塑料。
虽然未图示，基板110上可以配置缓冲层。缓冲层具有优秀的绝缘性以及平整化特性，可以保护氧化物半导体层130。
氧化物半导体层130配置在基板110上。氧化物半导体层130包括基板110上的第一氧化物半导体层131以及第一氧化物半导体层131上的第二氧化物半导体层132。
第一氧化物半导体层131支撑第二氧化物半导体层132。因此，将第一氧化物半导体层131还称为“支撑层”。第二氧化物半导体层132包括氧化物半导体物质以及氮(N)。例如，第二氧化物半导体层132包括IZO(InZnO)系、IGO(InGaO)系、ITO(InSnO)系、IGZO(InGaZnO)系、IGZTO(InGaZnSnO)系、GZTO(GaZnSnO)系、GZO(GaZnO)系、ITZO(InSnZnO)系等氧化物半导体物质以及氮(N)。
第一氧化物半导体层131包含氮。第一氧化物半导体层131所包含的氮与氧形成稳定的键，可以稳定地配置在金属之间。并且，氮配置在第一氧化物半导体层131中存在的氧空缺(Oxygen Vacancy，VO)位置，从而可以填充缺位(defect site)。通过氮填充氧空缺VO位置时，减少氧空缺VO，防止工序中蚀刻液等渗透到氧空缺VO位置。这样，包含氮的第一氧化物半导体层131具有优秀的膜稳定性，对于用于制造薄膜晶体管100的曝光、蚀刻、图案化、热处理等工序具有优秀的抗性，可以支撑作为沟道层的第二氧化物半导体层132。
根据本发明的一实施例，第一氧化物半导体层131以原子数为基准包含1至5原子％浓度的氮。当第一氧化物半导体层131所包含的氮(N)的浓度低于1原子％时，未能充分地填充第一氧化物半导体层131内的缺位(defect site)，无法充分地确保膜稳定性，第一氧化物半导体层131有可能无法充分地支撑第二氧化物半导体层132。并且，当第一氧化物半导体层131的氮(N)的浓度低于1原子％时，未能充分地去除氧空缺VO，所以导致沟道的载体增加，有可能难以控制薄膜晶体管100的阈值电压Vth，在关闭(Off)状态下有可能产生泄露电流。
相反，当第一氧化物半导体层131中包含的氮的浓度超过5原子％时，氮中的一部分以未键合状态存在，从而降低第一氧化物半导体层131的膜质量，第一氧化物半导体层131有可能无法充分地支撑第二氧化物半导体层132。并且，当第一氧化物半导体层131的氮浓度超过5原子％时，向第二氧化物半导体层132流入必要量以上的氮，从而降低第二氧化物半导体层132的迁移率，减少薄膜晶体管100的导通电流(on-current)，薄膜晶体管100的性能有可能下降。
第一氧化物半导体层131可以通过溅射沉积(sputtering deposition)形成。例如，第一氧化物半导体层131可以通过利用氧化物半导体物质和氧气以及氮气的溅射沉积形成。由此，第一氧化物半导体层131可以包含氮(参照图4a)。
第一氧化物半导体层131通过溅射沉积形成，从而氮可以分布在第一氧化物半导体层131的整个区域。氮分布在第一氧化物半导体层131的整个区域，从而第一氧化物半导体层131可以具有优秀的膜稳定性。
根据本发明的一实施例，第一氧化物半导体层131具有3nm至50nm的厚度。当第一氧化物半导体层131的厚度小于3nm时，在第二氧化物半导体层132中无法顺利地进行氮与其它元素之间的键合，氮有可能无法充分地填充缺位(defect site)，未能确保用于支撑第二氧化物半导体层132的物理性厚度，从而第一氧化物半导体层131有可能无法正常地支撑第二氧化物半导体层132。
相反地，当第一氧化物半导体层131的厚度超过50nm时，第一氧化物半导体层131中包含的氮的量过多，从而扩散到第二氧化物半导体层132的氮的量有可能增加。由此，第二氧化物半导体层131的载体浓度减少，减少薄膜晶体管100的迁移率以及导通电流(on-current)，从而有可能降低薄膜晶体管100的性能。并且，当第一氧化物半导体层131的厚度为50nm时即可足以支撑第二氧化物半导体层132，然而当第一氧化物半导体层的厚度超过50nm时，由于材料使用量的增加，有可能提高工序成本。但是，本发明的一实施例并不限定于此，根据需要，第一氧化物半导体层131可以具有超过50nm的厚度。第一氧化物半导体层131可以具有超过50nm且100nm以下的厚度。
薄膜晶体管100的沟道形成在第二氧化物半导体层132。因此，将第二氧化物半导体层132称为“沟道层”。第二氧化物半导体层132包含氧化物半导体物质。例如，第二氧化物半导体层132可以由IZO(InZnO)系、IGO(InGaO)系、ITO(InSnO)系、IGZO(InGaZnO)系、IGZTO(InGaZnSnO)系、GZTO(GaZnSnO)系、GZO(GaZnO)系、ITZO(InSnZnO)系等氧化物半导体物质制成。根据本发明的一实施例，第二氧化物半导体层132可以由包含铟的铟(In)系氧化物半导体物质制成。但是，本发明的一实施例并不限定于此，还可以通过本领域公知的其它的氧化物半导体物质制造第二氧化物半导体层132。
第二氧化物半导体层132可以包含与第一氧化物半导体层131相同的氧化物半导体物质。例如，第一氧化物半导体层131和第二氧化物半导体层132可以由相同的半导体物质制成。
第二氧化物半导体层132可以通过溅射沉积(sputtering deposition)形成。例如，第二氧化物半导体层132可以通过利用氧化物半导体物质和氧气的溅射沉积形成(参照图4b)。
根据本发明的一实施例，第一氧化物半导体层131以及第二氧化物半导体层132是非晶质膜。在非晶质膜内可以实现原子或分子的移动，所以包含在第一氧化物半导体层131中的氮扩散到第二氧化物半导体层132，从而第二氧化物半导体层132也可以包含氮。例如，第二氧化物半导体层132可以包含1原子％以下的氮。更加详细地，第一氧化物半导体层132可以包含0.1至1原子％的氮。
根据本发明的一实施例，不是通过溅射工序等直接向第二氧化物半导体层132注入氮，而是使第一氧化物半导体层131的氮流入第二氧化物半导体层132，从而氮可以掺在第二氧化物半导体层132中。在通过溅射工序等形成含氮氧化物，从而在第二氧化物半导体层132直接掺入氮时，难以细微地调节掺入的氮的含量。尤其是，根据本发明的一实施例的第二氧化物半导体层132包含1原子％以下的氮，即使在制造工序中利用少量的氮形成第二氧化物半导体层132，第二氧化物半导体层132中也有可能包含必要量以上(例如，超过1原子％的量)的氮。在这种情况下，降低第二氧化物半导体层132的载体浓度，减少薄膜晶体管100的导通电流(on-current)，降低迁移率，从而有可能降低薄膜晶体管100的性能。
因此，根据本发明的一实施例，在不供给氮的状态下制造起到沟道层的作用的第二氧化物半导体层132，之后，使氮从第一氧化物半导体层131向第二氧化物半导体层132扩散，从而第二氧化物半导体层132中掺入氮。其结果，第二氧化物半导体层132可以包含0.1原子％以上的氮。当第二氧化物半导体层132包含0.1原子％以上的氮时，氮填充第二氧化物半导体层132内的氧空缺VO，调节第二氧化物半导体层132的载体浓度，可以提高第二氧化物半导体层132的膜稳定性。
这样，包含从第一氧化物半导体层131扩散的氮的第二氧化物半导体层132具有比第一氧化物半导体层131更低的氮浓度，可以具有越靠近栅极140越低的氮浓度的梯度。并且，与第二氧化物半导体层132相邻的区域的氮可以移动到第一氧化物半导体层131，所以第一氧化物半导体层131也可以具有氮浓度的梯度。例如，第一氧化物半导体层131可以具有沿朝向栅极140的方向变小的氮浓度的梯度。第一氧化物半导体层131以及第二氧化物半导体层132具有氮浓度的梯度，所以氧化物半导体层130整体上可以具有沿朝向栅极140的方向变小的氮浓度的梯度。
通过第二氧化物半导体层132包含氮，从而降低第二氧化物半导体层132的迁移率。由此，即使第二氧化物半导体层132具有10nm以上的厚度，也可以避免呈现出变成导体的特性。
并且，第二氧化物半导体层132得到第一氧化物半导体层131的支撑，包含氮，所以可以具有优秀的膜稳定性。由此，即使第二氧化物半导体层132具有小于10nm的较薄的厚度，在用于制造薄膜晶体管的蚀刻或者图案化工序中，第二氧化物半导体层132也不会流失，第二氧化物半导体层132中不会出现缺陷。
根据本发明的一实施例，对于第二氧化物半导体层132的厚度并不加以特别的限定。只是为了起到沟道层的作用，第二氧化物半导体层132可以具有5至50nm的厚度。例如，当第二氧化物半导体层132由IZO等高迁移率材料制成时，第二氧化物半导体层132可以具有3至30nm的厚度。当第二氧化物半导体层132由IGZO等材料制成时，第二氧化物半导体层132可以具有10至50nm的厚度。一般情况下，当第二氧化物半导体层132的厚度小于3nm时，第二氧化物半导体层132发挥沟道层作用时有可能出现困难，在蚀刻或者图案化等过程中，第二氧化物半导体层132受损，从而降低工序性。相反地，当第二氧化物半导体层132的厚度超过50nm时，增加材料消耗量，有可能提高制造成本。
根据本发明的一实施例，第一氧化物半导体层131以及第二氧化物半导体层132可以包含铟(In)。总所周知，铟(In)是提高氧化物半导体层130的迁移率且提高载体浓度的成分，广泛应用于氧化物半导体层130。但是，当氧化物半导体层130包含相对于整体金属含量的50原子％以上的铟(In)时，氢流入沟道区域或者氧空缺(Oxygen Vacancy)增加，从而氧化物半导体层130有可能呈现类似于导体的活动。
根据本发明的一实施例，第一氧化物半导体层131以及第二氧化物半导体层132中包含的铟(In)的至少一部分与氮(N)键合，所以降低载体浓度，防止第一氧化物半导体层131以及第二氧化物半导体层132变成导体。尤其是，在作为与栅极140重叠的区域的沟道区域，防止第一氧化物半导体层131以及第二氧化物半导体层132变成导体。
根据本发明的一实施例，第一氧化物半导体层131以及第二氧化物半导体层132包含铟(In)-氮(N)键。与第二氧化物半导体层132相比，第一氧化物半导体层131中包含的氮的浓度更高，所以第一氧化物半导体层131的铟(In)以比第二氧化物半导体层132的铟(In)高的比率与氮(N)键合。
例如，第一氧化物半导体层131中的铟(In)-氮(N)键的比率高于第二氧化物半导体层132中的铟(In)-氮(N)键的比率。其中，第一氧化物半导体层131的铟(In)-氮(N)键的比率表示第一氧化物半导体层131所包含的铟(In)元素中与氮(N)键合中的元素的比率，第二氧化物半导体层132的铟(In)-氮(N)键的比率表示第二氧化物半导体层132所包含的铟(In)元素中与氮(N)键合中的元素的比率。
更加详细地，当铟-氮键合增加时，相对地，减少铟-氢键合。在金属氧化物内，与金属或者氧键合的氢即使在较低的温度或者较低的能量吸收条件下，也停止键合，被激活。因此，由于氧化物半导体层130中包含的氢，降低薄膜晶体管100的操作预测性，降低薄膜晶体管100的可靠性。例如，由于氢，加快薄膜晶体管100的PBTS(Positive Bias TemperatureStress)测量恶化，有可能出现阈值电压Vth向负(-)移动(Shift)现象。但是，当氧化物半导体层130中的铟-氮键合增加时，相对地，铟-氢的键合减少，从而改善薄膜晶体管100的不稳定的活动，提高可靠性。
根据本发明的一实施例，第一氧化物半导体层131中的铟(In)-氮(N)键的比率高于第二氧化物半导体层132中的铟(In)-氮(N)键的比率，所以第一氧化物半导体层131具有比第二氧化物半导体层132优秀的膜稳定性，能够稳定地支撑第二氧化物半导体层132。
并且，第二氧化物半导体层132可以包含氢。第二氧化物半导体层132中包含的氢可以与铟(In)键合后形成铟(In)-氢(H)键。当氢与铟(In)键合时，可以增加第二氧化物半导体层132的载体浓度。由此，可以提高第二氧化物半导体层132的电流特性。
在氧化物半导体层130中，随着氮的浓度的降低，铟(In)与氮键合的概率下降，而与氢键合的概率增加。在第二氧化物半导体层132中，越靠近栅极140，氮(N)的浓度越低，由此，铟(In)-氢(H)键的比率增加。第二氧化物半导体层132中的铟(In)-氢(H)键的比率表示第二氧化物半导体层132所包含的整体铟(In)元素中与氢(H)键合中的元素的比率。
氧化物半导体层130上配置栅极绝缘膜120。栅极绝缘膜120可以包含氧化硅以及氮化硅中的至少一个，还可以包含氧化铝(Al2O3)。栅极绝缘膜120可以具有单膜结构，还可以具有多层膜结构。参照图1，栅极绝缘膜120与第二氧化物半导体层132接触。
栅极140配置在栅极绝缘膜120上。具体地，栅极140与氧化物半导体层130绝缘，并且与氧化物半导体层130重叠至少一部分。如图1示出，栅极140配置在氧化物半导体层130上的薄膜晶体管100的结构还称为顶栅结构。
栅极140可以包含铝(Al)或铝合金等铝系列金属、银(Ag)或银合金等银系列金属、铜(Cu)或铜合金等铜系列金属、钼(Mo)或钼合金等钼系列金属、铬(Cr)、钽(Ta)、钕(Nd)以及钛(Ti)中的至少一个。栅极140可以具有包括具有不同的物理性质的至少两个导电膜的多层膜结构。
栅极140上配置层间绝缘膜170。层间绝缘膜170由绝缘物质构成。具体地，层间绝缘膜170可以由有机物构成，还可以由无机物构成，还可以由有机物层和无机物层的层压体构成。
层间绝缘膜170上配置源极150以及漏极160。源极150和漏极160彼此隔开，分别与氧化物半导体层130连接。参照图1，通过形成在层间绝缘膜170的接触孔，源极150和漏极160分别与氧化物半导体层130连接。更加详细地，源极150和漏极160分别与第二氧化物半导体层132连接。
源极150以及漏极160可以包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及它们的合金中的至少一个。源极150以及漏极160分别可以构成为由金属或者金属的合金制成的单层，还可以构成为两层以上的多层。
图2是根据本发明的另一实施例的薄膜晶体管200的截面图。下面，为了避免重复说明，省略对于已经说明过的构成元素的说明。
与图1的薄膜晶体管100相比，图2的薄膜晶体管200还包括基板110上的遮光层180以及遮光层180上的缓冲层121。
遮光层180与氧化物半导体层130重叠。遮光层180遮挡从外部入射到薄膜晶体管200的氧化物半导体层130的光，从而防止氧化物半导体层130因外部入射光受损。
一般情况下，遮光层180由金属等导电性物质制成，所以为了实现遮光层180与氧化物半导体层130绝缘，在遮光层180上配置具有绝缘性的缓冲层121。
下面，参照图3a至3h，说明薄膜晶体管200的制造方法。图3a至3h是根据本发明的另一实施例的薄膜晶体管200的制造工序图。
参照图3a，在基板110上形成遮光层180。
作为基板110可以使用玻璃，还可以使用可以弯折或翘曲的透明的塑料。作为用作基板110的塑料的例子，有聚酰亚胺。将聚酰亚胺用作基板110时，考虑到在基板110上执行高温沉积工序，可以使用耐高温的耐热性聚酰亚胺。
作为用于形成薄膜晶体管的基板110使用塑料基板时，可以在塑料基板配置在玻璃等高耐用性材料构成的载体基板上的状态下，进行沉积、蚀刻等工序。
遮光层180防止氧化物半导体层130因从外部入射的光而受损。遮光层180可以由对光进行反射或吸收的物质制成，例如，可以以金属等导电性物质制成。
参照图3b，在包括遮光层180的基板110上形成缓冲层121。由此，制造出第一沉积对象基板101。
其次，在基板110上形成氧化物半导体层130。参照图3c、3d、3e，氧化物半导体层130形成在基板110上的缓冲层121，俯视时与遮光层180重叠。
下面，参照图3c、3d、3e、4a以及4b，更加详细地说明氧化物半导体层130形成过程。
首先，参照图3c以及图4a，在反应室10内的氧气(O2)氮气(N2)环境中，通过溅射沉积(sputtering deposition)，在基板110上形成第一氧化物半导体物质层131a。更加详细地，在基板110上的缓冲层121上形成第一氧化物半导体物质层131a。
第一氧化物半导体物质层131a包括氧化物半导体物质以及氮(N)。第一氧化物半导体物质层131a可以由IZO(InZnO)系、IGO(InGaO)系、ITO(InSnO)系、IGZO(InGaZnO)系、IGZTO(InGaZnSnO)系、GZTO(GaZnSnO)系、GZO(GaZnO)系、ITZO(InSnZnO)系等氧化物半导体物质以及氮(N)制成。
图4a是说明用于形成氧化物半导体层131的溅射沉积的概要图。参照图4a，在基板110上形成遮光层180以及缓冲层121从而构成的第一沉积对象基板101被导入反应室10。
图4a示出的反应室10的阴极(cathode)配置溅射靶(sputtering target)。作为溅射靶使用用于形成氧化物半导体层的金属。例如，溅射靶包含铟(In)、镓(Ga)、锌(Zn)以及锡(Sn)中的至少一个。第一沉积对象基板101位于反应室10的阳极(anode)。
在形成第一氧化物半导体物质层131a的步骤，向反应室10供给氩气(Ar)、氧气(O2)以及氮气(N2)。由于供给到反应室10的氩气(Ar)、氧气(O2)以及氮气(N2)，反应室10内形成等离子，通过等离子的溅射沉积，在沉积对象基板101上形成第一氧化物半导体物质层131a。其结果，形成了第二沉积对象基板102。
通过溅射沉积，氮可以分布在第一氧化物半导体物质层131a的整个区域。
供给至反应室10的氮气(N2)的流量是供给至反应室10的气体整体流量的1至50％。当氮气(N2)的流量相对于气体整体的流量小于1％时，第一氧化物半导体物质层131a中的氮的含量不足，从而第一氧化物半导体层131有可能无法具有优秀的膜稳定性，有可能无法从第一氧化物半导体层131向第二氧化物半导体层132充分地供给氮。相反地，当氮气(N2)的流量相对于气体整体(O2)的流量超过50％时，由于过多的氮，有可能降低第一氧化物半导体物质层131a的膜稳定性。
在形成第一氧化物半导体物质层131a的步骤，氮气(N2)的流量调节到相对于气体整体的流量的1至50％，从而通过第一氧化物半导体物质层131a形成的第一氧化物半导体层131可以包含以原子数为基准的1至5原子％(at％)浓度的氮(N)。
并且，第一氧化物半导体物质层131a形成为具有3至50nm的厚度。其结果，第一氧化物半导体层132可以具有3至50nm的厚度。
参照图3d以及图4b，在反应室10内的氧气(O2)环境中，通过溅射沉积(sputteringdeposition)，在第一氧化物半导体物质层131a上形成第二氧化物半导体物质层132a。
第二氧化物半导体物质层132a可以由例如IZO(InZnO)系、IGO(InGaO)系、ITO(InSnO)系、IGZO(InGaZnO)系、IGZTO(InGaZnSnO)系、GZTO(GaZnSnO)系、GZO(GaZnO)系以及ITZO(InSnZnO)系氧化物半导体物质中的至少一个制成。例如，第二氧化物半导体物质层132a可以由与形成第一氧化物半导体物质层131a时使用的物质相同的氧化物半导体物质制成。
图4b是说明用于形成第二氧化物半导体层132的溅射沉积的简要图。
参照图4b，在反应室10内的含氧气(O2)环境中，通过溅射沉积，在第一氧化物半导体物质层131a上形成第二氧化物半导体物质层132a。形成第一氧化物半导体物质层131a的步骤和形成第二氧化物半导体物质层132a的步骤可以在相同的反应室10内连续的工序进行。
在图4b中，在反应室10的阴极(cathode)配置溅射靶(sputtering target)。作为溅射靶使用用于形成氧化物半导体层的金属。例如，溅射靶包含铟(In)、镓(Ga)、锌(Zn)以及锡(Sn)中的至少一个。在反应室10的阳极(anode)配置第二沉积对象基板102。
为了溅射沉积，溅射气体被导入反应室10。作为用于形成第二氧化物半导体物质层132a的溅射气体使用氩气(Ar)以及氧气(O2)。反应室10内形成等离子，通过等离子的溅射沉积，在第一氧化物半导体物质层131a上形成第二氧化物半导体物质层132a。
第二氧化物半导体物质层132a形成为5至30nm的厚度。由此，第二氧化物半导体层132可以形成为5至30nm的厚度。
参照图3e，第一氧化物半导体物质层131a以及第二氧化物半导体物质层132a实现图案化，分别形成第一氧化物半导体层131以及第二氧化物半导体层132。由此，制造出包括第一氧化物半导体层131和第二氧化物半导体层132的氧化物半导体层130。
参照图3f，在氧化物半导体层130上形成栅极绝缘膜120以及栅极140。栅极140形成为与氧化物半导体层130绝缘，并且与氧化物半导体层130重叠至少一部分。栅极绝缘膜120在栅极140与氧化物半导体层130之间实现栅极140与氧化物半导体层130的绝缘。形成栅极140之后，氧化物半导体层130中从栅极140暴露的区域可以变成导体。通过变成导体，制造出源极连接部以及漏极连接部。
参照图3g，在栅极140上形成层间绝缘膜170。层间绝缘膜170可以由有机物制成，还可以由无机物制成，还可以由有机物层和无机物层的层压体构成。
参照图3h，在层间绝缘膜170上形成源极150和漏极160。源极150和漏极160彼此隔开，分别与氧化物半导体层130连接。其结果，制造出如图3h示出的薄膜晶体管200。
图5是根据本发明的又一实施例的显示装置300简要截面图。
图5示出了包括图2的薄膜晶体管200的显示装置300。但是，本发明的又一实施例并不限定于此，还可以是图1示出的薄膜晶体管100应用于图5的显示装置300。
参照图5，显示装置300包括基板110、配置在基板110上的薄膜晶体管200以及与薄膜晶体管200连接的第一电极271。并且，显示装置300包括配置在第一电极271上的有机层272以及配置在有机层272上的第二电极273。
具体地，基板110可以由玻璃或者塑料制成。基板110上配置遮光层180，遮光层180上配置缓冲层121。
薄膜晶体管200配置在基板110上的缓冲层121上。薄膜晶体管200包括基板110上的氧化物半导体层130、与氧化物半导体层130绝缘且与氧化物半导体层130的至少一部分重叠的栅极140、与氧化物半导体层130连接的源极150以及与源极150隔开且与氧化物半导体层130连接的漏极160。氧化物半导体层130包括第一氧化物半导体层131以及第一氧化物半导体层131上的第二氧化物半导体层132。第一氧化物半导体层131包含以原子数为基准的1至5原子％浓度的氮。第二氧化物半导体层132具有比第一氧化物半导体层131低的氮浓度，并且具有越靠近栅极140越低的氮浓度的梯度。
平整化膜190配置在薄膜晶体管200上，从而实现基板110的上部的平整化。平整化膜190可以由具有感光性的丙烯酸树脂等有机绝缘物质构成，但是并不限定于此。
第一电极271配置在平整化膜190上。第一电极271通过设置在平整化膜190的接触孔，与薄膜晶体管200的漏极160连接。
堤层250配置在第一电极271以及平整化膜190上，从而定义像素区域或者发光区域。例如，堤层250以矩阵结构配置在多个像素之间的边界区域，从而通过堤层250，可以定义像素区域。
有机层272配置在第一电极271上。有机层272还可以配置在堤层250上。即、有机层272可以在相邻的像素之间彼此连接，而不是按照像素分离。
有机层272包括有机发光层。有机层272可以包括一个有机发光层，还可以包括上下层叠的两个有机发光层或者其以上的有机发光层。从这样的有机层272可以发射出具有红色、绿色以及蓝色中的一种颜色的光，还可以发射出白色(White)光。
第二电极273配置在有机层272上。
第一电极271、有机层272以及第二电极273层叠，从而构成有机发光元件270。有机发光元件270在显示装置300中可以起到光量调节层的作用。
虽然未图示，在有机层272发射白色(White)光时，个别像素可以包括滤色片，用于按照波长过滤从有机层272发射的白色(White)光。滤色片形成在光的移动路径中。在从有机层272发射的光向下部的基板110方向前进的所谓的底部发光(Bottom Emission)方式时，滤色片配置在有机层272的下方，在从有机层272发射的光向上部的第二电极273方向前进的所谓的顶部发光(Top Emission)方式时，滤色片配置在有机层272的上方。
图6是根据本发明的又一实施例的显示装置400的简要截面图。
参照图6，根据本发明的又一实施例的显示装置400包括基板110、配置在基板110上的薄膜晶体管200以及与薄膜晶体管200连接的第一电极381。并且，显示装置400包括第一电极381上的液晶层382以及液晶层382上的第二电极383。
液晶层382起到光量调节层的作用。这样，图6示出的显示装置400是包括液晶层382的液晶显示装置。
具体地，图6的显示装置400包括基板110、薄膜晶体管200、平整化膜190、第一电极381、液晶层382、第二电极383、阻挡层320、滤色片341、342、遮光部350以及对置基板310。
基板110可以由玻璃或者塑料制成。基板110上配置遮光层180，遮光层180上配置第一绝缘膜121。
薄膜晶体管200配置在基板110上的缓冲层121上。已经说明了薄膜晶体管200，所以省略对此的详细说明。
平整化膜190配置在薄膜晶体管200上，从而实现基板110的上部的平整。
第一电极381配置在平整化膜190上。第一电极381通过设置在平整化膜190的接触孔CH与薄膜晶体管200的漏极160连接。
对置基板310与基板110相对配置。
对置基板310上配置遮光部350。遮光部350具有多个开口部。与作为像素电极的第一电极381对应配置多个开口部。遮光部350阻挡除了开口部之外的部分中的光。可以省略遮光部350，并不是必要的部件。
滤色片341、342配置在对置基板310上，选择性地阻挡从背光部(未图示)入射的光的波长。具体地，滤色片341、342可以配置在通过遮光部350定义的多个开口部。各个滤色片341、342可以表达红色、绿色、蓝色中的任意一种颜色。各个滤色片341、342还可以表达除了红色、绿色蓝色之外的其它的颜色。
在滤色片341、342和遮光部350上可以配置阻挡层320。还可以省略阻挡层320。
第二电极383配置在阻挡层320上。例如，第二电极383可以位于对置基板310的前面。第二电极383可以由ITO或者IZO等透明导电物质构成。
第一电极381与第二电极383相对配置，液晶层382配置在其之间。第二电极383与第一电极381一起向液晶层382施加电场。
将基板110和对置基板310之间的相对的面分别称为对应基板的上部面，将位于其上部面的相反侧的面分别称为对应基板的下部面时，基板110的下部面和对置基板310的下部面上可以分别配置偏光板。
下面，参照实施例、对比例以及实验例，更加详细地说明本发明。
[实施例1]
在玻璃制成的基板110上通过溅射沉积形成10nm厚度的第一氧化物半导体物质层131a，在其上方通过溅射沉积形成了20nm厚度的第二氧化物半导体物质层132a。其次，对第一氧化物半导体物质层131a以及第二氧化物半导体物质层132a进行图案形成，分别形成了第一氧化物半导体层131以及第二氧化物半导体层132，从而制造出包括第一氧化物半导体层131以及第二氧化物半导体层132的氧化物半导体层130。第一氧化物半导体层131形成为包括以原子数为基准的铟(In)与锌(Zn)的比值为9:1的IZO系氧化物半导体物质以及氮(N)。第二氧化物半导体层132形成为以原子数为基准的铟(In)与锌(Zn)的比值为9:1的IZO系氧化物半导体物质。为了通过溅射沉积形成第一氧化物半导体层131，使用了氩气、氧气以及氮气，它们的流量分别调节为50sccm。并且，为了通过溅射沉积形成第二氧化物半导体层132，使用了氩气以及氧气，它们的流量分别调节为50sccm。
其次，在氧化物半导体层130上形成由氮化硅构成的栅极绝缘膜120以及由Mo/Ti的合金构成且100nm厚度的栅极140，在其上面形成了由氧化硅构成的层间绝缘膜170。其次，利用Mo/Ti合金，形成100nm厚度的源极150和漏极160，从而制造出实施例1的薄膜晶体管。在制造实施例1时，在一个玻璃基板110上制造了9个薄膜晶体管。
[对比例1]
除了在氧化物半导体层130中没有形成第一氧化物半导体层131，仅形成了10nm厚度的第二氧化物半导体层132之外，与实施例1相同地制造了薄膜晶体管，之后将其作为了对比例1。这时，在一个玻璃基板110上制造了9个薄膜晶体管，但是，4个薄膜晶体管中出现了氧化物半导体层130的流失，只有5个薄膜晶体管制造成了完成品。
[对比例2]
除了第二氧化物半导体层132的厚度为20nm之外，与对比例1相同地制造了薄膜晶体管，之后将其作为了对比例2。这时，在制造对比例2时，在一个玻璃基板110上制造了9个薄膜晶体管。
[实验例1]氮浓度的测量
对于实施例1的薄膜晶体管，测量了根据氧化物半导体层130的深度(depth)的相对的氮浓度。
这时，利用了TOF-SIMS(Time of Flight Secondary Ion Mass Spectrometry，飞行时间二次离子质谱仪)。TOF-SIMS是将具有一定能量的一次离子入射到固体表面后，分析释放出的二次离子，从而分析构成材料表面的原子或分子的装置。
具体地，对于在实施例1中制造的一个薄膜晶体管，一边对氧化物半导体层130的表面施加一定的能量一边对表面进行蚀刻，并分析这时候释放出的离子，从而测量了根据从氧化物半导体层130的表面起的深度的相对的氮浓度。图7示出了其结果。
图7是根据氧化物半导体层的深度的相对的氮含量曲线图。在图7示出的曲线图中，横轴表示从氧化物半导体层130的表面起的深度(depth)。在图7的曲线图中，深度在0至20nm的范围相当于第二氧化物半导体层132，深度在20至30nm的范围相当于第一氧化物半导体层131。纵轴是相对的氮浓度，对应于TOF-SIMS测量中检测出的氮原子数。
参照图7可以得知，在第一氧化物半导体层131(深度20至30nm的范围)中维持相对稳定的氮浓度，在第一氧化物半导体层131与第二氧化物半导体层132之间的边界面(深度20nm附近)，沿朝向表面(深度0nm)的方向氮浓度急速下降，在第二氧化物半导体层132(深度0至20nm的范围)，沿朝向表面(深度0nm)的方向氮浓度逐渐下降。
[实验例2]阈值电压Vth的测量
对于实施例1、对比例1以及对比例2的薄膜晶体管，测量了阈值电压Vth。为了测量阈值电压Vth，一边施加-20V至+20V范围的栅电压(Gate Voltage)一边测量了漏极电流(Drain Current)。向源极150与漏极160之间施加了0.1V以及10V的电压。图8a、8b以及8c示出了其结果。
图8a、8b以及8c分别是对于对比例1、对比例2以及实施例1的薄膜晶体管的阈值电压Vth测量结果。在图8a、8b以及8c，V10表示源极150与漏极160之间施加了10V的电压的情况，V0.1表示源极150与漏极160之间施加了0.1V的电压的情况。
参照图8a可以得知，对比例1的薄膜晶体管表现出良好的阈值电压Vth特性。但是，在对比例1的情况下，确认出在制造薄膜晶体管的过程中，产生不良而产生了未完成品。
参照图8b可以得知，对于对比例2的薄膜晶体管无法测量阈值电压Vth。从图8b的结果可以得知，在氧化物半导体层130不包括作为支撑层的第一氧化物半导体层131，第二氧化物半导体层132包含铟(In)但不包含氮，且具有20nm厚度时，薄膜晶体管无法正常发挥作用。
参照图8c可以得知，根据实施例1的薄膜晶体管，阈值电压Vth向负(-)方向转移，但是，表现出良好的阈值电压Vth特性。
[实验例3]PBTS的测量
PBTS(Positive Bias Temperature Stress)表示在施加正极性(+)的偏压以及一定的温度的条件下的压力。为了测量PBTS，对对比例1以及实施例1的薄膜晶体管施加60℃以及100℃的温度压力，同时测量了阈值电压Vth的变化。图9a以及9b示出了其结果。
图9a以及9b分别是60℃以及100℃中的PBTS测量曲线图。在图9a以及9b中，“A1”是根据实施例1的薄膜晶体管的阈值电压Vth测量结果，“B1”是根据对比例1的薄膜晶体管的阈值电压Vth测量结果。
参照图9a可以得知，当施加60℃的温度压力时，根据实施例1以及对比例1的薄膜晶体管表现出正常的PBTS特性。
参照图9b可以得知，当施加100℃的温度压力时，实施例1的薄膜晶体管表现出正常的PBTS特性，相反，对比例1的薄膜晶体管表现出阈值电压Vth减少到负值的不正常的PBTS特性。这样，对比例1的薄膜晶体管在高温下表现出无法预测的阈值电压特性，可以得知高温下的可靠性并不出色。
[实施例2至7]
按照实施例1的制造方法制造，但是，将构成氧化物半导体层130的第一氧化物半导体层131和第二氧化物半导体层132形成为下面的表1中示出的厚度，从而制造出了实施例2至7的薄膜晶体管。
对于这样制造出的实施例2、3、4、5、6以及7的薄膜晶体管，按照与实验例2相同的方法，测量了阈值电压Vth，在图10a、10b、10c、10d、10e和10f分别示出了其结果，表1中记载了阈值电压Vth值。参照图10a、10b、10c、10d、10e和10f可以得知，实施例2、3、4、5、6以及7的薄膜晶体管具有良好的阈值电压Vth特性。并且，对于实施例1至7以及对比例1的薄膜晶体管测量了场效应迁移率(Field Effect Mobility)，表1示出了其结果(表1的迁移率)。
【表1】
Figure BDA0001900677420000211
参照表1可以得知，实施例1至7的薄膜晶体管全部具有优秀的迁移率，可以作为显示装置的薄膜晶体管使用。
这样，根据本发明的一实施例的薄膜晶体管具有优秀的可靠性以及活动特性。并且，包括这样的薄膜晶体管的根据本发明一实施例的显示装置可以具有优秀的可靠性。
以上说明的本发明并不限定于上述的实施例以及附图，本领域技术人员可以理解在不脱离本发明的技术思想的范围内可以有各种替换、变形以及变更。因此，本发明的保护范围通过后述的权利要求书表示，从权利要求书的意思、范围和等价概念导出的所有的变更或者变形方式均包括在本发明的保护范围内。

Claims (11)

1.一种薄膜晶体管，其包括：
基板上的氧化物半导体层；
栅极，其与上述氧化物半导体层绝缘，与上述氧化物半导体层重叠至少一部分；
源极，其与上述氧化物半导体层连接；以及
漏极，与上述源极隔开，与上述氧化物半导体层连接，
其中，上述氧化物半导体层包括上述基板上的第一氧化物半导体层以及上述第一氧化物半导体层上的第二氧化物半导体层，
上述第二氧化物半导体层比上述第一氧化物半导体层更靠近上述栅极，
以原子数为基准，上述第一氧化物半导体层包括1至5原子％浓度的氮，
上述第二氧化物半导体层具有比上述第一氧化物半导体层低的氮浓度，并且具有越靠近上述栅极越低的氮浓度的梯度。
2.根据权利要求1所述的薄膜晶体管，其中，
上述第一氧化物半导体层具有3nm至50nm的厚度。
3.根据权利要求1所述的薄膜晶体管，其中，
上述第一氧化物半导体层以及上述第二氧化物半导体层是非晶质膜。
4.根据权利要求1所述的薄膜晶体管，其中，
上述第一氧化物半导体层以及上述第二氧化物半导体层包含铟(In)-氮(N)键，
上述第一氧化物半导体层中的铟(In)-氮(N)键的比率高于上述第二氧化物半导体层中的铟(In)-氮(N)键的比率，
其中，上述第一氧化物半导体层的铟(In)-氮(N)键的比率表示上述第一氧化物半导体层所包含的铟(In)元素中与氮(N)键合中的比率，
上述第二氧化物半导体层的铟(In)-氮(N)键的比率表示上述第二氧化物半导体层所包含的铟(In)元素中与氮(N)键合中的比率。
5.根据权利要求1所述的薄膜晶体管，其还包括：
上述基板上的遮光层；以及
上述遮光层上的缓冲层，
其中，上述遮光层与上述氧化物半导体层重叠。
6.一种薄膜晶体管的制造方法，包括：
在基板上形成氧化物半导体层的步骤；
形成与上述氧化物半导体层绝缘且与上述氧化物半导体层重叠至少一部分的栅极的步骤；以及
形成分别连接于上述氧化物半导体层且彼此隔开的源极以及漏极的步骤，
其中，形成上述氧化物半导体层的步骤包括：
在反应室内的氧气以及氮气环境中，通过溅射沉积，在上述基板上形成第一氧化物半导体物质层的步骤；
在反应室内的氧气环境中，通过溅射沉积，在上述第一氧化物半导体物质层上形成第二氧化物半导体物质层的步骤；以及
进行上述第一氧化物半导体物质层以及第二氧化物半导体物质层的图案化，分别形成第一氧化物半导体层以及第二氧化物半导体层的步骤，
以原子数为基准，上述第一氧化物半导体层包括1至5原子％浓度的氮，
上述第二氧化物半导体层具有比上述第一氧化物半导体层低的氮浓度，并且具有越靠近上述栅极越低的氮浓度的梯度。
7.根据权利要求6所述的薄膜晶体管的制造方法，其中，
在形成上述第一氧化物半导体物质层的步骤中，向上述反应室供给氩气、氧气以及氮气，
供给至上述反应室的氮的流量是供给至上述反应室的气体整体流量的1至50％。
8.根据权利要求6所述的薄膜晶体管的制造方法，其中，
上述第一氧化物半导体层形成为3nm至50nm的厚度。
9.根据权利要求6所述的薄膜晶体管的制造方法，其中，
在形成上述氧化物半导体层的步骤之前，还包括：
在上述基板上形成遮光层的步骤；以及
在上述遮光层上形成缓冲层的步骤，
其中，上述遮光层与上述氧化物半导体层重叠。
10.根据权利要求6所述的薄膜晶体管的制造方法，其中，
上述第一氧化物半导体层以及上述第二氧化物半导体层包含铟(In)-氮(N)键，
上述第一氧化物半导体层中的铟(In)-氮(N)键的比率高于上述第二氧化物半导体层中的铟(In)-氮(N)键的比率，
其中，上述第一氧化物半导体层的铟(In)-氮(N)键的比率表示上述第一氧化物半导体层所包含的铟(In)元素中与氮(N)键合中的比率，
上述第二氧化物半导体层的铟(In)-氮(N)键的比率表示上述第二氧化物半导体层所包含的铟(In)元素中与氮(N)键合中的比率。
11.一种显示装置，其包括：
基板；
上述基板上的薄膜晶体管；以及
第一电极，其与上述薄膜晶体管连接，
其中，上述薄膜晶体管包括：
上述基板上的氧化物半导体层；
栅极，其与上述氧化物半导体层绝缘，与上述氧化物半导体层重叠至少一部分；
源极，其与上述氧化物半导体层连接；以及
漏极，其与上述源极隔开，与上述氧化物半导体层连接，
其中，上述氧化物半导体层包括上述基板上的第一氧化物半导体层以及上述第一氧化物半导体层上的第二氧化物半导体层，
上述第二氧化物半导体层比上述第一氧化物半导体层更靠近上述栅极，
以原子数为基准，上述第一氧化物半导体层包括1至5原子％浓度的氮，
上述第二氧化物半导体层具有比上述第一氧化物半导体层低的氮浓度，并且具有越靠近上述栅极越低的氮浓度的梯度。
CN201811510684.4A 2017-12-11 2018-12-11 薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置 Active CN110034191B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170169696A KR102446301B1 (ko) 2017-12-11 2017-12-11 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR10-2017-0169696 2017-12-11

Publications (2)

Publication Number Publication Date
CN110034191A CN110034191A (zh) 2019-07-19
CN110034191B true CN110034191B (zh) 2022-04-08

Family

ID=66696419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811510684.4A Active CN110034191B (zh) 2017-12-11 2018-12-11 薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置

Country Status (3)

Country Link
US (1) US10741697B2 (zh)
KR (2) KR102446301B1 (zh)
CN (1) CN110034191B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN113097258B (zh) * 2021-03-22 2022-11-08 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120132905A1 (en) * 2010-11-30 2012-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103229304A (zh) * 2010-11-30 2013-07-31 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN104272463A (zh) * 2012-05-09 2015-01-07 株式会社神户制钢所 薄膜晶体管和显示装置
CN107403840A (zh) * 2012-05-10 2017-11-28 株式会社半导体能源研究所 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126729B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US20060109089A1 (en) * 2004-11-23 2006-05-25 Boehm Travis A Sports timer actuation system
KR100975204B1 (ko) 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR102089200B1 (ko) * 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101671952B1 (ko) 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
KR102087029B1 (ko) * 2013-02-13 2020-03-10 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
US9620592B2 (en) * 2015-02-12 2017-04-11 International Business Machines Corporation Doped zinc oxide and n-doping to reduce junction leakage
US10714633B2 (en) * 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
DE112017000905T5 (de) * 2016-02-18 2018-10-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür, Anzeigevorrichtung und elektronisches Gerät
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120132905A1 (en) * 2010-11-30 2012-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103229304A (zh) * 2010-11-30 2013-07-31 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN104272463A (zh) * 2012-05-09 2015-01-07 株式会社神户制钢所 薄膜晶体管和显示装置
CN107403840A (zh) * 2012-05-10 2017-11-28 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
US20190181274A1 (en) 2019-06-13
KR102446301B1 (ko) 2022-09-23
KR102578422B1 (ko) 2023-09-13
KR20190069210A (ko) 2019-06-19
KR20220131885A (ko) 2022-09-29
CN110034191A (zh) 2019-07-19
US10741697B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
KR102547131B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102393552B1 (ko) 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102518392B1 (ko) 박막트랜지스터 어레이 기판
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR102578422B1 (ko) 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102654115B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP6654770B2 (ja) 薄膜トランジスタ基板及び表示装置
JP6768048B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置
US9911859B2 (en) Thin-film transistor and method of manufacturing the same field
JP6689355B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む表示装置
WO2012169397A1 (ja) 薄膜トランジスタ、その製造方法、および表示素子
KR102487324B1 (ko) 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102436715B1 (ko) 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US9780227B2 (en) Thin-film transistor and method of manufacturing the same
KR102468509B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102434908B1 (ko) 산화물 반도체층을 포함하는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2013149827A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器
KR102095811B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant