CN1271463C - 图像显示装置及其制造方法 - Google Patents

图像显示装置及其制造方法 Download PDF

Info

Publication number
CN1271463C
CN1271463C CNB021017808A CN02101780A CN1271463C CN 1271463 C CN1271463 C CN 1271463C CN B021017808 A CNB021017808 A CN B021017808A CN 02101780 A CN02101780 A CN 02101780A CN 1271463 C CN1271463 C CN 1271463C
Authority
CN
China
Prior art keywords
mentioned
dielectric film
electrode
dielectric
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021017808A
Other languages
English (en)
Other versions
CN1383027A (zh
Inventor
丰田善章
糸贺敏彦
秋元肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1383027A publication Critical patent/CN1383027A/zh
Application granted granted Critical
Publication of CN1271463C publication Critical patent/CN1271463C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Abstract

一种对比度高且制造成本低的图像显示装置，在基板上具有多个薄膜晶体管和多个电容元件，其中：在上述基板上有多条栅线和多条信号线；上述薄膜晶体管具有：具有源区、漏区和沟道区的岛状半导体层；在该岛状半导体层和与上述栅线同层的栅极之间形成的第一绝缘膜；在上述岛状半导体层上方形成的层间绝缘膜；与信号线同层的源电极和漏电极；上述电容元件由与上述栅线同层的保存电极、在该保存电极上相接地形成的第二绝缘膜、和在该第二绝缘膜上相接地形成的与上述信号线同层的电极构成。

Description

图像显示装置及其制造方法
技术领域
本发明涉及对比度高且成本低的图像显示装置及其制造方法。
背景技术
多晶硅薄膜晶体管(简称TFT)因性能优异而可构成电路。作为利其特长的例子，可举出在Society for Information Display InternationalSymposium Digest of Technical Papers第172页(1999)中记载的有源矩阵型液晶显示装置。在该显示装置中。通过用多晶硅TFT构成周边驱动电路的一部分，可以减少象素部和周边驱动电路的连接端子数目，可进行高精度的图像显示。图2示出使用多晶硅TFT的现有的液晶显示装置的构成图，图3是象素40的平面布置图。
图2由栅驱动器电路30和漏驱动器电路31和图像显示部32构成，栅驱动器电路30和漏驱动器电路31由CMOS TFT 33构成。图像显示部32由栅线37和信号线38呈矩阵状构成。图像显示部32内的各象素分别由象素TFT34和用来保存液晶施加电压的保存电容元件36构成。这些元件分别具有下面的功能。首先，从栅驱动器电路30向象素TFT 34的栅施加电压，使源-漏之间成为导通状态。
然后，把来自漏驱动器电路31的图像信号通过象素TFT 34施加到液晶上，成为与信号电压对应的显示状态。通过液晶电容元件35和保存电容元件36把该电压保存到在下一周期向栅再次施加选择电压。通过设置该保存电容元件36，可以抑制TFT的泄露电流导致的液晶施加电压的降低，可以提供对比度高的液晶显示装置。图4是图3中的A-A′剖面图。上述液晶电容元件35是由象素电极13-液晶层21-对置电极22构成的电容元件。通过向象素电极13施加信号电压改变液晶的取向，控制背光源26的光的透过率，显示映像。
在使用多晶硅TFT的现有液晶装置中，由于背光源26激起照射到多晶硅层4上的光载流子，泄漏电流增加，且液晶施加电压降低，使对比度下降。为了抑制液晶施加电压的降低，必须增大保存电容，但是现有的保存电容元件36，如图4所示，由第一电容元件和第二电容元件构成，第一电容元件由多晶硅层14/与栅绝缘膜同层的绝缘膜3/与栅线同层的保存电极8构成，第二电容元件由与栅线同层的保存电极8/层间绝缘膜10和保护绝缘膜12/象素电极13构成，由于该第二电容元件的电极间隔比上述第一电容元件的电极间隔大10倍以上，其电容与上述第一电容元件的电容相比小到可以忽略。而且，上述第一电容元件的电极间隔由栅绝缘膜的厚度确定，为了增加电容必须增大面积。但是，如果增加保存电容元件的面积，象素的开口率降低，对比度降低。为了提度分辨率而缩小象素面积时这一问题更加显著。因此，必须有增加单位面积的电容的技术。
作为其对策，有日本专利特开平11-271812号公报记载的方法，即，通过层叠用来形成栅极和保存电极的金属膜、绝缘膜并同时构图，预先在栅线、栅极、保存电极上形成绝缘膜，蚀刻保存电极上部的保护绝缘膜和层间绝缘膜，形成由保存电极/绝缘膜/象素电极(ITO)构成的保存电容元件。如果采用该方法，通过减薄构成上述第二电容元件的绝缘膜的厚度可以增加保存电容。但是，存在ITO蚀刻液造成的形成电容元件的绝缘膜厚度不均匀的情况。另外，存在形成ITO和绝缘膜的反应层，降低保存电容的问题。
为了防止这一点，必须在绝缘膜和ITO之间形成阻挡金属，有如该特开平11-271812号公报所示，预先在保存电极上层叠绝缘膜和金属膜，除去保护绝缘膜和层间绝缘膜后，形成象素电极的方法。根据该方法，由于金属膜起到蚀刻的阻挡层的作用，可以维持其下部的绝缘膜的厚度的均匀。但是，该方法中还增加了层叠保存电极膜、绝缘膜、金属膜，对该层叠膜构图的工序，以及形成信号线和栅线的接触孔时，只蚀刻金属膜和绝缘膜的工序。
另外，在特开平11-271812号公报中记载的方法中，构成保存电容元件的象素电极跨过的台阶差大，因该台阶差生成象素电极的断线。
发明内容
本发明的目的在于提供通过增加保存电容元件的电容而提高对比度且制造成本低的图像显示装置。
根据本发明的一种图像显示装置，是在基板上具有多个薄膜晶体管和多个电容元件的图像显示装置，其中：在上述基板上具有多条栅线、和与该多条栅线呈矩阵状交叉的多条信号线；上述薄膜晶体管具有：具有源区、漏区和夹在它们之间的沟道区的岛状半导体层；在该岛状半导体层和与上述栅线同层的栅极之间形成的第一绝缘膜；在上述岛状半导体层上方形成的层间绝缘膜；以及通过在该层间绝缘膜上设置的开口部与上述源区和上述漏区接触的、与信号线同层的源电极和漏电极；上述电容元件具有：与上述栅线同层的保存电极；在该保存电极上相接地形成的第二绝缘膜；以及在该第二绝缘膜上形成且通过在上述层间绝缘膜中形成的开口部与该第二绝缘膜相接，并与上述信号线同层的电极；上述第一绝缘膜形成为覆盖上述基板，且上述第二绝缘膜形成为与上述保存电极的上部和侧面部以及上述第一绝缘膜的上部接触；上述薄膜晶体管的沟道区是从基板侧依次为岛状半导体层、第一绝缘膜、栅电极、层间绝缘膜的层叠结构；上述源电极和漏电极是从基板侧依次为岛状半导体层、与信号线同层的电极的层叠结构；上述电容元件是从基板侧依次为第一绝缘膜、保存电极、第二绝缘膜、与信号线同层的电极的层叠结构。
也可以不由在上述保存电极上相接地形成的第二绝缘膜、和在该第二绝缘膜上相接地形成的与上述信号线同层的电极构成，而是由在上述保存电极和上述层间绝缘膜上相接地形成的第二绝缘膜、以及在该第二绝缘膜上相接地形成的与上述信号线同层的电极构成。
根据本发明的另一个方面的图像显示装置的制造方法，包括下列工序：在基板上形成多个岛状半导体层的工序；在上述岛状半导体层上形成第一绝缘膜的工序；在上述第一绝缘膜上形成栅极和保存电极的工序；在上述岛状半导体层上形成源区、漏区和夹在它们之间的沟道区的工序；在上述栅极和上述保存电极上形成第二绝缘膜的工序；把在除了上述保存电极的上部和侧面部以及上述第一绝缘膜的上部以外的区域上形成的第二绝缘膜蚀刻除去的工序；在上述栅极、上述第一绝缘膜和上述第二绝缘膜上形成层间绝缘膜的工序；除去上述层间绝缘膜，使源区、漏区和第二绝缘膜露出的工序；以及在上述源区、漏区、第二绝缘膜和层间绝缘膜上形成电极，同时形成上述第二绝缘膜上的电极、以及与上述源区、漏区相连接的源电极和漏电极的工序。
迄今为止提出的增加保存电容的手段，为了即使减少开口率也提高电容且不增加掩模，是用象素电极(ITO)作为形成保存电容的电极的方法。但是在该方法中，由于如上所述即先在保存电极上层叠并加工绝缘膜和阻挡金属，制造工序数大量增加，生产率降低。在本发明的一个方面中，通过用与源/漏电极同层的电极作保存电容元件的上部电极，选择防止保存电容降低的金属作为源/漏电极的阻挡金属，由于单位面积的电容大幅度提高，可以提高开口率，而且，也不会生成ITO蚀刻液造成的绝缘膜厚度的不均匀性，因此，可以提供对比度高，且因生产率提高而价格降低的图像显示装置。而且，象素电极的跨越台阶差也可减小，可有效地防止象素电极的断线。
采用上述结构具有以下优点。由于单位面积的电容大，可以在象素部内置帧存储器，这在现有结构中实际上是不可能的。作为存储器，可以使用DRAM、FRAM(强介电体存储器)。另外，由于同样的效果在面板周边部内置存储器时也具有可以小面积高集成化的优点。
附图说明
图1是实施例1的薄膜晶体管和电容元件的剖面图；
图2是现有的液晶显示装置的构成图；
图3是现有的液晶显示装置的象素的平面布置图；
图4是现有的液晶显示装置的剖面图；
图5是根据本发明的液晶显示装置的象素的平面布置图；
图6a-6e是展示实施例1的制造工序的剖面图；
图7是实施例2和3的薄膜晶体管和电容元件的剖面图；
图8a-8e是展示实施例3的制造工序的剖面图；
图9是实施例4的薄膜晶体管和电容元件的剖面图；
图10a-10e是展示实施例4的制造工序的剖面图；
图11是实施例5的薄膜晶体管和电容元件的剖面图；
图12a-12e是展示实施例5的制造工序的剖面图；
图13是实施例6和7的薄膜晶体管和电容元件的剖面图；
图14a-14f是展示实施例7的制造工序的剖面图；
图15是实施例8的薄膜晶体管和电容元件的剖面图；
图16a-16e是展示实施例8的制造工序的剖面图；
图17是实施例9的薄膜晶体管和电容元件的剖面图；
图18a-18f是展示实施例9的制造工序的剖面图；
图19是实施例10的薄膜晶体管和电容元件的剖面图；
图20是实施例11的液晶显示装置中的象素的平面布置图；
图21是构成实施例11的象素的薄膜晶体管和电容元件的剖面图；
图22是实施例12的液晶显示装置中的象素的平面布置图；
图23是构成实施例12的象素的薄膜晶体管和电容元件的剖面图；
图24是根据实施例13的液晶显示装置的电路框图；
图25是根据实施例14的液晶显示装置的结构图；
图26是实施例14的液晶显示装置中的存储器单元的平面布置图；
图27是构成实施例14的存储器单元的薄膜晶体管和电容元件的剖面图；
图28是根据实施例15的液晶显示装置的结构图；
图29是实施例15的液晶显示装置中的象素的平面布置图；
图30是构成实施例15的象素的薄膜晶体管和电容元件的剖面图；
图31是以根据本发明的液晶显示装置作为面板上系统(system onpanel)的实施例16的布置图。
具体实施方式
下面，详细地说明本发明的实施方案。在本发明中，在同一基板上形成TFT有源矩阵电路和周边驱动电路。
(实施例1)
本发明的第一实施方案的图像显示装置的构成图与图3相同。图5是象素40的平面布置图。图1是图5中的B-B′剖面图，示出象素电极13形成后的构成。分别示出了象素TFT和由保存电极8-第二绝缘膜9-源/漏电极11构成的保存电容元件。结合图6a-6e描述这些TFT和保存电容元件的制造方法。
在畸变点670℃以下的玻璃基板1上用等离子体CVD法堆积了300nm的由氧化硅膜构成的缓冲层2，并用等离子体CVD法堆积了50nm的非晶态硅层。然后照射XeCl激态激光使非晶态硅层结晶化，用公知的光蚀刻工艺形成岛状的多晶硅层4。之后，用等离子体CVD法堆积100nm的作为栅绝缘膜的第一绝缘膜3(在本实施例中是氧化硅膜)(图6a)。并且溅射法堆积250nm的作为栅线、栅极、保存电极的Al，用公知的光刻工艺对Al构图，在形成栅极7的同时形成保存电极8。形成栅极7和保存电极8后，以栅极7作为n型沟道TFT的掩模，通过注入离子形成高电阻n型多晶硅层5后，以光刻胶作为掩模形成低电阻n型多晶硅层6。此时，高电阻多晶硅层5的长度为1μm。之后，为了构成图中未示出的TFT CMOS，以栅极7作为p型沟道TFT的掩模，通过注入离子形成低电阻p型多晶硅层(图6b)。用等离子体CVD法堆积50nm的第二绝缘膜9(在本实施例中是氮化硅膜)，用公知的光蚀刻工艺构图(图6c)。以覆盖全体的方式形成由氧化硅构成的厚500nm的层间绝缘膜10，用公知的光蚀刻工艺除去氧化硅，开口形成接触通孔。此时，在第二绝缘膜上形成的层间绝缘膜也被同时蚀刻。在本实施例中，由于层间绝缘膜和第一绝缘膜是相同的材料(氧化硅)，用一次蚀刻工艺即可形成接触通孔。另外，由于第二绝缘膜即氮化硅膜比第一绝缘膜即氧化硅膜的蚀刻速度低，在形成接触通孔时第二绝缘膜几乎没被腐蚀，可以只选择性地蚀刻第二绝缘膜上的层间绝缘膜(图6d)。之后形成Ti-TiW-Al-TiW-Ti五层金属膜，用公知的光蚀刻工艺在形成信号线的同时形成源/漏电极11(图6e)。此时，最下层的Ti在低电阻多晶硅层6和第二绝缘膜上形成，具有减小低电阻多晶硅层6和Al的接触电阻，防止铝向多晶硅层中的扩散，以及防止因形成低介电层导致的保存电容的下降等的作用。而且最上层的Ti具有减小象素电极13和接触电阻的作用。之后，以覆盖全体的方式形成由氮化硅构成的厚500nm的保护绝缘膜12，并通过在保护绝缘膜12上设置的接触通孔使象素电极13和源/漏电极11接触(图1)。
根据本实施例，由于可以分别地形成第一绝缘膜和第二绝缘膜，可以使第二绝缘膜的比介电率比第一绝缘膜高，可以比由多晶硅膜-第一绝缘膜-保存电极构成的保存电容器的保存电容大。而且，由于第二绝缘膜的膜厚可以比第一绝缘膜薄，还可以增大电容。因此，可以缩小电容元件的面积，通过提高开口率来提高对比度。另外，由于象素电极的跨越台阶差仍是现有的程度，所以还可以有效地防止象素电极的断线。
另外，根据本实施例，由于同时形成周边驱动电路和图像显示部，与图像显示部同样地，可以使构成周边驱动电路的电容元件小型化。因此，可以减小周边驱动电路的面积，可使液晶显示装置窄边缘化。
(实施例2)
图7是本发明的第二实施方案中的图5的B-B′剖面图，展示了象素电极13形成后的结构。图7是在实施例1中对第二绝缘膜9构图时，剩下的在栅极的上面和侧面形成的部分的结构。
在信号线和栅线的接触部分除去第二绝缘膜。根据本实施例，由于高电阻多晶硅层5和栅极之间的边缘电容增加，高电阻多晶硅层5的电阻上降，TFT性能提高。
(实施例3)
本发明的实施例3由于是实施例1的制造工序的简化，其剖面图与图7相同。其制造方法结合图8a-8e描述。
首先，与实施例1同样地，在玻璃基板1上形成缓冲层2、岛状的多晶硅层4、第一绝缘膜3(在本实施例中是氧化硅膜)(图8a)。用溅射法堆积作250nm的作为栅线、栅极、保存电极的Al，用公知的光蚀刻工艺对Al构图，在形成栅极7的同时形成保存电极8。而且，用等离子体CVD法堆积50nm的第二绝缘膜9(在本实施例中是氮化硅膜)，用公知的光刻工艺构图(图8b)。之后，用光刻胶覆盖p型沟道TFT和电容元件的区域，注入磷离子。此时，由于第二绝缘膜下部的磷离子的剂量少，高电阻n型多晶硅层5和低电阻n型多晶硅层6同时形成。此后，为了构成图中未示出的TFTCMOS，对p型沟道TFT以栅极7作为掩模，通过注入离子形成低电阻p型多晶硅层(图8c)，之后，形成层间绝缘膜10，用与实施例1同样的工序开口形成接触通孔(图8d)，形成源/漏电极11(图8e)。此后，形成保护绝缘膜12、象素电极13，得到图7的结构。
根据本实施例，由于可同时形成低电阻n型多晶硅层和高电阻n型多晶硅层，可以简化制造工艺。
(实施例4)
图9是本发明的第四实施方案中的图5的B-B′剖面图，展示了象素电极13形成后的结构。分别示出了象素TFT和由保存电极8-第二绝缘膜9-源/漏电极11构成的保存电容元件。结合图10a～10e描述这些TFT和保存电容元件的制造方法。
首先，与实施例1同样地，在玻璃基板1上形成缓冲层2、岛状的多晶硅层4、第一绝缘膜3(在本实施例中是氧化硅膜)(图10a)。用溅射法堆积作300nm的作为栅线、栅极、保存电极的Al，用公知的光蚀刻工艺对Al构图，在形成栅极7的同时形成保存电极8。并且与实施例1同样地，形成高电阻n型多晶硅层5、低电阻n型多晶硅层6、以及低电阻p型多晶硅层(图10b)。然后，用阳极氧化法氧化栅极7和保存电极8，形成第二绝缘膜9(氧化铝膜)后，用公知的光刻工艺除去在栅极7和栅线37、保存线39上形成的第二绝缘膜(图10c)。之后，形成层间绝缘膜10，用与实施例1同样的工序开口形成接触通孔(图10d)，形成源/漏电极11(图10e)。此后，形成保护绝缘膜12、象素电极13，得到图9的结构。
根据本实施例，由于可使保存电极氧化来形成第二绝缘膜，可高精度地控制基板内的膜厚分布。
(实施例5)
图11是本发明的第五实施方案中的图5的B-B′剖面图，展示了象素电极13形成后的结构。分别示出了象素TFT和由保存电极8-第二绝缘膜9-源/漏电极11构成的保存电容元件。结合图12a～12e描述这些TFT和保存电容元件的制造方法。
首先，与实施例1同样地，在玻璃基板1上形成缓冲层2、岛状的多晶硅层4，之后形成100nm的作为栅绝缘膜的第一绝缘膜3(在本实施例中是氧化硅膜与氧化铝膜的叠层膜)(图12a)。此时，由于第一绝缘膜的电容是氧化硅膜和氧化铝膜的串联电容，其等价的比介电率比氧化铝膜的单层膜低。而且，与实施例1同样地，形成栅极7、保存电极8，形成高电阻n型多晶硅层5、低电阻n型多晶硅层6、以及低电阻p型多晶硅层(图12b)。然后，用溅射法堆积50nm的第二绝缘膜9(在本实施例中是氧化铝膜)，用公知的光蚀刻工艺进行构图。在本实施例中，由于第一绝缘膜的上层膜与第二绝缘膜是相同材料(氧化铝膜)，所以低电阻n型多晶硅层6上的氧化铝膜被除去(图12c)。之后，形成层间绝缘膜10，用与实施例1同样的工序开口形成接触通孔(图12d)，形成源/漏电极11(图12e)。此后，形成保护绝缘膜12、象素电极13，得到图11的结构。
根据本实施例，通过在栅绝缘膜的上层采用比介电率高的氧化铝膜，增大了栅电容，提高了TFT的性能。而且，通过在栅绝缘膜的下层采用氧化硅膜，可以减小多晶硅层和栅绝缘膜的界面能级，提高TFT的可靠性。因此，通过以高介电率膜作栅绝缘膜的上层，氧化硅膜作其下层，可以实现TFT的高性能化和高可靠化。
(实施例6)
图13是本发明的第六实施方案中的图5的B-B′剖面图，展示了象素电极13形成后的结构。图13是在实施例5中对第二绝缘膜9构图时，剩下的在栅极的上面和侧面形成的部分的结构。在信号线和栅线的接触部分除去第二绝缘膜。
根据本实施例，由于高电阻多晶硅层5和栅极之间的边缘电容增加，高电阻多晶硅层5的电阻下降，TFT性能进一步提高。
(实施例7)
本发明的实施例7由于是实施例1的制造工序的简化，其剖面图与图13相同。其制造方法结合图14a-14f描述。
首先，与实施例1同样地，在玻璃基板1上形成缓冲层2、岛状的多晶硅层4，然后形成100nm的作为栅绝缘膜的第一绝缘膜3(在本实施例中是氧化硅膜和氧化铝膜的叠层膜)(图14a)。用溅射法堆积作250nm的作为栅线、栅极、保存电极的Al，用公知的光蚀刻工艺对Al构图，在形成栅极7的同时形成保存电极8。而且，用等离子体CVD法堆积50nm的第二绝缘膜9(在本实施例中是氧化铝膜)(图14b)，用公知的光刻工艺构图(图14c)。之后，用光刻胶覆盖p型沟道TFT和电容元件的区域，注入磷离子。此时，由于第二绝缘膜下部的磷离子的剂量少，高电阻n型多晶硅层5和低电阻n型多晶硅层6同时形成。此后，为了构成图中未示出的TFTCMOS，对p型沟道TFT以栅极7作为掩模，通过注入离子形成低电阻p型多晶硅层(图14d)，之后，形成层间绝缘膜10，用与实施例1同样的工序开口形成接触通孔(图14e)，形成源/漏电极11(图14f)。此后，形成保护绝缘膜12、象素电极13，得到图13的结构。
根据本实施例，由于可同时形成低电阻n型多晶硅层和高电阻n型多晶硅层，可以简化制造工艺。而且，由于离子注入时的多晶硅上的绝缘膜厚度薄，通过降低注入能量可以减少注入损伤。
(实施例8)
图15是本发明的第八实施方案中的图5的B-B′剖面图，展示了象素电极13形成后的结构。分别示出了象素TFT和由保存电极8-第二绝缘膜9-源/漏电极11构成的保存电容元件。结合图16a～16e描述这些TFT和保存电容元件的制造方法。
首先，与实施例1同样地，在玻璃基板1上形成缓冲层2、岛状的多晶硅层4，之后形成100nm的作为栅绝缘膜的第一绝缘膜3(在本实施例中是氧化铝膜)(图16a)。而且，与实施例1同样地，形成栅极7、保存电极8，形成高电阻n型多晶硅层5、低电阻n型多晶硅层6、以及低电阻p型多晶硅层(图16b)。用溅射法堆积50nm的第二绝缘膜9(在本实施例中是氧化铝膜)，然后形成层间绝缘膜10。之后，用干法蚀刻去除接触开口部和保存电极上的层间绝缘膜(图16c)。并且，用光刻胶覆盖保存电极上的第二绝缘膜，去除接触开口部的第一和第二绝缘膜，开口形成接触通孔(图16d)。然后，用与实施例1同样的工艺形成源/漏电极11(图16e)。之后形成保护绝缘膜12、象素电极13，得到图15所示的结构。
根据本发明，由于第二绝缘膜对层间绝缘膜具有足够的蚀刻选择比，在去除层间绝缘膜时不会因过蚀刻去掉多晶硅层膜，可以用干法蚀刻去除接触通孔开口部的层间绝缘膜。因此，由于可使接触直径微细化，可以提高电路的集成度，使周边驱动电路小型化。
(实施例9)
图17是本发明的第九实施方案中的图5的B-B′剖面图，展示了象素电极13形成后的结构。分别示出了象素TFT和由保存电极8-第二绝缘膜9-源/漏电极11构成的保存电容元件。结合图18a～18f描述这些TFT和保存电容元件的制造方法。
首先，与实施例1同样地，在玻璃基板1上形成缓冲层2、岛状的多晶硅层4，之后形成100nm的作为栅绝缘膜的第一绝缘膜3(在本实施例中是氧化硅膜与氧化铝膜的叠层膜)(图18a)。而且，与实施例1同样地，形成栅极7、保存电极8，形成高电阻n型多晶硅层5、低电阻n型多晶硅层6、以及低电阻p型多晶硅层(图18b)。然后，以覆盖全体的方式形成由氧化硅膜构成的厚500nm的层间绝缘膜10。然后，用干法蚀刻去除接触开口部和保存电极上的层间绝缘膜(图18c)。并且，去除接触开口部的第一绝缘膜，开口形成接触通孔(图18d)。用溅射法堆积50nm的第二绝缘膜9(在本实施例中是氧化铝膜)，用公知的光蚀刻工艺进行构图(图18e)。然后，用与实施例1同样的工艺形成源/漏电极11(图18f)。之后形成保护绝缘膜12、象素电极13，得到图17所示的结构。
根据本实施例，由于第一绝缘膜对层间绝缘膜具有足够的蚀刻选择比，在去除层间绝缘膜时不会因过蚀刻去掉多晶硅层膜，可以用干法蚀刻去除接触通孔开口部的层间绝缘膜。因此，由于可使接触直径微细化，可以提高电路的集成度，使周边驱动电路小型化。
根据本实施例，除去层间绝缘膜后，为了形成第二绝缘膜而对层间绝缘膜蚀刻时第二绝缘膜受到的损伤可以被避免。因此，可有效地抑制比介电率、耐电压性的降低。
另外，根据本实施例，由于在杂质活化后除去保存电极上的层间绝缘膜，形成第二绝缘膜，加在第二绝缘膜上的最高处理温度可以是100℃左右。因此，在第二绝缘膜采用由有机材料构成的绝缘膜时，也不会因热处理使膜热分解，可适用于电容元件。若用有机材料，可以利用苯环的π电子而大电容化。而且，由于可通过氢终端退火处理提高TFT特性，希望有机材料的耐热温度为200℃以上。
(实施例10)
图19是本发明第十实施方案中的图5的B-B′剖面图，展示了象素13形成后的结构。分别示出了象素TFT、以及由多晶硅层14-第一绝缘膜3-保存电极8构成的第一电容元件和由保存电极8-第二绝缘膜3-源/漏电极11构成的第二电容元件的并联电容元件。
根据本实施例，除了在保存电容元件下部对多晶硅层构图，形成由多晶硅层14-第一绝缘膜3-保存电极8构成的保存电容元件之外，与实施例1相同。根据本发明的保存电容元件由于是由多晶硅层14-第一绝缘膜3-保存电极8构成的第一电容元件和由保存电极8-第二绝缘膜3-源/漏电极11构成的第二电容元件的并联电容元件，与实施例1相比可以增大电容，提高对比度。
当然，通过把本实施例与上述实施例2～9分别组合，也可以增大电容，提高对比度。
(实施例11)
本发明的第十一实施方案的图像显示装置的结构图与图2相同。图20是象素40的平面布置图。图21是图20中的C-C′剖面图，示出象素电极13形成后的构成。除了TFT和电容元件借助于象素电极连接之外，图21与实施例1的结构相同。
根据本实施例，TFT和电容元件通过象素电极连接。因此，TFT和电容元件之间的区域也可以透过光，提高开口率。另外，本实施例的结构即使对于实施例2-10也具有同样的效果。
(实施例12)
本发明的第十二实施方案的图像显示装置的结构图与图2相同。图22是象素40的平面布置图。图23是图22中的D-D′剖面图，示出象素电极13形成后的构成。除了用保存电极的全部区域夹着第二绝缘膜形成电容之外，图23与实施例1的结构相同。
根据本实施例，可以用保存电极的全部区域夹着第二绝缘膜形成电容。可以进一步缩小电容元件的面积。所以，开口率提高。另外，本实施例的结构即使对于实施例2-10也具有同样的效果。
(实施例13)
图24是展示实施例1-12中记载的TFT驱动图像显示装置的电路结构的框图。用实施例1-12中记载的TFT和电容元件等可以构成图24所示的TFT驱动电路。即，借助于通过控制电路74进行控制的漏驱动器电路31和栅驱动器电路30进行图像显示部32的各象素TFT 34的控制。通过用LSI安装的主电路73控制控制电路74。从电源电路72向主电路73和控制电路74供给电源。该电源电路72在栅线和信号线的交叉部分上具有实施例1-9中记载的电容元件，电容大到约500nF，具有使电压稳定化的作用。在形成这么大的电容的场合下，本发明由于可以使电容元件的电极间隔减小，绝缘膜的比介电率提高，所以可以减小元件面积，可使周边电路小型化。而且，构成电容元件的电极电阻低，具有优良的频率特性。另外，通过在控制电路74、漏驱动器电路31、栅驱动器电路30中设置该电容，也可得到同样的效果。
根据本实施例，通过在同一基板上形成图像显示部32、控制电路74、漏驱动器电路31、栅驱动器电路30、电源电路72，在图像显示面板中内置各电路，可以使周边部分的安装基板化，且可实现图像显示装置的低成本化和高可靠性。
(实施例14)
图25是本发明第十四实施方案的图像显示装置的结构图。呈矩阵状地布置具有液晶电容元件35、保存电容元件36和象素TFT 34的象素，象素TFT 34的栅通过栅线37连接到移位寄存器105。另外，象素TFT 34的漏通过信号线38连接到DA转换器106。另一方面，呈矩阵状地布置的帧存储器的存储器单元由存储器电容111和存储器开关112构成，存储器开关112的栅通过字线113和在其一端设置的字线选择开关115连接到字线移位寄存器114。另一方面，各存储器开关的一端与数据线116相连，数据线116的一端设置数据输入电路117，其另一端设置检测放大器108和锁存电路107。锁存电路107的输出与上述DA转换器106相连。以上的各构成要素在同一基板上用多晶硅层TFT构成。
图26是图25中的存储器单元110的平面布置图。图27是图26中的E-E′剖面图。存储器电容111的结构与实施例1相同，是由保存电极8-第二绝缘膜9-源/漏电极11构成的电容元件。
下面，说明本实施例的动作。在书写时与一般的DRAM(动态随机存储器)同样地，向通过字线移位寄存器114、字线选择开关115选择的行的存储器单元写入来自数据输入电路117的图像数据。另外，同样地通过字线移位寄存器114、字线选择开关115选择的行的存储器单元的图像数据通过数据线116输入到检测放大器108，被锁存电路107锁存。被锁存的图像数据被DA转换器106转换成模拟信号，该模拟信号输出到信号线38。此时与字线移位寄存器114同步地栅线移位寄存器105被扫描，栅线移位寄存器105通过栅线37，把预定的行的象素TFT 34设定成接通。由此上述模拟信号写入预定的象素的液晶电容35，可以基于读出的图像数据用液晶进行图像显示。
另外，关于本实施例，在例如日本专利特开平11-85065号公报中有详细记载。
根据本实施例，通过在周边电路中内置DRAM，可实现图像显示装置的低耗电化。由此，在周边电路中内置DRAM时，由于可增大单位面积的电容，所以可以减小存储器元件的面积。因此，可以使周边电路小型化。
(实施例15)
图28是本发明第十五实施方案的图像显示装置的结构图。象素电极224和对置电极225之间有液晶电容的象素230在显示部上呈矩阵状布置，象素230通过栅线231与栅线驱动电路235连接，通过信号线232与信号线驱动电路234连接。在象素230上设置由数据输入开关221和保存电容222构成的DRAM，数据输入开关221的另一端与信号线232连接。另外，该DRAM的数据节点与象素驱动开关223的栅相连，上述液晶电容通过象素驱动开关223与共用电极线233相连。另外，共用电极线233与共用电极驱动电路237相连，对置电极225与对置电极驱动电路236相连。
图29是图28中所示的象素230的平面布置图。图30是图29中的F-F′剖面图。保存电容222的结构与实施例1相同，是由保存电极8-第二绝缘膜9-源/漏电极11构成的电容元件。
下面，说明本实施例的动作。栅线驱动电路235通过栅线231开关预定的象素行的数据输入开关221，由此信号线驱动电路234输出到信号线232的1位的图像数据输出到由数据输入开关221和保存电容222构成的DRAM。通过书写到该DRAM中的图像数据，象素驱动开关223不接通，固定到关闭状态。此时，由于从对置电极驱动电路236向对置电极225施加交流电压，从共用电极驱动电路237向共用电极线233施加预定的电压，在象素驱动开关233接通时向象素电极224和对置电极225之间的液晶电容施加交流电压，在象素驱动开关233关闭时通常不向液晶电容施加电压。由此，在直到DRAM的数据因泄露电流而失去的期间内，即使栅线驱动电路235的栅线231扫描和信号线驱动电路234向信号线232的数据输出停止，也可以继续1位的图像显示。为了静态地维持该图像数据，最好周期性地进行适当的栅线驱动电路235的栅线231扫描、以及信号线驱动电路234的向信号线232的数据输出，对DRAM再写入。
关于这样的本实施例的图像显示装置，在例如日本专利特开平9-258168号公报等中有详细记载。
根据本实施例，通过在象素内内置DRAM，可以实现图像显示装置的低耗电化。由此，在象素内内置DRAM时，本发明可以增加单位面积的电容，从而可以减小保存电容元件的面积，因此，可以提高开口率。(实施例16)
图31是展示本发明的第16实施例即面板上系统(system on panel)的布置图。对实施例13～15改进可以构成图31所示的面板上系统。
该面板上系统是在矩形状的显示部80的周围配置TFT驱动电路81、82、83，光检测控制单元84、TFT通信电路85、TFTDRAM 86、TFTSRAM87、TFT处理器88、TFT驱动电路89而成的。把这些各部分组装到一块玻璃基板中，TFT和电容元件由实施例1～5中记载的那些来构成。因此，可以成为高性能的小型面板上系统。
在以上实施例1～16中记载的图像显示装置中，基板也可以是石英玻璃或塑料之类的其它绝缘性基板。另外，作为缓冲层也可以取代氧化硅膜，而采用氮化硅膜或氧化硅膜和氮化硅膜的层叠膜。如果用氮化硅膜作缓冲层，可以有效地防止玻璃基板中的杂质向栅绝缘膜中的扩散侵入。
非晶态硅的堆积方法也可以用减压CVD法，非晶态硅的结晶化法也可以用借助于热退火的固相生长法，也可以是热退火和激光退火的组合。
源/漏电极的阻挡金属，也可以是Ti、TiW、TiN、W、Cr、Mo、Ta、No、Vb、Zr、Hf、Pt、Ru等的金属，或它们的合金，另外，优选地，阻挡金属是具有防止向多晶硅层的扩散、降低与多晶硅层的接触电阻的效果、且不与高介电膜形成反应层的金属材料。
在实施例1～3中记载的图像显示装置中，栅极的材料也可以是Al、Ti、Ta等公知的电极材料。第二绝缘膜的材料也可以是Al2O3、Y2O3、Ta2O5、ZrO2、LaAlO3、ZrTiO4、HfO2、SrZrO3、TiO2、SrTiO3、SrBi2Ta2O9、(BaxSr1-x)TiO3、Pb(ZryTi1-y)O3等的公知的高介电率材料。另外，第一绝缘膜也可以是上述的公知的高介电率材料，此时，由于可以用其它工序除去层间绝缘膜和除去栅绝缘膜，可以用于蚀刻法进行接触通孔的开口工序，可以使接触的直径微细化。另外，第二绝缘膜也可以是PZT、PLZT、BaTiO3、PbTiO3、Bi4Ti3O12等的强介电膜。此时，由于保存电容元件具有存储性，可以减小驱动频率，可以低耗电化。
在实施例2和6的图像显示装置中，由于高电阻多晶硅层5不在第二绝缘膜上自对准地形成，所以两者的形成区域没必要一致。
在实施例4的载的图像显示装置中，栅极的材料也可以是Ti、Zr、Hf、Ta、Nb或其合金等，其氧化膜也可是作为高介电率材料的公知的电极材料。氧化方法可以是氧等离子体处理。其制造方法也可以是在开口以形成接触通孔的同时除去保存电极上的电极材料，然后使保存电极氧化。可以省去除去栅极和栅线上的氧化膜的工序，可以简化制造工艺。
在实施例5记载的图像显示装置中，第一绝缘膜也可以是公知的高介电率材料的单层膜。可以增加栅电容，提高TFT的性能。另外，还可以在低电阻n型多晶硅层6上形成比在栅极7下部形成的第二绝缘膜更薄的第二绝缘膜。此时，可以用干蚀刻进行接触通孔开口工序，可以使接触的直径微细化。
在实施例5～7记载的图像显示装置中，第一绝缘膜的上层和第二绝缘膜也可以是氮化硅膜，也可以是其它的公知的高介电率材料。另外，也可以分别是不同的材料。可以用干蚀刻进行接触通孔开口工序，可以使接触的直径微细化。
在实施例8记载的图像显示装置中，第一绝缘膜和第二绝缘膜也可以是其它的公知的高介电率材料，也可以分别是不同的材料。另外，第一绝缘膜也可以是氧化硅膜。
在实施例9记载的图像显示装置中，第一绝缘膜也可以是氧化硅膜或其它高介电率材料的单层膜。
在实施例14记载的图像显示装置中，构成存储器单元和象素的电容元件的断面结构和象素的平面布置图也可以是实施例1～9、11、12中记载的任一个。
在实施例15记载的图像显示装置中，构成象素的电容元件的断面结构和象素的平面布置图也可以是实施例1～12中记载的任一个。另外，通过用公知的强介电体膜构成第二绝缘膜可以形成强介电存储器。另外，通过使第二绝缘膜为Ge-Sb-Te系相变膜可以形成相变存储器。另外，作为第二绝缘膜的替代，可以通过具有由Ni、Fe、Co的合金等构成的一对强磁性材料和它们之间的非磁性材料而形成MRAM。
另外，在对比度设计成与现有同程度的场合，本发明可以通过提高开口率减小背光源的电力，可以实现装置的低耗电化。本发明可以适用在利用电致发光的图像显示装置之类的、为在各象素上保存信号电压而具有保存电容元件的所有的图像显示装置中。
另外，本实施例虽然记载了采用顶栅(top-gate)型TFT的图像显示装置，但本发胆也可适用于采用底栅(bottom-gate)型TFT的图像显示装置中。另外，作为保存电极也可采用前段的栅线的一部分。而且本发明也可适用于半导体集成电路、便携装置等中。
本发明通过具备由与栅线同层的电极和与信号线同层的电极以及它们之间的绝缘膜构成的电容元件，可以提供对比度高、且制造成本低的图像显示装置。

Claims (16)

1.一种图像显示装置，是在基板上具有多个薄膜晶体管和多个电容元件的图像显示装置，其中：
在上述基板上具有多条栅线、和与该多条栅线呈矩阵状交叉的多条信号线；
上述薄膜晶体管具有：具有源区、漏区和夹在它们之间的沟道区的岛状半导体层；在该岛状半导体层和与上述栅线同层的栅极之间形成的第一绝缘膜；在上述岛状半导体层上方形成的层间绝缘膜；以及通过在该层间绝缘膜上设置的开口部与上述源区和上述漏区接触的、与信号线同层的源电极和漏电极；
上述电容元件具有：与上述栅线同层的保存电极；在该保存电极上相接地形成的第二绝缘膜；以及通过在上述层间绝缘膜中形成的开口部与该第二绝缘膜相接地形成的与上述信号线同层的电极；
上述第一绝缘膜形成为覆盖上述基板，且上述第二绝缘膜形成为与上述保存电极的上部和侧面部以及上述第一绝缘膜的上部接触；
上述薄膜晶体管的沟道区是从基板侧依次为岛状半导体层、第一绝缘膜、栅电极、层间绝缘膜的层叠结构；
上述源电极和漏电极是从基板侧依次为岛状半导体层、与信号线同层的电极的层叠结构；
上述电容元件是从基板侧依次为第一绝缘膜、保存电极、第二绝缘膜、与信号线同层的电极的层叠结构。
2.如权利要求1所述的图像显示装置，其中：上述第二绝缘膜比上述第一绝缘膜的比介电率高、蚀刻速度低。
3.如权利要求1所述的图像显示装置，其中：上述第二绝缘膜是上述保存电极的氧化膜。
4.如权利要求1所述的图像显示装置，其中：上述第二绝缘膜在上述保存电极的上部和侧面部、上述第一绝缘膜的上部、以及上述栅极的上部和侧面部形成。
5.如权利要求1所述的图像显示装置，其中：上述第一绝缘膜和上述第二绝缘膜是相同的高介电率材料。
6.如权利要求1所述的图像显示装置，其中：上述第一绝缘膜是氧化硅膜和高介电率膜的层叠膜。
7.如权利要求1所述的图像显示装置，其中：上述电容元件是由上述岛状半导体层、上述第一绝缘膜和上述保存电极构成的第一电容元件以及由上述保存电极、在该保存电极上形成的其比介电率比上述第一绝缘膜高的第二绝缘膜、和在该第二绝缘膜上直接形成的与上述信号线同层的电极构成的第二电容元件并联连接的电容元件。
8.如权利要求1所述的图像显示装置，其中：在上述基板上具有用于临时存储图像显示信息的由电容和开关构成的帧存储器。
9.如权利要求8所述的图像显示装置，其中：在象素内具有上述帧存储器。
10.如权利要求1所述的图像显示装置，其中：上述岛状半导体层是岛状多晶硅层。
11.一种图像显示装置，是在基板上具有多个薄膜晶体管和多个电容元件的图像显示装置，其中：
在上述基板上具有多条栅线、和与该多条栅线呈矩阵状交差的多条信号线；
上述薄膜晶体管具有：具有源区、漏区和夹在它们之间的沟道区的岛状半导体层；在该岛状半导体层和与上述栅线同层的栅极之间形成的第一绝缘膜；在上述岛状半导体层上方形成的层间绝缘膜；通过在该层间绝缘膜中设置的开口部与上述源区和上述漏区接触的、与信号线同层的源电极和漏电极；
上述电容元件具有：与上述栅线同层的保存电极；与该保存电极、上述层间绝缘膜的上部和在上述层间绝缘膜中形成的开口部的侧面部相接地形成的第二绝缘膜；以及在该第二绝缘膜上与其相接地形成且与上述信号线同层的电极；
上述薄膜晶体管的沟道区是从基板侧依次为岛状半导体层、第一绝缘膜、栅电极、层间绝缘膜的层叠结构；
上述源电极和漏电极是从基板侧依次为岛状半导体层、与信号线同层的电极的层叠结构；
上述电容元件是从基板侧依次为第一绝缘膜、保存电极、第二绝缘膜、与信号线同层的电极的层叠结构。
12.如权利要求11所述的图像显示装置，其中：上述第二绝缘膜比上述第一绝缘膜的比介电率高、蚀刻速度低。
13.如权利要求11所述的图像显示装置，其中：上述第二绝缘膜是有机材料构成的绝缘膜。
14.如权利要求11所述的图像显示装置的制造方法，其中：
上述多个电容元件中的每一个是具有第一电容元件和第二电容元件的并联电容元件；
上述第一电容元件由上述岛状半导体层、上述第一绝缘膜和上述保存电极构成；
上述第二电容元件由上述保存电极、上述第二绝缘膜、和在上述第二绝缘膜上与其相接地形成且与上述信号线同层的电极构成。
15.一种图像显示装置的制造方法，包括下列工序：
在基板上形成多个岛状半导体层的工序；
在上述岛状半导体层上形成第一绝缘膜的工序；
在上述第一绝缘膜上形成栅极和保存电极的工序；
在上述岛状半导体层上形成源区、漏区和夹在它们之间的沟道区的工序；
在上述栅极和上述保存电极上形成第二绝缘膜的工序；
把在除了上述保存电极的上部和侧面部以及上述第一绝缘膜的上部以外的区域上形成的第二绝缘膜蚀刻除去的工序；
在上述栅极、上述第一绝缘膜和上述第二绝缘膜上形成层间绝缘膜的工序；
除去上述层间绝缘膜，使源区、漏区和第二绝缘膜露出的工序；以及
在上述源区、漏区、第二绝缘膜和层间绝缘膜上形成电极，同时形成上述第二绝缘膜上的电极、以及与上述源区、漏区相连接的源电极和漏电极的工序。
16.如权利要求15所述的图像显示装置的制造方法，其中：在上述保存电极上形成第二绝缘膜的同时，在上述栅极的上部和侧部形成上述第二绝缘膜。
CNB021017808A 2001-04-24 2002-01-18 图像显示装置及其制造方法 Expired - Lifetime CN1271463C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001125219A JP4306142B2 (ja) 2001-04-24 2001-04-24 画像表示装置及びその製造方法
JP125219/2001 2001-04-24

Publications (2)

Publication Number Publication Date
CN1383027A CN1383027A (zh) 2002-12-04
CN1271463C true CN1271463C (zh) 2006-08-23

Family

ID=18974476

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021017808A Expired - Lifetime CN1271463C (zh) 2001-04-24 2002-01-18 图像显示装置及其制造方法

Country Status (5)

Country Link
US (2) US7133086B2 (zh)
JP (1) JP4306142B2 (zh)
KR (1) KR100896565B1 (zh)
CN (1) CN1271463C (zh)
TW (1) TW594373B (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4456806B2 (ja) * 2002-03-19 2010-04-28 セイコーエプソン株式会社 液晶表示装置、電気光学装置とその製造方法、電子機器
GB0207307D0 (en) * 2002-03-27 2002-05-08 Koninkl Philips Electronics Nv In-pixel memory for display devices
JP3979249B2 (ja) * 2002-09-30 2007-09-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
TW594999B (en) * 2002-11-22 2004-06-21 Toppoly Optoelectronics Corp Structure of thin film transistor array and driving circuits
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR100944875B1 (ko) * 2003-06-03 2010-03-04 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고 이를이용한 기판
CN100403359C (zh) * 2003-07-10 2008-07-16 友达光电股份有限公司 具有备用信号线的薄膜电晶体阵列及其制作方法
JP2005208582A (ja) * 2003-12-24 2005-08-04 Sanyo Electric Co Ltd 光センサおよびディスプレイ
US7495257B2 (en) * 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4904671B2 (ja) * 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
JP4713109B2 (ja) * 2004-08-24 2011-06-29 京セラ株式会社 液晶表示装置及び表示機器
TWI284241B (en) * 2004-11-02 2007-07-21 Au Optronics Corp Thin film transistor array substrate and repairing method thereof
CN100363828C (zh) * 2005-01-04 2008-01-23 友达光电股份有限公司 画素结构及其制造方法与储存电容结构
JP4632034B2 (ja) * 2005-03-10 2011-02-16 セイコーエプソン株式会社 有機強誘電体メモリの製造方法
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR101141534B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP5084134B2 (ja) 2005-11-21 2012-11-28 日本電気株式会社 表示装置及びこれらを用いた機器
KR101251351B1 (ko) 2005-12-28 2013-04-05 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070109192A (ko) * 2006-05-10 2007-11-15 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
US8034724B2 (en) * 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI358832B (en) * 2007-02-26 2012-02-21 Au Optronics Corp Semiconductor device and manufacturing method ther
JP5525694B2 (ja) 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101427582B1 (ko) * 2007-12-12 2014-08-08 삼성디스플레이 주식회사 표시판 및 이를 포함하는 액정 표시 장치
US7855153B2 (en) * 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
CN101740605B (zh) * 2008-11-06 2014-05-14 北京京东方光电科技有限公司 有源矩阵有机发光二极管像素结构及其制造方法
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101101087B1 (ko) * 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
KR101866734B1 (ko) 2009-12-25 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101434948B1 (ko) 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101710179B1 (ko) * 2010-06-03 2017-02-27 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
WO2012124690A1 (ja) * 2011-03-15 2012-09-20 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JP6231735B2 (ja) * 2011-06-01 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
JP6225902B2 (ja) * 2012-06-15 2017-11-08 ソニー株式会社 表示装置および半導体装置
JP5827970B2 (ja) * 2013-03-25 2015-12-02 株式会社ジャパンディスプレイ 表示装置及び電子機器
KR102097023B1 (ko) 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102258374B1 (ko) * 2013-10-18 2021-06-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법
WO2016175742A1 (en) * 2015-04-27 2016-11-03 Hewlett-Packard Development Company, L.P.. Dynamic logic memcap
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102390995B1 (ko) * 2017-04-28 2022-04-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
CN107093608B (zh) * 2017-05-04 2020-03-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN108878453A (zh) * 2018-06-29 2018-11-23 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN108962181A (zh) * 2018-09-21 2018-12-07 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN109285872A (zh) * 2018-10-18 2019-01-29 武汉华星光电半导体显示技术有限公司 有机自发光二极管显示面板及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146056C (zh) * 1994-06-02 2004-04-14 株式会社半导体能源研究所 有源矩阵显示器
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US5998838A (en) * 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
JP3919900B2 (ja) * 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP3973787B2 (ja) 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JPH11326957A (ja) * 1998-03-20 1999-11-26 Toshiba Corp 液晶表示装置
JP3076030B2 (ja) * 1998-07-14 2000-08-14 東芝電子エンジニアリング株式会社 アクティブマトリクス型液晶表示装置
JP3924384B2 (ja) * 1998-09-10 2007-06-06 シャープ株式会社 薄膜トランジスタ
JP3141860B2 (ja) * 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
KR100288772B1 (ko) * 1998-11-12 2001-05-02 윤종용 액정 표시 장치 및 그 제조 방법
JP2000267130A (ja) * 1999-03-18 2000-09-29 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3488130B2 (ja) * 1999-04-26 2004-01-19 シャープ株式会社 液晶表示装置
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置

Also Published As

Publication number Publication date
KR20020083114A (ko) 2002-11-01
US7342615B2 (en) 2008-03-11
CN1383027A (zh) 2002-12-04
US20060216877A1 (en) 2006-09-28
TW594373B (en) 2004-06-21
JP2002318554A (ja) 2002-10-31
US7133086B2 (en) 2006-11-07
JP4306142B2 (ja) 2009-07-29
US20020154252A1 (en) 2002-10-24
KR100896565B1 (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
CN1271463C (zh) 图像显示装置及其制造方法
CN1210814C (zh) 薄膜晶体管及矩阵显示装置
KR101028722B1 (ko) 박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체
CN1217417C (zh) 半导体器件及其制造方法
US20110175090A1 (en) Semiconductor device, manufacturing method thereof, and electronic device
TW406210B (en) Active matrix display device
US5552615A (en) Active matrix assembly with double layer metallization over drain contact region
US20100065837A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
CN1286493A (zh) 半导体器件及其制造方法
KR20110100580A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 표시 장치
JP2006041457A (ja) 薄膜トランジスター構造及び製作方法
TWI430441B (zh) 影像顯示系統及其製造方法
CN1806322A (zh) 半导体装置及其制造方法以及电子设备
JP6514286B2 (ja) 発光装置
JP7327940B2 (ja) 半導体装置及び表示装置
CN1744320A (zh) 半导体器件及其制造方法
US20150206982A1 (en) Thin film transistor for a display device, display device and method of manufacturing a display device
CN1512224A (zh) 显示设备
CN101546732A (zh) 薄膜晶体管制造方法及具有该薄膜晶体管的显示器
TW200305288A (en) Semiconductor device and manufacturing method thereof
CN102089862A (zh) 母基板、母基板的制造方法以及器件基板
CN113488488B (zh) 阵列基板
CN1275073C (zh) 有源元件结构与液晶显示器的储存电容及其制造方法
JPS63223788A (ja) アクテイブマトリツクス表示装置の駆動ｉｃ
CN107104111B (zh) 显示系统及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111128

Owner name: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111128

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20111128

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111128

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111128

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111128

Address after: Chiba County, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20021204

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Image display unit and production method therefor

Granted publication date: 20060823

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060823