JPWO2014171056A1 - 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法 - Google Patents

薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法 Download PDF

Info

Publication number
JPWO2014171056A1
JPWO2014171056A1 JP2015512289A JP2015512289A JPWO2014171056A1 JP WO2014171056 A1 JPWO2014171056 A1 JP WO2014171056A1 JP 2015512289 A JP2015512289 A JP 2015512289A JP 2015512289 A JP2015512289 A JP 2015512289A JP WO2014171056 A1 JPWO2014171056 A1 JP WO2014171056A1
Authority
JP
Japan
Prior art keywords
film
aluminum oxide
semiconductor device
protective layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015512289A
Other languages
English (en)
Other versions
JP6142331B2 (ja
Inventor
孝啓 川島
孝啓 川島
正範 三浦
正範 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2014171056A1 publication Critical patent/JPWO2014171056A1/ja
Application granted granted Critical
Publication of JP6142331B2 publication Critical patent/JP6142331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

薄膜半導体装置は、基板と、第二保護層と、基板と第二保護層との間に設けられた酸化物半導体層とを備える。第二保護層には、酸化物半導体層と電気的に接続される引き出し電極が埋め込まれた貫通孔が少なくとも１つ設けられる。第二保護層は、酸化アルミニウムで構成され、第二保護層の膜密度は２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である。

Description

ここに開示された技術は、酸化物半導体層を備えた薄膜半導体装置、薄膜半導体装置を備えた有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、及びそれらの製造方法に関する。
液晶表示装置又は有機ＥＬ表示装置等の表示装置は広く活用されている。その中でも、アクティブマトリクス駆動型の表示装置では、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる薄膜半導体装置が用いられる。ＴＦＴは、ゲート電極と、ソース電極と、ドレイン電極と、半導体層と、ゲート絶縁膜等とを備える。ＴＦＴの半導体層としては、アモルファスシリコン等が用いられる。半導体層は、ゲート電極の電圧によってキャリアの移動が制御される領域であるチャネル領域を有する。
近年、アクティブマトリクス駆動型の表示装置では、画面の高精細化及び高フレームレート化に対応し、有機ＥＬ素子と電気的に接続されるＴＦＴとして用いるために、ＴＦＴの高性能化が求められている。このような背景の中で、ＴＦＴの半導体層として、酸化亜鉛（ＺｎＯ）、酸化インジウムガリウム（ＩｎＧａＯ）、及び酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ、又はＩＧＺＯとも略す）等の酸化物半導体を用いたＴＦＴの研究開発が活発に行われてきた（例えば、特許文献１）。酸化物半導体を用いたＴＦＴでは、従来のアモルファスシリコンを用いたＴＦＴと比較して、キャリア移動度が大きく、オフ電流の少ない、高性能な電気特性を実現することができる。一方、シリコン系半導体においてキャリア移動度を向上させるためには、熱アニールやレーザーアニール等による結晶化を行う必要がある。しかしながら、ＩＧＺＯ等の酸化物半導体は、アモルファス構造でも高いキャリア移動度が期待できるため、結晶化を行う必要は無い。従って、アモルファス構造の酸化物半導体を用いたＴＦＴは、室温付近の低温プロセスで形成することができるため、積極的に開発が進められている。
ところが、酸化物半導体層への水素の侵入により、酸化物半導体層の膜特性が劣化することが報告されている（非特許文献１）。ここでいう「酸化物半導体層の膜特性の劣化」とは、酸化物半導体層が低抵抗化することである。これにより、酸化物半導体を用いたＴＦＴの閾値電圧が変動し、酸化物半導体層が導電化され、更には、信頼性の劣化が引き起こされていた。ここでいう「信頼性の劣化」とは、ＴＦＴがトランジスタとして動作しなくなること及び閾値電圧がシフトすることで中長期的にトランジスタとして安定駆動できないことである。なお、酸化物半導体層に侵入する水素の状態としては、ガス、原子、ラジカル、イオンの状態が考えられる。
これに対し、酸化物半導体層を水素から保護する水素保護膜として、酸化アルミニウム（ＡｌＯｘ）等で構成される水素保護膜を形成する手法が提案されている（特許文献２）。
ＵＳ２０１２／０２７６６９４Ａ１号公報 特開２０１２−０９９７５７号公報
T. Arai et. al.,"Manufacturing Issues for Oxide TFT Technologies for Large-Sized AMOLED Displays", SID Symposium Digest of Technical Papers, Volume 43, Issue 1, pages 756？759, June 2012
ところで、酸化物半導体層には、水素の侵入により、酸化物半導体の伝導帯よりも浅い不純物準位が形成される。不純物準位が形成された酸化物半導体層では、当該不純物準位を介してキャリアが移動する。そのため、不純物準位が形成された酸化物半導体層を薄膜半導体装置に用いると、上述のように、酸化物半導体層は低抵抗化され、閾値電圧が変動する。なお、ここでいう「薄膜半導体装置」とは、半導体層が薄膜形成法で形成された装置とする。薄膜形成法は、例えば、プラズマＣＶＤ（化学気相成長法 Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等である。また、酸化物半導体層の低抵抗化を抑制するために、上述のように、水素保護膜として酸化アルミニウム膜を用いた薄膜半導体装置が利用されていた。一方、これまで、酸化アルミニウムの水素バリア性は、化学量論的組成、即ちＡｌ2Ｏ3に近いほど、優れていると考えられてきた。このため、酸化物半導体層を保護するための酸化アルミニウム膜としては、酸素欠損の少ない良質な膜（Ａｌ2Ｏ3に近い膜）を用いることが自然である。
ところで、酸化アルミニウム膜は、ＴＦＴの層間絶縁膜の一部やチャネル保護層の一部として用いられる。この構成では、ＴＦＴに配線を形成するために、酸化アルミニウム膜に、貫通孔を設ける加工をする必要がある。しかしながら、良質な酸化アルミニウム膜ほど、ドライエッチングやウェットエッチングによりエッチングをすることが非常に困難であり、加工性が低いという課題がある。
本発明はかかる課題に鑑みてなされたもので、その目的は、酸化物半導体層への水素の侵入による酸化物半導体層の低抵抗化を抑制しつつ、加工性を向上させた薄膜半導体装置を実現するために、酸化物半導体の保護膜として適した酸化アルミニウム膜を明らかにすることにある。更に、上記酸化アルミニウム膜を用いることで、酸化物半導体層への水素の侵入による酸化物半導体層の低抵抗化を抑制しつつ、加工性を向上した薄膜半導体装置及び当該薄膜半導体装置を備えた有機ＥＬ表示装置の製造方法を提供することにある。
上記目的を達成するため、本発明の一態様に係る薄膜半導体装置は、基板と、酸化アルミニウムを含む膜と、前記基板と前記酸化アルミニウムを含む膜との間に設けられた酸化物半導体層と、を備え、前記酸化アルミニウムを含む膜には、前記酸化物半導体層と電気的に接続される引き出し電極が埋め込まれた貫通孔が少なくとも１つ設けられ、前記酸化アルミニウムを含む膜の膜密度は２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である、ことを特徴とする。
上記本発明の一態様に係る薄膜半導体装置は、膜密度が２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下の酸化アルミニウムを含む膜を備える。この構成では、酸化物半導体層への水素の侵入による酸化物半導体層の低抵抗化を抑制しつつ、加工性を向上させた薄膜半導体装置を提供することができる。また、酸化物半導体層への水素の侵入による酸化物半導体層の低抵抗化を抑制しつつ、加工性を向上した薄膜半導体装置、及び当該半導体装置を備えた有機ＥＬ表示装置の製造方法を提供することができる。
本発明の実施の形態１に係る薄膜半導体装置の構成を模式的に示した断面図である。 （ａ）本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるゲート電極形成工程を模式的に示した断面図であり、（ｂ）本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるゲート絶縁膜形成工程を模式的に示した断面図であり、（ｃ）本発明の実施の形態１に係る薄膜半導体装置の製造方法における酸化物半導体層形成工程を模式的に示した断面図であり、（ｄ）本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるチャネル保護層材料の積層工程を模式的に示した断面図である。 （ａ）本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるソース電極及びドレイン電極形成工程を模式的に示した断面図であり、（ｂ）本発明の実施の形態１に係る薄膜半導体装置の製造方法における保護層材料の積層工程を模式的に示した断面図であり、（ｃ）本発明の実施の形態１に係る薄膜半導体装置の製造方法における保護層材料上にレジストを積層する工程を模式的に示した断面図である。 （ａ）本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるコンタクトホールが設けられた保護層の形成工程を模式的に示した断面図であり、（ｂ）本発明の実施の形態１に係る薄膜半導体装置の製造方法における引き出し電極形成工程を模式的に示した断面図である。 酸化アルミニウム膜の規格化したウェットエッチングレートと、酸化アルミニウム膜の膜密度との関係を示す図である。 酸化物半導体層のシート抵抗値と、酸化アルミニウム膜の膜密度との関係を示す図である。 本発明の実施の形態１に係る酸化アルミニウムのＸＲＲ測定結果及び解析結果を示す図である。 酸化アルミニウム膜の膜密度の、成膜回数によるばらつきを示す図である。 本発明の実施の形態１に係る酸化アルミニウム膜の膜密度と、酸化アルミニウム膜の成膜時の規格化した酸素流量比との関係を示す図である。 本発明の実施の形態１に係る酸化アルミニウム膜の膜密度と、酸化アルミニウム膜の成膜時の規格化した圧力との関係を示す図である。 酸化アルミニウム膜の屈折率と、酸化アルミニウム膜の膜密度との関係を示す図である。 酸化物半導体層のシート抵抗値と、酸化アルミニウム膜の膜厚との関係を示す図である。 酸化アルミニウム膜の規格化したウェットエッチングレートと、酸化アルミニウム膜の成膜条件との関係を示す図である。 図１３に示す８００℃でアニールしたサンプル（比較例）とアニールしていないサンプル（実施例１）とのＸ線回折測定（ＸＲＤ）結果を示す図である。 本実施の形態１に係る酸化アルミニウム膜の膜厚方向の深さと組成との関係を示す図である。 本実施の形態１に係る酸化アルミニウム膜を含む三層構造の保護層の断面ＴＥＭ画像を示す図である。 ＴＦＴの伝達特性を示す図である。 本発明の実施の形態２に係る薄膜半導体装置の構成を模式的に示した断面図である。 （ａ）本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるゲート電極形成工程を模式的に示した断面図であり、（ｂ）本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるゲート絶縁膜形成工程を模式的に示した断面図であり、（ｃ）本発明の実施の形態２に係る薄膜半導体装置の製造方法における酸化物半導体層形成工程を模式的に示した断面図であり、（ｄ）本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるチャネル保護層材料の積層工程を模式的に示した断面図である。 （ａ）本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるチャネル保護層材料上にレジストを積層する工程を模式的に示した断面図であり、（ｂ）本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるコンタクトホールが設けられたチャネル保護層形成工程を模式的に示した断面図であり、（ｃ）本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるソース電極及びドレイン電極形成工程を模式的に示した断面図である。 （ａ）本発明の実施の形態２に係る薄膜半導体装置の製造方法における保護層材料の積層工程を模式的に示した断面図であり、（ｂ）本発明の実施の形態２に係る薄膜半導体装置の製造方法における引き出し電極形成工程を模式的に示した断面図である。 本発明の実施の形態３に係る薄膜半導体装置３０の構成を模式的に示した断面図である。 本発明の実施の形態４に係る薄膜半導体装置４０の構成を模式的に示した断面図である。 本発明の実施の形態１に係る薄膜半導体装置を用いた有機ＥＬ表示装置５０の外観図である。 本発明の実施の形態１に係る薄膜半導体装置を用いた有機ＥＬ表示装置５０の一画素分の模式的な断面図である。 本発明の実施の形態１に係る薄膜半導体装置を用いた有機ＥＬ表示装置５０の一画素分の回路構成を示す図である。
＜＜本発明の一態様の概要＞＞
本発明の一態様に係る薄膜半導体装置は、酸化アルミニウムを含む膜と、前記基板と前記酸化アルミニウムを含む膜との間に設けられた酸化物半導体層と、を備え、前記酸化アルミニウムを含む膜には、前記酸化物半導体層と電気的に接続される引き出し電極が埋め込まれた貫通孔が少なくとも１つ設けられ、酸化アルミニウムで構成され、前記酸化アルミニウムを含む膜の膜密度は２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である、ことを特徴とする。
また、上記薄膜半導体装置において、前記酸化アルミニウムを含む膜の膜密度は２．８５ｇ／ｃｍ3以上２．９５ｇ／ｃｍ3以下であってもよい。
また、上記薄膜半導体装置における前記酸化アルミニウムを含む膜に含まれる酸化アルミニウムＡｌＯｘにおいて、１．５＜ｘ＜２．０であってもよい。
また、上記薄膜半導体装置における前記酸化アルミニウムを含む膜に含まれる酸化アルミニウムＡｌＯｘにおいて、１．７９≦ｘ≦１．８５であってもよい。
また、上記薄膜半導体装置において、前記酸化アルミニウムを含む膜を構成する酸化アルミニウムは、アモルファス構造であってもよい。
また、上記薄膜半導体装置において、前記酸化アルミニウムを含む膜の屈折率は、１．５８以上１．６６以下であってもよい。
また、上記薄膜半導体装置において、前記酸化アルミニウムを含む膜の膜厚は、３ｎｍ以上３０ｎｍ以下であってもよい。
また、上記薄膜半導体装置において、前記酸化アルミニウムを含む膜は、単層構造であってもよい。
本発明の一態様に係る有機ＥＬ表示装置は、上記薄膜半導体装置における前記酸化アルミニウムを含む膜の上方に、前記引き出し電極と電気的に接続された下部電極、有機発光材料を含む発光層、及び上部電極を含む有機ＥＬ素子が設けられている、ことを特徴とする。
本発明の一態様に係る薄膜半導体装置の製造方法は、基板を準備する工程と、前記基板の上方に酸化物半導体層を形成する工程と、前記酸化物半導体層の上方に、酸化アルミニウムを含む膜を形成する工程と、前記酸化アルミニウムを含む膜に、少なくとも１つの貫通孔を形成する工程と、前記酸化アルミニウムを含む膜に設けられた貫通孔に、前記酸化物半導体層と電気的に接続される引き出し電極を埋め込む工程と、を含み、前記酸化アルミニウムを含む膜の膜密度は２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である、ことを特徴とする。
本発明の一態様に係る有機ＥＬ表示装置の製造方法は、基板を準備する工程と、前記基板の上方に酸化物半導体層を形成する工程と、前記酸化物半導体層の上方に、酸化アルミニウムを含む膜を形成する工程と、前記酸化アルミニウムを含む膜に、少なくとも１つの貫通孔を形成する工程と、前記酸化アルミニウムを含む膜に設けられた貫通孔に、前記酸化物半導体層と電気的に接続される引き出し電極を埋め込む工程と、前記酸化アルミニウムを含む膜の上方に、前記引き出し電極と電気的に接続された下部電極、有機発光材料を含む発光層、及び上部電極を含む有機ＥＬ素子を形成する工程と、を含み、前記酸化アルミニウムを含む膜の膜密度は２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である、ことを特徴とする。
＜＜実施の形態１＞＞
まず、本発明の実施の形態１に係る薄膜半導体装置１０及び薄膜半導体装置１０の製造方法について、図１〜図３を用いて説明する。なお、ここでは、薄膜半導体装置１０としてＴＦＴを例に挙げて説明する。
＜薄膜半導体装置１０の構成＞
図１は、本発明の実施の形態１に係る薄膜半導体装置１０の構成を模式的に示した断面図である。
薄膜半導体装置１０は、基板１と、ゲート電極２と、ゲート絶縁膜３と、酸化物半導体層４と、チャネル保護層５と、ソース電極６ｓと、ドレイン電極６ｄと、保護層７と、引き出し電極８と、を備える。薄膜半導体装置１０は、チャネル領域の下方にゲート電極２が設けられたボトムゲート型ＴＦＴである。また、薄膜半導体装置１０は、ボトムゲート型ＴＦＴのうち、半導体層上にチャネル保護層が形成されたチャネル保護型である。薄膜半導体装置１０は、チャネル保護型であるため、チャネル領域を含む半導体層を薄く成膜することができる。そのため、薄膜半導体装置１０では、半導体層による寄生抵抗値を低減することができ、オン特性を向上させることができる。
以下、本実施の形態に係る薄膜半導体装置１０の各構成要素について詳述する。
＜薄膜半導体装置１０の各構成要素＞
（基板１）
基板１は、例えば、石英ガラス、無アルカリガラス、高耐熱性ガラス等のガラス材料で構成されるガラス基板である。なお、ガラス基板の中に含まれるナトリウムやリン等の不純物が酸化物半導体層４に侵入することを防止するために、基板１上にシリコン窒化膜（ＳｉＮx）、酸化シリコン（ＳｉＯy）又はシリコン酸窒化膜（ＳｉＯyＮx）等からなるアンダーコート層を形成してもよい。アンダーコート層の膜厚は、例えば、１００ｎｍ〜２０００ｎｍ程度とする。
（ゲート電極２）
ゲート電極２は、基板１上に形成される。ゲート電極２は、導電性材料及びその合金等を用いた単層構造又は多層構造とすることができ、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、及びモリブデンタングステン（ＭｏＷ）等により構成することができる。また、ゲート電極２は、酸化インジウム錫（ＩＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）及びガリウムドープ酸化亜鉛（ＧＺＯ）等の透明導電膜から構成されてもよい。ゲート電極２の膜厚は、例えば、２０ｎｍ〜５００ｎｍ程度とすることができる。
（ゲート絶縁膜３）
ゲート絶縁膜３は、ゲート電極２上に形成される。薄膜半導体装置１０では、ゲート絶縁膜３は、ゲート電極２を覆うように基板１上の全面に形成される。ゲート絶縁膜３は、例えば、酸化シリコン（ＳｉＯy）、窒化シリコン（ＳｉＮx）、シリコン酸窒化膜（ＳｉＯyＮx）、酸化アルミニウム（ＡｌＯz）、酸化タンタル（ＴａＯw）、酸化ハフニウム（ＨｆＯx）を用いた単層構造又はこれらの積層構造等により構成することができる。積層構造により構成する場合、ゲート絶縁膜３は、例えば、酸化シリコン膜と窒化シリコン膜との二層構造とすることができる。
薄膜半導体装置１０では、酸化物半導体層４を用いているので、ゲート絶縁膜３は酸化シリコンを含むことが好ましい。以下、これについて説明する。ＴＦＴにおける良好な閾値電圧特性を維持するためには、酸化物半導体層４とゲート絶縁膜３との界面の状態を良好なものにすることが好ましい。酸化シリコンは、酸化物半導体層４と同じく酸化物であるため、酸化シリコンを含むゲート絶縁膜を用いれば、酸化物半導体層４とゲート絶縁膜３との界面状態を良好なものにすることができる。ゲート絶縁膜３の膜厚は、例えば、５０ｎｍ〜３００ｎｍとすることができる。
（酸化物半導体層４）
酸化物半導体層４は、ゲート絶縁膜３上に形成される半導体膜であって、チャネル領域を有する。酸化物半導体層４は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）のうち少なくとも１種を含む酸化物半導体によって構成される。このような酸化物半導体としては、例えば、アモルファス酸化インジウムガリウム亜鉛（ＩＧＺＯ、ＩｎＧａＺｎＯ）が挙げられる。酸化物半導体層４の膜厚は、例えば、２０ｎｍ〜２００ｎｍ程度とすることができる。
（チャネル保護層５）
チャネル保護層５は、酸化物半導体層４のチャネル領域を保護する保護膜であって、酸化物半導体層４を覆うように全面に形成される。チャネル保護層５は、ソース電極６ｓ及びドレイン電極６ｄを形成するときのエッチング処理時に、酸化物半導体層４のチャネル領域がエッチングされることを防止する目的で設けられるチャネルエッチングストッパ（ＣＥＳ）層として機能する。仮に酸化物半導体層にエッチングダメージが入ると、酸化物半導体層の表面に酸素欠損した層が形成される。この酸素欠損した層のキャリア濃度が非常に高いため、エッチングダメージが入った酸化物半導体層は導電化される。このような状態のままでは、ＴＦＴはトランジスタとして動作しない。そのため、酸化物半導体を用いたＴＦＴにおいては、酸化物半導体層のチャネル領域にエッチングダメージの入らない構造にすることが有効となる。
チャネル保護層５としては、例えば、酸化シリコン、酸窒化シリコン、酸化アルミニウム及び窒化シリコンを用いた単層構造、又はこれらの積層構造を用いる。チャネル保護層５の膜厚は、例えば、５０ｎｍ〜５００ｎｍとすることができる。チャネル保護層５の膜厚の下限は、チャネルエッチングによるマージン及びチャネル保護層５中の固定電荷の影響を抑制することから決まる。また、チャネル保護層５の膜厚保の上限は、段差の増大に伴う製造プロセスの信頼性低下を抑制することから決まる。なお、チャネル保護層５は、シリコン、酸素及びカーボンを含む有機材料を主として含有する有機材料層を用いてもよい。
（ソース電極６ｓ、ドレイン電極６ｄ）
ソース電極６ｓ及びドレイン電極６ｄは、それぞれ酸化物半導体層４のチャネル領域の上方にチャネル保護層５を介して形成される。また、ソース電極６ｓ及びドレイン電極６ｄは、間隔をあけて対向配置されることにより、酸化物半導体層４と電気的に接続されている。すなわち、ゲート電極２に電圧が印加されると、ソース電極６ｓ及びドレイン電極６ｄから酸化物半導体層４にキャリアが移動する。
薄膜半導体装置１０において、ソース電極６ｓ及びドレイン電極６ｄは、それぞれ導電性材料及び合金等を用いた単層構造又は多層構造であり、例えば、アルミニウム、モリブデン、タングステン、銅、チタン、マンガン（Ｍｎ）及びクロム等の材料により構成される。薄膜半導体装置１０では、ソース電極６ｓ及びドレイン電極６ｄは、Ｍｏ／Ｃｕ／ＣｕＭｎの三層構造によって形成されている。ソース電極６ｓ及びドレイン電極６ｄの膜厚は、例えば、１００ｎｍ〜５００ｎｍ程度とすることができる。
（保護層７）
保護層７は、ソース電極６ｓ及びドレイン電極６ｄ上に形成される。薄膜半導体装置１０では、保護層７は、ソース電極６ｓ及びドレイン電極６ｄを覆うように全面に形成される。保護層７の具体的な構成は、第一保護層７ａ、第二保護層７ｂ、及び第三保護層７ｃの三層構造としている。第一保護層７ａは、ソース電極６ｓ及びドレイン電極６ｄとの密着性がよく、膜中に水素の含有量が少ない膜が好ましい。そのため、第一保護層７ａは、例えば、酸化シリコン膜により構成される。第二保護層７ｂは、酸化物半導体層４への水素の侵入に対してバリア性を有する膜が好ましい。そのため、第二保護層７ｂは、例えば、酸化アルミニウム膜（酸化アルミニウムを含む膜）により構成される。第二保護層７ｂとして用いる酸化アルミニウム膜として、好ましい物性については、後述する。第三保護層７ｃは、水分等のバリア性を有し、引き出し電極８を埋め込むための貫通孔を形成する加工性を確保できる膜が好ましい。そのため、第三保護層７ｃは、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜を用いた単層構造又はこれらの積層構造等によって構成することができる。保護層７の合計膜厚は、例えば、２００ｎｍ〜１０００ｎｍとすることができる。
（引き出し電極８）
引き出し電極８は、保護層７に設けられたコンタクトホールに埋め込まれている。また、引き出し電極８は、下部８ｂがソース電極６ｓ及びドレイン電極６ｄに接触することにより、ソース電極６ｓ及びドレイン電極６ｄと電気的に接続される。これにより、酸化物半導体層４は、引き出し電極８と電気的に接続されることとなる。なお、図面には現れていないが、薄膜半導体装置１０は、ゲート電極２と電気的に接続される引き出し電極（不図示）を備える。
＜薄膜半導体装置１０の製造方法＞
以下、薄膜半導体装置１０の製造方法について、図２、図３を用いて説明する。図２（ａ）〜図３（ｃ）は、本発明の実施の形態１に係る薄膜半導体装置１０の製造方法における各工程の構成を模式的に示した断面図である。
（基板１、ゲート電極２、及びゲート絶縁膜３の形成工程）
まず、図２（ａ）に示すように、基板１上にゲート電極２を形成する。具体的には、基板１としてガラス基板を準備した後、基板１上にゲート電極２を形成する。以下、ゲート電極２の形成工程について、詳しく述べる。
最初に、基板１上にＭｏ膜とＣｕ膜が順に堆積されたゲート金属膜をスパッタリング法によって成膜する。更に、フォトリソグラフィー法により形成したレジストをマスクとして、ウェットエッチング法を用いてゲート金属膜をエッチングすることにより、ゲート電極２を形成することができる。Ｍｏ膜やＣｕ膜のウェットエッチングは、例えば、過酸化水素水（Ｈ2Ｏ2）、及び有機酸を混合した薬液を用いて行うことができる。なお、ゲート電極２を形成する前に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等によって基板１上にシリコン窒化膜、シリコン酸化膜、及びシリコン酸窒化膜等からなるアンダーコート層を形成してもよい。
次に、図２（ｂ）に示すように、ゲート電極２が形成された基板１を覆って、ゲート絶縁膜３を形成する。例えば、ゲート電極２を覆うようにして、窒化シリコンと酸化シリコンを順に堆積したゲート絶縁膜３を、プラズマＣＶＤ等によって成膜する。窒化シリコンは、例えば、シランガス（ＳｉＨ4）、アンモニアガス（ＮＨ3）、窒素ガス（Ｎ2）を導入することで成膜することができる。酸化シリコンは、例えば、シランガス（ＳｉＨ4）と亜酸化窒素ガス（Ｎ2Ｏ）とを導入することで成膜することができる。
（酸化物半導体層４及びチャネル保護層５の形成工程）
図２（ｃ）に示すように、ゲート絶縁膜３上に、酸化物半導体層４を形成する。酸化物半導体層４は、例えば、ＩＧＺＯ膜により構成される。具体的には、ＩＧＺＯ膜は、スパッタリング法等によって成膜することができる。例えば、組成比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のターゲット材を用いて、酸素雰囲気でスパッタリングすることによって、アモルファスＩＧＺＯ膜が成膜される。更に、大気雰囲気で、アモルファスＩＧＺＯ膜を２００℃〜５００℃程度の熱処理をすることによって、ＴＦＴ特性が改善する。フォトリソグラフィー法及びウェットエッチング法を用いてアモルファスＩＧＺＯ膜をパターニングすることにより、酸化物半導体層４を形成することができる。ＩＧＺＯ膜のウェットエッチングは、例えば、リン酸（ＨＰＯ4）、硝酸（ＨＮＯ3）、酢酸（ＣＨ3ＣＯＯＨ）及び水を混合した薬液を用いて行うことができる。
次に、図２（ｄ）に示すように、酸化物半導体層４を覆うように、チャネル保護層材料５´を堆積する。チャネル保護層材料５´は、例えば、酸化シリコン膜により構成される。具体的には、例えば、酸化物半導体層４を覆うように酸化シリコン膜をプラズマＣＶＤ等によって成膜する。
（ソース電極６ｓ及びドレイン電極６ｄの形成工程）
図３（ａ）に示すように、チャネル保護層５上に、ソース電極６ｓ及びドレイン電極６ｄを形成する。
具体的には、まず、フォトリソグラフィー法を用いて形成したレジストをマスクとして、ドライエッチング法を用いてチャネル保護層材料５´をエッチングすることにより、酸化物半導体層４上のソース領域及びドレイン領域として機能する領域上に、それぞれコンタクトホールを形成する。酸化シリコン膜により構成されるチャネル保護層材料５´のドライエッチングは、例えば、反応性イオンエッチング（ＲＩＥ）装置が用いられる。エッチングガスとしては、例えば、四フッ化炭素（ＣＦ4）及び酸素ガス（Ｏ2）が用いられる。ガス流量、圧力、印加電力及び周波数等の装置パラメーターは、基板サイズ、設定エッチング膜厚等によって適宜設定される。
次に、コンタクトホールの形成されたチャネル保護層５上にソース電極６ｓ及びドレイン電極６ｄを形成する。具体的には、例えば、コンタクトホールの形成されたチャネル保護層５上に、Ｍｏ膜、Ｃｕ膜、及びＣｕＭｎ膜が順に堆積されたソースドレイン金属膜をスパッタリング法によって成膜する。更に、フォトリソグラフィー法を用いて形成したレジストをマスクとして、ウェットエッチング法を用いてソースドレイン金属膜をエッチングすることにより、ソース電極６ｓ及びドレイン電極６ｄを形成することができる。Ｍｏ膜、Ｃｕ膜、及びＣｕＭｎ膜のウェットエッチングは、例えば、過酸化水素水（Ｈ2Ｏ2）、及び有機酸を混合した薬液を用いて行うことができる。
（保護層７の形成工程）
図３（ｂ）に示すように、ソース電極６ｓ及びドレイン電極６ｄが形成された基板１上を覆って保護層材料７´を堆積する。例えば、保護層材料７´は、酸化シリコン膜、酸化アルミニウム膜、窒化シリコン膜が順に堆積されている。具体的には、第一保護層材料７ａ´である酸化シリコン膜は、例えば、プラズマＣＶＤ等によって成膜する。第一保護層材料７ａ´の膜厚は、例えば、５０ｎｍ〜５００ｎｍ程度である。第二保護層材料７ｂ´である酸化アルミニウムは、例えば、スパッタリング法により堆積する。酸化アルミニウム膜により構成される第二保護層材料７ｂ´の成膜には、例えば、反応性スパッタリング装置が用いられる。ターゲットにはアルミニウムが用いられ、プロセスガスにはアルゴンガス（Ａｒ）とＯ2等が用いられる。ガス流量、圧力、印加電力及び周波数等の装置パラメーターは、基板サイズ、設定膜厚等によって適宜設定される。なお、酸化アルミニウムをターゲットとして用いることもできる。この場合、プロセスガスにはアルゴンガスが用いられる。第二保護層材料７ｂ´の膜厚は、例えば、２ｎｍ〜５０ｎｍ程度である。第三保護層材料７ｃ´である窒化シリコン膜は、例えば、プラズマＣＶＤ等によって成膜する。第三保護層材料７ｃ´の膜厚は、例えば、５０ｎｍ〜７００ｎｍ程度である。保護層材料７´の全体膜厚は、配線間におけるショートを抑制し、段差等を考慮して、３００ｎｍ〜７００ｎｍ程度が好ましい。
（保護層７へのコンタクトホール形成工程）
図３（ｃ）に示すように、保護層材料７´上にレジスト９を配置する。レジスト９におけるソース電極６ｓ及びドレイン電極６ｄの一部を覆う部分には、開口が設けられている。レジスト９は、例えば、レジスト材料を保護層材料７´上に積層した後、フォトリソグラフィー法を用いて露光することにより形成される。レジスト材料としては、ネガ型レジスト材料やポジ型レジスト材料等を用いることができる。レジスト９は、以下の工程で行うドライエッチング及びウェットエッチングの際のマスクとして機能する。
その後、図４（ａ）に示すように、コンタクトホールが設けられた保護層７を形成する。保護層７のコンタクトホールからは、ソース電極６ｓ及びドレイン電極６ｄの一部が露出する。具体的には、まず、第三保護層材料７ｃ´を、ドライエッチング法を用いてエッチングする。第三保護層材料７ｃ´を構成する窒化シリコン膜のドライエッチングは、例えば、反応性イオンエッチング（ＲＩＥ）装置が用いられる。エッチングガスとしては、例えば、六フッ化硫黄ガス（ＳＦ6）及び酸素ガス（Ｏ2）が用いられる。次に、第二保護層材料７ｂ´を、ウェットエッチング法を用いてエッチングする。第二保護層材料７ｂ´を構成する酸化アルミニウム膜のウェットエッチングは、例えば、リン酸（ＨＰＯ4）、硝酸（ＨＮＯ3）、酢酸（ＣＨ3ＣＯＯＨ）及び水を混合した薬液を用いて行うことができる。さらに、第一保護層材料７ａ´を、ドライエッチング法を用いてエッチングする。第一保護層材料７ａ´を構成する酸化シリコン膜のドライエッチングは、例えば、反応性イオンエッチング（ＲＩＥ）装置が用いられる。エッチングガスとしては、例えば、四フッ化炭素（ＣＦ4）及び酸素ガスが用いられる。ガス流量、圧力、印加電力及び周波数等の装置パラメーターは、基板サイズ、設定エッチング膜厚等によって適宜設定される。
（引き出し電極８形成工程）
最後に、図４（ｂ）に示すように、保護層７上に、引き出し電極８を形成する。具体的には、コンタクトホールの形成された保護層７上に、Ｍｏ膜、Ｃｕ膜が順に堆積された引き出し金属膜をスパッタリング法によって成膜する。フォトリソグラフィー法を用いて形成したレジストをマスクとして、ウェットエッチング法を用いて引き出し金属膜をエッチングすることにより、引き出し電極８を形成することができる。Ｍｏ膜、Ｃｕ膜のウェットエッチングは、例えば、過酸化水素水（Ｈ2Ｏ2）、及び有機酸を混合した薬液を用いて行うことができる。
このようにして、基板１と、水素保護膜である第二保護層７ｂと、基板１と第二保護層７ｂとの間に設けられた酸化物半導体層４と、を備える薄膜半導体装置１０を製造することができる。なお、薄膜半導体装置１０として、保護層７が三層構造である例を示したが、第二保護層が含まれた構成であれば、積層数が変化してもよい。例えば、第一保護層と第二保護層との二層構造や、二層からなる第二保護層が含まれた４層構造等により構成することもできる。
＜薄膜半導体装置１０の第二保護層７ｂの詳細構成＞
以下、薄膜半導体装置１０の第二保護層７ｂの構成について、図５〜図１６を用いて説明する。
（第二保護層７ｂの膜密度の好適範囲）
まず、薄膜半導体装置１０における第二保護層７ｂの膜密度の好適範囲について検討する。
薄膜半導体装置１０では、第二保護層７ｂとして、酸化アルミニウム膜を用いる。ここでは、酸化物半導体層への水素の侵入による酸化物半導体層の低抵抗化を抑制しつつ、加工性を向上させることができる薄膜半導体装置を実現するための、酸化アルミニウム膜の物性に関して説明する。
図５は、酸化アルミニウム膜の規格化したウェットエッチングレートと、酸化アルミニウム膜の膜密度との関係を示す図である。ここで、図５に示す各データは、様々な成膜方法（ＲＦスパッタリング法、ＤＣスパッタリング法、ＥＢ蒸着法等）にて成膜された複数のサンプルそれぞれに対するものである。例えば、酸化アルミニウム膜をスパッタリング法で成膜する場合、酸素流量を多くするほど、膜密度が小さくなるという傾向がみられる。このように、酸化アルミニウム膜の膜密度は、成膜条件により変化すると考えられる。また、成膜条件による酸化アルミニウム膜の膜密度の変化の傾向は、成膜方法により異なると考えられる。なお、同図における縦軸は基準サンプルのウェットエッチングレートにて規格化したウェットエッチングレートを示しており、横軸はＸ線反射率測定（ＸＲＲ）結果から算出した膜密度（Ｆｉｌｍ Ｄｅｎｓｉｔｙ）を示している。
酸化アルミニウム膜のウェットエッチングレートは、膜密度に依存することが分かる。膜密度が３．５５ｇ／ｃｍ3以上の範囲では、ウェットエッチングレートが極めて小さい。そのため、酸化アルミニウム膜の好ましい膜密度の範囲は、ウェットエッチングレートが急激に小さくなるまでの膜密度の範囲である、３．２５ｇ／ｃｍ3以下の範囲である。
ここで、縦軸を基準サンプルのウェットエッチングレートで規格化している理由は、薬液の濃度や薬液の種類等によってウェットエッチングレート自身が変化するので、絶対的なウェットエッチングレートで記述して、一般化することが難しいためである。酸化アルミニウム膜のウェットエッチングレートが、膜密度に依存しているようなウェットエッチングプロセスであれば、上述の方法でデータを記述した膜密度を採用することで、同様の効果を得ることができる。なお、基準サンプルを上述のウェットエッチングプロセスにてエッチングした時のウェットエッチングレートは、約１ｎｍ／ｍｉｎ〜５０ｎｍ／ｍｉｎ程度となる。
図６は、酸化物半導体層４のシート抵抗値と、第二保護層７ｂである酸化アルミニウム膜の膜密度との関係を示す図である。薄膜半導体装置１０では、酸化物半導体層４としてＩＧＺＯ膜を用いる。同図における縦軸はＩＧＺＯ膜のシート抵抗値を示しており、横軸は酸化アルミニウム膜の膜密度を示している。ここで、ＩＧＺＯ膜のシート抵抗値は、酸化アルミニウム膜の水素バリア性を示す指標として用いている。酸化アルミニウム膜の水素バリア性がない場合、上述したように、ＩＧＺＯ膜は低抵抗化する。つまり、ＩＧＺＯ膜のシート抵抗値は低くなる。ＩＧＺＯ膜のシート抵抗値測定は、例えば、ＩＧＺＯ膜上に金属電極パターンを形成し、更に酸化シリコン膜及び酸化アルミニウム膜を形成後、水素を含む保護膜を成膜したサンプルについて、シート抵抗値を測定して行った。なお、水素を含む保護膜として、プラズマＣＶＤ法で成膜した窒化シリコン膜を用いる。
ＩＧＺＯ膜のシート抵抗値は、第二保護層７ｂである酸化アルミニウム膜の膜密度が２．８０ｇ／ｃｍ3以下になると、急激に低下することが分かる。つまり、酸化アルミニウム膜の膜密度が２．８０ｇ／ｃｍ3以上を示す範囲では、ＩＧＺＯ膜に対する水素バリア性を確保ができることが分かる。
従って、図５及び図６の結果から、酸化アルミニウム膜に、第二保護層７ｂの加工性及び水素バリア性を確保するための膜密度の範囲は、２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下であることが分かる。なお、Ｘ線反射率測定（ＸＲＲ）による膜密度の誤差は、０．０１ｇ／ｃｍ3程度である。そのため、誤差を考慮した膜密度の最小値は２．８０ｇ／ｃｍ3から０．０１ｇ／ｃｍ3を差し引いた２．７９ｇ／ｃｍ3となる。また、誤差を考慮した膜密度の最大値は３．２５ｇ／ｃｍ3に０．０１ｇ／ｃｍ3を足し合わせた３．２６ｇ／ｃｍ3となる。これにより、誤差を考慮した膜密度の範囲は、２．７９ｇ／ｃｍ3以上３．２６ｇ／ｃｍ3以下である。
なお、当該膜密度の酸化アルミニウム膜を用いることで、従来の良質な酸化アルミニウム膜を用いる場合よりも、酸化アルミニウム膜の成膜タクトを改善できる。これは、当該膜密度の酸化アルミニウム膜をスパッタリング等で成膜する場合の成膜速度が、良質な酸化アルミニウム膜を成膜する場合よりも大きいためである。また、当該膜密度の酸化アルミニウム膜のエッチングレートが大きいためである。
（第二保護層７ｂの膜密度の測定）
図７は、上述した製造方法で製造した薄膜半導体装置１０における、第二保護層７ｂである酸化アルミニウム膜のＸＲＲ（Ｘ線反射率法）測定結果及び解析結果を示す図である。ＸＲＲ測定結果と、膜密度、膜厚及び表面ラフネスをパラメーターとしたシミュレーション結果とを比較し、シミュレーションパラメーターを最適化することで、酸化アルミニウムの膜密度を求めることができる。
ＸＲＲ測定結果から、酸化アルミニウム膜の膜密度が２．８５６ｇ／ｃｍ3と求めることができる。この値は、酸化アルミニウム膜の膜密度の好適範囲である２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下に含まれる。
（第二保護層７ｂの膜密度の最適範囲）
ところで、薄膜半導体装置１０を量産する場合、第二保護層７ｂを形成する工程で、成膜条件に誤差が出てしまう場合がある。これについて検討した結果、成膜条件の誤差に対する、第二保護層７ｂの膜密度の変化の大きさは、第二保護層７ｂである酸化アルミニウム膜の膜密度の目標値により異なることが分かった。これにより、薄膜半導体装置１０における第二保護層７ｂの膜密度の最適範囲を、「成膜条件の誤差に対する、第二保護層７ｂの膜密度の変化の大きさが小さくなる範囲」として定めた。以下、具体的に第二保護層７ｂの膜密度の最適範囲について詳述する。
図８は、第二保護層７ｂである酸化アルミニウム膜の膜密度の、成膜回数によるばらつきを示す図である。同図における縦軸は酸化アルミニウム膜の膜密度を示しており、横軸は成膜回数を示している。三角形で示すプロットは酸化アルミニウム膜の膜密度の目標値を２．７５ｇ／ｃｍ3とした場合に対応し、四角形で示すプロットは酸化アルミニウム膜の膜密度の目標値を２．９０ｇ／ｃｍ3とした場合に対応する。
三角形のプロットに示すように、アルミニウム膜の膜密度の目標値を２．７５ｇ／ｃｍ3とした場合、一回目の成膜、二回目の成膜、三回目の成膜、四回目の成膜では、膜密度がそれぞれ２．７３ｇ／ｃｍ3、２．８０ｇ／ｃｍ3、２．７１ｇ／ｃｍ3、２．７５ｇ／ｃｍ3であった。これにより、アルミニウム膜の膜密度の目標値を２．７５ｇ／ｃｍ3とした場合の、四回の成膜におけるアルミニウム膜の膜密度のばらつきは、０．０９ｇ／ｃｍ3であった。同様に、アルミニウム膜の膜密度の目標値を２．９０ｇ／ｃｍ3とした場合の、四回の成膜におけるアルミニウム膜の膜密度のばらつきは、最大値２．９０ｇ／ｃｍ3から最小値２．８７ｇ／ｃｍ3を引くと、０．０３ｇ／ｃｍ3であった。このように、膜密度の目標値を２．９０ｇ／ｃｍ3とした場合、酸化アルミニウム膜の膜密度の目標値を２．７５ｇ／ｃｍ3とした場合よりも、酸化アルミニウム膜の膜密度の、成膜回数によるばらつきは小さい。酸化アルミニウム膜の形成の再現性を鑑みると、酸化アルミニウム膜の膜密度の目標値は、最適範囲内とすることが望ましい。以下、酸化アルミニウム膜の膜密度の最適範囲について考察する。
図９は、本発明の実施の形態１に係る酸化アルミニウム膜の膜密度と、酸化アルミニウム膜の成膜時の規格化した酸素流量比との関係を示す図である。同図における縦軸は酸化アルミニウム膜の膜密度を示しており、横軸は規格化酸素流量比を示す。ここで、酸素流量比とは、全ガス流量（アルゴンガス流量と酸素ガス流量との和）に対する酸素流量の比を示している。また、横軸の規格化した酸素流量比は、センター条件の酸素流量比に対する比を示している。規格化した酸素流量比を用いている理由は、成膜方法や装置状況により異なる酸素流量比を一般化するためである。実際の酸素流量比としては、約５％〜８０％程度である。
酸化アルミニウム膜を成膜する時に酸素流量比は、酸化アルミニウム膜の膜密度に影響を与える。酸素流量比を小さくして成膜すると、酸化アルミニウム膜の膜密度が大きくなる傾向がある。酸素流量比が０．８５〜１．１６の間で変化しても、酸化アルミニウム膜の膜密度は２．８５ｇ／ｃｍ3以上２．９５ｇ／ｃｍ3以下の範囲となる。
一方、図１０は、酸化アルミニウム膜の膜密度と、酸化アルミニウム膜の成膜時の規格化した圧力との関係を示す図である。縦軸は酸化アルミニウム膜の膜密度を示しており、横軸は規格化圧力を示す。ここで、横軸の規格化した圧力は、センター条件の圧力に対する比を示している。上述の酸素流量比と同様に圧力も、成膜方法や装置状況により異なる。従って、一般化するために、規格化圧力を用いている。実際の圧力としては、約０．２Ｐａ〜２．０Ｐａ程度である。
図１０に示すように、酸化アルミニウム膜を成膜する時の圧力は、酸化アルミニウム膜の膜密度に影響を与える。圧力が０．９０〜１．１０の間で変化しても、酸化アルミニウム膜の膜密度は２．８５ｇ／ｃｍ3以上２．９５ｇ／ｃｍ3以下の範囲となる。
従って、図９及び図１０に示すように、酸化アルミニウム膜の膜密度の最適範囲は、２．８５ｇ／ｃｍ3以上２．９５ｇ／ｃｍ3の範囲にするとよい。前述の通りＸＲＲによる膜密度の誤差は、０．０１ｇ／ｃｍ3程度である。そのため、膜密度の最適範囲は、最大誤差を考慮すると、２．８４ｇ／ｃｍ3以上２．９６ｇ／ｃｍ3以下である。膜密度が最適範囲に含まれる酸化アルミニウム膜を成膜することで、成膜条件が多少変化しても、安定した膜密度の酸化アルミニウム膜を成膜することが可能となる。そのため、酸化アルミニウム膜の膜密度の成膜回数によるばらつきを小さくすることができる。
（酸化アルミニウム膜の屈折率）
図１１は、酸化アルミニウム膜の屈折率と、酸化アルミニウム膜の膜密度との関係を示す図である。ここで、同図に示す各データは、図５で示されたものと同じサンプルにおける屈折率の測定値である。また、図１１における縦軸は波長６３３ｎｍにおける酸化アルミニウム膜の屈折率を示しており、横軸は酸化アルミニウム膜の膜密度を示している。
酸化アルミニウム膜の屈折率と膜密度とは、正の相関があることが分かる。膜密度が２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である範囲を見ると、加工性及び水素バリア性を確保できる膜密度範囲を満たすための屈折率の範囲は、１．５８以上１．６６以下であることが分かる。
（酸化アルミニウム膜の膜厚）
図１２は、薄膜半導体装置１０における酸化物半導体層４であるＩＧＺＯ膜のシート抵抗値と、酸化アルミニウム膜の膜厚との関係を示す図である。ここで、ＩＧＺＯ膜のシート抵抗値測定は、例えば、ＩＧＺＯ膜上に金属電極パターンを形成し、更にＳｉＯ保護膜及び異なる厚みの酸化アルミニウム膜を形成後、水素を含む保護膜を成膜したサンプルの、シート抵抗値を測定することで行った。また、同図における縦軸はＩＧＺＯ膜のシート抵抗値を示しており、横軸は酸化アルミニウム膜の膜厚を示している。
ＩＧＺＯ膜のシート抵抗値は、酸化アルミニウム膜の膜厚が３ｎｍ未満になると、急激に低下することが分かる。これに対し、酸化アルミニウム膜の膜厚が３ｎｍ以上になると、ＩＧＺＯのシート抵抗値の膜厚保依存性がほぼなくなり、ＩＧＺＯ膜のバリア性を確保できることが分かる。なお、酸化アルミニウム膜の膜厚は、３０ｎｍ以下であることが好ましい。これは、３０ｎｍ以上の酸化アルミニウム膜になると、所望の膜密度を実現することが困難であるためである。例えば、スパッタ法で成膜する場合、膜厚が厚くなるに従って膜密度が高くなる。このため、所望の加工性能を実現することが困難となる。また、各サンプルにおける酸化アルミニウム膜の膜密度は、すべて２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下の範囲を満たす等しい値である。
（酸化アルミニウム膜の構造）
図１３は、本実施の形態に係る酸化アルミニウム膜の規格化したウェットエッチングレートと、酸化アルミニウム膜の成膜条件との関係を示す図である。ここで、酸化アルミニウム膜のウェットエッチングレートは、図５と同様に、基準サンプルで規格化した値である。また、図１３における縦軸は酸化アルミニウム膜の規格化ウェットエッチングレートを示しており、横軸は酸化アルミニウム膜の成膜条件を示している。ａｓ−ｄｅｐｏは、成膜直後でアニールしていないサンプルを示し、５００℃、６００℃、７００℃、８００℃は、それぞれの温度でアニールした後のサンプルを示す。なお、５００℃、６００℃、７００℃、８００℃のアニールは、アニール処理をそれぞれ２０分間ずつ行なっている。
酸化アルミニウム膜のウェットエッチングレートは、アニールしていない場合は、１．０である。また、アニール温度が、５００℃、６００℃、７００℃、８００℃と上昇するとともに、酸化アルミニウム膜のウェットエッチングレートは、それぞれ０．５、０．４５、０．３、０．１２と低下することが分かる。酸化アルミニウム膜をアニールすると、アモルファス構造から結晶構造へ変化すると考えられる。以下、これについて考察する。
図１４は、図１３に示した８００℃でのアニール後のサンプル（比較例）とアニール前のサンプル（実施例１）とのＸ線回折測定（ＸＲＤ）結果を、それぞれ点線、実線で示す図である。図１４の縦軸は規格化強度を示しており、横軸が角度を示している。比較例では、酸化アルミニウムの（３１１）、（４００）、（４４０）に対応した回折ピークが認められる。つまり、８００℃のアニール処理によって、酸化アルミニウムが結晶化することが分かる。一方、本発明の実施の形態１では、酸化アルミニウムの（３１１）、（４００）、（４４０）に対応した回折ピークは存在しない。つまり、アニール前の酸化アルミニウム膜はアモルファス構造である。ここでいうアモルファス構造とは、ＸＲＤで結晶性の回折ピークが見られない程度のものをいう。そして、アニール温度が５００℃〜７００℃であっても、アニール温度が８００℃であるときと同様に、酸化アルミニウム膜の少なくとも一部は結晶化すると考えられる。
図１３に示すように、酸化アルミニウムがアニールにより結晶化すると、ウェットエッチングレートが急激に低下することが分かる。従って、薄膜半導体装置１０における第二保護層７ｂである酸化アルミニウム膜は、加工性の観点から、アモルファス構造であることが好ましい。アモルファス構造の酸化アルミニウム膜の加工性が良好である理由は、アモルファス構造の酸化アルミニウム膜には、結晶構造の酸化アルミニウム膜よりもウェットエッチングで用いる薬液が侵入しやすいためと考えられる。
（考察）
上述のように、酸化アルミニウム膜に加工性及び水素バリア性を確保するための膜密度の範囲は、２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である。一方、酸化アルミニウム膜の膜密度が２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下であっても、種々の要素により酸化アルミニウム膜の性質が異なる可能性がある。以下、これについて考察する。
（酸化アルミニウム膜の屈折率についての考察）
酸化アルミニウム膜の膜密度は、単に単位体積当たりの質量で定義される物理量なので、ＡｌＯｘの原子の緻密性や組成比ｘを反映しているとは言えるものの、原則、結晶構造かアモルファス構造かを反映するものではない。同じ膜密度の酸化アルミニウム膜であっても、結晶構造のものと、アモルファス構造のものとがあると考えられる。そして、結晶構造の酸化アルミニウム膜の屈折率と、アモルファス構造の酸化アルミニウム膜の屈折率とは異なることが知られている。また、Ｘ線回折測定の説明でも上述したように、アモルファス構造の酸化アルミニウム膜の加工性は、結晶構造の酸化アルミニウム膜の加工性と異なるという結果が得られている。従って、同じ膜密度の酸化アルミニウム膜であっても屈折率が異なれば、結晶構造であるかアモルファス構造であるかが異なり、それに伴い加工性が異なる可能性がある。
このように、膜密度のみでは加工性が良好な酸化アルミニウム膜を特定できないこともある。しかし、仮にそのような場合でも、膜密度と屈折率とを併用することで、加工性の良好な酸化アルミニウム膜を特定することができる。
（酸化アルミニウム膜の組成）
本実施の形態１に係る酸化アルミニウム膜に含まれるＡｌＯｘの組成について検討するために、酸化アルミニウム膜をArガスでエッチングしつつ、ＸＰＳ（Ｘ線蛍光分析法）でスペクトル測定を行った。なお、酸化アルミニウム膜の膜厚は３５ｎｍである。当該解析の結果、深さ０ｎｍ、９ｎｍ、１９ｎｍ、２８．８ｎｍでのＡｌＯｘのスペクトルを得た。各スペクトルから半定量解析を行うことで、ＯとＡｌとの相対強度を得て、酸化アルミニウム膜に含まれるＯの原子数比と、酸化アルミニウム膜に含まれるＡｌの原子数比とを求めた。図１５は、当該酸化アルミニウム膜に含まれるＡｌＯｘの膜厚方向の深さと組成との関係を示すグラフである。グラフの横軸が膜厚方向の深さを示し、グラフの縦軸がＯとＡｌとの原子数比を示す。深さ０ｎｍ、９ｎｍ、１９ｎｍ、２８．８ｎｍでのアルミニウムの原子数比は、それぞれ３２．９２ａｔｍ％、３４．８６ａｔｍ％、３５．０２ａｔｍ％、３５．０５ａｔｍ％である。そのため、アルミニウムは、３２．９２ａｔｍ％以上３５．０５ａｔｍ％以下の比率を取るといえる。また、深さ０ｎｍ、９ｎｍ、１９ｎｍ、２８．８ｎｍでの酸素の原子数比は、それぞれ５８．９６ａｔｍ％、６４．６２ａｔｍ％、６４．５０ａｔｍ％、６４．８１ａｔｍ％である。そのため、酸素は５８．９６ａｔｍ％以上６４．８１ａｔｍ％以下の比率を取るといえる。
ＡｌＯｘにおけるｘは、５８．９６を３２．９２で除して得られる１．７９、６４．６２を３４．８６で除して得られる１．８５、６４．５０を３５．０２で除して得られる１．８４、６４．８１を３５．０５で除して得られる１．８５がある。これらのｘは、いずれも１．５より大きく２．０より小さい。さらに、これらのｘについてさらに細かく見ると、１．８よりも大きく１．９よりも小さい。
ｘが１．５よりも大きい理由は、上述のように、本実施の形態１に係る酸化アルミニウム膜が、アモルファス構造であるためと考えられる。結晶構造の酸化アルミニウム膜に含まれるＡｌＯｘ（Ａｌ2Ｏ3）におけるｘは１．５である。本実施の形態１に係る酸化アルミニウム膜がアモルファス構造であるため、いずれの原子とも結合していない酸素原子が、結晶構造の酸化アルミニウム膜よりも多く含まれていると考えられる。
ｘが２．０よりも小さい理由は、酸化アルミニウム膜に含まれるＡｌＯｘにおけるｘとして現実的に存在し得るものは２．０までであると考えられるためである。
膜内に含まれる酸素原子が多いほど、酸化アルミニウム膜をウェットエッチングする際に用いられる、例えば、リン酸（ＨＰＯ4）、硝酸（ＨＮＯ3）、酢酸（ＣＨ3ＣＯＯＨ）及び水を混合した薬液と、酸化アルミニウム膜は反応しやすくなる。そのため、アモルファス構造の酸化アルミニウム膜の方が、結晶構造の酸化アルミニウム膜よりも加工性を向上できる。従って、本実施の形態１に係る酸化アルミニウム膜の方が、結晶構造の酸化アルミニウム膜よりも加工性を向上できる。
ところで、酸化アルミニウム膜の膜密度が変化すると、膜内のアルミニウムと酸素との原子数比も変化すると考えられる。仮に膜密度が異なる複数の層からなる多層構造の酸化アルミニウム膜では、膜厚方向に視るとアルミニウムと酸素との原子数比が大きく変化する箇所があると考えられる。一方、図１５に示したように、本実施の形態の酸化アルミニウム膜におけるアルミニウムと酸素との原子数比は、膜厚方向に視るとほぼ一定である。このことから、当該酸化アルミニウム膜は、単層構造であるといえる。
（酸化アルミニウム膜の層構造）
図１６は、本実施の形態１に係る酸化アルミニウム膜を含む三層構造の保護層の断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像である。同図には、酸化シリコン膜７ａ（第１保護層）と、酸化アルミニウム膜７ｂ（第２保護層）と、酸化シリコン膜７ｃ（第３保護層）と、が現れている。なお、同図は、厚さ３０ｎｍの酸化アルミニウム膜の近傍を撮像したものである。酸化アルミニウム膜７ｂは、厚み方向に視ると、どの箇所においても濃淡の差がほぼ無く一定の濃さで現れている。一般的に、酸化アルミニウム膜の膜密度が小さいとＴＥＭ画像では薄く現れ、酸化アルミニウム膜の膜密度が大きいとＴＥＭ画像では濃く現れる。そのため、酸化アルミニウム膜７ｂの厚み方向の膜密度は膜全体で一定であり、酸化アルミニウム膜７ｂは単層構造である。ところで、酸化アルミニウム膜には、膜密度が等しい一層のみからなる単層構造のものと、膜密度が異なる複数の層からなる多層構造のどちらも作製可能である。第二保護層７ｂを構成する酸化アルミニウム膜は、単層構造である。そのため、第二保護層７ｂを構成する酸化アルミニウム膜は、多層構造の酸化アルミニウム膜と比べて、膜厚方向における加工性や水素バリア性が均一である。従って、第二保護層７ｂを構成する酸化アルミニウム膜では、膜厚方向において良好な加工性を確保できる。そのため、当該酸化アルミニウム膜に貫通孔を設けるためにウェットエッチングを行う際、当該酸化アルミニウム膜の表面から底面まで同一の薬液でウェットエッチングを行うことができる。また、第二保護層７ｂを構成する酸化アルミニウム膜では、膜厚方向において良好な水素バリア性を確保できる。そのため、酸化物半導体層に水素が入り込むことを抑制できる。
また、仮に酸化アルミニウム膜が結晶構造である場合には、同図と同じ倍率において模様が現れる。しかしながら、酸化アルミニウム膜７ｂには当該模様は現れていない。そのため、酸化アルミニウム膜７ｂはアモルファス構造であると考えられる。
＜薄膜半導体装置の実証＞
本発明の実施の形態１に係る薄膜半導体装置を実際に作成し、その効果について実証した。まず、図１の記号を用いて、薄膜半導体装置の構成について説明する。
基板１は、無アルカリガラス基板を用いた。ゲート電極２は、基板１の上方に形成される。ゲート電極２は、Ｃｕ膜とＭｏ膜との積層膜を用いた。ここで、Ｍｏ膜は基板１との密着層として機能する。Ｃｕ膜及びＭｏ膜の膜厚は、それぞれ３００ｎｍ、２０ｎｍとした。
ゲート絶縁膜３は、ゲート電極２上に形成され、ゲート電極２を覆うように基板１上の全面に形成される。酸化物半導体層４を用いているので、酸化物半導体層４と接するゲート絶縁膜３に酸化シリコン膜を用いた。
酸化物半導体層４は、アモルファス酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いた。ＩＧＺＯ膜の膜厚は、６０ｎｍとした。
チャネル保護層５は、酸化シリコンを用いた。チャネル保護層５の膜厚は、２００ｎｍとした。
ソース電極６ｓ及びドレイン電極６ｄは、Ｍｏ／Ｃｕ／ＣｕＭｎの三層構造を用いた。
保護層７は、ソース電極６ｓ及びドレイン電極６ｄ上に形成され、ソース電極６ｓ及びドレイン電極６ｄを覆うように全面に形成される。本実施の形態において、保護層は、第一保護層７ａ、第二保護層７ｂ、及び第三保護層７ｃの三層構造としている。第一保護層７ａは、酸化シリコン膜により構成される。第二保護層７ｂは、酸化アルミニウム膜により構成される。酸化アルミニウム膜は、膜密度２．９０ｇ／ｃｍ3、屈折率１．６０の膜を用いた。酸化アルミニウム膜の膜密度が、２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下であるため、加工性を向上した薄膜半導体装置１０を提供できる。酸化アルミニウム膜の膜厚は、３０ｎｍとした。第三保護層７ｃは、窒化シリコン膜を用いた。保護層７の（合計）膜厚は、６００ｎｍとすることができる。
図１７に、上記構成の薄膜半導体装置１０におけるＴＦＴの伝達特性を実線で示す。また、比較例として、保護膜として酸化アルミニウム膜を形成していないＴＦＴを点線で示す。同図における縦軸はドレイン電流を示しており、横軸はゲート電圧を示している。
比較例（保護膜として酸化アルミニウム膜を形成していない）では、ゲート電圧を小さくしてもドレイン電流が十分に小さくならず、トランジスタのオン／オフ特性の劣化が認められる。比較例では、今回測定したゲート電圧の範囲において、酸化物半導体層が導体化していると考えられる。一方、実施例１（保護膜として酸化アルミニウム膜を形成している）では、ゲート電圧を小さくするとドレイン電流が十分に小さくなり、トランジスタのオン／オフ特性が良好であることが分かる。従って、薄膜半導体装置１０における第二保護層７ｂとして酸化アルミニウムを保護膜に形成することで、水素の侵入による酸化物半導体層４であるＩＧＺＯ膜の低抵抗化が抑制された。これにより、薄膜半導体装置１０において、酸化物半導体層４への水素の侵入を抑制できる。
＜＜実施の形態２＞＞
次に、本発明の実施の形態２に係る薄膜半導体装置２０及び薄膜半導体装置２０の製造方法について説明する。
＜薄膜半導体装置２０の構成＞
図１８は、薄膜半導体装置２０の構成を模式的に示した断面図である。実施の形態２は、実施の形態１に対して、水素のバリアを目的とした保護層１１ｂがチャネル保護層１１の中に含まれている点が異なる。また、保護層１１ｂは、薄膜半導体装置１０における第二保護層７ｂと同じ酸化アルミニウム膜で構成される。なお、同図において、図１に示す構成要素と同じ構成要素については同じ符号を付している。
図１８に示すように、薄膜半導体装置２０は、チャネル保護層１１と、保護層１２とを備える。薄膜半導体装置２０は、ボトムゲート型のＴＦＴである。
以下、薄膜半導体装置２０と薄膜半導体装置１０との相違点であるチャネル保護層１１と保護層１２を詳述する。
チャネル保護層１１は、酸化物半導体層４のチャネル領域を保護する保護膜であって、酸化物半導体層４を覆うように全面に形成される。薄膜半導体装置２０において、チャネル保護層１１は、第一チャネル保護層１１ａ、第二チャネル保護層１１ｂ、及び第三チャネル保護層１１ｃの三層構造としている。第一チャネル保護層１１ａは、酸化物半導体層４との密着性がよく、酸化物半導体層４の膜質に影響を与えないような膜（含有水素が少ない、含有酸素量が多い）が好ましい。そのため、第一チャネル保護層１１ａは、例えば、酸化シリコン膜により構成される。第二チャネル保護層１１ｂは、酸化物半導体層４への水素のバリア性を有する膜が好ましい。そのため、第二チャネル保護層１１ｂは、例えば、酸化アルミニウム膜により構成される。第二チャネル保護層１１ｂとして用いる酸化アルミニウムとして、上述した膜密度を有することが好ましい。第三チャネル保護層１１ｃは、ソース電極６ｓ及びドレイン電極６ｄとの密着性がよい膜が好ましい。そのため、第三チャネル保護層１１ｃは、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜によって構成することができる。チャネル保護層１１の合計膜厚は、例えば、５０ｎｍ〜３００ｎｍとすることができる。
保護層１２は、ソース電極６ｓ及びドレイン電極６ｄ上に形成される。薄膜半導体装置２０では、ソース電極６ｓ及びドレイン電極６ｄを覆うように全面に形成される。薄膜半導体装置２０において、保護層１２は、ソース電極６ｓ及びドレイン電極６ｄとの密着性がよく、水分等のバリア性を有する膜であることが好ましい。そのため、保護層１２は、例えば、窒化シリコン膜、酸化シリコン膜、及び酸窒化シリコン膜を用いた単層構造又はこれらの積層構造等によって構成することができる。保護層１２の合計膜厚は、例えば、２００ｎｍ〜１０００ｎｍとすることができる。
＜薄膜半導体装置２０の製造方法＞
次に、本発明の実施の形態２に係る薄膜半導体装置２０の製造方法について、図１９（ａ）〜図２１（ｃ）を用いて説明する。図１９（ａ）〜図２１（ｃ）は、薄膜半導体装置２０の製造方法における各工程の構成を模式的に示した断面図である。
まず、図１９（ａ）〜図１９（ｃ）に示すように、図２（ａ）〜図２（ｃ）と同様に、基板１としてガラス基板を準備し、基板１上にゲート電極２を形成し（図１９（ａ））、ゲート電極２を覆ってゲート絶縁膜３を形成し（図１９（ｂ））、ゲート絶縁膜３上に、ＩＧＺＯ膜等の酸化物半導体層４を形成する（図１９（ｃ））。
図１９（ｄ）に示すように、酸化物半導体層４が形成された基板１上を覆ってチャネル保護層材料１１´を形成する。チャネル保護層材料１１´は、酸化シリコン膜、酸化アルミニウム膜、酸化シリコン膜が順に堆積された三層構造である。第一チャネル保護層材料１１ａ´である酸化シリコン膜は、例えば、プラズマＣＶＤ等によって成膜する。酸化シリコン膜の膜厚は、例えば、５０ｎｍ〜２００ｎｍ程度である。第二チャネル保護層材料１１ｂ´である酸化アルミニウム膜は、例えば、スパッタリング法により堆積する。酸化アルミニウム膜の成膜には、例えば、反応性スパッタリング装置が用いられる。酸化アルミニウム膜の膜厚は、例えば、３ｎｍ〜５０ｎｍ程度である。第三チャネル保護層材料１１ｃ´である酸化シリコン膜は、例えば、プラズマＣＶＤ等によって成膜する。酸化シリコン膜の膜厚は、例えば、５０ｎｍ〜２００ｎｍ程度である。チャネル保護層１１の全体膜厚は、配線間ショートや段差等を考慮して、１００ｎｍ〜４００ｎｍ程度が好ましい。
図２０（ａ）に示すように、チャネル保護層材料１１´上に、酸化物半導体層４の上方に開口を設けたレジスト１９を積層する。レジスト１９は、薄膜半導体装置１０の製造工程における図３（ｃ）で示したレジスト９と同様に形成される。
次に、図２０（ｂ）に示すように、酸化物半導体層４の上方にコンタクトホールが設けられたチャネル保護層１１を形成する。具体的には、図４（ａ）で示した製造工程と同様に、チャネル保護層１１の各層を、ドライエッチング法又はウェットエッチング法を用いてエッチングし、コンタクトホールを形成する。
図２０（ｃ）に示すように、図３（ａ）と同様に、チャネル保護層１１上にソース電極６ｓ及びドレイン電極６ｄを形成する。
図２１（ａ）に示すように、ソース電極６ｓ及びドレイン電極６ｄを覆うように、保護層材料１２´を堆積する。例えば、ソース電極６ｓ及びドレイン電極６ｄを覆うように窒化シリコン膜をプラズマＣＶＤ等によって成膜する。ソース電極６ｓ及びドレイン電極６ｄの膜厚は、例えば、５０ｎｍ〜５００ｎｍ程度である。
最後に、図２１（ｂ）に示すように、図３（ｂ）と同様に、保護層１２上に引き出し電極８を形成する。
＜効果＞
薄膜半導体装置２０は、薄膜半導体装置１０における第二保護層７ｂと同じく、膜密度が２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である酸化アルミニウム膜を、第二チャネル保護層１１ｂとしてチャネル保護層１１に含んだ構成である。そのため、酸化物半導体層４への水素の侵入を抑制しつつ、加工性を向上させることができる。更に、薄膜半導体装置２０では、第二チャネル保護層１１ｂを用いることで、適切なエッチングレートを確保することができるため、量産性のある製造方法を実現することができる。
＜＜実施の形態３＞＞
次に、本発明の実施の形態３に係る薄膜半導体装置３０について説明する。
＜薄膜半導体装置３０の構成＞
実施の形態３は、保護層７における第二保護層７ｂとして実施の形態１で示したものと同じ酸化アルミニウム膜を用いている。一方、薄膜半導体装置３０は、図１の薄膜半導体装置１０に対して、チャネルエッチング型ＴＦＴである点が異なる。図２２は、薄膜半導体装置３０の構成を模式的に示した断面図である。なお、同図において、図１に示す構成要素と同じ構成要素については同じ符号を付している。
酸化物半導体層３４のうちソース電極３６ｓ及びドレイン電極３６ｄから露出した部分の表面は、他の部分の表面よりも凹んでいる。このように、薄膜半導体装置３０は、チャネルエッチング型ＴＦＴである。チャネルエッチング型の薄膜半導体装置３０ではチャネル保護層は不要であるため、製造プロセスを簡素化することができる。
薄膜半導体装置３０の構成にすることで、チャネルエッチング型ＴＦＴであっても、酸化物半導体層３４への水素の侵入を抑制しつつ、加工性を向上させることができる。
＜＜実施の形態４＞＞
本発明の実施の形態４に係る薄膜半導体装置４０の構成について説明する。
＜薄膜半導体装置４０の構成＞
図２３は、薄膜半導体装置４０の構成を模式的に示した断面図である。実施の形態４は、保護層７における第二保護層７ｂとして、実施の形態１で示したものと同じ酸化アルミニウム膜を用いている。一方、薄膜半導体装置４０は、図１の薄膜半導体装置１０に対して、トップゲート型ＴＦＴである点が異なる。なお、同図において、図１に示す構成要素と同じ構成要素については同じ符号を付している。
酸化物半導体層４４の上側に、ゲート電極２が形成されている。これにより、チャネル領域の大部分がゲート電極２に覆われている。このように、薄膜半導体装置４０は、トップゲート型ＴＦＴである。薄膜半導体装置４０は、トップゲート型構造にすることで、チャネル領域の大部分がゲート電極２によって覆われるため、酸化物半導体層４４の抵抗値の変化を抑制することができる。
薄膜半導体装置４０の構成にすることで、トップゲート型ＴＦＴであっても、酸化物半導体層３４への水素の侵入を抑制しつつ、加工性を向上させることができる。
＜＜実施の形態５＞＞
次に、本発明の実施の形態５に係る表示装置について説明する。本実施の形態は、上記の実施の形態１に係る薄膜半導体装置１０を表示装置に適用した例である。なお、本実施の形態では、有機ＥＬ表示装置への適用例について説明する。
図２４は、薄膜半導体装置１０を用いた有機ＥＬ表示装置５０の外観を例示する図である。
また、図２５は、有機ＥＬ表示装置５０の模式的な断面図である。有機ＥＬ表示装置５０は複数の画素を有するが、同図では、一画素分のみを示している。有機ＥＬ表示装置５０はアクティブマトリクス駆動型であり、薄膜半導体装置１０が駆動トランジスタとして用いられている。
有機ＥＬ表示装置５０は、薄膜半導体装置１０と、絶縁層５１と、下部電極５２と、隔壁層５３と、有機ＥＬ層５４と、上部電極５５（透明電極）と、パッシベーション層５６と、を備える。絶縁層５１にはコンタクトホール５１ａが設けられ、コンタクトホール５１ａに下部電極５２の下部が埋め込まれている。下部電極５２は、引き出し電極８を介して、ソース電極６ｓと電気的に接続されている。隔壁層５３には開口５３ａが設けられ、開口５３ａに有機ＥＬ層５４が埋め込まれている。有機ＥＬ層５４は、有機発光材料を含む発光層を含んで構成されている。有機ＥＬ層５４は、更に、電子輸送層や正孔輸送層等を含んで構成してもよい。上部電極５５は、有機ＥＬ層５４を覆うように、全部の画素に亘って形成されている。パッシベーション層５６は、上部電極５５を覆うように、全部の画素に亘って形成されている。絶縁層５１からパッシベーション層５６までの各層をまとめて有機ＥＬ素子５７と呼ぶ。
上記有機ＥＬ表示装置５０における一画素分の回路構成について、図２６を用いて説明する。同図は、実施の形態１に係る薄膜半導体装置１０を用いた有機ＥＬ表示装置の一画素分の回路構成を示す図である。ここでは、薄膜半導体装置１０を駆動トランジスタ６１と呼ぶ。有機ＥＬ素子５７のアノード及びカソードは、それぞれ図２５における下部電極５２及び上部電極５５に対応している。
一画素には、有機ＥＬ素子５７と、駆動トランジスタ６１と、スイッチングトランジスタ６２と、コンデンサ６３が存在する。駆動トランジスタ６１は、有機ＥＬ素子５７を駆動するトランジスタであり、また、スイッチングトランジスタ６２は、画素を選択するためのトランジスタである。
駆動トランジスタ６１において、ゲート電極６１Ｇがスイッチングトランジスタ６２のドレイン電極６２Ｄに接続され、ソース電極６１Ｓが有機ＥＬ素子５７のアノードに接続され、ドレイン電極６１Ｄが電源線６９に接続される。
また、スイッチングトランジスタ６２において、ゲート電極６２Ｇは選択線６７に接続され、ソース電極６２Ｓは信号線６８に接続され、ドレイン電極６２Ｄはコンデンサ６３及び駆動トランジスタ６１のゲート電極６１Ｇに接続されている。
この構成において、選択線６７にゲート信号が入力されて、スイッチングトランジスタ６２がオン状態になると、信号線６８を介して供給された映像信号電圧がコンデンサ６３に印加される。そして、コンデンサ６３に印加された映像信号電圧は、１フレーム期間を通じて保持される。この保持された映像信号電圧により、駆動トランジスタ６１のコンダクタンスがアナログ的に変化し、映像信号電圧に対応した駆動電流が、有機ＥＬ素子５７のアノードからカソードへと流れて有機ＥＬ素子５７が発光する。これにより、有機ＥＬ表示装置５０において、画像を表示することができる。
以上、実施の形態５に係る有機ＥＬ表示装置５０について説明したが、当該表示装置はこれに限定されない。薄膜半導体装置１０を駆動トランジスタのみならず、スイッチングトランジスタとして用いてもよい。また、実施の形態５は、液晶表示素子等、アクティブマトリクス基板が用いられる他の表示素子を備えた表示装置として利用することができ、このような表示装置はテレビジョンセット、パーソナルコンピュータ、携帯電話等の表示装置を有するあらゆる電子機器に適用することができる。
＜＜変形例＞＞
以上、本発明に係る薄膜半導体装置及びその製造方法等について、実施の形態に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。例えば、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
＜基板＞
上記実施の形態等では、基板としてガラス基板を用いた。しかしながら、これに限らず、例えば、プラスティック基板等を用いてもよい。また、基板が水素を通す材料で構成される場合には、基板と酸化物半導体層との間に水素保護膜を設ければよい。
なお、基板上に窒化シリコン等からなるアンダーコート層を形成する場合には、酸化物半導体層に水素が侵入することを防止するために、基板と酸化物半導体層との間に水素保護膜を設ければよい。
＜薄膜半導体装置＞
上記実施の形態等では、薄膜半導体装置の例として、薄膜トランジスタを挙げて説明した。しかしながら、これに限らず、本発明の薄膜半導体装置は、基板と酸化アルミニウムを含む膜との間に酸化半導体層が設けられ、酸化アルミニウムを含む膜に貫通孔が設けられる薄膜半導体装置であればよい。例えば、２つの電極に酸化物半導体層が挟まれた薄膜太陽電池等にも、本発明を利用することができる。
本発明に係る薄膜半導体装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話等の表示装置、又はその他薄膜半導体装置を有する様々な電気機器に広く利用することができる。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
５、１１ チャネル保護層
６ｓ ソース電極
６ｄ ドレイン電極
７、１２ 保護層
７ａ 第一保護層
７ｂ 第二保護層
７ｃ 第三保護層
８ 引き出し電極
１０、２０、３０、４０ 薄膜半導体装置
１１ａ 第一チャネル保護層
１１ｂ 第二チャネル保護層
１１ｃ 第三チャネル保護層
５０ 有機ＥＬ表示装置
５１ 絶縁層
５２ 下部電極
５３ 隔壁層
５４ 有機ＥＬ層
５５ 上部電極
５６ パッシベーション層
６１ 駆動トランジスタ
６２ スイッチングトランジスタ
６４ コンデンサ
６７ 信号線
６８ 選択線
６９ 電源線

Claims (11)

  1. 基板と、
    酸化アルミニウムを含む膜と、
    前記基板と前記酸化アルミニウムを含む膜との間に設けられた酸化物半導体層と、
    を備え、
    前記酸化アルミニウムを含む膜には、前記酸化物半導体層と電気的に接続される引き出し電極が埋め込まれた貫通孔が少なくとも１つ設けられ、
    前記酸化アルミニウムを含む膜の膜密度は２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である、
    薄膜半導体装置。
  2. 前記酸化アルミニウムを含む膜の膜密度は２．８５ｇ／ｃｍ3以上２．９５ｇ／ｃｍ3以下である、
    請求項１に記載の薄膜半導体装置。
  3. 前記酸化アルミニウムを含む膜に含まれる酸化アルミニウムＡｌＯｘにおいて、
    １．５＜ｘ＜２．０である、
    請求項１に記載の薄膜半導体装置。
  4. 前記酸化アルミニウムを含む膜に含まれる酸化アルミニウムＡｌＯｘにおいて、
    １．７９≦ｘ≦１．８５である、
    請求項３に記載の薄膜半導体装置。
  5. 前記酸化アルミニウムを含む膜を構成する酸化アルミニウムは、アモルファス構造である、
    請求項１に記載の薄膜半導体装置。
  6. 前記酸化アルミニウムを含む膜の屈折率は、１．５８以上１．６６以下である、
    請求項１に記載の薄膜半導体装置。
  7. 前記酸化アルミニウムを含む膜の膜厚は、３ｎｍ以上３０ｎｍ以下である、
    請求項１に記載の薄膜半導体装置。
  8. 前記酸化アルミニウムを含む膜は、単層構造である、
    請求項１に記載の薄膜半導体装置。
  9. 請求項１に記載の薄膜半導体装置における前記酸化アルミニウムを含む膜の上方に、前記引き出し電極と電気的に接続された下部電極、有機発光材料を含む発光層、及び上部電極を含む有機ＥＬ素子が設けられている、
    有機ＥＬ表示装置。
  10. 基板を準備する工程と、
    前記基板の上方に酸化物半導体層を形成する工程と、
    前記酸化物半導体層の上方に、酸化アルミニウムを含む膜を形成する工程と、
    前記酸化アルミニウムを含む膜に、少なくとも１つの貫通孔を形成する工程と、
    前記酸化アルミニウムを含む膜に設けられた貫通孔に、前記酸化物半導体層と電気的に接続される引き出し電極を埋め込む工程と、
    を含み、
    前記酸化アルミニウムを含む膜の膜密度は２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である、
    薄膜半導体装置の製造方法。
  11. 基板を準備する工程と、
    前記基板の上方に酸化物半導体層を形成する工程と、
    前記酸化物半導体層の上方に、酸化アルミニウムを含む膜を形成する工程と、
    前記酸化アルミニウムを含む膜に、少なくとも１つの貫通孔ホールを形成する工程と、
    前記酸化アルミニウムを含む膜に設けられた貫通孔に、前記酸化物半導体層と電気的に接続される引き出し電極を埋め込む工程と、
    前記酸化アルミニウムを含む膜の上方に、前記引き出し電極と電気的に接続された下部電極、有機発光材料を含む発光層、及び上部電極を含む有機ＥＬ素子を形成する工程と、
    を含み、
    前記酸化アルミニウムを含む膜の膜密度は２．８０ｇ／ｃｍ3以上３．２５ｇ／ｃｍ3以下である、
    有機ＥＬ表示装置の製造方法。
JP2015512289A 2013-04-19 2014-03-07 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法 Active JP6142331B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013088573 2013-04-19
JP2013088573 2013-04-19
PCT/JP2014/001303 WO2014171056A1 (ja) 2013-04-19 2014-03-07 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2014171056A1 true JPWO2014171056A1 (ja) 2017-02-16
JP6142331B2 JP6142331B2 (ja) 2017-06-07

Family

ID=51731023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015512289A Active JP6142331B2 (ja) 2013-04-19 2014-03-07 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法

Country Status (3)

Country Link
US (1) US9431468B2 (ja)
JP (1) JP6142331B2 (ja)
WO (1) WO2014171056A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9893088B2 (en) * 2013-05-29 2018-02-13 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP6082912B2 (ja) * 2013-10-03 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
WO2016006530A1 (ja) * 2014-07-11 2016-01-14 シャープ株式会社 半導体装置およびその製造方法、ならびに液晶表示装置
US10269832B2 (en) * 2014-10-10 2019-04-23 Joled Inc. Thin film transistor substrate, method for manufacturing thin film transistor substrate, and display panel
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP6985812B2 (ja) * 2016-05-04 2021-12-22 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP7078354B2 (ja) * 2016-05-04 2022-05-31 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US9881956B2 (en) 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
JP6725317B2 (ja) 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
JP7007080B2 (ja) 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
CN111052379A (zh) * 2017-09-29 2020-04-21 英特尔公司 带有后端晶体管的铁电电容器
DE112017007860T5 (de) * 2017-09-29 2020-04-30 Intel Corporation Ladungsfangschicht in dünnfilmtransistoren mit rückseitigem gate
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
JPWO2021019334A1 (ja) * 2019-07-26 2021-02-04
JP2020181985A (ja) * 2020-06-25 2020-11-05 株式会社ジャパンディスプレイ 表示装置
US20240057403A1 (en) * 2020-12-29 2024-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073703A (ja) * 2005-09-06 2007-03-22 Canon Inc 薄膜トランジスタ及び薄膜ダイオード
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
WO2011004717A1 (ja) * 2009-07-06 2011-01-13 シャープ株式会社 コンタクトホール形成方法
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2013020691A (ja) * 2011-06-16 2013-01-31 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
JP2013065840A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013065843A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5668917B2 (ja) 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
CN102959712A (zh) 2011-06-17 2013-03-06 松下电器产业株式会社 薄膜晶体管以及薄膜晶体管的制造方法
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8941113B2 (en) * 2012-03-30 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and manufacturing method of semiconductor element
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
WO2013183255A1 (ja) 2012-06-08 2013-12-12 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073703A (ja) * 2005-09-06 2007-03-22 Canon Inc 薄膜トランジスタ及び薄膜ダイオード
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
WO2011004717A1 (ja) * 2009-07-06 2011-01-13 シャープ株式会社 コンタクトホール形成方法
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2013020691A (ja) * 2011-06-16 2013-01-31 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
JP2013065840A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013065843A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
JP6142331B2 (ja) 2017-06-07
WO2014171056A1 (ja) 2014-10-23
US20150194475A1 (en) 2015-07-09
US9431468B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
JP6142331B2 (ja) 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
KR102435087B1 (ko) 반도체 장치
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
KR102518392B1 (ko) 박막트랜지스터 어레이 기판
TW201145520A (en) Thin film transistor, display device, and electronic unit
WO2014034874A1 (ja) 薄膜トランジスタおよび表示装置
JP2014007381A (ja) 半導体装置及びその作製方法
JP2011129926A (ja) 薄膜トランジスタ及びその製造方法
JP2020174174A (ja) 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法
JP5507133B2 (ja) ボトムゲート構造の薄膜トランジスタの製造方法
TW201123441A (en) Organic light-emitting display and method of manufacturing the same
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法
WO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
JP6331052B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
KR20190060260A (ko) 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20190053338A (ko) 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JPWO2015194176A1 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP2016058554A (ja) 薄膜トランジスタ
JP2015065282A (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170407

R150 Certificate of patent or registration of utility model

Ref document number: 6142331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113