TW202324674A - 逆變器 - Google Patents

逆變器 Download PDF

Info

Publication number
TW202324674A
TW202324674A TW111120041A TW111120041A TW202324674A TW 202324674 A TW202324674 A TW 202324674A TW 111120041 A TW111120041 A TW 111120041A TW 111120041 A TW111120041 A TW 111120041A TW 202324674 A TW202324674 A TW 202324674A
Authority
TW
Taiwan
Prior art keywords
metal oxide
region
source
drain
oxide layer
Prior art date
Application number
TW111120041A
Other languages
English (en)
Other versions
TWI793027B (zh
Inventor
江家維
范揚順
黃震鑠
陳衍豪
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to CN202210864280.5A priority Critical patent/CN115148748A/zh
Application granted granted Critical
Publication of TWI793027B publication Critical patent/TWI793027B/zh
Publication of TW202324674A publication Critical patent/TW202324674A/zh

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Confectionery (AREA)
  • Glass Compositions (AREA)
  • External Artificial Organs (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種逆變器,包括基板、第一薄膜電晶體以及第二薄膜電晶體。第一薄膜電晶體包括第一閘極、第一半導體結構、第一源極以及第一汲極。第一半導體結構包括第一源極區、第一汲極區以及第一通道區。第一源極區的厚度大於第一通道區的厚度以及第一汲極區的厚度。第二薄膜電晶體包括第二閘極、第二半導體結構、第二源極以及第二汲極。第二半導體結構包括第二源極區、第二汲極區以及第二通道區。第二通道區的厚度大於第二源極區的厚度以及第二汲極區的厚度。第二汲極電性連接第一源極。

Description

逆變器
本發明是有關於一種逆變器。
逆變器是一種能夠把直流電轉變為交流電的裝置。常見的逆變器包括N型逆變器以及P型逆變器,其中N型逆變器包括N型電晶體,而P型逆變器則包括P型電晶體。
目前,矽半導體材料常被用於製作電源裝置中使用的電晶體。在逆變器的一些應用中,通常會包括一個或多個NMOS電晶體或PMOS電晶體。金屬氧化物半導體材料(例如銦鎵鋅氧化物)具有容易大面積製造與製程溫度低的優點,因此,近幾年許多廠商致力於以金屬氧化物半導體材料取代矽半導體材料作為電晶體的通道。然而,要如何將金屬氧化物半導體材料應用於逆變器中仍然是許多廠商致力於發展的課題。
本發明提供一種逆變器,具有面積小的優點。
本發明的至少一實施例提供一種逆變器。逆變器包括基板、第一薄膜電晶體以及第二薄膜電晶體。第一薄膜電晶體以及第二薄膜電晶體位於基板之上。第一薄膜電晶體包括第一閘極、第一半導體結構、第一源極以及第一汲極。第一半導體結構包括第一源極區、第一汲極區以及位於第一源極區與第一汲極區之間的第一通道區。第一閘極重疊於第一通道區。第一源極區的厚度大於第一通道區的厚度以及第一汲極區的厚度。第一源極電性連接第一源極區。第一汲極電性連接第一汲極區以及第一閘極。第二薄膜電晶體包括第二閘極、第二半導體結構、第二源極以及第二汲極。第二半導體結構包括第二源極區、第二汲極區以及位於第二源極區與第二汲極區之間的第二通道區。第二閘極重疊於第二通道區。第二通道區的厚度大於第二源極區的厚度以及第二汲極區的厚度。第二源極電性連接第二源極區。第二汲極電性連接第二汲極區以及第一源極。
本發明的至少一實施例提供一種逆變器。逆變器包括基板、第一薄膜電晶體以及第二薄膜電晶體。第一薄膜電晶體以及第二薄膜電晶體位於基板之上。第一薄膜電晶體包括第一閘極、第一半導體結構、第一源極以及第一汲極。第一半導體結構包括第一源極區、第一汲極區以及位於第一源極區與第一汲極區之間的第一通道區。第一閘極重疊於第一通道區。第一通道區的厚度大於第一源極區的厚度以及第一汲極區的厚度。第一源極電性連接第一源極區以及第一閘極。第一汲極電性連接第一汲極區。第二薄膜電晶體包括第二閘極、第二半導體結構、第二源極以及第二汲極。第二半導體結構包括第二源極區、第二汲極區以及位於第二源極區與第二汲極區之間的第二通道區。第二閘極重疊於第二通道區,且第二源極區的厚度大於第二通道區的厚度以及第二汲極區的厚度。第二源極電性連接第二源極區。第二汲極電性連接第二汲極區以及第一源極。
圖1是依照本發明的一實施例的一種逆變器的剖面示意圖。
請參考圖1,逆變器10A包括基板100、第一薄膜電晶體TL及第二薄膜電晶體TS。
基板100之材質可為玻璃、石英、有機聚合物或是不透光/反射材料(例如:導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。若使用導電材料或金屬時,則在基板100上覆蓋一層絕緣層(未繪示),以避免短路問題。在一些實施例中,基板100為軟性基板,且基板100的材料例如為聚乙烯對苯二甲酸酯(polyethylene terephthalate, PET)、聚二甲酸乙二醇酯(polyethylene naphthalate, PEN)、聚酯(polyester, PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate, PMMA)、聚碳酸酯(polycarbonate, PC)、聚醯亞胺(polyimide, PI)或金屬軟板(Metal Foil)或其他可撓性材質。
緩衝層110位於基板100上,緩衝層110為單層或多層結構,且緩衝層110的材料可以包括氧化矽、氮氧化矽或其他合適的材料或上述材料的堆疊層。
第一薄膜電晶體TL以及第二薄膜電晶體TS位於基板100之上。在本實施例中,第一薄膜電晶體TL以及第二薄膜電晶體TS位於緩衝層110上。
第一薄膜電晶體TL包括第一閘極G1、第一半導體結構SM1、第一源極S1以及第一汲極D1。第二薄膜電晶體TS包括第二閘極G2、第二半導體結構SM2、第二源極S2以及第二汲極D2。
第一半導體結構SM1位於緩衝層110上。第一半導體結構SM1包括第一源極區sr1、第一汲極區dr1以及位於第一源極區sr1與第一汲極區dr1之間的第一通道區ch1。第一源極區sr1的厚度(例如為厚度t2加上厚度t1)大於第一通道區ch1的厚度(例如為厚度t1)以及第一汲極區dr1的厚度(例如為厚度t1)。
第一半導體結構SM1包括第一金屬氧化物層OS1A以及第一金屬氧化物圖案OS2A的堆疊。第一金屬氧化物層OS1A設置於第一源極區sr1、第一汲極區dr1以及第一通道區ch1中。第一金屬氧化物圖案OS2A設置於第一源極區sr1中。第一金屬氧化物圖案OS2A未延伸至第一汲極區dr1以及第一通道區ch1。在本實施例中,第一金屬氧化物層OS1A包覆第一金屬氧化物圖案OS2A的側壁與頂面,且第一金屬氧化物圖案OS2A位於第一金屬氧化物層OS1A與基板100之間。
第二半導體結構SM2包括第二源極區sr2、第二汲極區dr2以及位於第二源極區sr2與第二汲極區dr2之間的第二通道區ch2。第二通道區ch2的厚度(例如為厚度t2加上厚度t1)大於第二源極區sr2的厚度(例如為厚度t1)以及第二汲極區dr2的厚度(例如為厚度t1)。
第二半導體結構SM2包括第二金屬氧化物層OS1B以及第二金屬氧化物圖案OS2B的堆疊。第二金屬氧化物層OS1B設置於第二源極區sr2、第二汲極區dr2以及第二通道區ch2中。第二金屬氧化物圖案OS2B設置於第二通道區ch2中。第二金屬氧化物圖案OS2B未延伸至第二源極區sr2以及第二汲極區dr2。在本實施例中,第二金屬氧化物層OS1B包覆第二金屬氧化物圖案OS2B的側壁與頂面,且第二金屬氧化物圖案OS2B位於第二金屬氧化物層OS1B與基板100之間。
在一些實施例中,第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B屬於相同膜層。換句話說,第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B是於同一次圖案化製程中所定義出來的。第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B包括相同的厚度與相同的材料。在一些實施例中,第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B的厚度t2為5奈米至25奈米。在一些實施例中,第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B的材料包括銦鎢鋅氧化物、銦鎵鋅氧化物或其他金屬氧化物。在一些實施例中,第一金屬氧化物圖案OS2A經摻雜而具有低於第二金屬氧化物圖案OS2B的電阻率。
在一些實施例中,第一金屬氧化物層OS1A與第二金屬氧化物層OS1B屬於相同膜層。換句話說,第一金屬氧化物層OS1A與第二金屬氧化物層OS1B是於同一次圖案化製程中所定義出來的。第一金屬氧化物層OS1A與第二金屬氧化物層OS1B包括相同的厚度與相同的材料。在一些實施例中,第一金屬氧化物層OS1A與第二金屬氧化物層OS1B的厚度t1為15奈米至25奈米。在一些實施例中,第一金屬氧化物層OS1A與第二金屬氧化物層OS1B的材料包括銦鎵鋅氧化物或其他金屬氧化物。在一些實施例中,在第一金屬氧化物層OS1A中,第一汲極區dr1以及第一源極區dr1經摻雜而具有低於第一通道區ch1的電阻率。類似地,在第二金屬氧化物層OS1B中,第二汲極區dr2以及第二源極區dr2經摻雜而具有低於第二通道區ch2的電阻率。另外,在第二通道區ch2中,第二金屬氧化物圖案OS2B的載子遷移率大於或等於第二金屬氧化物層OS1B的載子遷移率。
基於上述,藉由於第二通道區ch2中設置第二金屬氧化物圖案OS2B,可以降低第二薄膜電晶體TS的等效阻值R S,因此,不需要增加第一薄膜電晶體TL的第一通道區ch1的長度就可以提升第一薄膜電晶體TL的等效阻值R L與第二薄膜電晶體TS的等效阻值R S的比值(R L/R S),使逆變器10A具有面積小的優點。
閘介電層120位於第一半導體結構SM1與第二半導體結構SM2之上。在本實施例中,閘介電層120直接形成於第一半導體結構SM1與第二半導體結構SM2上。在一些實施例中,閘介電層120的材料包括氧化矽、氮氧化矽、氧化鉿或其他合適的材料或上述材料的堆疊層。
第一閘極G1與第二閘極G2位於閘介電層120之上。在本實施例中,第一閘極G1與第二閘極G2直接形成於閘介電層120上。第一閘極G1在基板100的上表面的法線方向ND上重疊於第一通道區ch1。第二閘極G2在基板100的上表面的法線方向ND上重疊於第二通道區ch2。在一些實施例中,第一金屬氧化物圖案OS2A的側壁與第一閘極G1的側壁之間的水平距離HD1小於300奈米,且第二金屬氧化物圖案OS2B的側壁與第二閘極G2的側壁之間的水平距離HD2小於300奈米。
在一些實施例中,第一閘極G1與第二閘極G2的材料可包括金屬,例如鉻(Cr)、金(Au)、銀(Ag)、銅(Cu)、錫(Sn)、鉛(Pb)、鉿(Hf)、鎢(W)、鉬(Mo)、釹(Nd)、鈦(Ti)、鉭(Ta)、鋁(Al)、鋅(Zn)或上述金屬的任意組合之合金或上述金屬及/或合金之疊層,但本發明不以此為限。第一閘極G1與第二閘極G2也可以使用其他導電材料,例如:金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層或是其他具有導電性質之材料。
層間介電層130位於第一閘極G1、第二閘極G2以及閘介電層120之上。在一些實施例中,層間介電層130的材料包括氮化矽、氧化矽、氮氧化矽、氧化鉿或其他合適的材料或上述材料的堆疊層。
層間介電層130具有第一接觸孔V1、第二接觸孔V2、第三接觸孔V3、第四接觸孔V4、第五接觸孔V5以及第六接觸孔V6。在本實施例中,第一接觸孔V1、第三接觸孔V3、第四接觸孔V4以及第六接觸孔V6貫穿層間介電層130以及閘介電層120,而第二接觸孔V2以及第五接觸孔V5貫穿層間介電層130。
第一源極S1、第一汲極D1、第二源極S2、第二汲極D2以及訊號線L位於層間介電層130上。第一汲極D1填入第一接觸孔V1以電性連接第一汲極區dr1,且第一汲極D1填入第二接觸孔V2以電性連接該第一閘極G1。第一源極S1填入第三接觸孔V3以電性連接第一源極區sr1。第二汲極D2填入第四接觸孔V4以電性連接第二汲極區dr2,且第二汲極D2電性連接第一源極S1。訊號線L填入第五接觸孔V5以電性連接第二閘極G2。第二源極S2填入第六接觸孔V6以電性連接第二源極區sr2。
在本實施例中,由於第一金屬氧化物圖案OS2A的設置,第一源極區sr1具有較低的電阻率,藉此減少第一源極S1與第一源極區sr1之間的阻抗。另外,藉由於第一源極區sr1中設置第一金屬氧化物圖案OS2A,第一源極區sr1的厚度大於第一通道區ch1的厚度,可以分散第一通道區ch1與第一源極S1之間的電場,藉此降低第一源極S1與第一金屬氧化物圖案OS2A之接觸阻抗。此外,藉由於第二通道區ch2中設置第二金屬氧化物圖案OS2B,第二通道區ch1的厚度大於第二汲極區dr2的厚度,可以分散第二汲極D2與第二通道區ch2之間的電場,藉此減少熱載子效應。
圖2A至圖2D是圖1的逆變器的製造方法的剖面示意圖。
請參考圖2A,形成第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B於基板100之上。在一些實施例中,形成第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B的方法包括微影蝕刻製程。第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B屬於相同膜層,且第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B包括相同的材料與相同的厚度。
請參考圖2B,形成第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’於第一金屬氧化物圖案OS2A’、第二金屬氧化物圖案OS2B以及基板100之上,其中第一金屬氧化物層OS1A’覆蓋第一金屬氧化物圖案OS2A’,且第二金屬氧化物層OS1B’覆蓋第二金屬氧化物圖案OS2B。在一些實施例中,形成第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’的方法包括微影蝕刻製程。
舉例來說,形成毯覆於第一金屬氧化物圖案OS2A’、第二金屬氧化物圖案OS2B以及緩衝層110上的金屬氧化物材料層(未繪出);於金屬氧化物材料層表面形成圖案化的光阻(未繪出);以圖案化的光阻為遮罩蝕刻金屬氧化物材料層,以形成第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’;移除圖案化的光阻。第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’屬於相同膜層,且第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’包括相同的材料與相同的厚度。
在本實施例中,由於第一金屬氧化物層OS1A’覆蓋第一金屬氧化物圖案OS2A’,且第二金屬氧化物層OS1B’覆蓋第二金屬氧化物圖案OS2B,蝕刻金屬氧化物材料層時所用之蝕刻液不會對第一金屬氧化物圖案OS2A’以及第二金屬氧化物圖案OS2B的表面造成損傷,藉此提升半導體結構的良率。
請參考圖2B與2C,形成閘介電層120於第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’上。形成第一閘極G1與第二閘極G2於閘介電層120上。以第一閘極G1與第二閘極G2為罩幕,執行摻雜製程P,以形成包括第一源極區sr1、第一汲極區dr1以及第一通道區ch1的第一半導體結構SM1以及包括第二源極區sr2、第二汲極區dr2以及第二通道區ch2的第二半導體結構SM2。在本實施例中,由於第一金屬氧化物圖案OS2A未被閘極遮蔽,第一金屬氧化物圖案OS2A經摻雜而具有低於第二金屬氧化物圖案OS2B的電阻率。在一些實施例中,摻雜製程P例如為氫電漿摻雜或其他合適的製程。
請參考圖2D,形成層間介電層130於第一閘極G1、第二閘極G2以及閘介電層120之上。於層間介電層130中形成第一接觸孔V1至第六接觸孔V6。
最後請回到圖1,形成第一源極S1、第一汲極D1、第二源極S2、第二汲極D2以及訊號線L位於層間介電層130上。在本實施例中,第一源極S1以及第一汲極D1連接至第一金屬氧化物層OS1A,而第二源極S2以及第二汲極D2連接至第二金屬氧化物層OS1B。至此,逆變器10A大致完成。
圖3是依照本發明的一實施例的一種逆變器的剖面示意圖。在此必須說明的是,圖3的實施例沿用圖1的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖3的逆變器10B與圖1的半導體裝置10A的主要差異在於:逆變器10B的第一金屬氧化物層OS1A位於第一金屬氧化物圖案OS2A與基板100之間,且第二金屬氧化物層OS1B位於第二金屬氧化物圖案OS2B與基板100之間。
圖4A至圖4D是圖3的逆變器的製造方法的剖面示意圖。
請參考圖4A,形成第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’於基板100之上。在一些實施例中,形成第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’的方法包括微影蝕刻製程。第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’屬於相同膜層,且第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’包括相同的材料與相同的厚度。
請參考圖2B,形成第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B於第一金屬氧化物層OS1A’與第二金屬氧化物層OS1B’之上,其中第一金屬氧化物圖案OS2A’暴露出第一金屬氧化物層OS1A’的部分上表面,且第二金屬氧化物圖案OS2B暴露出第二金屬氧化物層OS1B’的部分上表面。在一些實施例中,形成第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B的方法包括微影蝕刻製程。
舉例來說,形成毯覆於第一金屬氧化物層OS1A’、第二金屬氧化物層OS1B’以及緩衝層110上的金屬氧化物材料層(未繪出);於金屬氧化物材料層表面形成圖案化的光阻(未繪出);以圖案化的光阻為遮罩蝕刻金屬氧化物材料層,以形成第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B;移除圖案化的光阻。第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B屬於相同膜層,且第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B包括相同的材料與相同的厚度。
請參考圖4B與4C,形成閘介電層120於第一金屬氧化物層OS1A’、第二金屬氧化物層OS1B’、第一金屬氧化物圖案OS2A’與第二金屬氧化物圖案OS2B上。形成第一閘極G1與第二閘極G2於閘介電層120上。以第一閘極G1與第二閘極G2為罩幕,執行摻雜製程P,以形成包括第一源極區sr1、第一汲極區dr1以及第一通道區ch1的第一半導體結構SM1以及包括第二源極區sr2、第二汲極區dr2以及第二通道區ch2的第二半導體結構SM2。在本實施例中,由於第一金屬氧化物圖案OS2A未被閘極遮蔽,第一金屬氧化物圖案OS2A經摻雜而具有低於第二金屬氧化物圖案OS2B的電阻率。在一些實施例中,摻雜製程P例如為氫電漿摻雜或其他合適的製程。
請參考圖4D,形成層間介電層130於第一閘極G1、第二閘極G2以及閘介電層120之上。於層間介電層130中形成第一接觸孔V1至第六接觸孔V6。
最後請回到圖3,形成第一源極S1、第一汲極D1、第二源極S2、第二汲極D2以及訊號線L位於層間介電層130上。在本實施例中,第一源極S1連接至第一金屬氧化物圖案OS2A,第一汲極D1連接至第一金屬氧化物層OS1A,且第二源極S2以及第二汲極D2連接至第二金屬氧化物層OS1B。至此,逆變器10B大致完成。
圖5是依照本發明的一實施例的一種逆變器的剖面示意圖。在此必須說明的是,圖5的實施例沿用圖1的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖5的逆變器10C與圖1的半導體裝置10A的主要差異在於:在逆變器10C中,第一通道區ch1的厚度(例如為厚度t2加上厚度t1)大於第一源極區sr1的厚度(例如為厚度t1)以及第一汲極區dr1的厚度(例如為厚度t1),第二源極區sr2的厚度(例如為厚度t2加上厚度t1)大於第二通道區ch2的厚度(例如為厚度t1)以及第二汲極區dr2的厚度(例如為厚度t1),且第一源極S1電性連接第一閘極G1。
請參考圖5,第一半導體結構SM1包括第一金屬氧化物層OS1A以及第一金屬氧化物圖案OS2A的堆疊。第一金屬氧化物層OS1A設置於第一源極區sr1、第一汲極區dr1以及第一通道區ch1中。第一金屬氧化物圖案OS2A設置於第一通道區ch1中。第一金屬氧化物圖案OS2A未延伸至第一汲極區dr1以及第一源極區sr1。在本實施例中,第一金屬氧化物層OS1A包覆第一金屬氧化物圖案OS2A的側壁與頂面,且第一金屬氧化物圖案OS2A位於第一金屬氧化物層OS1A與基板100之間。
第二半導體結構SM2包括第二金屬氧化物層OS1B以及第二金屬氧化物圖案OS2B的堆疊。第二金屬氧化物層OS1B設置於第二源極區sr2、第二汲極區dr2以及第二通道區ch2中。第二金屬氧化物圖案OS2B設置於第二源極區sr2中。第二金屬氧化物圖案OS2B未延伸至第二汲極區dr2以及第二通道區ch2。在本實施例中,第二金屬氧化物層OS1B包覆第二金屬氧化物圖案OS2B的側壁與頂面,且第二金屬氧化物圖案OS2B位於第二金屬氧化物層OS1B與基板100之間。
在一些實施例中,第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B屬於相同膜層。換句話說,第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B是於同一次圖案化製程中所定義出來的。第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B包括相同的厚度與相同的材料。在一些實施例中,第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B的厚度t2為5奈米至25奈米。在一些實施例中,第一金屬氧化物圖案OS2A與第二金屬氧化物圖案OS2B的材料包括銦鎢鋅氧化物、銦鎵鋅氧化物或其他金屬氧化物。在一些實施例中,第二金屬氧化物圖案OS2B經摻雜而具有低於第一金屬氧化物圖案OS2A的電阻率。
在一些實施例中,第一金屬氧化物層OS1A與第二金屬氧化物層OS1B屬於相同膜層。換句話說,第一金屬氧化物層OS1A與第二金屬氧化物層OS1B是於同一次圖案化製程中所定義出來的。第一金屬氧化物層OS1A與第二金屬氧化物層OS1B包括相同的厚度與相同的材料。在一些實施例中,第一金屬氧化物層OS1A與第二金屬氧化物層OS1B的厚度t1為15奈米至25奈米。在一些實施例中,第一金屬氧化物層OS1A與第二金屬氧化物層OS1B的材料包括銦鎵鋅氧化物或其他金屬氧化物。在一些實施例中,在第一金屬氧化物層OS1A中,第一汲極區dr1以及第一源極區dr1經摻雜而具有低於第一通道區ch1的電阻率。類似地,在第二金屬氧化物層OS1B中,第二汲極區dr2以及第二源極區dr2經摻雜而具有低於第二通道區ch2的電阻率。另外,在第一通道區ch1中,第一金屬氧化物圖案OS2A的載子遷移率大於或等於第一金屬氧化物層OS1A的載子遷移率。
在一些實施例中,第一金屬氧化物圖案OS2A的側壁與第一閘極G1的側壁之間的水平距離HD1小於300奈米,且第二金屬氧化物圖案OS2B的側壁與第二閘極G2的一側壁之間的水平距離HD2小於300奈米。
基於上述,藉由於第一通道區ch1中設置第一金屬氧化物圖案OS2A,可以降低第一薄膜電晶體TL的等效阻值R L,因此,不需要增加第二薄膜電晶體TS的第二通道區ch2的長度就可以減少第一薄膜電晶體TL的等效阻值R L與第二薄膜電晶體TS的等效阻值R S的比值(R L/R S),使逆變器10C具有面積小的優點。
此外,由於第二金屬氧化物圖案OS2B的設置,第二源極區sr2具有較低的電阻率,藉此減少第二源極S2與第二源極區sr2之間的阻抗。另外,藉由於第二源極區sr2中設置第二金屬氧化物圖案OS2B,第二源極區sr2的厚度大於第二通道區ch2的厚度,可以分散第二通道區ch2與第二源極S2之間的電場,藉此降低第二源極S2與第二金屬氧化物圖案OS2B之接觸阻抗。此外,藉由於第一通道區ch1中設置第一金屬氧化物圖案OS2A,第一通道區ch1的厚度大於第一汲極區dr1的厚度,可以分散第一汲極D1與第一通道區ch1之間的電場,藉此減少熱載子效應。
圖6是依照本發明的一實施例的一種逆變器的剖面示意圖。在此必須說明的是,圖6的實施例沿用圖5的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖6的逆變器10D與圖5的半導體裝置10C的主要差異在於:逆變器10D的第一金屬氧化物層OS1A位於第一金屬氧化物圖案OS2A與基板100之間,且第二金屬氧化物層OS1B位於第二金屬氧化物圖案OS2B與基板100之間。
圖7A是依照本發明的一實施例的一種逆變器的電路示意圖。圖7B是圖7A的逆變器的輸出電壓與輸入電壓的示意圖。
圖7A的逆變器的具體結構可以參考圖1的逆變器10A以及圖3的逆變器10B,於此不再贅述。
第一薄膜電晶體TL2的第一汲極D1電性連接至電壓V DD。第一薄膜電晶體TL2的第一閘極G1與第一源極S1電性連接至第二薄膜電晶體TS的第二汲極D2,且第一源極S1、第一閘極G1以及第二汲極D2連接至輸出電壓V out。輸入電壓V in透過訊號線L連接至第二薄膜電晶體TS的第二閘極G2。第二薄膜電晶體TS的第二源極S2連接至接地電壓GND。
在本實施例中,第一薄膜電晶體TL與第二薄膜電晶體TS皆為增強型電晶體。第一薄膜電晶體TL的等效阻值R L不同於第二薄膜電晶體TS的等效阻值R S,等效阻值R L與等效阻值R S的比值(R L/R S)會影響逆變器的特性。當R L/R S高時,逆變器適用於處理數位訊號(Digital signal);當R L/R S低時,逆變器適用於處理類比訊號(Analog signal)。
在本實施例中,藉由於第二通道區ch2中設置第二金屬氧化物圖案OS2B(請參考圖1與圖3),可以降低第二薄膜電晶體TS的等效阻值R S,進而改變R L/R S。換句話說,不需要調整第一通道區ch1的長度與寬度或第二通道區ch2的長度與寬度,就可以改變的R L/R S,藉此調整逆變器的特性。
圖8A是依照本發明的一實施例的一種逆變器的電路示意圖。圖8B是圖8A的逆變器的輸出電壓與輸入電壓的示意圖。
圖8A的逆變器的具體結構可以參考圖5的逆變器10C以及圖6的逆變器10D,於此不再贅述。
第一薄膜電晶體TL2的第一汲極D1電性連接至電壓V DD。第一薄膜電晶體TL2的第一閘極G1與第一源極S1電性連接至第二薄膜電晶體TS的第二汲極D2,且第一源極S1、第一閘極G1以及第二汲極D2連接至輸出電壓V out。輸入電壓V in透過訊號線L連接至第二薄膜電晶體TS的第二閘極G2。第二薄膜電晶體TS的第二源極S2連接至接地電壓GND。
在本實施例中,第一薄膜電晶體TL為耗盡型電晶體,而第二薄膜電晶體TS為增強型電晶體。第一薄膜電晶體TL的等效阻值R L不同於第二薄膜電晶體TS的等效阻值R S,等效阻值R L與等效阻值R S的比值(R L/R S)會影響逆變器的特性。當R L/R S高時,逆變器適用於處理數位訊號,當R L/R S低時,逆變器適用於處理類比訊號。
在本實施例中,藉由於第一通道區ch1中設置第一金屬氧化物圖案OS2A(請參考圖5與圖6),可以降低第一薄膜電晶體TL的等效阻值R L,進而改變R L/R S。換句話說,不需要調整第一通道區ch1的長度與寬度或第二通道區ch2的長度與寬度,就可以改變R L/R S,藉此調整逆變器的特性。
10A, 10B, 10C, 10D:逆變器 100:基板 110:緩衝層 120:閘介電層 130:層間介電層 TL:第一薄膜電晶體 TS:第二薄膜電晶體 ch1:第一通道區 ch2:第二通道區 D1第一汲極 D2第二汲極 dr1:第一汲極區 dr2:第二汲極區 G1:第一閘極 G2:第二閘極 HD1, HD2:水平距離 L:訊號線 ND:法線方向 OS1A, OS1A’:第一金屬氧化物層 OS1B, OS1B’:第二金屬氧化物層 OS2A, OS2A’:第一金屬氧化物圖案 OS2B:第二金屬氧化物圖案 R L, R S:等效阻值 S1:第一源極 S2:第二源極 SM1:第一半導體結構 SM2:第二半導體結構 sr1:第一源極區 sr2:第二源極區 t1, t2:厚度 V1:第一接觸孔 V2:第二接觸孔 V3:第三接觸孔 V4:第四接觸孔 V5:第五接觸孔 V6:第六接觸孔 V DD:電壓 V in:輸入電壓 V out:輸出電壓 GND:接地電壓
圖1是依照本發明的一實施例的一種逆變器的剖面示意圖。 圖2A至圖2D是圖1的逆變器的製造方法的剖面示意圖。 圖3是依照本發明的一實施例的一種逆變器的剖面示意圖。 圖4A至圖4D是圖3的逆變器的製造方法的剖面示意圖。 圖5是依照本發明的一實施例的一種逆變器的剖面示意圖。 圖6是依照本發明的一實施例的一種逆變器的剖面示意圖。 圖7A是依照本發明的一實施例的一種逆變器的電路示意圖。 圖7B是圖7A的逆變器的輸出電壓與輸入電壓的示意圖。 圖8A是依照本發明的一實施例的一種逆變器的電路示意圖。 圖8B是圖8A的逆變器的輸出電壓與輸入電壓的示意圖。
10A:逆變器
100:基板
110:緩衝層
120:閘介電層
130:層間介電層
TL:第一薄膜電晶體
TS:第二薄膜電晶體
ch1:第一通道區
ch2:第二通道區
D1第一汲極
D2第二汲極
dr1:第一汲極區
dr2:第二汲極區
G1:第一閘極
G2:第二閘極
HD1,HD2:水平距離
L:訊號線
ND:法線方向
OS1A:第一金屬氧化物層
OS1B:第二金屬氧化物層
OS2A:第一金屬氧化物圖案
OS2B:第二金屬氧化物圖案
S1:第一源極
S2:第二源極
SM1:第一半導體結構
SM2:第二半導體結構
sr1:第一源極區
sr2:第二源極區
t1,t2:厚度
V1:第一接觸孔
V2:第二接觸孔
V3:第三接觸孔
V4:第四接觸孔
V5:第五接觸孔
V6:第六接觸孔

Claims (16)

  1. 一種逆變器,包括: 一基板; 一第一薄膜電晶體,位於該基板之上,且包括: 一第一閘極; 一第一半導體結構,包括一第一源極區、一第一汲極區以及位於該第一源極區與該第一汲極區之間的一第一通道區,其中該第一閘極重疊於該第一通道區,且該第一源極區的厚度大於該第一通道區的厚度以及該第一汲極區的厚度; 一第一源極,電性連接該第一源極區;以及 一第一汲極,電性連接該第一汲極區以及該第一閘極;以及 一第二薄膜電晶體,位於該基板之上,且包括: 一第二閘極; 一第二半導體結構,包括一第二源極區、一第二汲極區以及位於該第二源極區與該第二汲極區之間的一第二通道區,其中該第二閘極重疊於該第二通道區,且該第二通道區的厚度大於該第二源極區的厚度以及該第二汲極區的厚度; 一第二源極,電性連接該第二源極區;以及 一第二汲極,電性連接該第二汲極區以及該第一源極。
  2. 如請求項1所述的逆變器,其中該第一半導體結構包括一第一金屬氧化物層以及一第一金屬氧化物圖案的堆疊,其中該第一金屬氧化物層設置於該第一源極區、該第一汲極區以及該第一通道區中,且該第一金屬氧化物圖案設置於該第一源極區中。
  3. 如請求項2所述的逆變器,其中該第二半導體結構包括一第二金屬氧化物層以及一第二金屬氧化物圖案的堆疊,其中該第二金屬氧化物層設置於該第二源極區、該第二汲極區以及該第二通道區中,且該第二金屬氧化物圖案設置於該第二通道區中。
  4. 如請求項3所述的逆變器,其中在該第二通道區中,該第二金屬氧化物圖案的載子遷移率大於或等於該第二金屬氧化物層的載子遷移率。
  5. 如請求項3所述的逆變器,其中該第一金屬氧化物層以及該第二金屬氧化物層的厚度為15奈米至25奈米,且該第一金屬氧化物圖案與該第二金屬氧化物圖案的厚度為5奈米至25奈米。
  6. 如請求項3所述的逆變器,其中該第一金屬氧化物圖案的一側壁與該第一閘極的一側壁之間的水平距離小於300奈米,且該第二金屬氧化物圖案的一側壁與該第二閘極的一側壁之間的水平距離小於300奈米。
  7. 如請求項3所述的逆變器,其中該第一金屬氧化物層包覆該第一金屬氧化物圖案的側壁與頂面,且該第二金屬氧化物層包覆該第二金屬氧化物圖案的側壁與頂面。
  8. 如請求項3所述的逆變器,其中該第一金屬氧化物層位於該第一金屬氧化物圖案與該基板之間,且該第二金屬氧化物層位於該第二金屬氧化物圖案與該基板之間。
  9. 一種逆變器,包括: 一基板; 一第一薄膜電晶體,位於該基板之上,且包括: 一第一閘極; 一第一半導體結構,包括一第一源極區、一第一汲極區以及位於該第一源極區與該第一汲極區之間的一第一通道區,其中該第一閘極重疊於該第一通道區,且該第一通道區的厚度大於該第一源極區的厚度以及該第一汲極區的厚度; 一第一源極,電性連接該第一源極區以及該第一閘極;以及 一第一汲極,電性連接該第一汲極區;以及 一第二薄膜電晶體,位於該基板之上,且包括: 一第二閘極; 一第二半導體結構,包括一第二源極區、一第二汲極區以及位於該第二源極區與該第二汲極區之間的一第二通道區,其中該第二閘極重疊於該第二通道區,且該第二源極區的厚度大於該第二通道區的厚度以及該第二汲極區的厚度; 一第二源極,電性連接該第二源極區;以及 一第二汲極,電性連接該第二汲極區以及該第一源極。
  10. 如請求項9所述的逆變器,其中該第一半導體結構包括一第一金屬氧化物層以及一第一金屬氧化物圖案的堆疊,其中該第一金屬氧化物層設置於該第一源極區、該第一汲極區以及該第一通道區中,且該第一金屬氧化物圖案設置於該第一通道區中。
  11. 如請求項10所述的逆變器,其中該第二半導體結構包括一第二金屬氧化物層以及一第二金屬氧化物圖案的堆疊,其中該第二金屬氧化物層設置於該第二源極區、該第二汲極區以及該第二通道區中,且該第二金屬氧化物圖案設置於該第二源極區中。
  12. 如請求項11所述的逆變器,其中在該第一通道區中,該第一金屬氧化物圖案的載子遷移率大於或等於該第一金屬氧化物層的載子遷移率。
  13. 如請求項11所述的逆變器,其中該第一金屬氧化物層以及該第二金屬氧化物層的厚度為15奈米至25奈米,且該第一金屬氧化物圖案與該第二金屬氧化物圖案的厚度為5奈米至25奈米。
  14. 如請求項11所述的逆變器,其中該第一金屬氧化物圖案的一側壁與該第一閘極的一側壁之間的水平距離小於300奈米,且該第二金屬氧化物圖案的一側壁與該第二閘極的一側壁之間的水平距離小於300奈米。
  15. 如請求項11所述的逆變器,其中該第一金屬氧化物層包覆該第一金屬氧化物圖案的側壁與頂面,且該第二金屬氧化物層包覆該第二金屬氧化物圖案的側壁與頂面。
  16. 如請求項11所述的逆變器,其中該第一金屬氧化物層位於該第一金屬氧化物圖案與該基板之間,且該第二金屬氧化物層位於該第二金屬氧化物圖案與該基板之間。
TW111120041A 2021-12-09 2022-05-30 逆變器 TWI793027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210864280.5A CN115148748A (zh) 2021-12-09 2022-07-21 逆变器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163287695P 2021-12-09 2021-12-09
US63/287,695 2021-12-09

Publications (2)

Publication Number Publication Date
TWI793027B TWI793027B (zh) 2023-02-11
TW202324674A true TW202324674A (zh) 2023-06-16

Family

ID=83782380

Family Applications (27)

Application Number Title Priority Date Filing Date
TW111110923A TWI813217B (zh) 2021-12-09 2022-03-23 半導體裝置及其製造方法
TW111114109A TWI814340B (zh) 2021-12-09 2022-04-13 半導體裝置及其製造方法
TW111114337A TW202230798A (zh) 2021-12-09 2022-04-14 半導體元件
TW111114336A TW202230615A (zh) 2021-12-09 2022-04-14 半導體元件
TW111114880A TW202324758A (zh) 2021-12-09 2022-04-19 半導體裝置及其製造方法
TW111115009A TWI824495B (zh) 2021-12-09 2022-04-20 半導體裝置及其製造方法
TW111115197A TWI812181B (zh) 2021-12-09 2022-04-21 半導體裝置及其製造方法
TW111116518A TWI804300B (zh) 2021-12-09 2022-04-29 薄膜電晶體及其製作方法
TW111116874A TWI799254B (zh) 2021-12-09 2022-05-04 半導體裝置及其製作方法
TW111116754A TWI819592B (zh) 2021-12-09 2022-05-04 半導體裝置及其製作方法
TW111116869A TWI799253B (zh) 2021-12-09 2022-05-04 半導體裝置及其製造方法
TW111117041A TWI813276B (zh) 2021-12-09 2022-05-05 半導體裝置及其製造方法
TW111117040A TWI806591B (zh) 2021-12-09 2022-05-05 主動元件基板
TW111116903A TWI814369B (zh) 2021-12-09 2022-05-05 感光元件基板及其製造方法
TW111117042A TWI804302B (zh) 2021-12-09 2022-05-05 半導體裝置及其製造方法
TW111117305A TWI828142B (zh) 2021-12-09 2022-05-09 半導體裝置
TW111117309A TWI803311B (zh) 2021-12-09 2022-05-09 半導體裝置及其製造方法
TW111118369A TWI803320B (zh) 2021-12-09 2022-05-17 逆變器以及畫素電路
TW111118368A TWI805369B (zh) 2021-12-09 2022-05-17 半導體裝置及其製造方法
TW111119084A TWI829169B (zh) 2021-12-09 2022-05-23 半導體裝置及其製造方法
TW111120041A TWI793027B (zh) 2021-12-09 2022-05-30 逆變器
TW111120152A TWI816413B (zh) 2021-12-09 2022-05-31 半導體裝置及其製造方法
TW111120547A TWI829183B (zh) 2021-12-09 2022-06-02 半導體裝置及其製造方法
TW111122489A TWI798110B (zh) 2021-12-09 2022-06-16 主動元件基板、電容裝置以及主動元件基板的製造方法
TW111122796A TWI822129B (zh) 2021-12-09 2022-06-20 半導體裝置及其製造方法
TW111126381A TWI813378B (zh) 2021-12-09 2022-07-14 記憶體裝置、記憶體電路及記憶體電路的製造方法
TW111142545A TWI814636B (zh) 2021-12-09 2022-11-08 主動元件基板

Family Applications Before (20)

Application Number Title Priority Date Filing Date
TW111110923A TWI813217B (zh) 2021-12-09 2022-03-23 半導體裝置及其製造方法
TW111114109A TWI814340B (zh) 2021-12-09 2022-04-13 半導體裝置及其製造方法
TW111114337A TW202230798A (zh) 2021-12-09 2022-04-14 半導體元件
TW111114336A TW202230615A (zh) 2021-12-09 2022-04-14 半導體元件
TW111114880A TW202324758A (zh) 2021-12-09 2022-04-19 半導體裝置及其製造方法
TW111115009A TWI824495B (zh) 2021-12-09 2022-04-20 半導體裝置及其製造方法
TW111115197A TWI812181B (zh) 2021-12-09 2022-04-21 半導體裝置及其製造方法
TW111116518A TWI804300B (zh) 2021-12-09 2022-04-29 薄膜電晶體及其製作方法
TW111116874A TWI799254B (zh) 2021-12-09 2022-05-04 半導體裝置及其製作方法
TW111116754A TWI819592B (zh) 2021-12-09 2022-05-04 半導體裝置及其製作方法
TW111116869A TWI799253B (zh) 2021-12-09 2022-05-04 半導體裝置及其製造方法
TW111117041A TWI813276B (zh) 2021-12-09 2022-05-05 半導體裝置及其製造方法
TW111117040A TWI806591B (zh) 2021-12-09 2022-05-05 主動元件基板
TW111116903A TWI814369B (zh) 2021-12-09 2022-05-05 感光元件基板及其製造方法
TW111117042A TWI804302B (zh) 2021-12-09 2022-05-05 半導體裝置及其製造方法
TW111117305A TWI828142B (zh) 2021-12-09 2022-05-09 半導體裝置
TW111117309A TWI803311B (zh) 2021-12-09 2022-05-09 半導體裝置及其製造方法
TW111118369A TWI803320B (zh) 2021-12-09 2022-05-17 逆變器以及畫素電路
TW111118368A TWI805369B (zh) 2021-12-09 2022-05-17 半導體裝置及其製造方法
TW111119084A TWI829169B (zh) 2021-12-09 2022-05-23 半導體裝置及其製造方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
TW111120152A TWI816413B (zh) 2021-12-09 2022-05-31 半導體裝置及其製造方法
TW111120547A TWI829183B (zh) 2021-12-09 2022-06-02 半導體裝置及其製造方法
TW111122489A TWI798110B (zh) 2021-12-09 2022-06-16 主動元件基板、電容裝置以及主動元件基板的製造方法
TW111122796A TWI822129B (zh) 2021-12-09 2022-06-20 半導體裝置及其製造方法
TW111126381A TWI813378B (zh) 2021-12-09 2022-07-14 記憶體裝置、記憶體電路及記憶體電路的製造方法
TW111142545A TWI814636B (zh) 2021-12-09 2022-11-08 主動元件基板

Country Status (1)

Country Link
TW (27) TWI813217B (zh)

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371026A (en) * 1992-11-30 1994-12-06 Motorola Inc. Method for fabricating paired MOS transistors having a current-gain differential
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US6724012B2 (en) * 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
TW595005B (en) * 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
KR100719366B1 (ko) * 2005-06-15 2007-05-17 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법
JP4220509B2 (ja) * 2005-09-06 2009-02-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP5337380B2 (ja) * 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
US8202773B2 (en) * 2008-08-29 2012-06-19 Texas Instruments Incorporated Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
KR101529575B1 (ko) * 2008-09-10 2015-06-29 삼성전자주식회사 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101016266B1 (ko) * 2008-11-13 2011-02-25 한국과학기술원 투명 전자소자용 투명 메모리.
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
EP2449595B1 (en) * 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
EP2457256B1 (en) * 2009-07-18 2020-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101915251B1 (ko) * 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011129037A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
TWI434409B (zh) * 2010-08-04 2014-04-11 Au Optronics Corp 有機電激發光顯示單元及其製造方法
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130053053A (ko) * 2011-11-14 2013-05-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
TWI478353B (zh) * 2011-12-14 2015-03-21 E Ink Holdings Inc 薄膜電晶體及其製造方法
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
KR101884738B1 (ko) * 2011-12-23 2018-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
TWI498220B (zh) * 2012-10-31 2015-09-01 Au Optronics Corp 顯示面板及其製造方法
GB2511541B (en) * 2013-03-06 2015-01-28 Toshiba Res Europ Ltd Field effect transistor device
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP6374221B2 (ja) * 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
CN104576381B (zh) * 2013-10-14 2018-01-09 中国科学院微电子研究所 一种非对称超薄soimos晶体管结构及其制造方法
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20170317217A1 (en) * 2014-11-11 2017-11-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9859391B2 (en) * 2015-10-27 2018-01-02 Nlt Technologies, Ltd. Thin film transistor, display device, and method for manufacturing thin film transistor
TWI579974B (zh) * 2015-12-25 2017-04-21 國立交通大學 一種具有非晶態金屬氧化物之組成物的電阻式記憶體、電阻式記憶體單元及薄膜電晶體
DE112017001488T5 (de) * 2016-03-22 2018-12-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Anzeigevorrichtung, die diese umfasst
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
CN107302030B (zh) * 2016-04-08 2020-11-03 群创光电股份有限公司 显示设备
CN106098784A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 共平面型双栅电极氧化物薄膜晶体管及其制备方法
US20180122833A1 (en) * 2016-10-31 2018-05-03 LG Display Co. , Ltd. Thin film transistor substrate having bi-layer oxide semiconductor
WO2018211724A1 (ja) * 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
KR102439133B1 (ko) * 2017-09-05 2022-09-02 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법
KR20190062695A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102482856B1 (ko) * 2017-12-15 2022-12-28 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN108538789A (zh) * 2018-03-30 2018-09-14 武汉华星光电技术有限公司 Cmos晶体管的制备方法、阵列基板的制备方法
TWI703735B (zh) * 2018-06-26 2020-09-01 鴻海精密工業股份有限公司 半導體基板、陣列基板、逆變器電路及開關電路
TWI666767B (zh) * 2018-08-31 2019-07-21 友達光電股份有限公司 主動元件基板
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
TWI685696B (zh) * 2018-10-01 2020-02-21 友達光電股份有限公司 主動元件基板及其製造方法
KR102546780B1 (ko) * 2018-12-28 2023-06-21 엘지디스플레이 주식회사 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR20200093718A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11183111B2 (en) * 2019-01-29 2021-11-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel unit and method for manufacturing the same, and double-sided OLED display device
EP3944329A4 (en) * 2019-03-18 2022-10-26 BOE Technology Group Co., Ltd. DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF
KR20210000605A (ko) * 2019-06-25 2021-01-05 엘지디스플레이 주식회사 센서를 포함하는 표시장치
US11594533B2 (en) * 2019-06-27 2023-02-28 Intel Corporation Stacked trigate transistors with dielectric isolation between first and second semiconductor fins
TWI726348B (zh) * 2019-07-03 2021-05-01 友達光電股份有限公司 半導體基板
TWI712844B (zh) * 2019-07-03 2020-12-11 友達光電股份有限公司 元件基板及其製造方法
TWI715344B (zh) * 2019-12-10 2021-01-01 友達光電股份有限公司 主動元件基板及其製造方法
US11631671B2 (en) * 2019-12-31 2023-04-18 Tokyo Electron Limited 3D complementary metal oxide semiconductor (CMOS) device and method of forming the same
KR20210085942A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US11663455B2 (en) * 2020-02-12 2023-05-30 Ememory Technology Inc. Resistive random-access memory cell and associated cell array structure
US11410999B2 (en) * 2020-02-21 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Boundary design for high-voltage integration on HKMG technology
KR20210117389A (ko) * 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210142046A (ko) * 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN113257841B (zh) * 2021-07-19 2021-11-16 深圳市柔宇科技股份有限公司 Tft基板及其制备方法、显示器以及电子设备

Also Published As

Publication number Publication date
TWI829183B (zh) 2024-01-11
TW202324761A (zh) 2023-06-16
TWI799254B (zh) 2023-04-11
TW202324768A (zh) 2023-06-16
TW202324608A (zh) 2023-06-16
TWI804302B (zh) 2023-06-01
TWI814340B (zh) 2023-09-01
TW202230615A (zh) 2022-08-01
TW202324743A (zh) 2023-06-16
TWI813217B (zh) 2023-08-21
TWI828142B (zh) 2024-01-01
TW202324764A (zh) 2023-06-16
TWI816413B (zh) 2023-09-21
TW202341448A (zh) 2023-10-16
TW202324536A (zh) 2023-06-16
TWI822129B (zh) 2023-11-11
TW202324762A (zh) 2023-06-16
TWI798110B (zh) 2023-04-01
TW202324339A (zh) 2023-06-16
TW202324766A (zh) 2023-06-16
TWI819592B (zh) 2023-10-21
TWI813276B (zh) 2023-08-21
TW202324542A (zh) 2023-06-16
TW202324540A (zh) 2023-06-16
TWI803311B (zh) 2023-05-21
TW202324682A (zh) 2023-06-16
TWI829169B (zh) 2024-01-11
TW202324541A (zh) 2023-06-16
TWI793027B (zh) 2023-02-11
TWI799253B (zh) 2023-04-11
TW202329465A (zh) 2023-07-16
TWI824495B (zh) 2023-12-01
TW202324758A (zh) 2023-06-16
TW202324705A (zh) 2023-06-16
TW202324760A (zh) 2023-06-16
TWI814636B (zh) 2023-09-01
TWI812181B (zh) 2023-08-11
TW202324737A (zh) 2023-06-16
TWI804300B (zh) 2023-06-01
TWI814369B (zh) 2023-09-01
TWI813378B (zh) 2023-08-21
TWI806591B (zh) 2023-06-21
TW202324763A (zh) 2023-06-16
TW202324759A (zh) 2023-06-16
TW202329434A (zh) 2023-07-16
TW202230798A (zh) 2022-08-01
TW202324716A (zh) 2023-06-16
TW202324757A (zh) 2023-06-16
TWI803320B (zh) 2023-05-21
TW202324614A (zh) 2023-06-16
TWI805369B (zh) 2023-06-11

Similar Documents

Publication Publication Date Title
US9391094B2 (en) Thin-film ambipolar logic
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
WO2013137045A1 (ja) 半導体装置およびその製造方法
KR102384624B1 (ko) 반도체 장치
JP2002184993A (ja) 半導体装置
TWI462302B (zh) 一種高輸出增益電晶體元件
TWI793027B (zh) 逆變器
KR102586938B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10510898B2 (en) Thin film transistor and manufacturing method therefor
CN115148748A (zh) 逆变器
TWI796200B (zh) 主動元件基板
TWI759232B (zh) 主動元件基板
US20240136420A1 (en) Thin film transistor
US20230187554A1 (en) Active device substrate, capacitive device, and manufacturing method of active device substrate
US20230187559A1 (en) Semiconductor device
US20230187454A1 (en) Semiconductor device and manufacturing method thereof
KR100643681B1 (ko) 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 및 그 제조 방법
JP2023033960A (ja) アクティブマトリクス基板およびその製造方法
CN116779686A (zh) 薄膜晶体管及其制造方法
JP2022092396A (ja) 半導体装置
CN117476667A (zh) 阵列基板和阵列基板的制备方法
CN115188827A (zh) 半导体装置及其制造方法
JP2019145562A (ja) 薄膜トランジスタおよび表示装置
CN115050762A (zh) 半导体装置及其制作方法