TWI803320B - 逆變器以及畫素電路 - Google Patents

Abstract

一種逆變器，包括二極體以及開關薄膜電晶體。二極體包括第一半導體通道結構、第一電極、第二電極以及第三電極。第一電極重疊且分離於第一半導體通道結構的第一通道區。第二電極以及第三電極分別電性連接第一半導體通道結構。第二電極電性連接至第一電極。開關薄膜電晶體包括第二半導體通道結構、閘極、汲極以及源極。閘極重疊且分離於第二半導體通道結構的第二通道區。第一通道區的載子遷移率大於第二通道區的載子遷移率。汲極電性連接至二極體的第三電極。

Description

逆變器以及畫素電路

本發明是有關於一種逆變器以及畫素電路。

在常見的顯示裝置中，畫素電路中包含開關元件以及驅動元件，其中開關元件用於控制驅動元件的閘極，並藉由調整驅動元件的閘極電壓以控制驅動元件的輸出電流。電流經由驅動元件傳遞至發光元件，並點亮發光元件。一般而言，若要使發光元件長時間維持點亮狀態，則必須讓驅動元件長時間的輸出電流。然而，這會導致驅動元件因為長時間的電流應力(Current stress)而出現衰退，進而影響發光元件的亮度。

本發明提供一種逆變器，其輸出電流大小容易調整。

本發明提供一種畫素電路，能改善驅動電晶體的衰退問題。

本發明的至少一實施例提供一種逆變器。逆變器包括二極體以及開關薄膜電晶體。二極體包括第一半導體通道結構、第 一電極、第二電極以及第三電極。第一電極重疊且分離於第一半導體通道結構的第一通道區。第二電極以及第三電極分別電性連接第一半導體通道結構。第二電極電性連接至第一電極。開關薄膜電晶體包括第二半導體通道結構、閘極、汲極以及源極。閘極重疊且分離於第二半導體通道結構的第二通道區。第一通道區的載子遷移率大於第二通道區的載子遷移率。汲極以及源極分別電性連接至第二半導體通道結構，且汲極電性連接至二極體的第三電極。

本發明的至少一實施例提供一種畫素電路。畫素電路包括開關元件、逆變器、第一驅動電晶體以及第二驅動電晶體。開關元件電性連接至掃描線以及資料線。逆變器包括二極體以及開關薄膜電晶體。開關薄膜電晶體電性連接至二極體。二極體的第一半導體通道結構的第一通道區的載子遷移率大於開關薄膜電晶體的第二半導體通道結構的第二通道區的載子遷移率。第一驅動電晶體的第一閘極電性連接開關元件。第二驅動電晶體的第二閘極透過逆變器而電性連接開關元件。

100:基板

112:第一緩衝層

114:第二緩衝層

120:閘介電層

130:層間介電層

a:第一節點

b:第二節點

C1:第一儲存電容

C2:第二儲存電容

c:第三節點

d:第四節點

ch1~ch6:通道區

D1:第二電極

D2:汲極

EL:發光二極體

G1:第一電極

G2:閘極

GND:接地電壓

IVT:逆變器

ND:法線方向

OS1:第一金屬氧化物層

OS2:第二金屬氧化物層

OS3:第三金屬氧化物層

OS4:第四金屬氧化物層

OS5:第五金屬氧化物層

OS6:第六金屬氧化物層

OS7:第七金屬氧化物層

OS8:第八金屬氧化物層

OS9:第九金屬氧化物層

PX:畫素電路

S1:第三電極

S2:源極

SM1:第一半導體通道結構

SM2:第二半導體通道結構

SMsw,SMdr1,SMdr2,SMse:半導體通道結構

sr1~sr6:源極區

Tse:重置電晶體

Tload:二極體

Tsw1:開關薄膜電晶體

Tsw2:開關元件

Tdr1:第一驅動電晶體

Tdr2:第二驅動電晶體

t1,t2:厚度

VDD1,VDD2,Vsus,Vdr1,Vdr2,Vgs:電壓

Vdata:資料線電壓

Vdata+:高電壓準位

Vdata-:低電壓準位

Vin:輸入電壓

Vref:參考電壓準位

Vreset:重置電壓

Vout:輸出電壓

Vscan:掃描線電壓

V1:第一接觸孔

V2:第二接觸孔

V3:第三接觸孔

V4:第四接觸孔

V5:第五接觸孔

V6:第六接觸孔

V7:第七接觸孔

V8:第八接觸孔

V9:第九接觸孔

V10:第十接觸孔

V11:第十一接觸孔

V12:第十二接觸孔

V13:第十三接觸孔

V14:第十四接觸孔

V15:第十五接觸孔

圖1A是依照本發明的一實施例的一種逆變器的等效電路示意圖。

圖1B是依照本發明的一實施例的一種逆變器的剖面示意圖。

圖2A是依照本發明的一實施例的一種畫素電路的等效電路示意圖。

圖2B是依照本發明的一實施例的一種畫素電路的開關元件、第一驅動電晶體以及第二驅動電晶體的剖面示意圖。

圖2C是依照本發明的一實施例的一種畫素電路的重置電晶體的剖面示意圖。

圖3是依照本發明的一實施例的一種畫素電路的操作訊號時序圖。

圖4是依照本發明的一實施例的一種畫素電路的逆變器的輸入電壓與輸出電壓曲線圖。

圖1A是依照本發明的一實施例的一種逆變器的等效電路示意圖。圖1B是依照本發明的一實施例的一種逆變器的剖面示意圖。

請參考圖1A與圖1B，逆變器IVT包括二極體Tload以及開關薄膜電晶體Tsw1。在本實施例中，逆變器IVT還包括基板100、第一緩衝層112、第二緩衝層114、閘介電層120以及層間介電層130。

基板100之材質可為玻璃、石英、有機聚合物或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。若使用導電材料或金屬時，則 在基板100上覆蓋一層絕緣層(未繪示)，以避免短路間題。在一些實施例中，基板100為軟性基板，且基板100的材料例如為聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚酯(polyester,PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚碳酸酯(polycarbonate,PC)、聚醯亞胺(polyimide,PI)或金屬軟板(Metal Foil)或其他可撓性材質。

第一緩衝層112位於基板100上。第二緩衝層114位於第一緩衝層112上。第一緩衝層112以及第二緩衝層114的材料可以包括氮化矽、氧化矽、氮氧化矽或其他合適的材料或上述材料的堆疊層，但本發明不以此為限。

二極體Tload以及開關薄膜電晶體Tsw1位於基板100之上。在本實施例中，二極體Tload以及開關薄膜電晶體Tsw1位於第二緩衝層114上。

二極體Tload包括第一半導體通道結構SM1、第一電極G1、第二電極D1以及第三電極S1，其中第一半導體通道結構SM1包括第一金屬氧化物層OS1以及第二金屬氧化物層OS2的堆疊。開關薄膜電晶體Tsw1包括第二半導體通道結構SM2、閘極G2、汲極D2以及源極S2，其中第二半導體通道結構SM2包括第三金屬氧化物層OS3。

第一金屬氧化物層OS1位於基板100之上。在本實施例中，第一金屬氧化物層OS1位於第二緩衝層114上。在一些實施 例中，第一金屬氧化物層OS1的材料包括氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、氧化鋁鋅錫(AZTO)、氧化銦鎢鋅(IWZO)等四元金屬化合物或包含鎵(Ga)、鋅(Zn)、銦(In)、錫(Sn)、鋁(Al)、鎢(W)中之任三者的三元金屬構成的氧化物。在一些實施例中，第一金屬氧化物層OS1的厚度t1為5奈米至25奈米。

第二金屬氧化物層OS2以及第三金屬氧化物層OS3位於第一金屬氧化物層OS1以及基板100之上。在本實施例中，第二金屬氧化物層OS2以及第三金屬氧化物層OS3位於第一金屬氧化物層OS1以及第二緩衝層114上。第二金屬氧化物層OS2覆蓋第一金屬氧化物層OS1的頂面以及側壁，並自第一金屬氧化物層OS1的側壁向外延伸。在一些實施例中，第二金屬氧化物層OS2以及第三金屬氧化物層OS3的材料包括氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、氧化鋁鋅錫(AZTO)、氧化銦鎢鋅(IWZO)等四元金屬化合物或包含鎵(Ga)、鋅(Zn)、銦(In)、錫(Sn)、鋁(Al)、鎢(W)中之任三者的三元金屬構成的氧化物。在一些實施例中，第二金屬氧化物層OS2以及第三金屬氧化物層OS3屬於相同圖案化膜層。換句話說，第二金屬氧化物層OS2以及第三金屬氧化物層OS3是於同一個圖案化製程中所定義出來。在一些實施例中，第二金屬氧化物層OS2以及第三金屬氧化物層OS3的厚度t2為15奈米至25奈米。

在一些實施例中，第一半導體通道結構SM1包括源極區sr1、汲極區dr1以及位於源極區sr1與汲極區dr1之間的通道區 ch1，其中通道區ch1包括第一金屬氧化物層OS1以及第二金屬氧化物層OS2的重疊部分，而源極區sr1與汲極區dr1包括第二金屬氧化物層OS2未重疊於第一金屬氧化物層OS1的部分。因此，通道區ch1的厚度大於源極區sr1以及汲極區dr1的厚度。在一些實施例中，源極區sr1以及汲極區dr1經摻雜而具有比通道區ch1更低的電阻率。在一些實施例中，在通道區ch1中的第一金屬氧化物層OS1具有比第二金屬氧化物層OS2更高的載子遷移率。舉例來說，第一金屬氧化物層OS1與第二金屬氧化物層OS2皆包括氧化銦鎵鋅，而第一金屬氧化物層OS1中的銦濃度大於第二金屬氧化物層OS2中的銦濃度。

第二半導體通道結構SM2包括源極區sr2、汲極區dr2以及位於源極區sr2與汲極區dr2之間的通道區ch2。在一些實施例中，源極區sr2以及汲極區dr2經摻雜而具有比通道區ch2更低的電阻率。在本實施例中，藉由第一金屬氧化物層OS1的設置，第一半導體通道結構SM1的通道區ch1的載子遷移率大於第二半導體通道結構SM2的通道區ch2的載子遷移率。

閘介電層120覆蓋第一半導體通道結構SM1以及第二半導體通道結構SM2。在一些實施例中，閘介電層120的材料包括氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁或其他絕緣材料。在一些實施例中，閘介電層120的厚度為50奈米至200奈米。

第一電極G1以及閘極G2位於閘介電層120上，且在基板100的頂面的法線方向ND上分別重疊於第一半導體通道結構 SM1的通道區ch1以及第二半導體通道結構SM2的通道區ch2。閘介電層120位於第一半導體通道結構SM1與第一電極G1之間以及第二半導體通道結構SM2與閘極G2之間，第一電極G1分離於第一半導體通道結構SM1的通道區ch1，且閘極G2分離於第二半導體通道結構SM2的通道區ch2。

在一些實施例中，第一電極G1以及閘極G2的材料可包括金屬，例如鉻(Cr)、金(Au)、銀(Ag)、銅(Cu)、錫(Sn)、鉛(Pb)、鉿(Hf)、鎢(W)、鉬(Mo)、釹(Nd)、鈦(Ti)、鉭(Ta)、鋁(Al)、鋅(Zn)或上述金屬的任意組合之合金或上述金屬及/或合金之疊層，但本發明不以此為限。第一電極G1以及閘極G2也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層或是其他具有導電性質之材料。

層間介電層130位於閘介電層120、閘極G2以及第一電極G1上。在一些實施例中，層間介電層130的材料包括氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁或其他絕緣材料。在一些實施例中，層間介電層130的厚度為100奈米至600奈米。

第二電極D1、第三電極S1、汲極D2以及源極S2位於層間介電層130上。第二電極D1以及第三電極S1分別透過穿過層間介電層130以及閘介電層120的第一接觸孔V1以及第二接觸孔V2而電性連接至第一半導體通道結構SM1的汲極區dr1以及源極區sr1。汲極D2以及源極S2分別透過穿過層間介電層130 以及閘介電層120的第三接觸孔V3以及第四接觸孔V4而電性連接至第二半導體通道結構SM2的汲極區dr2以及源極區sr2。第二電極D1透過穿過層間介電層130的第五接觸孔V5而電性連接至第一電極G1。汲極D2電性連接至第三電極S1。舉例來說，汲極D2與第三電極S1電性連接至第一節點a。在本實施例中，汲極D2與第三電極S1連成一體。

在一些實施例中，第二電極D1、第三電極S1、汲極D2以及源極S2的材料可包括金屬，例如鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅或上述金屬的任意組合之合金或上述金屬及/或合金之疊層，但本發明不以此為限。第二電極D1、第三電極S1、汲極D2以及源極S2也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層或是其他具有導電性質之材料。

二極體Tload的第一電極G1以及第二電極D1電性連接至訊號線，並透過訊號線而電性連接至電壓VDD1。開關薄膜電晶體Tsw1的源極S2電性連接於接地電壓GND。輸入電壓Vin施加於開關薄膜電晶體Tsw1的閘極G2，以控制開關薄膜電晶體Tsw1的開啟或關閉。二極體Tload的源極S1具有輸出電壓Vout。

在本實施例中，由於二極體Tload的第一半導體通道結構SM1的通道區ch1的載子遷移率大於開關薄膜電晶體Tsw1的第二半導體通道結構SM2的通道區ch2的載子遷移率，二極體Tload的阻值與開關薄膜電晶體Tsw1的阻值的比值小，進而使輸出電壓 Vout的大小可以較輕易的透過調整輸入電壓Vin而改變，甚至使逆變器IVT得以輸出類比訊號。

圖2A是依照本發明的一實施例的一種畫素電路的等效電路示意圖。圖2B是依照本發明的一實施例的一種畫素電路的開關元件、第一驅動電晶體以及第二驅動電晶體的剖面示意圖。圖2C是依照本發明的一實施例的一種畫素電路的重置電晶體的剖面示意圖。在此必須說明的是，圖2A至圖2C的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖2A至圖2C，畫素電路PX包括開關元件Tsw2、逆變器IVT、第一驅動電晶體Tdr1以及第二驅動電晶體Tdr2。在本實施例中，畫素電路PX還包括發光二極體EL、第一儲存電容C1、第二儲存電容C2以及重置電晶體Tse。

開關元件Tsw2、第一驅動電晶體Tdr1、第二驅動電晶體Tdr2以及重置電晶體Tse位於基板100之上。在本實施例中，開關元件Tsw2、第一驅動電晶體Tdr1、第二驅動電晶體Tdr2以及重置電晶體Tse位於第二緩衝層114上。

開關元件Tsw2包括半導體通道結構SMsw、閘極Gsw、汲極Dsw以及源極Ssw，其中半導體通道結構SMsw包括第四金屬氧化物層OS4。第一驅動電晶體Tdr1包括半導體通道結構SMdr1、閘極Gdr1、汲極Ddr1以及源極Sdr1，其中半導體通道結 構SMdr1包括第五金屬氧化物層OS5以及第六金屬氧化物層OS6的堆疊。第二驅動電晶體Tdr2包括半導體通道結構SMdr2、閘極Gdr2、汲極Ddr2以及源極Sdr2，其中半導體通道結構SMdr2包括第七金屬氧化物層OS7以及第八金屬氧化物層OS8的堆疊。重置電晶體Tse包括半導體通道結構SMse、閘極Gse、汲極Dse以及源極Sse，其中半導體通道結構SMse包括第九金屬氧化物層OS9。

第五金屬氧化物層OS5以及第七金屬氧化物層OS7位於基板100之上。在本實施例中，第五金屬氧化物層OS5以及第七金屬氧化物層OS7位於第二緩衝層114上。在一些實施例中，第五金屬氧化物層OS5、第七金屬氧化物層OS7以及第一金屬氧化物層OS1(請參考圖1B)屬於相同圖案化膜層。換句話說，第五金屬氧化物層OS5、第七金屬氧化物層OS7以及第一金屬氧化物層OS1是於同一個圖案化製程中所定義出來。在一些實施例中，第五金屬氧化物層OS5、第七金屬氧化物層OS7以及第一金屬氧化物層OS1具有相同的材料以及相同的厚度。

第四金屬氧化物層OS4、第六金屬氧化物層OS6、第八金屬氧化物層OS8以及第九金屬氧化物層OS9位於第五金屬氧化物層OS5、第七金屬氧化物層OS7以及基板100之上。在本實施例中，第四金屬氧化物層OS4、第六金屬氧化物層OS6、第八金屬氧化物層OS8以及第九金屬氧化物層OS9位於第五金屬氧化物層OS5、第七金屬氧化物層OS7以及第二緩衝層114上。第六金 屬氧化物層OS6覆蓋第五金屬氧化物層OS5的頂面以及側壁，並自第五金屬氧化物層OS5的側壁向外延伸。第八金屬氧化物層OS8覆蓋第七金屬氧化物層OS7的頂面以及側壁，並自第七金屬氧化物層OS7的側壁向外延伸。在一些實施例中，第二金屬氧化物層OS2(請參考圖1B)、第三金屬氧化物層OS3(請參考圖1B)、第四金屬氧化物層OS4、第六金屬氧化物層OS6、第八金屬氧化物層OS8以及第九金屬氧化物層OS9屬於相同圖案化膜層。換句話說，第二金屬氧化物層OS2、第三金屬氧化物層OS3、第四金屬氧化物層OS4、第六金屬氧化物層OS6、第八金屬氧化物層OS8以及第九金屬氧化物層OS9是於同一個圖案化製程中所定義出來。在一些實施例中，第二金屬氧化物層OS2、第三金屬氧化物層OS3、第四金屬氧化物層OS4、第六金屬氧化物層OS6、第八金屬氧化物層OS8以及第九金屬氧化物層OS9具有相同的材料以及相同的厚度。

半導體通道結構SMsw包括源極區sr3、汲極區dr3以及位於源極區sr3與汲極區dr3之間的通道區ch3。在一些實施例中，源極區sr3以及汲極區dr3經摻雜而具有比通道區ch3更低的電阻率。

在一些實施例中，半導體通道結構SMdr1包括源極區sr4、汲極區dr4以及位於源極區sr4與汲極區dr4之間的通道區ch4，其中通道區ch4包括第五金屬氧化物層OS5以及第六金屬氧化物層OS6的重疊部分，而源極區sr4與汲極區dr4包括第六金 屬氧化物層OS6未重疊於第五金屬氧化物層OS5的部分。因此，通道區ch4的厚度大於源極區sr4以及汲極區dr4的厚度。在一些實施例中，源極區sr4以及汲極區dr4經摻雜而具有比通道區ch4更低的電阻率。在一些實施例中，在通道區ch4中的第五金屬氧化物層OS5具有比第六金屬氧化物層OS6更高的載子遷移率。

在一些實施例中，半導體通道結構SMdr2包括源極區sr5、汲極區dr5以及位於源極區sr5與汲極區dr5之間的通道區ch5，其中通道區ch5包括第七金屬氧化物層OS7以及第八金屬氧化物層OS8的重疊部分，而源極區sr5與汲極區dr5包括第八金屬氧化物層OS8未重疊於第七金屬氧化物層OS7的部分。因此，通道區ch5的厚度大於源極區sr5以及汲極區dr5的厚度。在一些實施例中，源極區sr5以及汲極區dr5經摻雜而具有比通道區ch5更低的電阻率。在一些實施例中，在通道區ch5中的第七金屬氧化物層OS7具有比第八金屬氧化物層OS8更高的載子遷移率。

半導體通道結構SMse包括源極區sr6、汲極區dr6以及位於源極區sr6與汲極區dr6之間的通道區ch6。在一些實施例中，源極區sr6以及汲極區dr6經摻雜而具有比通道區ch6更低的電阻率。

在本實施例中，半導體通道結構SMsw、半導體通道結構SMdr1、半導體通道結構SMdr2以及半導體通道結構SMse包括金屬氧化物半導體材料，但本發明不以此為限。在其他實施例中，半導體通道結構SMsw、半導體通道結構SMdr1、半導體通道結構 SMdr2以及半導體通道結構SMse包括多晶矽、非晶矽、微晶矽、有機半導體或其他合適的半導體材料。在本實施例中，半導體通道結構SMdr1以及半導體通道結構SMdr2皆為多層結構，但本發明不以此為限。在其他實施例中，半導體通道結構SMdr1以及半導體通道結構SMdr2可以為單層結構，例如只分別具有第五金屬氧化物層OS5以及第七金屬氧化物層OS7或只分別具有第六金屬氧化物層OS6以及第八金屬氧化物層OS8。

閘介電層120覆蓋半導體通道結構SMsw、半導體通道結構SMdr1、半導體通道結構SMdr2以及半導體通道結構SMse。

閘極Gsw、閘極Gdr1、閘極Gdr2以及閘極Gse位於閘介電層120上，且在基板100的頂面的法線方向ND上分別重疊於半導體通道結構SMsw的通道區ch3、半導體通道結構SMdr1的通道區ch4、半導體通道結構SMdr2的通道區ch5以及半導體通道結構SMse的通道區ch6。

在一些實施例中，閘極Gsw、閘極Gdr1、閘極Gdr2、閘極Gse、第一電極G1(請參考圖1B)以及閘極G2(請參考圖1B)屬於相同圖案化膜層。換句話說，閘極Gsw、閘極Gdr1、閘極Gdr2、閘極Gse、第一電極G1以及閘極G2是於同一個圖案化製程中所定義出來。在一些實施例中，閘極Gsw、閘極Gdr1、閘極Gdr2、閘極Gse、第一電極G1以及閘極G2具有相同的材料。開關元件Tsw2的閘極Gsw電性連接至掃描線(未繪出)，並透過掃描線而電性連接至掃描線電壓Vscan。重置電晶體Tse的閘極Gse電性連 接至重置訊號線(未繪出)，並透過重置訊號線而電性連接至重置電壓Vreset。

層間介電層130位於閘介電層120、閘極Gsw、閘極Gdr1、閘極Gdr2以及閘極Gse上。

汲極Dsw、源極Ssw、汲極Ddr1、源極Sdr1、汲極Ddr2、源極Sdr2、汲極Dse以及源極Sse位於層間介電層130上。汲極Dsw以及源極Ssw分別透過穿過層間介電層130以及閘介電層120的第六接觸孔V6以及第七接觸孔V7而電性連接至半導體通道結構SMsw的汲極區dr3以及源極區sr3。汲極Ddr1以及源極Sdr1分別透過穿過層間介電層130以及閘介電層120的第八接觸孔V8以及第九接觸孔V9而電性連接至半導體通道結構SMdr1的汲極區dr4以及源極區sr4。汲極Ddr2以及源極Sdr2分別透過穿過層間介電層130以及閘介電層120的第十接觸孔V10以及第十一接觸孔V11而電性連接至半導體通道結構SMdr2的汲極區dr5以及源極區sr5。

開關元件Tsw2的汲極Dsw電性連接至資料線(未繪出)，並透過資料線而電性連接至資料線電壓Vdata。

開關元件Tsw2的源極Ssw、開關薄膜電晶體Tsw1的閘極G(請參考圖1B)、第一儲存電容C1的一端以及第一驅動電晶體Tdr1的閘極Gdr1電性連接至第二節點b。舉例來說，源極Ssw透過穿過層間介電層130的第十二接觸孔V12而電性連接至閘極Gdr1，並透過穿過層間介電層130的其他接觸孔(未繪出)而電 性連接至開關薄膜電晶體Tsw1的閘極G(請參考圖1B)。

第一節點a、第二儲存電容C2的一端以及第二驅動電晶體Tdr2的閘極Gdr2電性連接至第三節點c。舉例來說，二極體的第三電極S1及/或開關薄膜電晶體的汲極D2透過穿過層間介電層130的第十三接觸孔V13而電性連接至閘極Gdr2。基於前述，第二驅動電晶體Tdr2的閘極Gdr2透過逆變器IVT而電性連接開關元件Tsw2的源極Ssw。

汲極Dse以及源極Sse分別透過穿過層間介電層130以及閘介電層120的第十四接觸孔V14以及第十五接觸孔V15而電性連接至半導體通道結構SMse的汲極區dr6以及源極區sr6。

在一些實施例中，第二電極D1(請參考圖1B)、第三電極S1(請參考圖1B)、汲極D2(請參考圖1B)、源極S2(請參考圖1B)、汲極Dsw、源極Ssw、汲極Ddr1、源極Sdr1、汲極Ddr2、源極Sdr2、汲極Dse以及源極Sse屬於相同圖案化膜層。換句話說，第二電極D1、第三電極S1、汲極D2、源極S2、汲極Dsw、源極Ssw、汲極Ddr1、源極Sdr1、汲極Ddr2、源極Sdr2、汲極Dse以及源極Sse是於同一個圖案化製程中所定義出來。在一些實施例中，第二電極D1、第三電極S1、汲極D2、源極S2、汲極Dsw、源極Ssw、汲極Ddr1、源極Sdr1、汲極Ddr2、源極Sdr2、汲極Dse以及源極Sse具有相同的材料。

第一驅動電晶體Tdr1的汲極Ddr1與第二驅動電晶體Tdr2的汲極Ddr2彼此電性連接。汲極Ddr1與汲極Ddr2電性連 接至訊號線，並透過訊號線而電性連接至電壓VDD2。在一些實施例中，電壓VDD1實質上等於電壓VDD2。第一驅動電晶體Tdr1的源極Sdr1、第二驅動電晶體Tdr2的源極Sdr2、第一儲存電容C1的另一端、第二儲存電容C2的另一端、重置電晶體Tse的汲極Dse以及發光二極體的一端電性連接至第四節點d。

第一儲存電容C1電性連接第一驅動電晶體Tdr1的閘極Gdr1以及第一驅動電晶體Tdr1的源極Sdr1。第二儲存電容C2電性連接第二驅動電晶體Tdr2的閘極Gdr2以及第二驅動電晶體Tdr2的源極Sdr2。發光二極體EL電性連接第一驅動電晶體Tdr1的源極Sdr1以及第二驅動電晶體Tdr2的源極Sdr2。重置電晶體Tse的汲極Dse電性連接至驅動電晶體Tdr1的源極Sdr1以及第二驅動電晶體Tdr2的源極Sdr2。重置電晶體Tse的源極Sse電性連接至電壓Vsus。發光二極體EL例如是微型發光二極體、有機發光二極體或其他發光元件。

圖3是依照本發明的一實施例的一種畫素電路的操作訊號時序圖。在圖3中，橫向表示時間，縱向表示電壓的大小。另外，圖3中的電壓Vd表示第四節點d上的電壓。

請同時參考圖2A以及圖3，首先重置畫素電路PX的訊號。具體地說，提高掃描線電壓Vscan以及重置電壓Vreset以開啟開關元件Tsw2的閘極Gsw以及重置電晶體Tse的閘極Gse。同時，將資料線電壓Vdata調整至參考電壓準位Vref。此時，第一驅動電晶體Tdr1的閘極Gdr1以及第二驅動電晶體Tdr2的閘極 Gdr2皆為關閉狀態，其中閘極Gdr1上的電壓Vdr1實質上等於逆變器IVT的輸入電壓Vin，且閘極Gdr2上的電壓Vdr2實質上等於逆變器IVT的輸出電壓Vout。在一些實施例中，在重置畫素電路PX的訊號時，逆變器IVT的輸入電壓Vin等於輸出電壓Vout。

接著，對第一儲存電容C1充電。具體地說，降低重置電壓Vreset以關閉重置電晶體Tse的閘極Gse。同時，持續開啟開關元件Tsw2的閘極Gsw，並將資料線電壓Vdata調整至高電壓準位Vdata+(例如為正電壓)，藉此提升第一驅動電晶體Tdr1的閘極Gdr1上的電壓Vdr1，以開啟第一驅動電晶體Tdr1的閘極Gdr1。同時，逆變器IVT的輸入電壓Vin亦被提升，因此，開關薄膜電晶體Tsw1的閘極G會被開啟，並使逆變器IVT的輸出電壓Vout下降。這導致了第二驅動電晶體Tdr2的閘極Gdr2上的電壓Vdr2下降，並關閉第二驅動電晶體Tdr2的閘極Gdr2。經如此操作後，第一儲存電容C1的兩端存在電壓差，藉此可以對第一儲存電容C1進行充電。

然後，降低掃描線電壓Vscan，並將資料線電壓Vdata降至參考電壓準位Vref。由於第一儲存電容C1電性連接至第一驅動電晶體Tdr1的閘極Gdr1，即使關閉開關元件Tsw2的閘極Gsw，第一驅動電晶體Tdr1的閘極Gdr1仍可維持開啟一段時間。由於第一驅動電晶體Tdr1的閘極Gdr1已被開啟，發光二極體EL可以由通過第一驅動電晶體Tdr1的電流點亮。同時，由於第二驅動電晶體Tdr2的閘極Gdr2已被關閉，電流不會通過第二驅動電晶體 Tdr2(或只有很少量的電流可以通過)。

接著，再次重置畫素電路PX的訊號，具體地說，提高掃描線電壓Vscan以及重置電壓Vreset以開啟開關元件Tsw2的閘極Gsw以及重置電晶體Tse的閘極Gse。同時，維持資料線電壓Vdata於參考電壓準位Vref。此時，第一驅動電晶體Tdr1的閘極Gdr1以及第二驅動電晶體Tdr2的閘極Gdr2皆為關閉狀態。

然後，對第二儲存電容C2充電。具體地說，降低重置電壓Vreset以關閉重置電晶體Tse的閘極Gse。同時，持續開啟開關元件Tsw2的閘極Gsw，並將資料線電壓Vdata調整至低電壓準位Vdata-(例如為負電壓)，藉此降低第一驅動電晶體Tdr1的閘極Gdr1上的電壓Vdr1，並關閉第一驅動電晶體Tdr1的閘極Gdr1。同時，逆變器IVT的輸入電壓Vin亦被降低，因此，開關薄膜電晶體Tsw1的閘極G會被關閉，並使逆變器IVT的輸出電壓Vout上降。這導致了第二驅動電晶體Tdr2的閘極Gdr2上的電壓Vdr2上升，並開啟第二驅動電晶體Tdr2的閘極Gdr2。經如此操作後，第二儲存電容C2的兩端存在電壓差，藉此可以對第二儲存電容C2進行充電。

然後，降低掃描線電壓Vscan，並將資料線電壓Vdata提升至參考電壓準位Vref。由於第二儲存電容C2電性連接至第二驅動電晶體Tdr2的閘極Gdr2。由於第二驅動電晶體Tdr2的閘極Gdr2已被開啟，發光二極體EL可以由通過第二驅動電晶體Tdr2的電流點亮。同時，由於第一驅動電晶體Tdr1的閘極Gdr1已被關閉， 電流不會通過第一驅動電晶體Tdr1(或只有很少量的電流可以通過)。在一些實施例中，電壓VDD1在第二驅動電晶體Tdr2開啟後轉為0電位，此時二極體Tload的閘極關閉，加上開關薄膜電晶體Tsw1已關閉，因此，此時逆變器不工作。由於第二儲存電容C2電性連接至第二驅動電晶體Tdr2的閘極Gdr2，即使關閉逆變器，第二驅動電晶體Tdr2的閘極Gdr2仍可維持開啟一段時間。在其他實施例中，電壓VDD1為固定電位，當第二驅動電晶體Tdr2開啟時第二儲存電容C2只作為穩定第二驅動電晶體Tdr2的閘極電壓之作用。

基於上述，由於輪流透過第一驅動電晶體Tdr1以及第二驅動電晶體Tdr2點亮發光二極體EL，可以降低第一驅動電晶體Tdr1以及第二驅動電晶體Tdr2各自受到電流壓力的時間，藉此改善第一驅動電晶體Tdr1以及第二驅動電晶體Tdr2的衰退問題。

圖4是依照本發明的一實施例的一種畫素電路的逆變器的輸入電壓與輸出電壓曲線圖。關於畫素電路的具體結構可以參考前述實施例，於此不再贅述。表1顯示了發光二極體EL的亮度為L0以及亮度為L255時的逆變器的輸入電壓Vin、輸出電壓Vout、電壓Vsus以及電壓Vgs，其中電壓Vgs為第一驅動電晶體Tdr1的閘極與源極之間的壓差或第二驅動電晶體Tdr2的閘極與源極之間的壓差。

請參考圖2A、圖3、圖4以及表1，在資料線電壓為低電壓準位Vdata-的期間，逆變器IVT的輸入電壓Vin為負值且輸出電壓Vout為正值，此時第一驅動電晶體Tdr1的閘極關閉而第二驅動電晶體Tdr2的閘極開啟。在輸出電壓Vout為5V且輸入電壓Vin為-10V時，第二驅動電晶體Tdr2提供的電流使發光二極體EL的亮度為L255。

在輸出電壓Vout為0V且輸入電壓Vin為0V時，發光二極體EL不發光(亮度為L0)。

在資料線電壓為高電壓準位Vdata+的期間，逆變器IVT的輸入電壓Vin為正值且輸出電壓Vout為負值，此時第二驅動電晶體Tdr2的閘極關閉而第一驅動電晶體Tdr1的閘極開啟。在輸出電壓Vout為-3V且輸入電壓Vin為5V時，第一驅動電晶體Tdr1提供的電流使發光二極體EL的亮度為L255。

在一些實施例中，資料線電壓Vdata為-10V至5V，逆 變器IVT的輸出電壓Vout為-3V至5V，且第一驅動電晶體Tdr1的閘極與源極之間的壓差以及第二驅動電晶體Tdr2的閘極與源極之間的壓差Vgs為-4V至4V。

a:第一節點

GND:接地電壓

IVT:逆變器

Tload:二極體

Tsw1:開關薄膜電晶體

VDD1:電壓

Vin:輸入電壓

Vout:輸出電壓

Claims (9)

1. 一種逆變器，包括：一二極體，包括：一第一半導體通道結構，其中該第一半導體通道結構包括：一第一金屬氧化物層；以及一第二金屬氧化物層，位於該第一金屬氧化物層上；一第一電極，重疊且分離於該第一半導體通道結構的一第一通道區，其中該第一通道區包括該第一金屬氧化物層與該第二金屬氧化物層的重疊部分；以及一第二電極以及一第三電極，分別電性連接該第一半導體通道結構，其中該第二電極電性連接至該第一電極；以及一開關薄膜電晶體，包括：一第二半導體通道結構；一閘極，重疊且分離於該第二半導體通道結構的一第二通道區，其中該第一通道區的載子遷移率大於該第二通道區的載子遷移率；以及一汲極以及一源極，分別電性連接至該第二半導體通道結構，且該汲極電性連接至該二極體的該第三電極。
2. 如請求項1所述的逆變器，更包括：一閘介電層，位於該第一半導體通道結構與該第一電極之間 以及該第二半導體通道結構與該閘極之間；以及一層間介電層，位於該閘介電層、該閘極以及該第一電極上，其中該第二電極以及該第三電極分別透過穿過該層間介電層以及該閘介電層的一第一接觸孔以及一第二接觸孔而電性連接至該第一半導體通道結構，該汲極以及該源極分別透過穿過該層間介電層以及該閘介電層的一第三接觸孔以及一第四接觸孔而電性連接至該第二半導體通道結構，且該第二電極透過穿過該層間介電層的一第五接觸孔而電性連接至該第一電極。
3. 如請求項1所述的逆變器，其中該第二金屬氧化物層覆蓋該第一金屬氧化物層的頂面以及側壁，並自該第一金屬氧化物層的該側壁向外延伸。
4. 如請求項1所述的逆變器，其中該第一半導體通道結構包括一第三金屬氧化物層，其中該第三金屬氧化物層與該第二金屬氧化物層屬於相同圖案化膜層。
5. 一種畫素電路，包括：一開關元件，電性連接至一掃描線以及一資料線；一逆變器，包括：一二極體；以及一開關薄膜電晶體，電性連接至該二極體，其中該二極體的一第一半導體通道結構的一第一通道區的載子遷移率大於該開關薄膜電晶體的一第二半導體通道結構的一第二通道區的載子遷移率； 一第一驅動電晶體，該第一驅動電晶體的一第一閘極電性連接該開關元件；以及一第二驅動電晶體，該第二驅動電晶體的一第二閘極透過該逆變器而電性連接該開關元件。
6. 如請求項5所述的畫素電路，其中該逆變器包括：該二極體，包括：該第一半導體通道結構；一第一電極，重疊且分離於該第一半導體通道結構的該第一通道區；以及一第二電極以及一第三電極，分別電性連接該第一半導體通道結構，其中該第二電極電性連接至該第一電極；以及該開關薄膜電晶體，包括：該第二半導體通道結構；一閘極，重疊且分離於該第二半導體通道結構的該第二通道區，其中該第一通道區的載子遷移率大於該第二通道區的載子遷移率；以及一汲極以及一源極，分別電性連接至該第二半導體通道結構，且該汲極電性連接至該二極體的該第三電極。
7. 如請求項5所述的畫素電路，更包括：一發光二極體，電性連接該第一驅動電晶體的一第一源極以及該第二驅動電晶體的一第二源極；一第一儲存電容，電性連接該第一驅動電晶體的該第一閘極 以及該第一驅動電晶體的該第一源極；以及一第二儲存電容，電性連接該第二驅動電晶體的該第二閘極以及該第二驅動電晶體的該第二源極。
8. 如請求項7所述的畫素電路，更包括：一重置電晶體，電性連接至該第一源極以及該第二源極。
9. 如請求項5所述的畫素電路，其中該第一驅動電晶體的一第一汲極電性連接至該第二驅動電晶體的一第二汲極。

Images