TWI685696B - 主動元件基板及其製造方法 - Google Patents

主動元件基板及其製造方法 Download PDF

Info

Publication number
TWI685696B
TWI685696B TW107134629A TW107134629A TWI685696B TW I685696 B TWI685696 B TW I685696B TW 107134629 A TW107134629 A TW 107134629A TW 107134629 A TW107134629 A TW 107134629A TW I685696 B TWI685696 B TW I685696B
Authority
TW
Taiwan
Prior art keywords
layer
gate
semiconductor channel
scan line
active device
Prior art date
Application number
TW107134629A
Other languages
English (en)
Other versions
TW202014768A (zh
Inventor
陳銘耀
黃國有
徐文義
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107134629A priority Critical patent/TWI685696B/zh
Priority to CN201811586721.XA priority patent/CN109686743B/zh
Priority to US16/543,626 priority patent/US11127808B2/en
Application granted granted Critical
Publication of TWI685696B publication Critical patent/TWI685696B/zh
Publication of TW202014768A publication Critical patent/TW202014768A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一種主動元件基板及其製造方法。主動元件基板包括基板、第一掃描線、第二掃描線、資料線、第一主動元件、第一畫素電極、第二主動元件以及第二畫素電極。第一主動元件包括第一半導體通道層、第一閘極、第一源極以及第一汲極。第一閘極電性連接第一掃描線。第一畫素電極電性連接第一汲極。第二主動元件包括第二半導體通道層、第二閘極以及第二汲極。第一半導體通道層連接第二半導體通道層的源極區。第一半導體通道層以及第二半導體通道層屬於同一膜層。第二閘極電性連接第二掃描線。第二畫素電極電性連接第二汲極。

Description

主動元件基板及其製造方法
本發明是有關於一種主動元件基板，且特別是有關於一種包括第一主動元件與第二主動元件的主動元件基板及其製造方法。
近年來隨著顯示科技的進步，顯示器解析度、電腦運算技術與網路速度的提升，帶動了擴增實境(Augmented Reality)與虛擬實境(Virtual Reality)的技術快速發展。尤其在工業4.0趨勢推波助瀾之下，在可預見的將來，擴增實境與虛擬實境技術將普遍應用於教育、物流、醫療、軍事和製造等層面。
擴增實境與虛擬實境應用所需的顯示面板主要裝載於頭戴式顯示裝置(Head-mounted Display)之內，提高顯示面板的畫面解析度可增進使用者沈浸感。因此，顯示面板解析度技術的提昇為擴增實境與虛擬實境應用可否加速推展之關鍵。
本發明提供一種主動元件基板，可以改善顯示面板的畫面解析度不足的問題。
本發明提供一種主動元件基板的製造方法，可以改善顯示面板的畫面解析度不足的問題。
本發明的至少一實施例提供一種主動元件基板，包括基板、第一掃描線、第二掃描線、資料線、第一主動元件、第一畫素電極、第二主動元件以及第二畫素電極。第一掃描線、第二掃描線與資料線設置於基板。第一主動元件包括第一半導體通道層、第一閘極、第一源極以及第一汲極。第一閘極重疊於第一半導體通道層，且電性連接第一掃描線。第一源極電性連接資料線與第一半導體通道層。第一汲極電性連接第一半導體通道層。第一畫素電極電性連接第一汲極。第二主動元件包括第二半導體通道層、第二閘極以及第二汲極。第一半導體通道層連接第二半導體通道層的源極區。第一半導體通道層以及第二半導體通道層屬於同一膜層。第二閘極重疊於第二半導體通道層，且電性連接第二掃描線。第二汲極電性連接第二半導體通道層。第二畫素電極電性連接第二汲極。
本發明的至少一實施例提供一種主動元件基板的製造方法，包括：提供基板；形成半導體層於基板上；形成閘極絕緣層於基板上；對半導體層進行處理製程，以形成第一半導體通道層以及第二半導體通道層，第一半導體通道層連接第二半導體通道層的源極區；形成第一掃描線、第二掃描線、第一閘極以及第二 閘極於閘極絕緣層上，第一閘極電性連接第一掃描線，第二閘極電性連接第二掃描線；形成層間介電層於第一掃描線、第二掃描線、第一閘極以及第二閘極上；形成第一源極、資料線、第一汲極以及第二汲極於層間介電層上，第一源極電性連接資料線與第一半導體通道層，第一汲極與第二汲極分別電性連接第一半導體通道層與第二半導體通道層；形成第一絕緣層於第一源極、第一汲極、第二汲極、資料線以及層間介電層上；形成第一畫素電極與第二畫素電極於第一絕緣層上，第一畫素電極與第二畫素電極分別電性連接第一汲極與第二汲極。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30、40、50、60、70、80、90‧‧‧主動元件基板
AA’、BB’、CC’、DD’‧‧‧剖面線
BL‧‧‧緩衝層
C1、C2、C3‧‧‧共通電極
CE‧‧‧電容電極
D1、D2、D3‧‧‧汲極
DL‧‧‧資料線
G1、G2、G3‧‧‧閘極
GI‧‧‧閘極絕緣層
H1、H2、H3、H4、OP1、OP2、OP3‧‧‧開口
I1、I2‧‧‧絕緣層
ILD‧‧‧層間介電層
IS1、IS2‧‧‧島狀結構
L1、L3‧‧‧導線
M1、M2‧‧‧金屬層
P1‧‧‧重摻雜區
P2‧‧‧輕摻雜區
P3‧‧‧主動區
PE1、PE2、PE3‧‧‧畫素電極
R1、R4、R7‧‧‧源極區
R2、R5、R8‧‧‧通道區
R3、R6、R9‧‧‧汲極區
RS1、RS2‧‧‧感光材料
S1‧‧‧源極
SB‧‧‧基板
SC‧‧‧半導體層
SC1、SC2、SC3‧‧‧半導體通道層
SL1、SL2、SL3‧‧‧掃描線
SM‧‧‧遮光層
T1、T2、T3‧‧‧主動元件
X1、X2‧‧‧延伸部
Y1、Y2‧‧‧分支部
Z1、Z2‧‧‧部分
圖1A~圖1F是依照本發明的一實施例的一種主動元件基板的製造方法的上視示意圖。
圖2是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
圖3是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
圖4是依照本發明的一實施例的一種主動元件基板的上視示意圖。
圖5是依照本發明的一實施例的一種主動元件基板的剖面示 意圖。
圖6A~圖6D是依照本發明的一實施例的一種主動元件基板的製造方法的上視示意圖。
圖7是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
圖8是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
圖9是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
圖10是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
圖11A~圖11G是依照本發明的一實施例的一種主動元件基板的製造方法的上視示意圖。
圖12是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
圖13是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
圖1A~圖1F是依照本發明的一實施例的一種主動元件基板的製造方法的上視示意圖。圖2是依照本發明的一實施例的一種主動元件基板的剖面示意圖。圖2對應於圖1F的剖面線AA’。
請參考圖1A與圖2，提供基板SB。基板SB之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。若使用導電材料或金屬時，則在基板SB上覆蓋一層絕緣 層(未繪示)，以避免短路問題。在一些實施例中，選擇性的形成遮光層SM於基板SB上。遮光層SM有助於改善主動元件基板漏電的問題。
請參考圖1B與圖2，形成半導體層SC於基板SB上。半導體層SC例如重疊於遮光層SM。在本實施例中，形成半導體層SC之前還會先形成緩衝層BL，緩衝層BL例如位於半導體層SC與遮光層SM之間，但本發明不以此為限。緩衝層BL的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層)、有機材料或其它合適的材料或上述之組合。
半導體層SC為單層或多層結構，其包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料(例如：銦鋅氧化物、銦鎵鋅氧化物或其它合適的材料或上述之組合)或其它合適的材料或含有摻雜物(dopant)於上述材料中或上述之組合。在本實施例中，半導體層SC是以多晶矽為例。
請參考圖1C、圖1D與圖2，形成閘極絕緣層GI於基板SB上。
形成第一金屬層M1於閘極絕緣層GI上。第一金屬層M1重疊於部分半導體層SC。以第一金屬層M1為罩幕，對半導體層SC進行重摻雜製程，以於半導體層SC中形成重摻雜區P1。
圖案化第一金屬層M1以形成第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2。第一掃描線SL1、第二 掃描線SL2、第一閘極G1以及第二閘極G2位於閘極絕緣層GI上，第一閘極G1電性連接第一掃描線SL1，第二閘極G2電性連接第二掃描線SL2。
在一些實施例中，選擇性地對半導體層SC進行輕摻雜製程。舉例來說，以第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2為罩幕，對半導體層SC進行輕摻雜製程，以於半導體層SC中形成輕摻雜區P2。
對半導體層SC進行處理製程，以形成第一半導體通道層SC1以及第二半導體通道層SC2。在一些實施例中，第一半導體通道層SC1以及第二半導體通道層SC2例如為P形摻雜的半導體材料或N形摻雜的半導體材料。在本實施例中，處理製程為圖1C的重摻雜製程，且對半導體層SC進行圖1C的重摻雜製程以及圖1D的輕摻雜製程以形成第一半導體通道層SC1以及第二半導體通道層SC2，但本發明不以此為限。在其他實施例中，半導體層SC的材料包括金屬氧化物，且處理製程為電漿處理製程。
第一半導體通道層SC1包括依序連接的源極區R1、通道區R2以及汲極區R3。第二半導體通道層SC2包括依序連接的源極區R4、通道區R5以及汲極區R6。
在本實施例中，通道區R2以及通道區R5有部分(重疊於第一閘極G1以及第二閘極G2的部分)屬於沒有接受過重摻雜製程與輕摻雜製程的主動區P3，主動區P3的兩側屬於輕摻雜區P2，輕摻雜區P2的兩側屬於重摻雜區P1。
第一閘極G1包括第一延伸部X1與第一分支部Y1。第一延伸部X1連接第一掃描線SL1。第一分支部Y1連接第一延伸部X1，且與第一延伸部X1之間具有夾角θ 1，夾角θ 1例如小於180度大於0度，於本實施例中，夾角為90度。第一延伸部X1與第一分支部Y1分別重疊於第一半導體通道層SC1，因此，通道區R2具有分開的兩個主動區P3，且分別重疊於第一延伸部X1與第一分支部Y1，因此可以減少漏電流問題。
第二閘極G2包括第二延伸部X2與第二分支部Y2。第二延伸部X2連接第二掃描線SL2。第二分支部Y2連接第二延伸部X2，且與第二延伸部X2之間具有夾角θ 2。第二延伸部X2與第二分支部Y2分別重疊於第二半導體通道層SC2，因此，通道區R5具有分開的兩個主動區P3，且分別重疊於第二延伸部X2與第二分支部Y2，因此可以減少漏電流問題。
源極區R1、汲極區R3、源極區R4以及汲極區R6接受過重摻雜製程，因此源極區R1、汲極區R3、源極區R4以及汲極區R6屬於重摻雜區P1。在一些實施例中，重摻雜區P1的摻雜濃度為1018~1020atom/cm3。在一些實施例中，重摻雜區P1的片電阻值
Figure 107134629-A0305-02-0010-1
104Ω/Square。
第一半導體通道層SC1的汲極區R3連接第二半導體通道層SC2的源極區R4。
請參考圖1E與圖2，形成層間介電層ILD於第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2上。
形成第一源極S1、資料線DL、第一汲極D1以及第二汲極D2於層間介電層ILD上。第一源極S1電性連接資料線DL與第一半導體通道層SC1，第一汲極D1與第二汲極D2分別電性連接第一半導體通道層SC1與第二半導體通道層SC2。在本實施例中，層間介電層ILD具有開口H1、開口H2以及開口H3，第一源極S1透過開口H1而與第一半導體通道層SC1的源極區R1電性連接，第一汲極D1與第二汲極D2透過開口H2以及開口H3分別電性連接第一半導體通道層SC1的汲極區R3與第二半導體通道層SC2的汲極區R6。
至此，第一主動元件T1與第二主動元件T2大致完成。第一主動元件T1與第二主動元件T2位於第一掃描線SL1與第二掃描線SL2之間。第一主動元件T1包括第一半導體通道層SC1、第一閘極G1、第一源極S1以及第一汲極D1。第一閘極G1重疊於第一半導體通道層SC1，且電性連接第一掃描線SL1。第一源極S1電性連接資料線DL與第一半導體通道層SC1。第一汲極D1電性連接第一半導體通道層SC1。第二主動元件T2包括第二半導體通道層SC2、第二閘極G2以及第二汲極D2。第一半導體通道層SC1連接第二半導體通道層SC2的源極區R4，其中第一半導體通道層SC1以及第二半導體通道層SC2屬於同一膜層。第二閘極G2重疊於第二半導體通道層SC2，且電性連接第二掃描線SL2。第二汲極D2電性連接第二半導體通道層SC2。
請參考圖1F與圖2，形成第一絕緣層I1於第一源極S1、 第一汲極D1、第二汲極D2、資料線DL以及層間介電層ILD上。形成第一共通電極C1以及第二共通電極C2於第一絕緣層I1上。
在本實施例中，選擇性的在形成第一共通電極C1以及第二共通電極C2之後形成第二絕緣層I2。形成第一畫素電極PE1與第二畫素電極PE2於第二絕緣層I2上，第一開口OP1以及第二開口OP2貫穿第一絕緣層I1與第二絕緣層I2。第一畫素電極PE1與第二畫素電極PE2分別透過第一開口OP1以及第二開口OP2而電性連接第一汲極D1與第二汲極D2。換句話說，本實施例是以共通電極位於基板SB與畫素電極之間的結構為例，但本發明不以此為限。在其他實施例中，畫素電極位於基板SB與共通電極之間。
至此，主動元件基板10大致完成。主動元件基板10包括基板SB、第一掃描線SL1、第二掃描線SL2、資料線DL、第一主動元件T1、第一共通電極C1、第二共通電極C2、第一畫素電極PE1、第二主動元件T2以及第二畫素電極PE2。
基於上述，第一主動元件T1的第一半導體通道層SC1連接第二主動元件T2的第二半導體通道層SC2，因此第一主動元件T1與第二主動元件T2皆可以藉由同一條資料線DL驅動。相較於每個主動元件皆連接至一條資料線的主動元件基板，本實施例的主動元件基板10可以使用較少的資料線，增加了第一主動元件T1與第二主動元件T2之設計空間，能提升畫素的開口率以及解析度的設計極限。
圖3是依照本發明的一實施例的一種主動元件基板的剖 面示意圖。在此必須說明的是，圖3的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3的主動元件基板20與圖2的主動元件基板10的主要差異在於：主動元件基板20的第一半導體通道層SC1與第二半導體通道層SC2的材料包括金屬氧化物。
在本實施例中，沒有對半導體層進行重摻雜製程以及輕摻雜製程，而是對半導體層SC進行電漿處理製程以形成第一半導體通道層SC1與第二半導體通道層SC2。
電漿處理製程例如是以第一閘極G1以及第二閘極G2為罩幕而進行。舉例來說，形成絕緣層以及導電材料層於半導體層SC上，接著蝕刻導電材料層以形成第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2，並蝕刻絕緣層以形成閘極絕緣層GI，閘極絕緣層GI暴露出半導體層SC，其中閘極絕緣層GI例如與第一閘極G1以及第二閘極G2對齊，接著以第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2為罩幕而對半導體層SC進行電漿處理製程。在其他實施例中，電漿處理製程是在形成第一閘極G1以及第二閘極G2之前進行，且電漿處理製程是以額外形成於半導體層SC上的遮罩圖案(未繪出)作為遮罩而進行。
第一半導體通道層SC1包括重疊於第一閘極G1的通道 區R2，以及分別位於通道區R2的兩側的源極區R1與汲極區R3。源極區R1與汲極區R3的電阻率小於通道區R2的電阻率。
第二半導體通道層SC2包括重疊於第二閘極G2的通道區R5，以及分別位於通道區R5的兩側的源極區R4與汲極區R6。源極區R4與汲極區R6的電阻率小於通道區R5的電阻率。
基於上述，第一主動元件T1的第一半導體通道層SC1連接第二主動元件T2的第二半導體通道層SC2，因此第一主動元件T1與第二主動元件T2皆可以藉由同一條資料線DL驅動。相較於每個主動元件皆連接至一條資料線的主動元件基板，本實施例的主動元件基板20可以使用較少的資料線，增加了第一主動元件T1與第二主動元件T2之設計空間，能提升畫素的開口率以及解析度的設計極限。
圖4是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖5是依照本發明的一實施例的一種主動元件基板的剖面示意圖。圖5對應於圖4的剖面線BB’。在此必須說明的是，圖4、圖5的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4的主動元件基板30與圖2的主動元件基板10的主要差異在於：主動元件基板30更包括第三掃描線SL3以及第三主動元件T3，其中第三主動元件T3包括第三半導體通道層SC3、 第三閘極G3以及第三汲極D3。
在本實施例中，圖案化第一金屬層M1以形成第一掃描線SL1、第二掃描線SL2、第三掃描線SL3、第一閘極G1、第二閘極G2以及第三閘極G3。第一掃描線SL1、第二掃描線SL2、第三掃描線SL3、第一閘極G1、第二閘極G2以及第三閘極G3於閘極絕緣層GI上，第一閘極G1電性連接第一掃描線SL1，第二閘極G2電性連接第二掃描線SL2，第三閘極G3電性連接第三掃描線SL3。
第一掃描線SL1、第二掃描線SL2、第三掃描線SL3各自包括互相平行的第一導線L1與第二導線L2。第一閘極G1、第二閘極G2以及第三閘極G3各自包括互相分離的第一部分Z1與第二部分Z2，第一部分Z1與第二部分Z2分別電性連接至第一導線L1與第二導線L2。
對半導體層SC進行處理製程，以形成第一半導體通道層SC1、第二半導體通道層SC2以及第三半導體通道層SC3，在本實施例中，處理製程例如類似於圖1C的重摻雜製程，且對半導體層SC進行類似於圖1C的重摻雜製程以及類似於圖1D的輕摻雜製程，以形成第一半導體通道層SC1、第二半導體通道層SC2以及第三半導體通道層SC3，但本發明不以此為限。在其他實施例中，半導體層SC的材料包括金屬氧化物，處理製程為電漿處理製程。在本實施例中，第一半導體通道層SC1、第二半導體通道層SC2以及第三半導體通道層SC3屬於同一膜層。第三半導體通道層SC3 包括依序連接的源極區R7、通道區R8以及汲極區R9。第三閘極G3重疊於第三半導體通道層SC3的通道區R8。
第一半導體通道層SC1、第二半導體通道層SC2以及第三半導體通道層SC3依序連接。舉例來說，第一半導體通道層SC1的汲極區R3連接第二半導體通道層SC2的源極區R4，第二半導體通道層SC2的汲極區R6連接第三半導體通道層SC3的源極區R7。
第三汲極D3透過開口H4電性連接第三半導體通道層SC3的汲極區R9。第三畫素電極PE3透過開口OP3電性連接第三汲極D3。第一共通電極C1、第二共通電極C2以及第三共通電極C3重疊於第一畫素電極PE1、第二畫素電極PE2與第三畫素電極PE3。
基於上述，第一主動元件T1的第一半導體通道層SC1連接第二主動元件T2的第二半導體通道層SC2，且第二主動元件T2的第二半導體通道層SC2連接第三主動元件T3的第三半導體通道層SC3，因此第一主動元件T1、第二主動元件T2與第三主動元件T3皆可以藉由同一條資料線DL驅動。相較於每個主動元件皆連接至一條資料線的主動元件基板，本實施例的主動元件基板30可以使用較少的資料線，增加了第一主動元件T1、第二主動元件T2與第三主動元件T3之設計空間，能提升畫素的開口率以及解析度的設計極限。
雖然在本實施例中是以三個主動元件的半導體通道層依 序連接為例，但本發明不以此為限。在其他實施例中，可以是超過三個主動元件的半導體通道層依序連接。
圖6A~圖6D是依照本發明的一實施例的一種主動元件基板的製造方法的上視示意圖。圖7是依照本發明的一實施例的一種主動元件基板的剖面示意圖。圖7對應於圖6D的剖面線CC’。
在此必須說明的是，圖6A~圖6D、圖7的實施例沿用圖1A~圖1F、圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖6A~圖6D之實施例與圖1A~圖1F之實施例的主要差異在於：在圖6A~圖6D之主動元件基板40的製造方法中，處理製程係在形成第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2於閘極絕緣層GI上之前進行。
圖6A延續圖1B的製造步驟，請參考圖6A與圖7，對半導體層SC進行處理製程，處理製程例如為重摻雜製程，以於半導體層SC中形成重摻雜區P1。
在本實施例中，例如是先於半導體層SC上形成遮罩圖案(未繪出)，以於半導體層SC中定義出欲形成重摻雜區P1的區域，接著再移除遮罩圖案。遮罩圖案可以是在閘極絕緣層GI之前形成，也可以是在閘極絕緣層GI之後形成，本發明並未特別限制。
請參考圖6B與圖7，形成第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2於閘極絕緣層GI上。第一閘 極G1以及第二閘極G2重疊於半導體層SC，且重疊的面積小於半導體層SC未接受重摻雜製程之面積。在形成第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2於閘極絕緣層GI上之後，以第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2為罩幕，對半導體層SC進行輕摻雜製程，以於半導體層SC中形成輕摻雜區P2。
在本實施例中，形成第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2於閘極絕緣層GI上的同時，會形成電容電極CE於閘極絕緣層GI上，換句話說，電容電極CE與第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2屬於同一膜層。電容電極CE的延伸方向、第一掃描線SL1的延伸方向以及第二掃描線SL2的延伸方向實質上相同，但本發明不以此為限。
在本實施例中，由於電容電極CE與第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2屬於同一膜層，且電容電極CE重疊於半導體層SC(也可以說電容電極CE重疊於第一半導體通道層SC1及/或第二半導體通道層SC2)，因此，輕摻雜製程是以電容電極CE與第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2為罩幕而進行。在本實施例中，電容電極CE可以與第一半導體通道層SC1及/或第二半導體通道層SC2構成電容。
請參考圖6C與圖7，形成層間介電層ILD於第一掃描線 SL1、第二掃描線SL2、第一閘極G1、第二閘極G2以及電容電極CE上。
形成第一源極S1、資料線DL、第一汲極D1以及第二汲極D2於層間介電層ILD上。第一源極S1電性連接資料線DL與第一半導體通道層SC1，第一汲極D1與第二汲極D2分別電性連接第一半導體通道層SC1與第二半導體通道層SC2。在本實施例中，層間介電層ILD具有開口H1、開口H2以及開口H3，第一源極S1透過開口H1而電性連接第一半導體通道層SC1的源極區R1，第一汲極D1與第二汲極D2透過開口H2以及開口H3分別電性連接第一半導體通道層SC1的汲極區R3與第二半導體通道層SC2的汲極區R6。
至此，第一主動元件T1與第二主動元件T2大致完成。
請參考圖6D與圖7，形成第一絕緣層I1於第一源極S1、第一汲極D1、第二汲極D2、資料線DL以及層間介電層ILD上。形成第一共通電極C1以及第二共通電極C2於第一絕緣層I1上。
在本實施例中，選擇性的在形成第一共通電極C1以及第二共通電極C2之後形成第二絕緣層I2。在形成第二絕緣層I2後形成第一畫素電極PE1與第二畫素電極PE2。第一畫素電極PE1與第二畫素電極PE2位於第二絕緣層I2上，第一開口OP1以及第二開口OP2貫穿第一絕緣層I1與第二絕緣層I2。換句話說，本實施例是以共通電極位於基板SB與畫素電極之間的結構為例，但本發明不以此為限。在其他實施例中，畫素電極位於基板SB與共通 電極之間。
至此，主動元件基板40大致完成。主動元件基板40包括基板SB、第一掃描線SL1、第二掃描線SL2、資料線DL、第一主動元件T1、第一共通電極C1、第二共通電極C2、第一畫素電極PE1、第二主動元件T2、第二畫素電極PE2以及電容電極CE。
基於上述，第一主動元件T1的第一半導體通道層SC1連接第二主動元件T2的第二半導體通道層SC2，因此第一主動元件T1與第二主動元件T2皆可以藉由同一條資料線DL驅動。相較於每個主動元件皆連接至一條資料線的主動元件基板，本實施例的主動元件基板40可以使用較少的資料線，增加了第一主動元件T1與第二主動元件T2之設計空間，能提升畫素的開口率以及解析度的設計極限。
圖8是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖8的實施例沿用圖7的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖8的主動元件基板50與圖7的主動元件基板40的主要差異在於：主動元件基板50的第一半導體通道層SC1與第二半導體通道層SC2的材料包括金屬氧化物。
在本實施例中，閘極絕緣層GI暴露出半導體層，閘極絕緣層GI例如與第一閘極G1、第二閘極G2以及電容電極CE對齊。 在本實施例中，沒有對半導體層進行重摻雜製程以及輕摻雜製程，而是對半導體層進行電漿處理製程以形成第一半導體通道層SC1與第二半導體通道層SC2。
在本實施例中，電漿處理製程例是以額外形成於半導體層SC上的遮罩圖案作為遮罩而進行。舉例來說，於形成第一閘極G1、第二閘極G2以及電容電極CE之前，先形成遮罩圖案於半導體層SC上以定義出欲進行電漿處理製程的區域(源極區R1、R4與汲極區R3、R6)，進行電漿處理製程後再形成第一閘極G1、第二閘極G2以及電容電極CE。前述之遮罩圖案例如於進行電漿處理製程之後移除前述之遮罩圖案。
第一半導體通道層SC1包括重疊於第一閘極G1的通道區R2，以及分別位於通道區R2的兩側的源極區R1與汲極區R3。源極區R1與汲極區R3的電阻率小於通道區R2的電阻率。
第二半導體通道層SC2包括重疊於第二閘極G2的通道區R5，以及分別位於通道區R5的兩側的源極區R4與汲極區R6。源極區R4與汲極區R6的電阻率小於通道區R5的電阻率。
基於上述，第一主動元件T1的第一半導體通道層SC1連接第二主動元件T2的第二半導體通道層SC2，因此第一主動元件T1與第二主動元件T2皆可以藉由同一條資料線DL驅動。相較於每個主動元件皆連接至一條資料線的主動元件基板，本實施例的主動元件基板50可以使用較少的資料線，增加了第一主動元件T1與第二主動元件T2之設計空間，能提升畫素的開口率以及 解析度的設計極限。
圖9是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖9的實施例沿用圖7的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖9的主動元件基板60與圖7的主動元件基板40的主要差異在於：第一汲極D1重疊於電容電極CE。
在本實施例中，電容電極CE除了可以與第一半導體通道層SC1及/或第二半導體通道層SC2構成電容之外，還可以與第一汲極D1構成電容。
基於上述，本實施例的電容電極CE可以提供較高的儲存電容。
圖10是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖10的實施例沿用圖8的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖10的主動元件基板70與圖8的主動元件基板50的主要差異在於：第一汲極D1重疊於電容電極CE。
在本實施例中，電容電極CE除了可以與第一半導體通道層SC1及/或第二半導體通道層SC2構成電容之外，還可以與第一 汲極D1構成電容。
基於上述，本實施例的電容電極CE可以提供較高的儲存電容。
圖11A~圖11G是依照本發明的一實施例的一種主動元件基板的製造方法的上視示意圖。圖12是依照本發明的一實施例的一種主動元件基板的剖面示意圖。圖12對應於圖11G的剖面線DD’。
在此必須說明的是，圖11A~圖11G、圖12的實施例沿用圖1A~圖1F、圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖11G、圖12之主動元件基板80與圖1F、圖2之主動元件基板10的主要差異在於：主動元件基板80更包括第一島狀結構IS1以及第二島狀結構IS2。
圖11A延續圖1D的製造步驟，請參考圖11A與圖12，形成層間介電層ILD於第一掃描線SL1、第二掃描線SL2、第一閘極G1以及第二閘極G2上。層間介電層ILD具有開口H1、開口H2以及開口H3。形成第二金屬層M2於層間介電層ILD上。
請參考圖11B、圖11C，形成第一感光材料RS1於第二金屬層M2上，圖案化第一感光材料RS1，接著固化所述圖案化的第一感光材料RS1以形成第一島狀結構IS1以及第二島狀結構IS2 於第二金屬層M2上。換句話說，第一島狀結構IS1以及第二島狀結構IS2的材料包括固化的感光材料。第一島狀結構IS1以及第二島狀結構IS2分別對應開口H2以及開口H3設置。
請參考圖11D與圖12，形成圖案化的第二感光材料RS2於第二金屬層M2上。圖案化的第二感光材料RS2對應開口H1設置。在本實施例中，第一島狀結構IS1以及第二島狀結構IS2的固化程度例如大於圖案化的第二感光材料RS2的固化程度，因此，在形成圖案化的第二感光材料RS2的製程中(例如顯影製程)，第一島狀結構IS1以及第二島狀結構IS2比較不容易受到損傷。
請參考圖11E、11F與圖12，以圖案化的第二感光材料RS2、第一島狀結構IS1以及第二島狀結構IS2為罩幕圖案化第二金屬層M2以形成第一源極S1、資料線DL、第一汲極D1以及第二汲極D2。第一源極S1透過開口H1而電性連接第一半導體通道層SC1的源極區R1，第一汲極D1與第二汲極D2透過開口H2以及開口H3分別電性連接第一半導體通道層SC1的汲極區R3與第二半導體通道層SC2的汲極區R6。第一島狀結構IS1以及第二島狀結構IS2分別位於第一汲極D1以及第二汲極D2上方，圖案化的第二感光材料RS2位於資料線DL上方。第一島狀結構IS1於基板SB之垂直投影面積和第一汲極D1於基板SB之垂直投影面積實質相同，第二島狀結構IS2於基板SB之垂直投影面積和第二汲極D2於基板SB之垂直投影面積實質相同，圖案化的第二感光 材料RS2於基板SB之垂直投影面積和資料線DL於基板SB之垂直投影面積實質相同。
移除(或剝離)圖案化的第二感光材料RS2。在本實施例中，第一島狀結構IS1以及第二島狀結構IS2的固化程度例如大於圖案化的第二感光材料RS2的固化程度，在移除圖案化的第二感光材料RS2後，第一島狀結構IS1以及第二島狀結構IS2會殘留下來。
在本實施例中，形成第一島狀結構IS1、第二島狀結構IS2以及圖案化的第二感光材料RS2的製程包括了兩次圖案化製程，因此可以提升形成第一源極S1、資料線DL、第一汲極D1以及第二汲極D2之製程的解析極限，換句話說，第一源極S1、資料線DL、第一汲極D1以及第二汲極D2之間的距離可以較小。
請參考圖11G與圖12，形成第一絕緣層I1於第一源極S1、第一汲極D1、第二汲極D2、資料線DL、層間介電層ILD、第一島狀結構IS1以及第二島狀結構IS2上。第一絕緣層I1覆蓋第一島狀結構IS1、第二島狀結構IS2以及資料線DL。
形成第一共通電極C1以及第二共通電極C2於第一絕緣層I1上。
在本實施例中，選擇性的在形成第一共通電極C1以及第二共通電極C2之後形成第二絕緣層I2。在形成第二絕緣層I2之後形成第一畫素電極PE1與第二畫素電極PE2，第一畫素電極PE1透過第一開口OP1而電性連接第一汲極D1，第二畫素電極PE2 透過第二開口OP2而電性連接第二汲極D2。第一開口OP1貫穿第一島狀結構IS1與第一絕緣層I1，第二開口OP2貫穿第二島狀結構IS2與第一絕緣層I1。換句話說，本實施例是以共通電極位於基板SB與畫素電極之間的結構為例，但本發明不以此為限。在其他實施例中，畫素電極位於基板SB與共通電極之間。
至此，主動元件基板80大致完成。主動元件基板80包括基板SB、第一掃描線SL1、第二掃描線SL2、資料線DL、第一主動元件T1、第一畫素電極PE1、第二主動元件T2、第二畫素電極PE2、第一島狀結構IS1以及第二島狀結構IS2。
基於上述，第一主動元件T1的第一半導體通道層SC1連接第二主動元件T2的第二半導體通道層SC2，因此第一主動元件T1與第二主動元件T2皆可以藉由同一條資料線DL驅動。相較於每個主動元件皆連接至一條資料線的主動元件基板，本實施例的主動元件基板80可以使用較少的資料線，增加了第一主動元件T1與第二主動元件T2之設計空間，能提升畫素的開口率以及解析度的設計極限。
圖13是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖13的實施例沿用圖12的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖13的主動元件基板90與圖12的主動元件基板80的 主要差異在於：主動元件基板90的第一半導體通道層SC1與第二半導體通道層SC2的材料包括金屬氧化物。
在本實施例中，沒有對半導體層進行重摻雜製程以及輕摻雜製程，而是對半導體層進行電漿處理製程以形成第一半導體通道層SC1與第二半導體通道層SC2。
第一半導體通道層SC1包括重疊於第一閘極G1的通道區R2，以及分別位於通道區R2的兩側的源極區R1與汲極區R3。源極區R1與汲極區R3的電阻率小於通道區R2的電阻率。
第二半導體通道層SC2包括重疊於第二閘極G2的通道區R5，以及分別位於通道區R5的兩側的源極區R4與汲極區R6。源極區R4與汲極區R6的電阻率小於通道區R5的電阻率。
基於上述，第一主動元件T1的第一半導體通道層SC1連接第二主動元件T2的第二半導體通道層SC2，因此第一主動元件T1與第二主動元件T2皆可以藉由同一條資料線DL驅動。相較於每個主動元件皆連接至一條資料線的主動元件基板，本實施例的主動元件基板90可以使用較少的資料線，增加了第一主動元件T1與第二主動元件T2之設計空間，能提升畫素的開口率以及解析度的設計極限。
綜上所述，本發明的第一主動元件與第二主動元件皆可以藉由同一條資料線驅動。相較於每個主動元件皆連接至一條資料線的主動元件基板，本發明的主動元件基板可以使用較少的資料線，增加了第一主動元件與第二主動元件之設計空間，能提升 畫素的開口率以及解析度的設計極限。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧主動元件基板
AA’‧‧‧剖面線
BL‧‧‧緩衝層
C1、C2‧‧‧共通電極
D1、D2‧‧‧汲極
G1、G2‧‧‧閘極
GI‧‧‧閘極絕緣層
H1、H2、H3、OP1、OP2‧‧‧開口
I1‧‧‧第一絕緣層
I2‧‧‧第二絕緣層
ILD‧‧‧層間介電層
P1‧‧‧重摻雜區
P2‧‧‧輕摻雜區
P3‧‧‧主動區
PE1、PE2‧‧‧畫素電極
R1、R4‧‧‧源極區
R2、R5‧‧‧通道區
R3、R6‧‧‧汲極區
S1‧‧‧源極
SB‧‧‧基板
SC‧‧‧半導體層
SC1、SC2‧‧‧半導體通道層
SM‧‧‧遮光層
T1、T2‧‧‧主動元件
X1、X2‧‧‧延伸部
Y1、Y2‧‧‧分支部

Claims (19)

  1. 一種主動元件基板，包括：一基板；一第一掃描線、一第二掃描線與一資料線設置於該基板；一第一主動元件，包括：一第一半導體通道層；一第一閘極，重疊於該第一半導體通道層，且電性連接該第一掃描線；一第一源極，電性連接該資料線與該第一半導體通道層；以及一第一汲極，電性連接該第一半導體通道層；一第一畫素電極，電性連接該第一汲極；一第二主動元件，包括：一第二半導體通道層，該第一半導體通道層連接該第二半導體通道層的一源極區，其中該第一半導體通道層以及該第二半導體通道層屬於同一膜層；一第二閘極，重疊於該第二半導體通道層，且電性連接該第二掃描線；以及一第二汲極，電性連接該第二半導體通道層；以及一第二畫素電極，電性連接該第二汲極。
  2. 如申請專利範圍第1項所述的主動元件基板，更包括：一第三掃描線；以及 一第三主動元件，包括：一第三半導體通道層，該第二半導體通道層連接該第三半導體通道層的一源極區，其中該第一半導體通道層、該第二半導體通道層以及該第三半導體通道層依序連接，且該第一半導體通道層、該第二半導體通道層以及該第三半導體通道層屬於同一膜層；一第三閘極，重疊於該第三半導體通道層，且電性連接該第三掃描線；以及一第三汲極，電性連接該第三半導體通道層；以及一第三畫素電極，電性連接該第三汲極。
  3. 如申請專利範圍第1項所述的主動元件基板，更包括：一電容電極，重疊於該第一半導體通道層。
  4. 如申請專利範圍第3項所述的主動元件基板，其中該第一汲極重疊於該電容電極。
  5. 如申請專利範圍第3項所述的主動元件基板，其中該電容電極的延伸方向、該第一掃描線的延伸方向以及該第二掃描線的延伸方向實質上相同。
  6. 如申請專利範圍第1項所述的主動元件基板，更包括：一第一島狀結構，位於該第一汲極上；一第二島狀結構，位於該第二汲極上；以及一第一絕緣層，覆蓋該第一島狀結構、該第二島狀結構以及該資料線，其中該第一畫素電極透過一第一開口而電性連接該第一 汲極，該第二畫素電極透過一第二開口而電性連接該第二汲極，且該第一開口貫穿該第一島狀結構與該第一絕緣層，該第二開口貫穿該第二島狀結構與該第一絕緣層。
  7. 如申請專利範圍第6項所述的主動元件基板，其中該第一島狀結構與該第二島狀結構的材料包括固化的感光材料。
  8. 如申請專利範圍第6項所述的主動元件基板，其中該第一島狀結構於該基板之垂直投影面積和該第一汲極於該基板之垂直投影面積實質相同。
  9. 如申請專利範圍第6項所述的主動元件基板，更包括：一第一共通電極，位於該第一絕緣層上；一第二共通電極，位於該第一絕緣層上；以及一第二絕緣層，位於該第一共通電極、該第二共通電極以及該第一絕緣層上，且該第一畫素電極與該第二畫素電極位於該第二絕緣層上，其中該第一開口與該第二開口貫穿該第二絕緣層。
  10. 如申請專利範圍第1項所述的主動元件基板，其中該第一主動元件與該第二主動元件位於該第一掃描線與該第二掃描線之間。
  11. 如申請專利範圍第1項所述的主動元件基板，其中該第一閘極包括：一第一延伸部，連接該第一掃描線；以及 一第一分支部，連接該第一延伸部，且與該第一延伸部之間具有夾角，其中該第一延伸部與該第一分支部分別重疊於該第一半導體通道層。
  12. 如申請專利範圍第2項所述的主動元件基板，其中該第一掃描線包括互相平行的一第一導線與一第二導線，該第一閘極包括互相分離的一第一部分與一第二部分，該第一部分與該第二部分分別電性連接至該第一導線與該第二導線。
  13. 一種主動元件基板的製造方法，包括：提供一基板；形成一半導體層於該基板上；形成一閘極絕緣層於該半導體層上；對該半導體層進行一處理製程，以形成一第一半導體通道層以及一第二半導體通道層，該第一半導體通道層連接該第二半導體通道層的一源極區；形成一第一掃描線、一第二掃描線、一第一閘極以及一第二閘極於該閘極絕緣層上，該第一閘極電性連接該第一掃描線，該第二閘極電性連接該第二掃描線；形成一層間介電層於該第一掃描線、該第二掃描線、該第一閘極以及該第二閘極上；形成一第一源極、一資料線、一第一汲極以及一第二汲極於該層間介電層上，該第一源極電性連接該資料線與該第一半導體通道層，該第一汲極與該第二汲極分別電性連接該第一半導體通道 層與該第二半導體通道層；形成一第一絕緣層於該第一源極、該第一汲極、該第二汲極、該資料線以及該層間介電層上；形成一第一畫素電極與一第二畫素電極於該第一絕緣層上，該第一畫素電極與該第二畫素電極分別電性連接該第一汲極與該第二汲極。
  14. 如申請專利範圍第13項所述的主動元件基板的製造方法，其中上述形成該第一掃描線、該第二掃描線、該第一閘極以及該第二閘極於該閘極絕緣層上之步驟包括：形成一第一金屬層於該閘極絕緣層上；以及圖案化該第一金屬層以形成該第一掃描線、該第二掃描線、該第一閘極以及該第二閘極；其中上述處理製程包括：以該第一金屬層為罩幕，對該半導體層進行一重摻雜製程；以及以該第一掃描線、該第二掃描線、該第一閘極以及該第二閘極為罩幕，對該半導體層進行一輕摻雜製程。
  15. 如申請專利範圍第13項所述的主動元件基板的製造方法，更包括：形成一電容電極於該閘極絕緣層上。
  16. 如申請專利範圍第15項所述的主動元件基板的製造方法，其中該處理製程係在上述形成該第一掃描線、該第二掃描線、該第一閘極以及該第二閘極於該閘極絕緣層上之前進行，該處理製程為一重摻雜製程；以及在形成該第一掃描線、該第二掃描線、該第一閘極以及該第二閘極於該閘極絕緣層上之後，以該第一掃描線、該第二掃描線、該第一閘極以及該第二閘極以及該電容電極為罩幕，對該半導體層進行一輕摻雜製程。
  17. 如申請專利範圍第13項所述的主動元件基板的製造方法，其中該處理製程為一電漿處理製程。
  18. 如申請專利範圍第13項所述的主動元件基板的製造方法，其中上述形成該第一源極、該資料線、該第一汲極以及該第二汲極於該層間介電層上之步驟包括：形成一第二金屬層於該層間介電層上；形成一第一島狀結構以及一第二島狀結構於該第二金屬層上；以及圖案化該第二金屬層以形成該第一源極、該資料線、該第一汲極以及該第二汲極，其中該第一島狀結構以及該第二島狀結構分別位於該第一汲極以及該第二汲極上方。
  19. 如申請專利範圍第13項所述的主動元件基板的製造方法，更包括： 形成一第一共通電極以及一第二共通電極於該第一絕緣層上；以及形成一第二絕緣層於該第一絕緣層、該第一共通電極以及該第二共通電極上，且該第一畫素電極與該第二畫素電極位於該第二絕緣層上。
TW107134629A 2018-10-01 2018-10-01 主動元件基板及其製造方法 TWI685696B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107134629A TWI685696B (zh) 2018-10-01 2018-10-01 主動元件基板及其製造方法
CN201811586721.XA CN109686743B (zh) 2018-10-01 2018-12-25 主动元件基板及其制造方法
US16/543,626 US11127808B2 (en) 2018-10-01 2019-08-19 Active device substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107134629A TWI685696B (zh) 2018-10-01 2018-10-01 主動元件基板及其製造方法

Publications (2)

Publication Number Publication Date
TWI685696B true TWI685696B (zh) 2020-02-21
TW202014768A TW202014768A (zh) 2020-04-16

Family

ID=66189141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134629A TWI685696B (zh) 2018-10-01 2018-10-01 主動元件基板及其製造方法

Country Status (3)

Country Link
US (1) US11127808B2 (zh)
CN (1) CN109686743B (zh)
TW (1) TWI685696B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699753B (zh) * 2019-05-21 2020-07-21 友達光電股份有限公司 主動元件基板及其驅動方法
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130200404A1 (en) * 2012-02-07 2013-08-08 Samsung Display Co., Ltd. Thin film transistor display panel and method of manufacturing the same
US20140252364A1 (en) * 2009-10-16 2014-09-11 Samsung Display Co., Ltd. Thin film transistor array panel
TW201710755A (zh) * 2015-09-01 2017-03-16 友達光電股份有限公司 主動元件陣列基板
TW201725436A (zh) * 2016-01-08 2017-07-16 友達光電股份有限公司 畫素結構及顯示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
CN100430799C (zh) * 2006-12-04 2008-11-05 友达光电股份有限公司 彩色滤光基板及液晶显示面板的像素结构
CN101369082B (zh) * 2008-10-16 2010-06-09 友达光电股份有限公司 像素阵列、驱动像素阵列的方法及显示面板
TWI453830B (zh) * 2010-08-16 2014-09-21 Au Optronics Corp 薄膜電晶體、薄膜電晶體的製造方法以及畫素結構
KR20150043073A (ko) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
KR102426691B1 (ko) * 2015-02-05 2022-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105679769A (zh) 2016-01-27 2016-06-15 深圳市华星光电技术有限公司 一种tft基板、显示装置以及制造方法
CN105762196B (zh) 2016-05-16 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
TWI637624B (zh) * 2017-05-09 2018-10-01 友達光電股份有限公司 畫素陣列

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140252364A1 (en) * 2009-10-16 2014-09-11 Samsung Display Co., Ltd. Thin film transistor array panel
US20130200404A1 (en) * 2012-02-07 2013-08-08 Samsung Display Co., Ltd. Thin film transistor display panel and method of manufacturing the same
TW201710755A (zh) * 2015-09-01 2017-03-16 友達光電股份有限公司 主動元件陣列基板
TW201725436A (zh) * 2016-01-08 2017-07-16 友達光電股份有限公司 畫素結構及顯示面板

Also Published As

Publication number Publication date
US20200105857A1 (en) 2020-04-02
CN109686743B (zh) 2021-01-15
US11127808B2 (en) 2021-09-21
TW202014768A (zh) 2020-04-16
CN109686743A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
CN103579227B (zh) 薄膜晶体管基板及其制造方法
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN105702623B (zh) Tft阵列基板的制作方法
CN109273409A (zh) 一种显示面板、其制作方法及显示装置
US20170271368A1 (en) Display substrate, manufacturing method for the same, and display device
US11121226B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
US9276014B2 (en) Array substrate and method of fabricating the same, and liquid crystal display device
US20210183912A1 (en) Manufacturing method of tft array substrate
WO2016165517A1 (zh) 阵列基板及其制作方法和显示面板
TWI464787B (zh) 邊緣電場切換型液晶顯示面板之陣列基板及其製作方法
TWI685696B (zh) 主動元件基板及其製造方法
WO2018077065A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示面板
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
CN105932176B (zh) 像素结构与其制造方法
TWI497689B (zh) 半導體元件及其製造方法
CN111312726B (zh) 一种阵列基板、其制作方法及显示装置
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
CN110197831B (zh) 一种阵列基板及其制作方法和显示面板
CN112259556A (zh) 阵列基板及其制备方法
US10957721B1 (en) Manufacturing method for CMOS LTPS TFT substrate
WO2018090496A1 (zh) 一种阵列基板及其制备方法、液晶显示面板
TW201642478A (zh) 薄膜電晶體的製造方法
US10777686B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display panel
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置