TWI637624B

TWI637624B - 畫素陣列

Info

Publication number: TWI637624B
Application number: TW106115224A
Authority: TW
Inventors: 翁嘉鴻; 徐雅玲; 廖烝賢
Original assignee: 友達光電股份有限公司
Priority date: 2017-05-09
Filing date: 2017-05-09
Publication date: 2018-10-01
Also published as: TW201902195A; CN107290910B; US10598992B2; US10901269B2; US20200166788A1; US20180329241A1; CN107290910A

Abstract

一種畫素陣列，包括第一共用線、第一導電線、第一連接線、第二共用線、第二導電線、第三共用線以及第一連接結構。第一共用線位於第一掃描線的第一側。第一導電線包括第一延伸部以及第二延伸部。第一連接線跨越第一掃描線，以將第一延伸部和第二延伸部電性連接。第二共用線位於第二掃描線的第一側。第二導電線包括第三延伸部以及第四延伸部。第一連接結構電性連接第二共用線與第三共用線。

Description

畫素陣列

本發明是有關於一種畫素陣列，且特別是有關於一種具有連接線的畫素陣列。

液晶顯示裝置通常具有上下兩片基板，上層基板上具有電極膜，下層基板上則有共通電極，而液晶介質位於電極膜以及共通電極之間。在現有技術中，電極膜與共通電極連接到同樣的共通電壓，因此當液晶顯示裝置中的畫素結構故障時，令畫素電極與共通電極短路，即能使故障的畫素結構變成暗點。

然而，由於電極膜與共通電極都連接至相同的電壓，無法對液晶介質提供足夠的電壓差，限制了液晶顯示裝置的穿透率。因此，目前亟需一種能解決上述問題的方法。

本發明提供一種畫素陣列，能有效提高液晶顯示裝置的穿透率。

本發明的一種畫素陣列包括第一掃描線、第二掃描線、第一資料線、第二資料線、第一畫素電極、第二畫素電極、第三畫素電極、第四畫素電極、第一開關元件、第二開關元件、第三開關元件、第四開關元件、第一共用線、第二共用線、第一導電線、第二導電線、第一連接線、第三共用線以及第一連接結構。第一資料線以及第二資料線分別與第一掃描線和第二掃描線交錯設置。第一畫素電極以及第二畫素電極分別配置於第一掃描線的第一側與第一掃描線的第二側。第一開關元件和第一掃描線以及第一資料線以及第一畫素電極電性連接。第二開關元件與第二畫素電極電性連接。第一共用線位於第一掃描線的第一側。第一導電線包括第一延伸部以及第二延伸部，其中第一延伸部位於第一掃描線的第一側，第二延伸部位於第一掃描線的第二側。第一連接線跨越第一掃描線，以將第一延伸部和第二延伸部電性連接。第三畫素電極以及第四畫素電極分別配置於第二掃描線的第一側與第二掃描線的第二側。第三開關元件和第二掃描線以及第二資料線以及第三畫素電極電性連接。第四開關元件與第四畫素電極電性連接。第二共用線位於第二掃描線的第一側。第二導電線包括第三延伸部以及第四延伸部，其中第三延伸部位於第二掃描線的第一側，第四延伸部位於第二掃描線的第二側。第一連接結構電性連接第二共用線與第三共用線。第一共用線、第二共用線以及第三共用線電性連接到第一電壓，且第一導電線與第二導電線電性連接到第二電壓。

本發明的一種畫素陣列包括掃描線、資料線、第一畫素電極、第二畫素電極、第一開關元件、第二開關元件、第一共用線、第一導電線、連接線以及第三共用線。資料線與掃描線交錯設置。第一畫素電極以及第二畫素電極分別配置於掃描線的第一側與掃描線的第二側。第一開關元件和掃描線、資料線以及第一畫素電極電性連接。第二開關元件與第二畫素電極電性連接。第一共用線位於掃描線的第一側。第一導電線包括第一延伸部以及第二延伸部，其中第一延伸部位於掃描線的第一側，以及第二延伸部位於掃描線的第二側。連接線跨越掃描線，以將第一延伸部與第二延伸部電性連接。第三共用線包括第三延伸部以及第四延伸部，其中第三延伸部沿著掃描線的延伸方向延伸，第四延伸部設置於資料線上，且第四延伸部與第三延伸部相連接。第一共用線以及第三共用線電性連接到第一電壓，第一導電線電性連接到第二電壓。

基於上述，由於第一導電線與第二導電線施加有與第一電壓不同的第二電壓，利用第一電壓與第二電壓的電壓差，使液晶顯示裝置的穿透率能大幅提高。此外當畫素單元有損壞時，可以藉由第一共用線、第二共用線或第三共用線進行修補而暗點化。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、20‧‧‧畫素陣列

100、200、300、400、500、600、700‧‧‧畫素單元

110、310‧‧‧第一導電線

112、312‧‧‧第一延伸部

114、314‧‧‧第二延伸部

116、316‧‧‧第一分支部

216、416‧‧‧第二分支部

516、616‧‧‧第三分支部

120、320‧‧‧第一共用線

140、340‧‧‧第一連接線

540‧‧‧第二連接線

150‧‧‧導電層

210、410‧‧‧第二導電線

220、420‧‧‧第二共用線

322、422‧‧‧主幹部

324A、324B、424A、424B‧‧‧支幹部

510、610‧‧‧第三導電線

CL1、CL4‧‧‧第三共用線

CL2‧‧‧第五共用線

CL3‧‧‧第六共用線

CL4A‧‧‧第三延伸部

CL4B‧‧‧第四延伸部

PE1、PE2、PE3、PE4、PE5、PE6‧‧‧畫素電極

TFT1、TFT2、TFT3、TFT4、TFT5、TFT6‧‧‧開關元件

ST1、ST2‧‧‧分享元件

S1、S2、S3、S4、SS1、SS2‧‧‧源極

D1、D2、D3、D4、SD1、SD2‧‧‧汲極

G1、G2、G3、G4、SG1、SG2‧‧‧閘極

SM1、SM2、SM3、SM4、SSM1、SSM2‧‧‧半導體層

C1、C2、C3、C4、C5、C6、C7、C8‧‧‧接觸窗

CS1、CS2‧‧‧第一連接結構

CS3‧‧‧第二連接結構

OP1‧‧‧凹槽

DR1、DR2、DR3、DR4‧‧‧延伸方向

SL1、SL2、SL3‧‧‧掃描線

DL1、DL2、DL3‧‧‧資料線

PV1、PV2‧‧‧絕緣層

BS‧‧‧基板

W1、W3、W5‧‧‧第一側

W2、W4、W6‧‧‧第二側

圖1A是依照本發明的一實施例的一種畫素陣列中的一種畫素單元的上視示意圖。

圖1B是沿圖1A剖線AA’的剖面示意圖。

圖1C是沿圖1A剖線BB’的剖面示意圖。

圖1D是依照本發明的一實施例的一種畫素陣列中的另一種畫素單元的上視示意圖。

圖1E是沿圖1D剖線CC’的剖面示意圖。

圖2A是依照本發明的另一實施例的一種畫素陣列中的一種畫素單元的上視示意圖。

圖2B是依照本發明的另一實施例的一種畫素陣列中的另一種畫素單元的上視示意圖。

圖3是依照本發明的又一實施例的一種畫素陣列的上視示意圖。

圖4是依照本發明的再一實施例的一種畫素陣列的上視示意圖。

圖5是依照本發明的更一實施例的一種畫素陣列中的一種畫素單元的上視示意圖。

圖1A是依照本發明的一實施例的一種畫素陣列中的一種畫素單元的上視示意圖。圖1B是沿圖1A剖線AA’的剖面示意圖。圖1C是沿圖1A剖線BB’的剖面示意圖。圖1D是依照本發明的一實施例的一種畫素陣列中的另一種畫素單元的上視示意圖。圖1E是沿圖1D剖線CC’的剖面示意圖。

請參考圖1A~圖1E，本實施例的畫素陣列包括畫素單元100以及畫素單元200。在一實施例中，畫素單元100以及畫素單元200形成於基板BS上。

在畫素單元100中，第一資料線DL1與第一掃描線SL1交錯設置。第一畫素電極PE1以及第二畫素電極PE2分別配置於第一掃描線SL1的第一側W1與第二側W2，在一實施例中，第一畫素電極PE1以及第二畫素電極PE2分別配置於第一掃描線SL1的上側與下側。

請同時參考圖1A、圖1B與圖1C，第一開關元件TFT1和第一掃描線SL1、第一資料線DL1以及第一畫素電極PE1電性連接。第一開關元件TFT1包括閘極G1、半導體層SM1、源極S1以及汲極D1。閘極G1與第一掃描線SL1電性連接，源極S1與第一資料線DL1電性連接，第一畫素電極PE1透過接觸窗C1而與汲極D1電性連接。至少部分半導體層SM1位於閘極G1與源極S1以及汲極D1之間。第二開關元件TFT2與第二畫素電極PE2電性連接。第二開關元件TFT2包括閘極G2、半導體層SM2、源極S2以及汲極D2。在一實施例中，閘極G2與第一掃描線SL1電性連接，源極S2與第一資料線DL1電性連接，第二畫素電極PE2透過接觸窗C2而與汲極D2電性連接。至少部分半導體層SM2位於閘極G2與源極S2以及汲極D2之間。在一實施例中，第二開關元件TFT2的源極S2可以與源極S1電性連接；更詳而言之，第二開關元件TFT2的閘極G2電性連接至第一掃描線SL1，且第二開關元件TFT2的源極S2藉由第一開關元件TFT1而電性連接至第一資料線DL1。

在本實施例中，接觸窗C1位於汲極D1以及第一共用線120上，汲極D1與第一共用線120之間夾有絕緣層PV1，第一畫素電極PE1與汲極D1之間夾有絕緣層PV2，而接觸窗C1位於絕緣層PV2中。部分第一畫素電極PE1填入接觸窗C1而與汲極D1電性連接。

第一分享元件ST1包括閘極SG1、半導體層SSM1、源極SS1以及汲極SD1。源極SS1透過接觸窗C2而電性連接至第二畫素電極PE2，第一分享元件ST1的源極SS1電性連接至第二開關元件TFT2的汲極D2。第一分享元件ST1的汲極SD1透過接觸窗C3而與第一導電線110電性連接。第一分享元件ST1的閘極SG1電性連接至第一掃描線SL1。至少部分半導體層SSM1位於閘極SG1與源極SS1以及汲極SD1之間。

第一導電線110包括第一延伸部112以及第二延伸部114，其中第一延伸部112位於第一掃描線SL1的第一側W1，第二延伸部114位於第一掃描線SL1的第二側W2，且第一延伸部112與第二延伸部114在第一掃描線SL1的位置結構上分離。在一實施例中，第一延伸部112與第一掃描線SL1之間還夾有第一共用線120，然而本發明不以此為限。在其他實施例中，第一共用線 120可以位於第二延伸部114與第一掃描線SL1之間。

第一延伸部112與第二延伸部114沿著第一資料線DL1的延伸方向DR1延伸。在一實施例中，第一導電線110還包括沿著第一掃描線SL1的延伸方向DR2延伸的第一分支部116。在本實施例中，第一分支部116位於第一掃描線SL1的第二側W2，並與第二延伸部114連接，然而本發明不以此為限。在其他實施例中，第一分支部116位於第一掃描線SL1的第一側W1，並與第一延伸部112連接。

第一連接線140跨越第一掃描線SL1，以將第一延伸部112和第二延伸部114電性連接。在一實施例中，第一連接線140跨越第一掃描線SL1以及第一共用線120而將第一延伸部112和第二延伸部114電性連接。在一實施例中，第一連接線140的其中一端透過接觸窗C3而與第一導電線110的第二延伸部114電性連接，第一連接線140的另一端透過接觸窗C4而與第一導電線110的第一延伸部112電性連接。在一實施例中，第一連接線140位於黑矩陣(未繪示)的下方。

接觸窗C4位於第一延伸部112上，第一延伸部112與第一連接線140之間夾有絕緣層PV1，接觸窗C4位於絕緣層PV1中。導電層150填入接觸窗C4而將第一連接線140與第一導電線110的第一延伸部112電性連接。在一實施例中，導電層150與第一畫素電極PE1屬於同一膜層。

接觸窗C3位於第二延伸部114上，第二延伸部114與第一連接線140之間夾有絕緣層PV1，接觸窗C3位於絕緣層PV1中。導電層150填入接觸窗C3而將第一連接線140與第一導電線110的第二延伸部114電性連接。在一實施例中，導電層150與第二畫素電極PE2屬於同一膜層。在一實施例中，填入接觸窗C3的導電層150與填入接觸窗C4的導電層150分離。

在一實施例中，第三共用線CL1的延伸方向與第一資料線DL1的延伸方向DR1相同。在本實施例中，第三共用線CL1位於第一資料線DL1上，且至少覆蓋部分的第一資料線DL1，然而本發明不以此為限。

在一實施例中，第一共用線120位於第一掃描線SL1的第一側W1。第一共用線120包括凹槽OP1，且至少部分的第一導電線110的第一延伸部112位於凹槽OP1內。換言之，在基板BS的一垂直投影方向上，至少部分的第一延伸部112是與第一共用線120的凹槽OP1的容置空間重疊。

請同時參考圖1D與圖1E，在畫素單元200中，第二資料線DL2與第二掃描線SL2交錯設置。在一實施例中，畫素單元200的第二掃描線SL2與畫素單元100的第一掃描線SL1電性連接，換句話說，第二掃描線SL2與第一掃描線SL1位於畫素陣列中的同一列，然而本發明不以此為限。在其他實施例中，第二掃描線SL2與第一掃描線SL1分離，且位於畫素陣列中的不同列。第三畫素電極PE3以及第四畫素電極PE4分別配置於第二掃描線 SL2的第一側W3與第二側W4，在一實施例中，第三畫素電極PE3以及第四畫素電極PE4分別配置於第二掃描線SL2的上側與下側。在一實施例中，第二資料線DL2的延伸方向DR3等於第一資料線DL1的延伸方向DR1，且第二掃描線SL2的延伸方向DR4等於第一掃描線SL1的延伸方向DR2。

第三開關元件TFT3和第二掃描線SL2、第二資料線DL2以及第三畫素電極PE3電性連接。第三開關元件TFT3包括閘極G3、半導體層SM3、源極S3以及汲極D3。閘極G3與第二掃描線SL2電性連接，源極S3與第二資料線DL2電性連接，第三畫素電極PE3透過接觸窗C5而與汲極D3電性連接。至少部分半導體層SM3位於閘極G3與源極S3以及汲極D3之間。

第四開關元件TFT4與第四畫素電極PE4電性連接。第四開關元件TFT4包括閘極G4、半導體層SM4、源極S4以及汲極D4。在一實施例中，閘極G4與第二掃描線SL2電性連接，源極S4與第二資料線DL2電性連接，第四畫素電極PE4透過接觸窗C6而與汲極D4電性連接。至少部分半導體層SM4位於閘極G4與源極S4以及汲極D4之間。在一實施例中，第四開關元件TFT4的源極S4可以與源極S3電性連接；更詳而言之，第四開關元件TFT4的閘極G4電性連接至第二掃描線SL2，且第四開關元件TFT4的源極S4藉由第三開關元件TFT3而電性連接至第二資料線DL2。

第二分享元件ST2包括閘極SG2、半導體層SSM2、源極SS2以及汲極SD2。源極SS2透過接觸窗C6而電性連接至第四畫素電極PE4，第二分享元件ST2的源極SS2電性連接至第四開關元件TFT4的汲極D4。第二分享元件ST2的汲極SD2透過接觸窗C7而與第二導電線210電性連接。第二分享元件ST2的閘極SG2電性連接至第二掃描線SL2。至少部分半導體層SSM2位於閘極SG2與源極SS2以及汲極SD2之間。

第二導電線210包括第三延伸部212以及第四延伸部214，其中第三延伸部212位於第二掃描線SL2的第一側W3，第四延伸部214位於第二掃描線SL2的第二側W4。第三延伸部212與第四延伸部214沿著第二資料線DL2的延伸方向DR3延伸。在一實施例中，第二導電線210還包括沿著第二掃描線SL2的延伸方向DR4延伸的第二分支部216。在一實施例中，畫素單元200的第二分支部216與畫素單元100的第一分支部116電性連接。在一實施例中，第一分支部116透過第二導電線210的第二分支部216而電性連接至第二導電線210的第四延伸部214。在一實施例中，第一導電線110與第二導電線210在掃描線的延伸方向以及資料線的延伸方向上共同組成網狀結構，因此畫素陣列可以有較為平均的電壓分布。

第二共用線220位於第二掃描線SL2的第一側W3。在一實施例中，畫素單元200的第二共用線220與畫素單元100的第一共用線120電性連接。

在一實施例中，第三共用線CL1與第二共用線220電性連接。在一實施例中，第三共用線CL1與第二共用線220交錯設置，第三共用線CL1透過第一連接結構CS1而電性連接至第二共用線220。第三共用線CL1與第二共用線220施加有相同電壓。在一實施例中，畫素單元200相鄰於畫素單元100，第二資料線DL2相鄰於第一資料線DL1，且第三共用線CL1位於第一資料線DL1上方。

接觸窗C8位於第二共用線220上，絕緣層PV2與第二共用線220之間夾有絕緣層PV1，接觸窗C8位於絕緣層PV2與絕緣層PV1中，至少部分第一連接結構CS1透過接觸窗C8而與第二共用線220電性連接，且第一連接結構CS1會與第三共用線CL1電性連接。在本實施例中，第一連接結構CS1與第二共用線220之間夾有絕緣層PV1與絕緣層PV2，然而本發明不以此為限。在其他實施例中，第一連接結構CS1與第二共用線220之間只夾有絕緣層PV1或絕緣層PV2。在一實施例中，第一連接結構CS1與第三共用線CL1屬於同一膜層。在一實施例中，第一共用線120、第二共用線220與第三共用線CL1在掃描線的延伸方向以及資料線的延伸方向上共同組成網狀結構，因此畫素陣列可以有較為平均的電壓分布。

在本實施例的畫素陣列中，第一共用線120、第二共用線220以及第三共用線CL1電性連接到第一電壓，且第一導電線110與第二導電線210電性連接到第二電壓。在一實施例中，包括本發明畫素陣列的液晶顯示裝置具有上下兩片基板，上層基板上具有施加有第一電壓的電極膜，第一導電線110與第二導電線210施加有與第一電壓不同的第二電壓，利用第一電壓與第二電壓的電壓差，使液晶顯示裝置的穿透率能大幅提高。此外，當畫素單元有損壞時，可以藉由第一共用線120、第二共用線220或第三共用線CL1進行修補而暗點化。

在一實施例中，第一掃描線SL1、第二掃描線SL2、第一共用線120、第二共用線220、第一導電線110以及第二導電線210屬於同一膜層。在一實施例中，第一資料線DL1、第二資料線DL2以及第一連接線140屬於同一膜層。在一實施例中，第一畫素電極PE1、第二畫素電極PE2、第三畫素電極PE3、第四畫素電極PE4、第三共用線CL1以及第一連接結構CS1屬於同一膜層。

基於上述，由於本實施例的畫素陣列的第一共用線120、第二共用線220以及第三共用線CL1電性連接到第一電壓，而第一導電線110與第二導電線210電性連接到第二電壓，因此能提高施加於液晶顯示裝置中液晶介質的電壓差，有效提高液晶顯示裝置的穿透率。此外當畫素單元有損壞時，可以藉由第一共用線120、第二共用線220或第三共用線CL1進行修補而暗點化。

圖2A是依照本發明的另一實施例的一種畫素陣列中的一種畫素單元的上視示意圖。圖2B是依照本發明的另一實施例的一種畫素陣列中的另一種畫素單元的上視示意圖。在此必須說明的是，圖2A與圖2B的實施例沿用圖1A~圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2A、圖2B的實施例中的畫素陣列包括畫素單元300以及畫素單元400。圖2A、圖2B的實施例與圖1A~圖1E的實施例的差異在於：在圖2A、圖2B的實施例中，第一導電線310、第二導電線410、第一共用線320與第二共用線420不同於圖1A~圖1E的第一導電線110、第二導電線210、第一共用線120與第二共用線220。

請參考圖2A，在畫素單元300中，第一導電線310包括第一延伸部312以及第二延伸部314，其中第一延伸部312位於第一掃描線SL1的第一側W1，第二延伸部314位於第一掃描線SL1的第二側W2。第一延伸部312以及第二延伸部314沿著第一資料線DL1的延伸方向DR1延伸。在一實施例中，第一導電線310還包括沿著第一掃描線SL1的延伸方向DR2延伸的第一分支部316。在本實施例中，第一分支部316與第二延伸部314連接，然而本發明不以此為限。在其他實施例中，第一分支部316與第一延伸部312連接。

第一連接線340跨越第一掃描線SL1，以將第一延伸部312和第二延伸部314電性連接。在一實施例中，第一連接線340的其中一端透過接觸窗C3而與第一導電線310的第二延伸部314電性連接，第一連接線340的另一端透過接觸窗C4而與第一導電線310的第一延伸部312電性連接。

在一實施例中，第一導電線310的第一延伸部312大致上與第一畫素電極PE1的中間的部分重疊，並能將第一畫素電極PE1區分為左右兩半。在一實施例中，第一畫素電極PE1包括多個具有不同延伸方向的狹縫，第一延伸部312位於第一畫素電極PE1不同延伸方向的狹縫的交界處。在一實施例中，第一導電線310的第二延伸部314大致上與第二畫素電極PE2的中間的部分重疊，並能將第二畫素電極PE2區分為左右兩半。在一實施例中，第二畫素電極PE2包括多個不同延伸方向的狹縫，第二延伸部314位於第二畫素電極PE2不同延伸方向的狹縫的交界處。

第一共用線320包括主幹部322、支幹部324A以及支幹部324B。主幹部322沿著第一掃描線SL1的延伸方向DR2延伸。支幹部324A以及支幹部324B沿著第一資料線DL1的延伸方向DR1延伸，並與主幹部322連接。在一實施例中，支幹部324A以及支幹部324B與第一畫素電極PE1的邊緣重疊。在一實施例中，支幹部324A以及支幹部324B位於第一畫素電極PE1的兩側。第一導電線310的第一延伸部312位於支幹部324A以及支幹部324B之間。在本實施例中，第一共用線320可以遮蔽畫素電極以及資料線的電場，使畫素陣列的運作能夠更穩定。

請參考圖2B，在畫素單元400中，第二導電線410包括第三延伸部412以及第四延伸部414，其中第三延伸部412位於第二掃描線SL2的第一側W3，第四延伸部414位於第二掃描線SL2的第二側W4。第三延伸部412與第四延伸部414沿著第二資料線 DL2的延伸方向DR3延伸。在一實施例中，第二導電線410還包括沿著第二掃描線SL2的延伸方向DR4延伸的第二分支部416。在一實施例中，畫素單元400的第二分支部416與畫素單元300的第一分支部316電性連接。畫素單元300的第一分支部316電性連接至第二導電線410。在一實施例中，第一導電線310與第二導電線410在掃描線的延伸方向以及資料線的延伸方向上共同組成網狀結構，因此畫素陣列可以有較為平均的電壓分布。

在一實施例中，第二共用線420包括主幹部422、支幹部424A以及支幹部424B。主幹部422沿著第二掃描線SL2的延伸方向DR4延伸。支幹部424A以及支幹部424B沿著第二資料線DL2的延伸方向DR3延伸，並與主幹部422連接。第二共用線420位於第二掃描線SL2的第一側W3。在一實施例中，畫素單元400的第二共用線420與畫素單元300的第一共用線320電性連接。第一連接結構CS2透過接觸窗C8電性連接第二共用線420與第三共用線CL1。在一實施例中，第一共用線320、第二共用線420與第三共用線CL1在掃描線的延伸方向以及資料線的延伸方向上共同組成網狀結構，因此畫素陣列可以有較為平均的電壓分布。

在本實施例的畫素陣列中，第一共用線320、第二共用線420以及第三共用線CL1電性連接到第一電壓，且第一導電線310與第二導電線410電性連接到第二電壓。基於上述，第一導電線310與第二導電線410施加與第一電壓不同的第二電壓，利用第一電壓與第二電壓的電壓差，使液晶顯示裝置的穿透率能大幅提高。此外當畫素單元有損壞時，可以藉由第一共用線320、第二共用線420或第三共用線CL1進行修補而暗點化。

圖3是依照本發明的又一實施例的一種畫素陣列10的上視示意圖。在此必須說明的是，圖3的實施例沿用圖1A~圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

請參考圖3，畫素陣列10包括畫素單元100、畫素單元200以及畫素單元500，其中畫素單元500與畫素單元100類似。

在畫素陣列10中，第一掃描線SL1電性連接第二掃描線SL2與第三掃描線SL3，並且第一資料線DL1位於第二資料線DL2以及第三資料線DL3之間。在一實施例中，第一資料線DL1、第二資料線DL2與第三資料線DL3的延伸方向相同，第一掃描線SL1、第二掃描線SL2與第三掃描線SL3的延伸方向相同。

第五畫素電極PE5以及第六畫素電極PE6，分別配置於第三掃描線SL3的第一側W5與第三掃描線SL3的第二側W6。第五開關元件TFT5和第三掃描線SL3、第三資料線DL3以及第五畫素電極PE5電性連接。第六開關元件TFT6與第六畫素電極PE6電性連接。

第四共用線520位於第三掃描線SL3的第一側W5。第三導電線510包括第五延伸部512以及第六延伸部514，其中第五延伸部512位於第三掃描線SL3的第一側W5，以及第六延伸部514 位於第三掃描線SL3的第二側W6。第二連接線540跨越第三掃描線SL3，以將第五延伸部512與第六延伸部514電性連接。在一實施例中，第五延伸部512以及第六延伸部514沿著第三資料線DL3的延伸方向延伸，且第三導電線510還包括沿著第三掃描線SL3的延伸方向延伸的第三分支部516。第一分支部116、第二分支部216以及第三分支部516彼此電性連接。在本實施例中，第一導電線110、第二導電線210以及第三導電線510電性連接到第二電壓。

第三共用線CL1位於第一資料線DL1上方，第五共用線CL2位於第二資料線DL2上方，且第六共用線CL3位於第三資料線DL3上方。在一實施例中，第三共用線CL1、第五共用線CL2以及第六共用線CL3屬於同一膜層。第一共用線120、第二共用線220、第三共用線CL1以及第四共用線520電性連接到第一電壓。

在一實施例中，畫素陣列中的連接線與連接結構的數量比為2比1，然而本發明不以此為限。在其他實施例中，畫素陣列中的連接線與連接結構的數量比可以依照實際需求而進行調整。

基於上述，由於畫素陣列10的第一導電線110、第二導電線210以及第三導電線510施加與第一電壓不同的第二電壓，利用第一電壓與第二電壓的電壓差，使液晶顯示裝置的穿透率能大幅提高。此外當畫素單元有損壞時，可以藉由第一共用線120、第二共用線220、第三共用線CL1、第四共用線520、第五共用線 CL2或第六共用線CL3進行修補而暗點化。

圖4是依照本發明的再一實施例的一種畫素陣列20的上視示意圖。在此必須說明的是，圖4的實施例沿用圖1A~圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

請參考圖4，畫素陣列20包括畫素單元100、畫素單元200以及畫素單元600，其中畫素單元600與畫素單元200類似。

在畫素陣列20中，第二掃描線SL2電性連接第一掃描線SL1與第三掃描線SL3，且第二資料線DL2位於第一資料線DL1以及第三資料線DL3之間。在一實施例中，第一資料線DL1、第二資料線DL2與第三資料線DL3的延伸方向相同，第一掃描線SL1、第二掃描線SL2與第三掃描線SL3的延伸方向相同。

第五畫素電極PE5以及第六畫素電極PE6分別配置於第三掃描線SL3的第一側W5與第三掃描線SL3的第二側W6。第五開關元件TFT5和第三掃描線SL3、第三資料線DL3以及第五畫素電極PE5電性連接。第六開關元件TFT6與第六畫素電極PE6電性連接。

第四共用線620位於第三掃描線SL3的第一側W5。第五共用線CL2與第四共用線620電性連接。在本實施例中，第五共用線CL2與第四共用線620交錯設置。第二連接結構CS3電性連接第四共用線620與第五共用線CL2。第一共用線120、第二共用線220、第三共用線CL1、第四共用線620以及第五共用線CL2電性連接到第一電壓。

此外，在一實施例中，第三共用線CL1位於第一資料線DL1上方，第五共用線CL2位於第二資料線DL2上方，而第六共用線CL3位於第三資料線DL3上方，第一共用線120、第二共用線220、該第三共用線CL1、第四共用線620、第五共用線CL2以及第六共用線CL3電性連接到第一電壓。

第三導電線610包括第五延伸部612以及第六延伸部614，第五延伸部612位於第三掃描線SL3的第一側W5，第六延伸部614位於第三掃描線SL3的第二側W6。在一實施例中，第五延伸部612以及第六延伸部614沿著第三資料線DL3的延伸方向延伸，且第三導電線610還包括沿著第三掃描線SL3的延伸方向延伸的第三分支部616。第一分支部116、第二分支部216以及第三分支部616彼此電性連接。在本實施例中，第一導電線110、第二導電線210以及第三導電線610電性連接到第二電壓。

在一實施例中，畫素陣列中的連接線與連接結構的數量比為1比2，然而本發明不以此為限。在其他實施例中，畫素陣列中的連接線與連接結構的數量比可以依照實際需求而進行調整。

基於上述，由於本實施例的畫素陣列20的第一導電線110、第二導電線210以及第三導電線610施加與第一電壓不同的第二電壓，利用第一電壓與第二電壓的電壓差，使液晶顯示裝置的穿透率能大幅提高。此外當畫素單元有損壞時，可以藉由第一共用線120、第二共用線220、第三共用線CL1、第四共用線620、第五共用線CL2或第六共用線CL3進行修補而暗點化。

圖5是依照本發明的更一實施例的一種畫素陣列中的一種畫素單元的上視示意圖。在此必須說明的是，圖5的實施例沿用圖2A的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

本實施例中的畫素陣列包括畫素單元700，圖5的實施例與圖2A的實施例類似，差異在於：圖5的實施例的第三共用線CL4與圖2A的實施例的第三共用線CL1不同。

在本實施例中，第三共用線CL4包括第三延伸部CL4A以及第四延伸部CL4B。至少部分第三延伸部CL4A沿著第一掃描線SL1的延伸方向DR2延伸，第四延伸部CL4B沿著第一資料線DL1的延伸方向DR1延伸，且第四延伸部CL4B與第三延伸部CL4A相連並設置於第一資料線DL1上。第一共用線320以及第三共用線CL4電性連接到第一電壓，以及第一導電線310電性連接到第二電壓。

在一實施例中，第一掃描線SL1、第一導電線310、第一共用線320屬於同一膜層。在一實施例中，第一資料線DL1以及第一連接線340屬於同一膜層。在一實施例中，第一畫素電極PE1、第二畫素電極PE2以及第三共用線CL4屬於同一膜層。

基於上述，由於本實施例的畫素陣列的第一導電線310施加有與第一電壓不同的第二電壓，利用第一電壓與第二電壓的電壓差，使液晶顯示裝置的穿透率能大幅提高。此外當畫素單元有損壞時，可以藉由第一共用線320或第三共用線CL4進行修補而暗點化。

綜上所述，本發明的畫素陣列的第一導電線與第二導電線施加有與第一電壓不同的第二電壓，利用第一電壓與第二電壓的電壓差，使液晶顯示裝置的穿透率能大幅提高。此外當畫素單元有損壞時，可以藉由第一共用線、第二共用線或第三共用線進行修補而暗點化。在一實施例中，畫素陣列中的一導電線與第二導電線在掃描線的延伸方向以及資料線的延伸方向上共同組成網狀結構，因此畫素陣列可以有較為平均的電壓分布。在一實施例中，畫素陣列中的第一共用線、第二共用線與第三共用線在掃描線的延伸方向以及資料線的延伸方向上共同組成網狀結構，因此畫素陣列可以有較為平均的電壓分布。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims

一種畫素陣列，包括：一第一掃描線以及一第二掃描線；一第一資料線以及一第二資料線，分別與該第一掃描線和該第二掃描線交錯設置；一第一畫素電極以及一第二畫素電極，分別配置於該第一掃描線的一第一側與該第一掃描線的一第二側；一第一開關元件，和該第一掃描線以及該第一資料線以及該第一畫素電極電性連接；一第二開關元件，與該第二畫素電極電性連接；一第一共用線，位於該第一掃描線的該第一側；一第一導電線，包括一第一延伸部以及一第二延伸部，其中該第一延伸部位於該第一掃描線的該第一側，該第二延伸部位於該第一掃描線的該第二側；以及一第一連接線，跨越該第一掃描線，以將該第一延伸部和該第二延伸部電性連接；一第三畫素電極以及一第四畫素電極，分別配置於該第二掃描線的一第一側與該第二掃描線的一第二側；一第三開關元件，和該第二掃描線以及該第二資料線以及該第三畫素電極電性連接；一第四開關元件，與該第四畫素電極電性連接；一第二共用線，位於該第二掃描線的該第一側；一第二導電線，包括一第三延伸部以及一第四延伸部，其中該第三延伸部位於該第二掃描線的該第一側，該第四延伸部位於該第二掃描線的該第二側；一第三共用線；以及一第一連接結構，電性連接該第二共用線與該第三共用線；其中該第一共用線、該第二共用線以及該第三共用線電性連接到一第一電壓，且該第一導電線與該第二導電線電性連接到一第二電壓。
如申請專利範圍第1項所述的畫素陣列，其中該第三共用線位於該第一資料線上方。
如申請專利範圍第1項所述的畫素陣列，其中該第一延伸部與該第二延伸部沿著該第一資料線的延伸方向延伸；並且該第一導電線更包括：一第一分支部，沿著該第一掃描線的延伸方向延伸，其中該第一分支部電性連接至該第二導電線。
如申請專利範圍第1項所述的畫素陣列，其中該第一共用線包括：一主幹部，沿著該第一掃描線的延伸方向延伸；以及兩條支幹部，沿著該第一資料線的延伸方向延伸，並與該主幹部連接，該兩條支幹部與該第一畫素電極的邊緣重疊，且該第一導電線的該第一延伸部位於該兩條支幹部之間。
如申請專利範圍第1項所述的畫素陣列，其中該第一掃描線、該第二掃描線、該第一共用線、該第二共用線、該第一導電線、以及該第二導電線屬於同一膜層。
如申請專利範圍第1項所述的畫素陣列，其中該第一資料線、該第二資料線以及該第一連接線屬於同一膜層。
如申請專利範圍第1項所述的畫素陣列，其中該第一畫素電極、該第二畫素電極、該第三畫素電極、該第四畫素電極、該第三共用線、以及該第一連接結構屬於同一膜層。
如申請專利範圍第1項所述的畫素陣列，其中該第一共用線包括一凹槽，且至少部分該第一導電線的該第一延伸部位於該凹槽內。
如申請專利範圍第1項所述的畫素陣列，其中：該第一掃描線與該第二掃描線電性連接；該第一延伸部與該第二延伸部沿著該第一資料線的延伸方向延伸，並且該第一導電線包括一第一分支部，沿著該第一掃描線的延伸方向延伸；以及該第三延伸部與該第四延伸部沿著該第二資料線的延伸方向延伸，並且該第二導電線包括一第二分支部，沿著該第二掃描線的延伸方向延伸，該第一分支部與該第二分支部電性連接。
如申請專利範圍第1項所述的畫素陣列，更包括：一第三掃描線以及一第三資料線，其中該第一掃描線電性連接該第二掃描線與該第三掃描線，並且該第一資料線位於該第二資料線以及該第三資料線之間；一第五畫素電極以及一第六畫素電極，分別配置於該第三掃描線的一第一側與該第三掃描線的一第二側；一第五開關元件，和該第三掃描線、該第三資料線以及該第五畫素電極電性連接；一第六開關元件，與該第六畫素電極電性連接；一第四共用線，位於該第三掃描線的該第一側；一第三導電線，包括一第五延伸部以及一第六延伸部，其中該第五延伸部位於該第三掃描線的該第一側，以及該第六延伸部位於該第三掃描線的該第二側；以及一第二連接線，跨越該第三掃描線，以將該第五延伸部與該第六延伸部電性連接；其中該第一導電線、該第二導電線以及該第三導電線電性連接到該第二電壓。
如申請專利範圍第10項所述的畫素陣列，其中該第三共用線位於該第一資料線上方，該第一共用線、該第二共用線、該第三共用線以及該第四共用線電性連接到該第一電壓。
如申請專利範圍第1項所述的畫素陣列，更包括：一第三掃描線以及一第三資料線，其中該第二掃描線電性連接該第一掃描線與該第三掃描線，且該第二資料線位於該第一資料線以及該第三資料線之間；一第五畫素電極以及一第六畫素電極，分別配置於該第三掃描線的一第一側與該第三掃描線的一第二側；一第五開關元件，和該第三掃描線、該第三資料線以及該第五畫素電極電性連接；一第六開關元件，與該第六畫素電極電性連接；一第四共用線，位於該第三掃描線的該第一側；一第三導電線，包括一第五延伸部以及一第六延伸部，其中該第五延伸部位於該第三掃描線的該第一側，以及該第六延伸部位於該第三掃描線的該第二側；一第五共用線，與該第四共用線交錯設置；以及一第二連接結構，電性連接該第四共用線與該第五共用線；其中該第一共用線、該第二共用線、該第三共用線、第四共用線以及第五共用線電性連接到該第一電壓。
如申請專利範圍第12項所述的畫素陣列，其中該第三共用線位於該第一資料線上方，第五共用線位於該第二資料線上方，並且該第一導電線、該第二導電線以及該第三導電線電性連接到該第二電壓。
如申請專利範圍第1項所述的畫素陣列，更包括一第一分享元件，其中該第二畫素電極與該第二開關元件電性連接至該第一分享元件，該第二開關元件電性連接至該第一掃描線且藉由該第一開關元件而電性連接至該第一資料線。
如申請專利範圍第1項所述的畫素陣列，更包括一第二分享元件，其中該第四畫素電極與該第四開關元件電性連接至該第二分享元件，該第四開關元件電性連接至該第二掃描線且藉由該第三開關元件而電性連接至該第二資料線。
一種畫素陣列，包括：一掃描線；一資料線，與該掃描線交錯設置；一第一畫素電極以及一第二畫素電極，分別配置於該掃描線的一第一側與該掃描線的一第二側；一第一開關元件，和該掃描線、該資料線以及該第一畫素電極電性連接；一第二開關元件，與該第二畫素電極電性連接；一第一共用線，位於該掃描線的該第一側；一第一導電線，包括一第一延伸部以及一第二延伸部，其中該第一延伸部位於該掃描線的該第一側，以及該第二延伸部位於該掃描線的該第二側；一連接線，跨越該掃描線，以將該第一延伸部與該第二延伸部電性連接；以及一第三共用線，該第三共用線包括一第三延伸部以及一第四延伸部，其中該第三延伸部沿著該掃描線的延伸方向延伸，該第四延伸部設置於該資料線上，且該第四延伸部與該第三延伸部相連；其中該第一共用線以及該第三共用線電性連接到一第一電壓，以及該第一導電線電性連接到一第二電壓。
如申請專利範圍第16項所述的畫素陣列，其中該第一延伸部與該第二延伸部沿著該資料線的延伸方向延伸；並且該第一導電線更包括：一第一分支部，沿著該掃描線的延伸方向延伸，並與該第一延伸部或該第二延伸部連接。
如申請專利範圍第16項所述的畫素陣列，其中該第一共用線包括一凹槽，且至少部分該第一導電線的該第一延伸部位於該凹槽內。
如申請專利範圍第16項所述的畫素陣列，更包括一分享元件，其中該第二畫素電極與該第二開關元件電性連接至該分享元件，該第二開關元件電性連接至該掃描線且藉由該第一開關元件而電性連接至該資料線。
如申請專利範圍第16項所述的畫素陣列，其中該第一共用線包括：一主幹部，沿著該掃描線延伸方向延伸；以及兩條支幹部，沿著該資料線的延伸方向延伸，並與該主幹部連接，該兩條支幹部與該第一畫素電極的邊緣重疊，且該第一導電線的該第一延伸部位於該兩條支幹部之間。