TWI424235B - 主動元件陣列基板 - Google Patents

Description

主動元件陣列基板

本發明是有關於一種基板，且特別是有關於一種主動元件陣列基板。

液晶顯示面板主要是由主動元件陣列基板、彩色濾光陣列基板以及液晶層所構成，其中主動元件陣列基板包括多條掃描線、多條資料線以及多個陣列排列的畫素，畫素分別與對應之掃描線及資料線連接。一般來說，為了改善畫素的顯示品質，主動元件陣列基板上通常會設置有共通線，以與畫素電極耦合成儲存電容。此外，共通線通常會平行於掃描線。

由於共通線與掃描線通常是由同一金屬層所形成，因此共通線與掃描線可能會因為製程上的瑕疵而有短路的現象發生，造成顯示面板必須報廢。一般來說，為了避免製造成本大幅增加，業界趨向於檢測出導致共通線與掃描線發生短路的確切位置並透過雷射切割的方式進行修補，以使共通線與掃描線不再短路。然而，共通線與掃描線發生短路的位置在顯示畫面中會呈現線缺陷(line defect)，故僅能確定短路位置是發生在某一列畫素，卻無法確定發生短路的確切位置。如此一來，使得光學檢測工具對於顯示面板的瑕疵檢出率不高，而無法降低因報廢所導致的製造成本升高。

本發明提供一種主動元件陣列基板，有助於檢測出共通線與掃描線發生短路的位置。

本發明提出一種主動元件陣列基板，其包括基板、多條掃描線、多條資料線、多個畫素以及多個共通線組。多條掃描線設置於基板上。多條資料線設置於基板上。各畫素包括N個子畫素，其中各子畫素係與對應的資料線以及對應的掃描線電性連接。多個共通線組設置於基板上，各共通線組分別對應於畫素之一，其中各共通線組與相鄰之共通線組係僅藉由M個連接線電性連接，M小於N，M個連接線與共通線組係由不同膜層形成。

本發明提出另一種主動元件陣列基板，其包括基板、多條掃描線、多條資料線、多個畫素以及多個共通線組。多條掃描線設置於基板上。多條資料線設置於基板上。各畫素包括N個子畫素，其中各子畫素係與對應的資料線以及對應的掃描線電性連接。多個共通線組設置於基板上，各共通線組分別對應於畫素之一，其中各共通線組與相鄰之共通線組係僅藉由M個連接線電性連接，M小於N，其中M個連接線係連接同一行中兩鄰接的共通線組。

本發明提出又一種主動元件陣列基板，其包括基板、多個畫素、多條掃描線、多條資料線以及多條共通線。基板具有一顯示區域以及一與顯示區域鄰接的非顯示區域。多個畫素陣列排列於顯示區域內，各畫素包括多個子畫素。多條掃描線配置於基板上，其中各掃描線分別與排列在同一列的子畫素電性連接。多條資料線配置於基板上，其中各資料線分別與排列在同一行的子畫素電性連接。多條共通線配置於基板上，其中各共通線與掃描線交錯並與掃描線電性絕緣，共通線在顯示區域內彼此分離，而共通線僅在非顯示區域內彼此連接。

在本發明之一實施例中，上述之各共通線分別分佈於其中一行畫素下方。

在本發明之一實施例中，上述之各共通線分別分佈於其中一行子畫素下方。

基於上述，本發明之主動元件陣列基板包括多個共通線組，其中位於同一行且相鄰的兩共通線組僅藉由連接線連接。如此一來，當共通線組與掃描線發生短路時，能輕易地檢測出發生短路的確切位置，以利後續修復進行，進而提升主動元件陣列基板的良率。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在主動元件陣列基板的製程中，由於共通線與掃描線通常是由同一金屬層所形成，因此共通線與掃描線可能會因為製程上的瑕疵而意外發生短路。由於發生短路的位置會在顯示畫面上呈現線缺陷，使得現有的光學檢測工具對顯示面板的瑕疵檢出率不高，造成顯示面板必須報廢。因此，以下實施例提出一種主動元件陣列基板，使檢測工具能輕易地確定共通線與掃描線發生短路的確切位置，以利修復的進行，進而提升主動元件陣列基板的良率以及避免報廢所造成的成本大幅增加。

圖1A是根據本發明一實施例之主動元件陣列基板的上視示意圖，圖1B是圖1A之畫素120的上視示意圖，而圖1C是沿圖1B之I-I’及II-II’的剖面示意圖。請同時參照圖1A及圖1B，本實施例之主動元件陣列基板100包括基板102、多條掃描線110、多條資料線112、多個畫素120以及多條共通線140。在本實施例中，基板102具有一顯示區域104以及一與顯示區域104鄰接的非顯示區域106。多條掃描線110與多條資料線112配置於基板102上。多個畫素120陣列排列於顯示區域104內，且各畫素120包括N個子畫素122，各子畫素122係與對應的資料線112以及對應的掃描線110電性連接。詳言之，各資料線112分別與排列在同一行的子畫素122電性連接，以及各掃描線110與排列在同一列的子畫素122電性連接，且資料線112的延伸方向例如是實質上垂直於掃描線110的延伸方向。

在本實施例中，一個畫素120例如是包括三個子畫素122，分別為紅色子畫素、綠色子畫素以及藍色子畫素，也就是說，本實施例為N=3的實例。然而，本發明未對畫素120所包括的子畫素122數目進行限制。換言之，在其他實施例中，N可以是其他自然數。如圖1B所示，子畫素122包括一開關元件124及一畫素電極134，開關元件124與對應的資料線112及對應的掃描線110電性連接。開關元件124例如是薄膜電晶體，其包括閘極126、通道層128、源極130以及汲極132。畫素電極134藉由絕緣層108中的接觸窗109與開關元件124之汲極132電性連接。

共通線140配置於基板102上，共通線140與掃描線110交錯並與掃描線110電性絕緣，共通線140在顯示區域104內彼此分離，而共通線140僅在非顯示區域106內彼此連接，且各共通線140分別分佈於其中一行畫素120下方。詳言之，共通線140包括多個共通線組142及多個連接線144。共通線組142設置於基板102上，各共通線組142分別對應於一個畫素120，其中各共通線組142與相鄰之共通線組142僅藉由M個連接線144電性連接，M小於N。在本實施例中，共通線組142例如是分別對應於畫素120且位於顯示區域104內，且同一行的共通線組142在顯示區域104內僅藉由連接線144彼此連接，位於不同行的共通線組142在顯示區域104內彼此分離而僅在非顯示區域106內藉由導線158彼此連接。其中，共通線組142例如是包括一第一條狀圖案142a與多個第二條狀圖案142b。第一條狀圖案142a的延伸方向實質上平行於掃描線110的延伸方向，第二條狀圖案142b與第一條狀圖案142a連接，且第二條狀圖案142b的延伸方向實質上平行於連接線144的延伸方向。

在本實施例中，連接線144例如是連接同一行中兩鄰接的共通線組142，且連接線144與對應的掃描線110交錯並藉由絕緣層108彼此電性絕緣。如圖1A所示，一個共通線組142例如是對應於包括三個子畫素122的畫素120，而同一行中兩鄰接的共通線組142例如是藉由一個連接線144連接，換言之，本實施例為N=3且M=1的實例。然而，在另一實施例中，當N=3時，M也可以是2，也就是以兩個連接線144來連接同一行中兩鄰接的共通線組142。特別注意的是，在本實施例中，M個連接線144與共通線組142舉例係由不同膜層形成。舉例來說，共通線組142與掃描線110例如是由同一金屬層所形成，其材料例如是金屬或合金，如鉻、鉬、鋁或上述之合金。連接線144與畫素電極134例如是由同一材料層所形成，其材料例如是銦錫氧化物、銦鋅氧化物或是其他金屬氧化物。當然，在另一實施例中，共通線組142與掃描線110也有可能是由同一金屬層所形成。

此外，如圖1C所示，本實施例之主動元件陣列基板100更包括閘絕緣層107與絕緣層108，閘絕緣層107覆蓋掃描線110及共通線組142，絕緣層108覆蓋資料線112及連接線144。因此，共通線組142及連接線144藉由絕緣層108而為不同膜層。再者，如圖1A所示，在非顯示區域104中，奇數條掃描線110與偶數條掃描線110分別藉由導線152a、152b連接至一導線154a、154b，多條資料線112的一端分別對應於其所連接的子畫素122而連接至一導線156a、156b、156c，以及多條資料線112的另一端連接至導線157，以及多條共通線140分別連接至一導線158，使位於不同行的共通線組142在非顯示區域106內連接。必須說明的是，圖1A所示之導線152a、152b、導線154a、154b、導線156a、156b、156c以及導線158的配置方式及構形都僅是一種例示，任何所屬技術領域中具有通常知識者可以根據實際應用及需求來設計這些導線，本發明未對其加以限制。

特別說明的是，在圖1A所示的實施例中是以一個共通線組142對應於包括三個子畫素122的畫素120為例，但如同前文所述，本發明未限制畫素120所包括之子畫素122數目。因此，如圖2A與圖2B所示，在主動元件陣列基板100a中，一個畫素120也可以僅包括一個子畫素122，也就是各共通線140分別分佈於其中一行子畫素122下方。詳言之，在共通線140中，一個共通線組142實質上對應於一個子畫素122，其中位於同一行且相鄰共通線組142藉由一個連接線144連接，而位於不同行的共通線組142僅在非顯示區域106內藉由導線彼此連接。特別注意的是，雖然在上述的實施例中都是以梳形的共通線組142為例，但任何所屬技術領域中具有通常知識者可以理解共通線組142與連接線144也可以具有其他構形，本發明未對其加以限制。

在上述的實施例中，主動元件陣列基板100、100a包括多個共通線組142，其中位於同一行且相鄰的兩共通線組142僅藉由連接線144連接，且位於不同行的共通線組142僅在非顯示區域106內彼此連接。如此一來，當共通線組142與掃描線110發生短路時，因為共通線組142係以分組的方式設置，其不在顯示區域104內彼此在列(row)方向連接，或是不在顯示區域104內同時以列(row)方向和行(column)方向連接，故在顯示畫面上能清楚觀察到縱向線瑕疵(line defect)與/或橫向線瑕疵，而縱向線瑕疵與橫向線瑕疵交叉處即為短路發生處。換言之，本實施例之共通線組142的設計有助於光學檢測工具檢測出發生短路的確切位置，以利後續修復的進行。如此一來，能大幅提升主動元件陣列基板的良率並避免因報廢主動元件陣列基板所造成的浪費。

綜上所述，本發明藉由在主動元件陣列基板中設計共通線組及連接共通線組的連接線，使位於同一行且相鄰的兩共通線組僅藉由連接線連接，且位於不同行的共通線組僅在非顯示區域內彼此連接。如此一來，即使由同一金屬層所形成的共通線組與掃描線因為製程上的瑕疵而意外發生短路時，由於顯示畫面上會呈現出縱向線瑕疵與橫向線瑕疵，而縱向線瑕疵與橫向線瑕疵交叉處即為短路發生處，因此短路的確切位置可以輕易地被檢測出，以利後續修復的進行。承上述，本發明能大幅提升主動元件陣列基板的良率並避免因報廢主動元件陣列基板所造成的浪費。

此外，實務上，在主動元件陣列基板的製程中，共用線組與掃描線仍可由同一金屬層所形成，因此無需增加額外的步驟，而不會造成製造成本的大幅提升。再者，本發明能大幅提升現有的檢測工具與檢測方法的檢出率，而無需額外添購檢測工具或使用新的檢測方法，故能大幅提升主動元件陣列基板的檢測效率、良率並避免因報廢主動元件陣列基板所造成的成本增加。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100a．．．主動元件陣列基板

102．．．基板

104．．．顯示區域

106．．．非顯示區域

107．．．閘絕緣層

108．．．絕緣層

109．．．接觸窗

110．．．掃描線

112．．．資料線

120．．．畫素

122．．．子畫素

124．．．開關元件

126．．．閘極

128．．．通道層

130．．．源極

132．．．汲極

134．．．畫素電極

140．．．共通線

142．．．共通線組

142a、142b．．．條狀圖案

144．．．連接線

152a、152b、154a、154b、156a、156b、156c、157、158．．．導線

圖1A是根據本發明一實施例之主動元件陣列基板的上視示意圖。

圖1B是圖1A之畫素的上視示意圖。

圖1C是沿圖1B之I-I’及II-II’的剖面示意圖。

圖2A是根據本發明另一實施例之主動元件陣列基板的上視示意圖。

圖2B是圖2A之畫素的上視示意圖。

100．．．主動元件陣列基板

102．．．基板

104．．．顯示區域

106．．．非顯示區域

110．．．掃描線

112．．．資料線

120．．．畫素

140．．．共通線

142．．．共通線組

144．．．連接線

152a、152b、154a、154b、156a、156b、156c、157、158．．．導線

Claims (12)

1. 一種主動元件陣列基板，包括：一基板；多條掃描線，設置於該基板上；多條資料線，設置於該基板上；多個畫素，各該畫素包括N個子畫素，其中各該子畫素係與對應的資料線以及對應的掃描線電性連接；以及多個共通線組，設置於該基板上，各該共通線組分別對應於該些畫素之一，其中各該共通線組與相鄰之共通線組係僅藉由M個連接線電性連接，M小於N，該M個連接線與該些共通線組係由不同膜層形成，其中於同一列之相鄰的共通線組不連接。
2. 如申請專利範圍第1項所述之主動元件陣列基板，其中該M個連接線係連接同一行中兩鄰接的共通線組。
3. 如申請專利範圍第1項所述之主動元件陣列基板，其中該基板具有多個畫素顯示區，該些共通線組係分別對應地位於該些畫素顯示區內，其中各該共通線組與相鄰之共通線組係僅藉由該M個連接線以及複數個接觸洞電性連接，每一接觸洞係與該對應的共通線組完全重疊。
4. 如申請專利範圍第1項所述之主動元件陣列基板，其中N=3且M=1。
5. 如申請專利範圍第1項所述之主動元件陣列基板，其中各該子畫素包括：一開關元件，與對應的資料線以及對應的掃描線電性 連接；以及一畫素電極，與該開關元件之一汲極電性連接，其中該連接線與該畫素電極係由同一膜層形成。
6. 如申請專利範圍第5項所述之主動元件陣列基板，其中該連接線係與該對應的掃描線交錯，該M個連接線不位於部份之行中任意兩相鄰之子畫素之間。
7. 如申請專利範圍第1項所述之主動元件陣列基板，其中各該畫素包括三個子畫素，位於不同行的共通線組在該顯示區內彼此分離。
8. 如申請專利範圍第7項所述之主動元件陣列基板，其中該些子畫素分別為一紅色子畫素、一綠色子畫素以及一藍色子畫素。
9. 一種主動元件陣列基板，包括：一基板；多條掃描線，設置於該基板上；多條資料線，設置於該基板上；多個畫素，各該畫素包括N個子畫素，其中各該子畫素係與對應的資料線以及對應的掃描線電性連接；以及多個共通線組，設置於該基板上，各該共通線組分別對應並重疊於該些畫素之一的N個子畫素，其中各該共通線組與相鄰之共通線組係僅藉由至少M個連接線電性連接，M小於N，且M=1，其中該至少M個連接線係連接同一行中兩鄰接的共通線組。
10. 一種主動元件陣列基板，包括： 一基板，具有一顯示區域以及一與該顯示區域鄰接的非顯示區域；多個畫素，陣列排列於該顯示區域內，各該畫素包括多個子畫素；多條掃描線，配置於該基板上，其中各該掃描線分別與排列在同一列的子畫素電性連接；多條資料線，配置於該基板上，其中各該資料線分別與排列在同一行的子畫素電性連接；以及多條共通線，配置於該基板上，其中各該共通線包含複數個共通線組，位於不同行的共通線組在該顯示區內彼此分離而僅在該非顯示區域內藉由一導線彼此連接，其中各該共通線與該些掃描線交錯並與該些掃描線電性絕緣，該些共通線在該顯示區域內彼此分離，而該些共通線僅在該非顯示區域內彼此連接。
11. 如申請專利範圍第10項所述之主動元件陣列基板，其中各該共通線分別分佈於其中一行畫素下方。
12. 如申請專利範圍第10項所述之主動元件陣列基板，其中各該共通線分別分佈於其中一行子畫素下方。