CN107167977B - 像素阵列 - Google Patents

像素阵列 Download PDF

Info

Publication number
CN107167977B
CN107167977B CN201710577071.1A CN201710577071A CN107167977B CN 107167977 B CN107167977 B CN 107167977B CN 201710577071 A CN201710577071 A CN 201710577071A CN 107167977 B CN107167977 B CN 107167977B
Authority
CN
China
Prior art keywords
electrode
electrically connected
common electrode
pixel
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710577071.1A
Other languages
English (en)
Other versions
CN107167977A (zh
Inventor
翁嘉鸿
徐雅玲
廖烝贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN107167977A publication Critical patent/CN107167977A/zh
Application granted granted Critical
Publication of CN107167977B publication Critical patent/CN107167977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种像素阵列包括第一扫描线、第一数据线、第一信号线、第一像素单元与第二像素单元。第一像素单元包括第一共用电极以及第二共用电极。第一共用电极与第二共用电极分别位于第一扫描线的第一侧与第二侧。第二共用电极通过第一导通结构而电性连接至第一信号线。第二像素单元包括第三共用电极以及第四共用电极。第三共用电极与第四共用电极分别位于第一扫描线的第一侧与第二侧。第三共用电极通过第二导通结构而电性连接至第一信号线。

Description

像素阵列
技术领域
本发明涉及一种像素阵列，且特别涉及一种包括导通结构的像素阵列。
背景技术
近年来，随着显示技术的不断进步，观赏者对于显示器的显示品质(如 影像分辨率、色彩饱和度等)的要求也越来越高。然而，为了制造高效能的 显示器，显示器中的像素阵列需要包括连接不同导电层的导通结构。
在像素阵列中，有很大的面积被这些连接不同导电层的导通结构给占 据。导致像素阵列的开口率被限制住，影响了显示器的品质。因此，目前 亟需一种能解决上述问题并提高像素阵列的开口率的方法。
发明内容
本发明提供一种像素阵列，能改善导通结构限制开口率的问题。
本发明的一种像素阵列，包括第一扫描线、第一数据线、第一信号线、 第一像素单元与第二像素单元。第一数据线与第一扫描线交错设置。第一 信号线位于第一数据线上。第一数据线位于第一像素单元与第二像素单元 之间。第一像素单元包括第一共用电极、第二共用电极、第一像素电极以 及第二像素电极。第一共用电极与第二共用电极分别位于第一扫描线的第 一侧与第二侧，其中第二共用电极通过第一导通结构而电性连接至第一信号线。第一像素电极以及第二像素电极分别重叠于部分的第一共用电极与 部分的第二共用电极。第二像素单元包括第三共用电极、第四共用电极、 第三像素电极以及第四像素电极。第三共用电极与第四共用电极分别位于 第一扫描线的第一侧与第二侧，其中第一共用电极与第三共用电极电性连 接，第二共用电极与第四共用电极电性连接，并且第三共用电极通过第二 导通结构而电性连接至第一信号线。第三像素电极以及第四像素电极分别 重叠于部分的第三共用电极与部分的第四共用电极。
基于上述，本发明的像素阵列中，第一像素单元具有第一导通结构，
且第二像素单元具有第二导通结构，通过两个导通结构以及第一信号线就 能使第一像素单元的第二共用电极电性连接至第二像素单元的第三共用电 极，减少了导通共用电极所需要的导通结构的数量，因此能改善像素阵列 开口率不足的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配 合附图说明书附图作详细说明如下。
附图说明
图1A是依照本发明的一实施例的一种像素阵列的上视示意图。
图1B是沿着图1A剖线AA’的剖面示意图。
图1C是沿着图1A剖线BB’的剖面示意图。
图2是依照本发明的一实施例的一种像素阵列的上视示意图。
图3是依照本发明的一实施例的一种像素阵列的上视示意图。
图4是依照本发明的一实施例的一种像素阵列的上视示意图。
图5是依照本发明的一实施例的一种像素阵列的上视示意图。
附图标记说明：
10、20、30、40、50：像素阵列
PU1、PU2、PU3、PU4：像素单元
SL1、SL2：扫描线
DL1、DL2、DL3、DL4：数据线
CL1、CL2、CL3、CL4：信号线
PE1、PE2、PE3、PE4、PE5、PE6、PE7、PE8：像素电极
CE1、CE2、CE3、CE4、CE5、CE6、CE7、CE8：共用电极
TFT1、TFT2、TFT3、TFT4、TFT5、TFT6、TFT7、TFT8：开关元件
ST1、ST2、ST3、ST4：分享元件
G1、G2、G3、G4、G5、G6、G7、G8、SG1、SG2、SG3、SG4：栅极
SM1、SM2、SM3、SM4、SM5、SM6、SM7、SM8、SSM1、SSM2、 SSM3、SSM4：半导体层
S1、S2、S3、S4、S5、S6、S7、S8、SS1、SS2、SS3、SS4：源极
D1、D2、D3、D4、D5、D6、D7、D8、SD1、SD2、SD3、SD4：漏极
TH1、TH2、TH3、TH4、TH5、TH6、TH7、TH8：接触窗
CS1、CS2、CS3、CS4：导通结构
PV1、PV2：绝缘层
BS：基板
C1、C2：开口
W1、W3：第一侧
W2、W4：第二侧
具体实施方式
图1A是依照本发明的一实施例的一种像素阵列10的上视示意图。图 1B是沿着图1A剖线AA’的剖面示意图。图1C是沿着图1A剖线BB’的剖 面示意图。
请同时参考图1A、图1B以及图1C，像素阵列10包括第一扫描线SL1、 第一数据线DL1、第二数据线DL2、第一信号线CL1、第一像素单元PU1 与第二像素单元PU2。第一数据线DL1与第一扫描线SL1交错设置。在一 实施例中，第二数据线DL2也与第一扫描线SL1交错设置。第一信号线 CL1位于第一数据线DL1上。在另一实施例中，像素阵列10还包括位于第 二数据线DL2上的第二信号线CL2。第一数据线DL1位于第一像素单元 PU1与第二像素单元PU2之间。换言之，在本实例中，第一像素单元PU1 与第二像素单元PU2分别位于第一数据线DL1的左右两侧。在一实施例中， 第二像素单元PU2位于第二数据线DL2与第一数据线DL1之间。在一实 施例中，像素单元PU1以及像素单元PU2形成于基板BS上。
第一像素单元PU1包括第一共用电极CE1、第二共用电极CE2、第一 像素电极PE1以及第二像素电极PE2。第一共用电极CE1与第二共用电极 CE2分别位于第一扫描线SL1的第一侧W1与第二侧W2，其中第二共用电 极CE2通过第一导通结构CS1而电性连接至第一信号线CL1。第一像素电 极PE1以及第二像素电极PE2分别重叠于部分的第一共用电极CE1与部分 的第二共用电极CE2。
在一实施例中，第一像素单元PU1还包括第一开关元件TFT1与第二 开关元件TFT2。
第一开关元件TFT1包括第一漏极D1、第一源极S1、第一栅极G1与 第一半导体层SM1。第一开关元件TFT1的第一栅极G1与第一扫描线SL1 电性连接，第一源极S1与第一数据线DL1电性连接，第一像素电极PE1 通过第一接触窗TH1而与第一漏极D1电性连接。至少部分第一半导体层 SM1位于第一栅极G1与第一源极S1以及第一漏极D1之间。
第二开关元件TFT2包括第二漏极D2与第二源极S2、第二栅极G2与 第二半导体层SM2。第二开关元件TFT2的第二栅极G2与第一扫描线SL1 电性连接。在一实施例中，第二开关元件TFT2的第二源极S2可以与第一 源极S1电性连接；更详而言之，第二开关元件TFT2的第二源极S2通过第 一开关元件TFT1而电性连接至第一数据线DL1。第二像素电极PE2通过第二接触窗TH2而与第二漏极D2电性连接。至少部分第二半导体层SM2 位于第二栅极G2与第二源极S2以及第二漏极D2之间。
在本实施例中，第一漏极D1与第二漏极D2皆朝第一像素电极PE1的 方向延伸。在一实施例中，第一源极S1与第二源极S2包括U型的开口， 且第一源极S1与第二源极S2的U型开口都朝向第一像素电极PE1的方向。
在一实施例中，第一像素单元PU1还包括第一分享元件ST1。第一分 享元件ST1包括栅极SG1、半导体层SSM1、源极SS1以及漏极SD1。第 一分享元件ST1的栅极SG1电性连接至第一扫描线SL1。至少部分半导体 层SSM1位于栅极SG1与源极SS1以及漏极SD1之间。源极SS1通过第二 接触窗TH2而电性连接至第二像素电极PE2，且源极SS1电性连接至第二 开关元件TFT2的第二漏极D2。第一导通结构CS1电性连接第一信号线CL1、 第一分享元件ST1的漏极SD1和第二共用电极CE2。
在一实施例中，第一信号线CL1、第一分享元件ST1的漏极SD1以及 第二共用电极CE2属于不同的膜层，其中第一分享元件ST1的漏极SD1所 在的膜层夹在第一信号线CL1所在的膜层以及第二共用电极CE2所在的膜 层之间。在本实施例中，第一导通结构CS1将第一信号线CL1、第一分享 元件ST1的漏极SD1和第二共用电极CE2电性连接。在一实施例中，第一 信号线CL1所在的膜层与第一分享元件ST1的漏极SD1所在的膜层之间夹 有绝缘层PV2，且第一分享元件ST1的漏极SD1所在的膜层与第二共用电 极CE2所在的膜层之间夹有绝缘层PV1。在一实施例中，开口C1贯穿了 绝缘层PV1与绝缘层PV2，而第一导通结构CS1填入该开口C1中。
第二像素单元PU2包括第三共用电极CE3、第四共用电极CE4、第三 像素电极PE3以及第四像素电极PE4。第三共用电极CE3与第四共用电极 CE4分别位于第一扫描线SL1的第一侧W1与第二侧W2。第三像素电极 PE3以及第四像素电极PE4，分别重叠于部分的第三共用电极CE3与部分 的第四共用电极CE4。
在一实施例中，第二像素单元PU2还包括第三开关元件TFT3与第四 开关元件TFT4。
第三开关元件TFT3包括第三漏极D3与第三源极S3、第三栅极G3与 第三半导体层SM3。第三开关元件TFT3的第三栅极G3与第一扫描线SL1 电性连接，第三源极S3与第二数据线DL2电性连接，第三像素电极PE3 通过第三接触窗TH3而与第三漏极D3电性连接。至少部分第三半导体层 SM3位于第三栅极G3与第三源极S3以及第三漏极D3之间。
第四开关元件TFT4包括第四漏极D4与第四源极S4、第四栅极G4与 第四半导体层SM4。第四开关元件TFT4的第四栅极G4与第一扫描线SL1 电性连接。在一实施例中，第四开关元件TFT4的第四源极S4可以与第三 源极S3电性连接；更详而言之，第四开关元件TFT4的第四源极S4通过第 三开关元件TFT3而电性连接至第二数据线DL2。第四像素电极PE4通过第四接触窗TH4而与第四漏极D4电性连接。至少部分第四半导体层SM4 位于第四栅极G4与第四源极S4以及第四漏极D4之间。
在本实施例中，第三漏极D3朝第三像素电极PE3的方向延伸且第四漏 极D4朝第四像素电极PE4的方向延伸。在一实施例中，第三源极S3与第 四源极S4包括U型的开口，且第三源极S3与第四源极S4的U型开口分 别朝向第三像素电极PE3与第四像素电极PE4的方向。
在一实施例中，第二像素单元PU2还包括第二分享元件ST2。第二分 享元件ST2包括栅极SG2、半导体层SSM2、源极SS2以及漏极SD2。第 二分享元件ST2的栅极SG2电性连接至第一扫描线SL1。至少部分半导体 层SSM2位于栅极SG2与源极SS2以及漏极SD2之间。源极SS2通过第四 接触窗TH4而电性连接至第四像素电极PE4，且源极SS2电性连接至第四 开关元件TFT4的第四漏极D4。第二导通结构CS2电性连接第一信号线CL1、 第二分享元件ST2的漏极SD2以及第三共用电极CE3。
在一实施例中，第一信号线CL1、第二分享元件ST2的漏极SD2以及 第三共用电极CE3属于不同的膜层，其中第二分享元件ST2的漏极SD2所 在的膜层夹在第一信号线CL1的膜层以及第三共用电极CE3的膜层之间。 在本实施例中，第二导通结构CS2将第一信号线CL1、第二分享元件ST2 的漏极SD2和第三共用电极CE3电性连接。在一实施例中，第一信号线 CL1所在的膜层与第二分享元件ST2的漏极SD2所在的膜层之间夹有绝缘 层PV2，且第二分享元件ST2的漏极SD2所在的膜层与第三共用电极CE3 所在的膜层之间夹有绝缘层PV1。在一实施例中，开口C2贯穿了绝缘层 PV1与绝缘层PV2，而第二导通结构CS2填入该开口C2中。
在一实施例中，第一共用电极CE1与第三共用电极CE3电性连接，且 第二共用电极CE2与第四共用电极CE4电性连接。在一实施例中，第一像 素单元PU1相邻于第二像素单元PU2，第一共用电极CE1与第三共用电极 CE3结构上连接，且第二共用电极CE2与第四共用电极CE4结构上连接。
在一实施例中，第一共用电极CE1、第二共用电极CE2、第三共用电 极CE3、第四共用电极CE4与第一扫描线SL1属于同一膜层。在一实施例 中，第一像素电极PE1、第二像素电极PE2、第三像素电极PE3、第四像素 电极PE4、第一信号线CL1、第一导通结构CS1与第二导通结构CS2属于 同一膜层。
基于上述，本实施例的像素阵列10中，第一像素单元PU1具有第一导 通结构CS1，且第二像素单元PU2具有第二导通结构CS2，通过第一导通 结构CS1、第二导通结构CS2以及第一信号线CL1就能使第一像素单元PU1 的第二共用电极CE2电性连接至第二像素单元PU2的第三共用电极CE3， 利用不同像素单元中的导通结构使位于扫描线不同侧的共用电极能电性连 接，共同组成网状结构，减少了导通共用电极所需要的导通结构的数量。 在一实施例中，第一分享元件ST1通过第一导通结构CS1而与第二共用电 极CE2以及第一信号线CL1电性连接，且第二分享元件ST2通过第二导通 结构CS2而与第三共用电极CE3以及第一信号线CL1电性连接，因此能改 善像素阵列10开口率不足的问题。
图2是依照本发明的一实施例的一种像素阵列20的上视示意图。在此 必须说明的是，图2的实施例沿用图1的实施例的元件标号与部分内容， 其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技 术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再 重复赘述。
图2的像素阵列20与图1的像素阵列10的差异在于：像素阵列20还 包括第二扫描线SL2、第三像素单元PU3以及第四像素单元PU4。
第二扫描线SL2与第一数据线DL1以及第二数据线DL2交错设置。在 一实施例中，第三像素单元PU3类似于第一像素单元PU1。第三像素单元 PU3包括五开关元件TFT5、第六开关元件TFT6、第五共用电极CE5、第 六共用电极CE6、第五像素电极PE5以及第六像素电极PE6。
在本实施例中，第五开关元件TFT5以及第六开关元件TFT6与第二扫 描线SL2电性连接。第五共用电极CE5与第六共用电极CE6分别位于第二 扫描线SL2的第一侧W3与第二侧W4。第五像素电极PE5以及第六像素 电极PE6分别重叠于部分的第五共用电极CE5与部分的第六共用电极CE6。
第五开关元件TFT5包括第五漏极D5、第五源极S5、第五栅极G5与 第五半导体层SM5。第五开关元件TFT5的第五栅极G5与第二扫描线SL2 电性连接。第五源极S5与第一数据线DL1电性连接。第五像素电极PE5 通过第五接触窗TH5而与第五漏极D5电性连接。至少部分第五半导体层 SM5位于第五栅极G5与第五源极S5以及第五漏极D5之间。
第六开关元件TFT6包括第六漏极D6与第六源极S6、第六栅极G2与 第六半导体层SM6。第六开关元件TFT6的第六栅极G6与第二扫描线SL2 电性连接。在一实施例中，第六开关元件TFT6的第六源极S6可以与第五 源极S5电性连接；更详而言之，第六开关元件TFT6的第六源极S6通过第 五开关元件TFT5而电性连接至第一数据线DL1。第六像素电极PE6通过第六接触窗TH6而与第六漏极D6电性连接。至少部分第六半导体层SM6 位于第六栅极G6与第六源极S6以及第六漏极D6之间。
在一实施例中，第五漏极D5与第六漏极D2皆朝第五像素电极PE5的 方向延伸。在一实施例中，第五源极S5与第六源极S6包括U型的开口， 且第五源极S5与第六源极S6的U型开口都朝向第五像素电极PE5的方向。
在一实施例中，第三像素单元PU3还包括第三分享元件ST3。第三分 享元件ST3包括栅极SG3、半导体层SSM3、源极SS3以及漏极SD3。第 三分享元件ST3的栅极SG3电性连接至第二扫描线SL2。至少部分半导体 层SSM3位于栅极SG3与源极SS3以及漏极SD3之间。第三分享元件ST3 的源极SS3通过第六接触窗TH6电性连接至第六像素电极PE6，且第三分 享元件ST3的漏极SD3通过第三导通结构CS3电性连接至第六共用电极 CE6。第三导通结构CS3电性连接第一信号线CL1、第三分享元件ST3的 漏极SD3以及第六共用电极CE6。
在一实施例中，第四像素单元PU4类似于第二像素单元PU2。第四像 素单元PU4包括第七开关元件TFT7、第八开关元件TFT8、第七共用电极 CE7、第八共用电极CE8、第七像素电极PE7、第八像素电极PE8、第四分 享元件ST4以及第四导通结构CS4。
第七开关元件TFT7与第八开关元件TFT8与第二扫描线SL2电性连接。 第七共用电极CE7与第八共用电极CE8分别位于第二扫描线SL2的第一侧 W3与第二侧W4。第五共用电极CE5与第七共用电极CE7电性连接，第 六共用电极CE6与第八共用电极CE8电性连接。第七像素电极PE7以及第 八像素电极PE8分别重叠于部分的第七共用电极CE7与部分的第八共用电 极CE8。
第七开关元件TFT7包括第七漏极D7、第七源极S7、第七栅极G7与 第七半导体层SM7。第七开关元件TFT7的第七栅极G7与第二扫描线SL2 电性连接。第七源极S7与第二数据线DL2电性连接。第七像素电极PE7 通过第七接触窗TH7而与第七漏极D7电性连接。至少部分第七半导体层 SM7位于第七栅极G7与第七源极S7以及第七漏极D7之间。
第八开关元件TFT8包括第八漏极D8与第八源极S8、第八栅极G8与 第八半导体层SM8。第八开关元件TFT8的第八栅极G8与第二扫描线SL2 电性连接。在一实施例中，第八开关元件TFT8的第八源极S8可以与第七 源极S7电性连接；更详而言之，第八开关元件TFT8的第八源极S8通过第 七开关元件TFT7而电性连接至第二数据线DL2。第八像素电极PE8通过第八接触窗TH8而与第八漏极D8电性连接。至少部分第八半导体层SM8 位于第八栅极G8与第八源极S8以及第八漏极D8之间。
在一实施例中，第四像素单元PU4还包括第四分享元件ST4。第四分 享元件ST4包括栅极SG4、半导体层SSM4、源极SS4以及漏极SD4。第 四分享元件ST4的栅极SG4电性连接至第二扫描线SL2。至少部分半导体 层SSM4位于栅极SG4与源极SS4以及漏极SD4之间。第四分享元件ST4 的源极SS4通过第八接触窗TH8电性连接至第八像素电极PE8，且第四分 享元件ST4的漏极SD4通过第四导通结构CS4电性连接至第一信号线CL1。 第四导通结构CS4电性连接第一信号线CL1、第四分享元件ST4的漏极SD4 以及第七共用电极CE7。
在一实施例中，第五共用电极CE5与第七共用电极CE7电性连接，且 第六共用电极CE6与第八共用电极CE8电性连接。在一实施例中，第三像 素单元PU3相邻于第四像素单元PU4，第五共用电极CE5与第七共用电极 CE7结构上连接，且第六共用电极CE6与第八共用电极CE8结构上连接。
在一实施例中，第五共用电极CE5电性连接至第二共用电极CE2。在 一实施例中，第一像素单元PU1与第三像素单元PU3位于相邻列，且第三 像素单元PU3的第五共用电极CE5结构上连接至第一像素单元PU1的第二 共用电极CE2。在一实施例中，第七共用电极CE7电性连接至第四共用电 极CE4。在一实施例中，第二像素单元PU2与第四像素单元PU4位于相邻 列，且第四像素单元PU4的第七共用电极CE7结构上连接至第二像素单元 PU2的第四共用电极CE4。
基于上述，本实施例的像素阵列20中，第三像素单元PU3具有第三导 通结构CS3，且第四像素单元PU4具有第四导通结构CS4，通过第三导通 结构CS3、第四导通结构CS4以及第一信号线CL1就能使第三像素单元PU3 的第六共用电极CE6电性连接至第四像素单元PU4的第七共用电极CE7， 利用不同像素单元中的导通结构使位于扫描线不同侧的共用电极能电性连 接，共同组成网状结构，减少了导通共用电极所需要的导通结构的数量。 在一实施例中，第三分享元件ST3通过第三导通结构CS3而与第六共用电 极CE6以及第一信号线CL1电性连接，且第四分享元件ST4通过第四导通 结构CS4而与第七共用电极CE7以及第一信号线CL1电性连接，因此能改 善像素阵列20开口率不足的问题。
图3是依照本发明的一实施例的一种像素阵列30的上视示意图。在此 必须说明的是，图3的实施例沿用图1的实施例的元件标号与部分内容， 其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技 术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再 重复赘述。
图3的像素阵列30与图1的像素阵列10的差异在于：像素阵列30还 包括第二扫描线SL2、第三数据线DL3、第二信号线CL2、第三信号线CL3、 第三像素单元PU3以及第四像素单元PU4。
第二扫描线SL2与第一数据线DL1以及第二数据线DL2交错设置。第 三数据线DL3与第一扫描线SL1交错设置。第一数据线DL1位于第二数据 线DL2以及第三数据线DL3之间。第二信号线CL2位于第二数据线DL2 上。第三信号线CL3位于第三数据线DL3上。
第三像素单元PU3位于第一数据线DL1与第三数据线DL3之间。第 三像素单元PU3包括第五开关元件TFT5、第六开关元件TFT6、第五共用 电极CE5、第六共用电极CE6、第五像素电极PE5以及第六像素电极PE6。
第五共用电极CE5、第六共用电极CE6分别位于第二扫描线SL2的第 一侧W3与第二侧W4。第五像素电极PE5以及第六像素电极PE6分别重 叠于部分的第五共用电极CE5与部分的第六共用电极CE6。第五共用电极 CE5通过第三导通结构CS3而电性连接至第三信号线CL3。
第五开关元件TFT5包括第五漏极D5、第五源极S5、第五栅极G5与 第五半导体层SM5。第五开关元件TFT5的第五栅极G5与第二扫描线SL2 电性连接，第五源极S5与第一数据线DL1电性连接，第五像素电极PE5 通过第五接触窗TH5而与第五漏极D5电性连接。至少部分第五半导体层 SM5位于第五栅极G5与第五源极S5以及第五漏极D5之间。
第六开关元件TFT6包括第六漏极D6与第六源极S6、第六栅极G2与 第六半导体层SM6。第六开关元件TFT6的第六栅极G6与第二扫描线SL2 电性连接。在一实施例中，第六开关元件TFT6的第六源极S6可以与第五 源极S5电性连接；更详而言之，第六开关元件TFT6的第六源极S6通过第 五开关元件TFT5而电性连接至第一数据线DL1。第六像素电极PE6通过第六接触窗TH6而与第六漏极D6电性连接。至少部分第六半导体层SM6 位于第六栅极G6与第六源极S6以及第六漏极D6之间。
在本实施例中，第五开关元件TFT5的第五漏极D5朝第五像素电极PE5 的方向延伸且第六开关元件TFT6的第六漏极D6朝第六像素电极PE6的方 向延伸。
在一实施例中，第三像素单元PU3还包括第三分享元件ST3。第三分 享元件ST3包括栅极SG3、半导体层SSM3、源极SS3以及漏极SD3。第 三分享元件ST3的栅极SG3电性连接至第二扫描线SL2。至少部分半导体 层SSM3位于栅极SG3与源极SS3以及漏极SD3之间。第三分享元件ST3 的源极SS3通过第六接触窗TH6电性连接至第六像素电极PE6，且第三导 通结构CS3电性连接第三信号线CL3、第三分享元件ST3的漏极SD3和第 五共用电极CE5。
第四像素单元PU4位于第一数据线DL1与第二数据线DL2之间。第 四像素单元PU4包括第七开关元件TFT7、第八开关元件TFT8、第七共用 电极CE7、第八共用电极CE8、第七像素电极PE7以及第八像素电极PE8。 第七共用电极CE7与第八共用电极CE8分别位于第二扫描线SL2的第一侧 与第二侧。第五共用电极CE5与第七共用电极CE7电性连接，第六共用电极CE6与第八共用电极CE8电性连接。第七像素电极PE7以及第八像素电 极PE8分别重叠于部分的第七共用电极CE7与部分的第八共用电极CE8。 第八共用电极CE8通过第四导通结构CS4而电性连接至第二信号线CL2。
第七开关元件TFT7包括第七漏极D7、第七源极S7、第七栅极G7与 第七半导体层SM7。第七开关元件TFT7的第七栅极G7与第二扫描线SL2 电性连接，第七源极S7与第二数据线DL2电性连接，第七像素电极PE7 通过第七接触窗TH7而与第七漏极D7电性连接。至少部分第七半导体层 SM7位于第七栅极G7与第七源极S7以及第七漏极D7之间。
第八开关元件TFT8包括第八漏极D8与第八源极S8、第八栅极G8与 第八半导体层SM8。第八开关元件TFT8的第八栅极G8与第二扫描线SL2 电性连接。在一实施例中，第八开关元件TFT8的第八源极S8可以与第七 源极S7电性连接；更详而言之，第八开关元件TFT8的第八源极S8通过第 七开关元件TFT7而电性连接至第二数据线DL2。第八像素电极PE8通过第八接触窗TH8而与第八漏极D8电性连接。至少部分第八半导体层SM8 位于第八栅极G8与第八源极S8以及第八漏极D8之间。
在本实施例中，第七开关元件的第七漏极D7与第八开关元件TFT8的 第八漏极D8皆朝第七像素电极PE7的方向延伸。
在一实施例中，第四像素单元PU4还包括第四分享元件ST4。第四分 享元件ST4包括栅极SG4、半导体层SSM4、源极SS4以及漏极SD4。第 四分享元件ST4的栅极SG4电性连接至第二扫描线SL2。至少部分半导体 层SSM4位于栅极SG4与源极SS4以及漏极SD4之间。第四分享元件ST4 的源极SS4通过第八接触窗TH8电性连接至第八像素电极PE8，且第四导 通结构CS4电性连接第二信号线CL2、第四分享元件ST4的漏极SD4和第 八共用电极CE8。
在本实施例中，第一导通结构CS1相似于第四导通结构CS4，且第二 导通结构CS2相似于第三导通结构CS3，通过第一导通结构CS1/第四导通 结构CS4与第二导通结构CS2/第三导通结构CS3在行的方向(数据线的延 伸方向)以及列的方向(扫描线的延伸方向)交替排列，使相似的导通结构不 会聚集在一起，平均分散了导通结构所造成的阻抗差值。
图4是依照本发明的一实施例的一种像素阵列40的上视示意图。在此 必须说明的是，图4的实施例沿用图1的实施例的元件标号与部分内容， 其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技 术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再 重复赘述。
图4的像素阵列40与图1的像素阵列10的差异在于：像素阵列40还 包括第三数据线DL3、第三信号线CL3以及第三像素单元PU3。
第三数据线DL3与第一扫描线SL1交错设置，其中第一数据线DL1 位于第二数据线DL2以及第三数据线DL3之间。第三信号线CL3位于第 三数据线DL3上。
第三像素单元PU3包括第五开关元件TFT5、第六开关元件TFT6、第 五共用电极CE5、第六共用电极CE6、第五像素电极PE5以及第六像素电 极PE6。
第五共用电极CE5与第六共用电极CE6分别位于第一扫描线SL1的第 一侧W1与第二侧W2。第六共用电极CE6通过第三导通结构CS3而电性 连接至第三信号线CL3。第五像素电极PE5以及第六像素电极PE6分别重 叠于部分的第五共用电极CE5与部分的第六共用电极CE6。
第五开关元件TFT5包括第五漏极D5、第五源极S5、第五栅极G5与 第五半导体层SM5。第五开关元件TFT5的第五栅极G5与第一扫描线SL1 电性连接，第五源极S5与第三数据线DL3电性连接，第五像素电极PE5 通过第五接触窗TH5而与第五漏极D5电性连接。至少部分第五半导体层 SM5位于第五栅极G5与第五源极S5以及第五漏极D5之间。
第六开关元件TFT6包括第六漏极D6与第六源极S6、第六栅极G2与 第六半导体层SM6。第六开关元件TFT6的第六栅极G6与第一扫描线SL1 电性连接。在一实施例中，第六开关元件TFT6的第六源极S6可以与第五 源极S5电性连接；更详而言之，第六开关元件TFT6的第六源极S6通过第 五开关元件TFT5而电性连接至第三数据线DL3。第六像素电极PE6通过第六接触窗TH6而与第六漏极D6电性连接。至少部分第六半导体层SM6 位于第六栅极G6与第六源极S6以及第六漏极D6之间。
在一实施例中，第五开关元件TFT5的第五漏极D5与第六开关元件 TFT6的第六漏极D6皆朝第五像素电极PE5的方向延伸。
在一实施例中，第一共用电极CE1、第三共用电极CE3与第五共用电 极CE5电性连接，并且第二共用电极CE2、第四共用电极CE4与第六共用 电极CE6电性连接。在一实施例中，第三共用电极CE3、第一共用电极CE1 与第五共用电极CE5在结构上按序连接，并且第四共用电极CE4、第二共 用电极CE2与第六共用电极CE6在结构上按序连接。
在一实施例中，第三像素单元PU3还包括第三分享元件ST3。第三分 享元件ST3包括栅极SG3、半导体层SSM3、源极SS3以及漏极SD3。第 三分享元件ST3的栅极SG3电性连接至第一扫描线SL1。至少部分半导体 层SSM3位于栅极SG3与源极SS3以及漏极SD3之间。其中第三分享元件 ST3的源极SS3通过第六接触窗TH6电性连接至第六像素电极PE6，且第 三导通结构CS3电性连接第三信号线CL3、第三分享元件ST3的漏极SD3 和第六共用电极CE6。
基于上述，本实施例的像素阵列40中，第一像素单元PU1具有第一导 通结构CS1，第二像素单元PU2具有第二导通结构CS2，且第三像素单元 PU3具有第三导通结构CS3。通过第一导通结构CS1、第二导通结构CS2 以及第一信号线CL1就能使第一像素单元PU1的第二共用电极CE2电性连 接至第二像素单元PU2的第三共用电极CE3，利用不同像素单元中的导通 结构使位于扫描线不同侧的共用电极能电性连接，共同组成网状结构，减 少了导通共用电极所需要的导通结构的数量。在一实施例中，第一分享元 件ST1通过第一导通结构CS1而与第二共用电极CE2以及第一信号线CL1 电性连接，第二分享元件ST2通过第二导通结构CS2而与第三共用电极CE3 以及第一信号线CL1电性连接，且第三分享元件ST3通过第三导通结构CS3 而与第六共用电极CE6以及第三信号线CL3电性连接，因此能改善像素阵 列40开口率不足的问题。
图5是依照本发明的一实施例的一种像素阵列50的上视示意图。在此 必须说明的是，图5的实施例沿用图1的实施例的元件标号与部分内容， 其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技 术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再 重复赘述。
图5的像素阵列50与图1的像素阵列10的差异在于：像素阵列50还 包括第三数据线DL3、第四数据线DL4、第三信号线CL3、第四信号线CL4 以及第三像素单元PU3。
第三数据线DL3以及第四数据线DL4与第一扫描线SL1交错设置。第 一数据线DL1位于第二数据线DL2以及第三数据线DL3之间，且第三数 据线DL3位于第一数据线DL1以及第四数据线DL4之间。第三信号线CL3 位于第三数据线DL3上。第四信号线CL4位于第四数据线DL4上。
第三像素单元PU3包括第五开关元件TFT5、第六开关元件TFT6、第 五共用电极CE5、第六共用电极CE6第五像素电极PE5以及第六像素电极 PE6。
第五共用电极CE5与第六共用电极CE6分别位于第一扫描线SL1的第 一侧W1与第二侧W2，其中第五共用电极CE5通过第三导通结构CS3而 电性连接至第四信号线CL4。第五像素电极PE5以及第六像素电极PE6分 别重叠于部分的第五共用电极CE5与部分的第六共用电极CE6。
第五开关元件TFT5包括第五漏极D5、第五源极S5、第五栅极G5与 第五半导体层SM5。第五开关元件TFT5的第五栅极G5与第一扫描线SL1 电性连接，第五源极S5与第三数据线DL3电性连接，第五像素电极PE5 通过第五接触窗TH5而与第五漏极D5电性连接。至少部分第五半导体层 SM5位于第五栅极G5与第五源极S5以及第五漏极D5之间。
第六开关元件TFT6包括第六漏极D6与第六源极S6、第六栅极G2与 第六半导体层SM6。第六开关元件TFT6的第六栅极G6与第一扫描线SL1 电性连接。在一实施例中，第六开关元件TFT6的第六源极S6可以与第五 源极S5电性连接；更详而言之，第六开关元件TFT6的第六源极S6通过第 五开关元件TFT5而电性连接至第三数据线DL3。第六像素电极PE6通过第六接触窗TH6而与第六漏极D6电性连接。至少部分第六半导体层SM6 位于第六栅极G6与第六源极S6以及第六漏极D6之间。
在本实施例中，第五开关元件TFT5的第五漏极D5朝第五像素电极PE5 的方向延伸，且第六开关元件TFT6的第六漏极D6朝第六像素电极PE6的 方向延伸。
在一实施例中，第一共用电极CE1、该第三共用电极CE3与第五共用 电极CE5电性连接，并且第二共用电极CE2、第四共用电极CE4与第六共 用电极CE6电性连接。在一实施例中，第三共用电极CE3、第一共用电极 CE1与第五共用电极CE5在结构上按序连接，并且第四共用电极CE4、第 二共用电极CE2与第六共用电极CE6在结构上按序连接。
在一实施例中，第三像素单元PU3还包括第三分享元件ST3。第三分 享元件ST3包括栅极SG3、半导体层SSM3、源极SS3以及漏极SD3。第 三分享元件ST3的栅极SG3电性连接至第一扫描线SL1。至少部分半导体 层SSM3位于栅极SG3与源极SS3以及漏极SD3之间。其中第三分享元件 ST3的源极SS3通过第六接触窗TH6电性连接至第六像素电极PE6，且第 三导通结构CS3电性连接第四信号线CL4、第三分享元件ST3的漏极SD3 和第五共用电极CE5。
基于上述，本实施例的像素阵列50中，第一像素单元PU1具有第一导 通结构CS1，第二像素单元PU2具有第二导通结构CS2，且第三像素单元 PU3具有第三导通结构CS3。通过第一导通结构CS1、第二导通结构CS2 以及第一信号线CL1就能使第一像素单元PU1的第二共用电极CE2电性连 接至第二像素单元PU2的第三共用电极CE3，利用不同像素单元中的导通 结构使位于扫描线不同侧的共用电极能电性连接，共同组成网状结构，减 少了导通共用电极所需要的导通结构的数量。在一实施例中，第一分享元 件ST1通过第一导通结构CS1而与第二共用电极CE2以及第一信号线CL1 电性连接，第二分享元件ST2通过第二导通结构CS2而与第三共用电极CE3 以及第一信号线CL1电性连接，且第三分享元件ST3通过第三导通结构CS3 而与第五共用电极CE5以及第四信号线CL4电性连接，因此能改善像素阵 列50开口率不足的问题。
综上所述，在本发明的像素阵列中，第一像素单元具有第一导通结构， 且第二像素单元具有第二导通结构，通过第一导通结构、第二导通结构以 及第一信号线就能使第一像素单元的第二共用电极电性连接至第二像素单 元的第三共用电极，利用不同像素单元中的导通结构使位于扫描线不同侧 的共用电极能电性连接，共同组成网状结构，减少了导通共用电极所需要 的导通结构的数量。在一实施例中，第一分享元件通过第一导通结构而与 第二共用电极以及第一信号线电性连接，且第二分享元件通过第二导通结 构而与第三共用电极以及第一信号线电性连接，因此能改善像素阵列开口 率不足的问题。在一实施例中，通过结构不相同的导通结构在行的方向以 及列的方向交替排列，使得相似的导通结构不会聚集在一起，平均分散了 结构不相同的导通结构所造成的阻抗差值。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所 属技术领域中技术人员，在不脱离本发明的构思构思和范围内，当可作些 许的变动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (17)

1.一种像素阵列，包括：
一第一扫描线；
一第一数据线，与该第一扫描线交错设置；
一第一信号线，位于该第一数据线上；
一第一像素单元与一第二像素单元，该第一数据线位于该第一像素单元与该第二像素单元之间，其中：
该第一像素单元包括：
一第一开关元件与一第二开关元件；
一第一共用电极与一第二共用电极，分别位于该第一扫描线的一第一侧与一第二侧；
一第一像素电极以及一第二像素电极，分别重叠于部分的该第一共用电极与部分的该第二共用电极，其中该第一像素电极与该第一开关元件电性连接，且该第二像素电极与该第二开关元件电性连接；以及
一第一分享元件，电性连接至该第二像素电极；其中该第二共用电极通过一第一导通结构电性连接于该第一信号线与该第一分享元件；
该第二像素单元包括：
一第三开关元件与一第四开关元件；
一第三共用电极与一第四共用电极，分别位于该第一扫描线的该第一侧与该第二侧，其中该第一共用电极与该第三共用电极电性连接，该第二共用电极与该第四共用电极电性连接；
一第三像素电极以及一第四像素电极，分别重叠于部分的该第三共用电极与部分的该第四共用电极，其中该第三像素电极与该第三开关元件电性连接，且该第四像素电极与该第四开关元件电性连接；以及
一第二分享元件，电性连接至该第四像素电极；其中该第三共用电极通过一第二导通结构电性连接于该第一信号线与该第二分享元件。
2.如权利要求1所述的像素阵列，还包括：
一第二数据线，与该第一扫描线交错设置，该第二像素单元位于该第二数据线与该第一数据线之间；其中：
该第一开关元件与该第一扫描线以及该第一数据线电性连接，且该第一像素电极通过一第一接触窗电性连接至该第一开关元件；
该第二开关元件与该第一扫描线电性连接，且该第二像素电极通过一第二接触窗电性连接至该第二开关元件；
该第三开关元件与该第一扫描线以及该第二数据线电性连接，且该第三像素电极通过一第三接触窗电性连接至该第三开关元件；以及
该第四开关元件与该第一扫描线电性连接，且该第四像素电极通过一第四接触窗电性连接至该第四开关元件。
3.如权利要求1所述的像素阵列，其中该第一分享元件的一源极电性连接至该第二开关元件，且该第一导通结构电性连接该第一分享元件的一漏极、该第一信号线和该第二共用电极。
4.如权利要求3所述的像素阵列，其中该第二分享元件的一源极电性连接至该第四开关元件，且该第二导通结构电性连接该第二分享元件的一漏极、该第一信号线以及该第三共用电极。
5.如权利要求2所述的像素阵列，其中该第一开关元件包括一第一漏极，该第二开关元件包括一第二漏极，并且该第一漏极与该第二漏极皆朝该第一像素电极的方向延伸。
6.如权利要求5所述的像素阵列，其中该第三开关元件包括一第三漏极，该第四开关元件包括一第四漏极，该第三漏极朝该第三像素电极的方向延伸，并且该第四漏极朝该第四像素电极的方向延伸。
7.如权利要求6所述的像素阵列，其中该第一开关元件包括一第一源极，该第二开关元件包括一第二源极，该第三开关元件包括一第三源极，该第四开关元件包括一第四源极，该第一源极与该第二源极电性连接，并且该第三源极与该第四源极电性连接。
8.如权利要求2所述的像素阵列，还包括：
一第二扫描线，与该第一数据线以及该第二数据线交错设置；
一第三像素单元，包括：
一第五开关元件与一第六开关元件，与该第二扫描线电性连接；
一第五共用电极与一第六共用电极，分别位于该第二扫描线的一第一侧与一第二侧；
一第五像素电极以及一第六像素电极，分别重叠于部分的该第五共用电极与部分的该第六共用电极，该第五像素电极通过一第五接触窗电性连接至该第五开关元件，以及该第六像素电极通过一第六接触窗电性连接至该第六开关元件；
一第三分享元件，其中该第三分享元件的一源极电性连接至该第六像素电极，且该第三分享元件的一漏极电性连接至该第六共用电极；以及
一第三导通结构，电性连接该第一信号线与该第三分享元件的该漏极；以及
一第四像素单元，包括：
一第七开关元件与一第八开关元件，与该第二扫描线电性连接；
一第七共用电极与一第八共用电极，分别位于该第二扫描线的该第一侧与该第二侧，该第五共用电极与该第七共用电极电性连接，该第六共用电极与该第八共用电极电性连接；
一第七像素电极以及一第八像素电极，分别重叠于部分的该第七共用电极与部分的该第八共用电极，该第七像素电极通过一第七接触窗电性连接至该第七开关元件，以及该第八像素电极通过一第八接触窗电性连接至该第八开关元件；
一第四分享元件，其中该第四分享元件的一源极电性连接至该第八像素电极，且该第四分享元件的一漏极电性连接至该第七共用电极；以及
一第四导通结构，电性连接该第一信号线与该第四分享元件的该漏极。
9.如权利要求8所述的像素阵列，其中该第五共用电极电性连接至该第二共用电极；以及该第七共用电极电性连接至该第四共用电极。
10.如权利要求2所述的像素阵列，还包括：
一第二扫描线，与该第一数据线以及该第二数据线交错设置；
一第三数据线，与该第一扫描线和该第二扫描线交错设置，其中该第一数据线位于该第二数据线以及该第三数据线之间；
一第二信号线，位于该第二数据线上；
一第三信号线，位于该第三数据线上；
一第三像素单元，包括：
一第五共用电极与一第六共用电极，分别位于该第二扫描线的一第一侧与一第二侧；
一第五像素电极以及一第六像素电极，分别重叠于部分的该第五共用电极与部分的该第六共用电极，该第五共用电极通过一第三导通结构而电性连接至该第三信号线；以及
一第四像素单元，位于该第一数据线与该第二数据线之间，包括：
一第七共用电极与一第八共用电极，分别位于该第二扫描线的该第一侧与该第二侧，该第五共用电极与该第七共用电极电性连接，该第六共用电极与该第八共用电极电性连接；
一第七像素电极以及一第八像素电极，分别重叠于部分的该第七共用电极与部分的该第八共用电极，该第八共用电极通过一第四导通结构而电性连接至该第二信号线。
11.如权利要求10所述的像素阵列，其中：
该第三像素单元还包括：
一第五开关元件与一第六开关元件，与该第二扫描线电性连接，其中该第五像素电极通过一第五接触窗电性连接至该第五开关元件，以及该第六像素电极通过一第六接触窗电性连接至该第六开关元件；
一第三分享元件，其中该第三分享元件的一源极电性连接至该第六像素电极，且该第三导通结构电性连接该第三分享元件的一漏极、该第三信号线和该第五共用电极；以及
该第四像素单元还包括：
一第七开关元件与一第八开关元件，与该第二扫描线电性连接，其中该第七像素电极通过一第七接触窗电性连接至该第七开关元件，以及该第八像素电极通过一第八接触窗电性连接至该第八开关元件；
一第四分享元件，其中该第四分享元件的一源极电性连接至该第八像素电极，且该第四导通结构电性连接该第四分享元件的一漏极、该第二信号线和该第八共用电极。
12.如权利要求11所述的像素阵列，其中：
该第一开关元件包括一第一漏极，该第二开关元件包括一第二漏极，且该第一漏极与该第二漏极皆朝该第一像素电极的方向延伸；
该第三开关元件包括一第三漏极，该第四开关元件包括一第四漏极，该第三漏极朝该第三像素电极的方向延伸，且该第四漏极朝该第四像素电极的方向延伸；
该第五开关元件包括一第五漏极，该第六开关元件包括一第六漏极，该第五漏极朝该第五像素电极的方向延伸，且该第六漏极朝该第六像素电极的方向延伸；
该第七开关元件包括一第七漏极，该第八开关元件包括一第八漏极，且该第七漏极与该第八漏极皆朝该第七像素电极的方向延伸。
13.如权利要求2所述的像素阵列，还包括：
一第三数据线，与该第一扫描线交错设置，其中该第一数据线位于该第二数据线以及该第三数据线之间；
一第三信号线，位于该第三数据线上；
一第三像素单元，包括：
一第五开关元件与一第六开关元件，与该第一扫描线以及该第三数据线电性连接；
一第五共用电极与一第六共用电极，分别位于该第一扫描线的该第一侧与该第二侧，其中该第六共用电极通过一第三导通结构而电性连接至该第三信号线；
一第五像素电极以及一第六像素电极，分别重叠于部分的该第五共用电极与部分的该第六共用电极，该第五像素电极通过一第五接触窗电性连接至该第五开关元件，以及该第六像素电极通过一第六接触窗电性连接至该第六开关元件。
14.如权利要求13所述的像素阵列，其中：
该第一开关元件包括一第一漏极，该第二开关元件包括一第二漏极，且该第一漏极与该第二漏极皆朝该第一像素电极的方向延伸；
该第三开关元件包括一第三漏极，该第四开关元件包括一第四漏极，该第三漏极朝该第三像素电极的方向延伸，且该第四漏极朝该第四像素电极的方向延伸；
该第五开关元件包括一第五漏极，该第六开关元件包括一第六漏极，且该第五漏极与该第六漏极皆朝该第五像素电极的方向延伸；
该第一共用电极、该第三共用电极与该第五共用电极电性连接，并且该第二共用电极、该第四共用电极与该第六共用电极电性连接。
15.如权利要求2所述的像素阵列，还包括：
一第三数据线与一第四数据线，与该第一扫描线交错设置，其中该第一数据线位于该第二数据线以及该第三数据线之间，且该第三数据线位于该第一数据线以及该第四数据线之间；
一第三信号线，位于该第三数据线上；
一第四信号线，位于该第四数据线上；
一第三像素单元，包括：
一第五开关元件与一第六开关元件，与该第一扫描线以及该第三数据线电性连接；
一第五共用电极与一第六共用电极，分别位于该第一扫描线的该第一侧与该第二侧，其中该第五共用电极通过一第三导通结构而电性连接至该第四信号线；
一第五像素电极以及一第六像素电极，分别重叠于部分的该第五共用电极与部分的该第六共用电极，该第五像素电极通过一第五接触窗电性连接至该第五开关元件，以及该第六像素电极通过一第六接触窗电性连接至该第六开关元件。
16.如权利要求15所述的像素阵列，其中：
该第一开关元件包括一第一漏极，该第二开关元件包括一第二漏极，且该第一漏极与该第二漏极皆朝该第一像素电极的方向延伸；
该第三开关元件包括一第三漏极，该第四开关元件包括一第四漏极，该第三漏极朝该第三像素电极的方向延伸，且该第四漏极朝该第四像素电极的方向延伸；
该第五开关元件包括一第五漏极，该第六开关元件包括一第六漏极，该第五漏极朝该第五像素电极的方向延伸，且该第六漏极朝该第六像素电极的方向延伸；
该第一共用电极、该第三共用电极与该第五共用电极电性连接，并且该第二共用电极、该第四共用电极与该第六共用电极电性连接。
17.如权利要求1所述的像素阵列，其中该第一共用电极、该第二共用电极、该第三共用电极、该第四共用电极与该第一扫描线属于同一膜层，该第一像素电极、该第二像素电极、该第三像素电极、该第四像素电极与该第一信号线属于同一膜层。
CN201710577071.1A 2017-05-09 2017-07-14 像素阵列 Active CN107167977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106115227A TWI609220B (zh) 2017-05-09 2017-05-09 畫素陣列
TW106115227 2017-05-09

Publications (2)

Publication Number Publication Date
CN107167977A CN107167977A (zh) 2017-09-15
CN107167977B true CN107167977B (zh) 2020-09-08

Family

ID=59816847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710577071.1A Active CN107167977B (zh) 2017-05-09 2017-07-14 像素阵列

Country Status (3)

Country Link
US (1) US10553617B2 (zh)
CN (1) CN107167977B (zh)
TW (1) TWI609220B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
CN110568688B (zh) * 2018-12-05 2022-02-18 友达光电股份有限公司 显示面板
TWI716211B (zh) * 2019-12-04 2021-01-11 友達光電股份有限公司 畫素結構與顯示面板
CN115793332B (zh) * 2022-11-29 2023-11-24 长沙惠科光电有限公司 显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984173A (zh) * 2014-03-26 2014-08-13 友达光电股份有限公司 像素结构
CN104536227A (zh) * 2012-11-16 2015-04-22 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
CN104865766A (zh) * 2015-06-17 2015-08-26 南京中电熊猫液晶显示科技有限公司 多域垂直配向型液晶的像素结构
CN105093740A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及其液晶显示装置
TW201610527A (zh) * 2014-09-01 2016-03-16 群創光電股份有限公司 液晶顯示面板
CN105470265A (zh) * 2015-11-19 2016-04-06 友达光电股份有限公司 像素单元以及像素阵列
CN105549287A (zh) * 2016-01-08 2016-05-04 友达光电股份有限公司 像素结构及显示面板
CN105589270A (zh) * 2014-11-11 2016-05-18 三星显示有限公司 液晶显示器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792466B1 (ko) * 2001-05-21 2008-01-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR20090103461A (ko) * 2008-03-28 2009-10-01 삼성전자주식회사 액정 표시 장치
KR20120124011A (ko) * 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
TWI468826B (zh) * 2012-10-08 2015-01-11 Au Optronics Corp 畫素陣列基板
CN204302636U (zh) * 2015-01-07 2015-04-29 京东方科技集团股份有限公司 一种显示装置
JP2016200635A (ja) * 2015-04-07 2016-12-01 株式会社ジャパンディスプレイ 液晶表示装置
US9977276B2 (en) * 2015-05-08 2018-05-22 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate, display panel and display device
TW201734605A (zh) * 2016-03-18 2017-10-01 友達光電股份有限公司 陣列基板以及曲面液晶顯示面板
TWI609219B (zh) * 2017-02-10 2017-12-21 友達光電股份有限公司 畫素單元、畫素陣列結構與顯示面板
TWI637624B (zh) 2017-05-09 2018-10-01 友達光電股份有限公司 畫素陣列

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104536227A (zh) * 2012-11-16 2015-04-22 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
CN103984173A (zh) * 2014-03-26 2014-08-13 友达光电股份有限公司 像素结构
TW201610527A (zh) * 2014-09-01 2016-03-16 群創光電股份有限公司 液晶顯示面板
CN105589270A (zh) * 2014-11-11 2016-05-18 三星显示有限公司 液晶显示器
CN104865766A (zh) * 2015-06-17 2015-08-26 南京中电熊猫液晶显示科技有限公司 多域垂直配向型液晶的像素结构
CN105093740A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及其液晶显示装置
CN105470265A (zh) * 2015-11-19 2016-04-06 友达光电股份有限公司 像素单元以及像素阵列
CN105549287A (zh) * 2016-01-08 2016-05-04 友达光电股份有限公司 像素结构及显示面板

Also Published As

Publication number Publication date
CN107167977A (zh) 2017-09-15
TW201901265A (zh) 2019-01-01
TWI609220B (zh) 2017-12-21
US10553617B2 (en) 2020-02-04
US20180331123A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
CN107167977B (zh) 像素阵列
CN107290910B (zh) 像素阵列
CN104808356B (zh) 像素阵列
CN104218042B (zh) 一种阵列基板及其制备方法、显示装置
CN104865762B (zh) 像素结构及显示面板
CN104731412B (zh) 阵列基板、显示面板及显示装置
CN107785399A (zh) 一种显示面板及显示装置
CN107910352A (zh) 一种有机发光显示面板及显示装置
US11302221B2 (en) Display device with connecting wire
CN104699316B (zh) 阵列基板、显示面板及显示装置
CN101770125A (zh) 双扫描线像素阵列基板
CN109326631A (zh) 显示面板和显示装置
CN106653817A (zh) 透明oled显示面板
CN1498045A (zh) 供电区与控制电路层叠的显示设备
CN105549285A (zh) 像素结构
CN106932980A (zh) 一种goa阵列基板及液晶面板
CN105185295A (zh) 像素阵列
CN106054481A (zh) 像素结构、阵列基板及显示面板
CN103984173A (zh) 像素结构
CN105301855A (zh) 像素结构及像素阵列
WO2019184070A1 (zh) 显示装置及其阵列基板
CN106125418A (zh) 显示装置及其显示面板
CN206039108U (zh) 一种阵列基板、显示面板和显示装置
CN104898338B (zh) 一种阵列基板及显示装置
CN107290903A (zh) 一种阵列基板、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant