CN106054481A - 像素结构、阵列基板及显示面板 - Google Patents

像素结构、阵列基板及显示面板 Download PDF

Info

Publication number
CN106054481A
CN106054481A CN201610645843.6A CN201610645843A CN106054481A CN 106054481 A CN106054481 A CN 106054481A CN 201610645843 A CN201610645843 A CN 201610645843A CN 106054481 A CN106054481 A CN 106054481A
Authority
CN
China
Prior art keywords
film transistor
data wire
thin film
tft
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610645843.6A
Other languages
English (en)
Inventor
甘启明
王勐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610645843.6A priority Critical patent/CN106054481A/zh
Publication of CN106054481A publication Critical patent/CN106054481A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种像素结构、阵列基板及显示面板，其中像素结构包括多条数据线、多条扫描线交错形成的多个像素单元，相邻的两个像素单元对应连接两条不同的数据线，且该两条数据线分别采用不同层的金属走线，两条数据线位置相对且呈叠层排布。通过上述方式，本发明可以提高像素充电时间，且不改变像素的开口率。

Description

像素结构、阵列基板及显示面板
技术领域
本发明涉及显示技术领域，特别是涉及像素结构、阵列基板及显示面板。
背景技术
当前市场的LCD(Liquid Crystal Display)显示面板的像素分辨率越来越高，单个像素的充电时间越来越小，为了解决这种问题，现有技术中提出了一些新的像素排列结构，例如HG2D(Half Gate Two Data)，HG2D像素结构采用Gate(扫描)线减半，Data(数据)线加倍来达到增加充电时间的目的，即在同一水平方向，相邻的两个像素单元对应连接两条不同的Data线，该两条不同的Data线由同一金属层制作。传统的HG2D制程，使用第一金属层用作Gate线，第二金属层用作Data线，即两条Data线均由第二金属层制作。传统的HG2D像素结构，单个像素的面积不变，同一像素对应的Data线数量增倍，而像素的开口率为像素的透光区域面积与像素全部面积的比例，由于Data线不透光，因此像素中透光区域的面积将减少，传统的HG2D单个像素的开口率将会降低。
发明内容
有鉴于此，本发明提供一种像素结构、阵列基板及显示面板，能够提升像素的充电时间，且不改变像素的开口率。
本发明的一方面提供一种像素结构，包括：
多条数据线；
多条扫描线；
多条数据线与多条扫描线交错形成多个像素单元；
其中，相邻的两个像素单元对应连接两条不同的数据线，两条数据线分别采用不同层的金属走线，两条数据线位置相对且呈叠层排布。
其中，像素单元分别为红色像素单元、绿色像素单元和蓝色像素单元，红色像素单元包括第一红色像素子单元和第二红色像素子单元，绿色像素单元包括第一绿色像素子单元和第二绿色像素子单元，蓝色像素单元包括第一蓝色像素子单元和第二蓝色像素子单元。
其中，红色像素单元与绿色像素单元相邻设置，且红色像素单元中的第一红色像素子单元连接第一数据线，绿色像素单元中的第二绿色像素子单元连接第二数据线，第一数据线和第二数据线位置相对且呈叠层排布。
其中，第一红色像素子单元包括第一薄膜晶体管，第二绿色像素子单元包括第二薄膜晶体管，第一数据线设置在第一薄膜晶体管的第一金属层，第二数据线设置在第二薄膜晶体管的第二金属层。
其中，绿色像素单元与蓝色像素单元相邻设置，且绿色像素单元中的第一绿色像素子单元连接第三数据线，蓝色像素单元中的第二蓝色像素子单元连接第四数据线，第三数据线和第四数据线位置相对且呈叠层排布。
其中，第一绿色像素子单元包括第三薄膜晶体管，第二蓝色像素子单元包括第四薄膜晶体管，第三数据线设置在第三薄膜晶体管的第一金属层，第四数据线设置在第四薄膜晶体管的第二金属层。
其中，蓝色像素单元与红色像素单元相邻设置，且蓝色像素单元中的第一蓝色像素子单元连接第五数据线，红色像素单元中的第二红色像素子单元连接第六数据线，第五数据线和第六数据线位置相对且呈叠层排布。
其中，第一蓝色像素子单元包括第五薄膜晶体管，第二红色像素子单元包括第六薄膜晶体管，第五数据线设置在第五薄膜晶体管的第一金属层，第六数据线设置在第六薄膜晶体管的第二金属层。
本发明的第二方面提供一种阵列基板，包括上述像素结构。
本发明的第三方面提供一种显示面板，包括上述阵列基板。
通过上述方案，本发明的有益效果是：区别于现有技术，本发明的像素结构包括多条数据线、多条扫描线及多条数据线与多条扫描线交错形成的像素单元，其中，相邻的两个像素单元对应连接两条不同的数据线，该两条数据线分别采用不同层的金属走线，且该两条数据线位置相对且呈叠层排布，从而本发明的像素结构可以提升充电时间，且不改变像素的开口率，降低产品成本。
附图说明
为了更清楚地说明本发明实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本发明的像素结构的示意图；
图2是图1中的像素结构沿A-A′切线的剖面图；
图3是本发明的阵列基板的示意图；
图4是本发明的显示面板的示意图。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
请参见图1，图1是本发明的像素结构的示意图。如图1所示，本实施例的像素结构包括多条数据线D及多条扫描线G，多条扫描线G和多条数据线D垂直交错设置形成多个像素单元11，像素单元11分别为红色像素单元R11、绿色像素单元G11和蓝色像素单元B11，其中，在同一水平方向，红色像素单元R11、绿色像素单元G11及蓝色像素单元B11依序排列，红色像素单元R11又分别包括第一红色像素子单元R12和第二红色像素子单元R13，绿色像素单元G11又分别包括第一绿色像素子单元G12和第二绿色像素子单元G13，蓝色像素单元B11又分别包括第一蓝色像素子单元B12和第二蓝色像素子单元B13。
在本实施例中，在同一水平方向，相邻的两个像素单元11对应连接两条不同的数据线D，两条不同的数据线D分别采用不同层的金属走线，且该两条不同的数据线D位置相对且呈叠层排布。
为了更好的说明本实施例的像素结构，图1所示的像素结构为一行四列，共包括4个像素单元11，分别由数据线D1～D8及扫描线G1～G2形成，图1中所示仅为示意，并非限制。其中，数据线D2与数据线D3位置相对且呈叠层排布，同理的，数据线D4与数据线D5、数据线D6与数据线D7位置相对且呈叠层排布。位于像素单元11的最左侧与最右侧的数据线，其并未与其他数据线叠层排布。
其中，同一像素单元11中的第一像素子单元及第二像素子单元分别对应连接两侧的数据线D。如，红色像素单元R11中的第一红色像素子单元R12连接数据线D2(即第一数据线)，第二红色像素子单元R13连接数据线D1；红色像素单元R11与绿色像素单元G11相邻设置，绿色像素单元G11的第一绿色像素子单元G12连接数据线D4(即第三数据线)，绿色像素单元G11的第二绿色像素子单元G13连接数据线D3(即第二数据线)；绿色像素单元G11与蓝色像素单元B11相邻设置，蓝色像素单元B11的第一蓝色像素子单元B12连接数据线D6(即第五数据线)，蓝色像素单元B11的第二蓝色像素子单元B13连接数据线D5(即第四数据线)；蓝色像素单元B11与红色像素单元R21相邻设置，即与蓝色像素单元B11相邻设置的红色像素单元R21中的第一红色像素子单元R22连接数据线D8，该红色像素单元R21中的第二红色像素子单元R23连接数据线D7(即第二红色像素子单元R23连接第六数据线)。
由于红色像素单元R11为最左侧的像素单元，因此数据线D1并未与其他数据线叠层排布。其中，第一数据线和第二数据线位置相对且呈叠层排布，即数据线D2与数据线D3位置相对且呈叠层排布；第三数据线和第四数据线位置相对且呈叠层排布，即数据线D4与数据线D5位置相对且呈叠层排布；第五数据线和第六数据线位置相对且呈叠层排布，即数据线D6与数据线D7位置相对且呈叠层排布。
具体而言，每个像素单元11对应设置有至少两个薄膜晶体管(TFT)，红色像素单元R11至少包括薄膜晶体管T1(即第一薄膜晶体管)和薄膜晶体管T2，薄膜晶体管T1的栅极与扫描线G1连接，薄膜晶体管T1的源极与数据线D2连接，薄膜晶体管T1的漏极与红色像素单元R11中的第一红色像素子单元R12连接；薄膜晶体管T2的栅极与扫描线G2连接，薄膜晶体管T2的源极与数据线D1连接，薄膜晶体管T1的漏极与红色像素单元R11中的第二红色像素子单元R13连接。
绿色像素单元G11至少包括薄膜晶体管T3(即第三薄膜晶体管)和薄膜晶体管T4(即第二薄膜晶体管)，薄膜晶体管T4的栅极与扫描线G1连接，薄膜晶体管T4的源极与数据线D3连接，薄膜晶体管T4的漏极与绿色像素单元G11的第二绿色像素子单元G13连接；薄膜晶体管T3的栅极与扫描线G2连接，薄膜晶体管T3的源极与数据线D4连接，薄膜晶体管T3的漏极与绿色像素单元G11的第一绿色像素子单元G12连接。
蓝色像素单元B11至少包括薄膜晶体管T5(即第五薄膜晶体管)和薄膜晶体管T6(即第四薄膜晶体管)，薄膜晶体管T5的栅极与扫描线G1连接，薄膜晶体管T5的源极与数据线D6连接，薄膜晶体管T5的漏极与蓝色像素单元B11的第一蓝色像素子单元B12连接；薄膜晶体管T6的栅极与扫描线G2连接，薄膜晶体管T6的源极与数据线D5连接，薄膜晶体管T6的漏极与蓝色像素单元B11的第二蓝色像素子单元B13连接。
与蓝色像素单元B11相邻设置的红色像素单元R21至少包括薄膜晶体管T7和薄膜晶体管T8(即第六薄膜晶体管)，薄膜晶体管T8的栅极与扫描线G1连接，薄膜晶体管T8的源极与数据线D7连接，薄膜晶体管T8的漏极与红色像素单元R21中的第二红色像素子单元R23连接；薄膜晶体管T7的栅极与扫描线G2连接，薄膜晶体管T7的源极与数据线D8连接，薄膜晶体管T7的漏极与红色像素单元R21中的第一红色像素子单元R22连接。
其中，第一数据线D2设置在第一薄膜晶体管T1的第一金属层M1，第二数据线D3设置在第二薄膜晶体管T4的第二金属层M2。
第三数据线D4设置在第三薄膜晶体管T3的第一金属层M1，第四数据线D5设置在第四薄膜晶体管T6的第二金属层M2。
第五数据线D6设置在第五薄膜晶体管T5的第一金属层M1，第六数据线D7设置在第六薄膜晶体管T8的第二金属层M2。
为了更好的说明上述实施例的像素结构，请进一步参看图2，图2是图1中的像素结构沿A-A′切线的剖面图。如图2所示，图中左侧为第一薄膜晶体管T1的剖面图，图中右侧为第二薄膜晶体管T4的剖面图。
在基板(图未视)上设置有第三金属层M3，第三金属层M3用于形成薄膜晶体管的栅极和扫描线，例如形成第一薄膜晶体管T1的栅极G41和第二薄膜晶体管T4栅极G44。
在第三金属层M3设置栅绝缘层GI，在栅绝缘层GI上设置非晶硅层AS(AmorphousSi)，非晶硅层AS设置在膜晶体管的栅极的上方。
在非晶硅层AS上设置第二金属层M2，第二金属层M2用于形成薄膜晶体管的源极和漏极，例如形成第一薄膜晶体管T1的源极S41和漏极D41，形成第二薄膜晶体管T4的源极S44和漏极D44。
在第二金属层M2上设置第一钝化层PV1，在第一薄膜晶体管T1的源极S41和漏极D41对应的第一钝化层PV1均设置有第一通孔。在第二薄膜晶体管T4的漏极D44对应的第一钝化层PV1设置有第一通孔。
在第一钝化层PV1上设置第一金属层M1，第一薄膜晶体管T1的源极S41和漏极D41分别通过第一通孔与第一金属层M1连接，第二薄膜晶体管T4的漏极D44通过第一通孔与第一金属层M1连接。
在第一金属层M1上设置第二钝化层PV2，在第一薄膜晶体管T1的源漏极D41对应的第二钝化层PV2设置有第二通孔。在第二薄膜晶体管T4的漏极D44对应的第二钝化层PV2设置有第二通孔。
在第二钝化层PV2上设置透明导电层ITO，以形成红色像素单元R11中的第一红色像素子单元R12和绿色像素单元G11的第二绿色像素子单元G13。第一薄膜晶体管T1的源漏极D41通过第一通孔、第二金属层M2以及第二通孔与红色像素单元R11中的第一红色像素子单元R12连接。第二薄膜晶体管T4的漏极D44通过第一通孔、第二金属层M2以及第二通孔与绿色像素单元G11的第二绿色像素子单元G13连接。
其中，第一数据线D2设置在第一薄膜晶体管T1的第一金属层M1，第二数据线D3设置在第二薄膜晶体管T4的第二金属层M2，并且第一数据线D2和第二数据线D3位置相对且呈叠层排布，进而能够节约空间，增加开口率。
其中，第三薄膜晶体管T3和第五薄膜晶体管T5的结构和第一薄膜晶体管T1的结构相同，第四薄膜晶体管T6和第六薄膜晶体管T8结构和第二薄膜晶体管T4的结构相同，在此不再赘述。
通过上述方式，本实施例的相邻的两个像素单元11对应连接两条不同的数据线D，该两条数据线D分别采用不同层的金属走线，且该两条数据线D位置相对且呈叠层排布，从而本实施例的像素结构可以提升充电时间，且不改变像素的开口率，降低产品成本。
本发明还提供一种阵列基板，如图3所示，本实施例阵列基板30包括上述实施例所揭示的像素结构，在此不再赘述。
本发明还提供一种显示面板，如图4所示，本实施例的显示面板包括阵列基板41、彩膜基板42以及设置在阵列基板41和彩膜基板42之间的液晶层43，阵列基板41为上述实施例所揭示的阵列基板30，在此不再赘述。
本发明还提供一种液晶显示装置，该液晶显示装置包括上述液晶显示面板及为上述液晶显示面板提供光源的背光模组及其他元器件。
综上所述，区域别于现有技术，本发明的像素结构包括多条数据线、多条扫描线及多条数据线与多条扫描线交错形成的像素单元，其中，相邻的两个像素单元对应连接两条不同的数据线，该两条数据线分别采用不同层的金属走线，且该两条数据线位置相对且呈叠层排布，从而本发明的像素结构可以提升充电时间，且不改变像素的开口率，降低产品成本。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种像素结构，其特征在于，包括：
多条数据线；
多条扫描线；
多条所述数据线与多条所述扫描线交错形成多个像素单元；
其中，相邻的两个所述像素单元对应连接两条不同的所述数据线，两条所述数据线分别采用不同层的金属走线，两条所述数据线位置相对且呈叠层排布。
2.根据权利要求1所述的像素结构，其特征在于，所述像素单元分别为红色像素单元、绿色像素单元和蓝色像素单元，所述红色像素单元包括第一红色像素子单元和第二红色像素子单元，所述绿色像素单元包括第一绿色像素子单元和第二绿色像素子单元，所述蓝色像素单元包括第一蓝色像素子单元和第二蓝色像素子单元。
3.根据权利要求2所述的像素结构，其特征在于，所述红色像素单元与所述绿色像素单元相邻设置，且所述红色像素单元中的第一红色像素子单元连接第一数据线，所述绿色像素单元中的第二绿色像素子单元连接第二数据线，所述第一数据线和所述第二数据线位置相对且呈叠层排布。
4.根据权利要求3所述的像素结构，其特征在于，所述第一红色像素子单元包括第一薄膜晶体管，所述第二绿色像素子单元包括第二薄膜晶体管，所述第一数据线设置在所述第一薄膜晶体管的第一金属层，所述第二数据线设置在所述第二薄膜晶体管的第二金属层。
5.根据权利要求2所述的像素结构，其特征在于，所述绿色像素单元与所述蓝色像素单元相邻设置，且所述绿色像素单元中的第一绿色像素子单元连接第三数据线，所述蓝色像素单元中的第二蓝色像素子单元连接第四数据线，所述第三数据线和所述第四数据线位置相对且呈叠层排布。
6.根据权利要求5所述的像素结构，其特征在于，所述第一绿色像素子单元包括第三薄膜晶体管，所述第二蓝色像素子单元包括第四薄膜晶体管，所述第三数据线设置在所述第三薄膜晶体管的第一金属层，所述第四数据线设置在所述第四薄膜晶体管的第二金属层。
7.根据权利要求2所述的布线结构，其特征在于，所述蓝色像素单元与红色像素单元相邻设置，且所述蓝色像素单元中的第一蓝色像素子单元连接第五数据线，所述红色像素单元中的第二红色像素子单元连接第六数据线，所述第五数据线和所述第六数据线位置相对且呈叠层排布。
8.根据权利要求7所述的像素结构，其特征在于，所述第一蓝色像素子单元包括第五薄膜晶体管，所述第二红色像素子单元包括第六薄膜晶体管，所述第五数据线设置在所述第五薄膜晶体管的第一金属层，所述第六数据线设置在所述第六薄膜晶体管的第二金属层。
9.一种阵列基板，其特征在于，包括权利要求1-8中任一项所述的像素结构。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。
CN201610645843.6A 2016-08-08 2016-08-08 像素结构、阵列基板及显示面板 Pending CN106054481A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610645843.6A CN106054481A (zh) 2016-08-08 2016-08-08 像素结构、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610645843.6A CN106054481A (zh) 2016-08-08 2016-08-08 像素结构、阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN106054481A true CN106054481A (zh) 2016-10-26

Family

ID=57480194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610645843.6A Pending CN106054481A (zh) 2016-08-08 2016-08-08 像素结构、阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN106054481A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106707648A (zh) * 2017-02-21 2017-05-24 京东方科技集团股份有限公司 一种显示基板、显示装置及其驱动方法
CN106773389A (zh) * 2016-12-30 2017-05-31 惠科股份有限公司 液晶显示装置及其面板、显示面板与系统电路的连接结构
CN106873264A (zh) * 2017-04-27 2017-06-20 厦门天马微电子有限公司 阵列基板、液晶显示面板、显示装置和像素充电方法
CN109709733A (zh) * 2019-01-30 2019-05-03 惠科股份有限公司 一种显示面板、驱动方法和驱动模块
CN111162114A (zh) * 2020-03-05 2020-05-15 深圳市华星光电半导体显示技术有限公司 显示阵列基板、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222052A1 (en) * 2006-03-24 2007-09-27 Kyocera Corporation Wiring structure, multilayer wiring board, and electronic device
JP2008109331A (ja) * 2006-10-25 2008-05-08 Nec Corp 伝送線路及びこれを有する配線基板並びに半導体装置
CN103792749A (zh) * 2014-02-17 2014-05-14 北京京东方显示技术有限公司 阵列基板及显示装置
CN105068349A (zh) * 2015-09-16 2015-11-18 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN105629614A (zh) * 2016-03-29 2016-06-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222052A1 (en) * 2006-03-24 2007-09-27 Kyocera Corporation Wiring structure, multilayer wiring board, and electronic device
JP2008109331A (ja) * 2006-10-25 2008-05-08 Nec Corp 伝送線路及びこれを有する配線基板並びに半導体装置
CN103792749A (zh) * 2014-02-17 2014-05-14 北京京东方显示技术有限公司 阵列基板及显示装置
CN105068349A (zh) * 2015-09-16 2015-11-18 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN105629614A (zh) * 2016-03-29 2016-06-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773389A (zh) * 2016-12-30 2017-05-31 惠科股份有限公司 液晶显示装置及其面板、显示面板与系统电路的连接结构
CN106707648A (zh) * 2017-02-21 2017-05-24 京东方科技集团股份有限公司 一种显示基板、显示装置及其驱动方法
WO2018153084A1 (zh) * 2017-02-21 2018-08-30 京东方科技集团股份有限公司 显示基板、显示装置及其驱动方法
CN106707648B (zh) * 2017-02-21 2019-12-03 京东方科技集团股份有限公司 一种显示基板、显示装置及其驱动方法
US10698282B2 (en) 2017-02-21 2020-06-30 Boe Technology Group Co., Ltd. Display substrate, display device and method for driving display device
CN106873264A (zh) * 2017-04-27 2017-06-20 厦门天马微电子有限公司 阵列基板、液晶显示面板、显示装置和像素充电方法
CN109709733A (zh) * 2019-01-30 2019-05-03 惠科股份有限公司 一种显示面板、驱动方法和驱动模块
CN111162114A (zh) * 2020-03-05 2020-05-15 深圳市华星光电半导体显示技术有限公司 显示阵列基板、显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN106054481A (zh) 像素结构、阵列基板及显示面板
CN105182646B (zh) 阵列基板、显示装置
CN105243980B (zh) 薄膜晶体管阵列基板、显示面板及检测纯色画面的方法
CN102566181B (zh) 显示面板
CN105446034A (zh) 双扫描线像素阵列结构、显示面板、显示装置及驱动方法
CN103885260B (zh) 显示面板
CN106165005A (zh) 有源矩阵基板和显示装置
CN106200184A (zh) 一种显示装置、显示面板、阵列基板及其驱动方法
CN104809954A (zh) 像素阵列
CN104881170A (zh) 一种阵列基板、显示面板、显示装置及制作方法
CN104699355A (zh) 一种自容式触摸显示面板及其阵列基板和触控装置
US10403648B2 (en) Array substrates with adjacent sub-pixels having opposite polarities
CN102938244B (zh) 显示面板及其主动元件阵列基板
CN105158998A (zh) 一种液晶显示装置及其显示面板
CN104062819B (zh) 显示面板
CN107807756A (zh) 阵列基板、触控显示面板和触控显示装置
CN106094272A (zh) 一种显示基板、其制作方法及显示装置
CN106125421A (zh) 一种阵列基板、驱动方法、显示面板及显示装置
CN105068344A (zh) 显示面板及其像素阵列
CN109521594A (zh) 显示面板和显示装置
CN105974686A (zh) 一种阵列基板以及显示面板
CN102566162A (zh) 显示面板
CN109765737A (zh) 一种阵列基板及显示装置
CN104880867A (zh) 显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161026

RJ01 Rejection of invention patent application after publication