CN103579227B - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN103579227B
CN103579227B CN201310345291.3A CN201310345291A CN103579227B CN 103579227 B CN103579227 B CN 103579227B CN 201310345291 A CN201310345291 A CN 201310345291A CN 103579227 B CN103579227 B CN 103579227B
Authority
CN
China
Prior art keywords
layer
pattern
thin film
film transistor
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310345291.3A
Other languages
English (en)
Other versions
CN103579227A (zh
Inventor
朴常镐
姜秀馨
沈栋*
姜闰浩
柳世桓
李玟贞
李镕守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN103579227A publication Critical patent/CN103579227A/zh
Application granted granted Critical
Publication of CN103579227B publication Critical patent/CN103579227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管基板，包括：基底基板；有源图案，设置在基底基板上；栅绝缘图案，设置在有源图案上；栅电极，设置在栅绝缘图案上并交叠沟道；和光阻挡图案，设置在基底基板与有源图案之间并具有大于有源图案的尺寸。有源图案包括源电极、漏电极、和在源电极与漏电极之间的沟道。

Description

薄膜晶体管基板及其制造方法
技术领域
本发明的示范实施方式涉及薄膜晶体管基板以及制造薄膜晶体管的方法。更具体地，本发明的一个或多个示范实施方式涉及薄膜晶体管基板以及制造该薄膜晶体管的方法，该薄膜晶体管基板能减少或有效地防止由入射到其上的外界光导致的可靠性降低。
背景技术
通常，用于驱动显示装置中的像素的开关元件诸如薄膜晶体管包括栅电极、源电极、漏电极和在源电极与漏电极之间形成沟道的沟道层。沟道层包括半导体层，半导体层包括非晶硅、多晶硅、氧化物半导体等等。
栅电极与沟道层交叠，并可以设置在沟道层上方或下方。
然而，包括非晶硅、多晶硅、氧化物半导体等等的半导体层的电特性可以通过诸如外界光而退化。因此，薄膜晶体管可以包括光阻挡层以减小或防止开关元件的可靠性下降。
发明内容
本发明的一个或多个示范实施方式提供一种能够保护沟道层不受外界光影响的薄膜晶体管基板。
本发明的一个或多个示范实施方式还提供一种制造薄膜晶体管基板的方法。
根据本发明的示范实施方式，薄膜晶体管基板包括：基底基板；有源图案，设置在基底基板上；栅绝缘图案，设置在有源图案上；栅电极，设置在栅绝缘图案上并交叠沟道；和光阻挡图案，设置在基底基板与有源图案之间并具有大于有源图案的尺寸。有源图案包括源电极、漏电极、和设置在源电极与漏电极之间的沟道。
在示范实施方式中，源电极、漏电极和沟道设置在薄膜晶体管基板的相同层中。
在示范实施方式中，薄膜晶体管基板还包括电连接到栅电极的栅线，该栅电极从栅线延伸。
在一示范实施方式中，光阻挡图案包括在第一方向延伸并交叠一部分栅线的第一部分、沿交叉第一方向的第二方向从第一部分延伸并交叠栅电极的第二部分、和从第二部分延伸并交叠有源图案的第三部分。
在示范实施方式中，光阻挡图案交叠整个栅电极和整个有源图案。
在示范实施方式中，光阻挡图案包括在第一方向延伸并交叠有源图案的第一区域、沿交叉第一方向的第二方向从第一区域延伸并交叠栅电极的第二区域。
在示范实施方式中，栅电极的一部分从沟道暴露，栅电极的暴露部分交叠光阻挡图案。
在示范实施方式中，薄膜晶体管基板还包括设置在光阻挡图案与有源图案之间的缓冲图案，缓冲图案包括硅氧化物或硅氮化物。
在示范实施方式中，薄膜晶体管基板还包括设置在光阻挡图案与基底基板之间的缓冲层。
在示范实施方式中，薄膜晶体管基板还包括电连接到源电极的数据线和覆盖数据线的数据绝缘层，光阻挡图案设置在数据绝缘层上。
在示范实施方式中，光阻挡图案包括硅锗合金、锗或钛氧化物。
在示范实施方式中，光阻挡图案的厚度为大约100埃到大约2,000埃。
在示范实施方式中，有源图案包括金属氧化物，该金属氧化物包括锌氧化物(ZnO)、锌锡氧化物(ZTO)、锌铟氧化物(ZIO)、铟氧化物(InO)、钛氧化物(TiO)、铟镓锌氧化物(IGZO)或铟锌锡氧化物(IZTO)。
根据本发明的另一示范实施方式，薄膜晶体管基板包括：基底基板；有源图案，设置在基底基板上；栅绝缘图案，设置在有源图案上；栅电极，设置在栅绝缘图案上并交叠沟道；和光阻挡图案，设置在基底基板与有源图案之间并包括硅锗合金。有源图案包括源电极、漏电极、和设置在源电极与漏电极之间的沟道。
在示范实施方式中，光阻挡图案具有包括硅锗合金层和锗层的多层结构。
根据本发明的示范实施方式，提供一种制造薄膜晶体管基板的方法。在该方法中，光阻挡层提供在基底基板上。半导体层提供在光阻挡层上。半导体层被图案化以形成半导体图案。栅绝缘层和栅金属层提供在半导体图案上。栅金属层被图案化以形成栅电极。栅绝缘层被图案化以形成栅绝缘图案。通过使用栅电极和半导体图案作为掩模来图案化光阻挡层，以形成具有大于半导体图案的尺寸的光阻挡图案。
在示范实施方式中，栅绝缘图案的形成暴露出半导体图案的一部分，该方法可以还包括提供等离子体到半导体图案的暴露部分以形成源电极和漏电极。
在示范实施方式中，在提供光阻挡层之前，数据线形成在基底基板上，并且提供数据绝缘层以覆盖数据线。
在示范实施方式中，在提供半导体层之前，缓冲层提供在光阻挡层上。
在示范实施方式中，在提供光阻挡层之前，缓冲层提供在基底基板上。
根据上述一个或多个示范实施方式，在具有顶栅结构的薄膜晶体管基板中，光阻挡图案可以通过使用先前形成的栅电极和半导体图案作为掩模而形成。因此，可以形成光阻挡图案而没有额外的掩模而且不降低具有该薄膜晶体管基板的显示装置的开口率。此外，光阻挡图案可以具有增加的尺寸使得可以有效地防止或减小由于泄漏的光而导致的薄膜晶体管基板的薄膜晶体管的退化。
此外，光阻挡图案可以包括硅锗合金，使得薄膜晶体管的可靠性可以增加。
附图说明
通过以下结合附图的详细说明可以更具体地理解本发明的示范实施方式，在附图中：
图1是示出根据本发明的薄膜晶体管基板的示范实施方式的平面图。
图2是沿图1的线I-I’截取的截面图。
图3、4、6、7、8、9、12和13是示出图1和图2所示的薄膜晶体管基板的制造方法的示范实施方式的截面图。
图5是示出包括硅锗合金的光阻挡层的透光率和光密度的曲线图。
图10和图11是示出根据本发明的薄膜晶体管基板的光阻挡图案的示范实施方式的平面图。
图14是示出根据本发明的薄膜晶体管基板的另一示范实施方式的截面图。
图15到图19是示出制造图14所示的薄膜晶体管基板的方法的示范实施方式的截面图。
图20是示出根据本发明的薄膜晶体管基板的另一示范实施方式的截面图。
图21到图26是示出制造图20所示的薄膜晶体管基板的方法的示范实施方式的截面图。
图27是示出根据本发明的薄膜晶体管基板的又一示范实施方式的截面图。
图28到图33是示出制造图27所示的薄膜晶体管基板的方法的示范实施方式的截面图。
具体实施方式
在下文将参考附图更充分地描述本发明，在附图中示出了本发明的示范实施方式。然而，本发明可以以许多不同的形式实施，不应该理解为限于在此阐述的示范实施方式。而是，提供这些实施方式使得本公开彻底和完整，并将向本领域技术人员充分传达本发明的范围。在附图中，为了清晰可以夸大层和区域的尺寸和相对尺寸。
将理解，当元件或层被称为“在”另一元件“上”或“连接到”另一元件或层时，该元件或层可以直接“在”另一元件或层“上”或直接连接到另一元件或层，或者可以存在插入元件或层。相反，当一元件被称为“直接”在另一元件或层“上”或者“直接连接到”另一元件或层时，没有插入元件或层存在。如在此使用的，连接可以指元件被物理地连接和/或电连接到彼此。相同的附图标记始终指代相同的元件。如在此所用的，术语″和/或″包括一个或多个相关所列项目的任何及所有组合。
将理解，尽管术语“第一”、“第二”、“第三”等在这里可以用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语仅用于区分一个元件、组件、区域、层或部分与另一区域、层或部分。因此，在下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而不背离本发明的教导。
为了便于描述，空间相对术语，诸如“在...之下”、“下”、“在...下面”、“在...上面”、“上”等等，在这里可以用于描述一个元件或特征与其他(诸)元件或特征如附图所示的关系。将理解，空间相对术语旨在包括除图中所示的取向之外器件在使用或操作中的不同的取向。例如，如果在附图中的器件被翻转，被描述为“在”其他元件或特征“之下”或“下面”的元件将取向为在其他元件或特征“上面”。因此，示范性术语“在...之下”可以包括之上和之下两个取向。器件可以被不同地定位(旋转90度或在其他的取向)，相应地解释这里使用的空间相对描述符。
在此使用的术语仅仅是为了描述特定实施方式的目的，而非旨在限制本发明。如在此所用的，单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地另有指示。将进一步理解，术语“包括”和/或“包含”当在本说明书中使用时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但是不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。
在此参考截面图描述了根据本发明的示范实施方式，该截面图是本发明的理想化实施方式(及中间结构)的示意图。这样，由制造技术和/或公差引起的图示形状的偏离是可能发生的。因此，在此描述的本发明的实施方式不应该理解为限于在此示出的区域的特定形状，而是包括例如由制造引起的形状的偏差。
除非另外限定，否则在此使用的所有术语(包括技术术语和科学术语)具有本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解，术语，诸如那些在通用词典中限定的术语，应该理解为具有与它们在相关技术的语境中的含义一致的含义，而不应理解为理想化或过度形式化的含义，除非在此明确地如此限定。
在此描述的所有方法可以以适当的顺序执行，除非在此另有所述或明显地与上下文矛盾。任何及所有示例的使用，或示例语言(例如，“诸如”)仅旨在更好地示出本发明而并非对本发明的范围作出限制，除非另有要求。当在此使用时，本说明书中的任何语言不应理解为表示任何非限制元件对于本发明的实践是必要的。
在下文，将参考附图详细说明本发明的示范实施方式。
图1是示出根据本发明的薄膜晶体管基板的示范实施方式的平面图。图2是沿图1的线I-I’截取的截面图。
参考图1和图2，薄膜晶体管基板100包括基底基板110、栅线GL、数据线DL、有源图案120和光阻挡图案140。
栅线GL具有在平面图中的第一方向D1延伸的纵轴，数据线DL具有在交叉第一方向D1的第二方向D2延伸的纵轴。在一个示范实施方式中，例如，第一方向D1可以基本上垂直于第二方向D2，但不限于此或由此限制。
栅线GL电连接到栅电极GE。在一个示范实施方式中，例如，栅电极GE可以与栅线GL相连并沿第二方向D2从栅线GL突出。
有源图案120包括沟道122、源电极124和与源电极124间隔开的漏电极126。在示范实施方式中，沟道122、源电极124和漏电极126由相同的材料层形成从而连续地设置在薄膜晶体管基板100的相同层中。沟道122设置在源电极124与漏电极126之间。
沟道122交叠栅电极GE。具体地，栅电极GE设置在沟道122上使得沟道122位于栅电极GE与基底基板110之间。栅绝缘图案160设置在栅电极GE与沟道122之间。栅电极GE可以交叠整个沟道122，但不限于此或由此限制。
在示范实施方式中，在平面图中，栅电极GE的尺寸可以等于或大于沟道122的尺寸。当栅电极GE的尺寸大于沟道122的尺寸时，栅电极GE的不交叠沟道122的部分可以在第二方向D2从沟道122突出，或可以在与第二方向D2相反的方向从沟道122突出。在一个示范实施方式中，例如，栅电极GE关于第二方向D2的上部或下部可以不与沟道122交叠，如图1所示。
在示范实施方式中，薄膜晶体管基板100还包括电连接到漏电极126的像素电极PE。
数据线DL位于基底基板110上，并电连接到源电极124。在一个示范实施方式中，例如，数据线DL可以通过连接电极130电连接到源电极124。薄膜晶体管基板100可以还包括在基底基板110上并覆盖(例如，交叠)数据线DL的数据绝缘层115。
沟道122、源电极124、漏电极126和栅电极GE构成薄膜晶体管。当栅信号通过栅线GL施加到栅电极GE时，沟道122变得导电。因此，从数据线DL提供的数据信号通过连接电极130、源电极124、沟道122和漏电极126被施加到像素电极PE。
薄膜晶体管基板100还包括钝化层170和有机绝缘层180。钝化层170覆盖薄膜晶体管和数据绝缘层115，有机绝缘层180覆盖钝化层170。像素电极PE和连接电极130位于有机绝缘层180上。
在示范实施方式中，数据线DL直接在基底基板110上，但不限于此或由此限制。备选地，数据线DL可以在钝化层170上。
连接电极130通过贯穿有机绝缘层180、钝化层170和数据绝缘层115的厚度延伸的第一接触孔CH1连接到数据线DL，并通过贯穿有机绝缘层180和钝化层170的厚度延伸的第二接触孔CH2连接到源电极124。像素电极PE通过贯穿有机绝缘层180和钝化层170的厚度延伸的第三接触孔CH3连接到漏电极126。
光阻挡图案140设置在沟道122下方。光阻挡图案140覆盖沟道122的下表面以减小或有效地防止外界光从薄膜晶体管基板100下方进入沟道122。
在示范实施方式中，光阻挡图案140交叠包括沟道122的整个有源图案120以及整个栅电极GE。因此，当栅电极GE的一部分不交叠沟道122时，光阻挡图案140交叠整个栅电极GE以及整个沟道122。因此，在平面图中，光阻挡图案140可以大于有源图案120。在一个示范实施方式中，缓冲图案150设置在光阻挡图案140与有源图案120之间，光阻挡图案140设置在数据绝缘层115上。
备选地，附加的缓冲层可以在基底基板110与光阻挡图案140之间。当附加的缓冲层在基底基板110与光阻挡图案140之间时，数据线DL可以直接在基底基板110上或在附加的缓冲层上。
图3、4、6、7、8、9、12和13是示出制造图1和图2的薄膜晶体管基板的方法的示范实施方式的截面图。
参考图3，数据线DL被提供(诸如形成)在基底基板110上。基底基板110可以包括玻璃基板、石英基板、硅基板、塑料基板等等。
数据金属层形成在基底基板110上并通过诸如光刻工艺被图案化以形成数据线DL。
数据线DL可以包括诸如铜、银、铬、钼、铝、钛、锰或其合金的材料。数据线DL可以具有单层结构或包括多个不同材料的金属层的多层结构。在一个示范实施方式中，例如，数据线DL可以包括铜层和设置在铜层之上和/或之下的钛层。
备选地，数据线DL可以包括金属层和设置在金属层之上和/或之下的氧化物层。在一个示范实施方式中，例如，数据线DL可以包括铜层和设置在铜层之上和/或之下的氧化物层。氧化物层可以包括铟锌氧化物(IZO)、铟锡氧化物(ITO)、镓锌氧化物(GZO)和锌铝氧化物(ZAO)中的至少一种。
参考图4，数据绝缘层115、光阻挡层240、缓冲层250和半导体层220顺序地形成在包括位于其上的数据线DL的基底基板110上。
数据绝缘层115覆盖数据线DL。数据绝缘层115可以包括诸如硅氧化物、硅氮化物等等的材料。
光阻挡层240形成在数据绝缘层115上。由于半导体层220在随后的蚀刻光阻挡层240的工艺中暴露于蚀刻剂，所以光阻挡层240可以包括关于半导体层220具有蚀刻选择性的材料。
光阻挡层240可以包括金属、合金、无机绝缘材料和有机绝缘材料中的至少一种。在示范实施方式中，光阻挡层240可以包括硅锗合金、锗、和钛氧化物中的至少一种。在一个示范实施方式中，光阻挡层240包括硅锗合金(SiGe)。
在示范实施方式中，沟道可以包括氧化物半导体。氧化物半导体对于具有不超过大约450纳米(nm)的波长的紫外(UV)线特别脆弱。硅锗合金具有高的UV阻挡能力。因此，包括硅锗合金的光阻挡层240可以有效地阻挡由光源等产生的紫外线，由此保护沟道。
在示范实施方式中，光阻挡层220的硅锗合金可以具有非晶相。光阻挡层220可以具有包括硅锗合金的单层结构或包括硅锗合金层和锗层的多层结构。锗层可以设置在硅锗合金层之上或之下。
光阻挡层220的厚度可以为大约100埃至大约当光阻挡层220的厚度小于大约时，由光阻挡层220形成的光阻挡图案140的光阻挡能力会减小，使得包括有源图案120的薄膜晶体管的电特性减弱。当光阻挡层220的厚度大于大约时，由光阻挡层220形成的光阻挡图案140可以与有源图案120的源电极124或漏电极126形成电容，由此延迟信号。
在一个示范实施方式中，光阻挡层220的厚度可以为大约至大约当光阻挡层220的厚度不小于大约时，光阻挡图案可以具有高的光密度。
图5是示出包括硅锗合金的光阻挡层240的透光率百分比(％)和光密度的曲线图。在图5中，(1)表示包括具有大约厚度的硅锗层的光阻挡层240，(2)表示包括具有大约厚度的硅锗层和具有大约厚度的锗层的光阻挡层240，(3)表示包括具有大约厚度的硅锗层的光阻挡层240，(4)表示包括具有大约厚度的硅锗层和具有大约厚度的锗层的光阻挡层240，(5)表示包括具有大约700埃厚度的硅锗层的光阻挡层240，(6)表示包括具有大约厚度的硅锗层和具有大约厚度的锗层的光阻挡层240，(7)表示包括具有大约厚度的硅锗层和具有大约厚度的锗层的光阻挡层240。
参考图5，应该注意到，具有硅锗层和锗层的双层结构的光阻挡层240与具有硅锗层的单层结构的光阻挡层240相比，具有低的透光率和高的光密度。此外，当光阻挡层240的厚度不小于大约时，光阻挡层240对于具有不超过大约450nm的波长的光可以具有不超过大约1％的透光率。此外，当光阻挡层240的厚度不小于大约时，光阻挡层240对于具有不超过大约450nm波长的光可以具有接近大约1％的透光率，并可以具有不小于大约4的光密度。
因此，应该注意到，根据本发明的薄膜晶体管基板的示范实施方式包括由包括硅锗合金的光阻挡层240形成的光阻挡图案140，该薄膜晶体管基板的示范实施方式可以增加包括该光阻挡图案140的薄膜晶体管的可靠性。
缓冲层250形成在光阻挡层240上。在一个示范实施方式中，例如，缓冲层250可以包括绝缘氧化物，诸如硅氧化物、铝氧化物、铪氧化物、钇氧化物等等。
半导体层220形成在缓冲层250上。半导体层220可以包括多晶硅、氧化物半导体等等。在示范实施方式中，半导体层220包括氧化物半导体。
氧化物半导体可以包括金属氧化物半导体，但是不限于此或由此限制。在一个示范实施方式中，例如，氧化物半导体可以包括锌、铟、镓、锡、钛、磷等等。这些可以单独使用或组合使用。金属氧化物半导体可以包括锌氧化物(ZnO)、锌锡氧化物(ZTO)、锌铟氧化物(ZIO)、铟氧化物(InO)、钛氧化物(TiO)、铟镓锌氧化物(IGZO)和铟锌锡氧化物(IZTO)中的至少一种。
数据绝缘层115、光阻挡层240、缓冲层250和半导体层220可以根据使用的材料通过化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、溶液涂覆工艺、溅射工艺等来形成。
参考图6，半导体层220被图案化以形成半导体图案222。具体地，光致抗蚀剂图案PR形成在半导体层220上，半导体层220通过使用光致抗蚀剂图案PR作为掩模来蚀刻。
参考图7，栅绝缘层260和栅金属层290形成在半导体图案222和缓冲层250上。
栅绝缘层260覆盖半导体图案222，并可以包括硅氧化物、硅氮化物等等。
栅金属层290形成在栅绝缘层260上。栅金属层290可以包括铜、银、铬、钼、铝、钛、锰或其合金。栅金属层290可以具有单层结构或包括具有不同材料的多个金属层的多层结构。在一个示范实施方式中，例如，栅金属层290可以包括铜层以及设置在铜层之上和/或之下的钛层。
备选地，栅金属层290可以包括金属层以及设置在金属层之上和/或之下的氧化物层。在一个示范实施方式中，例如，栅金属层290可以包括铜层以及设置在铜层之上和/或之下的氧化物层。氧化物层可以包括铟锌氧化物、铟锡氧化物、镓锌氧化物和锌铝氧化物中的至少一种。
参考图8，栅金属层290和栅绝缘层260被图案化以分别形成栅电极GE、栅线GL以及栅绝缘图案160。
具体地，栅金属层290被图案化以形成栅电极GE和栅线GL。在下文，栅绝缘层260通过使用栅电极GE和栅线GL作为掩模来被图案化以形成栅绝缘图案160。因此，栅绝缘图案160具有在平面图中与栅电极GE和栅线GL基本上相同的形状。
半导体图案222的一部分在图案化栅绝缘层260以形成栅绝缘图案160的工艺中被暴露。然而，由于栅绝缘层260包括不同于半导体图案222的材料，所以栅绝缘层260关于半导体图案222具有蚀刻选择性。因此，半导体图案222不被蚀刻。
在示范实施方式中，栅绝缘层260可以包括类似于缓冲层250的材料。因此，缓冲层250可以在蚀刻栅绝缘层260以形成栅绝缘图案160的工艺中被蚀刻。因此，设置在缓冲层250之下的光阻挡层240通过缓冲层250的蚀刻而被暴露，缓冲层250的设置在半导体图案250之下的部分保留以形成缓冲图案150。
参考图9，光阻挡层240通过使用栅电极160和半导体图案222作为掩模被蚀刻以形成光阻挡图案140。因此，数据绝缘层115通过光阻挡层240的蚀刻而被暴露。
图10是示出根据本发明的薄膜晶体管基板的光阻挡图案的示范实施方式的平面图。
参考图10，光阻挡图案140包括交叠一部分栅线GL的第一部分142、连续地从第一部分142延伸并交叠栅电极GE的第二部分144、和连续地从第二部分144延伸并交叠半导体图案222的第三部分146。第一部分142、第二部分144和第三部分146可以共同形成单个的、统一的、不可分的光阻挡图案140。
在示出的示范实施方式中，例如，第一部分142具有在第一方向D1延伸的纵轴，第二部分144具有在第二方向D2延伸的纵轴，第三部分146具有在第一方向D1延伸的纵轴。在平面图中，第二部分144的边缘基本上与栅电极GE的边缘重合，第三部分146的边缘基本上与半导体图案222的边缘重合。因此，光阻挡图案140的交叠半导体图案222的部分在第一方向D1的宽度W1基本上与半导体图案222在第一方向D1的宽度相同。此外，光阻挡图案140的交叠栅电极GE的部分在第二方向D2的宽度W2基本上与栅电极GE在第二方向D2的宽度相同。
如图10所示，光阻挡图案140可以交叠包括栅电极GE的整个栅线GL。备选地，光阻挡图案140可以交叠栅线GL的邻近栅电极GE的部分，即小于整个栅线GL。由于栅线GL由金属层形成，所以栅线GL具有高的反射率。因此，当入射在栅线GL的下表面上的光被反射以进入沟道122时，薄膜晶体管的电特性会变差。在示范实施方式中，光阻挡图案140交叠反射栅线GL的一部分以阻挡入射光，由此改善薄膜晶体管的可靠性。
缓冲图案150在平面图中具有与光阻挡图案140基本上相同的形状。
在示范实施方式中，光阻挡图案140的交叠栅电极GE和整个半导体图案222的部分在平面图中形成十字形。然而，光阻挡图案140的该部分的形状可以根据半导体图案222和栅电极GE的形状和/或设置而改变。在一个示范实施方式中，例如，光阻挡图案140可以具有T形、四边形、矩形等等。
备选地，光阻挡图案140可以不与栅线GL交叠，并可以与栅电极GE和半导体图案222交叠。即，栅线GL可以通过光阻挡图案140被暴露。参考图11，光阻挡图案141包括交叠栅电极GE的第一部分143、沿第一方向D1从第一部分143连续地延伸并交叠半导体图案222的第二部分145。第一部分143和第二部分145可以共同形成单个的、统一的、不可分的光阻挡图案141。
因此，在平面图中，第一部分143的边缘基本上与栅电极GE的边缘重合，第二部分145的边缘基本上与半导体图案222的边缘重合。因此，光阻挡图案141的交叠半导体图案222的部分在第一方向D1的宽度W1基本上与半导体图案222在第一方向D1的宽度相同。此外，光阻挡图案141的交叠栅电极GE的部分在第二方向D2的宽度W2基本上与栅电极GE在第二方向D2的宽度相同。
当单独的掩模用于形成光阻挡图案140时，用于薄膜晶体管基板的制造成本会不期望地增加，具有该薄膜晶体管基板的显示装置的开口率(opening ratio)会不期望地减小。在本发明的一个或多个示范实施方式中，光阻挡层240通过使用已有的栅电极GE、栅线GL和半导体图案222作为掩模而被图案化。因此，光阻挡图案140可以由光阻挡层240形成而没有额外的掩模，使得具有光阻挡图案140的薄膜晶体管基板的显示装置的开口率不会实质上减小。此外，由于光阻挡图案140具有等于或大于半导体图案222的尺寸，所以薄膜晶体管基板的光阻挡能力可以提高。
再次参考图9，沟道222、源电极124和漏电极126由半导体图案222形成。具体地，半导体图案222的被栅电极GE和栅绝缘图案160暴露的部分被转变为源电极124和漏电极126。
在示范实施方式中，例如，半导体图案222可以被等离子体处理以形成源电极124和漏电极126。在一个示范实施方式中，例如，半导体图案222的暴露部分可以被提供有在图9中由向下的箭头指示的H2、He、PH3、NH3、SiH4、CH4、C2H2、B2H6、CO2、GeH4、H2Se、H2S、Ar、N2、N2O、CHF3等等离子体气PT。因此，包括在半导体图案222中的至少一部分的半导体材料被减少以形成金属导体。结果，半导体图案222的被减少的部分形成源电极124和漏电极126，半导体图案222的被栅电极GE和栅绝缘图案160覆盖的部分保留以作为沟道122。
备选地，半导体图案222可以在还原气体的气氛中被加热或可以被离子注入，以形成源电极124和漏电极126。
在示出的示范实施方式中，源电极124和漏电极126在光阻挡层240被图案化之后形成。备选地，源电极124和漏电极126可以在光阻挡层240被图案化之前形成。
参考图12，钝化层170被形成以覆盖栅电极GE、源电极124、漏电极126和数据绝缘层115，有机绝缘层180形成在钝化层170上。
钝化层170可以包括硅氧化物、硅氮化物等等。有机绝缘层180平坦化薄膜晶体管基板的表面。在示范实施方式中，光致抗蚀剂组成物可以涂覆在钝化层170上以形成有机绝缘层180。
参考图13，数据绝缘层115、钝化层170和有机绝缘层180被图案化以形成接触孔。
在一个示范实施方式中，例如，数据绝缘层115、钝化层170和有机绝缘层180被图案化以形成暴露数据线DL的第一接触孔CH1。钝化层170和有机绝缘层180被图案化以形成暴露源电极124的第二接触孔CH2和暴露漏电极126的第三孔CH3。
在形成接触孔CH1、CH2和CH3的一个示范实施方式中，例如，有机绝缘层180被暴露于光。在下文，显影液被提供到有机绝缘层180以去除暴露部分或未暴露部分，由此图案化有机绝缘层180。钝化层170和数据绝缘层115通过使用图案化的有机绝缘层180作为掩模而蚀刻以形成第一至第三接触孔CH1、CH2和CH3。
在下文，透明导电层形成在图案化的有机绝缘层180上。透明导电层可以包括铟锌氧化物、铟锡氧化物等等。
透明导电层被图案化以形成在图2中示出的连接电极130和像素电极PE。连接电极130通过第一接触孔CH1接触数据线DL，并通过第二接触孔CH2接触源电极124。像素电极PE通过第三接触孔CH3接触漏电极126。
在示范实施方式中，薄膜晶体管的栅电极GE在形成半导体图案222之后形成，光阻挡图案140通过使用半导体图案222和栅电极GE作为掩模而形成。因此，可以形成光阻挡图案140而没有实质降低具有包括薄膜晶体管的薄膜晶体管基板的显示装置的开口率。此外，由于光阻挡图案140具有大于半导体图案222的尺寸，所以可以减少或有效地防止入射到薄膜晶体管的沟道122的光泄漏。
根据本发明的薄膜晶体管基板的一个或多个示范实施方式可以用于液晶显示器的阵列基板，但是不限于此。在替代的示范实施方式中，例如，薄膜晶体管基板可以用于另一显示装置，诸如有机电致发光(EL)显示装置、具有薄膜晶体管的电路基板、半导体装置等等。对本领域普通技术人员来说明显的是，可以进行各种修改而不背离由权利要求限定的本发明的精神和范围。
图14是示出根据本发明的薄膜晶体管基板的另一示范实施方式的截面图。具体地，图14示出基本上与图2相同的截面图，诸如沿图1的线I-I′的截面图。
参考图14，薄膜晶体管基板300包括基底基板310、栅线GL、数据线DL、有源图案320和光阻挡图案340。
有源图案320包括沟道322、源电极324和漏电极326。在示范实施方式中，沟道322、源电极324和漏电极326由相同的材料层形成以连续地设置在薄膜晶体管基板300的相同层中。沟道322设置在源电极324与漏电极326之间。漏电极326电连接到像素电极PE。栅绝缘图案360设置在栅电极GE与沟道322之间。
数据线DL位于基底基板310上，并电连接到源电极324。数据绝缘层315覆盖数据线DL和基底基板310。
在示范实施方式中，数据线DL直接在基底基板310上。备选地，数据线DL可以在钝化层370上。
钝化层370覆盖栅电极GE、有源图案320和数据绝缘层315，有机绝缘层380覆盖钝化层370。像素电极PE和连接电极330在有机绝缘层380上。连接电极130通过第一接触孔CH1连接到数据线DL，并通过第二接触孔CH2连接到源电极324。像素电极PE通过第三接触孔CH3连接到漏电极326。
光阻挡图案340设置在沟道322下方。光阻挡图案340交叠整个栅电极GE和包括沟道322的整个有源图案320。因此，光阻挡图案340在平面图中具有大于有源图案320的尺寸。
在示范实施方式中，薄膜晶体管基板300不包括图2所示的缓冲图案150。因此，光阻挡图案340可以接触有源图案320。
备选地，缓冲层可以附加地位于基底基板310与光阻挡图案340之间。当附加的缓冲层在基底基板310与光阻挡图案340之间时，数据线DL可以直接在基底基板310上或在附加的缓冲层上。
薄膜晶体管基板300基本上与图1和图2所示的薄膜晶体管基板100相同，除了没有缓冲图案150之外。因此，将省略任何重复说明。
图15到图19是示出制造图14所示的薄膜晶体管基板的方法的示范实施方式的截面图。
参考图14，数据线DL被提供(诸如形成)在基底基板310上。在一个示范实施方式中，例如，数据金属层形成在基底基板310上，并通过光刻工艺被图案化以形成数据线DL。
在下文，数据绝缘层315、光阻挡层440和半导体层420被顺序地形成在基底基板310上。
参考图16，半导体层420被图案化以形成半导体图案422。具体地，光致抗蚀剂图案PR形成在半导体层420上，半导体层420通过使用光致抗蚀剂图案PR作为掩模来蚀刻。
参考图17，栅绝缘层460和栅金属层490形成在半导体图案422和光阻挡层440上。
参考图18，栅金属层490和栅绝缘层460被图案化以分别形成栅电极GE、栅线GL以及栅绝缘图案360。具体地，栅金属层490被图案化以形成栅电极GE和栅线GL。在下文，栅绝缘层460通过使用栅电极GE和栅线GL作为掩模来图案化以形成栅绝缘图案360。因此，半导体图案422和光阻挡层440的设置在栅绝缘层460下方的部分通过形成栅电极GE、栅线GL和栅绝缘图案360而被暴露。
参考图19，光阻挡层440通过使用栅电极GE和半导体图案422作为掩模被蚀刻以形成光阻挡图案340。因此，光阻挡图案340交叠基本上整个栅电极GE和基本上整个半导体图案422。具体地，光阻挡图案340可以具有基本上与图10所示的光阻挡图案的示范实施方式相同的形状。
沟道322、源电极324和漏电极326由半导体图案422形成。在一个示范实施方式中，例如，等离子体气体PT等等提供到半导体图案422的通过栅电极GE和栅绝缘图案360暴露的部分，以将半导体图案422的暴露部分改变为源电极324和漏电极326。半导体图案422的被栅电极GE和栅绝缘图案360覆盖的部分形成沟道322。
提供等离子体气体PT到半导体图案422的工艺可以在光阻挡层440被图案化之后或之前进行。
在下文，参考图14，数据绝缘层315、钝化层370和有机绝缘层380被图案化以形成接触孔CH1、CH2和CH3。在下文，透明导电层形成在有机绝缘层380上并被图案化以形成图14所示的连接电极330和像素电极PE。
图20是示出根据本发明的薄膜晶体管基板的另一示范实施方式的截面图。具体地，图20示出基本上与图2相同的截面图，诸如沿图1的线I-I′的截面图。
参考图20，薄膜晶体管基板500包括基底基板510、栅线GL、数据线DL、有源图案520和光阻挡图案540。
有源图案520包括沟道522、源电极524和漏电极526。沟道522、源电极524和漏电极526由相同的层形成以连续地设置在薄膜晶体管基板500的相同层中。沟道522设置在源电极524与漏电极526之间。漏电极526电连接到像素电极PE。栅绝缘图案560设置在栅电极GE与沟道522之间。
钝化层570覆盖栅电极GE、有源图案520和基底基板510，有机绝缘层580覆盖钝化层570。像素电极PE和连接电极530在有机绝缘层580上。连接电极530通过第一接触孔CH1连接到数据线DL，并通过第二接触孔CH2连接到源电极524。像素电极PE通过第三接触孔CH3连接到漏电极526。
数据线DL在钝化层570上，并经由连接电极530电连接到源电极524。
光阻挡图案540设置在沟道522下方。光阻挡图案540交叠包括沟道522的整个有源图案520和栅电极GE的不与有源图案520交叠的部分。因此，光阻挡图案540在平面图中具有大于有源图案520的尺寸。
在示范实施方式中，薄膜晶体管基板500不包括图2所示的缓冲图案150和数据绝缘层115。因此，光阻挡图案540可以接触基底基板510。
薄膜晶体管基板500基本上与图1和图2所示的薄膜晶体管基板100相同，除了不包括缓冲图案150和数据绝缘层115以及除了在基底基板110上的数据线DL之外。因此，将省略任何重复说明。
图21到图26是示出制造图20所示的薄膜晶体管基板的方法的示范实施方式的截面图。
参考图21，光阻挡层640和半导体层620被顺序地形成在基底基板510上。
参考图22，半导体层620被图案化以形成半导体图案622。在一个示范实施方式中，例如，光致抗蚀剂图案PR形成在半导体层620上，半导体层620通过使用光致抗蚀剂图案PR作为掩模来蚀刻。
参考图23，栅绝缘层660和栅金属层690形成在半导体图案622和光阻挡层640上。
参考图24，栅金属层690和栅绝缘层660被图案化以形成栅电极GE、栅线GL以及栅绝缘图案560。具体地，栅金属层690被图案化以形成栅电极GE和栅线GL。在下文，栅绝缘层660通过使用栅电极GE和栅线GL作为掩模来图案化以形成栅绝缘图案560。因此，设置在栅绝缘层660下方的光阻挡层640通过形成栅电极GE、栅线GL和栅绝缘图案560而暴露。
参考图25，光阻挡层640通过使用栅电极GE和半导体图案622作为掩模来蚀刻以形成光阻挡图案540。因此，光阻挡图案540交叠基本上整个栅电极GE和基本上整个半导体图案622。具体地，光阻挡图案540可以具有基本上与图10所示的光阻挡图案的示范实施方式相同的形状。
沟道522、源电极524和漏电极526由半导体图案622形成。在一个示范实施方式中，例如，等离子体气体PT等等提供到半导体图案622的通过栅电极GE和栅绝缘图案560暴露的部分，以将半导体图案622的该部分改变为源电极524和漏电极526。半导体图案622的被栅电极GE和栅绝缘图案560覆盖的部分形成沟道522。
提供等离子体气体PT到半导体图案622的工艺可以在光阻挡层640被图案化之后或之前进行。
参考图26，钝化层570被形成为覆盖栅电极GE、源电极524、漏电极526和基底基板510。数据金属层形成在钝化层570上，并被图案化以形成数据线DL。
在下文，参考图20，有机绝缘层580形成为覆盖数据线DL和钝化层570。钝化层570和有机绝缘层580被图案化以形成接触孔CH1、CH2和CH3。在示范实施方式中，有机绝缘层380直接形成在数据线DL上，但不限于此或由此限制。备选地，在包括硅氧化物、硅氮化物等的数据绝缘层形成为覆盖数据线DL之后，有机绝缘层580可以形成在数据绝缘层上。
在下文，透明导电层形成在有机绝缘层580上并被图案化以形成图20所示的连接电极530和像素电极PE。
图27是示出根据本发明的薄膜晶体管基板的再一示范实施方式的截面图。具体地，图27示出基本上与图2相同的截面图，诸如沿图2的线I-I′的截面图。
参考图27，薄膜晶体管基板700包括基底基板710、栅线GL、数据线DL、有源图案720，缓冲图案750和光阻挡图案740。
有源图案720包括沟道722、源电极724和漏电极726。沟道722、源电极724和漏电极726由相同的层形成以连续地设置在薄膜晶体管基板700的相同层中。沟道722设置在源电极724与漏电极726之间。漏电极726电连接到像素电极PE。栅绝缘图案760设置在栅电极GE与沟道722之间。
钝化层770覆盖栅电极GE、有源图案720和基底基板710，有机绝缘层780覆盖钝化层770。像素电极PE和连接电极730形成在有机绝缘层780上。连接电极730通过第一接触孔CH1连接到数据线DL，并通过第二接触孔CH2连接到源电极724。像素电极PE通过第三接触孔CH3连接到漏电极726。
数据线DL形成在钝化层770上，并经由连接电极730电连接到源电极724。
光阻挡图案740设置在沟道722下方。光阻挡图案740交叠包括沟道722的整个有源图案720和栅电极GE的通过有源图案720被暴露的部分。因此，光阻挡图案740在平面图中具有大于有源图案720的尺寸。
缓冲图案750设置在光阻挡图案740与有源图案720之间。缓冲图案750可以具有基本上与光阻挡图案740相同的形状。
在示出的示范实施方式中，薄膜晶体管基板700不包括图2所示的数据绝缘层115。因此，光阻挡图案740可以接触基底基板710。
薄膜晶体管基板700基本上与图1和图2所示的薄膜晶体管基板100相同，除了不包括数据绝缘层115以及除了在基底基板110上的数据线DL之外。因此，将省略任何重复说明。
图28到图33是示出制造图27所示的薄膜晶体管基板的方法的示范实施方式的截面图。
参考图28，光阻挡层840、缓冲层850和半导体层820被顺序地形成在基底基板710上。
参考图29，半导体层820被图案化以形成半导体图案822。在一个示范实施方式中，例如，光致抗蚀剂图案PR形成在半导体层820上，半导体层820通过使用光致抗蚀剂图案PR作为掩模来蚀刻。
参考图30，栅绝缘层860和栅金属层890形成在半导体图案822和缓冲层850上。
参考图31，栅金属层890和栅绝缘层860被图案化以形成栅电极GE、栅线GL以及栅绝缘图案760。具体地，栅金属层890被图案化以形成栅电极GE和栅线GL。在下文，栅绝缘层860通过使用栅电极GE和栅线GL作为掩模来图案化以形成栅绝缘图案760。因此，设置在栅绝缘层860下方的缓冲层850通过形成栅电极GE、栅线GL和栅绝缘图案760而暴露。
参考图32，缓冲层850和光阻挡层840通过使用栅电极GE和半导体图案822作为掩模来蚀刻以形成缓冲图案750和光阻挡图案740。因此，缓冲图案750和光阻挡图案740的每个交叠基本上整个栅电极GE和基本上整个半导体图案822。具体地，光阻挡图案740可以具有基本上与图10所示的光阻挡图案的示范实施方式相同的形状。
沟道722、源电极724和漏电极726由半导体图案822形成。在一个示范实施方式中，例如，等离子体气体PT等等提供到半导体图案822的通过栅电极GE和栅绝缘图案760暴露的部分，以将半导体图案822的该部分改变为源电极724和漏电极726。半导体图案822的被栅电极GE和栅绝缘图案760覆盖的部分形成沟道722。
提供等离子体气体到半导体图案822的工艺可以在光阻挡层840被图案化之后或之前进行。
参考图33，钝化层770被形成为覆盖栅电极GE、源电极724、漏电极726和基底基板710。数据金属层形成在钝化层770上，并被图案化以形成数据线DL。
在下文，参考图27，有机绝缘层780形成为覆盖数据线DL和钝化层770。钝化层770和有机绝缘层780被图案化以形成接触孔CH1、CH2和CH3。
在下文，透明导电层形成在有机绝缘层780上并被图案化以形成图27所示的连接电极730和像素电极PE。
已经描述了本发明的示范实施方式，还应该注意，对本领域普通技术人员来说明显的是，可以进行各种修改而不背离由权利要求限定的本发明的精神和范围。

Claims (22)

1.一种薄膜晶体管基板，包括：
基底基板；
有源图案，在所述基底基板上并包括源电极、漏电极、和在所述源电极与所述漏电极之间的沟道；
栅绝缘图案，在所述有源图案上；
栅电极，在所述栅绝缘图案上并交叠所述沟道；以及
光阻挡图案，在所述基底基板与所述有源图案之间并具有大于所述有源图案的平面尺寸，
其中在平面图中，所述光阻挡图案的边缘与所述栅电极的边缘和所述有源 图案的边缘重合。
2.如权利要求1所述的薄膜晶体管基板，其中所述源电极、所述漏电极和所述沟道位于所述薄膜晶体管基板的相同层中。
3.如权利要求1所述的薄膜晶体管基板，还包括电连接到所述栅电极的栅线，其中所述栅电极从所述栅线延伸。
4.如权利要求3所述的薄膜晶体管基板，其中所述光阻挡图案包括：
第一部分，在第一方向延伸并交叠所述栅线；
第二部分，沿交叉所述第一方向的第二方向从所述第一部分延伸，并交叠所述栅电极；和
第三部分，从所述第二部分延伸并交叠所述有源图案。
5.如权利要求1所述的薄膜晶体管基板，其中所述光阻挡图案交叠整个所述栅电极和整个所述有源图案。
6.如权利要求5所述的薄膜晶体管基板，其中所述光阻挡图案包括：
第一区域，在第一方向延伸并交叠所述有源图案；和
第二区域，沿交叉所述第一方向的第二方向从所述第一区域延伸，并交叠所述栅电极。
7.如权利要求5所述的薄膜晶体管基板，其中所述栅电极的一部分从所述沟道暴露，栅电极的所述暴露部分交叠所述光阻挡图案。
8.如权利要求1所述的薄膜晶体管基板，还包括在所述光阻挡图案与所述有源图案之间的缓冲图案。
9.如权利要求8所述的薄膜晶体管基板，其中所述缓冲图案包括硅氧化物和硅氮化物中的至少一种。
10.如权利要求1所述的薄膜晶体管基板，还包括在所述光阻挡图案与所述基底基板之间的缓冲层。
11.如权利要求1所述的薄膜晶体管基板，还包括：
数据线，电连接到所述源电极；和
数据绝缘层，覆盖所述数据线，
其中所述光阻挡图案在所述数据绝缘层上。
12.如权利要求1所述的薄膜晶体管基板，其中所述光阻挡图案包括硅锗合金、锗和钛氧化物中的至少一种。
13.如权利要求12所述的薄膜晶体管基板，其中所述光阻挡图案的厚度为100埃到2,000埃。
14.如权利要求1所述的薄膜晶体管基板，其中所述有源图案包括金属氧化物，所述金属氧化物包括锌氧化物、锌锡氧化物、锌铟氧化物、铟氧化物、钛氧化物、铟镓锌氧化物和铟锌锡氧化物中的至少一种。
15.一种薄膜晶体管基板，包括：
基底基板；
有源图案，在所述基底基板上并包括源电极、漏电极、和在所述源电极与所述漏电极之间的沟道；
栅绝缘图案，在所述有源图案上；
栅电极，在所述栅绝缘图案上并交叠所述沟道；以及
光阻挡图案，在所述基底基板与所述有源图案之间并包括硅锗合金，
其中在平面图中，所述光阻挡图案的边缘与所述栅电极的边缘和所述有源 图案的边缘重合。
16.如权利要求15所述的薄膜晶体管基板，其中所述光阻挡图案的厚度为100埃到2,000埃。
17.如权利要求16所述的薄膜晶体管基板，其中所述光阻挡图案具有包括硅锗合金层和锗层的多层结构。
18.一种制造薄膜晶体管基板的方法，该方法包括：
在基底基板上提供光阻挡层；
在所述光阻挡层上提供半导体层；
图案化所述半导体层以形成半导体图案；
在所述半导体图案上顺序地提供栅绝缘层和栅金属层；
图案化所述栅金属层以形成栅电极；
图案化所述栅绝缘层以形成栅绝缘图案；和
通过使用所述栅电极和所述半导体图案作为掩模来图案化所述光阻挡层，以形成具有比所述半导体图案的平面尺寸大的平面尺寸的光阻挡图案。
19.如权利要求18所述的方法，其中所述栅绝缘图案的形成暴露出所述半导体图案的一部分；
还包括提供等离子体到所述半导体图案的暴露部分以形成源电极和漏电极。
20.如权利要求19所述的方法，还包括：
在提供所述光阻挡层之前，在所述基底基板上提供数据线；和
提供覆盖所述数据线的数据绝缘层。
21.如权利要求19所述的方法，还包括：
在提供所述半导体层之前，在所述光阻挡层上提供缓冲层。
22.如权利要求19所述的方法，还包括：
在提供所述光阻挡层之前，在所述基底基板上提供缓冲层。
CN201310345291.3A 2012-08-10 2013-08-09 薄膜晶体管基板及其制造方法 Active CN103579227B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0087597 2012-08-10
KR1020120087597A KR102002858B1 (ko) 2012-08-10 2012-08-10 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN103579227A CN103579227A (zh) 2014-02-12
CN103579227B true CN103579227B (zh) 2018-07-06

Family

ID=47713902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310345291.3A Active CN103579227B (zh) 2012-08-10 2013-08-09 薄膜晶体管基板及其制造方法

Country Status (5)

Country Link
US (3) US8963154B2 (zh)
EP (1) EP2696370B1 (zh)
JP (3) JP6275954B2 (zh)
KR (1) KR102002858B1 (zh)
CN (1) CN103579227B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
KR102276146B1 (ko) 2013-09-10 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device
US10061151B2 (en) * 2014-06-30 2018-08-28 Lg Display Co., Ltd. Light shielding material and display device including the same
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR102419494B1 (ko) * 2014-09-29 2022-07-12 삼성디스플레이 주식회사 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
KR20160107943A (ko) 2015-03-06 2016-09-19 동우 화인켐 주식회사 필름 터치 센서의 제조 방법
KR20170115133A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 액정 표시 장치
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102640164B1 (ko) * 2016-05-09 2024-02-23 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20180033385A (ko) * 2016-09-23 2018-04-03 엘지디스플레이 주식회사 플렉서블 표시장치
CN106373967B (zh) * 2016-10-27 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR20180050478A (ko) * 2016-11-04 2018-05-15 삼성디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 이를 포함하는 표시 장치
CN108321207B (zh) * 2017-01-18 2021-03-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN106887438B (zh) * 2017-02-24 2020-04-17 京东方科技集团股份有限公司 阵列基板、其制作方法及显示装置
WO2018212100A1 (ja) * 2017-05-18 2018-11-22 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN107644916B (zh) * 2017-09-20 2020-05-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法
JP7051617B2 (ja) * 2018-06-29 2022-04-11 株式会社アルバック 半導体装置の製造方法
JP2020076951A (ja) * 2018-09-19 2020-05-21 シャープ株式会社 表示装置
KR20200034083A (ko) * 2018-09-20 2020-03-31 삼성디스플레이 주식회사 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20210074562A (ko) * 2019-12-12 2021-06-22 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 표시장치 및 그 제조방법
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
JP7207387B2 (ja) * 2020-11-04 2023-01-18 セイコーエプソン株式会社 電気光学装置および電子機器
CN113421886B (zh) * 2021-06-02 2022-12-06 Tcl华星光电技术有限公司 显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605847A (en) * 1993-06-24 1997-02-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating a TFT by selectively oxidizing or nitriding a light shielding layer
CN1508612A (zh) * 2002-12-17 2004-06-30 三星电子株式会社 薄膜晶体管阵列面板及包括该面板的液晶显示器
TW200836347A (en) * 2007-02-26 2008-09-01 Au Optronics Corp Semiconductor device and manufacturing method thereof

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444920A (en) * 1987-08-14 1989-02-17 Seiko Epson Corp Active matrix substrate
JP2661163B2 (ja) * 1988-07-28 1997-10-08 カシオ計算機株式会社 Ｔｆｔパネル
JP2561163B2 (ja) 1990-02-28 1996-12-04 富士通株式会社 メサ埋め込み型光半導体装置の製造方法
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
CA2061796C (en) 1991-03-28 2002-12-24 Kalluri R. Sarma High mobility integrated drivers for active matrix displays
JPH06138483A (ja) * 1992-10-26 1994-05-20 Seiko Epson Corp アクティブマトリクス基板
JPH08167719A (ja) * 1994-12-15 1996-06-25 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2770763B2 (ja) * 1995-01-31 1998-07-02 日本電気株式会社 アクティブマトリクス液晶表示装置
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
KR100308854B1 (ko) * 1998-12-21 2002-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
JP2001177097A (ja) 1999-12-10 2001-06-29 Koninkl Philips Electronics Nv 薄膜トランジスタ及びその製造方法
JP3524029B2 (ja) * 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
KR100766494B1 (ko) * 2001-03-02 2007-10-15 삼성전자주식회사 다결정 실리콘 박막 트랜지스터 액정표시장치 및 그 제조방법
JP2004053630A (ja) * 2002-07-16 2004-02-19 Sharp Corp 液晶表示装置及びその製造方法
KR100675631B1 (ko) * 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP2005051223A (ja) * 2003-07-11 2005-02-24 Nec Corp 薄膜トランジスタ、ｔｆｔ基板、液晶表示装置、及び、薄膜トランジスタの製造方法
US7123314B2 (en) * 2003-07-11 2006-10-17 Nec Corporation Thin-film transistor with set trap level densities, and method of manufactures
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US7867907B2 (en) 2006-10-17 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5458367B2 (ja) 2007-07-09 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ及びその製造方法
JP2009047967A (ja) * 2007-08-21 2009-03-05 Seiko Epson Corp 電気光学装置及び電子機器
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
TWI379142B (en) 2008-07-17 2012-12-11 Au Optronics Corp Thin film transistor substrate and thin film transistor of display panel and method of making the same
JP2010039394A (ja) * 2008-08-07 2010-02-18 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP2010141083A (ja) * 2008-12-11 2010-06-24 Seiko Epson Corp 半導体装置基板の製造方法、及び、電気光学装置の製造方法
JP5381244B2 (ja) * 2009-03-31 2014-01-08 大日本印刷株式会社 薄膜トランジスタアレイの製造方法及び表示装置
JP5584103B2 (ja) * 2009-12-04 2014-09-03 株式会社半導体エネルギー研究所 半導体装置
KR101711870B1 (ko) 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
KR20110111708A (ko) 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 표시장치 및 그 제조방법
KR20120019307A (ko) 2010-08-25 2012-03-06 엘지디스플레이 주식회사 액정표시장치
JP5594084B2 (ja) 2010-11-19 2014-09-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2012146956A (ja) * 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
JP5465311B2 (ja) * 2012-02-09 2014-04-09 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置及びその製造方法
KR20130110490A (ko) * 2012-03-29 2013-10-10 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20130111872A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605847A (en) * 1993-06-24 1997-02-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating a TFT by selectively oxidizing or nitriding a light shielding layer
CN1508612A (zh) * 2002-12-17 2004-06-30 三星电子株式会社 薄膜晶体管阵列面板及包括该面板的液晶显示器
TW200836347A (en) * 2007-02-26 2008-09-01 Au Optronics Corp Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN103579227A (zh) 2014-02-12
US9929191B2 (en) 2018-03-27
US8963154B2 (en) 2015-02-24
JP6502463B2 (ja) 2019-04-17
JP2018078334A (ja) 2018-05-17
US20140042429A1 (en) 2014-02-13
US20160141310A1 (en) 2016-05-19
KR20140020602A (ko) 2014-02-19
EP2696370A1 (en) 2014-02-12
JP2014039009A (ja) 2014-02-27
EP2696370B1 (en) 2018-12-12
US20150162420A1 (en) 2015-06-11
US9276086B2 (en) 2016-03-01
JP6275954B2 (ja) 2018-02-07
JP2018061044A (ja) 2018-04-12
KR102002858B1 (ko) 2019-10-02
JP6431216B2 (ja) 2018-11-28

Similar Documents

Publication Publication Date Title
CN103579227B (zh) 薄膜晶体管基板及其制造方法
US9793377B2 (en) Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof
US9570621B2 (en) Display substrate, method of manufacturing the same
US20140061632A1 (en) Thin film transistor substrate and method of manufacturing the same
US9666602B2 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
KR102650692B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US9978777B2 (en) Display device including thin film transistor array panel and manufacturing method thereof
WO2023108608A1 (zh) 阵列基板及制作方法、显示面板
KR102237898B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR102105005B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2023092562A1 (zh) 金属氧化物薄膜晶体管、阵列基板及其制备方法
KR20200091372A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20180138198A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220809

Address after: 9-2, Guangdong Province, Shenzhen Guangming Tang Ming Road

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SAMSUNG DISPLAY Co.,Ltd.

TR01 Transfer of patent right