JPH06138483A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH06138483A JPH06138483A JP28789592A JP28789592A JPH06138483A JP H06138483 A JPH06138483 A JP H06138483A JP 28789592 A JP28789592 A JP 28789592A JP 28789592 A JP28789592 A JP 28789592A JP H06138483 A JPH06138483 A JP H06138483A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- film
- light
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 対向する２枚のガラスからなる液晶表示装置
において、スイッチング素子のない側の基板に形成した
ブラックマトリックスによって表示品質を犠牲にする事
無く、開口率が減少するのを抑える事を目的とする。 【構成】 ガラス基板１０１上に形成した第一絶縁膜１
０２の上に遮光層１０３を、上層の画素電極が一部分重
なるように設け、さらにその上に第二絶縁膜１０４を設
ける。
において、スイッチング素子のない側の基板に形成した
ブラックマトリックスによって表示品質を犠牲にする事
無く、開口率が減少するのを抑える事を目的とする。 【構成】 ガラス基板１０１上に形成した第一絶縁膜１
０２の上に遮光層１０３を、上層の画素電極が一部分重
なるように設け、さらにその上に第二絶縁膜１０４を設
ける。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置などに用い
るアクティブマトリクス基板の構造に関する。
るアクティブマトリクス基板の構造に関する。
【０００２】
【従来の技術】液晶表示装置には薄膜トランジスタが用
いられているが、この薄膜トランジスタのチャネル領域
に光が照射されると光導電効果によりリーク電流が発生
する。そこで対向基板上にブラックマトリックス（Ｂ
Ｓ）を形成して光照射を防いでいる。
いられているが、この薄膜トランジスタのチャネル領域
に光が照射されると光導電効果によりリーク電流が発生
する。そこで対向基板上にブラックマトリックス（Ｂ
Ｓ）を形成して光照射を防いでいる。
【０００３】あるいは特開平２−２０７２２２号の様に
対向基板上にＢＳを形成するのではなく、アクティブマ
トリクス基板上のソース線あるいはゲート線をＢＳとし
て使用している例もある。
対向基板上にＢＳを形成するのではなく、アクティブマ
トリクス基板上のソース線あるいはゲート線をＢＳとし
て使用している例もある。
【０００４】あるいはＪＡＰＡＮ ＤＩＳＰＬＡＹ ’
８６ ＰＤ１２ のようにアクティブマトリクス基板の
ＴＦＴ部直下に遮光層を設けてＴＦＴへの光照射を防い
でいる例もある。
８６ ＰＤ１２ のようにアクティブマトリクス基板の
ＴＦＴ部直下に遮光層を設けてＴＦＴへの光照射を防い
でいる例もある。
【０００５】また同時にこのＢＳは、画素電極とソース
ライン及びゲートラインが離れている為に発生する、コ
ントラストの低下を防いでいる。
ライン及びゲートラインが離れている為に発生する、コ
ントラストの低下を防いでいる。
【０００６】
【発明が解決しようとする課題】しかし前記従来例では
対向基板上にＢＳである遮光層が形成されるため、薄膜
トランジスタが形成されている側の基板（ＴＦＴ基板）
と対向する基板のアライメント精度が悪くなる事を仮定
してアライメント余裕を３〜４μｍ程度とらざるを得な
い。この場合アライメント余裕が大きいほどＢＳで遮光
される面積が増大するので開口率が低下する。
対向基板上にＢＳである遮光層が形成されるため、薄膜
トランジスタが形成されている側の基板（ＴＦＴ基板）
と対向する基板のアライメント精度が悪くなる事を仮定
してアライメント余裕を３〜４μｍ程度とらざるを得な
い。この場合アライメント余裕が大きいほどＢＳで遮光
される面積が増大するので開口率が低下する。
【０００７】あるいはソース線またはゲート線をＢＳと
して使用する場合、これらの上層には、絶縁層を介して
画素電極を形成する事になる。この場合クロストークの
発生が起きるので、開口率は上昇するが表示品質は劣化
する。
して使用する場合、これらの上層には、絶縁層を介して
画素電極を形成する事になる。この場合クロストークの
発生が起きるので、開口率は上昇するが表示品質は劣化
する。
【０００８】本発明の目的は表示品質を犠牲にする事無
く、アライメント余裕を低減し高開口率化を可能にする
アクティブマトリクス基板の提供にある。
く、アライメント余裕を低減し高開口率化を可能にする
アクティブマトリクス基板の提供にある。
【０００９】
（手段１） 本発明は前記課題を解決するために、ガラ
ス基板上に形成した第一の絶縁膜と、第一の絶縁膜上に
形成した遮光性薄膜と、前記遮光性薄膜と第一の絶縁膜
との上に形成した第二の絶縁膜と、第二の絶縁膜上でか
つ前記遮光性薄膜に重なるよう形成した画素ＴＦＴと、
前記画素ＴＦＴより上層でかつ前記遮光性薄膜に重なる
よう形成した前記画素ＴＦＴ駆動用の配線と、前記配線
と同層でかつ前記遮光性薄膜に一部が重なるよう形成し
た画素電極からなる事を特徴とする。
ス基板上に形成した第一の絶縁膜と、第一の絶縁膜上に
形成した遮光性薄膜と、前記遮光性薄膜と第一の絶縁膜
との上に形成した第二の絶縁膜と、第二の絶縁膜上でか
つ前記遮光性薄膜に重なるよう形成した画素ＴＦＴと、
前記画素ＴＦＴより上層でかつ前記遮光性薄膜に重なる
よう形成した前記画素ＴＦＴ駆動用の配線と、前記配線
と同層でかつ前記遮光性薄膜に一部が重なるよう形成し
た画素電極からなる事を特徴とする。
【００１０】（手段２） 本発明は前記課題を解決する
ために、ガラス基板上に形成した遮光性薄膜と、前記遮
光性薄膜とガラス基板との上に形成した絶縁膜と、前記
絶縁膜上でかつ前記遮光性薄膜に重なるよう形成した画
素ＴＦＴと、前記画素ＴＦＴより上層でかつ前記遮光性
薄膜に重なるよう形成した前記画素ＴＦＴ駆動用の配線
と、前記配線と同層でかつ前記遮光性薄膜に一部が重な
るよう形成した画素電極からなる事を特徴とする。
ために、ガラス基板上に形成した遮光性薄膜と、前記遮
光性薄膜とガラス基板との上に形成した絶縁膜と、前記
絶縁膜上でかつ前記遮光性薄膜に重なるよう形成した画
素ＴＦＴと、前記画素ＴＦＴより上層でかつ前記遮光性
薄膜に重なるよう形成した前記画素ＴＦＴ駆動用の配線
と、前記配線と同層でかつ前記遮光性薄膜に一部が重な
るよう形成した画素電極からなる事を特徴とする。
【００１１】
【実施例】以下に本発明の実施例を詳細に説明する。
【００１２】（実施例１）本発明による一実施例の薄膜
トランジスタの構造の断面図を図１に示し、その工程を
説明する。
トランジスタの構造の断面図を図１に示し、その工程を
説明する。
【００１３】ガラス基板１０１上に第一絶縁膜１０２と
して常圧ＣＶＤ装置により二酸化珪素膜を温度３００度
で２５００Å堆積する。次にスパッタリング装置により
タンタル膜を１０００Å堆積し、エッチングにより遮光
層１０３を形成する。次に第二絶縁膜１０４として常圧
ＣＶＤ装置により二酸化珪素膜を温度３００度で２５０
０Å堆積する。次にシリコン薄膜を減圧ＣＶＤ装置によ
り温度６００度で堆積し、エッチングを行いシリコン薄
膜層１０５を形成する。次にゲート絶縁膜１０６を電子
サイクロトロン共鳴プラズマＣＶＤ装置（ＥＣＲ−ＰＥ
ＣＶＤ）により１５００Å堆積する。次にクロム膜をス
パッタリング装置により１５００Å堆積し、エッチング
によりゲート電極１０７を形成する。この状態でイオン
打ち込みによりシリコン薄膜層１０５にボロンまたはリ
ンを打ち込んでソース・ドレイン部を形成する。次に二
酸化珪素膜を常圧ＣＶＤ装置により５０００Å堆積し層
間絶縁膜１０８とする。この後層間絶縁膜１０８とゲー
ト絶縁膜１０６にコンタクトホールを設ける。次に画素
電極１０９をＩＴＯで形成する。この時と画素電極１０
９は遮光層１０３に一部分重なるようにする。最後にソ
ース電極１１０を設ける。
して常圧ＣＶＤ装置により二酸化珪素膜を温度３００度
で２５００Å堆積する。次にスパッタリング装置により
タンタル膜を１０００Å堆積し、エッチングにより遮光
層１０３を形成する。次に第二絶縁膜１０４として常圧
ＣＶＤ装置により二酸化珪素膜を温度３００度で２５０
０Å堆積する。次にシリコン薄膜を減圧ＣＶＤ装置によ
り温度６００度で堆積し、エッチングを行いシリコン薄
膜層１０５を形成する。次にゲート絶縁膜１０６を電子
サイクロトロン共鳴プラズマＣＶＤ装置（ＥＣＲ−ＰＥ
ＣＶＤ）により１５００Å堆積する。次にクロム膜をス
パッタリング装置により１５００Å堆積し、エッチング
によりゲート電極１０７を形成する。この状態でイオン
打ち込みによりシリコン薄膜層１０５にボロンまたはリ
ンを打ち込んでソース・ドレイン部を形成する。次に二
酸化珪素膜を常圧ＣＶＤ装置により５０００Å堆積し層
間絶縁膜１０８とする。この後層間絶縁膜１０８とゲー
ト絶縁膜１０６にコンタクトホールを設ける。次に画素
電極１０９をＩＴＯで形成する。この時と画素電極１０
９は遮光層１０３に一部分重なるようにする。最後にソ
ース電極１１０を設ける。
【００１４】以上が実施例１であるが、ＴＦＴに有害な
不純物がガラス基板から溶出しない、または少ない場合
は第一絶縁膜を省略する事ができる。
不純物がガラス基板から溶出しない、または少ない場合
は第一絶縁膜を省略する事ができる。
【００１５】（実施例２）ガラス基板１０１上にスパッ
タリング装置によりタンタル膜を１０００Å堆積し、エ
ッチングにより遮光層１０３を形成する。次に絶縁膜１
０４として常圧ＣＶＤ装置により二酸化珪素膜を温度３
００度で２５００Å堆積する。次にシリコン薄膜を減圧
ＣＶＤ装置により温度６００度で堆積し、エッチングを
行いシリコン薄膜層１０５を形成する。次にゲート絶縁
膜１０６を電子サイクロトロン共鳴プラズマＣＶＤ装置
（ＥＣＲ−ＰＥＣＶＤ）により１５００Å堆積する。次
にクロム膜をスパッタリング装置により１５００Å堆積
し、エッチングによりゲート電極１０７を形成する。こ
の状態でイオン打ち込みによりシリコン薄膜層３０４に
ボロンまたはリンを打ち込んでソース・ドレイン部を形
成する。次に二酸化珪素膜を常圧ＣＶＤ装置により５０
００Å堆積し層間絶縁膜１０８とする。この後層間絶縁
膜１０８とゲート絶縁膜１０６にコンタクトホールを設
ける。次に画素電極１０９をＩＴＯで形成する。この時
画素電極１０９は遮光層１０３に一部分重なるようにす
る。最後にソース電極１１０を設ける。
タリング装置によりタンタル膜を１０００Å堆積し、エ
ッチングにより遮光層１０３を形成する。次に絶縁膜１
０４として常圧ＣＶＤ装置により二酸化珪素膜を温度３
００度で２５００Å堆積する。次にシリコン薄膜を減圧
ＣＶＤ装置により温度６００度で堆積し、エッチングを
行いシリコン薄膜層１０５を形成する。次にゲート絶縁
膜１０６を電子サイクロトロン共鳴プラズマＣＶＤ装置
（ＥＣＲ−ＰＥＣＶＤ）により１５００Å堆積する。次
にクロム膜をスパッタリング装置により１５００Å堆積
し、エッチングによりゲート電極１０７を形成する。こ
の状態でイオン打ち込みによりシリコン薄膜層３０４に
ボロンまたはリンを打ち込んでソース・ドレイン部を形
成する。次に二酸化珪素膜を常圧ＣＶＤ装置により５０
００Å堆積し層間絶縁膜１０８とする。この後層間絶縁
膜１０８とゲート絶縁膜１０６にコンタクトホールを設
ける。次に画素電極１０９をＩＴＯで形成する。この時
画素電極１０９は遮光層１０３に一部分重なるようにす
る。最後にソース電極１１０を設ける。
【００１６】以上二つの実施例に示した様に、本発明を
用いればＴＦＴ基板に遮光部を設ける事が可能となるの
で、対向基板側に遮光部を設けた場合と異なり、アライ
メントずれを少なく見積もる事ができる。従って遮光部
を小さくする事が可能になり、結果として高開口率化が
達成できる。
用いればＴＦＴ基板に遮光部を設ける事が可能となるの
で、対向基板側に遮光部を設けた場合と異なり、アライ
メントずれを少なく見積もる事ができる。従って遮光部
を小さくする事が可能になり、結果として高開口率化が
達成できる。
【００１７】さらに、画素電極はソース線またはゲート
線と重ならずに形成可能なので、クロストークを防ぐ事
が可能である。あるいは、クロストークを防ぐにはある
ＴＦＴが接続されているゲート線上に前記ＴＦＴに接続
される画素電極が重ならないだけでも十分な場合、本発
明に於けるＢＳはＴＦＴ部直下とゲート線下層に作るだ
けでも良い。
線と重ならずに形成可能なので、クロストークを防ぐ事
が可能である。あるいは、クロストークを防ぐにはある
ＴＦＴが接続されているゲート線上に前記ＴＦＴに接続
される画素電極が重ならないだけでも十分な場合、本発
明に於けるＢＳはＴＦＴ部直下とゲート線下層に作るだ
けでも良い。
【００１８】またモノクロディスプレイや、光の３原色
に対応して３枚のライトバルブを使用するプロジェクタ
ーの場合ＢＳは必要であるがカラーフィルターは不要で
ある。従って本発明を用いると対向基板上には対向電極
を形成するだけで済み、カラーフィルターのコストを低
減できる。
に対応して３枚のライトバルブを使用するプロジェクタ
ーの場合ＢＳは必要であるがカラーフィルターは不要で
ある。従って本発明を用いると対向基板上には対向電極
を形成するだけで済み、カラーフィルターのコストを低
減できる。
【００１９】本実施例ではシリコン薄膜形成に減圧ＣＶ
Ｄを用いているためにプロセス中の最高温度が６００℃
となっている。そのため遮光層として高融点金属である
タンタルを使用したが、プラズマＣＶＤ等を用い、たと
えば３００℃くらいの低温で形成した非晶質シリコン薄
膜を使用するならば、アルミニウムやクロムの使用が可
能である。
Ｄを用いているためにプロセス中の最高温度が６００℃
となっている。そのため遮光層として高融点金属である
タンタルを使用したが、プラズマＣＶＤ等を用い、たと
えば３００℃くらいの低温で形成した非晶質シリコン薄
膜を使用するならば、アルミニウムやクロムの使用が可
能である。
【００２０】また本実施例ではＴＦＴを用いた液晶表示
装置を例にしたが、素子としてＭＩＭを用いたものでも
良い。またスイッチング素子を持たない単純マトリック
ス型液晶表示装置にも本発明は有効である。
装置を例にしたが、素子としてＭＩＭを用いたものでも
良い。またスイッチング素子を持たない単純マトリック
ス型液晶表示装置にも本発明は有効である。
【００２１】なお、本発明ではシリコン薄膜の上下両面
にＭＯＳ界面が形成される。下部界面は電極ではないの
で制御できないが、応力により電荷が発生し安い。従っ
てできるだけ低応力をもつ遮光膜及び絶縁膜が望まし
い。
にＭＯＳ界面が形成される。下部界面は電極ではないの
で制御できないが、応力により電荷が発生し安い。従っ
てできるだけ低応力をもつ遮光膜及び絶縁膜が望まし
い。
【００２２】
【発明の効果】本発明を用いれば、ＴＦＴ基板にＢＳを
組み込む事が可能になるため、アライメント余裕を少な
く見積もる事が可能となり、その結果開口率が上昇す
る。
組み込む事が可能になるため、アライメント余裕を少な
く見積もる事が可能となり、その結果開口率が上昇す
る。
【図１】 実施例１記載の薄膜トランジスタ基板の断面
図。
図。
【図２】 実施例１記載の薄膜トランジスタ基板の平面
図。
図。
【図３】 実施例２記載の薄膜トランジスタ基板の断面
図。
図。
【図４】 従来例の液晶表示パネルの断面図。
１０１ ガラス基板 １０２ 第一絶縁膜 １０３ 遮光層 １０４ 第二絶縁膜 １０５ シリコン薄膜 １０６ ゲート絶縁膜 １０７ ゲート電極 １０８ 層間絶縁膜 １０９ 画素電極 １１０ ソース電極 ４０４ 液晶層 ４０５ 対向電極 ４０６ ブラックマトリックス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (2)
- 【請求項１】 液晶表示装置等に用いられるアクティブ
マトリクス基板の構造において、ガラス基板上に形成し
た第一の絶縁膜と、第一の絶縁膜上に形成した遮光性薄
膜と、前記遮光性薄膜と第一の絶縁膜との上に形成した
第二の絶縁膜と、第二の絶縁膜上でかつ前記遮光性薄膜
に重なるよう形成した画素ＴＦＴと、前記画素ＴＦＴよ
り上層でかつ前記遮光性薄膜に重なるよう形成した前記
画素ＴＦＴ駆動用の配線と、前記配線と同層でかつ前記
遮光性薄膜に一部が重なるよう形成した画素電極からな
ることを特徴とするアクティブマトリクス基板。 - 【請求項２】 液晶表示装置等に用いられるアクティブ
マトリクス基板の構造において、ガラス基板上に形成し
た遮光性薄膜と、前記遮光性薄膜とガラス基板との上に
形成した絶縁膜と、前記絶縁膜上でかつ前記遮光性薄膜
に重なるよう形成した画素ＴＦＴと、前記画素ＴＦＴよ
り上層でかつ前記遮光性薄膜に重なるよう形成した前記
画素ＴＦＴ駆動用の配線と、前記配線と同層でかつ前記
遮光性薄膜に一部が重なるよう形成した画素電極からな
ることを特徴とするアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28789592A JPH06138483A (ja) | 1992-10-26 | 1992-10-26 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28789592A JPH06138483A (ja) | 1992-10-26 | 1992-10-26 | アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06138483A true JPH06138483A (ja) | 1994-05-20 |
Family
ID=17723110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28789592A Pending JPH06138483A (ja) | 1992-10-26 | 1992-10-26 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06138483A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490019B2 (en) * | 2000-02-10 | 2002-12-03 | Lg. Philips Lcd Co., Ltd | Reflective liquid crystal display device and the fabricating method thereof |
| US6603518B1 (en) | 1999-07-19 | 2003-08-05 | Sharp Kabushiki Kaisha | Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor |
| JP2014063171A (ja) * | 2013-10-21 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2018078334A (ja) * | 2012-08-10 | 2018-05-17 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 薄膜トランジスタ基板 |
-
1992
- 1992-10-26 JP JP28789592A patent/JPH06138483A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603518B1 (en) | 1999-07-19 | 2003-08-05 | Sharp Kabushiki Kaisha | Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor |
| US6490019B2 (en) * | 2000-02-10 | 2002-12-03 | Lg. Philips Lcd Co., Ltd | Reflective liquid crystal display device and the fabricating method thereof |
| JP2018078334A (ja) * | 2012-08-10 | 2018-05-17 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 薄膜トランジスタ基板 |
| JP2014063171A (ja) * | 2013-10-21 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7646022B2 (en) | Display device | |
| JP2622183B2 (ja) | アクティブマトリクス表示装置 | |
| US7102164B2 (en) | Semiconductor device having a conductive layer with a light shielding part | |
| KR100270127B1 (ko) | 액정표시장치 | |
| US6855954B1 (en) | Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor | |
| JP5335628B2 (ja) | 液晶表示装置 | |
| JP3723336B2 (ja) | 液晶表示装置 | |
| US20020024622A1 (en) | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| JP4307582B2 (ja) | 液晶表示装置 | |
| JPH10240162A (ja) | アクティブマトリクス表示装置 | |
| JPH09311347A (ja) | 液晶パネル | |
| JP2549840B2 (ja) | 液晶パネル | |
| US20020085140A1 (en) | Black matrix in liquid crystal display and method of fabricating the same | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| JPH0954342A (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JPH06308533A (ja) | 液晶表示装置 | |
| KR100546707B1 (ko) | 박막트랜지스터 및 그의 형성방법 | |
| JP2518510B2 (ja) | 薄膜トランジスタアレイ | |
| JPH05181159A (ja) | アクティブマトリックス型液晶表示素子 | |
| JP3830213B2 (ja) | スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JPH06138483A (ja) | アクティブマトリクス基板 | |
| JP2000305114A (ja) | 液晶表示装置及びその製造方法 |