JP2518510B2 - 薄膜トランジスタアレイ - Google Patents

薄膜トランジスタアレイ

Info

Publication number
JP2518510B2
JP2518510B2 JP11902493A JP11902493A JP2518510B2 JP 2518510 B2 JP2518510 B2 JP 2518510B2 JP 11902493 A JP11902493 A JP 11902493A JP 11902493 A JP11902493 A JP 11902493A JP 2518510 B2 JP2518510 B2 JP 2518510B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transistor array
electrode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11902493A
Other languages
English (en)
Other versions
JPH06310723A (ja
Inventor
浩史 井原
統 助川
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP11902493A priority Critical patent/JP2518510B2/ja
Publication of JPH06310723A publication Critical patent/JPH06310723A/ja
Application granted granted Critical
Publication of JP2518510B2 publication Critical patent/JP2518510B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、薄膜トランジスタアレ
イに関し、特に、アクティブマトリクス液晶パネルに用
いられる薄膜トランジスタアレイに関する。

【0002】

【従来の技術】図5は、この種用途に用いられる薄膜ト
ランジスタアレイの構成を示す等価回路図である。同図
において、1は、ゲートバスラインドライバ200によ
って駆動される、走査線を構成するゲートバスライン、
2は、ドレインバスラインドライバ300によって駆動
される、信号線を構成するドレインバスライン、3は、
ゲートがゲートバスライン1に接続され、ドレインがド
レインバスライン2に接続された薄膜トランジスタ、4
は、薄膜トランジスタ3のソース電極に接続された、I
TO等の透明導電膜によって形成された画素電極であっ
て、破線枠で囲まれた部分が薄膜トランジスタアレイ1
00を示す。

【0003】同図に示される薄膜トランジスタアレイ1
00において、ゲートバスラインドライバ200によっ
てゲートバスライン1は順次ハイレベルに駆動される。
あるゲートバスライン1が、ハイレベルになると、その
ラインに接続された薄膜トランジスタ3は一斉にオン状
態となる。そして、そのトランジスタに接続された画素
電極4は、そのときドレインバスライン2に印加されて
いる信号電圧に充電される。次いで、そのゲートバスラ
インがローレベルに駆動させるとオン状態にあったトラ
ンジスタ3はオフされるが、画素電極4は、その充電電
圧を保持し続ける。この保持電圧は、該当するトランジ
スタが再び導通したときに次の信号電圧によって書き換
えられる。

【0004】この薄膜トランジスタアレイを用いた液晶
パネルに良好な品質の表示を行わせるには、画素電極
が、その充電電圧を次回の書き換え時まで十分の高さに
保持できるようにする必要がある。保持電圧が低下する
と表示むらが現れ画面が見苦しいものとなるからであ
る。画素電極の保持電圧を高く維持するためには、画素
電極の容量を大きくすることとともに薄膜トランジスタ
のオン/オフ電流比を大きくすること、とりわけオフ電
流を低く抑えることが肝要である。

【0005】図6の(a)は、図5においてAにて示す
部分の従来の構成を示す平面図である。図6の(a)に
おいて、図5に示す部分に相当する部分には同一の参照
番号が付されているので重複する説明は省略する。図6
の(a)に示されるように、薄膜トランジスタ3は、ゲ
ートバスラインから分岐されたゲート電極5と、ゲート
電極5上にゲート絶縁膜を介して配置された、活性層を
構成するアモルファスシリコン膜(以下、a−Si膜と
記す)6と、ドレインバスライン2から分岐されたドレ
イン電極7と、画素電極4に接続されたソース電極8と
を有する。

【0006】図6の(b)は、図6の(a)に示す薄膜
トランジスタアレイを用いて組み立てた液晶パネルの断
面図である。この断面図は、図6の(a)のA−A線で
の断面に相当する部分を示すものである。図6の(b)
に示されるように、ガラス基板9の表面にはゲート電極
5が設けられ、その上はゲート絶縁膜10によって覆わ
れている。ゲート絶縁膜10上にはa−Si膜6および
画素電極4が形成されており、これらはパッシベーショ
ン膜11によって被覆されている。

【0007】この基板には、対向電極基板が所定の距離
を隔てて接着される。対向電極基板は、ガラス基板12
上にCr膜等からなる遮光膜(いわゆるブラックマトリ
クス)13とカラーフィルタ14とを設け、その上に絶
縁膜15および共通電極16を形成したものである。こ
れら2枚の基板間の間隙は液晶18によって充填され
る。ガラス基板9およびガラス基板12の外側にはそれ
ぞれ偏光板17が配置されている。

【0008】

【発明が解決しようとする課題】上述した従来の薄膜ト
ランジスタアレイでは、活性領域であるa−Si膜の周
囲に広い光透過領域が存在しているため、液晶パネルに
組み立てられたときにバックライト光の透過量が多くな
り、その透過光は図6の(b)に示すように、対向電極
基板の遮光膜で反射された後にa−Si膜に入射する。
その結果a−Si膜6内でキャリアが生成されそのトラ
ンジスタがオフしているときにはこれがリーク電流とな
りオフ電流を増加させる。上記したようにオフ電流の増
加は表示むら等の原因となりアクティブマトリクス液晶
ディスプレイの表示品質を著しく低下させる。したがっ
て、本発明の目的とするところは、薄膜トランジスタの
活性領域であるa−Si膜の周辺での光透過の少ない薄
膜トランジスタアレイを提供することであり、このこと
によりオフ電流の低減化を図り、もって液晶ディスプレ
イの表示品質を向上させることである。

【0009】

【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、透明ガラス基板(9)上に複数の
ゲートバスライン(1)とこれに直交する複数のドレイ
ンバスライン(2)とが配置され、ゲートバスラインと
ドレインバスラインとの各交点に薄膜トランジスタ
(3)と画素電極(4)とが配置されているものにおい
て、前記薄膜トランジスタの活性層である半導体層
(6)の周辺部には、前記薄膜トランジスタのソース・
ドレイン電極(8、7)と同一の層に同一の材料にて形
成された遮光膜(8a、7a)が設けられていることを
特徴とする薄膜トランジスタアレイが提供される。そし
て、望ましくは、前記ソース電極(8)および/または
ドレイン電極(7)と前記遮光膜(8a、7a)とは一
体の金属膜として形成される。

【0010】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1の(a)は、本発明の第1の実施例を
示す、図5のAの部分の平面図である。同図において、
図6の(a)に示す従来例の部分に相当する部分には同
一の参照番号が付されているので重複する説明は省略す
るが、本実施例では、ソース電極8に遮光部8aが付加
された構造になっている。すなわち、ソース電極8が上
下に引き伸ばされて、a−Si膜6の周囲を囲むように
遮光部8aが形成されている。

【0011】図1の(b)は、図1の(a)に示す薄膜
トランジスタアレイを用いて組み立てた液晶パネルの断
面図である。この断面図は、図1の(a)のA−A線で
の断面に相当する部分を示すものである。図1の(a)
に示されるように、本発明によりa−Si膜6の外周部
には遮光部8aが配置されているため、図1の(b)に
示されるように、バックライト光19は遮光部8aにて
反射されることとなり、対向電極基板を介してa−Si
膜6に入射される光量は低減する。

【0012】図2は従来から存在する遮光膜としてのゲ
ート電極からバックライト光源までの距離を変数とし
て、薄膜トランジスタ側の基板を透過し、対向電極基板
での反射光(多重反射光を含む)のa−Si膜へ入射さ
れる入射光の光量を光線追跡によって求めた度数分布を
示すグラフであって、図2の(a)は、本発明によって
ソース電極に遮光部を設けた場合を示し(遮光部をゲー
ト電極から3μmの距離をおいて設けた場合)、図2の
(b)は、従来例の場合を示す。グラフの縦軸は、該当
する距離についての入射光量の和をとっている。入射光
量の総和を求めると、遮光部のある場合には130、な
い場合は220程度(単位は相対値)となり、この実施
例により約40%の入射光量の低減が実現できる。

【0013】次に、本実施例の製造方法について説明す
る。まず、ガラス基板9上にスパッタ法により、膜厚
0.2μmのCr膜を堆積し、フォトリソグラフィ法お
よびウエットエッチング法を適用してゲートバスライン
1およびゲート電極5を形成する。次に、プラズマCV
D装置に、シランガス(SiH4 )、アンモニアガス
(NH3 )、窒素ガス(N2 )を導入して、ゲート絶縁
膜10となるシリコン窒化膜を0.3μmに堆積し、続
いて、プラズマCVD装置に、シランガス、水素ガスを
導入して膜厚0.2μmのa−Si膜6を成長させた
後、ホスフィンガス(PH3 )を導入してa−Si膜6
上に膜厚約150nmのn+ 型a−Si膜(図示なし)
を形成する。

【0014】次に、フォトリソグラフィ法およびRIE
(反応性イオンエッチング;Reactive Ion Etching)法
を適用してa−Si膜6およびその上に形成されたn+
型a−Si膜を島状に加工する。次に、スパッタ法によ
り膜厚0.5μmのCr膜を堆積し、ウエットのフォト
エッチング法を適用してドレインバスライン2、ドレイ
ン電極7および遮光部8aをもつソース電極8を形成す
る。続いて、RIE法により、露出したn+ 型a−Si
膜をエッチング除去し、ソース電極とドレイン電極とを
分離する。

【0015】次に、スパッタ法により、膜厚約0.2μ
mのITO(Indium Tin Oxide)膜を形成し、これをウ
エットのフォトエッチング法により加工して画素電極4
を形成する。次いで、プラズマCVD装置に、シランガ
ス、アンモニアガス、窒素ガスを導入して、パッシベー
ション膜11となるシリコン窒化膜を0.5μmの厚さ
に成膜して、本実施例の薄膜トランジスタアレイの製作
を完了する。

【0016】次に、図3、図4を参照して本発明の第
2、第3の実施例について説明する。図3に示す第2の
実施例では、ゲート電極5がa−Si膜6を完全に覆う
(下から)ように形成されており、また、遮光部8aの
一方はゲートバスライン1に添って延在している。一
方、図4に示す第3の実施例では、ゲート電極5が、ゲ
ートバスライン1から分岐するのではなく、バスライン
1の幅広部がゲート電極5になされている。また、この
実施例ではソース電極に遮光部8aが付加されている
外、ドレイン電極7にも遮光部7aが設けられている。

【0017】以上、好ましい実施例について説明した
が、本発明はこれら実施例に限定されるものではなく特
許請求の範囲に記載された本願発明の範囲内において各
種の変更が可能である。例えば、ゲート電極やソース・
ドレイン電極を他の金属材料や複合膜で構成することが
でき、同様にゲート絶縁膜やパッシベーション膜を他の
絶縁膜や複合膜によって形成することができる。また画
素電極をソース・ドレイン電極の下層の導電層として構
成することもできる。

【0018】

【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタアレイは、ソース・ドレイン電極と同一の層内
に同一の導電材料にて透過光を遮蔽する遮光膜を設ける
ものであるので、本発明によれば、活性層であるa−S
i膜に入射する反射光を格段に減少させることができ
る。したがって、本発明によれば、トランジスタのオフ
電流を削減することができ、液晶ディスプレイの表示む
らを抑制して表示品質を向上させることができる。そし
て、本発明によれば、上記構成の薄膜トランジスタアレ
イを従来の製造工程に何ら変更を加えることなく得るこ
とができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す部分平面図とその
実施例を用いた液晶パネルの断面図。

【図2】本発明の第1の実施例と従来例の活性層への入
射光量の分布を示すグラフ。

【図3】本発明の第2の実施例の部分平面図。

【図4】本発明の第3の実施例の部分平面図。

【図5】薄膜トランジスタアレイの構成を示す等価回路
図。

【図6】従来例の部分平面図とそれを用いた液晶パネル
の断面図。

【符号の説明】

1 ゲートバスライン 2 ドレインバスライン 3 薄膜トランジスタ 4 画素電極 5 ゲート電極 6 アモルファスシリコン膜(a−Si膜) 7 ドレイン電極 7a、8a 遮光部 8 ソース電極 9、12 ガラス基板 10 ゲート絶縁膜 11 パッシベーション膜 13 遮光膜 14 カラーフィルタ 15 絶縁膜 16 共通電極 17 偏光板 18 液晶 19 バックライト光

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 透明ガラス基板上に複数のゲートバスラ
    インとこれに直交する複数のドレインバスラインとが配
    置され、ゲートバスラインとドレインバスラインとの各
    交点に薄膜トランジスタと画素電極とが配置されている
    薄膜トランジスタアレイにおいて、前記薄膜トランジス
    タの活性層である半導体層の周辺部には、前記薄膜トラ
    ンジスタのソース・ドレイン電極と同一の層に同一の材
    料にて形成された遮光膜が設けられていることを特徴と
    する薄膜トランジスタアレイ。
  2. 【請求項2】 前記遮光膜は前記薄膜トランジスタのソ
    ース電極および/またはドレイン電極と一体の金属膜と
    して形成されていることを特徴とする請求項1記載の薄
    膜トランジスタアレイ。
JP11902493A 1993-04-22 1993-04-22 薄膜トランジスタアレイ Expired - Lifetime JP2518510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11902493A JP2518510B2 (ja) 1993-04-22 1993-04-22 薄膜トランジスタアレイ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11902493A JP2518510B2 (ja) 1993-04-22 1993-04-22 薄膜トランジスタアレイ
KR1019940008531A KR100221747B1 (ko) 1993-04-22 1994-04-22 차광층을 갖고 있는 박막 트랜지스터 어레이
US08/231,482 US5426313A (en) 1993-04-22 1994-04-22 Thin film transistor array having optical shield layer

Publications (2)

Publication Number Publication Date
JPH06310723A JPH06310723A (ja) 1994-11-04
JP2518510B2 true JP2518510B2 (ja) 1996-07-24

Family

ID=14751103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11902493A Expired - Lifetime JP2518510B2 (ja) 1993-04-22 1993-04-22 薄膜トランジスタアレイ

Country Status (3)

Country Link
US (1) US5426313A (ja)
JP (1) JP2518510B2 (ja)
KR (1) KR100221747B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2882319B2 (ja) * 1995-08-24 1999-04-12 日本電気株式会社 液晶パネル
JP2734444B2 (ja) * 1996-03-22 1998-03-30 日本電気株式会社 液晶表示装置
JP3065527B2 (ja) * 1996-03-27 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶デイスプレイモジュール
JP2735070B2 (ja) * 1996-04-15 1998-04-02 日本電気株式会社 アクティブマトリクス液晶表示パネル
KR100250796B1 (ko) * 1996-11-29 2000-04-01 김영환 액정 표시 소자 및 그 제조방법
KR100250795B1 (ko) * 1996-11-29 2000-04-01 김영환 액정 표시 소자 및 그 제조방법
US5879959A (en) * 1997-01-17 1999-03-09 Industrial Technology Research Institute Thin-film transistor structure for liquid crystal display
TW387997B (en) 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method
US6630736B1 (en) * 2000-07-27 2003-10-07 National Semiconductor Corporation Light barrier for light sensitive semiconductor devices
JP4551049B2 (ja) * 2002-03-19 2010-09-22 三菱電機株式会社 表示装置
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
TWI650848B (zh) 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0587991B2 (ja) * 1984-03-12 1993-12-20 Matsushita Electric Ind Co Ltd
JPH0546932B2 (ja) * 1984-06-16 1993-07-15 Canon Kk
US4904056A (en) * 1985-07-19 1990-02-27 General Electric Company Light blocking and cell spacing for liquid crystal matrix displays
JP2536766B2 (ja) * 1987-08-11 1996-09-18 旭硝子株式会社 アクティブマトリックス型表示素子
JPH07111521B2 (ja) * 1987-09-11 1995-11-29 富士通株式会社 アクティブマトリクス型液晶表示装置
JPH01177020A (en) * 1987-12-28 1989-07-13 Sharp Corp Active matrix display device
JPH01266513A (en) * 1988-04-18 1989-10-24 Sharp Corp Active matrix substrate
JP2528967B2 (ja) * 1989-07-04 1996-08-28 シャープ株式会社 アクティブマトリクス表示装置
US5237436A (en) * 1990-12-14 1993-08-17 North American Philips Corporation Active matrix electro-optic display device with light shielding layer and projection and color employing same
JPH04358127A (en) * 1991-05-22 1992-12-11 Oki Electric Ind Co Ltd Thin film transistor type liquid crystal display device
JPH04358129A (en) * 1991-05-22 1992-12-11 Oki Electric Ind Co Ltd Thin film transistor type liquid crystal display device

Also Published As

Publication number Publication date
US5426313A (en) 1995-06-20
JPH06310723A (ja) 1994-11-04
KR100221747B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
US8212976B2 (en) Liquid crystal display device and method of manufacturing the same
NL194848C (nl) Vloeibaar-kristalindicatorinrichting.
US6642071B2 (en) Process for manufacturing an active matrix LCD array
US6335770B1 (en) In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode
US6459465B1 (en) Liquid crystal panel for IPS mode liquid crystal display device and method for fabricating the same
US6449027B2 (en) In plane switching mode liquid crystal display device and method for manufacturing the same
US6362864B2 (en) Vertical alignment liquid crystal display device having planarized substrate surface
US5671027A (en) LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator
US7351623B2 (en) Liquid crystal display device and fabricating method thereof
US6259502B1 (en) In-plane switching mode liquid crystal display device having a common electrode on the passivation layer
JP4316381B2 (ja) 高開口率の液晶表示装置
US7130010B2 (en) Array substrate for in-plane switching liquid crystal display device and method of fabricating the same with polycrystalline silicon pixel electrode
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
US4821092A (en) Thin film transistor array for liquid crystal display panel
KR100333156B1 (ko) 표시장치
US6912024B2 (en) Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
US7022557B2 (en) Thin film transistor array substrate and manufacturing method thereof
TWI232341B (en) In-plane-switching type liquid crystal display apparatus
JP2776376B2 (ja) アクティブマトリクス液晶表示パネル
KR100376080B1 (ko) 액정 표시 장치
US5608556A (en) Liquid crystal display having orientation control electrodes for controlling liquid crystal orientation
JP3661443B2 (ja) アクティブマトリクス液晶表示装置
EP0813251B1 (en) Thin-film transistor and display device using the same
JP2720862B2 (ja) 薄膜トランジスタおよび薄膜トランジスタアレイ
KR100375187B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130517

Year of fee payment: 17

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130517

Year of fee payment: 17

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130517

Year of fee payment: 17

EXPY Cancellation because of completion of term