TW201710755A - 主動元件陣列基板 - Google Patents

主動元件陣列基板 Download PDF

Info

Publication number
TW201710755A
TW201710755A TW104128784A TW104128784A TW201710755A TW 201710755 A TW201710755 A TW 201710755A TW 104128784 A TW104128784 A TW 104128784A TW 104128784 A TW104128784 A TW 104128784A TW 201710755 A TW201710755 A TW 201710755A
Authority
TW
Taiwan
Prior art keywords
pattern layer
semiconductor pattern
electrically connected
scan line
active device
Prior art date
Application number
TW104128784A
Other languages
English (en)
Other versions
TWI638206B (zh
Inventor
蘇志中
陳勃學
陳亦偉
謝秀春
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW104128784A priority Critical patent/TWI638206B/zh
Priority to CN201510725318.0A priority patent/CN105206219B/zh
Priority to US15/099,613 priority patent/US10128273B2/en
Publication of TW201710755A publication Critical patent/TW201710755A/zh
Application granted granted Critical
Publication of TWI638206B publication Critical patent/TWI638206B/zh
Priority to US16/166,169 priority patent/US10535682B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種主動元件陣列基板包括第一掃描線、第一資料線、第二資料線、第一主動元件、第一畫素電極、第二主動元件、第二畫素電極與第一遮蔽圖案層。第一主動元件包括與第一掃描線電性連接的第一閘極、第一半導體圖案層、與第一資料線電性連接的第一源極以及第一汲極。第二主動元件包括與第一掃描線電性連接的第二閘極、第二半導體圖案層、與第二資料線電性連接的第二源極以及第二汲極。第一遮蔽圖案層與第一半導體圖案層及第二半導體圖案層重疊。第一遮蔽圖案層與第二資料線重疊且不與第一資料線重疊。

Description

主動元件陣列基板
本發明是有關於一種基板， 且特別是有關於一種主動元件陣列基板。
隨著顯示科技的日益進步， 人們藉著顯示器的輔助可使生活更加便利， 為求顯示器輕、薄之特性， 促使平面的顯示面板（ flat panel display，FPD）， 成為目前的主流。一般而言， 顯示面板的畫素結構至少包括主動元件以及與主動元件電性連接的畫素電極。主動元件用來作為顯示單元的開關元件。主動元件包括與掃描線電性連接的閘極、與閘極重疊設置的半導體圖案層、與資料線以及半導體圖案層一端電性連接的源極以及與半導體圖案層另一端電性連接的汲極。為了減少主動元件的漏電， 一般而言，畫素結構更包括配置於半導體層下方的遮光圖案層， 以減少半導體層的受光量。
本發明提供多種主動元件陣列基板， 能改善串音（ cross talk）現象。
本發明的一主動元件陣列基板，包括第一掃描線、第一資料線、第二資料線、第一主動元件、第一畫素電極、第二主動元件、第二畫素電極以及第一遮蔽圖案層。第一主動元件包括與第一掃描線電性連接的第一閘極、與第一閘極重疊設置的第一半導體圖案層、與第一半導體圖案層電性連接且與第一資料線電性連接的第一源極以及與第一半導體圖案層電性連接的第一汲極。第一畫素電極與第一主動元件之第一汲極電性連接。第二主動元件包括與第一掃描線電性連接的第二閘極、與第二閘極重疊設置的第二半導體圖案層、與第二半導體圖案層電性連接且與第二資料線電性連接的第二源極以及與第二半導體圖案層電性連接的第二汲極。第二畫素電極與第二主動元件之第二汲極電性連接。第一遮蔽圖案層與第一半導體圖案層以及第二半導體圖案層重疊。第一遮蔽圖案層與第二資料線重疊且不與第一資料線重疊。
本發明的另一主動元件陣列基板，包括第一掃描線、第一資料線、第二資料線、第一主動元件、第一畫素電極、第二主動元件、第二畫素電極以及遮蔽圖案層。第一主動元件包括與第一掃描線電性連接的第一閘極、與第一閘極重疊設置的第一半導體圖案層、與第一半導體圖案層電性連接且與第一資料線電性連接的第一源極以及與第一半導體圖案層電性連接的第一汲極。第一畫素電極與第一主動元件之第一汲極電性連接。第二主動元件包括與第一掃描線電性連接的第二閘極、與第二閘極重疊設置的第二半導體圖案層、與第二半導體圖案層電性連接且與第二資料線電性連接的第二源極以及與第二半導體圖案層電性連接的第二汲極。第二畫素電極與第二主動元件之第二汲極電性連接。遮蔽圖案層與第一半導體圖案層重疊。第二半導體圖案層不與任何遮蔽圖案層重疊。
本發明的又一主動元件陣列基板，包括多個第一重複單元以及與第一重複單元搭配排列的多個第二重複單元。每一重複單元包括第一掃描線、第一資料線、第二資料線、第一主動元件、第一畫素電極、第二主動元件、第二畫素電極以及第一遮蔽圖案層。第一主動元件包括與第一掃描線電性連接的第一閘極、與第一閘極重疊設置的第一半導體圖案層、與第一半導體圖案層電性連接且與第一資料線電性連接的第一源極以及與第一半導體圖案層電性連接的第一汲極。第一畫素電極與第一主動元件之第一汲極電性連接。第二主動元件包括與第一掃描線電性連接的第二閘極、與第二閘極重疊設置的第二半導體圖案層、與第二半導體圖案層電性連接且與第二資料線電性連接的第二源極以及與第二半導體圖案層電性連接的第二汲極。第二畫素電極與第二主動元件之第二汲極電性連接。第一遮蔽圖案層與第一半導體圖案層以及第二半導體圖案層重疊。第一遮蔽圖案層與第二資料線重疊且不與第一資料線重疊。每一第二重複單元包括至少一掃描線、至少一資料線、與掃描線以及資料線電性連接的至少一主動元件、與至少一主動元件電性連接的至少一畫素電極以及對應主動元件設置的至少一遮光圖案層。
本發明的再一主動元件陣列基板，包括多個第一重複單元以及與第一重複單元搭配排列的多個第二重複單元。每一第一重複單元包括第一掃描線、第一資料線、第二資料線、第一主動元件、第一畫素電極、第二主動元件、第二畫素電極以及遮蔽圖案層。第一主動元件包括與第一掃描線電性連接的第一閘極、與第一閘極重疊設置的第一半導體圖案層、與第一半導體圖案層電性連接且與第一資料線電性連接的第一源極以及與第一半導體圖案層電性連接的第一汲極。第一畫素電極與第一主動元件之第一汲極電性連接。第二主動元件包括與第一掃描線電性連接的第二閘極、與第二閘極重疊設置的第二半導體圖案層、與第二半導體圖案層電性連接且與第二資料線電性連接的第二源極以及與第二半導體圖案層電性連接的第二汲極。第二畫素電極與第二主動元件之第二汲極電性連接。遮蔽圖案層與第一半導體圖案層重疊。第二半導體圖案層不與任何遮蔽圖案層重疊。每一第二重複單元包括至少一掃描線、至少一資料線、與掃描線以及資料線電性連接的至少一主動元件、與至少一主動元件電性連接的至少一畫素電極以及對應主動元件設置的至少一遮光圖案層。
基於上述，在本發明一實施例的主動元件陣列基板中，第一遮蔽圖案層同時與相鄰的第一半導體圖案層以及第二半導體圖案層重疊。藉此，第二半導體圖案層與第二遮蔽圖案層之間的電容能夠補償第一半導體圖案層與第一遮蔽圖案層之間的電容與對第一畫素電極位準的影響，進而改善串音問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
遮光圖案層的設置使得耦合電容過高， 進而造成串音（ cross talk）、負載過高等問題， 且不利於顯示面板的開口率。
圖1為本發明一實施例之第一重複單元的上視示意圖。圖2為根據圖1之剖線A-A’及B-B’所繪的第一重複單元的剖面示意圖。請參照圖1及圖2，第一重複單元100搭載於基底10。基底10可為透光基板、或不透光/反光基板。透光基板的材質可為玻璃、石英、有機聚合物或其它可適用的材料。不透光/反光基板的材質可為導電材料、晶圓、陶瓷或其它可適用的材料。
每一第一重複單元100包括第一掃描線SL1（標示於圖1）、第一資料線DL1（標示於圖1）、第二資料線DL2（標示於圖1）、第一主動元件T1、第一畫素電極PE1、第二主動元件T2、第二畫素電極PE2以及第一遮蔽圖案層SM1。如圖1所示，第一掃描線SL1與第一、二資料線DL1、DL2交錯。舉例而言，在本實施例中，第一、二資料線DL1、DL2可相平行，而第一掃描線SL1與第一資料線DL1可相垂直，但本發明不限於此，在其他實施例中，第一掃描線SL1與第一、二資料線DL1、DL2亦可以其他適當方式配置。第一、二資料線DL1、DL2舉例係為依序且相鄰設置，換句話說，第一、二資料線DL1、DL2之間舉例係不設置與其他主動元件連接的資料線。基於導電性的考量，第一掃描線SL1與第一、二資料線DL1、DL2一般是使用金屬材料，但本發明不限於此，在其他實施例中，第一掃描線SL1與第一、二資料線DL1、DL2亦可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
第一主動元件T1包括與第一掃描線SL1（標示於圖1）電性連接的第一閘極G1、與第一閘極G1重疊設置的第一半導體圖案層110、與第一半導體圖案層110和第一資料線DL1電性連接的第一源極S1以及與第一半導體圖案層110電性連接的第一汲極D1。第一畫素電極PE1與第一主動元件T1之第一汲極D1電性連接。詳言之，本實施例之主動元件陣列基板更包括絕緣層GI1（標示於圖2）。絕緣層GI1覆蓋第一汲極D1且具有暴露出第一汲極D1的開口GI1a。第一畫素電極PE1配置於絕緣層GI1上，且填入絕緣層GI1的開口GI1a，以和第一汲極D1電性接觸。絕緣層GI1可為單一膜層或由多個膜層堆疊而成。絕緣層GI1的材質可為無機材料（例如：氧化矽、氮化矽、氮氧化矽等）、有機材料或上述組合。第一畫素電極PE1可為穿透式畫素電極、反射式畫素電極或是半穿透半反射式畫素電極。穿透式畫素電極之材質包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、其它適當材料、或者是上述至少二者的堆疊層。反射式畫素電極之材質可為具有高反射率的金屬材料或其它適當材料。半穿透半反射式畫素電極之材質可為穿透式畫素電極之材質與反射式畫素電極之材質的組合。
在本實施例中，第一主動元件T1可選擇性地為雙閘極薄膜電晶體（dual gate thin film transistor）。詳言之，第一主動元件T1的第一閘極G1包括二閘極區G11、G12。二閘極區G11、G12可為對應第一掃描線SL1的不同二區域。第一半導體圖案層110包括分別連接區114、源極區116與汲極區118、與二閘極區G11、G12重疊設置的二通道區112a、112b。通道區112a設置在源極區116與連接區114之間。連接區114設置在二通道區112a、112b之間。連接區114可為一重摻雜區，以降低二通道區112a、112b之間的阻值。通道區112b設置在連接區114與汲極區118之間。第一半導體圖案層110包括更包括淺摻雜區113a、113b以及淺摻雜區115a、115b。淺摻雜區113a、113b位於源極區116與連接區114之間，且淺摻雜區113a、113b分別位於通道區112a的不同二側。淺摻雜區115a、115b位於汲極區118與連接區114之間，且淺摻雜區115a、115b分別位於通道區112b的不同二側。淺摻雜區113a、113b、115a、115b可抑制第一主動元件T1的漏電流。
請參照圖1及圖2，第一半導體圖案層110的源極區116與第一源極S1電性連接。如圖1所示，第一源極S1可為第一資料線DL1的一部分。如圖2所示，主動元件陣列基板更包括絕緣層GI2。絕緣層GI2覆蓋第一通道圖案層110，而第一閘極G1配置於絕緣層GI2上。絕緣層GI2具有暴露出第一通道圖案層110之源極區116的開口GI2a。主動元件陣列基板更包括絕緣層GI3。絕緣層GI3覆蓋第一閘極G1且具有與開口GI2a連通的的開口GI3a。第一源極S1配置於絕緣層GI3上且填入開口GI2a、GI3a，以和第一半導體圖案層110的源極區116電性接觸。請參照圖1及圖2，第一半導體圖案層110的汲極區118與第一汲極D1電性接觸。如圖1所示，第一汲極D1與第一、二資料線DL1、DL2分離且可選擇性地屬於同一膜層。如圖2所示，絕緣層GI2、GI3更分別具有相連通的開口GI2b、GI3b。開口GI2b、GI3b暴露出第一半導體圖案層110的汲極區118，第一汲極D1填入開口GI2b、GI3b而與第一半導體圖案層110的汲極區118電性接觸。絕緣層GI2、GI3可為單一膜層或由多個膜層堆疊而成。絕緣層GI2、GI3的材質可為無機材料（例如：氧化矽、氮化矽、氮氧化矽等）、有機材料或上述組合。在本實施例中，絕緣層GI2、GI3舉例為雙層膜層堆疊而成，但不以此為限。
類似地，第二主動元件T2包括與第一掃描線SL1（標示於圖1）電性連接的第二閘極G2、與第二閘極G2重疊設置的第二半導體圖案層120、與第二半導體圖案層120和第二資料線DL2（標示於圖1）電性連接的第二源極S2以及與第二半導體圖案層120電性連接的第二汲極D2。第二畫素電極PE2與第二主動元件T2之第二汲極D2電性連接。詳言之，如圖2所示，絕緣層GI1覆蓋第二汲極D2且具有暴露出第二汲極D1的開口GI1b。第二畫素電極PE2配置於絕緣層GI1上，且填入絕緣層GI1的開口GI1b，以和第二汲極D2電性接觸。第二畫素電極PE2可為穿透式畫素電極、反射式畫素電極或是半穿透半反射式畫素電極。穿透式畫素電極之材質包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、其它適當材料、或者是上述至少二者的堆疊層。反射式畫素電極之材質可為具有高反射率的金屬材料或其它適當材料。半穿透半反射式畫素電極之材質可為穿透式畫素電極之材質與反射式畫素電極之材質的組合。
在本實施例中，第二主動元件T2可選擇性地為雙閘極薄膜電晶體。詳言之，第二主動元件T2的第二閘極G2包括二閘極區G21、G22。二閘極區G21、G22可為第一掃描線SL1的不同二區域。第二半導體圖案層120包括連接區124、源極區126與汲極區128、分別與二閘極區G21、G22重疊設置的二通道區122a、122b。通道區122a設置在源極區126與連接區124之間。連接區124設置在二通道區122a、122b之間。連接區124可為一重摻雜區，以降低二通道區122a、122b之間的阻值。通道區122b設置在連接區124與汲極區128之間。第二半導體圖案層120包括更包括淺摻雜區123a、123b以及淺摻雜區125a、125b。淺摻雜區123a、123b位於源極區126與連接區124之間，且淺摻雜區123a、123b分別位於通道區122a的不同二側。淺摻雜區125a、125b位於汲極區128與連接區124之間，且淺摻雜區125a、125b分別位於通道區122b的不同二側。淺摻雜區123a、123b、125a、125b可抑制第二主動元件T2的漏電流。
請參照圖1及圖2，第二半導體圖案層120的源極區126與第二源極S2電性連接。如圖1所示，第二源極S2可為第二資料線DL2的一部分。如圖2所示，絕緣層GI2覆蓋第二通道圖案層120，而第二閘極G2配置於絕緣層GI2上。絕緣層GI2具有暴露出第二通道圖案層120之源極區126的開口GI2c。絕緣層GI3覆蓋第二閘極G2且具有與開口GI2c連通的開口GI3c。第二源極S2配置於絕緣層GI3上且填入開口GI2c、GI3c，以和第二半導體圖案層120的源極區126電性接觸。請參照圖1及圖2，第二半導體圖案層120的汲極區128與第二汲極D2電性接觸。如圖1所示，第二汲極D2與第一、二資料線DL1、DL2分離且可選擇性地屬於同一膜層。如圖2所示，絕緣層GI2、GI3更分別具有相連通的開口GI2d、GI3d。開口GI2d、GI3d暴露出第二半導體圖案層120的汲極區128。第二汲極D2填入開口GI2d、GI3d而與第二半導體圖案層120的汲極區128電性接觸。
如圖1所示，在本實施例中，第一、二半導體圖案層110、120可選擇性地均為U形半導體圖案層。更詳細地說，第一、二半導體圖案層110、120可為開口分別朝向第一、二畫素電極PE1、PE2的二個U形半導體圖案層。第一半導體圖案層110之兩端位於第一掃描線SL1的同一側，且第一半導體圖案層110的中心部110c位於第一掃描線SL1的另一側。第二半導體圖案層120之兩端位於第一掃描線SL1的同一側，且第二半導體圖案層120的中心部120c位於第一掃描線SL1的另一側。需說明的是，上述第一、二半導體圖案層110、120的形狀僅是用以舉例說明本發明，而非用以限制本發明。在其他實施例中，第一、二半導體圖案層110、120亦可呈其他適當形狀；此外，第一、二半導體圖案層110、120的形狀亦可不同。
請參照圖1，第一遮蔽圖案層SM1與第一半導體圖案層110以及第二半導體圖案層120重疊。第一遮蔽圖案層SM1與第二資料線DL2重疊且不與第一資料線DL1重疊。換言之，第一半導體圖案層110包括與第一資料線DL1不重疊的第一區域（例如：通道區112b、淺摻雜區115a、115b），第二半導體圖案層120包括與第二資料線DL2重疊的第二區域（例如：通道區122a、淺摻雜區123a、123b），而第一遮蔽圖案層SM1由所述第一區域下方連續地延伸至所述第二區域下方。請參照圖1及圖2，在本實施例中，第一重複單元100可進一步包括第二遮蔽圖案層SM2以及第三遮蔽圖案層SM3。第二遮蔽圖案層SM2與第一遮蔽圖案層SM1分離開來。第二遮蔽圖案層SM2與第一資料線DL1重疊且不與第二資料線DL2重疊。第二遮蔽圖案層SM2遮蔽第一半導體圖案層110的通道區112a以及淺摻雜區113a、113b。第三遮蔽圖案層SM3與第一遮蔽圖案層SM1及第二遮蔽圖案層SM分離開來。第三遮蔽圖案層SM3與第二半導體圖案層120重疊且不與第一資料線DL1以及第二資料線DL2重疊。第三遮蔽圖案層SM2遮蔽第二半導體圖案層120的通道區122b以及淺摻雜區125a、125b。
請參照圖2，在本實施例中，第一遮蔽圖案層SM1、第二遮蔽圖案層SM2以及第三遮蔽圖案層SM3可屬於同一膜層。主動元件陣列基板100更包括絕緣層GI4。絕緣層GI4覆蓋第一遮蔽圖案層SM1、第二遮蔽圖案層SM2以及第三遮蔽圖案層SM3，而第一半導體圖案層110與第二半導體圖案層120配置於絕緣層GI4上。絕緣層GI4可為單一膜層或由多個膜層堆疊而成。絕緣層GI4的材質可為無機材料（例如：氧化矽、氮化矽、氮氧化矽等）、有機材料或上述組合。在本實施例中，絕緣層GI4舉例為雙層膜層堆疊而成，但不以此為限。第一遮蔽圖案層SM1、第二遮蔽圖案層SM2以及第三遮蔽圖案層SM3的材質可為金屬或其他的不透光材料。
圖3為圖1之第一重複單元100的等效電路示意圖。請參照圖1及圖3，第一資料線DL1與第一半導體圖案層110的淺摻雜區113b及部份的連接區114之間具有電容C1。第一半導體圖案層110的淺摻雜區113a與第二遮蔽圖案層SM2之間具有電容C2。第一半導體圖案層110的淺摻雜區113b與第二遮蔽圖案層SM2之間具有電容C3。第一半導體圖案層110的淺摻雜區115b與第一遮蔽圖案層SM1之間具有電容C4。第一半導體圖案層110的淺摻雜區115a與第一遮蔽圖案層SM1之間具有電容C5。第二資料線DL2與第一半導體圖案層120的淺摻雜區123b以及部份連接區124之間具有電容C1’。第二半導體圖案層120的淺摻雜區123a與第一遮蔽圖案層SM1之間具有電容C2’。第二半導體圖案層120的淺摻雜區123b與第一遮蔽圖案層SM1之間具有電容C3’。第二半導體圖案層120的淺摻雜區125b與第三遮蔽圖案層SM3之間具有電容C4’。第二半導體圖案層120的淺摻雜區125a與第三遮蔽圖案層SM3之間具有電容C5’。值得一提的是，在本實施例中，當第一資料線DL1的極性與第二資料線DL2的極性不相同時（意即，輸入第一資料線DL1的訊號為正極性而輸入第二資料線DL2的訊號為負極性，或者輸入第一資料線DL1的訊號為負極性而輸入第二資料線DL2的訊號為正極性時），電容C2’、C3’會補償原本電容C4、C5對第一畫素電極PE之位準的影響，進而改善採用第一重複單元100之顯示面板的串音問題。
圖4為本發明另一實施例之第一重複單元的上視示意圖。圖4的第一重複單元100A與圖1之第一重複單元100類似，因此相同或相對應的構件以相同或相對應的標號表示。圖4的第一重複單元100A與圖1之第一重複單元100的主要差異在於：圖4之第二半導體圖案層120A的形狀與圖1之第二半導體圖案層120的形狀不同。以下主要就此差異處做說明，二者相同或相對應之處，還請依照圖4中的標號參照前述說明。
請參照圖4，第一重複單元100A包括第一掃描線SL1、第一資料線DL1、第二資料線DL2、第一主動元件T1、第一畫素電極PE1、第二主動元件T2、第二畫素電極PE2與第一遮蔽圖案層SM1。第一主動元件T1包括與第一掃描線SL1電性連接的第一閘極G1、與第一閘極G1重疊設置的第一半導體圖案層110、與第一半導體圖案層110電性連接且與第一資料線DL電性連接的第一源極S1及與第一半導體圖案層110電性連接的第一汲極D1。第一畫素電極PE1與第一主動元件T1之第一汲極D1電性連接。第二主動元件T2包括與第一掃描線SL1電性連接的第二閘極G2、與第二閘極G2重疊設置的第二半導體圖案層120A、與第二半導體圖案層120A電性連接且與第二資料線DL2電性連接的第二源極S2以及與第二半導體圖案層120A電性連接的第二汲極D2。第二畫素電極PE2與第二主動元件T1之第二汲極D2電性連接。第一遮蔽圖案層SM1與第一半導體圖案層110以及第二半導體圖案層120A重疊。第一遮蔽圖案層SM1與第二資料線DL2重疊且不與第一資料線DL1重疊。
在圖4的實施例中，第一半導體圖案層110可選擇性地為U形半導體圖案層。第一半導體圖案層110之兩端位於第一掃描線SL1的一側，且第一半導體圖案層110之中心部110c位於第一掃描線SL1的另一側。與第一重複單元100不同的是，第一重複單元100A的第二半導體圖案層120A為L形半導體圖案層，而非U形半導體圖案層。第二半導體圖案層120A之一端位於第一掃描線SL1的一側，且第二半導體圖案層120A之另一端位於第一掃描線SL1的另一側。第一重複單元100A具有與第一重複單元100類似的功效及優點，於此便不再重述。
圖5為本發明一實施例之主動元件陣列基板的上視示意圖。主動元件陣列基板1000包括基底10以及陣列排列在基底10上的多個第一重複單元100。關於第一重複單元100的結構，請參照圖1、圖2、圖3及對應的說明。圖6為本發明另一實施例之主動元件陣列基板的上視示意圖。主動元件陣列基板1000A包括基底10以及陣列排列在基底10上的多個第一重複單元100A。關於第一重複單元100A的結構，請參照圖4及對應的說明。圖7為本發明又一實施例之主動元件陣列基板的上視示意圖。主動元件陣列基板1000B包括基底10、配置在基底10上的多個第一重複單元100以及配置在基底10上的多個第一重複單元100A，其中多個第一重複單元100、100A搭配排成一陣列。舉例而言，在圖7的實施例中，多個第一重複單元100與多個第一重複單元100A可在行方向y及列方向x上交替排列。然而，本發明不限於此，在其他實施例中，第一重複單元100與第一重複單元100A亦可以其他適當方式排列。
圖8為本發明一實施例之第二重複單元的上視示意圖。請參照圖8，第二重複單元200包括至少一掃描線SL、至少一資料線DL、與掃描線SL以及資料線DL電性連接的至少一主動元件T、與至少一主動元件T電性連接的至少一畫素電極PE以及對應主動元件T設置的至少一遮光圖案層SM。
主動元件T包括與掃描線SL電性連接的閘極G、與閘極G重疊設置的半導體圖案層210、與半導體圖案層210和資料線DL電性連接的源極S以及與半導體圖案層210電性連接的汲極D。畫素電極PE與主動元件T之汲極D電性連接。在圖8的實施例中，主動元件T可選擇性地為雙閘極薄膜電晶體。詳言之，主動元件T的閘極G包括二閘極區g1、g2。二閘極區g1、g2可為掃描線SL的不同二區域。第一半導體圖案層210包括連接區214、源極區216與汲極區218、分別與二閘極區g1、g2重疊設置的二通道區212a、212b。通道區212a設置在源極區216與連接區214之間。連接區214設置在二通道區212a、212b之間。連接區214可為一重摻雜區。通道區212b設置在連接區214與汲極區218之間。半導體圖案層210包括更包括淺摻雜區213a、213b以及淺摻雜區215a、215b。淺摻雜區213a、213b位於源極區216與連接區214之間，且淺摻雜區213a、213b分別位於通道區212a的不同二側。淺摻雜區215a、215b位於汲極區218與連接區214之間，且淺摻雜區215a、215b分別位於通道區212b的不同二側。半導體圖案層210的源極區216與源極S電性連接。源極S可為資料線DL的一部分。半導體圖案層210的汲極區218與汲極D電性連接。遮光圖案層SM由通道區212a下方連續地延伸至通道區212b下方，並遮蔽淺摻雜區213a、213b、215a、215b。多個第二重複單元200可排列成主動元件陣列基板，亦可與前述之第一重複單元100、100A的至少一者搭配排列成主動元件陣列基板，以下以圖9、圖10、圖11為例說明之。
圖9為本發明再一實施例之主動元件陣列基板的上視示意圖。主動元件陣列基板1000C包括基底10、配置在基底10上的多個第一重複單元100以及配置在基底10上的多個第二重複單元200，其中第一重複單元100與第二重複單元200搭配排成一陣列。舉例而言，在圖9的實施例中，多個第一重複單元100與多個第二重複單元200可在行方向y及列方向x上交替排列。然而，本發明不限於此，在其他實施例中，第一重複單元100與第二重複單元200亦可以其他適當方式排列。
圖10為本發明一實施例之主動元件陣列基板的上視示意圖。主動元件陣列基板1000D包括基底10、配置在基底10上的多個第一重複單元100A以及配置在基底10上的多個第二重複單元200，其中第一重複單元100A與第二重複單元200搭配排成一陣列。舉例而言，在圖10的實施例中，多個第一重複單元100A與多個第二重複單元200可在行方向y及列方向x上交替排列。然而，本發明不限於此，在其他實施例中，第一重複單元100A與第二重複單元200亦可以其他適當方式排列。
圖11為本發明另一實施例之主動元件陣列基板的上視示意圖。主動元件陣列基板1000E包括基底10、配置在基底10上的多個第一重複單元100、多個第一重複單元100A以及配置在基底10上的多個第二重複單元200，其中第一重複單元100、100A與第二重複單元200搭配排成一陣列。舉例而言，在圖11的實施例中，多個第一重複單元100可排在第n列，多個第一重複單元100A可排在第(n+1)列，而多個第二重複單元200可排在第(n+2)列，其中n為大於或等於1的正整數。然而，本發明不限於此，在其他實施例中，第一重複單元100、第一重複單元100A與第二重複單元200亦可以其他適當方式排列。
圖12為本發明又一實施例之第一重複單元的上視示意圖。請參照圖12，第一重複單元300包括第一掃描線SL1、第一資料線DL1、第二資料線DL2、第一主動元件T1、第一畫素電極PE1、第二主動元件T2、第二畫素電極PE2以及遮蔽圖案層SM。第一掃描線SL1與第一、二資料線DL1、DL2交錯。舉例而言，在本實施例中，第一、二資料線DL1、DL2可相平行，而第一掃描線SL1與第一資料線DL1可相垂直，但本發明不限於此，在其他實施例中，第一掃描線SL1與第一、二資料線DL1、DL2亦可以其他適當方式配置。基於導電性的考量，第一掃描線SL1與第一、二資料線DL1、DL2一般是使用金屬材料，但本發明不限於此，在其他實施例中，第一掃描線SL1與第一、二資料線DL1、DL2亦可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
第一主動元件T1包括與第一掃描線SL1電性連接的第一閘極G1、與第一閘極G1重疊設置的第一半導體圖案層310、與第一半導體圖案層310電性連接且與第一資料線DL1電性連接的第一源極S1、以及與第一半導體圖案層310電性連接的第一汲極D1。第一畫素電極PE1與第一主動元件T1之第一汲極D1電性連接。在本實施例中，第一主動元件T1可選擇性地為雙閘極薄膜電晶體（dual gate thin film transistor）。詳言之，第一主動元件T1的第一閘極G1包括二閘極區G11、G12。二閘極區G11、G12可為第一掃描線SL1的不同二區域。第一半導體圖案層310包括分別與二閘極區G11、G12重疊設置的二通道區312a、312b、連接區314、源極區316與汲極區318。通道區312a設置在源極區316與連接區314之間。連接區314設置在二通道區312a、312b之間。連接區314可為一重摻雜區，以降低二通道區312a、312b之間的阻值。通道區312b設置在連接區314與汲極區318之間。第一半導體圖案層310更包括淺摻雜區313a、313b以及淺摻雜區315a、315b。淺摻雜區313a、313b位於源極區316與連接區314之間，且淺摻雜區313a、313b分別位於通道區312a的不同二側。淺摻雜區315a、315b位於汲極區318與連接區314之間，且淺摻雜區315a、315b分別位於通道區312b的不同二側。淺摻雜區313a、313b、315a、315b可抑制第一主動元件T1的漏電流。
類似地，第二主動元件T2包括與第一掃描線SL1電性連接的第二閘極G2、與第二閘極G2重疊設置的第二半導體圖案層320、與第二半導體圖案層320電性連接且與第二資料線DL2電性連接的第二源極S2以及與第二半導體圖案層320電性連接的第二汲極D2。第二畫素電極PE2與第二主動元件T2之第二汲極D2電性連接。在本實施例中，第二主動元件T2可選擇性地為雙閘極薄膜電晶體。詳言之，第二主動元件T2的第二閘極G2包括二閘極區G21、G22。二閘極區G21、G22可為第一掃描線SL1的不同二區域。第二半導體圖案層320包括連接區324、源極區326與汲極區328、分別與二閘極區G21、G22重疊設置的二通道區322a、322b。通道區322a設置在源極區326與連接區324之間。連接區324設置在二通道區322a、322b之間。連接區324可為一重摻雜區，以降低二通道區322a、322b之間的阻值。通道區322b設置在連接區324與汲極區328之間。第二半導體圖案層320更包括淺摻雜區323a、323b以及淺摻雜區325a、325b。淺摻雜區323a、323b位於源極區326與連接區324之間，且淺摻雜區323a、323b分別位於通道區322a的不同二側。淺摻雜區325a、325b位於汲極區328與連接區324之間，且淺摻雜區325a、325b分別位於通道區322b的不同二側。淺摻雜區323a、323b、325a、325b可抑制第二主動元件T2的漏電流。
在本實施例中，第一半導體圖案層310與第二半導體圖案層320可選擇性地均為U形半導體圖案層。更詳細地說，第一、二半導體圖案層310、320可為開口分別朝向第一、二畫素電極PE1、PE2的二個U形半導體圖案層。第一半導體圖案層310之兩端可位於第一掃描線SL1的一側，且第一半導體圖案層310之中心部310c位於第一掃描線SL1的另一側。第二半導體圖案層320之兩端可位於第一掃描線SL1的一側，且第二半導體圖案層320之中心部320c位於第一掃描線SL1的另一側。需說明的是，上述第一、二半導體圖案層310、320的形狀僅是用以舉例說明本發明，而非用以限制本發明。在其他實施例中，第一、二半導體圖案層310、320亦可呈其他適當形狀；此外，第一、二半導體圖案層310、320的形狀亦可不同。
值得注意的是，遮蔽圖案層SM與第一半導體圖案層310重疊，而第二半導體圖案層320不與任何遮蔽圖案層重疊，亦即第二半導體圖案層320與基底10之間不具有任何遮蔽圖案層與第二半導體圖案層320重疊。由於第二畫素結構（即第二主動元件T2與第二畫素電極PE2）不具有任何遮蔽圖案層，因此第二畫素結構與第一畫素結構（即第一主動元件T1、第一畫素電極PE1與遮蔽圖案層SM）之間的耦合電容量小，而有助於降低採用第一重複單元300之顯示面板的負載（loading），同時也可提升所述顯示面板的開口率（Aperture Ratio）。
本實施例的第一重複單元300更包括對應第一畫素電極PE1設置的第一顏色濾光圖案層CF1以及對應第二畫素電極PE2設置的第二顏色濾光圖案層CF2。在本實施例中，第一顏色濾光圖案層CF1可與第一畫素電極PE1設置在同一基底上，第二顏色濾光圖案層CF2可與第二畫素電極PE2設置在同一基底上，進而構成一彩色濾光片在陣列（color filter on array，COA）上的結構。然而，本發明不限於此，在其他實施例中，第一、二顏色濾光圖案層CF1、CF2亦可設置在對向於所述基底的另一基底上。
在本實施例中，對應第一畫素電極PE1的第一顏色濾光圖案層CF1可選擇性地為紅色或綠色濾光圖案層，而對應第二畫素電極PE1的第二顏色濾光圖案層CF2可選擇性地為藍色濾光圖案層。換言之，開口率較高的第二畫素結構（即第二主動元件T2與第二畫素電極PE2）是對應藍色濾光圖案層，而開口率較低的第一畫素結構（即第一主動元件T1、第二畫素電極PE1與遮光圖案層SM）是對應紅色或綠色濾光圖案層。由於人眼對紅光及綠光比對藍光來地敏感，意即，以相同強度的紅光（或綠光）與藍光而言，人眼感受到紅光（或綠光）的亮度較高而感受到的藍光亮度較低，因此將開口率較高的第二畫素結構搭配上人眼敏感度較低的藍色濾光圖案層、將開口率較低的第一畫素結構搭配上人眼敏感度較低的紅色（或綠光）濾光圖案層時，有助於採用第一重複單元300之顯示面板的演色性。
圖13為本發明另一實施例之主動元件陣列基板的上視示意圖。請參照圖13，主動元件陣列基板1000F包括基底30以及陣列排列在基底30上的多個第一重複單元300。基底30之可適用的材質可參照前述基底10之可適用的材質。關於第一重複單元300的結構，請參照圖12及對應的說明。圖14為本發明又一實施例之主動元件陣列基板的上視示意圖。主動元件陣列基板1000G包括基底30、配置在基底30上的多個第一重複單元300以及配置在基底10上的多個第二重複單元200。關於第二重複單元200的結構，請參照圖8及對應的說明。第一重複單元300與個第二重複單元200搭配排成一陣列。舉例而言，在圖14實施例中，多個第一重複單元300與多個第二重複單元200可在行方向y及列方向x上交替排列。然而，本發明不限於此，在其他實施例中，第一重複單元300與第二重複單元200亦可以其他適當方式排列。主動元件陣列基板1000F、1000G均具有前述之負載低與開口率高的優點。
圖15為本發明再一實施例之第一重複單元的上視示意圖。圖15的第一重複單元300A與圖12的第一重複單元300類似，因此以相同或相對應的標號表示相同或相對應的構件。圖15的第一重複單元300A與圖12的第一重複單元300的主要差異在於：第一重複單元300A之第一、二半導體圖案層310A、320A的形狀與第二重複單元300之第一、二半導體圖案層310、320的形狀不同。以下主要就此差異做說明，二者相同之處還請依照圖15中的標號對應地參照前述說明，於此便不再重述。
請參照圖15，第一重複單元300A包括第一掃描線SL1、第一資料線DL1、第二資料線DL2、第一主動元件T1、第一畫素電極PE1、第二主動元件T2、第二畫素電極PE2以及遮蔽圖案層SM。第一主動元件T1包括與第一掃描線SL1電性連接的第一閘極G1、與第一閘極G1重疊設置的第一半導體圖案層310A、與第一半導體圖案層310A電性連接且與第一資料線SL1電性連接的第一源極S1以及與第一半導體圖案層310A電性連接的第一汲極D1。第一畫素電極PE1與第一主動元件T1之第一汲極D1電性連接。第二主動元件T2包括與第一掃描線SL1電性連接的第二閘極G2、與第二閘極G2重疊設置的第二半導體圖案層320A、與第二半導體圖案層320A電性連接且與第二資料線DL2電性連接的第二源極S2、以及與第二半導體圖案層320A電性連接的第二汲極D2。第二畫素電極PE2與第二主動元件T2之第二汲極D2電性連接。遮蔽圖案層SM與第一半導體圖案層310A重疊。第二半導體圖案層320A不與任何遮蔽圖案層SM重疊，亦即第二半導體圖案層320A與基底10之間不具有任何遮蔽圖案層與第二半導體圖案層320A重疊。
與圖12之第一重複單元300不同的是，第一重複單元300A的第一、二半導體圖案層310A、320A可選擇性地均為L形半導體圖案層。更進一步地說，第一半導體圖案層310A之一端位於第一掃描線SL1的一側，且第一半導體圖案層310A之另一端位於第一掃描線SL1的另一側。第二半導體圖案層320A之一端位於第一掃描線SL1的一側，且第二半導體圖案層320A之另一端位於第一掃描線SL的另一側。
圖15之第一重複單元300A可用以取代前述之圖13、圖14之主動元件陣列基板1000F、1000G中的第一重複單元300，而構成各式的主動元件陣列基板，於此便不再重複繪示。此外，當第一重複單元300A取代前述之圖14的第一重複單元300而與第二重複單元200搭配排列成時，第二重複單元200（如圖8所示）更可包括與其畫素電極PE對應的濾光圖案層（未繪示），而與畫素電極PE對應之濾光圖案層的顏色可依實際需求而定。以第一重複單元300A構成之所述各式主動元件陣列基板具有與主動元件陣列基板1000F類似的功效與優點，於此亦不再重述。
圖16為本發明一實施例之第一重複單元的上視示意圖。圖16的第一重複單元300B與圖12的第一重複單元300類似，因此以相同或相對應的標號表示相同或相對應的構件。圖16的第一重複單元300B與圖12的第一重複單元300的主要差異在於：第一重複單元300B之第二半導體圖案層320B的形狀與第二重複單元300之第二半導體圖案層320的形狀不同。以下主要就此差異做說明，二者相同之處還請依照圖16中的標號對應地參照前述說明，於此便不再重述。
請參照圖16，第一重複單元300B包括第一掃描線SL1、第一資料線DL1、第二資料線DL2、第一主動元件T1、第一畫素電極PE1、第二主動元件T2、第二畫素電極PE2以及遮蔽圖案層SM。第一主動元件T1包括與第一掃描線SL1電性連接的第一閘極G1、與第一閘極G1重疊設置的第一半導體圖案層310、與第一半導體圖案層310電性連接且與第一資料線SL1電性連接的第一源極S1以及與第一半導體圖案層310電性連接的第一汲極D1。第一畫素電極PE1與第一主動元件T1之第一汲極D1電性連接。第二主動元件T2包括與第一掃描線SL1電性連接的第二閘極G2、與第二閘極G2重疊設置的第二半導體圖案層320B、與第二半導體圖案層320B電性連接且與第二資料線DL2電性連接的第二源極S2以及與第二半導體圖案層320B電性連接的第二汲極D2。第二畫素電極PE2與第二主動元件T2之第二汲極D2電性連接。遮蔽圖案層SM與第一半導體圖案層310重疊。第二半導體圖案層320B不與任何遮蔽圖案層SM重疊，亦即第二半導體圖案層320B與基底10之間不具有任何遮蔽圖案層與第二半導體圖案層320B重疊。
與圖12之第一重複單元300不同的是，第一重複單元300B的第一、二半導體圖案層310、320B的形狀可選擇性地不相同。舉例而言，第一半導體圖案層310可為U形半導體圖案層，而第二半導體圖案層320B可為L形半導體圖案層。更進一步地說，第一半導體圖案層310之兩端可位於第一掃描線SL1的一側，且第一半導體圖案層310之中心部310c位於第一掃描線SL1的另一側，且第二半導體圖案層320B之一端位於第一掃描線SL1的一側，且第二半導體圖案層320B之另一端位於第一掃描線SL1的另一側。然而，本發明不限於此，在本發明另一實施例中，第一半導體圖案層310亦可為L形半導體圖案層，而第二半導體圖案層320B亦可為U形半導體圖案層。此外，本發明亦不限制第一、二半導體圖案層310、320B必需為L形或U形，第一、二半導體圖案層310、320B亦可為其他適當形狀。
圖16之第一重複單元300B可用以取代前述圖13、圖14之主動元件陣列基板1000F、1000G中的第一重複單元300，而構成各式的主動元件陣列基板，於此便不再重複繪示。此外，當第一重複單元300B取代前述之圖14的第一重複單元300而與第二重複單元200搭配排列成時，第二重複單元200（如圖8所示）更可包括與其畫素電極PE對應的濾光圖案層（未繪示），而與畫素電極PE對應之濾光圖案層的顏色可依實際需求而定。以第一重複單元300B構成之所述各式主動元件陣列基板具有與主動元件陣列基板1000F類似的功效與優點，於此亦不再重述。
圖17為本發明另一實施例之第一重複單元的上視示意圖。圖17的第一重複單元300C與圖12的第一重複單元300類似，因此相同或相對應的構件，以相同或相對應的標號表示。圖17的第一重複單元300C與圖12的第一重複單元300的主要差異在於：第一重複單元300C更包括第三資料線DL3、第三主動元件T3以及第三畫素電極PE3。以下主要就此差異做說明，二者相同之處還請依照圖17的標號對應地參照前述說明，於此便不再重述。
請參照圖17，第一重複單元300C包括第一掃描線SL1、第一資料線DL1、第二資料線DL2、第一主動元件T1、第一畫素電極PE1、第二主動元件T2、第二畫素電極PE2以及遮蔽圖案層SM。第一主動元件T1包括與第一掃描線SL1電性連接的第一閘極G1、與第一閘極G1重疊設置的第一半導體圖案層310、與第一半導體圖案層310電性連接且與第一資料線SL1電性連接的第一源極S1以及與第一半導體圖案層310電性連接的第一汲極D1。第一畫素電極PE1與第一主動元件T1之第一汲極D1電性連接。第二主動元件T2包括與第一掃描線SL1電性連接的第二閘極G2、與第二閘極G2重疊設置的第二半導體圖案層320、與第二半導體圖案層320電性連接且與第二資料線DL2電性連接的第二源極S2以及與第二半導體圖案層320電性連接的第二汲極D2。第二畫素電極PE2與第二主動元件T2之第二汲極D2電性連接。遮蔽圖案層SM與第一半導體圖案層310重疊。第二半導體圖案層320不與任何遮蔽圖案層重疊，亦即第二半導體圖案層320與基底10之間不具有任何遮蔽圖案層與第二半導體圖案層320重疊。
與圖12之第一重複單元300不同的是，第一重複單元300C更包括第三資料線DL3、第三主動元件T3以及第三畫素電極PE3。第三主動元件T3包括與第一掃描線SL1電性連接的第三閘極G3、與第三閘極G3重疊設置的第三半導體圖案層330、與第三半導體圖案層330和第三資料線DL3電性連接的第三源極S3以及與第三半導體圖案層330電性連接的第三汲極D3。第三畫素電極PE3與第三主動元件T3之第三汲極D3電性連接。特別是，第三半導體圖案層330不與任何遮蔽圖案層重疊，亦即第三半導體圖案層330與基底10之間不具有任何遮蔽圖案層與第三半導體圖案層330重疊。
在本實施例中，第一主動元件T3可選擇性地為雙閘極薄膜電晶體。詳言之，第一主動元件T3的第一閘極G3包括二閘極區G31、G32。二閘極區G31、G32可為第一掃描線SL1的不同二區域。第三半導體圖案層330包括連接區334、源極區336與汲極區338、分別與二閘極區G31、G32重疊設置的二通道區332a、332b。通道區332a設置在源極區336與連接區334之間。連接區334設置在二通道區332a、332b之間。連接區334可為一重摻雜區，以降低二通道區332a、332b之間的阻值。通道區332b設置在連接區334與汲極區338之間。第三半導體圖案層330包括更包括淺摻雜區333a、333b以及淺摻雜區335a、335b。淺摻雜區333a、333b位於源極區336與連接區334之間，且淺摻雜區333a、333b分別位於通道區332a的不同二側。淺摻雜區335a、335b位於汲極區338與連接區334之間，且淺摻雜區335a、335b分別位於通道區332b的不同二側。淺摻雜區333a、333b、335a、335b可抑制第三主動元件T3的漏電流。此外，第一重複單元300C更包括與第三畫素電極PE3對應設置的第二顏色濾光圖案層CF3。若第二顏色濾光圖案層CF2可選擇性地為藍色濾光圖案層，則第一顏色濾光圖案層CF1可為紅色或綠色濾光圖案層之一，而第三顏色濾光圖案層CF3可為紅色或綠色濾光圖案層之另一，但本發明不以此為限。
圖17之第一重複單元300C可用以取代前述圖13、圖14之主動元件陣列基板1000F、1000G中的第一重複單元300，而構成各式的主動元件陣列基板，於此便不再重複繪示。此外，當第一重複單元300C取代前述之圖14的第一重複單元3001而並與第二重複單元200搭配排列時，第二重複單元200（如圖8所示）更可包括與其畫素電極PE對應的濾光圖案層（未繪示），而與畫素電極PE對應之濾光圖案層的顏色可依實際需求而定。以第一重複單元300C構成之所述各式主動元件陣列基板具有與主動元件陣列基板1000F類似的功效與優點，於此亦不再重述。
綜上所述，在本發明一實施例的主動元件陣列基板中，第一遮蔽圖案層同時與相鄰的第一半導體圖案層以及第二半導體圖案層重疊。藉此，第二半導體圖案層與第二遮蔽圖案層之間的電容能夠補償第一半導體圖案層與第一遮蔽圖案層之間的電容與對第一畫素電極位準的影響，進而改善串音問題。
在本發明另一實施例的主動元件陣列基板中，遮蔽圖案層與第一半導體圖案層重疊，而第二半導體圖案層不與任何遮蔽圖案層重疊。由於包括第二主動元件及第二畫素電極的第二畫素結構不具有任何遮蔽圖案層，因此第二畫素結構與包括第一主動元件、第一畫素電極和遮蔽圖案層的第一畫素結構之間的耦合電容量小，而有助於降低顯示面板的負載，並可同時提升顯示面板的開口率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30‧‧‧基底
100、100A、300、300A、300B、300C‧‧‧第一重複單元
110、120、120A、210、310、320、310A、320A、320B、330‧‧‧半導體圖案層
110c、120c、310c、320c‧‧‧中心部
112a、112b、122a、122b、212a、212b、312a、312b、322a、322b‧‧‧通道區
113a、113b、115a、115b、123a、123b、125a、125b、213a、213b、215a、215b、313a、313b、315a、315b、323a、323b、325a、325b、332a、332b、333a、333b、335a、335b‧‧‧淺摻雜區
114、124、214、314、324、334‧‧‧連接區
116、126、216、316、326、336‧‧‧源極區
118、128、218、318、328、338‧‧‧汲極區
200‧‧‧第二重複單元
1000、1000A~1000G‧‧‧主動元件陣列基板
A-A’、B-B’‧‧‧剖線
C1~C5、C1’~C5’‧‧‧電容
CF1~CF3‧‧‧濾光圖案層
DL1、DL2、DL3、DL‧‧‧資料線
D1、D2、D3、D‧‧‧汲極
G1、G2、G3、G‧‧‧閘極
G11、G12、G21、G22、G31、G32、g1、g2‧‧‧閘極區
GI1、GI2、GI3、GI4‧‧‧絕緣層
GI1a、GI1b、GI2a、GI2b、GI2c、GI2d、GI3a、GI3b、GI3c、GI3d‧‧‧開口
PE1、PE2、PE3、PE‧‧‧畫素電極
S1、S2、S3、S‧‧‧源極
SL1、SL‧‧‧掃描線
SM1、SM2、SM3、SM‧‧‧遮蔽圖案層
T1、T2、T3、T‧‧‧主動元件
x、y‧‧‧方向
圖1 為本發明一實施例之第一重複單元的上視示意圖。圖2 為根據圖1 之剖線A-A’及B-B’所繪的第一重複單元的剖面示意圖。圖3 為圖1 之第一重複單元100 的等效電路示意圖。圖4 為本發明另一實施例之第一重複單元的上視示意圖。圖5 為本發明一實施例之主動元件陣列基板的上視示意圖。圖6 為本發明另一實施例之主動元件陣列基板的上視示意圖。圖7 為本發明又一實施例之主動元件陣列基板的上視示意圖。圖8 為本發明一實施例之第二重複單元的上視示意圖。圖9 為本發明再一實施例之主動元件陣列基板的上視示意圖。圖10 為本發明一實施例之主動元件陣列基板的上視示意圖。圖11 為本發明另一實施例之主動元件陣列基板的上視示意圖。圖12 為本發明又一實施例之第一重複單元的上視示意圖。圖13 為本發明另一實施例之主動元件陣列基板的上視示意圖。圖14 為本發明又一實施例之主動元件陣列基板的上視示意圖。圖15 為本發明再一實施例之第一重複單元的上視示意圖。圖16 為本發明一實施例之第一重複單元的上視示意圖。圖17 為本發明另一實施例之第一重複單元的上視示意圖。
100‧‧‧第一重複單元
110、120‧‧‧半導體圖案層
110c、120c‧‧‧中心部
112a、112b、122a、122b‧‧‧通道區
113a、113b、115a、115b、123a、123b、125a、125b‧‧‧淺摻雜區
114、124‧‧‧連接區
116、126‧‧‧源極區
118、128‧‧‧汲極區
A-A’、B-B’‧‧‧剖線
DL1、DL‧‧‧資料線
D1、D2‧‧‧汲極
G1、G2‧‧‧閘極
G11、G12、G21、G22‧‧‧閘極區
GI1a、GI1b、GI3a、GI3c‧‧‧開口
PE1、PE2‧‧‧畫素電極
S1、S2‧‧‧源極
SL1‧‧‧掃描線
SM1、SM2、SM3‧‧‧遮蔽圖案層
T1、T2‧‧‧主動元件

Claims (16)

  1. 一種主動元件陣列基板，包括： 一第一掃描線； 一第一資料線以及一第二資料線； 一第一主動元件，包括： 一第一閘極，與該第一掃描線電性連接； 一第一半導體圖案層，與該第一閘極重疊設置；以及 一第一源極以及一第一汲極，與該第一半導體圖案層電性連接，且該第一源極與該第一資料線電性連接； 一第一畫素電極，與該第一主動元件之該第一汲極電性連接； 一第二主動元件，包括： 一第二閘極，與該第一掃描線電性連接； 一第二半導體圖案層，與該第二閘極重疊設置；以及 一第二源極以及一第二汲極，與該第二半導體圖案層電性連接，且該第二源極與該第二資料線電性連接； 一第二畫素電極，與該第二主動元件之該第二汲極電性連接；以及 一第一遮蔽圖案層，與該第一半導體圖案層以及該第二半導體圖案層重疊，其中該第一遮蔽圖案層與該第二資料線重疊且不與該第一資料線重疊。
  2. 如申請專利範圍第1項所述的主動元件陣列基板，更包括： 一第二遮蔽圖案層，與該第一遮蔽圖案層分離開來，其中該第二遮蔽圖案層與該第一資料線重疊且不與該第二資料線重疊；以及 一第三遮蔽圖案層，與該第一遮蔽圖案層及該第二遮蔽圖案層分離開來，其中該第三遮蔽圖案層與該第二半導體圖案層重疊且不與該第一資料線以及該第二資料線重疊。
  3. 如申請專利範圍第1項所述的主動元件陣列基板，其中該第一資料線的極性與該第二資料線的極性不相同。
  4. 如申請專利範圍第3項所述的主動元件陣列基板，其中該第一遮蔽圖案層與該第一半導體圖案層之間具有一第一電容，而該第一遮蔽圖案層與該第二半導體圖案層之間具有一第二電容。
  5. 如申請專利範圍第1項所述的主動元件陣列基板，其中該第一半導體圖案層為一第一U形半導體圖案層，該第一U形半導體圖案層之兩端位於該第一掃描線的一側，且該第一U形半導體圖案層之一中心部位於該第一掃描線的另一側，而該第二半導體圖案層為一第二U形半導體圖案層，該第二U形半導體圖案層之兩端位於該第一掃描線的一側，且該第二U形半導體圖案層之一中心部位於該第一掃描線的另一側。
  6. 如申請專利範圍第5項所述的主動元件陣列基板，其中該第一主動元件以及該第二主動元件分別為一雙閘極薄膜電晶體。
  7. 如申請專利範圍第1項所述的主動元件陣列基板，其中該第一半導體圖案層為一U形半導體圖案層，該U形半導體圖案層之兩端位於該第一掃描線的一側，且該U形半導體圖案層之一中心部位於該第一掃描線的另一側，而該第二半導體圖案層為一L形半導體圖案層，該L形半導體圖案層之一端位於該第一掃描線的一側，且該L形半導體圖案層之另一端位於該第一掃描線的另一側。
  8. 一種主動元件陣列基板，包括： 一第一掃描線； 一第一資料線以及一第二資料線； 一第一主動元件，包括： 一第一閘極，與該第一掃描線電性連接； 一第一半導體圖案層，與該第一閘極重疊設置；以及 一第一源極以及一第一汲極，與該第一半導體圖案層電性連接，且該第一源極與該第一資料線電性連接； 一第一畫素電極，與該第一主動元件之該第一汲極電性連接； 一第二主動元件，包括： 一第二閘極，與該第一掃描線電性連接； 一第二半導體圖案層，與該第二閘極重疊設置；以及 一第二源極以及一第二汲極，與該第二半導體圖案層電性連接，且該第二源極與該第二資料線電性連接； 一第二畫素電極，與該第二主動元件之該第二汲極電性連接；以及 一遮蔽圖案層，與該第一半導體圖案層重疊，其中該第二半導體圖案層不與任何遮蔽圖案層重疊。
  9. 如申請專利範圍第8項所述的主動元件陣列基板，更包括： 一第一顏色濾光圖案層，對應該第一畫素電極設置；以及 一第二顏色濾光圖案層，對應該第二畫素電極設置，其中該第一顏色濾光圖案層為紅色或綠色濾光圖案層，且該第二顏色濾光圖案層為藍色濾光圖案層。
  10. 如申請專利範圍第8項所述的主動元件陣列基板，更包括： 一第三資料線； 一第三主動元件，包括： 一第三閘極，與該第一掃描線電性連接； 一第三半導體圖案層，與該第三閘極重疊設置；以及 一第三源極以及一第三汲極，與該第三半導體圖案層電性連接，且該第三源極與該第一資料線電性連接；以及 一第三畫素電極，與該第三主動元件之該第三汲極電性連接，其中該第三半導體圖案層不與任何遮蔽圖案層重疊。
  11. 如申請專利範圍第10項所述的主動元件陣列基板，更包括： 一第一顏色濾光圖案層，對應該第一畫素電極設置； 一第二顏色濾光圖案層，對應該第二畫素電極設置；以及 一第三顏色濾光圖案層，對應該第三畫素電極設置，其中該第一顏色濾光圖案層為綠色濾光圖案層，且該第二顏色濾光圖案層以及該第三顏色濾光圖案層分別為紅色濾光圖案層以及藍色濾光圖案層。
  12. 如申請專利範圍第8項所述的主動元件陣列基板，其中該第一半導體圖案層為一第一U形半導體圖案層，該第一U形半導體圖案層之兩端位於該第一掃描線的一側，且該第一U形半導體圖案層之一中心部位於該第一掃描線的另一側，且該第二半導體圖案層為一第二U形半導體圖案層，該第二U形半導體圖案層之兩端位於該第一掃描線的一側，且該第二U形半導體圖案層之一中心部位於該第一掃描線的另一側。
  13. 如申請專利範圍第8項所述的主動元件陣列基板，其中該第一半導體圖案層為一第一L形半導體圖案層，該第一L形半導體圖案層之一端位於該第一掃描線的一側，且該第一L形半導體圖案層之另一端位於該第一掃描線的另一側；且該第二半導體圖案層為一第二L形半導體圖案層，該第二L形半導體圖案層之一端位於該第一掃描線的一側，且該第二L形半導體圖案層之另一端位於該第一掃描線的另一側。
  14. 如申請專利範圍第8項所述的主動元件陣列基板，其中該第一半導體圖案層為一U形半導體圖案層，該U形半導體圖案層之兩端位於該第一掃描線的一側，且該U形半導體圖案層之一中心部位於該第一掃描線的另一側，且該第二半導體圖案層為一L形半導體圖案層，該L形半導體圖案層之一端位於該第一掃描線的一側，且該L形半導體圖案層之另一端位於該第一掃描線的另一側。
  15. 一種主動元件陣列基板，包括： 多個第一重複單元，每一重複單元包括： 一第一掃描線； 一第一資料線以及一第二資料線； 一第一主動元件，包括： 一第一閘極，與該第一掃描線電性連接； 一第一半導體圖案層，與該第一閘極重疊設置；以及 一第一源極以及一第一汲極，與該第一半導體圖案層電性連接，且該第一源極與該第一資料線電性連接； 一第一畫素電極，與該第一主動元件之該第一汲極電性連接； 一第二主動元件，包括： 一第二閘極，與該第一掃描線電性連接； 一第二半導體圖案層，與該第二閘極重疊設置；以及 一第二源極以及一第二汲極，與該第二半導體圖案層電性連接，且該第二源極與該第二資料線電性連接； 一第二畫素電極，與該第二主動元件之該第二汲極電性連接；以及 一遮蔽圖案層，與該第一半導體圖案層重疊，其中該第二半導體圖案層不與任何遮蔽圖案層重疊；以及 多個第二重複單元，與該些第一重複單元搭配排列，每一第二重複單元包括至少一掃描線、至少一資料線、與該掃描線以及該資料線電性連接的至少一主動元件、與該至少一主動元件電性連接的至少一畫素電極以及對應該主動元件設置的至少一遮光圖案層。
  16. 一種主動元件陣列基板，包括： 多個第一重複單元，每一第一重複單元包括： 一第一掃描線； 一第一資料線以及一第二資料線； 一第一主動元件，包括： 一第一閘極，與該第一掃描線電性連接； 一第一半導體圖案層，與該第一閘極重疊設置；以及 一第一源極以及一第一汲極，與該第一半導體圖案層電性連接，且該第一源極與該第一資料線電性連接； 一第一畫素電極，與該第一主動元件之該第一汲極電性連接； 一第二主動元件，包括： 一第二閘極，與該第一掃描線電性連接； 一第二半導體圖案層，與該第二閘極重疊設置；以及 一第二源極以及一第二汲極，與該第二半導體圖案層電性連接，且該第二源極與該第二資料線電性連接； 一第二畫素電極，與該第二主動元件之該第二汲極電性連接；以及 一第一遮蔽圖案層，與該第一半導體圖案層以及該第二半導體圖案層重疊，其中該第一遮蔽圖案層與該第二資料線重疊且不與該第一資料線重疊；以及 多個第二重複單元，與該些第一重複單元搭配排列，每一第二重複單元包括至少一掃描線、至少一資料線、與該掃描線以及該資料線電性連接的至少一主動元件、與該至少一主動元件電性連接的至少一畫素電極以及對應該主動元件設置的至少一遮光圖案層。
TW104128784A 2015-09-01 2015-09-01 主動元件陣列基板 TWI638206B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW104128784A TWI638206B (zh) 2015-09-01 2015-09-01 主動元件陣列基板
CN201510725318.0A CN105206219B (zh) 2015-09-01 2015-10-30 主动元件阵列基板
US15/099,613 US10128273B2 (en) 2015-09-01 2016-04-15 Active device array substrate
US16/166,169 US10535682B2 (en) 2015-09-01 2018-10-22 Active device array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104128784A TWI638206B (zh) 2015-09-01 2015-09-01 主動元件陣列基板

Publications (2)

Publication Number Publication Date
TW201710755A true TW201710755A (zh) 2017-03-16
TWI638206B TWI638206B (zh) 2018-10-11

Family

ID=54953854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128784A TWI638206B (zh) 2015-09-01 2015-09-01 主動元件陣列基板

Country Status (3)

Country Link
US (2) US10128273B2 (zh)
CN (1) CN105206219B (zh)
TW (1) TWI638206B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109360829A (zh) * 2018-07-09 2019-02-19 友达光电股份有限公司 像素阵列基板
TWI685696B (zh) * 2018-10-01 2020-02-21 友達光電股份有限公司 主動元件基板及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600213B2 (en) * 2016-02-27 2020-03-24 Focal Sharp, Inc. Method and apparatus for color-preserving spectrum reshape
CN106653695B (zh) * 2016-12-27 2018-07-06 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
TWI638451B (zh) * 2017-12-20 2018-10-11 友達光電股份有限公司 畫素陣列基板
CN110426906B (zh) * 2018-08-10 2022-03-04 友达光电股份有限公司 像素阵列基板
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치
TWI699753B (zh) * 2019-05-21 2020-07-21 友達光電股份有限公司 主動元件基板及其驅動方法
CN113871427B (zh) * 2021-09-14 2023-06-02 武汉华星光电半导体显示技术有限公司 显示面板及电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
JP3141860B2 (ja) 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
KR100896167B1 (ko) * 2002-04-24 2009-05-11 이 잉크 코포레이션 전자 표시장치
KR20050000653A (ko) 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
KR101030545B1 (ko) * 2004-03-30 2011-04-21 엘지디스플레이 주식회사 액정표시소자
JP2007114726A (ja) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
EP2112967A4 (en) * 2007-02-22 2012-03-28 Hana Silicon Inc METHODS OF MAKING SILICON MATERIAL FOR PLASMA PROCESSING APPARATUS
TWI396911B (zh) * 2008-01-08 2013-05-21 Au Optronics Corp 畫素結構
JP2009271199A (ja) * 2008-05-01 2009-11-19 Sony Corp 表示装置及び表示装置の駆動方法
TWI328283B (en) * 2008-05-16 2010-08-01 Au Optronics Corp Manufacturing method of thin film transistor array substrate and liquid crystal display panel
CN101825788B (zh) * 2009-03-04 2012-11-21 北京京东方光电科技有限公司 触摸显示器、tft-lcd阵列基板及其制造方法
CN101625828B (zh) * 2009-08-10 2011-09-14 友达光电股份有限公司 像素阵列
TWI408472B (zh) * 2010-04-12 2013-09-11 Wintek Corp 主動元件陣列基板
TW201216235A (en) * 2010-10-05 2012-04-16 Au Optronics Corp Pixel structure, pixel array and display panel
KR101877448B1 (ko) 2011-06-30 2018-07-12 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US20130027286A1 (en) * 2011-07-28 2013-01-31 Shenzhen China Star Optoelectronics Technology Co., Ltd. Lcd panel
KR20130030649A (ko) * 2011-09-19 2013-03-27 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI494675B (zh) * 2012-08-17 2015-08-01 Au Optronics Corp 立體顯示面板、顯示面板及其驅動方法
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
JP6245957B2 (ja) * 2013-11-20 2017-12-13 株式会社ジャパンディスプレイ 表示素子
CN103913916B (zh) * 2014-04-04 2017-04-05 合肥鑫晟光电科技有限公司 一种阵列基板及其制造方法、液晶显示屏
JP2017097195A (ja) * 2015-11-25 2017-06-01 株式会社ジャパンディスプレイ 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109360829A (zh) * 2018-07-09 2019-02-19 友达光电股份有限公司 像素阵列基板
CN109360829B (zh) * 2018-07-09 2020-09-25 友达光电股份有限公司 像素阵列基板
TWI685696B (zh) * 2018-10-01 2020-02-21 友達光電股份有限公司 主動元件基板及其製造方法

Also Published As

Publication number Publication date
CN105206219A (zh) 2015-12-30
US20170062477A1 (en) 2017-03-02
US10535682B2 (en) 2020-01-14
CN105206219B (zh) 2017-12-01
US10128273B2 (en) 2018-11-13
US20190057980A1 (en) 2019-02-21
TWI638206B (zh) 2018-10-11

Similar Documents

Publication Publication Date Title
TWI638206B (zh) 主動元件陣列基板
CN110767714B (zh) 透明阵列基板、透明显示面板、显示面板及显示终端
TWI542932B (zh) 顯示面板及曲面顯示器
JP5062958B2 (ja) 液晶表示装置
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
US8908116B2 (en) Liquid crystal display device
KR101308688B1 (ko) 대화형 디스플레이 패널
EP0803078B1 (en) Liquid crystal display with high capacitance pixel
TWI390315B (zh) 畫素陣列
JP2005222067A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP4490450B2 (ja) 液晶表示装置及びその薄膜トランジスタ基板
TW201320326A (zh) 有機電激發光顯示裝置及其製造方法
TWI648800B (zh) 畫素結構
CN108469696B (zh) 阵列基板以及显示面板
US8089600B2 (en) Active device array substrate and display panel
WO2002010849A2 (en) Multigap color lcd device
JP4375517B2 (ja) 液晶表示装置
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
TWI638451B (zh) 畫素陣列基板
JPH10268357A (ja) 液晶表示装置
CN111415963A (zh) 显示面板及其制备方法
JPH08160460A (ja) 液晶表示装置
KR102244836B1 (ko) 컬러필터를 포함하는 어레이 기판
JPS613119A (ja) 表示装置
CN110854128B (zh) 阵列基板