JP4490450B2 - 液晶表示装置及びその薄膜トランジスタ基板 - Google Patents
液晶表示装置及びその薄膜トランジスタ基板 Download PDFInfo
- Publication number
- JP4490450B2 JP4490450B2 JP2007027083A JP2007027083A JP4490450B2 JP 4490450 B2 JP4490450 B2 JP 4490450B2 JP 2007027083 A JP2007027083 A JP 2007027083A JP 2007027083 A JP2007027083 A JP 2007027083A JP 4490450 B2 JP4490450 B2 JP 4490450B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- electrode
- thin film
- auxiliary capacitance
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 73
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 title claims description 53
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000003860 storage Methods 0.000 claims description 42
- 239000011159 matrix material Substances 0.000 claims description 27
- 230000000903 blocking effect Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、液晶表示装置に関し、特に蓄積容量素子（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を備えた液晶表示装置に関する。
小型で低消費電力であるフラットパネル型表示装置には、液晶表示装置、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）、エレクトロルミネセンス表示装置（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ：ＥＬＤ）及び蛍光表示管（Ｖａｃｕｕｍ Ｆｌｕｏｒｅｓｃｅｎｔ Ｄｉｓｐｌａｙ：ＶＦＤ）があった。しかし、これらのフラットパネル型表示装置のなかでは、様々な欠点があるにも関わらず、優れた画質と低消費電力という特性を有するため、液晶表示装置が最も積極的に研究・開発されていた。
従来、半導体基材の中にモノリシックトランジスタ（ｍｏｎｏｌｉｔｈｉｃ ｔｒａｎｓｉｓｔｏｒ）が形成されていたのと異なり、薄膜トランジスタは、基材上に数層の薄膜が堆積されて形成されていた。そのため、薄膜トランジスタの構造は、モノリシックトランジスタよりも簡便に製造することができる。また薄膜トランジスタは、大型の電子装置（例えば、液晶表示装置）のスイッチング素子などに広く使用されている。薄膜トランジスタ液晶表示装置は、イメージを一致させるため、書き込み操作を行うとき、データ線により信号の電圧を次の信号を受信するまでの所定時間内、保持し続けなければならなかった。そのため、表示装置のイメージ品質を向上させるため、画素領域の各々には一般に蓄積容量素子が配置されていた。
図１を参照する。図１は、従来の薄膜トランジスタ液晶表示装置の画素レイアウト（ｐｉｘｅｌ ｌａｙｏｕｔ）を示す平面図である。図１に示すように、複数のゲート線２及びデータ線５は、基板１上にマトリクス状に配列されている。画素領域は、隣接する２本の走査線と隣接する２本のデータ線とにより囲まれて形成される領域である。各画素領域には、ドレイン電極７を介して半導体層３と接続された画素電極４が配置されている。半導体層３は、ゲート線２上に形成され、ソース電極６を介してデータ線５と接続されている。また、各画素領域にはキャパシタ電極１０が配置されている。
液晶表示装置が少ない消費電力で良好な表示輝度を得るには、開口率（ａｐｅｒｔｕｒｅ ｒａｔｉｏ）は高いほどよい。そのため、開口率（即ち、透光領域の比率）を高めるために、データ線上に画素電極が重畳された液晶表示装置が開発されている。しかし、この液晶表示装置の構造では、画素電極とデータ線との間のカップリング容量（ｃｏｕｐｌｉｎｇ ｃａｐａｃｉｔａｎｃｅ：Ｃｓｄ）が増大した。画素電極の両側と隣接するデータ線が生成するカップリング容量Ｃｓｄ１／Ｃｓｄ２が一致する場合、カップリング容量がイメージ品質に与える悪影響を効果的に低減させることができるが、画素電極とデータ線とは異なるフォトリソグラフィ工程で形成されるため、画素電極とデータ線とは、位置合わせを完全に行うことが困難であった。そして、位置合わせに誤差が生じると、画素電極の両側と隣接するデータ線とにより生成されるカップリング容量Ｃｓｄ１／Ｃｓｄ２が一致しなくなり、表示が不均一となった。
次に図２を参照する。図２では、特許文献１による上述の製造工程でずれが発生してＣｓｄの変異量が発生する問題を解決するために、Ｓ形のデータ線８を有する液晶表示装置が開示されている。カラーフィルタ基板上に形成される遮光層（Ｂｌａｃｋ Ｍａｔｒｉｘ：ＢＭ）９は、Ｓ形のデータ線８を完全に覆うのに十分な広さを有するため、組立てが正確になり、光もれが発生しないようになる。しかしこの構成では、液晶表示装置の開口率が大幅に低減することがあった。さらに、キャパシタ電極１０が一般に非透明の導電性金属（例えば、Ａｌ、Ｃｒ、Ｔａ又はＭｏ）により形成されるため、開口率（即ち、透光領域の比率）がさらに低下してしまうことがあった。
そのため、Ｃｓｄ変異量の発生と開口率の低下とを同時に解消する液晶表示装置及びその薄膜トランジスタ基板が求められていた。
米国特許第６６３３３６０号明細書
米国特許第６８５６３６９号明細書
本発明の主な目的は、Ｃｓｄ変異量の発生を防いで開口率を向上させ、従来技術の問題を解決する液晶表示装置及びその薄膜トランジスタ基板を提供することにある。
本発明のもう一つの目的は、蓄積容量の容量を向上させる液晶表示装置及びその薄膜トランジスタ基板を提供することにある。
上記の目的の達成のための本発明の液晶表示装置は、第１の基板、第２の基板、液晶層、複数の走査線、複数のデータ線、複数の画素電極、複数の薄膜トランジスタ及び複数の補助容量線を備えた液晶表示装置であって、前記液晶層は、前記第１の基板と前記第２の基板の間に配置され、前記走査線は、前記第１の基板上に互いに平行に配置され、前記データ線は、前記第１の基板上に前記走査線と垂直な状態で互いに平行に配置され、前記複数の走査線及び前記複数のデータ線によりマトリクス状に配列された複数の画素領域が形成され、前記画素領域の各々は、隣接する２本の前記走査線と隣接する２本の前記データ線とにより画定され、前記データ線の各々は、隣接する２本の前記走査線の間で折曲し、第１の部分、第２の部分、及び前記第１の部分と前記第２の部分とを接続する２つの連結部が形成され、前記画素電極の各々は、前記画素領域に配置され、前記データ線の前記第１の部分及び前記第２の部分は、それぞれ隣接する２本の前記画素電極の対向する側辺部分を覆い、前記薄膜トランジスタの各々は、前記画素電極に接続され、前記走査線と前記データ線との交差箇所に配置され、前記補助容量線の各々は、前記走査線と平行に配置される本体と、該本体から外側へ延伸する延伸部とを有し、各前記画素領域内において、前記補助容量線の前記延伸部は、対応する前記データ線の２つの前記連結部の間に配置されていることを特徴とする。
ここで、前記第２の基板上に配置され、前記補助容量線の前記延伸部を覆う遮光用マトリクスをさらに備えることができる。
また、前記補助容量線の前記延伸部は、前記データ線の前記第２の部分に隣接していることができる。
また、前記データ線の２つの前記連結部のうちの一方は、対応する前記走査線の上方に配置され、前記薄膜トランジスタのソース電極として用いることができる。
また、前記データ線の他方の前記連結部は、隣接する２本の前記走査線の間で、前記走査線と平行に配置され、隣接する２つの前記画素領域に跨って形成されていることができる。
また、前記画素領域の各々は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、前記接続ライン全体は、前記データ線の２つの前記連結部の間に配置されていることができる。
また、前記第２の基板は、前記薄膜トランジスタのソース電極／ドレイン電極及び接続ラインを完全に覆う遮光用マトリクスをさらに有することができる。
また、前記補助容量線の前記本体は、前記データ線の前記第２の部分と交差する状態に延伸され、前記補助容量線の前記延伸部は、前記データ線の前記第２の部分と平行に延伸されていることができる。
また、前記データ線の前記第１の部分は、前記走査線の上方に配置され、前記薄膜トランジスタのソース電極として用いられる突起部をさらに有することができる。
また、前記第２の基板は、遮光用マトリクスをさらに有し、前記画素領域の各々は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、各前記画素領域内において、前記遮光用マトリクスは、前記薄膜トランジスタのソース電極／ドレイン電極及び前記接続ラインの少なくとも一部を覆う拡張部を有することができる。
また、前記第２の基板は、遮光用マトリクスをさらに有し、前記画素領域の各々は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、前記遮光用マトリクスは、前記薄膜トランジスタのソース電極／ドレイン電極、及び前記接続ラインの少なくとも一部を覆うことができる。
また、前記データ線の前記突起部と隣接する前記走査線との間には、接続ラインの少なくとも一部が配置されていることができる。
上記の目的の達成のための本発明の薄膜トランジスタ基板は、マトリクス状に配列された複数の画素領域を有し、複数の走査線、複数のデータ線、複数の画素電極、複数の薄膜トランジスタ及び複数の補助容量線を備えた薄膜トランジスタ基板であって、前記走査線は、互いに平行に配置され、前記データ線は、前記走査線と垂直の状態で互いに平行に配置され、前記複数の走査線及び前記複数のデータ線によりマトリクス状に配列された複数の画素領域が形成され、前記画素領域の各々は、隣接する２本の前記走査線と隣接する２本の前記データ線とにより画定され、前記データ線の各々は、隣接する２本の前記走査線の間で折曲し、第１の部分、第２の部分、及び前記第１の部分と前記第２の部分とを接続する２つの連結部が形成され、前記画素電極の各々は、前記画素領域に配置され、前記データ線の前記第１の部分及び前記第２の部分は、それぞれ隣接する２本の前記画素電極の対向する側辺部分を覆い、前記薄膜トランジスタの各々は、前記画素電極に接続され、前記走査線と前記データ線との交差箇所に配置され、前記補助容量線の各々は、前記走査線と平行に配置される本体と、前記本体から外側へ延伸する延伸部とを有し、各前記画素領域内において、前記補助容量線の前記延伸部は、対応する前記データ線の２つの前記連結部の間に配置されていることを特徴とする。
また、前記補助容量線の前記延伸部は、前記データ線の前記第２の部分に隣接していることができる。
また、前記データ線の２つの前記連結部のうちの一方は、対応する前記走査線の上方に配置され、前記薄膜トランジスタのソース電極として用いることができる。
また、前記データ線の他方の前記連結部は、隣接する２本の前記走査線の間で、前記走査線と平行に配置され、隣接する２つの前記画素領域に跨って形成されていることができる。
また、前記画素領域の各々は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、前記接続ライン全体は、前記データ線の２つの前記連結部の間に配置されていることができる。
また、前記補助容量線の前記本体は、前記データ線の前記第２の部分と交差する状態に延伸され、前記補助容量線の前記延伸部は、前記データ線の前記第２の部分と平行に延伸されていることができる。
また、前記データ線の前記第１の部分は、前記走査線の上方に配置され、前記薄膜トランジスタのソース電極として用いられる突起部をさらに有することができる。
また、前記画素領域は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、前記データ線の前記突起部と隣接する前記走査線との間には、前記接続ラインの少なくとも一部が配置されていることができる。
本発明の液晶表示装置及びその薄膜トランジスタ基板は、前述の蓄積容量の構成により、Ｃｓｄ変異量が発生することを防ぐデータ線の構造により非透光領域の面積を減らして（即ち、補助容量線の非透光本体の面積を減らす。）透光領域の面積を増大させるとともに、補助容量線の延伸部が提供する別途の蓄積容量により十分な蓄積容量を提供する。そのため、本発明は、高い開口率を有しながら十分な蓄積容量を提供することができる。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図３を参照する。図３は、本発明の第１実施形態による液晶表示装置１００の画素レイアウトを示す平面図である。図３に示すように、液晶表示装置１００は、第１の基板と第２の基板の間に密封された液晶層（図示せず）を主に含む。
（第１実施形態）
図３を参照する。図３は、本発明の第１実施形態による液晶表示装置１００の画素レイアウトを示す平面図である。図３に示すように、液晶表示装置１００は、第１の基板と第２の基板の間に密封された液晶層（図示せず）を主に含む。
また図３に示すように、複数の走査線１１２は、第１の基板上に平行に配列され、複数の互いに平行なデータ線１１５は、第１の基板上で走査線１１２と垂直の状態に延伸されている。第１の基板には、走査線１１２と平行な状態で独立配線された補助容量線１２４が別途設けられている。複数本の走査線１１２及びデータ線１１５の配置により、複数のマトリクス状に配列された画素領域が形成され、走査線１１２とデータ線１１５とはゲート絶縁層（図示せず）により絶縁されている。画素領域は、隣接する２本の走査線１１２及び隣接する２本のデータ線１１５により囲まれて形成される領域である。各画素領域には、画素電極１２２及びスイッチング素子（例えば、走査線１１２とデータ線１１５とが交差した近接箇所に配置された薄膜トランジスタ１２６）が配置されている。第２の基板上には、例えば、遮光層（ＢＭ）１４０、カラーを表示するカラーフィルタ（図示せず）、及び透明電極（例えば、インジウム錫酸化物（ＩＴＯ）電極）（図示せず）を共通電極（ｃｏｍｍｏｎ ｅｌｅｃｔｒｏｄｅ）として用いる遮光用マトリクスが配置されている。一般に、第１の基板は、薄膜トランジスタ基板といい、第２の基板は、カラーフィルタが配置されていることからカラーフィルタ基板という。また他の実施形態では、遮光層又はカラーフィルタは、第１の基板上に配置されてもよい。
図３に示すように、各データ線１１５は、隣接する２本の走査線１１２の間で折曲し、第１の部分１１５ａ、第２の部分１１５ｂ、及び第１の部分１１５ａと第２の部分１１５ｂとの間を接続する連結部１１５ｃが形成されている。第１の部分１１５ａ及び第２の部分１１５ｂは互いに平行に配列され、連結部１１５ｃは、隣接する２本の走査線１１２の中間で、走査線１１２と平行の状態で隣接する２つの画素領域に跨って形成されている。データ線１１５の第１の部分１１５ａ及び第２の部分１１５ｂは、それぞれ隣接する２本の画素電極１２２の対向する側部と重畳され、画素電極１２２とデータ線１１５とのアライメント誤差によるＣｓｄ変異量の悪影響を効果的に低減させることができる。データ線１１５は、走査線１１２の上方を跨って再び折曲し、走査線１１２と平行にもう一つの連結部１１５ｄを形成し、続いて次の第１の部分１１５ａに接続されている。薄膜トランジスタ１２６は、走査線１１２により形成されたゲート電極、半導体層（図示せず）、走査線１１２の上方でデータ線１１５が折曲して延伸された連結部１１５ｄにより形成されるソース電極１１６及びドレイン電極１１７を含む。
第１実施形態の液晶表示装置は、画素領域中に蓄積容量が配置されている。蓄積容量は、ゲート金属層を用いて、補助容量線１２４、走査線１１２、及び薄膜トランジスタ１２６として用いるゲート電極を形成し、データ金属層により、補助容量電極１２５、データ線１１５、及び薄膜トランジスタ１２６として用いるソース電極１１６及びドレイン電極１１７を形成する。補助容量線１２４は、走査線１１２と所定の距離で離され、独立して駆動する。補助容量電極１２５は、略横向きのＴ字形で各画素領域に配置され、対応する補助容量線１２４と重畳している。蓄積容量Ｃｓは、補助容量電極１２５と画素電極１２２とを電気的に接続し、補助容量電極１２５及び画素電極１２２を共同で補助容量線１２４の対向電極（ｃｏｕｎｔｅｒ ｅｌｅｃｔｒｏｄｅ）として用いるコンタクト窓１３０を含む。コンタクト窓１３０は、画素電極１２２を形成する導電層（例えば、インジウム錫酸化物（ＩＴＯ））を接続する貫通孔を含む。補助容量線１２４及び対向電極は、蓄積容量ユニットを形成する。蓄積容量ユニットは、ＴＦＴがオフされた後に、所定の時間内に画素電極１２２の電圧を所定の範囲内に維持することができる。薄膜トランジスタ１２６のドレイン電極１１７は、接続ライン１４２により補助容量電極１２５と接続されているため、走査信号が走査線１１２に入力されると、薄膜トランジスタ１２６がオンし、接続ライン１４２、補助容量電極１２５及びコンタクト窓１３０を介し、ドレイン電極１１７から画素電極１２２へデータ信号（ｄａｔａ ｓｉｇｎａｌ）が送信される。
第１実施形態の補助容量線１２４は、走査線１１２と平行な本体１２４ａと、本体１２４ａから外側へ延伸する延伸部１２４ｂとを備える。本体１２４ａの延伸方向は、延伸部１２４ｂの延伸方向と非平行の状態であり、本体１２４ａの延伸方向は、データ線１１５の第２の部分１１５ｂと交差し、延伸部１２４ｂの延伸方向は、データ線１１５の第２の部分１１５ｂと平行である。図３に示すように、本実施形態の補助容量線１２４の延伸部１２４ｂは、データ線１１５の連結部１１５ｃと連結部１１５ｄの間に位置し、データ線１１５の第２の部分１１５ｂの隣接した箇所に配置されている。そのため、補助容量線１２４は、一般に非透明の導電性金属（例えば、Ａｌ、Ｃｒ、Ｔａ又はＭｏ）により形成されるが、延伸部１２４ｂが遮光用マトリクス（ｌｉｇｈｔ−ｓｈｉｅｌｄｉｎｇ ｍａｔｒｉｘ）１４０により覆われた領域内に位置するため、延伸部１２４ｂは、透光領域の面積を低減させずに別途蓄積容量を提供することができる。図３に示すように、本実施形態の遮光用マトリクス１４０で覆われた領域内には、延伸部１２４ｂの大部分が位置するが、延伸部１２４ｂ全体が位置すればなお好ましい。
（第２実施形態）
図４を参照する。図４は、本発明の第２実施形態による液晶表示装置２００の画素レイアウトを示す平面図である。図４の同一の構成要素には同一の参照番号が附されている。第２実施形態において、データ線１１５は、隣接する２本の走査線１１２の間で折曲し、第１の部分１１５ａ、第２の部分１１５ｂ、及び２つの連結部１１５ｃ、１１５ｄを含む。第１の部分１１５ａ及び駆動する薄膜トランジスタ１２６は、同一の画素領域内に位置し、第１の部分１１５ａは、ソース電極１１６として用いる突起部１１５ｅ（走査線１１２の上方に位置する。）を有する。また、第２実施形態の補助容量線１２４は、走査線１１２と平行な本体１２４ａと、本体１２４ａから外側へ延伸する延伸部１２４ｂとを有し、補助容量線１２４の延伸部１２４ｂは、データ線１１５の連結部１１５ｃと連結部１１５ｄとの間に位置し、連結部１１５ｃと連結部１１５ｄとは互いに平行の状態である。
図４を参照する。図４は、本発明の第２実施形態による液晶表示装置２００の画素レイアウトを示す平面図である。図４の同一の構成要素には同一の参照番号が附されている。第２実施形態において、データ線１１５は、隣接する２本の走査線１１２の間で折曲し、第１の部分１１５ａ、第２の部分１１５ｂ、及び２つの連結部１１５ｃ、１１５ｄを含む。第１の部分１１５ａ及び駆動する薄膜トランジスタ１２６は、同一の画素領域内に位置し、第１の部分１１５ａは、ソース電極１１６として用いる突起部１１５ｅ（走査線１１２の上方に位置する。）を有する。また、第２実施形態の補助容量線１２４は、走査線１１２と平行な本体１２４ａと、本体１２４ａから外側へ延伸する延伸部１２４ｂとを有し、補助容量線１２４の延伸部１２４ｂは、データ線１１５の連結部１１５ｃと連結部１１５ｄとの間に位置し、連結部１１５ｃと連結部１１５ｄとは互いに平行の状態である。
図４に示すように、遮光用マトリクス１４０は、外部の光線を遮光して光もれを防ぐために、薄膜トランジスタ１２６のソース電極１１６／ドレイン電極１１７及び接続ライン１４２の一部を覆う拡張部１４０ａを有する。
（第３実施形態）
図５を参照する。図５は、本発明の第３実施形態による液晶表示装置３００の画素レイアウトを示す平面図である。図５の同一の構成要素には同一の参照番号が附されている。第３実施形態において、データ線１１５は、隣接する２本の走査線１１２の間で折曲し、第１の部分１１５ａ、第２の部分１１５ｂ、及び２つの連結部１１５ｃ、１１５ｄを含む。第２の部分１１５ｂ及び駆動する薄膜トランジスタ１２６は、同一の画素領域内に位置し、第１の部分１１５ａは、薄膜トランジスタ１２６のソース電極１１６として用いる突起部１１５ｅ（走査線１１２の上方に位置する。）をさらに有する。
図５を参照する。図５は、本発明の第３実施形態による液晶表示装置３００の画素レイアウトを示す平面図である。図５の同一の構成要素には同一の参照番号が附されている。第３実施形態において、データ線１１５は、隣接する２本の走査線１１２の間で折曲し、第１の部分１１５ａ、第２の部分１１５ｂ、及び２つの連結部１１５ｃ、１１５ｄを含む。第２の部分１１５ｂ及び駆動する薄膜トランジスタ１２６は、同一の画素領域内に位置し、第１の部分１１５ａは、薄膜トランジスタ１２６のソース電極１１６として用いる突起部１１５ｅ（走査線１１２の上方に位置する。）をさらに有する。
また、第３実施形態の補助容量線１２４は、走査線１１２に平行な本体１２４ａと、本体１２４ａから外側へ延伸する延伸部１２４ｂとを有し、補助容量線１２４の延伸部１２４ｂは、画素領域に隣接するデータ線１１５の連結部１１５ｃと連結部１１５ｄとの間に位置し、本体１２４ａの延伸方向は、データ線１１５の第２の部分１１５ｂと交差し、延伸部１２４ｂの延伸方向は、データ線１１５の第２の部分１１５ｂに平行である。接続ライン１４２は、少なくとも一部が対応するデータ線１１５の連結部１１５ｄと隣接する走査線１１２との間に位置する。図４に示す第２実施形態と異なり、第３実施形態の接続ライン１４２は、少なくとも一部がデータ線１１５の突起部１１５ｅと隣接する走査線１１２との間に位置するため、遮光用マトリクス１４０は、拡張部１４０ａを別途配置しなくとも、薄膜トランジスタ１２６のソース電極１１６／ドレイン電極１１７及び接続ライン１４２の一部を覆うことができる。そのため、液晶表示装置３００は、液晶表示装置２００よりも大きな透光領域を提供することができる。
なお、図３に示す液晶表示装置１００では、ドレイン電極１１７と補助容量電極１２５とを接続する接続ライン１４２がデータ線１１５の連結部１１５ｃと連結部１１５ｄとの間に設けられているため、遮光用マトリクス１４０は、前述の拡張部１４０ａを別途設置しなくとも、薄膜トランジスタ１２６のソース電極１１６／ドレイン電極１１７、接続ライン１４２全体及び延伸部１２４ｂの少なくとも一部を覆うことができる。これにより、液晶表示装置１００は、液晶表示装置２００、３００よりも大きな透光領域を提供することができる。
本発明の液晶表示装置及びその薄膜トランジスタ基板は、前述の蓄積容量の構成により、Ｃｓｄ変異量が発生することを防ぐデータ線の構造により非透光領域の面積を減らして（即ち、補助容量線１２４の非透光本体１２４ａの面積を減らす。）透光領域の面積を増大させるとともに、補助容量線１２４の延伸部１２４ｂが提供する別途の蓄積容量により十分な蓄積容量を提供する。そのため、本発明は、高い開口率を有しながら十分な蓄積容量を提供することができる。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を脱しない範囲内で各種の変更や修正を加えることができる。従って、本出願による特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
１ 基板
２ ゲート線
３ 半導体層
４ 画素電極
５ データ線
６ ソース電極
７ ドレイン電極
８ データ線
９ 遮光層
１０ キャパシタ電極
１００ 液晶表示装置
１１２ 走査線
１１５ データ線
１１５ａ 第１の部分
１１５ｂ 第２の部分
１１５ｃ 連結部
１１５ｄ 連結部
１１５ｅ 突起部
１１６ ソース電極
１１７ ドレイン電極
１２２ 画素電極
１２４ 補助容量線
１２４ａ 本体
１２４ｂ 延伸部
１２５ 補助容量電極
１２６ 薄膜トランジスタ
１３０ コンタクト窓
１４０ 遮光層
１４０ａ 拡張部
１４２ 接続ライン
２００ 液晶表示装置
３００ 液晶表示装置
２ ゲート線
３ 半導体層
４ 画素電極
５ データ線
６ ソース電極
７ ドレイン電極
８ データ線
９ 遮光層
１０ キャパシタ電極
１００ 液晶表示装置
１１２ 走査線
１１５ データ線
１１５ａ 第１の部分
１１５ｂ 第２の部分
１１５ｃ 連結部
１１５ｄ 連結部
１１５ｅ 突起部
１１６ ソース電極
１１７ ドレイン電極
１２２ 画素電極
１２４ 補助容量線
１２４ａ 本体
１２４ｂ 延伸部
１２５ 補助容量電極
１２６ 薄膜トランジスタ
１３０ コンタクト窓
１４０ 遮光層
１４０ａ 拡張部
１４２ 接続ライン
２００ 液晶表示装置
３００ 液晶表示装置
Claims (20)
- 第１の基板、第２の基板、液晶層、複数の走査線、複数のデータ線、複数の画素電極、複数の薄膜トランジスタ及び複数の補助容量線を備えた液晶表示装置であって、
前記液晶層は、前記第１の基板と前記第２の基板の間に配置され、
前記走査線は、前記第１の基板上に互いに平行に配置され、
前記データ線は、前記第１の基板上に前記走査線と垂直な状態で互いに平行に配置され、前記複数の走査線及び前記複数のデータ線によりマトリクス状に配列された複数の画素領域が形成され、前記画素領域の各々は、隣接する２本の前記走査線と隣接する２本の前記データ線とにより画定され、前記データ線の各々は、隣接する２本の前記走査線の間で折曲し、第１の部分、第２の部分、及び前記第１の部分と前記第２の部分とを接続する２つの連結部が形成され、
前記画素電極の各々は、前記画素領域に配置され、前記データ線の前記第１の部分及び前記第２の部分は、それぞれ隣接する２本の前記画素電極の対向する側辺部分を覆い、
前記薄膜トランジスタの各々は、前記画素電極に接続され、前記走査線と前記データ線との交差箇所に配置され、
前記補助容量線の各々は、前記走査線と平行に配置される本体と、該本体から外側へ延伸する延伸部とを有し、
各前記画素領域内において、前記補助容量線の前記延伸部は、対応する前記データ線の２つの前記連結部の間に配置されていることを特徴とする液晶表示装置。 - 前記第２の基板上に配置され、前記補助容量線の前記延伸部を覆う遮光用マトリクスをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
- 前記補助容量線の前記延伸部は、前記データ線の前記第２の部分に隣接していることを特徴とする請求項１に記載の液晶表示装置。
- 前記データ線の２つの前記連結部のうちの一方は、対応する前記走査線の上方に配置され、前記薄膜トランジスタのソース電極として用いることを特徴とする請求項１に記載の液晶表示装置。
- 前記データ線の他方の前記連結部は、隣接する２本の前記走査線の間で、前記走査線と平行に配置され、隣接する２つの前記画素領域に跨って形成されていることを特徴とする請求項４に記載の液晶表示装置。
- 前記画素領域の各々は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、
前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、
前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、
前記接続ライン全体は、前記データ線の２つの前記連結部の間に配置されていることを特徴とする請求項４に記載の液晶表示装置。 - 前記第２の基板は、前記薄膜トランジスタのソース電極／ドレイン電極及び接続ラインを完全に覆う遮光用マトリクスをさらに有することを特徴とする請求項５に記載の液晶表示装置。
- 前記補助容量線の前記本体は、前記データ線の前記第２の部分と交差する状態に延伸され、
前記補助容量線の前記延伸部は、前記データ線の前記第２の部分と平行に延伸されていることを特徴とする請求項１に記載の液晶表示装置。 - 前記データ線の前記第１の部分は、前記走査線の上方に配置され、前記薄膜トランジスタのソース電極として用いられる突起部をさらに有することを特徴とする請求項１に記載の液晶表示装置。
- 前記第２の基板は、遮光用マトリクスをさらに有し、
前記画素領域の各々は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、
前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、
前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、
各前記画素領域内において、前記遮光用マトリクスは、前記薄膜トランジスタのソース電極／ドレイン電極及び前記接続ラインの少なくとも一部を覆う拡張部を有することを特徴とする請求項９に記載の液晶表示装置。 - 前記第２の基板は、遮光用マトリクスをさらに有し、
前記画素領域の各々は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、
前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、
前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、
前記遮光用マトリクスは、前記薄膜トランジスタのソース電極／ドレイン電極、及び前記接続ラインの少なくとも一部を覆うことを特徴とする請求項９に記載の液晶表示装置。 - 前記データ線の前記突起部と隣接する前記走査線との間には、接続ラインの少なくとも一部が配置されていることを特徴とする請求項９に記載の液晶表示装置。
- マトリクス状に配列された複数の画素領域を有し、複数の走査線、複数のデータ線、複数の画素電極、複数の薄膜トランジスタ及び複数の補助容量線を備えた薄膜トランジスタ基板であって、
前記走査線は、互いに平行に配置され、
前記データ線は、前記走査線と垂直の状態で互いに平行に配置され、前記複数の走査線及び前記複数のデータ線によりマトリクス状に配列された複数の画素領域が形成され、前記画素領域の各々は、隣接する２本の前記走査線と隣接する２本の前記データ線とにより画定され、前記データ線の各々は、隣接する２本の前記走査線の間で折曲し、第１の部分、第２の部分、及び前記第１の部分と前記第２の部分とを接続する２つの連結部が形成され、
前記画素電極の各々は、前記画素領域に配置され、前記データ線の前記第１の部分及び前記第２の部分は、それぞれ隣接する２本の前記画素電極の対向する側辺部分を覆い、
前記薄膜トランジスタの各々は、前記画素電極に接続され、前記走査線と前記データ線との交差箇所に配置され、
前記補助容量線の各々は、前記走査線と平行に配置される本体と、前記本体から外側へ延伸する延伸部とを有し、
各前記画素領域内において、前記補助容量線の前記延伸部は、対応する前記データ線の２つの前記連結部の間に配置されていることを特徴とする薄膜トランジスタ基板。 - 前記補助容量線の前記延伸部は、前記データ線の前記第２の部分に隣接していることを特徴とする請求項１３に記載の薄膜トランジスタ基板。
- 前記データ線の２つの前記連結部のうちの一方は、対応する前記走査線の上方に配置され、前記薄膜トランジスタのソース電極として用いることを特徴とする請求項１３に記載の薄膜トランジスタ基板。
- 前記データ線の他方の前記連結部は、隣接する２本の前記走査線の間で、前記走査線と平行に配置され、隣接する２つの前記画素領域に跨って形成されていることを特徴とする請求項１５に記載の薄膜トランジスタ基板。
- 前記画素領域の各々は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、
前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、
前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、
前記接続ライン全体は、前記データ線の２つの前記連結部の間に配置されていることを特徴とする請求項１５に記載の薄膜トランジスタ基板。 - 前記補助容量線の前記本体は、前記データ線の前記第２の部分と交差する状態に延伸され、
前記補助容量線の前記延伸部は、前記データ線の前記第２の部分と平行に延伸されていることを特徴とする請求項１３に記載の薄膜トランジスタ基板。 - 前記データ線の前記第１の部分は、前記走査線の上方に配置され、前記薄膜トランジスタのソース電極として用いられる突起部をさらに有することを特徴とする請求項１３に記載の薄膜トランジスタ基板。
- 前記画素領域は、補助容量電極、接続ライン及びコンタクト窓をさらに有し、
前記接続ラインは、前記薄膜トランジスタのドレイン電極と前記補助容量電極とを接続し、
前記コンタクト窓は、前記補助容量電極と前記画素電極とを電気的に接続し、前記補助容量電極及び前記画素電極を前記補助容量線の対向電極として用い、
前記データ線の前記突起部と隣接する前記走査線との間には、前記接続ラインの少なくとも一部が配置されていることを特徴とする請求項１９に記載の薄膜トランジスタ基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095122549A TWI325514B (en) | 2006-06-22 | 2006-06-22 | Liquid crystal display and tft substrate therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008003557A JP2008003557A (ja) | 2008-01-10 |
| JP4490450B2 true JP4490450B2 (ja) | 2010-06-23 |
Family
ID=38873199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007027083A Active JP4490450B2 (ja) | 2006-06-22 | 2007-02-06 | 液晶表示装置及びその薄膜トランジスタ基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7535519B2 (ja) |
| JP (1) | JP4490450B2 (ja) |
| KR (1) | KR100876043B1 (ja) |
| TW (1) | TWI325514B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5102848B2 (ja) * | 2008-02-21 | 2012-12-19 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
| CN102667596A (zh) * | 2009-12-16 | 2012-09-12 | 夏普株式会社 | 液晶显示装置 |
| WO2011092914A1 (ja) * | 2010-01-29 | 2011-08-04 | シャープ株式会社 | 液晶表示装置 |
| KR101404874B1 (ko) | 2010-05-24 | 2014-06-09 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 액정 표시 장치 |
| TWI427584B (zh) * | 2010-12-23 | 2014-02-21 | Au Optronics Corp | 顯示面板 |
| KR20130034360A (ko) | 2011-09-28 | 2013-04-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP2017003849A (ja) * | 2015-06-12 | 2017-01-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| TWI635343B (zh) | 2017-11-01 | 2018-09-11 | 友達光電股份有限公司 | 畫素結構及其顯示面板 |
| EP4130858A4 (en) * | 2020-04-01 | 2023-05-31 | BOE Technology Group Co., Ltd. | NETWORK SUBSTRATE AND DISPLAY DEVICE |
| KR20210127842A (ko) * | 2020-04-14 | 2021-10-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN112782896A (zh) | 2021-01-29 | 2021-05-11 | 合肥京东方光电科技有限公司 | 阵列基板及反射式的显示面板 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2703328B2 (ja) * | 1989-04-19 | 1998-01-26 | 三洋電機株式会社 | 液晶表示装置 |
| JPH07119918B2 (ja) * | 1990-11-19 | 1995-12-20 | 三洋電機株式会社 | 液晶表示装置 |
| JPH06289423A (ja) * | 1993-03-31 | 1994-10-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US5953088A (en) | 1997-12-25 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes |
| JPH11242244A (ja) | 1997-12-25 | 1999-09-07 | Toshiba Corp | 液晶表示装置 |
| JP4180690B2 (ja) * | 1998-06-05 | 2008-11-12 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置 |
| KR100330363B1 (ko) | 1999-03-18 | 2002-04-01 | 니시무로 타이죠 | 액티브 매트릭스형 액정표시장치 |
| JP4065645B2 (ja) | 2000-03-30 | 2008-03-26 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| TWI299099B (en) | 2000-03-30 | 2008-07-21 | Sharp Kk | Active matrix type liquid crystal display apparatus |
| JP4961077B2 (ja) | 2001-03-15 | 2012-06-27 | 大日本印刷株式会社 | 液晶表示装置用の電極基板およびその製造方法 |
| KR100895015B1 (ko) | 2001-12-29 | 2009-04-30 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| JP2003330390A (ja) * | 2002-05-16 | 2003-11-19 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP3958306B2 (ja) * | 2003-09-02 | 2007-08-15 | シャープ株式会社 | 液晶表示装置 |
| JP4170235B2 (ja) * | 2004-01-29 | 2008-10-22 | シャープ株式会社 | 表示装置 |
-
2006
- 2006-06-22 TW TW095122549A patent/TWI325514B/zh active
- 2006-11-28 US US11/563,968 patent/US7535519B2/en active Active
-
2007
- 2007-01-24 KR KR1020070007295A patent/KR100876043B1/ko active IP Right Grant
- 2007-02-06 JP JP2007027083A patent/JP4490450B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR100876043B1 (ko) | 2008-12-26 |
| TW200801750A (en) | 2008-01-01 |
| KR20070121498A (ko) | 2007-12-27 |
| JP2008003557A (ja) | 2008-01-10 |
| US20070296879A1 (en) | 2007-12-27 |
| TWI325514B (en) | 2010-06-01 |
| US7535519B2 (en) | 2009-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4490450B2 (ja) | 液晶表示装置及びその薄膜トランジスタ基板 | |
| US8284367B2 (en) | Liquid crystal display device | |
| JP5511911B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| US7859628B2 (en) | IPS LCD having auxiliary common electrode lines | |
| JP2005222067A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| JP2007226175A (ja) | 液晶装置及び電子機器 | |
| US20130075766A1 (en) | Thin film transistor device and pixel structure and driving circuit of a display panel | |
| US10634945B2 (en) | Reflective liquid crystal display | |
| JP2006091886A (ja) | カラーフィルタ表示板及びこれを含む液晶表示装置 | |
| TWI396025B (zh) | 主動元件陣列基板 | |
| US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
| CN111381404B (zh) | 液晶显示装置 | |
| JP2017111328A (ja) | 液晶表示装置 | |
| JP4857775B2 (ja) | 電気光学装置 | |
| US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
| JP2007304235A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
| US20060087609A1 (en) | Liquid crystal display device | |
| JP5186728B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
| JP5055828B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
| JP7463872B2 (ja) | 電気光学装置および電子機器 | |
| US11921381B2 (en) | Display device | |
| US20240310681A1 (en) | Electro-optical device and electronic apparatus | |
| US20240310671A1 (en) | Electro-optical device and electronic apparatus | |
| JP4591573B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
| JP2015179217A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4490450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |