TWI648800B - 畫素結構 - Google Patents

Abstract

一種畫素結構包括第一畫素單元、第二畫素單元及輔助線。每一畫素單元包括第一薄膜電晶體、第二薄膜電晶體、第一畫素電極、第二畫素電極、第一導電層的第一導電線與第二導電線、第二導電層的第一電極線與第二電極線以及具有第一接觸孔與第二接觸孔的絕緣層。第一導電線與第一電極線藉由第一接觸孔電性連接成第一資料線。第二導電線與第二電極線藉由第二接觸孔電性連接成第二資料線。輔助線位於相鄰的第一畫素單元及第二畫素單元之間。

Description

畫素結構

本發明是有關於一種畫素結構，且特別是有關於一種顯示面板的畫素結構。

近年來，顯示面板除了追求高對比、廣視角、高色彩飽和度之外，更朝向高解析度發展。為實現高解析度的顯示面板，設計者需在有限的基板面積內置入多個畫素單元。換言之，相鄰畫素單元之間的距離必需儘可能得縮短，以提升畫素單元開口率。並且，相鄰畫素單元之多條資料線上的電場若被屏蔽或降低其影響，則可避免資料線與畫素電極或資料線與共用線等其他電極之間的訊號互相干擾，進而避免各種不良的現象，例如：漏光等。

本發明提供一種畫素結構，易實現高解析度且性能佳的顯示面板。

本發明的畫素結構包括第一畫素單元、第二畫素單元以及輔助線。第一畫素單元及第二畫素單元配置於基板上且彼此相鄰。每一畫素單元包括配置於基板上的第一薄膜電晶體及第二薄膜電晶體、分別與第一薄膜電晶體及第二薄膜電晶體電性連接的第一畫素電極及第二畫素電極、第一導電層、絕緣層以及第二導電層。第一導電層包括第一導電線、第二導電線以及閘極線。閘極線與第一薄膜電晶體及第二薄膜電晶體電性連接。第一畫素電極及第二畫素電極分別配置於閘極線之相對兩側。第一導電線及第二導電線彼此分離。第一導電線及第二導電線分別位於第一畫素電極及第二畫素電極之相對兩側。絕緣層位於第一導電層上，且具有彼此分離的第一接觸孔與第二接觸孔。第二導電層位於第一導電層上方。第二導電層包括彼此分離的第一電極線及第二電極線。第一電極線及第二電極線分別位於第一畫素電極與第二畫素電極的相對兩側。第一導電線與第一電極線藉由第一接觸孔電性連接成第一資料線。第二導電線與第二電極線藉由第二接觸孔電性連接成第二資料線。閘極線與第一資料線及第二資料線具有不同的延伸方向。輔助線配置於基板上且位於相鄰的第一畫素單元及第二畫素單元之間。

基於上述，本發明一實施例的畫素結構利用位於相鄰之第一畫素單元與第二畫素單元之間的輔助線能降低第一畫素單元之第一資料線影響第二畫素單元的程度，進而實現高解析度且性能佳的顯示面板。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本發明一實施例的畫素結構的上視示意圖。圖2為圖1之相鄰兩畫素單元的上視示意圖。圖3為圖2之畫素電極層的上視示意圖。圖4為根據圖2之剖線A-A’所繪的畫素結構的剖面示意圖。

請參照圖1，畫素結構100具有多個畫素單元10。一般而言，畫素結構100由陣列排列的多個畫素單元10構成，本領域具有通常知識者根據本說明書及圖式應能瞭解本發明實施例所述之畫素結構100（或稱畫素陣列）的整體架構。圖1繪出4個畫素單元10為示例，但本發明不限於此，畫素結構100所具有之畫素單元10的數量可視實際需求（例如：面板尺寸及解析度規格）而定。多個畫素單元10配置於基板1（標示於圖4）上。基板1用以承載畫素單元10。在本實施例中，基板1可選擇性地為透明基板，其材質例如是玻璃、石英、有機聚合物或其它可適用的材料。然而，本發明不限於此，在其他實施例中，基板1也可選擇性地為不透光/反射基板，其材質例如是導電材料、晶圓、陶瓷或其它可適用的材料。

請同時參照圖2及圖4，每一畫素單元10包括配置於基板1上的第一薄膜電晶體T1及第二薄膜電晶體T2。第一薄膜電晶體T1包括第一閘極G1、第一半導體圖案SE1、第一源極S1與第一汲極D1。絕緣層120（標示於圖4）設置於第一閘極G1與第一半導體圖案SE1之間。第一源極S1及第一汲極D1分別與第一半導體圖案SE1的不同兩區電性連接。第二薄膜電晶體T2包括第二閘極G2、第二半導體圖案SE2、第二源極S2與第二汲極D2。絕緣層120設置於第二閘極G2與第二半導體圖案SE2之間。第二源極S2及第二汲極D2分別與第二半導體圖案SE2的不同兩區電性連接。請參照圖2，每一畫素單元10 還包括第一畫素電極172及第二畫素電極174，第一畫素電極172及第二畫素電極174分別與第一薄膜電晶體T1及第二薄膜電晶體T2電性連接。在本實施例中，第一畫素電極172及第二畫素電極174可由畫素電極層170（標示於圖4）所形成，但本發明不以此為限。在本實施例中，畫素電極層170例如為透明導電層，其包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。然而，本發明不限於此，在其他實施例中，畫素電極層170也可為不透明/反射導電層，其包括金屬、其它適當材料或其組合。

舉例而言，在本實施例中，第一閘極G1與第二閘極G2可由第一導電層M1（標示於圖4）所形成，第一源極S1、第一汲極D1、第二源極S2與第二汲極D2可由第二導電層M2（標示於圖4）所形成，但本發明不以此為限。

在本實施例中，基於導電性的考量，第一導電層M1與第二導電層M2可使用金屬材料。然而，本發明不限於此，在其他實施例中，第一導電層M1與第二導電層M2也可使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。在本實施例中，第一半導體圖案SE1與第二半導體圖案SE2可使用非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物、銦錫鋅氧化物、或是其它合適的材料、或上述之組合）、其它可適用的材料、含有摻雜物（dopant）於上述材料中、或上述之組合。在本實施例中，絕緣層120可使用無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。

請同時參照圖2及圖4，第一導電層M1包括閘極線GL。閘極線GL與第一閘極G1及第二閘極G2電性連接。舉例而言，在本實施例中，第一閘極G1與第二閘極G2可為閘極線GL的一部分（例如：閘極線GL的粗部）。然而，本發明不限於此，在其他實施例中，第一閘極G1及/或第二閘極G2也可為由閘極線GL向外延伸的分支或呈其他適當樣態。在本實施例中，第一導電層M1還包括第一導電線112與第二導電線114。閘極線GL、第一導電線112與第二導電線114彼此分離，且閘極線GL與第一導電線112及第二導電線114具有不同的延伸方向，但彼此不相交，例如閘極線GL沿x方向延伸而第一導電線112與第二導電線114沿y方向延伸，其中x方向與y方向不同或者實質垂直。換句話說，於基板1上的垂直投影中，第一導電線112與第二導電線114中任一者係設置於任兩相鄰的閘極線GL之間，且彼此不相交。於基板1上的垂直投影中，閘極線GL位於第一畫素電極172與第二畫素電極174之間，第一導電線112與第二導電線114分別位於第一畫素電極172與第二畫素電極174的相對兩側。同一畫素單元10的第一導電線112與第二導電線114於基板1上的兩個垂直投影分別位於閘極線GL於基板1上之垂直投影的不同側。

舉例而言，如圖2所示，在本實施例中，以第一畫素單元10-1為例，其於基板1上之垂直投影中，第一導電線112可位於第二畫素電極174的左側且位於閘極線GL的上側。第二導電線114可位於第一畫素電極172的右側且位於閘極線GL的下側。簡言之，在本實 施例中，第一導電線112可位於所屬畫素單元10的左上方，而第二導電線114可位於所屬畫素單元10的右下方。然而，本發明不限於此，在其他實施例中，第一導電線112也可位於所屬畫素單元10的左下方，而第二導電線114也可位於所屬畫素單元10的右上方，如圖1所繪示之第二列畫素單元10。

請參照圖2及圖4，在本實施例中，第一導電層M1還可進一步包括第一共用線CL1及第二共用線CL2。第一共用線CL1、第二共用線CL2、閘極線GL、第一導電線112及第二導電線114彼此分離。在本實施例中，第一共用線CL1及第二共用線CL2大致上與閘極線GL平行，且分別位於閘極線GL的不同兩側，但本發明不以此為限。

請參照圖2及圖4，。第二導電層M2包括第一電極線132及第二電極線134。第一電極線132及第二電極線134彼此分離。第一電極線132於基板1上的垂直投影及第二電極線134於基板1上的垂直投影分別位於第一畫素電極172及第二畫素電極174於基板1上之垂直投影的不同側。

舉例而言，在本實施例中，於基板1上的垂直投影中，第一電極線132可位於第一畫素電極172(畫素單元10)的左側，部分的第一電極線132與閘極線GL相交，部分的第一電極線132位於閘極線GL的下側，第二電極線134可位於第二畫素電極174(畫素單元10)的右側，部分的第二電極線134與閘極線GL相交，部分的第二電極線134位於閘極線GL的上側。簡言之，在本實施例中，第一電極線132大致上可位於所屬畫素單元10的左下方，而第二電極線134可位於所屬畫素單元10的右上方。然而，本發明不限於此，在其他實施例中，第一電極線132也可位於所屬畫素單元10的左上方，而第二導電線114也可位於所屬畫素單元10的右下方，如圖1所繪示之第二列畫素單元10。

請參照圖2，在本實施例中，第二導電層M2還可進一步包括第一延伸部136及第二延伸部138。第一延伸部136與第一汲極D1電性連接。第二延伸部138與第二汲極D2電性連接。第二導電層M2的第一延伸部136在方向z(亦即於基板1的垂直投影方向)上與第一導電層M1的第二共用線CL2重疊，以形成第一儲存電容Cst-1。第二導電層M2的第二延伸部138在方向z上與第一導電層M1的第二共用線CL2重疊，以形成第二儲存電容Cst-2，其中第一儲存電容Cst-1與第二儲存電容Cst-2彼此相鄰，以提升畫素單元的開口率。

請參照圖2及圖4，每一畫素單元10包括絕緣層120（標示於圖4）。絕緣層120位於第一導電層M1上，第二導電層M2位於絕緣層120上。換言之，絕緣層120位於第一導電層M1與第二導電層M2之間。絕緣層120具有彼此分離的第一接觸孔122與第二接觸孔124。第一導電層M1的第一導電線112與第二導電層M2的第一電極線132藉由第一接觸孔122電性連接成第一資料線DL1。第一導電層M1的第二導電線114與第二導電層M2的第二電極線134藉由第二接觸孔124電性連接成第二資料線DL2。在本實施例中，第一接觸孔122於基板1上的垂直投影及第二接觸孔124於基板1上的垂直投影可分別位於閘極線GL於基板1上之垂直投影的不同側，以節省畫素單元10的佈局（layout）面積，但本發明不以此為限。

請參照圖2，舉例而言，在本實施例中，同一畫素單元10的第一資料線DL1及第二資料線DL2可分別與同一畫素單元10之第一薄膜電晶體T1的第一源極S1及第二薄膜電晶體T2的第二源極S2電性連接。第一資料線DL1的第一電極線132與第一薄膜電晶體T1的第一源極S1連接，而第二資料線DL1的第二電極線134連接與第二薄膜電晶體T2的第二源極S2連接。

請參照圖1及圖2，在本實施例中，畫素結構100的多條閘極線GL可依序被輸入掃描訊號；某一列之多個畫素單元10的一條閘極線GL被輸入掃描訊號時，該列之每個畫素單元10的第一畫素電極172及第二畫素電極174可同時接收來自其所對應的第一資料線DL1及第二資料線DL2的顯示訊號。換言之，在本實施例中，畫素結構100的驅動方式可為兩條資料線一條閘極線（2D1G）的架構，但本發明不以此為限。

請參照圖2及圖4，畫素結構100可選擇性地包括彩色濾光層150（標於圖4）。舉例而言，在本實施例中，彩色濾光層150覆蓋第二導電層M2。彩色濾光層150與第二導電層M2之間可選擇性地設有絕緣層140（標於圖4）。彩色濾光層150、第一薄膜電晶體T1、第二薄膜電晶體T2、第一畫素電極172、第二畫素電極174可配置於同一基板1上，而形成彩色濾光片在陣列上（color filter on array，COA）結構。然而，本發明不限於此，在其他實施例中，彩色濾光層150也可配置於相對於基板1的另一基板（未繪示）上；或者，採用畫素結構100之顯示面板無需顯示彩色畫面（例如：醫療用之顯示X光影像的顯示面板），畫素結構100也可選擇性地不包括彩色濾光層150。

請參照圖2及圖4，在本實施例中，彩色濾光層150包括第一顏色圖案150G與第二顏色圖案150R。第一顏色圖案150G與第二顏色圖案150R分別位於相鄰的兩個畫素單元10上（例如：第一畫素單元10-1與第二畫素單元10-2上）。舉例而言，在本實施例中，第一顏色圖案150G可為綠色濾光圖案，第二顏色圖案150R可為紅色濾光圖案，但本發明不以此為限。

請參照圖2及圖4，在本實施例中，第一顏色圖案150G與第二顏色圖案150R可以選擇性地部分重疊，以形成交界152。於交界152上，部分第一顏色圖案150G與部分第二顏色圖案150R相堆疊。於交界152外，第一顏色圖案150G與第二顏色圖案150R不相堆疊。在本實施例中，相堆疊的部分第一顏色圖案150G及部分第二顏色圖案150R（即交界152）可形成在方向y上延伸的遮光條，以取代黑色矩陣（Black Matrix，BM）之縱向遮光部。藉此，畫素結構100的開口率能提升。

請參照圖2，由於畫素結構100採用2D1G的架構，於基板1上的垂直投影中，同一列相鄰的兩個畫素單元10之間設置有第一畫素單元10-1的第一資料線DL1以及第二畫素單元10-2的第二資料線DL2，兩資料線彼此相鄰且以實質平行不相交方式沿著與閘極線相交的方向y延伸。其中，第一畫素單元10-1的第一資料線DL1係由第一導電線112與第一電極線132串接而成，而第二畫素單元10-2的第二資料線DL2係由第二導電線114與第二電極線134串接而成。舉例而言，在本實施例中，第一顏色圖案150G與第二顏色圖案150R的交界152於x方向上可與第一畫素單元10-1的第一電極線132及第二畫素單元10-2的第二電極線134重疊，且與第一畫素單元10-1的第一導電線112及第二畫素單元10-2的第二導電線114錯開。換言之，第一顏色圖案150G與第二顏色圖案150R的交界152於z方向上位於第一畫素單元10-1的第一電極線132及第二畫素單元10-2的第二電極線134的上方。

請參照圖2，在本實施例中，第一資料線DL1的第一電極線132具有第一直線部132a以及與第一直線部132a連接的第一折線部132b，第二資料線DL2的第二電極線134具有第二直線部134a以及與第二直線部134a連接的第二折線部134b。第一畫素單元10-1之第一電極線132的第一直線部132a與第二畫素單元10-2之第二電極線134的第二直線部134a在方向y上大致可對齊於同一直線（亦或者指，第一畫素單元10-1之第一電極線132的第一直線部132a和第二畫素單元10-2之第二電極線134的第二直線部134a的圖形寬度中心可重疊），而第一畫素單元10-1的第一折線部132b與第二畫素單元10-2的第二折線部134b則在y方向上相鄰且實質平行設置。更進一步地說，第一畫素單元10-1之第一電極線132的第一直線部132a可與第二畫素單元10-2之第二電極線134的第二直線部134a在方向y上大致上可對齊，如前所述，並可大致對齊於交界52。此外，在本實施例中，於基板1上的垂直投影中，部分交界152位於第一畫素單元10-1之第一電極線132的第一折線部132b與第二畫素單元10-2之第二電極線134的第二折線部134b之間。藉此，相鄰兩畫素單元10（例如：第一畫素單元10-1與第二畫素單元10-2）能更緊密地排列，進而提升採用畫素結構100之顯示面板的開口率。

在本實施例中，在基板1上的垂直投影中，第二畫素單元10-2之第二接觸孔124鄰近於第一畫素單元10-1之第一電極線132的第一折線部132b；第一畫素單元10-1之第一接觸孔122鄰近於第二畫素單元10-2之第二電極線134的第二折線部134b。簡言之，每一畫素單元10之第一資料線DL1的第一接觸孔122可設置在相鄰畫素單元10之第二資料線DL2的彎折處旁，每一畫素單元10之第二資料線DL2的第二接觸孔124可設置在相鄰畫素單元10之第一資料線DL1的彎折處旁，在此所述彎折處係指各電極線的直線部與折線部交接處。藉此，相鄰兩畫素單元10更緊密地排列，進而提升採用畫素結構100之顯示面板的開口率。

在本實施例中，畫素電極層170可配置於彩色濾光層150上。畫素電極層170與彩色濾光層150之間可選擇性地設置絕緣層160，但本發明不以此為限。第一畫素電極172及第二畫素電極174分別與第一薄膜電晶體T1及第二薄膜電晶體T2電性連接。舉例而言，在本實施例中，畫素結構100還包括分別由第一畫素電極172及第二畫素電極174延伸出的連接部172a及連接部174a；彩色濾光層150具有開口150a；連接部172a及連接部174a填入彩色濾光層150的開口150a，以分別藉由第一延伸部136及第二延伸部138與第一薄膜電晶體T1之第一汲極D1及第二薄膜電晶體T2之第二汲極D2電性連接。如圖2所示，在本實施例中，彩色濾光層150的開口150a可選擇性地設計為壕溝狀，例如第一畫素單元10-1中，第一顏色圖案150G於連接部172a及連接部174a所在位置的下方(或第一儲存電容Cst-1與第二儲存電容Cst-2所在位置的上方)斷開；相似地，相鄰的第二畫素單元10-2中，第二顏色圖案150R亦於連接部172a及連接部174a所在位置的下方(或第一儲存電容Cst-1與第二儲存電容Cst-2所在位置的上方)斷開，兩相鄰顏色圖案之斷開處相連形成所述壕溝狀，但本發明不限於此，在其他實施例中，彩色濾光層150的開口150a也選擇性地設計為其他型態（例如：小洞），以下將於後續段落中配合其他圖示舉例說明之。

請參照圖2、圖3及圖4，值得注意的是，畫素結構100另包括配置於基板1上沿y方向延伸的輔助線176。輔助線176包括第一線段176a、第二線段176b及第三線段176c。請參照圖2及圖3，於基板1上的垂直投影中，第一線段176a位於第一畫素單元10-1之第一導電線112及第二畫素單元10-2之第二電極線134之間。第二線段176b位於第一畫素單元10-1之第一電極線132及第二畫素單元10-2之第二導電線114之間。第三線段176c電性連接於第一線段176a與第二線段176b之間，且於基板1上的垂直投影中，第三線段176c位於第一畫素單元10-1之第一電極線132及第二畫素單元10-2之第二電極線134之間。特別是，第三線段176c的寬度中心軸C3位於第一線段176a的寬度中心軸C1與第二線段176b的寬度中心軸C2之間。簡言之，輔助線176可為遮蔽相鄰兩畫素單元10之第一資料線DL1與第二資料線DL2之間的間隙的彎折線。

在本實施例中，輔助線176可具有一固定電位。舉例而言，在本實施例中，輔助線176可接地，但本發明不以此為限。輔助線176可視為位於相鄰兩畫素單元10之間的屏蔽電極。輔助線176能降低相鄰兩畫素單元10之資料線（例如：第一畫素單元10-1之第一資料線DL1與第二畫素單元10-2之第二資料線DL2）上之電場所造成的影響，以減輕所述資料線與畫素電極（例如：第一畫素電極172及/或第二畫素電極174）、所述資料線與共用線（例如：第一共用線CL1及/或第二共用線CL2）、或所述資料線與其他電極之間的訊號互相干擾，進而輔助顯示介質（例如：液晶）朝指定方向傾倒。藉此，使採用畫素結構100的顯示面板可改善畫素漏光及/或混色的現象。換言之，包括輔助線176的畫素結構100有助於提升顯示面板的光學表現。在本實施例中，輔助線176可選擇性地以畫素電極層170形成。如此一來，便不需為了形成輔助線176而製作額外的光罩，以簡化製程、降低成本。然而，本發明不限於此，在其他實施例中，輔助線176可也選擇性地以其他導電層形成。

請參照圖2及圖3，在本實施例中，輔助線176的第一線段176a具有第一區段176a-1及第二區段176a-2，第一區段176a-1連接第三線段176c且較第二區段176a-2靠近第一畫素單元10-1的第一接觸孔122，而第一區段176a-1的線寬W1大於第二區段176a-2的線寬W2。輔助線176的第二線段176b具有第三區段176b-1及第四區段176b-2，第三區段176b-1連接第三線段176c且較第四區段176b-2靠近第二畫素單元10-2之第二接觸孔124，而第三區段176b-1的線寬W3大於第四區段176b-2的線寬W4。簡言之，輔助線176靠近第一接觸孔122及第二接觸孔124的區域可設計得較其它區域寬，以避免採用畫素結構100之顯示面板因第一接觸孔122及第二接觸孔124的設置而漏光。

請參照圖2及圖4，在本實施例中，畫素結構100可進一步包括遮光圖案180。遮光圖案180遮蔽第一畫素電極172與第二畫素電極174之間的區域，例如包含閘極線GL、第一共用線CL1、第二共用線CL2、第一儲存電容Cst-1、第二儲存電容Cst-2、第一薄膜電晶體T1及第二薄膜電晶體T2等所在的區域。遮光圖案180可不遮蔽第一畫素單元10-1的第一導電線112與第二畫素單元10-2的第二電極線134之間的區域以及第一畫素單元10-1的第一電極線132與第二畫素單元10-2的第二導電線114之間的區域。換言之，在本實施例中，遮光圖案180具有黑色矩陣的橫向部，而可不具有黑色矩陣的縱向部。

請參照圖2及圖3，在本實施例中，未被遮光圖案180遮蔽之第一畫素單元10-1的第一導電線112與第二畫素單元10-2的第二電極線134之間的區域可被輔助線176的第一線段176a遮蔽。未被遮光圖案180遮蔽之第一畫素單元10-1的第一電極線132與第二畫素單元10-2的第二導電線114之間的區域可被輔助線176的第二線段176b遮蔽。利用輔助線176之第一線段176a與第二線段176b的屏蔽作用，顯示介質（例如：液晶）容易朝指定方向傾倒；藉此，第一畫素單元10-1的第一導電線112與第二畫素單元10-2的第二電極線134之間的區域以及第一畫素單元10-1的第一電極線132與第二畫素單元10-2的第二導電線114之間的區域可不設置遮光圖案180。換言之，輔助線176之第一線段176a與第二線段176b可取代黑色矩陣之縱向部的功能。在本實施例中，由於第一線段176a與第二線段176b可設計為透光的，因此，第一線段176a與第二線段176b在降低漏光發生機率的同時，可使畫素結構100的開口率最佳化，進而提升採用畫素結構100之顯示面板的開口率。

另外，在本實施例中，輔助線176被遮光圖案180遮蔽之區域（例如：大部份第三線段176c）可具有多種線寬尺寸，其中最小的線寬W5小於輔助線176未被遮光圖案180遮蔽之另一區域（例如：第一線段176a的第二區176a-2及/或第二線段176b的第四區176b-2）的線寬W2及/或W4。簡言之，未被遮光圖案180遮蔽之部分輔助線176扮演黑色矩陣之縱向部的角色，被遮光圖案180遮蔽之另一部分的輔助線176不需扮演黑色矩陣之縱向部的角色，因此被遮光圖案180遮蔽之部分的輔助線176的線寬W5可設計得較小。

在本實施例中，遮光圖案180、第一薄膜電晶體T1、第二薄膜電晶體T2、第一畫素電極172、第二畫素電極174可配置於同一基板1上，而形成黑色矩陣在陣列上（ black matrix on array，BOA）結構。然而，本發明不限於此，在其它實施例中，遮光圖案180也可設置在相對於基板1的另一基板（未繪示）上。在本實施例中，遮光圖案180的材質例如為黑色樹脂，但本發明不限於此，在其他實施例中，遮光圖案180的材質也可為黑色光阻或具遮光性的其他材料。

圖5為本發明另一實施例的畫素結構的上視示意圖。圖6為圖5之相鄰兩畫素單元的上視示意圖。圖7為根據圖6之剖線B-B’所繪的畫素結構的剖面示意圖。請參照圖5至圖7，本實施例之畫素結構100A與前述之畫素結構100相似，因此相同或相似的元件以相同或相似的標號表示。以下主要說明畫素結構100A與畫素結構100的差異處，兩者相同或相似處可參照前述說明。

請參照圖4及圖5，畫素結構100A與畫素結構100的差異在於，畫素結構100A之同一畫素單元10的第一薄膜電晶體T1與第二薄膜電晶體T2是電性連接到同一條資料線（即第一資料線DL1或第二資料線DL2）。舉例而言，第一畫素單元10-1之第一薄膜電晶體T1的第一源極S1與第二薄膜電晶體T2的第二源極S2係共用同一源極且電性連接到第二資料線DL2，相似地，與第一畫素單元10-1位於同一列之畫素單元10（例如：第二畫素單元10-2）之第一薄膜電晶體T1的第一源極S1與第二薄膜電晶體T2的第二源極S2則是電性連接到對應的第二資料線DL2；然而，位於第一畫素單元10-1之下一列的畫素單元10-3、10-4，其第一薄膜電晶體T1的第一源極S1與第二薄膜電晶體T2的第二源極S2則是電性連接到其所對應的第一資料線DL1。

請參照圖5，在本實施例中，相鄰兩條閘極線GL可同時被輸入掃描訊號；某兩列之多個畫素單元10的兩條閘極線GL被輸入掃描訊號時，該兩列之各個畫素單元10的畫素電極（包括第一畫素電極172與第二畫素電極174）可同時且各自接收來自於其所對應第一資料線DL1或第二資料線DL2的顯示訊號。換言之，以驅動方式而言，畫素結構100A可為兩條資料線半條閘極線（2DhG）的架構，但本發明不以此為限。

此外，畫素結構100A之第一薄膜電晶體T1與第二薄膜電晶體T2的型態與畫素結構100之第一薄膜電晶體T1與第二薄膜電晶體T2的型態也略有不同。詳言之，如圖6所示，畫素結構100A的第一薄膜電晶體T1的第一源極S1與第二薄膜電晶體T2的第二源極S2是同一構件。換言之，畫素結構100A的第一薄膜電晶體T1與第二薄膜電晶體T2可共用同一個源極，但本發明不以此為限。

另外，請參照圖6及圖7，畫素結構100A之畫素單元10還包括第三薄膜電晶體T3。第三薄膜電晶體T3包括第三閘極G3、第三半導體圖案SE3、第三源極S3與第三汲極D3。第二導電層M2的第三源極S3可藉由填入絕緣層120之第三接觸孔126的第三延伸部139與第一導電層M1的第一共用線CL1電性連接。第三薄膜電晶體T3的第三汲極D3與第二薄膜電晶體T2的第二汲極D2電性連接。舉例而言，在本實施例中，第三薄膜電晶體T3的第三汲極D3與第二薄膜電晶體T2的第二汲極D2可為同一構件，但本發明不以此為限。此外，在本實施例中，第一、二、三半導體圖案SE1、SE2、SE3可為同一半導體圖案的三個區域，但本發明不以此為限。值得一提的是，藉由第三薄膜電晶體T3，可使第一畫素電極172與第二畫素電極174所在的二區域可呈現不同的亮度，進而改善色偏（color washout）的問題。畫素結構100A具有與畫素結構100類似的功效與優點，於此便不再重述。

圖8為本發明又一實施例的畫素結構的上視示意圖。圖9為圖8之相鄰兩畫素單元的上視示意圖。圖10為圖9之畫素電極層的上視示意圖。圖11為根據圖9之剖線C-C’所繪的畫素結構的剖面示意圖。請參照圖9至圖12，本實施例之畫素結構100B與前述之畫素結構100A相似，因此相同或相似的元件以相同或相似的標號表示。以下主要說明畫素結構100B與畫素結構100A的差異處，兩者相同或相似處可參照前述說明。

請參照圖9，畫素結構100B與畫素結構100A的差異在於，畫素結構100B的各畫素單元10中，第一汲極D1的第一延伸部136及第二汲極D2的第二延伸部138是分別與第二共用線CL2及第一共用線CL1重疊，而不像畫素結構100A的第一延伸部136及第二延伸部138是與同一條共用線（例如：第二共用線CL2）重疊。此外，畫素結構100B之彩色濾光層150的開口150a是呈多個小孔的型態，例如僅對應於各畫素電極與各汲極連接之接觸窗開口，而不像畫素結構100A之彩色濾光層150的開口150a是呈一條壕溝的型態。畫素結構100B具有與畫素結構100類似的功效與優點，於此便不再重述。

綜上所述，本發明一實施例的畫素結構包括多個畫素單元。每一畫素單元包括第一薄膜電晶體、與第一薄膜電晶體電性連接的第一畫素電極、第二薄膜電晶體、與第二薄膜電晶體電性連接的第二畫素電極以及分別位於第一畫素電極與第二畫素電極之相對兩側的第一資料線與第二資料線。第一資料線由第一導電層的多條第一導電線與第二導電層的多條第一電極線電性連接而成。第二資料線由第二導電層的多條第二導電線與第二導電層的多條第二電極線電性連接而成。特別是，畫素結構還包括位於相鄰兩畫素單元之第一資料線與第二資料線之間的輔助線。輔助線能降低相鄰兩畫素單元之第一資料線與第二資料線上之電場的影響，以減輕資料線與畫素電極、資料線與共用電極或資料線與其他電極之間的訊號互相干擾，以輔助顯示介質朝指定方向傾倒。藉此，使採用畫素結構的顯示面板可改善畫素漏光及/或混色等不良現象。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1‧‧‧基板

10、10-3、10-4‧‧‧畫素單元

10-1‧‧‧第一畫素單元

10-2‧‧‧第二畫素單元

100、100A、100B‧‧‧畫素結構

112‧‧‧第一導電線

114‧‧‧第二導電線

120、140、160‧‧‧絕緣層

122‧‧‧第一接觸孔

124‧‧‧第二接觸孔

126‧‧‧第三接觸孔

132‧‧‧第一電極線

132a‧‧‧第一直線部

132b‧‧‧第一折線部

134‧‧‧第二電極線

134a‧‧‧第二直線部

134b‧‧‧第二折線部

136‧‧‧第一延伸部

138‧‧‧第二延伸部

139‧‧‧第三延伸部

150‧‧‧彩色濾光層

150a‧‧‧開口

150R‧‧‧第一顏色圖案

150G‧‧‧第二顏色圖案

152‧‧‧交界

170‧‧‧畫素電極層

172‧‧‧第一畫素電極

172a、174a‧‧‧連接部

174‧‧‧第二畫素電極

176‧‧‧輔助線

176a‧‧‧第一線段

176a-1‧‧‧第一區段

176a-2‧‧‧第二區段

176b‧‧‧第二線段

176b-1‧‧‧第三區段

176b-2‧‧‧第四區段

176c‧‧‧第三線段

180‧‧‧遮光圖案

A-A’、B-B’、C-C’‧‧‧ 剖線

C1、C2、C3‧‧‧寬度中心軸

CL1‧‧‧第一共用線

CL2‧‧‧第二共用線

Cst-1‧‧‧第一儲存電容

Cst-2‧‧‧第二儲存電容

DL1‧‧‧第一資料線

DL2‧‧‧第二資料線

D1‧‧‧第一汲極

D2‧‧‧第二汲極

D3‧‧‧第三汲極

GL‧‧‧閘極線

G1‧‧‧第一閘極

G2‧‧‧第二閘極

G3‧‧‧第三閘極

M1‧‧‧第一導電層

M2‧‧‧第二導電層

S1‧‧‧第一源極

S2‧‧‧第二源極

S3‧‧‧第三源極

SE1‧‧‧第一半導體圖案

SE2‧‧‧第二半導體圖案

SE3‧‧‧第三半導體圖案

T1‧‧‧第一薄膜電晶體

T2‧‧‧第二薄膜電晶體

T3‧‧‧第三薄膜電晶體

W1～W5‧‧‧線寬

x、y、z‧‧‧方向

圖1為本發明一實施例的畫素結構的上視示意圖。 圖2為圖1之相鄰兩畫素單元的上視示意圖。 圖3為圖2之畫素電極層的上視示意圖。 圖4為根據圖2之剖線A-A’所繪的畫素結構的剖面示意圖。 圖5為本發明另一實施例的畫素結構的上視示意圖。 圖6為圖5之相鄰兩畫素單元的上視示意圖。 圖7為根據圖6之剖線B-B’所繪的畫素結構的剖面示意圖。 圖8為本發明又一實施例的畫素結構的上視示意圖。 圖9為圖8之相鄰兩畫素單元的上視示意圖。 圖10為圖9之畫素電極層的上視示意圖。 圖11為根據圖10之剖線C-C’所繪的畫素結構的剖面示意圖。

Claims (19)

1. 一種畫素結構，包括：一第一畫素單元及一第二畫素單元，配置於一基板上且彼此相鄰，每一該畫素單元包括：一第一薄膜電晶體及一第二薄膜電晶體，配置於該基板上；一第一畫素電極及一第二畫素電極，分別與該第一薄膜電晶體及該第二薄膜電晶體電性連接；一第一導電層，包括：一閘極線，與第一薄膜電晶體及該第二薄膜電晶體電性連接，其中該第一畫素電極及該第二畫素電極分別配置於該閘極線之相對兩側；以及一第一導電線及一第二導電線，彼此分離，其中該第一導電線及該第二導電線分別位於該第一畫素電極及該第二畫素電極的相對兩側；以及一絕緣層，位於該第一導電層上，且具有彼此分離的一第一接觸孔與一第二接觸孔，其中該第一接觸孔於該基板上的垂直投影與該第二接觸孔於該基板上的垂直投影分別位於該閘極線於該基板上之垂直投影的相對兩側；以及一第二導電層，位於該第一導電層上方，該第二導電層包括：一第一電極線及一第二電極線，彼此分離，其中該第 一電極線及該第二電極線分別位於該第一畫素電極與該第二畫素電極相對兩側，且該第一導電線與該第一電極線藉由該第一接觸孔電性連接成一第一資料線，該第二導電線與該第二電極線藉由該第二接觸孔電性連接成一第二資料線，該閘極線與該第一資料線及該第二資料線具有不同的延伸方向；以及一輔助線，配置於該基板上，位於相鄰的該第一畫素單元及該第二畫素單元之間。
2. 如申請專利範圍第1項所述的畫素結構，其中每一該畫素單元包括一第一子畫素與一第二子畫素，分別位於該閘極線的相對兩側，該第一子畫素具有該第一電晶體與該第一畫素電極，該第二畫素具有該第二電晶體與該第二畫素電極，其中該第一電極線與該第二導電線分別位於該第一畫素電極的相對兩側，該第二電極線與該第一導電線分別位於該第二畫素電極的相對兩側。
3. 如申請專利範圍第2項所述的畫素結構，其中該輔助線包括：一第一線段，該第一線段位於該第一畫素單元之該第一導電線及該第二畫素單元之該第二電極線之間；一第二線段，該第二線段位於該第一畫素單元之該第一電極線及該第二畫素單元之該第二導電線之間；以及一第三線段，電性連接於該第一線段與該第二線段之間，其中該第三線段的寬度中心軸位於該第一線段的寬度中心軸與該第二線 段的寬度中心軸之間。
4. 如申請專利範圍第3項所述的畫素結構，其中該輔助線與該第一畫素電極及該第二畫素電極由同一膜層形成，且為透明導電材料。
5. 如申請專利範圍第3項所述的畫素結構，其中該第一線段具有一第一區段及一第二區段，該第一區段連接該第三線段，而該第一區段的線寬大於該第二區段的線寬。
6. 如申請專利範圍第4項所述的畫素結構，其中該第二線段具有一第三區段及一第四區段，該第三區段連接該第三線段，而該第三區段的線寬大於該第四區段的線寬。
7. 如申請專利範圍第1項所述的畫素結構，更包括：一遮光圖案，與該閘極線重疊並具有相同的延伸方向，遮蔽該第一畫素單元的該第一電極線與該第二畫素單元的該第二電極線之間的區域，而不遮蔽該第一畫素單元的該第一導電線與該第二畫素單元的該第二電極線之間的區域以及該第一畫素單元的該第一電極線與該第二畫素單元的該第二導電線之間的區域。
8. 如申請專利範圍第3項所述的畫素結構，其中該第三線段具有一線寬小於該第一線段之一線寬以及該第二線段之一線寬。
9. 如申請專利範圍第2項所述的畫素結構，其中該第一薄膜電晶體包括一第一閘極、一第一源極與一第一汲極，該第二薄 膜電晶體包括一第二閘極、一第二源極與一第二汲極，該第一源極與該第一電極線連接，該第二源極與該第二電極線連接。
10. 如申請專利範圍第2項所述的畫素結構，其中該第一薄膜電晶體包括一第一閘極、一第一源極與一第一汲極，該第二薄膜電晶體包括一第二閘極、一第二源極與一第二汲極，該第一源極及該第二源極與該第一電極線連接。
11. 如申請專利範圍第10項所述的畫素結構，其中該第一源極及該第二源極為同一構件。
12. 如申請專利範圍第10項所述的畫素結構，每一該畫素單元更包括：一第三薄膜電晶體，包括一第三閘極、一第三源極與一第三汲極；以及一第一共用線，其中該第三源極與該第一共用線電性連接，而該第三汲極與該第二汲極電性連接。
13. 如申請專利範圍第12項所述的畫素結構，其中該第三汲極與該第二汲極為同一構件。
14. 如申請專利範圍第9項或第10項所述的畫素結構，每一該畫素單元更包括：一第二共用線；一第一延伸部，與該第一汲極電性連接且與該第二共用電極線重疊，以構成一第一儲存電容；以及一第二延伸部，與該第二汲極電性連接且與該第二共用電極線重疊，以構成一第二儲存電容。
15. 如申請專利範圍第2項所述的畫素結構，其中該第一畫素單元的該第一資料線與該第二畫素單元的該第二資料線實質平行設置且彼此相鄰。
16. 如申請專利範圍第15項所述的畫素結構，其中該第一畫素單元的該第一電極線具有一第一直線部以及與該第一直線部連接的一第一折線部，該第二畫素單元的該第二電極線具有一第二直線部以及與該第二直線部連接的一第二折線部，該第一畫素單元之該第一電極線的該第一直線部與該第二畫素單元之該第二電極線的該第二直線部在與該閘極線交錯的一方向上對齊。
17. 如申請專利範圍第16項所述的畫素結構，更包括：一彩色濾光層，覆蓋該第二導電層，其中該彩色濾層包括：一第一顏色圖案與一第二顏色圖案，分別位於該第一畫素單元與該第二畫素單元上，其中該第一顏色圖案與該第二顏色圖案部分重疊以形成一交界，該交界位於該第一畫素單元的該第一電極線及該第二畫素單元的該第二電極線的上方且與該第一畫素單元的該第一導電線及該第二畫素單元的該第二導電線錯開。
18. 如申請專利範圍第17項所述的畫素結構，其中該第一畫素單元之該第一電極線的該第一折線部與該第二畫素單元之該第二電極線的第二折線部在與該閘極線平行的一方向上重疊，且與該閘極線交錯，而部分之該交界於該基板上的垂直投影位於該第一畫素單元之該第一電極線的該第一折線部於該基板上的垂直投影與該第二畫素單元之該第二電極線的該第二折線部於該基板上的垂直投影之間。
19. 如申請專利範圍第16項所述的畫素結構，其中該第一畫素單元之該第一電極線的該第一折線部與該第二畫素單元之該第二電極線的第二折線部在與該閘極線平行的一方向上重疊，且與該閘極線交錯。