CN107578700B - 像素结构 - Google Patents

Abstract

本发明公开一种像素结构，其包括第一像素单元、第二像素单元及辅助线。每一像素单元包括第一薄膜电晶体、第二薄膜电晶体、第一像素电极、第二像素电极、第一导电层的第一导电线与第二导电线、第二导电层的第一电极线与第二电极线以及具有第一接触孔与第二接触孔的绝缘层。第一导电线与第一电极线藉由第一接触孔电性连接成第一数据线。第二导电线与第二电极线藉由第二接触孔电性连接成第二数据线。辅助线位于相邻的第一像素单元及第二像素单元之间。

Description

像素结构

技术领域

本发明是有关于一种像素结构，且特别是有关于一种显示面板的像素结 构。

背景技术

近年来，显示面板除了追求高对比、广视角、高色彩饱和度之外，更朝向 高解析度发展。为实现高解析度的显示面板，设计者需在有限的基板面积内置 入多个像素单元。换言之，相邻像素单元之间的距离必需尽可能得缩短，以提 升像素单元开口率。并且，相邻像素单元的多条数据线上的电场若被屏蔽或降 低其影响，则可避免数据线与像素电极或数据线与共用线等其他电极之间的讯 号互相干扰，进而避免各种不良的现象，例如：漏光等。

发明内容

本发明提供一种像素结构，易实现高解析度且性能佳的显示面板。

本发明的像素结构包括第一像素单元、第二像素单元以及辅助线。第一像 素单元及第二像素单元配置于基板上且彼此相邻。每一像素单元包括配置于基 板上的第一薄膜电晶体及第二薄膜电晶体、分别与第一薄膜电晶体及第二薄膜 电晶体电性连接的第一像素电极及第二像素电极、第一导电层、绝缘层以及第 二导电层。第一导电层包括第一导电线、第二导电线以及闸极线。闸极线与第 一薄膜电晶体及第二薄膜电晶体电性连接。第一像素电极及第二像素电极分别 配置于闸极线的相对两侧。第一导电线及第二导电线彼此分离。第一导电线及 第二导电线分别位于第一像素电极及第二像素电极的相对两侧。绝缘层位于第 一导电层上，且具有彼此分离的第一接触孔与第二接触孔。第二导电层位于第一导电层上方。第二导电层包括彼此分离的第一电极线及第二电极线。第一电 极线及第二电极线分别位于第一像素电极与第二像素电极的相对两侧。第一导 电线与第一电极线藉由第一接触孔电性连接成第一数据线。第二导电线与第二 电极线藉由第二接触孔电性连接成第二数据线。闸极线与第一数据线及第二数 据线具有不同的延伸方向。辅助线配置于基板上且位于相邻的第一像素单元及 第二像素单元之间。

基于上述，本发明一实施例的像素结构利用位于相邻的第一像素单元与第 二像素单元之间的辅助线能降低第一像素单元的第一数据线影响第二像素单 元的程度，进而实现高解析度且性能佳的显示面板。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的 限定。

附图说明

图1为本发明一实施例的像素结构的上视示意图。

图2为图1的相邻两像素单元的上视示意图。

图3为图2的像素电极层的上视示意图。

图4为根据图2的剖线A-A’所绘的像素结构的剖面示意图。

图5为本发明另一实施例的像素结构的上视示意图。

图6为图5的相邻两像素单元的上视示意图。

图7为根据图6的剖线B-B’所绘的像素结构的剖面示意图。

图8为本发明又一实施例的像素结构的上视示意图。

图9为图8的相邻两像素单元的上视示意图。

图10为图9的像素电极层的上视示意图。

图11为根据图10的剖线C-C’所绘的像素结构的剖面示意图。

其中，附图标记

1：基板

10、10-3、10-4：像素单元

10-1：第一像素单元

10-2：第二像素单元

100、100A、100B：像素结构

112：第一导电线

114：第二导电线

120、140、160：绝缘层

122：第一接触孔

124：第二接触孔

126：第三接触孔

132：第一电极线

132a：第一直线部

132b：第一折线部

134：第二电极线

134a：第二直线部

134b：第二折线部

136：第一延伸部

138：第二延伸部

139：第三延伸部

150：彩色滤光层

150a：开口

150R：第一颜色图案

150G：第二颜色图案

152：交界

170：像素电极层

172：第一像素电极

172a、174a：连接部

174：第二像素电极

176：辅助线

176a：第一线段

176a-1：第一区段

176a-2：第二区段

176b：第二线段

176b-1：第三区段

176b-2：第四区段

176c：第三线段

180：遮光图案

A-A’、B-B’、C-C’：剖线

C1、C2、C3：宽度中心轴

CL1：第一共用线

CL2：第二共用线

Cst-1：第一储存电容

Cst-2：第二储存电容

DL1：第一数据线

DL2：第二数据线

D1：第一汲极

D2：第二汲极

D3：第三汲极

GL：闸极线

G1：第一闸极

G2：第二闸极

G3：第三闸极

M1：第一导电层

M2：第二导电层

S1：第一源极

S2：第二源极

S3：第三源极

SE1：第一半导体图案

SE2：第二半导体图案

SE3：第三半导体图案

T1：第一薄膜电晶体

T2：第二薄膜电晶体

T3：第三薄膜电晶体

W1～W5：线宽

x、y、z：方向

具体实施方式

下面结合附图和具体实施例对本发明技术方案进行详细的描述，以更进一 步了解本发明的目的、方案及功效，但并非作为本发明所附权利要求保护范围 的限制。

图1为本发明一实施例的像素结构的上视示意图。图2为图1的相邻两像 素单元的上视示意图。图3为图2的像素电极层的上视示意图。图4为根据图 2的剖线A-A’所绘的像素结构的剖面示意图。

请参照图1，像素结构100具有多个像素单元10。一般而言，像素结构 100由阵列排列的多个像素单元10构成，本领域技术人员根据本说明书及图 式应能了解本发明实施例所述的像素结构100(或称像素阵列)的整体架构。 图1绘出4个像素单元10为示例，但本发明不限于此，像素结构100所具有 的像素单元10的数量可视实际需求(例如：面板尺寸及解析度规格)而定。 多个像素单元10配置于基板1(标示于图4)上。基板1用以承载像素单元10。在本实施例中，基板1可选择性地为透明基板，其材质例如是玻璃、石英、 有机聚合物或其它可适用的材料。然而，本发明不限于此，在其他实施例中， 基板1也可选择性地为不透光/反射基板，其材质例如是导电材料、晶圆、陶 瓷或其它可适用的材料。

请同时参照图2及图4，每一像素单元10包括配置于基板1上的第一薄 膜电晶体T1及第二薄膜电晶体T2。第一薄膜电晶体T1包括第一闸极G1、第 一半导体图案SE1、第一源极S1与第一汲极D1。绝缘层120(标示于图4) 设置于第一闸极G1与第一半导体图案SE1之间。第一源极S1及第一汲极D1 分别与第一半导体图案SE1的不同两区电性连接。第二薄膜电晶体T2包括第 二闸极G2、第二半导体图案SE2、第二源极S2与第二汲极D2。绝缘层120 设置于第二闸极G2与第二半导体图案SE2之间。第二源极S2及第二汲极D2 分别与第二半导体图案SE2的不同两区电性连接。请参照图2，每一像素单元 10还包括第一像素电极172及第二像素电极174，第一像素电极172及第二 像素电极174分别与第一薄膜电晶体T1及第二薄膜电晶体T2电性连接。在 本实施例中，第一像素电极172及第二像素电极174可由像素电极层170(标 示于图4)所形成，但本发明不以此为限。在本实施例中，像素电极层170例 如为透明导电层，其包括金属氧化物，例如：铟锡氧化物、铟锌氧化物、铝锡 氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少 二者的堆叠层。然而，本发明不限于此，在其他实施例中，像素电极层170 也可为不透明/反射导电层，其包括金属、其它适当材料或其组合。

举例而言，在本实施例中，第一闸极G1与第二闸极G2可由第一导电层 M1(标示于图4)所形成，第一源极S1、第一汲极D1、第二源极S2与第二 汲极D2可由第二导电层M2(标示于图4)所形成，但本发明不以此为限。

在本实施例中，基于导电性的考量，第一导电层M1与第二导电层M2可 使用金属材料。然而，本发明不限于此，在其他实施例中，第一导电层M1与 第二导电层M2也可使用其他导电材料，例如：合金、金属材料的氮化物、金 属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠 层。在本实施例中，第一半导体图案SE1与第二半导体图案SE2可使用非晶 硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟镓锌氧化物、铟锡锌氧化物、或是其它合适的材料、或上述的 组合)、其它可适用的材料、含有掺杂物(dopant)于上述材料中、或上述的 组合。在本实施例中，绝缘层120可使用无机材料(例如：氧化硅、氮化硅、 氮氧化硅、或上述至少二种材料的堆叠层)、有机材料或上述的组合。

请同时参照图2及图4，第一导电层M1包括闸极线GL。闸极线GL与第 一闸极G1及第二闸极G2电性连接。举例而言，在本实施例中，第一闸极G1 与第二闸极G2可为闸极线GL的一部分(例如：闸极线GL的粗部)。然而， 本发明不限于此，在其他实施例中，第一闸极G1及/或第二闸极G2也可为由 闸极线GL向外延伸的分支或呈其他适当样态。在本实施例中，第一导电层 M1还包括第一导电线112与第二导电线114。闸极线GL、第一导电线112与 第二导电线114彼此分离，且闸极线GL与第一导电线112及第二导电线114 具有不同的延伸方向，但彼此不相交，例如闸极线GL沿x方向延伸而第一导 电线112与第二导电线114沿y方向延伸，其中x方向与y方向不同或者实质 垂直。换句话说，于基板1上的垂直投影中，第一导电线112与第二导电线 114中任一者设置于任两相邻的闸极线GL之间，且彼此不相交。于基板1上 的垂直投影中，闸极线GL位于第一像素电极172与第二像素电极174之间， 第一导电线112与第二导电线114分别位于第一像素电极172与第二像素电极 174的相对两侧。同一像素单元10的第一导电线112与第二导电线114于基 板1上的两个垂直投影分别位于闸极线GL于基板1上的垂直投影的不同侧。

举例而言，如图2所示，在本实施例中，以第一像素单元10-1为例，其 于基板1上的垂直投影中，第一导电线112可位于第二像素电极174的左侧且 位于闸极线GL的上侧。第二导电线114可位于第一像素电极172的右侧且位 于闸极线GL的下侧。简言之，在本实施例中，第一导电线112可位于所属像 素单元10的左上方，而第二导电线114可位于所属像素单元10的右下方。然 而，本发明不限于此，在其他实施例中，第一导电线112也可位于所属像素单 元10的左下方，而第二导电线114也可位于所属像素单元10的右上方，如图 1所绘示的第二列像素单元10。

请参照图2及图4，在本实施例中，第一导电层M1还可进一步包括第一 共用线CL1及第二共用线CL2。第一共用线CL1、第二共用线CL2、闸极线 GL、第一导电线112及第二导电线114彼此分离。在本实施例中，第一共用 线CL1及第二共用线CL2大致上与闸极线GL平行，且分别位于闸极线GL 的不同两侧，但本发明不以此为限。

请参照图2及图4，第二导电层M2包括第一电极线132及第二电极线134。 第一电极线132及第二电极线134彼此分离。第一电极线132于基板1上的垂 直投影及第二电极线134于基板1上的垂直投影分别位于第一像素电极172 及第二像素电极174于基板1上的垂直投影的不同侧。

举例而言，在本实施例中，于基板1上的垂直投影中，第一电极线132 可位于第一像素电极172(像素单元10)的左侧，部分的第一电极线132与闸极 线GL相交，部分的第一电极线132位于闸极线GL的下侧，第二电极线134 可位于第二像素电极174(像素单元10)的右侧，部分的第二电极线134与闸极 线GL相交，部分的第二电极线134位于闸极线GL的上侧。简言之，在本实 施例中，第一电极线132大致上可位于所属像素单元10的左下方，而第二电极线134可位于所属像素单元10的右上方。然而，本发明不限于此，在其他 实施例中，第一电极线132也可位于所属像素单元10的左上方，而第二导电 线114也可位于所属像素单元10的右下方，如图1所绘示的第二列像素单元 10。

请参照图2，在本实施例中，第二导电层M2还可进一步包括第一延伸部 136及第二延伸部138。第一延伸部136与第一汲极D1电性连接。第二延伸 部138与第二汲极D2电性连接。第二导电层M2的第一延伸部136在方向z(亦 即于基板1的垂直投影方向)上与第一导电层M1的第二共用线CL2重叠，以 形成第一储存电容Cst-1。第二导电层M2的第二延伸部138在方向z上与第 一导电层M1的第二共用线CL2重叠，以形成第二储存电容Cst-2，其中第一储存电容Cst-1与第二储存电容Cst-2彼此相邻，以提升像素单元的开口率。

请参照图2及图4，每一像素单元10包括绝缘层120(标示于图4)。绝 缘层120位于第一导电层M1上，第二导电层M2位于绝缘层120上。换言之， 绝缘层120位于第一导电层M1与第二导电层M2之间。绝缘层120具有彼此 分离的第一接触孔122与第二接触孔124。第一导电层M1的第一导电线112 与第二导电层M2的第一电极线132藉由第一接触孔122电性连接成第一数据 线DL1。第一导电层M1的第二导电线114与第二导电层M2的第二电极线134藉由第二接触孔124电性连接成第二数据线DL2。在本实施例中，第一接触孔 122于基板1上的垂直投影及第二接触孔124于基板1上的垂直投影可分别位 于闸极线GL于基板1上的垂直投影的不同侧，以节省像素单元10的布局

(layout)面积，但本发明不以此为限。

请参照图2，举例而言，在本实施例中，同一像素单元10的第一数据线 DL1及第二数据线DL2可分别与同一像素单元10的第一薄膜电晶体T1的第 一源极S1及第二薄膜电晶体T2的第二源极S2电性连接。第一数据线DL1 的第一电极线132与第一薄膜电晶体T1的第一源极S1连接，而第二数据线 DL1的第二电极线134连接与第二薄膜电晶体T2的第二源极S2连接。

请参照图1及图2，在本实施例中，像素结构100的多条闸极线GL可依 序被输入扫描讯号；某一列的多个像素单元10的一条闸极线GL被输入扫描 讯号时，该列的每个像素单元10的第一像素电极172及第二像素电极174可 同时接收来自其所对应的第一数据线DL1及第二数据线DL2的显示讯号。换 言之，在本实施例中，像素结构100的驱动方式可为两条数据线一条闸极线 (2D1G)的架构，但本发明不以此为限。

请参照图2及图4，像素结构100可选择性地包括彩色滤光层150(标于 图4)。举例而言，在本实施例中，彩色滤光层150覆盖第二导电层M2。彩 色滤光层150与第二导电层M2之间可选择性地设有绝缘层140(标于图4)。 彩色滤光层150、第一薄膜电晶体T1、第二薄膜电晶体T2、第一像素电极172、 第二像素电极174可配置于同一基板1上，而形成彩色滤光片在阵列上(color filter on array，COA)结构。然而，本发明不限于此，在其他实施例中，彩色 滤光层150也可配置于相对于基板1的另一基板(未绘示)上；或者，采用像 素结构100的显示面板无需显示彩色画面(例如：医疗用的显示X光影像的 显示面板)，像素结构100也可选择性地不包括彩色滤光层150。

请参照图2及图4，在本实施例中，彩色滤光层150包括第一颜色图案150G 与第二颜色图案150R。第一颜色图案150G与第二颜色图案150R分别位于相 邻的两个像素单元10上(例如：第一像素单元10-1与第二像素单元10-2上)。 举例而言，在本实施例中，第一颜色图案150G可为绿色滤光图案，第二颜色 图案150R可为红色滤光图案，但本发明不以此为限。

请参照图2及图4，在本实施例中，第一颜色图案150G与第二颜色图案 150R可以选择性地部分重叠，以形成交界152。于交界152上，部分第一颜 色图案150G与部分第二颜色图案150R相堆叠。于交界152外，第一颜色图 案150G与第二颜色图案150R不相堆叠。在本实施例中，相堆叠的部分第一 颜色图案150G及部分第二颜色图案150R(即交界152)可形成在方向y上延 伸的遮光条，以取代黑色矩阵(Black Matrix，BM)的纵向遮光部。藉此，像 素结构100的开口率能提升。

请参照图2，由于像素结构100采用2D1G的架构，于基板1上的垂直投 影中，同一列相邻的两个像素单元10之间设置有第一像素单元10-1的第一数 据线DL1以及第二像素单元10-2的第二数据线DL2，两数据线彼此相邻且以 实质平行不相交方式沿着与闸极线相交的方向y延伸。其中，第一像素单元 10-1的第一数据线DL1由第一导电线112与第一电极线132串接而成，而第 二像素单元10-2的第二数据线DL2由第二导电线114与第二电极线134串接 而成。举例而言，在本实施例中，第一颜色图案150G与第二颜色图案150R 的交界152于x方向上可与第一像素单元10-1的第一电极线132及第二像素 单元10-2的第二电极线134重叠，且与第一像素单元10-1的第一导电线112 及第二像素单元10-2的第二导电线114错开。换言之，第一颜色图案150G与 第二颜色图案150R的交界152于z方向上位于第一像素单元10-1的第一电极 线132及第二像素单元10-2的第二电极线134的上方。

请参照图2，在本实施例中，第一数据线DL1的第一电极线132具有第一 直线部132a以及与第一直线部132a连接的第一折线部132b，第二数据线DL2 的第二电极线134具有第二直线部134a以及与第二直线部134a连接的第二折 线部134b。第一像素单元10-1的第一电极线132的第一直线部132a与第二像 素单元10-2的第二电极线134的第二直线部134a在方向y上大致可对齐于同 一直线(亦或者指，第一像素单元10-1的第一电极线132的第一直线部132a 和第二像素单元10-2的第二电极线134的第二直线部134a的图形宽度中心可 重叠)，而第一像素单元10-1的第一折线部132b与第二像素单元10-2的第 二折线部134b则在y方向上相邻且实质平行设置。更进一步地说，第一像素 单元10-1的第一电极线132的第一直线部132a可与第二像素单元10-2的第二 电极线134的第二直线部134a在方向y上大致上可对齐，如前所述，并可大 致对齐于交界52。此外，在本实施例中，于基板1上的垂直投影中，部分交 界152位于第一像素单元10-1的第一电极线132的第一折线部132b与第二像 素单元10-2的第二电极线134的第二折线部134b之间。藉此，相邻两像素单 元10(例如：第一像素单元10-1与第二像素单元10-2)能更紧密地排列，进 而提升采用像素结构100的显示面板的开口率。

在本实施例中，在基板1上的垂直投影中，第二像素单元10-2的第二接 触孔124邻近于第一像素单元10-1的第一电极线132的第一折线部132b；第 一像素单元10-1的第一接触孔122邻近于第二像素单元10-2的第二电极线134 的第二折线部134b。简言之，每一像素单元10的第一数据线DL1的第一接触 孔122可设置在相邻像素单元10的第二数据线DL2的弯折处旁，每一像素单 元10的第二数据线DL2的第二接触孔124可设置在相邻像素单元10的第一 数据线DL1的弯折处旁，在此所述弯折处是指各电极线的直线部与折线部交 接处。藉此，相邻两像素单元10更紧密地排列，进而提升采用像素结构100 的显示面板的开口率。

在本实施例中，像素电极层170可配置于彩色滤光层150上。像素电极层 170与彩色滤光层150之间可选择性地设置绝缘层160，但本发明不以此为限。 第一像素电极172及第二像素电极174分别与第一薄膜电晶体T1及第二薄膜 电晶体T2电性连接。举例而言，在本实施例中，像素结构100还包括分别由 第一像素电极172及第二像素电极174延伸出的连接部172a及连接部174a； 彩色滤光层150具有开口150a；连接部172a及连接部174a填入彩色滤光层 150的开口150a，以分别藉由第一延伸部136及第二延伸部138与第一薄膜电 晶体T1的第一汲极D1及第二薄膜电晶体T2的第二汲极D2电性连接。如图 2所示，在本实施例中，彩色滤光层150的开口150a可选择性地设计为壕沟 状，例如第一像素单元10-1中，第一颜色图案150G于连接部172a及连接部 174a所在位置的下方(或第一储存电容Cst-1与第二储存电容Cst-2所在位置的 上方)断开；相似地，相邻的第二像素单元10-2中，第二颜色图案150R亦于 连接部172a及连接部174a所在位置的下方(或第一储存电容Cst-1与第二储存电容Cst-2所在位置的上方)断开，两相邻颜色图案的断开处相连形成所述壕沟 状，但本发明不限于此，在其他实施例中，彩色滤光层150的开口150a也选 择性地设计为其他型态(例如：小洞)，以下将于后续段落中配合其他图示举 例说明之。

请参照图2、图3及图4，值得注意的是，像素结构100另包括配置于基 板1上沿y方向延伸的辅助线176。辅助线176包括第一线段176a、第二线段 176b及第三线段176c。请参照图2及图3，于基板1上的垂直投影中，第一 线段176a位于第一像素单元10-1的第一导电线112及第二像素单元10-2的第 二电极线134之间。第二线段176b位于第一像素单元10-1的第一电极线132 及第二像素单元10-2的第二导电线114之间。第三线段176c电性连接于第一 线段176a与第二线段176b之间，且于基板1上的垂直投影中，第三线段176c 位于第一像素单元10-1的第一电极线132及第二像素单元10-2的第二电极线 134之间。特别是，第三线段176c的宽度中心轴C3位于第一线段176a的宽 度中心轴C1与第二线段176b的宽度中心轴C2之间。简言之，辅助线176可 为遮蔽相邻两像素单元10的第一数据线DL1与第二数据线DL2之间的间隙 的弯折线。

在本实施例中，辅助线176可具有一固定电位。举例而言，在本实施例中， 辅助线176可接地，但本发明不以此为限。辅助线176可视为位于相邻两像素 单元10之间的屏蔽电极。辅助线176能降低相邻两像素单元10的数据线(例 如：第一像素单元10-1的第一数据线DL1与第二像素单元10-2的第二数据线 DL2)上的电场所造成的影响，以减轻所述数据线与像素电极(例如：第一像 素电极172及/或第二像素电极174)、所述数据线与共用线(例如：第一共用 线CL1及/或第二共用线CL2)、或所述数据线与其他电极之间的讯号互相干 扰，进而辅助显示介质(例如：液晶)朝指定方向倾倒。藉此，使采用像素结 构100的显示面板可改善像素漏光及/或混色的现象。换言之，包括辅助线176 的像素结构100有助于提升显示面板的光学表现。在本实施例中，辅助线176 可选择性地以像素电极层170形成。如此一来，便不需为了形成辅助线176 而制作额外的光罩，以简化制程、降低成本。然而，本发明不限于此，在其他 实施例中，辅助线176可也选择性地以其他导电层形成。

请参照图2及图3，在本实施例中，辅助线176的第一线段176a具有第 一区段176a-1及第二区段176a-2，第一区段176a-1连接第三线段176c且较第 二区段176a-2靠近第一像素单元10-1的第一接触孔122，而第一区段176a-1 的线宽W1大于第二区段176a-2的线宽W2。辅助线176的第二线段176b具 有第三区段176b-1及第四区段176b-2，第三区段176b-1连接第三线段176c 且较第四区段176b-2靠近第二像素单元10-2的第二接触孔124，而第三区段 176b-1的线宽W3大于第四区段176b-2的线宽W4。简言之，辅助线176靠近 第一接触孔122及第二接触孔124的区域可设计得较其它区域宽，以避免采用 像素结构100的显示面板因第一接触孔122及第二接触孔124的设置而漏光。

请参照图2及图4，在本实施例中，像素结构100可进一步包括遮光图案 180。遮光图案180遮蔽第一像素电极172与第二像素电极174之间的区域， 例如包含闸极线GL、第一共用线CL1、第二共用线CL2、第一储存电容Cst-1、 第二储存电容Cst-2、第一薄膜电晶体T1及第二薄膜电晶体T2等所在的区域。 遮光图案180可不遮蔽第一像素单元10-1的第一导电线112与第二像素单元 10-2的第二电极线134之间的区域以及第一像素单元10-1的第一电极线132 与第二像素单元10-2的第二导电线114之间的区域。换言之，在本实施例中， 遮光图案180具有黑色矩阵的横向部，而可不具有黑色矩阵的纵向部。

请参照图2及图3，在本实施例中，未被遮光图案180遮蔽的第一像素单 元10-1的第一导电线112与第二像素单元10-2的第二电极线134之间的区域 可被辅助线176的第一线段176a遮蔽。未被遮光图案180遮蔽的第一像素单 元10-1的第一电极线132与第二像素单元10-2的第二导电线114之间的区域 可被辅助线176的第二线段176b遮蔽。利用辅助线176的第一线段176a与第 二线段176b的屏蔽作用，显示介质(例如：液晶)容易朝指定方向倾倒；藉 此，第一像素单元10-1的第一导电线112与第二像素单元10-2的第二电极线 134之间的区域以及第一像素单元10-1的第一电极线132与第二像素单元10-2 的第二导电线114之间的区域可不设置遮光图案180。换言之，辅助线176的 第一线段176a与第二线段176b可取代黑色矩阵的纵向部的功能。在本实施例 中，由于第一线段176a与第二线段176b可设计为透光的，因此，第一线段 176a与第二线段176b在降低漏光发生机率的同时，可使像素结构100的开口 率最佳化，进而提升采用像素结构100的显示面板的开口率。

另外，在本实施例中，辅助线176被遮光图案180遮蔽的区域(例如：大 部份第三线段176c)可具有多种线宽尺寸，其中最小的线宽W5小于辅助线 176未被遮光图案180遮蔽的另一区域(例如：第一线段176a的第二区176a-2 及/或第二线段176b的第四区176b-2)的线宽W2及/或W4。简言之，未被遮 光图案180遮蔽的部分辅助线176扮演黑色矩阵的纵向部的角色，被遮光图案 180遮蔽的另一部分的辅助线176不需扮演黑色矩阵的纵向部的角色，因此被 遮光图案180遮蔽的部分的辅助线176的线宽W5可设计得较小。

在本实施例中，遮光图案180、第一薄膜电晶体T1、第二薄膜电晶体T2、 第一像素电极172、第二像素电极174可配置于同一基板1上，而形成黑色矩 阵在阵列上(blackmatrix on array，BOA)结构。然而，本发明不限于此，在 其它实施例中，遮光图案180也可设置在相对于基板1的另一基板(未绘示) 上。在本实施例中，遮光图案180的材质例如为黑色树脂，但本发明不限于此， 在其他实施例中，遮光图案180的材质也可为黑色光阻或具遮光性的其他材 料。

图5为本发明另一实施例的像素结构的上视示意图。图6为图5的相邻两 像素单元的上视示意图。图7为根据图6的剖线B-B’所绘的像素结构的剖面 示意图。请参照图5至图7，本实施例的像素结构100A与前述的像素结构100 相似，因此相同或相似的元件以相同或相似的标号表示。以下主要说明像素结 构100A与像素结构100的差异处，两者相同或相似处可参照前述说明。

请参照图4及图5，像素结构100A与像素结构100的差异在于，像素结 构100A的同一像素单元10的第一薄膜电晶体T1与第二薄膜电晶体T2是电 性连接到同一条数据线(即第一数据线DL1或第二数据线DL2)。举例而言， 第一像素单元10-1的第一薄膜电晶体T1的第一源极S1与第二薄膜电晶体T2 的第二源极S2共用同一源极且电性连接到第二数据线DL2，相似地，与第一 像素单元10-1位于同一列的像素单元10(例如：第二像素单元10-2)的第一 薄膜电晶体T1的第一源极S1与第二薄膜电晶体T2的第二源极S2则是电性 连接到对应的第二数据线DL2；然而，位于第一像素单元10-1的下一列的像 素单元10-3、10-4，其第一薄膜电晶体T1的第一源极S1与第二薄膜电晶体 T2的第二源极S2则是电性连接到其所对应的第一数据线DL1。

请参照图5，在本实施例中，相邻两条闸极线GL可同时被输入扫描讯号； 某两列的多个像素单元10的两条闸极线GL被输入扫描讯号时，该两列的各 个像素单元10的像素电极(包括第一像素电极172与第二像素电极174)可 同时且各自接收来自于其所对应第一数据线DL1或第二数据线DL2的显示讯 号。换言之，以驱动方式而言，像素结构100A可为两条数据线半条闸极线 (2DhG)的架构，但本发明不以此为限。

此外，像素结构100A的第一薄膜电晶体T1与第二薄膜电晶体T2的型态 与像素结构100的第一薄膜电晶体T1与第二薄膜电晶体T2的型态也略有不 同。详言之，如图6所示，像素结构100A的第一薄膜电晶体T1的第一源极 S1与第二薄膜电晶体T2的第二源极S2是同一构件。换言之，像素结构100A 的第一薄膜电晶体T1与第二薄膜电晶体T2可共用同一个源极，但本发明不 以此为限。

另外，请参照图6及图7，像素结构100A的像素单元10还包括第三薄膜 电晶体T3。第三薄膜电晶体T3包括第三闸极G3、第三半导体图案SE3、第 三源极S3与第三汲极D3。第二导电层M2的第三源极S3可藉由填入绝缘层 120的第三接触孔126的第三延伸部139与第一导电层M1的第一共用线CL1 电性连接。第三薄膜电晶体T3的第三汲极D3与第二薄膜电晶体T2的第二汲 极D2电性连接。举例而言，在本实施例中，第三薄膜电晶体T3的第三汲极 D3与第二薄膜电晶体T2的第二汲极D2可为同一构件，但本发明不以此为限。 此外，在本实施例中，第一、二、三半导体图案SE1、SE2、SE3可为同一半 导体图案的三个区域，但本发明不以此为限。值得一提的是，藉由第三薄膜电 晶体T3，可使第一像素电极172与第二像素电极174所在的二区域可呈现不 同的亮度，进而改善色偏(color washout)的问题。像素结构100A具有与像 素结构100类似的功效与优点，于此便不再重述。

图8为本发明又一实施例的像素结构的上视示意图。图9为图8的相邻两 像素单元的上视示意图。图10为图9的像素电极层的上视示意图。图11为根 据图9的剖线C-C’所绘的像素结构的剖面示意图。请参照图9至图11，本实 施例的像素结构100B与前述的像素结构100A相似，因此相同或相似的元件 以相同或相似的标号表示。以下主要说明像素结构100B与像素结构100A的 差异处，两者相同或相似处可参照前述说明。

请参照图9，像素结构100B与像素结构100A的差异在于，像素结构100B 的各像素单元10中，第一汲极D1的第一延伸部136及第二汲极D2的第二延 伸部138是分别与第二共用线CL2及第一共用线CL1重叠，而不像像素结构 100A的第一延伸部136及第二延伸部138是与同一条共用线(例如：第二共 用线CL2)重叠。此外，像素结构100B的彩色滤光层150的开口150a是呈 多个小孔的型态，例如仅对应于各像素电极与各汲极连接的接触窗开口，而不 像像素结构100A的彩色滤光层150的开口150a是呈一条壕沟的型态。像素 结构100B具有与像素结构100类似的功效与优点，于此便不再重述。

综上所述，本发明一实施例的像素结构包括多个像素单元。每一像素单元 包括第一薄膜电晶体、与第一薄膜电晶体电性连接的第一像素电极、第二薄膜 电晶体、与第二薄膜电晶体电性连接的第二像素电极以及分别位于第一像素电 极与第二像素电极的相对两侧的第一数据线与第二数据线。第一数据线由第一 导电层的多条第一导电线与第二导电层的多条第一电极线电性连接而成。第二 数据线由第二导电层的多条第二导电线与第二导电层的多条第二电极线电性 连接而成。特别是，像素结构还包括位于相邻两像素单元的第一数据线与第二 数据线之间的辅助线。辅助线能降低相邻两像素单元的第一数据线与第二数据 线上的电场的影响，以减轻数据线与像素电极、数据线与共用电极或数据线与其他电极之间的讯号互相干扰，以辅助显示介质朝指定方向倾倒。藉此，使采 用像素结构的显示面板可改善像素漏光及/或混色等不良现象。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但 这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (20)

1.一种像素结构，其特征在于，包括：

一第一像素单元及一第二像素单元，配置于一基板上且彼此相邻，每一该像素单元包括：

一第一薄膜电晶体及一第二薄膜电晶体，配置于该基板上；

一第一像素电极及一第二像素电极，分别与该第一薄膜电晶体及该第二薄膜电晶体电性连接；

一第一导电层，包括：

一闸极线，与第一薄膜电晶体及该第二薄膜电晶体电性连接，其中该第一像素电极及该第二像素电极分别配置于该闸极线的相对两侧；以及

一第一导电线及一第二导电线，彼此分离，其中该第一导电线及该第二导电线分别位于该第一像素电极及该第二像素电极的相对两侧；以及

一绝缘层，位于该第一导电层上，且具有彼此分离的一第一接触孔与一第二接触孔；以及

一第二导电层，位于该第一导电层上方，该第二导电层包括：

一第一电极线及一第二电极线，彼此分离，其中该第一电极线及该第二电极线分别位于该第一像素电极与该第二像素电极相对两侧，且该第一导电线与该第一电极线藉由该第一接触孔电性连接成一第一数据线，该第二导电线与该第二电极线藉由该第二接触孔电性连接成一第二数据线，该闸极线与该第一数据线及该第二数据线具有不同的延伸方向；以及

一辅助线，配置于该基板上，位于相邻的该第一像素单元及该第二像素单元之间，其中，该辅助线为遮蔽该第一数据线与该第二数据线之间的间隙的线。

2.如权利要求1所述的像素结构，其特征在于，该第一电极线与该第二导电线分别位于该第一像素电极的相对两侧，该第二电极线与该第一导电线分别位于该第二像素电极的相对两侧。

3.如权利要求2所述的像素结构，其特征在于，该辅助线包括：

一第一线段，该第一线段位于该第一像素单元的该第一导电线及该第二像素单元的该第二电极线之间；

一第二线段，该第二线段位于该第一像素单元的该第一电极线及该第二像素单元的该第二导电线之间；以及

一第三线段，电性连接于该第一线段与该第二线段之间，其中该第三线段的宽度中心轴位于该第一线段的宽度中心轴与该第二线段的宽度中心轴之间。

4.如权利要求3所述的像素结构，其特征在于，该辅助线与该第一像素电极及该第二像素电极由同一膜层形成，且为透明导电材料。

5.如权利要求3所述的像素结构，其特征在于，该第一线段具有一第一区段及一第二区段，该第一区段连接该第三线段，而该第一区段的线宽大于该第二区段的线宽。

6.如权利要求4所述的像素结构，其特征在于，该第二线段具有一第三区段及一第四区段，该第三区段连接该第三线段，而该第三区段的线宽大于该第四区段的线宽。

7.如权利要求1所述的像素结构，其特征在于，更包括：

一遮光图案，与该闸极线重叠并具有相同的延伸方向，遮蔽该第一像素单元的该第一电极线与该第二像素单元的该第二电极线之间的区域，而不遮蔽该第一像素单元的该第一导电线与该第二像素单元的该第二电极线之间的区域以及该第一像素单元的该第一电极线与该第二像素单元的该第二导电线之间的区域。

8.如权利要求3所述的像素结构，其特征在于，该第一线段、第二线段以及第三线段分别具有一线宽，该第三线段的线宽小于该第一线段的线宽以及该第二线段的线宽。

9.如权利要求2所述的像素结构，其特征在于，该第一薄膜电晶体包括一第一闸极、一第一源极与一第一汲极，该第二薄膜电晶体包括一第二闸极、一第二源极与一第二汲极，该第一源极与该第一电极线连接，该第二源极与该第二电极线连接。

10.如权利要求2所述的像素结构，其特征在于，该第一薄膜电晶体包括一第一闸极、一第一源极与一第一汲极，该第二薄膜电晶体包括一第二闸极、一第二源极与一第二汲极，该第一源极及该第二源极与该第一电极线连接。

11.如权利要求10所述的像素结构，其特征在于，该第一源极及该第二源极为同一构件。

12.如权利要求10所述的像素结构，其特征在于，每一该像素单元更包括：

一第三薄膜电晶体，包括一第三闸极、一第三源极与一第三汲极；以及

一第一共用线，其中该第三源极与该第一共用线电性连接，而该第三汲极与该第二汲极电性连接。

13.如权利要求12所述的像素结构，其特征在于，该第三汲极与该第二汲极为同一构件。

14.如权利要求9或10所述的像素结构，其特征在于，每一该像素单元更包括：

一第二共用线；

一第一延伸部，与该第一汲极电性连接且与该第二共用电极线重叠，以构成一第一储存电容；以及

一第二延伸部，与该第二汲极电性连接且与该第二共用电极线重叠，以构成一第二储存电容。

15.如权利要求2所述的像素结构，其特征在于，该第一像素单元的该第一数据线与该第二像素单元的该第二数据线实质平行设置且彼此相邻。

16.如权利要求15所述的像素结构，其特征在于，该第一像素单元的该第一电极线具有一第一直线部以及与该第一直线部连接的一第一折线部，该第二像素单元的该第二电极线具有一第二直线部以及与该第二直线部连接的一第二折线部，该第一像素单元的该第一电极线的该第一直线部与该第二像素单元的该第二电极线的该第二直线部在与该闸极线交错的一方向上对齐。

17.如权利要求16所述的像素结构，其特征在于，更包括：

一彩色滤光层，覆盖该第二导电层，其中该彩色滤光层包括：

一第一颜色图案与一第二颜色图案，分别位于该第一像素单元与该第二像素单元上，其中该第一颜色图案与该第二颜色图案部分重叠以形成一交界，该交界位于该第一像素单元的该第一电极线及该第二像素单元的该第二电极线的上方且与该第一像素单元的该第一导电线及该第二像素单元的该第二导电线错开。

18.如权利要求17所述的像素结构，其特征在于，该第一像素单元的该第一电极线的该第一折线部与该第二像素单元的该第二电极线的第二折线部在与该闸极线平行的一方向上重叠，且与该闸极线交错，而部分的该交界于该基板上的垂直投影位于该第一像素单元的该第一电极线的该第一折线部于该基板上的垂直投影与该第二像素单元的该第二电极线的该第二折线部于该基板上的垂直投影之间。

19.如权利要求16所述的像素结构，其特征在于，该第一像素单元的该第一电极线的该第一折线部与该第二像素单元的该第二电极线的第二折线部在与该闸极线平行的一方向上重叠，且与该闸极线交错。

20.如权利要求1所述的像素结构，其特征在于，该第一接触孔于该基板上的垂直投影与该第二接触孔于该基板上的垂直投影分别位于该闸极线于该基板上的垂直投影的相对两侧。