CN105206219B - 主动元件阵列基板 - Google Patents
主动元件阵列基板 Download PDFInfo
- Publication number
- CN105206219B CN105206219B CN201510725318.0A CN201510725318A CN105206219B CN 105206219 B CN105206219 B CN 105206219B CN 201510725318 A CN201510725318 A CN 201510725318A CN 105206219 B CN105206219 B CN 105206219B
- Authority
- CN
- China
- Prior art keywords
- pattern layer
- semiconductor pattern
- layer
- electrically connected
- scan line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 278
- 230000000873 masking effect Effects 0.000 claims description 88
- 238000010408 sweeping Methods 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 30
- 230000004888 barrier function Effects 0.000 description 29
- 239000000463 material Substances 0.000 description 25
- 239000010408 film Substances 0.000 description 15
- 239000007769 metal material Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- -1 aluminium tin-oxide Chemical compound 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 241001062009 Indigofera Species 0.000 description 1
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 1
- FYQBHPUWNUUKIH-UHFFFAOYSA-N [Zn].[In].[Ge] Chemical compound [Zn].[In].[Ge] FYQBHPUWNUUKIH-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种主动元件阵列基板包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极与第一遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、第一半导体图案层、与第一数据线电性连接的第一源极以及第一漏极。第二主动元件包括与第一扫描线电性连接的第二栅极、第二半导体图案层、与第二数据线电性连接的第二源极以及第二漏极。第一遮蔽图案层与第一半导体图案层及第二半导体图案层重叠。第一遮蔽图案层与第二数据线重叠且不与第一数据线重叠。
Description
技术领域
本发明是有关于一种基板，且特别是有关于一种主动元件阵列基板。
背景技术
随着显示科技的日益进步，人们借着显示器的辅助可使生活更加便利，为求显示器轻、薄的特性，促使平面的显示面板(flat panel display，FPD)，成为目前的主流。一般而言，显示面板的像素结构至少包括主动元件以及与主动元件电性连接的像素电极。主动元件用来作为显示单元的开关元件。主动元件包括与扫描线电性连接的栅极、与栅极重叠设置的半导体图案层、与数据线以及半导体图案层一端电性连接的源极以及与半导体图案层另一端电性连接的漏极。为了减少主动元件的漏电，一般而言，像素结构更包括配置于半导体层下方的遮光图案层，以减少半导体层的受光量。
发明内容
本发明提供多种主动元件阵列基板，能改善串音(cross talk)现象。
本发明的一主动元件阵列基板，包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及第一遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。第一遮蔽图案层与第一半导体图案层以及第二半导体图案层重叠。第一遮蔽图案层与第二数据线重叠且不与第一数据线重叠。
本发明的另一主动元件阵列基板，包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。遮蔽图案层与第一半导体图案层重叠。第二半导体图案层不与任何遮蔽图案层重叠。
本发明的又一主动元件阵列基板，包括多个第一重复单元以及与第一重复单元搭配排列的多个第二重复单元。每一重复单元包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及第一遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。第一遮蔽图案层与第一半导体图案层以及第二半导体图案层重叠。第一遮蔽图案层与第二数据线重叠且不与第一数据线重叠。每一第二重复单元包括至少一扫描线、至少一数据线、与扫描线以及数据线电性连接的至少一主动元件、与至少一主动元件电性连接的至少一像素电极以及对应主动元件设置的至少一遮光图案层。
本发明的再一主动元件阵列基板，包括多个第一重复单元以及与第一重复单元搭配排列的多个第二重复单元。每一第一重复单元包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。遮蔽图案层与第一半导体图案层重叠。第二半导体图案层不与任何遮蔽图案层重叠。每一第二重复单元包括至少一扫描线、至少一数据线、与扫描线以及数据线电性连接的至少一主动元件、与至少一主动元件电性连接的至少一像素电极以及对应主动元件设置的至少一遮光图案层。
基于上述，在本发明一实施例的主动元件阵列基板中，第一遮蔽图案层同时与相邻的第一半导体图案层以及第二半导体图案层重叠。藉此，第二半导体图案层与第二遮蔽图案层之间的电容能够补偿第一半导体图案层与第一遮蔽图案层之间的电容与对第一像素电极位准的影响，进而改善串音问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为本发明一实施例的第一重复单元的上视示意图。
图2为根据图1的剖线A-A’及B-B’所绘的第一重复单元的剖面示意图。
图3为图1的第一重复单元100的等效电路示意图。
图4为本发明另一实施例的第一重复单元的上视示意图。
图5为本发明一实施例的主动元件阵列基板的上视示意图。
图6为本发明另一实施例的主动元件阵列基板的上视示意图。
图7为本发明又一实施例的主动元件阵列基板的上视示意图。
图8为本发明一实施例的第二重复单元的上视示意图。
图9为本发明再一实施例的主动元件阵列基板的上视示意图。
图10为本发明一实施例的主动元件阵列基板的上视示意图。
图11为本发明另一实施例的主动元件阵列基板的上视示意图。
图12为本发明又一实施例的第一重复单元的上视示意图。
图13为本发明另一实施例的主动元件阵列基板的上视示意图。
图14为本发明又一实施例的主动元件阵列基板的上视示意图。
图15为本发明再一实施例的第一重复单元的上视示意图。
图16为本发明一实施例的第一重复单元的上视示意图。
图17为本发明另一实施例的第一重复单元的上视示意图。
10、30：基底
100、100A、300、300A、300B、300C：第一重复单元
110、120、120A、210、310、320、310A、320A、320B、330：半导体图案层
110c、120c、310c、320c：中心部
112a、112b、122a、122b、212a、212b、312a、312b、322a、322b：通道区
113a、113b、115a、115b、123a、123b、125a、125b、213a、213b、215a、215b、313a、313b、315a、315b、323a、323b、325a、325b、332a、332b、333a、333b、335a、335b：浅掺杂区
114、124、214、314、324、334：连接区
116、126、216、316、326、336：源极区
118、128、218、318、328、338：漏极区
200：第二重复单元
1000、1000A～1000G：主动元件阵列基板
A-A’、B-B’：剖线
C1～C5、C1’～C5’：电容
CF1～CF3：滤光图案层
DL1、DL2、DL3、DL：数据线
D1、D2、D3、D：漏极
G1、G2、G3、G：栅极
G11、G12、G21、G22、G31、G32、g1、g2：栅极区
GI1、GI2、GI3、GI4：绝缘层
GI1a、GI1b、GI2a、GI2b、GI2c、GI2d、GI3a、GI3b、GI3c、GI3d：开口
PE1、PE2、PE3、PE：像素电极
S1、S2、S3、S：源极
SL1、SL：扫描线
SM1、SM2、SM3、SM：遮蔽图案层
T1、T2、T3、T：主动元件
x、y：方向
具体实施方式
遮光图案层的设置使得耦合电容过高，进而造成串音(cross talk)、负载过高等问题，且不利于显示面板的开口率。
图1为本发明一实施例的第一重复单元的上视示意图。图2为根据图1的剖线A-A’及B-B’所绘的第一重复单元的剖面示意图。请参照图1及图2，第一重复单元100搭载于基底10。基底10可为透光基板、或不透光/反光基板。透光基板的材质可为玻璃、石英、有机聚合物或其它可适用的材料。不透光/反光基板的材质可为导电材料、晶圆、陶瓷或其它可适用的材料。
每一第一重复单元100包括第一扫描线SL1(标示于图1)、第一数据线DL1(标示于图1)、第二数据线DL2(标示于图1)、第一主动元件T1、第一像素电极PE1、第二主动元件T2、第二像素电极PE2以及第一遮蔽图案层SM1。如图1所示，第一扫描线SL1与第一、二数据线DL1、DL2交错。举例而言，在本实施例中，第一、二数据线DL1、DL2可相平行，而第一扫描线SL1与第一数据线DL1可相垂直，但本发明不限于此，在其他实施例中，第一扫描线SL1与第一、二数据线DL1、DL2亦可以其他适当方式配置。第一、二数据线DL1、DL2；例如为依序且相邻设置，换句话说，第一、二数据线DL1、DL2之间例如为不设置与其他主动元件连接的数据线。基于导电性的考虑，第一扫描线SL1与第一、二数据线DL1、DL2一般是使用金属材料，但本发明不限于此，在其他实施例中，第一扫描线SL1与第一、二数据线DL1、DL2亦可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆栈层。
第一主动元件T1包括与第一扫描线SL1(标示于图1)电性连接的第一栅极G1、与第一栅极G1重叠设置的第一半导体图案层110、与第一半导体图案层110和第一数据线DL1电性连接的第一源极S1以及与第一半导体图案层110电性连接的第一漏极D1。第一像素电极PE1与第一主动元件T1的第一漏极D1电性连接。详言之，本实施例的主动元件阵列基板更包括绝缘层GI1(标示于图2)。绝缘层GI1覆盖第一漏极D1且具有暴露出第一漏极D1的开口GI1a。第一像素电极PE1配置于绝缘层GI1上，且填入绝缘层GI1的开口GI1a，以和第一漏极D1电性接触。绝缘层GI1可为单一膜层或由多个膜层堆栈而成。绝缘层GI1的材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅等)、有机材料或上述组合。第一像素电极PE1可为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。穿透式像素电极的材质包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、其它适当材料、或者是上述至少二者的堆栈层。反射式像素电极的材质可为具有高反射率的金属材料或其它适当材料。半穿透半反射式像素电极的材质可为穿透式像素电极的材质与反射式像素电极的材质的组合。
在本实施例中，第一主动元件T1可选择性地为双栅极薄膜晶体管(dual gatethin film transistor)。详言之，第一主动元件T1的第一栅极G1包括二栅极区G11、G12。二栅极区G11、G12可为对应第一扫描线SL1的不同二区域。第一半导体图案层110包括分别连接区114、源极区116与漏极区118、与二栅极区G11、G12重叠设置的二通道区112a、112b。通道区112a设置在源极区116与连接区114之间。连接区114设置在二通道区112a、112b之间。连接区114可为一重掺杂区，以降低二通道区112a、112b之间的阻值。通道区112b设置在连接区114与漏极区118之间。第一半导体图案层110包括更包括浅掺杂区113a、113b以及浅掺杂区115a、115b。浅掺杂区113a、113b位于源极区116与连接区114之间，且浅掺杂区113a、113b分别位于通道区112a的不同二侧。浅掺杂区115a、115b位于漏极区118与连接区114之间，且浅掺杂区115a、115b分别位于通道区112b的不同二侧。浅掺杂区113a、113b、115a、115b可抑制第一主动元件T1的漏电流。
请参照图1及图2，第一半导体图案层110的源极区116与第一源极S1电性连接。如图1所示，第一源极S1可为第一数据线DL1的一部分。如图2所示，主动元件阵列基板更包括绝缘层GI2。绝缘层GI2覆盖第一信道图案层110，而第一栅极G1配置于绝缘层GI2上。绝缘层GI2具有暴露出第一信道图案层110的源极区116的开口GI2a。主动元件阵列基板更包括绝缘层GI3。绝缘层GI3覆盖第一栅极G1且具有与开口GI2a连通的的开口GI3a。第一源极S1配置于绝缘层GI3上且填入开口GI2a、GI3a，以和第一半导体图案层110的源极区116电性接触。请参照图1及图2，第一半导体图案层110的漏极区118与第一漏极D1电性接触。如图1所示，第一漏极D1与第一、二数据线DL1、DL2分离且可选择性地属于同一膜层。如图2所示，绝缘层GI2、GI3更分别具有相连通的开口GI2b、GI3b。开口GI2b、GI3b暴露出第一半导体图案层110的漏极区118，第一漏极D1填入开口GI2b、GI3b而与第一半导体图案层110的漏极区118电性接触。绝缘层GI2、GI3可为单一膜层或由多个膜层堆栈而成。绝缘层GI2、GI3的材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅等)、有机材料或上述组合。在本实施例中，绝缘层GI2、GI3举例为双层膜层堆栈而成，但不以此为限。
类似地，第二主动元件T2包括与第一扫描线SL1(标示于图1)电性连接的第二栅极G2、与第二栅极G2重叠设置的第二半导体图案层120、与第二半导体图案层120和第二数据线DL2(标示于图1)电性连接的第二源极S2以及与第二半导体图案层120电性连接的第二漏极D2。第二像素电极PE2与第二主动元件T2的第二漏极D2电性连接。详言之，如图2所示，绝缘层GI1覆盖第二漏极D2且具有暴露出第二漏极D1的开口GI1b。第二像素电极PE2配置于绝缘层GI1上，且填入绝缘层GI1的开口GI1b，以和第二漏极D2电性接触。第二像素电极PE2可为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。穿透式像素电极的材质包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、其它适当材料、或者是上述至少二者的堆栈层。反射式像素电极的材质可为具有高反射率的金属材料或其它适当材料。半穿透半反射式像素电极的材质可为穿透式像素电极的材质与反射式像素电极的材质的组合。
在本实施例中，第二主动元件T2可选择性地为双栅极薄膜晶体管。详言之，第二主动元件T2的第二栅极G2包括二栅极区G21、G22。二栅极区G21、G22可为第一扫描线SL1的不同二区域。第二半导体图案层120包括连接区124、源极区126与漏极区128、分别与二栅极区G21、G22重叠设置的二通道区122a、122b。通道区122a设置在源极区126与连接区124之间。连接区124设置在二通道区122a、122b之间。连接区124可为一重掺杂区，以降低二通道区122a、122b之间的阻值。通道区122b设置在连接区124与漏极区128之间。第二半导体图案层120包括更包括浅掺杂区123a、123b以及浅掺杂区125a、125b。浅掺杂区123a、123b位于源极区126与连接区124之间，且浅掺杂区123a、123b分别位于通道区122a的不同二侧。浅掺杂区125a、125b位于漏极区128与连接区124之间，且浅掺杂区125a、125b分别位于通道区122b的不同二侧。浅掺杂区123a、123b、125a、125b可抑制第二主动元件T2的漏电流。
请参照图1及图2，第二半导体图案层120的源极区126与第二源极S2电性连接。如图1所示，第二源极S2可为第二数据线DL2的一部分。如图2所示，绝缘层GI2覆盖第二信道图案层120，而第二栅极G2配置于绝缘层GI2上。绝缘层GI2具有暴露出第二信道图案层120的源极区126的开口GI2c。绝缘层GI3覆盖第二栅极G2且具有与开口GI2c连通的开口GI3c。第二源极S2配置于绝缘层GI3上且填入开口GI2c、GI3c，以和第二半导体图案层120的源极区126电性接触。请参照图1及图2，第二半导体图案层120的漏极区128与第二漏极D2电性接触。如图1所示，第二漏极D2与第一、二数据线DL1、DL2分离且可选择性地属于同一膜层。如图2所示，绝缘层GI2、GI3更分别具有相连通的开口GI2d、GI3d。开口GI2d、GI3d暴露出第二半导体图案层120的漏极区128。第二漏极D2填入开口GI2d、GI3d而与第二半导体图案层120的漏极区128电性接触。
如图1所示，在本实施例中，第一、二半导体图案层110、120可选择性地均为U形半导体图案层。更详细地说，第一、二半导体图案层110、120可为开口分别朝向第一、二像素电极PE1、PE2的二个U形半导体图案层。第一半导体图案层110的两端位于第一扫描线SL1的同一侧，且第一半导体图案层110的中心部110c位于第一扫描线SL1的另一侧。第二半导体图案层120的两端位于第一扫描线SL1的同一侧，且第二半导体图案层120的中心部120c位于第一扫描线SL1的另一侧。需说明的是，上述第一、二半导体图案层110、120的形状仅是用以举例说明本发明，而非用以限制本发明。在其他实施例中，第一、二半导体图案层110、120亦可呈其他适当形状；此外，第一、二半导体图案层110、120的形状亦可不同。
请参照图1，第一遮蔽图案层SM1与第一半导体图案层110以及第二半导体图案层120重叠。第一遮蔽图案层SM1与第二数据线DL2重叠且不与第一数据线DL1重叠。换言之，第一半导体图案层110包括与第一数据线DL1不重叠的第一区域(例如：通道区112b、浅掺杂区115a、115b)，第二半导体图案层120包括与第二数据线DL2重叠的第二区域(例如：通道区122a、浅掺杂区123a、123b)，而第一遮蔽图案层SM1由所述第一区域下方连续地延伸至所述第二区域下方。请参照图1及图2，在本实施例中，第一重复单元100可进一步包括第二遮蔽图案层SM2以及第三遮蔽图案层SM3。第二遮蔽图案层SM2与第一遮蔽图案层SM1分离开来。第二遮蔽图案层SM2与第一数据线DL1重叠且不与第二数据线DL2重叠。第二遮蔽图案层SM2遮蔽第一半导体图案层110的信道区112a以及浅掺杂区113a、113b。第三遮蔽图案层SM3与第一遮蔽图案层SM1及第二遮蔽图案层SM分离开来。第三遮蔽图案层SM3与第二半导体图案层120重叠且不与第一数据线DL1以及第二数据线DL2重叠。第三遮蔽图案层SM2遮蔽第二半导体图案层120的信道区122b以及浅掺杂区125a、125b。
请参照图2，在本实施例中，第一遮蔽图案层SM1、第二遮蔽图案层SM2以及第三遮蔽图案层SM3可属于同一膜层。主动元件阵列基板100更包括绝缘层GI4。绝缘层GI4覆盖第一遮蔽图案层SM1、第二遮蔽图案层SM2以及第三遮蔽图案层SM3，而第一半导体图案层110与第二半导体图案层120配置于绝缘层GI4上。绝缘层GI4可为单一膜层或由多个膜层堆栈而成。绝缘层GI4的材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅等)、有机材料或上述组合。在本实施例中，绝缘层GI4举例为双层膜层堆栈而成，但不以此为限。第一遮蔽图案层SM1、第二遮蔽图案层SM2以及第三遮蔽图案层SM3的材质可为金属或其他的不透光材料。
图3为图1的第一重复单元100的等效电路示意图。请参照图1及图3，第一数据线DL1与第一半导体图案层110的浅掺杂区113b及部份的连接区114之间具有电容C1。第一半导体图案层110的浅掺杂区113a与第二遮蔽图案层SM2之间具有电容C2。第一半导体图案层110的浅掺杂区113b与第二遮蔽图案层SM2之间具有电容C3。第一半导体图案层110的浅掺杂区115b与第一遮蔽图案层SM1之间具有电容C4。第一半导体图案层110的浅掺杂区115a与第一遮蔽图案层SM1之间具有电容C5。第二数据线DL2与第一半导体图案层120的浅掺杂区123b以及部份连接区124之间具有电容C1’。第二半导体图案层120的浅掺杂区123a与第一遮蔽图案层SM1之间具有电容C2’。第二半导体图案层120的浅掺杂区123b与第一遮蔽图案层SM1之间具有电容C3’。第二半导体图案层120的浅掺杂区125b与第三遮蔽图案层SM3之间具有电容C4’。第二半导体图案层120的浅掺杂区125a与第三遮蔽图案层SM3之间具有电容C5’。值得一提的是，在本实施例中，当第一数据线DL1的极性与第二数据线DL2的极性不相同时(意即，输入第一数据线DL1的讯号为正极性而输入第二数据线DL2的讯号为负极性，或者输入第一数据线DL1的讯号为负极性而输入第二数据线DL2的讯号为正极性时)，电容C2’、C3’会补偿原本电容C4、C5对第一像素电极PE的位准的影响，进而改善采用第一重复单元100的显示面板的串音问题。
图4为本发明另一实施例的第一重复单元的上视示意图。图4的第一重复单元100A与图1的第一重复单元100类似，因此相同或相对应的构件以相同或相对应的标号表示。图4的第一重复单元100A与图1的第一重复单元100的主要差异在于：图4的第二半导体图案层120A的形状与图1的第二半导体图案层120的形状不同。以下主要就此差异处做说明，二者相同或相对应之处，还请依照图4中的标号参照前述说明。
请参照图4，第一重复单元100A包括第一扫描线SL1、第一数据线DL1、第二数据线DL2、第一主动元件T1、第一像素电极PE1、第二主动元件T2、第二像素电极PE2与第一遮蔽图案层SM1。第一主动元件T1包括与第一扫描线SL1电性连接的第一栅极G1、与第一栅极G1重叠设置的第一半导体图案层110、与第一半导体图案层110电性连接且与第一数据线DL电性连接的第一源极S1及与第一半导体图案层110电性连接的第一漏极D1。第一像素电极PE1与第一主动元件T1的第一漏极D1电性连接。第二主动元件T2包括与第一扫描线SL1电性连接的第二栅极G2、与第二栅极G2重叠设置的第二半导体图案层120A、与第二半导体图案层120A电性连接且与第二数据线DL2电性连接的第二源极S2以及与第二半导体图案层120A电性连接的第二漏极D2。第二像素电极PE2与第二主动元件T1的第二漏极D2电性连接。第一遮蔽图案层SM1与第一半导体图案层110以及第二半导体图案层120A重叠。第一遮蔽图案层SM1与第二数据线DL2重叠且不与第一数据线DL1重叠。
在图4的实施例中，第一半导体图案层110可选择性地为U形半导体图案层。第一半导体图案层110的两端位于第一扫描线SL1的一侧，且第一半导体图案层110的中心部110c位于第一扫描线SL1的另一侧。与第一重复单元100不同的是，第一重复单元100A的第二半导体图案层120A为L形半导体图案层，而非U形半导体图案层。第二半导体图案层120A的一端位于第一扫描线SL1的一侧，且第二半导体图案层120A的另一端位于第一扫描线SL1的另一侧。第一重复单元100A具有与第一重复单元100类似的功效及优点，于此便不再重述。
图5为本发明一实施例的主动元件阵列基板的上视示意图。主动元件阵列基板1000包括基底10以及阵列排列在基底10上的多个第一重复单元100。关于第一重复单元100的结构，请参照图1、图2、图3及对应的说明。图6为本发明另一实施例的主动元件阵列基板的上视示意图。主动元件阵列基板1000A包括基底10以及阵列排列在基底10上的多个第一重复单元100A。关于第一重复单元100A的结构，请参照图4及对应的说明。图7为本发明又一实施例的主动元件阵列基板的上视示意图。主动元件阵列基板1000B包括基底10、配置在基底10上的多个第一重复单元100以及配置在基底10上的多个第一重复单元100A，其中多个第一重复单元100、100A搭配排成一阵列。举例而言，在图7的实施例中，多个第一重复单元100与多个第一重复单元100A可在行方向y及列方向x上交替排列。然而，本发明不限于此，在其他实施例中，第一重复单元100与第一重复单元100A亦可以其他适当方式排列。
图8为本发明一实施例的第二重复单元的上视示意图。请参照图8，第二重复单元200包括至少一扫描线SL、至少一数据线DL、与扫描线SL以及数据线DL电性连接的至少一主动元件T、与至少一主动元件T电性连接的至少一像素电极PE以及对应主动元件T设置的至少一遮光图案层SM。
主动元件T包括与扫描线SL电性连接的栅极G、与栅极G重叠设置的半导体图案层210、与半导体图案层210和数据线DL电性连接的源极S以及与半导体图案层210电性连接的漏极D。像素电极PE与主动元件T的漏极D电性连接。在图8的实施例中，主动元件T可选择性地为双栅极薄膜晶体管。详言的，主动元件T的栅极G包括二栅极区g1、g2。二栅极区g1、g2可为扫描线SL的不同二区域。第一半导体图案层210包括连接区214、源极区216与漏极区218、分别与二栅极区g1、g2重叠设置的二通道区212a、212b。通道区212a设置在源极区216与连接区214之间。连接区214设置在二通道区212a、212b之间。连接区214可为一重掺杂区。通道区212b设置在连接区214与漏极区218之间。半导体图案层210包括更包括浅掺杂区213a、213b以及浅掺杂区215a、215b。浅掺杂区213a、213b位于源极区216与连接区214之间，且浅掺杂区213a、213b分别位于通道区212a的不同二侧。浅掺杂区215a、215b位于漏极区218与连接区214之间，且浅掺杂区215a、215b分别位于通道区212b的不同二侧。半导体图案层210的源极区216与源极S电性连接。源极S可为数据线DL的一部分。半导体图案层210的漏极区218与漏极D电性连接。遮光图案层SM由信道区212a下方连续地延伸至通道区212b下方，并遮蔽浅掺杂区213a、213b、215a、215b。多个第二重复单元200可排列成主动元件阵列基板，亦可与前述的第一重复单元100、100A的至少一者搭配排列成主动元件阵列基板，以下以图9、图10、图11为例说明之。
图9为本发明再一实施例的主动元件阵列基板的上视示意图。主动元件阵列基板1000C包括基底10、配置在基底10上的多个第一重复单元100以及配置在基底10上的多个第二重复单元200，其中第一重复单元100与第二重复单元200搭配排成一阵列。举例而言，在图9的实施例中，多个第一重复单元100与多个第二重复单元200可在行方向y及列方向x上交替排列。然而，本发明不限于此，在其他实施例中，第一重复单元100与第二重复单元200亦可以其他适当方式排列。
图10为本发明一实施例的主动元件阵列基板的上视示意图。主动元件阵列基板1000D包括基底10、配置在基底10上的多个第一重复单元100A以及配置在基底10上的多个第二重复单元200，其中第一重复单元100A与第二重复单元200搭配排成一阵列。举例而言，在图10的实施例中，多个第一重复单元100A与多个第二重复单元200可在行方向y及列方向x上交替排列。然而，本发明不限于此，在其他实施例中，第一重复单元100A与第二重复单元200亦可以其他适当方式排列。
图11为本发明另一实施例的主动元件阵列基板的上视示意图。主动元件阵列基板1000E包括基底10、配置在基底10上的多个第一重复单元100、多个第一重复单元100A以及配置在基底10上的多个第二重复单元200，其中第一重复单元100、100A与第二重复单元200搭配排成一阵列。举例而言，在图11的实施例中，多个第一重复单元100可排在第n列，多个第一重复单元100A可排在第(n+1)列，而多个第二重复单元200可排在第(n+2)列，其中n为大于或等于1的正整数。然而，本发明不限于此，在其他实施例中，第一重复单元100、第一重复单元100A与第二重复单元200亦可以其他适当方式排列。
图12为本发明又一实施例的第一重复单元的上视示意图。请参照图12，第一重复单元300包括第一扫描线SL1、第一数据线DL1、第二数据线DL2、第一主动元件T1、第一像素电极PE1、第二主动元件T2、第二像素电极PE2以及遮蔽图案层SM。第一扫描线SL1与第一、二数据线DL1、DL2交错。举例而言，在本实施例中，第一、二数据线DL1、DL2可相平行，而第一扫描线SL1与第一数据线DL1可相垂直，但本发明不限于此，在其他实施例中，第一扫描线SL1与第一、二数据线DL1、DL2亦可以其他适当方式配置。基于导电性的考虑，第一扫描线SL1与第一、二数据线DL1、DL2一般是使用金属材料，但本发明不限于此，在其他实施例中，第一扫描线SL1与第一、二数据线DL1、DL2亦可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆栈层。
第一主动元件T1包括与第一扫描线SL1电性连接的第一栅极G1、与第一栅极G1重叠设置的第一半导体图案层310、与第一半导体图案层310电性连接且与第一数据线DL1电性连接的第一源极S1、以及与第一半导体图案层310电性连接的第一漏极D1。第一像素电极PE1与第一主动元件T1的第一漏极D1电性连接。在本实施例中，第一主动元件T1可选择性地为双栅极薄膜晶体管(dual gate thin film transistor)。详言之，第一主动元件T1的第一栅极G1包括二栅极区G11、G12。二栅极区G11、G12可为第一扫描线SL1的不同二区域。第一半导体图案层310包括分别与二栅极区G11、G12重叠设置的二通道区312a、312b、连接区314、源极区316与漏极区318。通道区312a设置在源极区316与连接区314之间。连接区314设置在二通道区312a、312b之间。连接区314可为一重掺杂区，以降低二通道区312a、312b之间的阻值。通道区312b设置在连接区314与漏极区318之间。第一半导体图案层310更包括浅掺杂区313a、313b以及浅掺杂区315a、315b。浅掺杂区313a、313b位于源极区316与连接区314之间，且浅掺杂区313a、313b分别位于通道区312a的不同二侧。浅掺杂区315a、315b位于漏极区318与连接区314之间，且浅掺杂区315a、315b分别位于通道区312b的不同二侧。浅掺杂区313a、313b、315a、315b可抑制第一主动元件T1的漏电流。
类似地，第二主动元件T2包括与第一扫描线SL1电性连接的第二栅极G2、与第二栅极G2重叠设置的第二半导体图案层320、与第二半导体图案层320电性连接且与第二数据线DL2电性连接的第二源极S2以及与第二半导体图案层320电性连接的第二漏极D2。第二像素电极PE2与第二主动元件T2的第二漏极D2电性连接。在本实施例中，第二主动元件T2可选择性地为双栅极薄膜晶体管。详言之，第二主动元件T2的第二栅极G2包括二栅极区G21、G22。二栅极区G21、G22可为第一扫描线SL1的不同二区域。第二半导体图案层320包括连接区324、源极区326与漏极区328、分别与二栅极区G21、G22重叠设置的二通道区322a、322b。通道区322a设置在源极区326与连接区324之间。连接区324设置在二通道区322a、322b之间。连接区324可为一重掺杂区，以降低二通道区322a、322b之间的阻值。通道区322b设置在连接区324与漏极区328之间。第二半导体图案层320更包括浅掺杂区323a、323b以及浅掺杂区325a、325b。浅掺杂区323a、323b位于源极区326与连接区324之间，且浅掺杂区323a、323b分别位于通道区322a的不同二侧。浅掺杂区325a、325b位于漏极区328与连接区324之间，且浅掺杂区325a、325b分别位于通道区322b的不同二侧。浅掺杂区323a、323b、325a、325b可抑制第二主动元件T2的漏电流。
在本实施例中，第一半导体图案层310与第二半导体图案层320可选择性地均为U形半导体图案层。更详细地说，第一、二半导体图案层310、320可为开口分别朝向第一、二像素电极PE1、PE2的二个U形半导体图案层。第一半导体图案层310的两端可位于第一扫描线SL1的一侧，且第一半导体图案层310的中心部310c位于第一扫描线SL1的另一侧。第二半导体图案层320的两端可位于第一扫描线SL1的一侧，且第二半导体图案层320的中心部320c位于第一扫描线SL1的另一侧。需说明的是，上述第一、二半导体图案层310、320的形状仅是用以举例说明本发明，而非用以限制本发明。在其他实施例中，第一、二半导体图案层310、320亦可呈其他适当形状；此外，第一、二半导体图案层310、320的形状亦可不同。
值得注意的是，遮蔽图案层SM与第一半导体图案层310重叠，而第二半导体图案层320不与任何遮蔽图案层重叠，亦即第二半导体图案层320与基底10之间不具有任何遮蔽图案层与第二半导体图案层320重叠。由于第二像素结构(即第二主动元件T2与第二像素电极PE2)不具有任何遮蔽图案层，因此第二像素结构与第一像素结构(即第一主动元件T1、第一像素电极PE1与遮蔽图案层SM)之间的耦合电容量小，而有助于降低采用第一重复单元300的显示面板的负载(loading)，同时也可提升所述显示面板的开口率(Aperture Ratio)。
本实施例的第一重复单元300更包括对应第一像素电极PE1设置的第一颜色滤光图案层CF1以及对应第二像素电极PE2设置的第二颜色滤光图案层CF2。在本实施例中，第一颜色滤光图案层CF1可与第一像素电极PE1设置在同一基底上，第二颜色滤光图案层CF2可与第二像素电极PE2设置在同一基底上，进而构成一彩色滤光片在阵列(color filter onarray，COA)上的结构。然而，本发明不限于此，在其他实施例中，第一、二颜色滤光图案层CF1、CF2亦可设置在对向于所述基底的另一基底上。
在本实施例中，对应第一像素电极PE1的第一颜色滤光图案层CF1可选择性地为红色或绿色滤光图案层，而对应第二像素电极PE1的第二颜色滤光图案层CF2可选择性地为蓝色滤光图案层。换言之，开口率较高的第二像素结构(即第二主动元件T2与第二像素电极PE2)是对应蓝色滤光图案层，而开口率较低的第一像素结构(即第一主动元件T1、第二像素电极PE1与遮光图案层SM)是对应红色或绿色滤光图案层。由于人眼对红光及绿光比对蓝光来地敏感，意即，以相同强度的红光(或绿光)与蓝光而言，人眼感受到红光(或绿光)的亮度较高而感受到的蓝光亮度较低，因此将开口率较高的第二像素结构搭配上人眼敏感度较低的蓝色滤光图案层、将开口率较低的第一像素结构搭配上人眼敏感度较低的红色(或绿光)滤光图案层时，有助于采用第一重复单元300的显示面板的演色性。
图13为本发明另一实施例的主动元件阵列基板的上视示意图。请参照图13，主动元件阵列基板1000F包括基底30以及阵列排列在基底30上的多个第一重复单元300。基底30的可适用的材质可参照前述基底10的可适用的材质。关于第一重复单元300的结构，请参照图12及对应的说明。图14为本发明又一实施例的主动元件阵列基板的上视示意图。主动元件阵列基板1000G包括基底30、配置在基底30上的多个第一重复单元300以及配置在基底10上的多个第二重复单元200。关于第二重复单元200的结构，请参照图8及对应的说明。第一重复单元300与个第二重复单元200搭配排成一阵列。举例而言，在图14实施例中，多个第一重复单元300与多个第二重复单元200可在行方向y及列方向x上交替排列。然而，本发明不限于此，在其他实施例中，第一重复单元300与第二重复单元200亦可以其他适当方式排列。主动元件阵列基板1000F、1000G均具有前述的负载低与开口率高的优点。
图15为本发明再一实施例的第一重复单元的上视示意图。图15的第一重复单元300A与图12的第一重复单元300类似，因此以相同或相对应的标号表示相同或相对应的构件。图15的第一重复单元300A与图12的第一重复单元300的主要差异在于：第一重复单元300A的第一、二半导体图案层310A、320A的形状与第二重复单元300的第一、二半导体图案层310、320的形状不同。以下主要就此差异做说明，二者相同之处还请依照图15中的标号对应地参照前述说明，于此便不再重述。
请参照图15，第一重复单元300A包括第一扫描线SL1、第一数据线DL1、第二数据线DL2、第一主动元件T1、第一像素电极PE1、第二主动元件T2、第二像素电极PE2以及遮蔽图案层SM。第一主动元件T1包括与第一扫描线SL1电性连接的第一栅极G1、与第一栅极G1重叠设置的第一半导体图案层310A、与第一半导体图案层310A电性连接且与第一数据线SL1电性连接的第一源极S1以及与第一半导体图案层310A电性连接的第一漏极D1。第一像素电极PE1与第一主动元件T1的第一漏极D1电性连接。第二主动元件T2包括与第一扫描线SL1电性连接的第二栅极G2、与第二栅极G2重叠设置的第二半导体图案层320A、与第二半导体图案层320A电性连接且与第二数据线DL2电性连接的第二源极S2、以及与第二半导体图案层320A电性连接的第二漏极D2。第二像素电极PE2与第二主动元件T2的第二漏极D2电性连接。遮蔽图案层SM与第一半导体图案层310A重叠。第二半导体图案层320A不与任何遮蔽图案层SM重叠，亦即第二半导体图案层320A与基底10之间不具有任何遮蔽图案层与第二半导体图案层320A重叠。
与图12的第一重复单元300不同的是，第一重复单元300A的第一、二半导体图案层310A、320A可选择性地均为L形半导体图案层。更进一步地说，第一半导体图案层310A的一端位于第一扫描线SL1的一侧，且第一半导体图案层310A的另一端位于第一扫描线SL1的另一侧。第二半导体图案层320A的一端位于第一扫描线SL1的一侧，且第二半导体图案层320A的另一端位于第一扫描线SL的另一侧。
图15的第一重复单元300A可用以取代前述的图13、图14的主动元件阵列基板1000F、1000G中的第一重复单元300，而构成各式的主动元件阵列基板，于此便不再重复绘示。此外，当第一重复单元300A取代前述的图14的第一重复单元300而与第二重复单元200搭配排列成时，第二重复单元200(如图8所示)更可包括与其像素电极PE对应的滤光图案层(未绘示)，而与像素电极PE对应的滤光图案层的颜色可依实际需求而定。以第一重复单元300A构成的所述各式主动元件阵列基板具有与主动元件阵列基板1000F类似的功效与优点，于此亦不再重述。
图16为本发明一实施例的第一重复单元的上视示意图。图16的第一重复单元300B与图12的第一重复单元300类似，因此以相同或相对应的标号表示相同或相对应的构件。图16的第一重复单元300B与图12的第一重复单元300的主要差异在于：第一重复单元300B的第二半导体图案层320B的形状与第二重复单元300的第二半导体图案层320的形状不同。以下主要就此差异做说明，二者相同之处还请依照图16中的标号对应地参照前述说明，于此便不再重述。
请参照图16，第一重复单元300B包括第一扫描线SL1、第一数据线DL1、第二数据线DL2、第一主动元件T1、第一像素电极PE1、第二主动元件T2、第二像素电极PE2以及遮蔽图案层SM。第一主动元件T1包括与第一扫描线SL1电性连接的第一栅极G1、与第一栅极G1重叠设置的第一半导体图案层310、与第一半导体图案层310电性连接且与第一数据线SL1电性连接的第一源极S1以及与第一半导体图案层310电性连接的第一漏极D1。第一像素电极PE1与第一主动元件T1的第一漏极D1电性连接。第二主动元件T2包括与第一扫描线SL1电性连接的第二栅极G2、与第二栅极G2重叠设置的第二半导体图案层320B、与第二半导体图案层320B电性连接且与第二数据线DL2电性连接的第二源极S2以及与第二半导体图案层320B电性连接的第二漏极D2。第二像素电极PE2与第二主动元件T2的第二漏极D2电性连接。遮蔽图案层SM与第一半导体图案层310重叠。第二半导体图案层320B不与任何遮蔽图案层SM重叠，亦即第二半导体图案层320B与基底10之间不具有任何遮蔽图案层与第二半导体图案层320B重叠。
与图12的第一重复单元300不同的是，第一重复单元300B的第一、二半导体图案层310、320B的形状可选择性地不相同。举例而言，第一半导体图案层310可为U形半导体图案层，而第二半导体图案层320B可为L形半导体图案层。更进一步地说，第一半导体图案层310的两端可位于第一扫描线SL1的一侧，且第一半导体图案层310的中心部310c位于第一扫描线SL1的另一侧，且第二半导体图案层320B的一端位于第一扫描线SL1的一侧，且第二半导体图案层320B的另一端位于第一扫描线SL1的另一侧。然而，本发明不限于此，在本发明另一实施例中，第一半导体图案层310亦可为L形半导体图案层，而第二半导体图案层320B亦可为U形半导体图案层。此外，本发明亦不限制第一、二半导体图案层310、320B必需为L形或U形，第一、二半导体图案层310、320B亦可为其他适当形状。
图16的第一重复单元300B可用以取代前述图13、图14的主动元件阵列基板1000F、1000G中的第一重复单元300，而构成各式的主动元件阵列基板，于此便不再重复绘示。此外，当第一重复单元300B取代前述的图14的第一重复单元300而与第二重复单元200搭配排列成时，第二重复单元200(如图8所示)更可包括与其像素电极PE对应的滤光图案层(未绘示)，而与像素电极PE对应的滤光图案层的颜色可依实际需求而定。以第一重复单元300B构成的所述各式主动元件阵列基板具有与主动元件阵列基板1000F类似的功效与优点，于此亦不再重述。
图17为本发明另一实施例的第一重复单元的上视示意图。图17的第一重复单元300C与图12的第一重复单元300类似，因此相同或相对应的构件，以相同或相对应的标号表示。图17的第一重复单元300C与图12的第一重复单元300的主要差异在于：第一重复单元300C更包括第三数据线DL3、第三主动元件T3以及第三像素电极PE3。以下主要就此差异做说明，二者相同之处还请依照图17的标号对应地参照前述说明，于此便不再重述。
请参照图17，第一重复单元300C包括第一扫描线SL1、第一数据线DL1、第二数据线DL2、第一主动元件T1、第一像素电极PE1、第二主动元件T2、第二像素电极PE2以及遮蔽图案层SM。第一主动元件T1包括与第一扫描线SL1电性连接的第一栅极G1、与第一栅极G1重叠设置的第一半导体图案层310、与第一半导体图案层310电性连接且与第一数据线SL1电性连接的第一源极S1以及与第一半导体图案层310电性连接的第一漏极D1。第一像素电极PE1与第一主动元件T1的第一漏极D1电性连接。第二主动元件T2包括与第一扫描线SL1电性连接的第二栅极G2、与第二栅极G2重叠设置的第二半导体图案层320、与第二半导体图案层320电性连接且与第二数据线DL2电性连接的第二源极S2以及与第二半导体图案层320电性连接的第二漏极D2。第二像素电极PE2与第二主动元件T2的第二漏极D2电性连接。遮蔽图案层SM与第一半导体图案层310重叠。第二半导体图案层320不与任何遮蔽图案层重叠，亦即第二半导体图案层320与基底10之间不具有任何遮蔽图案层与第二半导体图案层320重叠。
与图12的第一重复单元300不同的是，第一重复单元300C更包括第三数据线DL3、第三主动元件T3以及第三像素电极PE3。第三主动元件T3包括与第一扫描线SL1电性连接的第三栅极G3、与第三栅极G3重叠设置的第三半导体图案层330、与第三半导体图案层330和第三数据线DL3电性连接的第三源极S3以及与第三半导体图案层330电性连接的第三漏极D3。第三像素电极PE3与第三主动元件T3的第三漏极D3电性连接。特别是，第三半导体图案层330不与任何遮蔽图案层重叠，亦即第三半导体图案层330与基底10之间不具有任何遮蔽图案层与第三半导体图案层330重叠。
在本实施例中，第一主动元件T3可选择性地为双栅极薄膜晶体管。详言之，第一主动元件T3的第一栅极G3包括二栅极区G31、G32。二栅极区G31、G32可为第一扫描线SL1的不同二区域。第三半导体图案层330包括连接区334、源极区336与漏极区338、分别与二栅极区G31、G32重叠设置的二通道区332a、332b。通道区332a设置在源极区336与连接区334之间。连接区334设置在二通道区332a、332b之间。连接区334可为一重掺杂区，以降低二通道区332a、332b之间的阻值。通道区332b设置在连接区334与漏极区338之间。第三半导体图案层330包括更包括浅掺杂区333a、333b以及浅掺杂区335a、335b。浅掺杂区333a、333b位于源极区336与连接区334之间，且浅掺杂区333a、333b分别位于通道区332a的不同二侧。浅掺杂区335a、335b位于漏极区338与连接区334之间，且浅掺杂区335a、335b分别位于通道区332b的不同二侧。浅掺杂区333a、333b、335a、335b可抑制第三主动元件T3的漏电流。此外，第一重复单元300C更包括与第三像素电极PE3对应设置的第二颜色滤光图案层CF3。若第二颜色滤光图案层CF2可选择性地为蓝色滤光图案层，则第一颜色滤光图案层CF1可为红色或绿色滤光图案层之一，而第三颜色滤光图案层CF3可为红色或绿色滤光图案层之另一，但本发明不以此为限。
图17的第一重复单元300C可用以取代前述图13、图14的主动元件阵列基板1000F、1000G中的第一重复单元300，而构成各式的主动元件阵列基板，于此便不再重复绘示。此外，当第一重复单元300C取代前述的图14的第一重复单元3001而并与第二重复单元200搭配排列时，第二重复单元200(如图8所示)更可包括与其像素电极PE对应的滤光图案层(未绘示)，而与像素电极PE对应的滤光图案层的颜色可依实际需求而定。以第一重复单元300C构成的所述各式主动元件阵列基板具有与主动元件阵列基板1000F类似的功效与优点，于此亦不再重述。
综上所述，在本发明一实施例的主动元件阵列基板中，第一遮蔽图案层同时与相邻的第一半导体图案层以及第二半导体图案层重叠。藉此，第二半导体图案层与第二遮蔽图案层之间的电容能够补偿第一半导体图案层与第一遮蔽图案层之间的电容与对第一像素电极位准的影响，进而改善串音问题。
在本发明另一实施例的主动元件阵列基板中，遮蔽图案层与第一半导体图案层重叠，而第二半导体图案层不与任何遮蔽图案层重叠。由于包括第二主动元件及第二像素电极的第二像素结构不具有任何遮蔽图案层，因此第二像素结构与包括第一主动元件、第一像素电极和遮蔽图案层的第一像素结构之间的耦合电容量小，而有助于降低显示面板的负载，并可同时提升显示面板的开口率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求保护范围所界定者为准。
Claims (16)
1.一种主动元件阵列基板，包括：
一第一扫描线；
一第一数据线以及一第二数据线；
一第一主动元件，包括：
一第一栅极，与该第一扫描线电性连接；
一第一半导体图案层，与该第一栅极重叠设置；以及
一第一源极以及一第一漏极，与该第一半导体图案层电性连接，且该第一源极与该第一数据线电性连接；
一第一像素电极，与该第一主动元件的该第一漏极电性连接；
一第二主动元件，包括：
一第二栅极，与该第一扫描线电性连接；
一第二半导体图案层，与该第二栅极重叠设置；以及
一第二源极以及一第二漏极，与该第二半导体图案层电性连接，且该第二源极与该第二数据线电性连接；
一第二像素电极，与该第二主动元件的该第二漏极电性连接；以及
一第一遮蔽图案层，与该第一半导体图案层以及该第二半导体图案层重叠，其中该第一遮蔽图案层与该第二数据线重叠且不与该第一数据线重叠。
2.如权利要求1所述的主动元件阵列基板，其特征在于，更包括：
一第二遮蔽图案层，与该第一遮蔽图案层分离开来，其中该第二遮蔽图案层与该第一数据线重叠且不与该第二数据线重叠；以及
一第三遮蔽图案层，与该第一遮蔽图案层及该第二遮蔽图案层分离开来，其中该第三遮蔽图案层与该第二半导体图案层重叠且不与该第一数据线以及该第二数据线重叠。
3.如权利要求1所述的主动元件阵列基板，其特征在于，该第一数据线的极性与该第二数据线的极性不相同。
4.如权利要求3所述的主动元件阵列基板，其特征在于，该第一遮蔽图案层与该第一半导体图案层之间具有一第一电容，而该第一遮蔽图案层与该第二半导体图案层之间具有一第二电容。
5.如权利要求1所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一第一U形半导体图案层，该第一U形半导体图案层的两端位于该第一扫描线的一侧，且该第一U形半导体图案层的一中心部位于该第一扫描线的另一侧，而该第二半导体图案层为一第二U形半导体图案层，该第二U形半导体图案层的两端位于该第一扫描线的一侧，且该第二U形半导体图案层的一中心部位于该第一扫描线的另一侧。
6.如权利要求5所述的主动元件阵列基板，其特征在于，该第一主动元件以及该第二主动元件分别为一双栅极薄膜晶体管。
7.如权利要求1所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一U形半导体图案层，该U形半导体图案层的两端位于该第一扫描线的一侧，且该U形半导体图案层的一中心部位于该第一扫描线的另一侧，而该第二半导体图案层为一L形半导体图案层，该L形半导体图案层的一端位于该第一扫描线的一侧，且该L形半导体图案层的另一端位于该第一扫描线的另一侧。
8.一种主动元件阵列基板，其特征在于，包括：
一第一扫描线；
一第一数据线以及一第二数据线；
一第一主动元件，包括：
一第一栅极，与该第一扫描线电性连接；
一第一半导体图案层，与该第一栅极重叠设置；以及
一第一源极以及一第一漏极，与该第一半导体图案层电性连接，且该第一源极与该第一数据线电性连接；
一第一像素电极，与该第一主动元件的该第一漏极电性连接；
一第二主动元件，包括：
一第二栅极，与该第一扫描线电性连接；
一第二半导体图案层，与该第二栅极重叠设置；以及
一第二源极以及一第二漏极，与该第二半导体图案层电性连接，且该第二源极与该第二数据线电性连接；
一第二像素电极，与该第二主动元件的该第二漏极电性连接；以及
一遮蔽图案层，与该第一半导体图案层重叠，其中该第二半导体图案层不与任何遮蔽图案层重叠。
9.如权利要求8所述的主动元件阵列基板，其特征在于，更包括：
一第一颜色滤光图案层，对应该第一像素电极设置；以及
一第二颜色滤光图案层，对应该第二像素电极设置，其中该第一颜色滤光图案层为红色或绿色滤光图案层，且该第二颜色滤光图案层为蓝色滤光图案层。
10.如权利要求8所述的主动元件阵列基板，其特征在于，更包括：
一第三数据线；
一第三主动元件，包括：
一第三栅极，与该第一扫描线电性连接；
一第三半导体图案层，与该第三栅极重叠设置；以及
一第三源极以及一第三漏极，与该第三半导体图案层电性连接，且该第三源极与该第一数据线电性连接；以及
一第三像素电极，与该第三主动元件的该第三漏极电性连接，其中该第三半导体图案层不与任何遮蔽图案层重叠。
11.如权利要求10所述的主动元件阵列基板，其特征在于，更包括：
一第一颜色滤光图案层，对应该第一像素电极设置；
一第二颜色滤光图案层，对应该第二像素电极设置；以及
一第三颜色滤光图案层，对应该第三像素电极设置，其中该第一颜色滤光图案层为绿色滤光图案层，且该第二颜色滤光图案层以及该第三颜色滤光图案层分别为红色滤光图案层以及蓝色滤光图案层。
12.如权利要求8所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一第一U形半导体图案层，该第一U形半导体图案层的两端位于该第一扫描线的一侧，且该第一U形半导体图案层的一中心部位于该第一扫描线的另一侧，且该第二半导体图案层为一第二U形半导体图案层，该第二U形半导体图案层的两端位于该第一扫描线的一侧，且该第二U形半导体图案层的一中心部位于该第一扫描线的另一侧。
13.如权利要求8所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一第一L形半导体图案层，该第一L形半导体图案层的一端位于该第一扫描线的一侧，且该第一L形半导体图案层的另一端位于该第一扫描线的另一侧；且该第二半导体图案层为一第二L形半导体图案层，该第二L形半导体图案层的一端位于该第一扫描线的一侧，且该第二L形半导体图案层的另一端位于该第一扫描线的另一侧。
14.如权利要求8所述的主动元件阵列基板，其特征在于，该第一半导体图案层为一U形半导体图案层，该U形半导体图案层的两端位于该第一扫描线的一侧，且该U形半导体图案层的一中心部位于该第一扫描线的另一侧，且该第二半导体图案层为一L形半导体图案层，该L形半导体图案层的一端位于该第一扫描线的一侧，且该L形半导体图案层的另一端位于该第一扫描线的另一侧。
15.一种主动元件阵列基板，其特征在于，包括：
多个第一重复单元，每一第一重复单元包括：
一第一扫描线；
一第一数据线以及一第二数据线；
一第一主动元件，包括：
一第一栅极，与该第一扫描线电性连接；
一第一半导体图案层，与该第一栅极重叠设置；以及
一第一源极以及一第一漏极，与该第一半导体图案层电性连接，且该第一源极与该第一数据线电性连接；
一第一像素电极，与该第一主动元件的该第一漏极电性连接；
一第二主动元件，包括：
一第二栅极，与该第一扫描线电性连接；
一第二半导体图案层，与该第二栅极重叠设置；以及
一第二源极以及一第二漏极，与该第二半导体图案层电性连接，且该第二源极与该第二数据线电性连接；
一第二像素电极，与该第二主动元件的该第二漏极电性连接；以及
一遮蔽图案层，与该第一半导体图案层重叠，其中该第二半导体图案层不与任何遮蔽图案层重叠；以及
多个第二重复单元，与该些第一重复单元搭配排列，每一第二重复单元包括至少一扫描线、至少一数据线、与该扫描线以及该数据线电性连接的至少一主动元件、与该至少一主动元件电性连接的至少一像素电极以及对应该主动元件设置的至少一遮光图案层。
16.一种主动元件阵列基板，其特征在于，包括：
多个第一重复单元，每一第一重复单元包括：
一第一扫描线；
一第一数据线以及一第二数据线；
一第一主动元件，包括：
一第一栅极，与该第一扫描线电性连接；
一第一半导体图案层，与该第一栅极重叠设置；以及
一第一源极以及一第一漏极，与该第一半导体图案层电性连接，且该第一源极与该第一数据线电性连接；
一第一像素电极，与该第一主动元件的该第一漏极电性连接；
一第二主动元件，包括：
一第二栅极，与该第一扫描线电性连接；
一第二半导体图案层，与该第二栅极重叠设置；以及
一第二源极以及一第二漏极，与该第二半导体图案层电性连接，且该第二源极与该第二数据线电性连接；
一第二像素电极，与该第二主动元件的该第二漏极电性连接；以及
一第一遮蔽图案层，与该第一半导体图案层以及该第二半导体图案层重叠，其中该第一遮蔽图案层与该第二数据线重叠且不与该第一数据线重叠；以及
多个第二重复单元，与该些第一重复单元搭配排列，每一第二重复单元包括至少一扫描线、至少一数据线、与该扫描线以及该数据线电性连接的至少一主动元件、与该至少一主动元件电性连接的至少一像素电极以及对应该主动元件设置的至少一遮光图案层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104128784A TWI638206B (zh) | 2015-09-01 | 2015-09-01 | 主動元件陣列基板 |
| TW104128784 | 2015-09-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105206219A CN105206219A (zh) | 2015-12-30 |
| CN105206219B true CN105206219B (zh) | 2017-12-01 |
Family
ID=54953854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510725318.0A Active CN105206219B (zh) | 2015-09-01 | 2015-10-30 | 主动元件阵列基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10128273B2 (zh) |
| CN (1) | CN105206219B (zh) |
| TW (1) | TWI638206B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10600213B2 (en) * | 2016-02-27 | 2020-03-24 | Focal Sharp, Inc. | Method and apparatus for color-preserving spectrum reshape |
| CN106653695B (zh) * | 2016-12-27 | 2018-07-06 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制作方法 |
| TWI638451B (zh) * | 2017-12-20 | 2018-10-11 | 友達光電股份有限公司 | 畫素陣列基板 |
| TWI683298B (zh) * | 2018-07-09 | 2020-01-21 | 友達光電股份有限公司 | 畫素陣列基板 |
| CN110426906B (zh) * | 2018-08-10 | 2022-03-04 | 友达光电股份有限公司 | 像素阵列基板 |
| TWI685696B (zh) * | 2018-10-01 | 2020-02-21 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
| KR20200110573A (ko) * | 2019-03-15 | 2020-09-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| TWI699753B (zh) * | 2019-05-21 | 2020-07-21 | 友達光電股份有限公司 | 主動元件基板及其驅動方法 |
| CN113871427B (zh) * | 2021-09-14 | 2023-06-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572055A (zh) * | 2008-05-01 | 2009-11-04 | 索尼株式会社 | 显示装置和显示装置驱动方法 |
| CN101625828A (zh) * | 2009-08-10 | 2010-01-13 | 友达光电股份有限公司 | 像素阵列 |
| TW201409140A (zh) * | 2012-08-17 | 2014-03-01 | Au Optronics Corp | 立體顯示面板、顯示面板及其驅動方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI236556B (en) * | 1996-10-16 | 2005-07-21 | Seiko Epson Corp | Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment |
| JP3141860B2 (ja) | 1998-10-28 | 2001-03-07 | ソニー株式会社 | 液晶表示装置の製造方法 |
| JP2005524110A (ja) * | 2002-04-24 | 2005-08-11 | イー−インク コーポレイション | 電子表示装置 |
| KR20050000653A (ko) | 2003-06-24 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시 패널 |
| KR101030545B1 (ko) * | 2004-03-30 | 2011-04-21 | 엘지디스플레이 주식회사 | 액정표시소자 |
| JP2007114726A (ja) * | 2005-09-26 | 2007-05-10 | Sanyo Electric Co Ltd | 有機エレクトロルミネッセンス表示装置 |
| JP2007188936A (ja) * | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
| EP2112967A4 (en) * | 2007-02-22 | 2012-03-28 | Hana Silicon Inc | METHODS OF MAKING SILICON MATERIAL FOR PLASMA PROCESSING APPARATUS |
| TWI396911B (zh) * | 2008-01-08 | 2013-05-21 | Au Optronics Corp | 畫素結構 |
| TWI328283B (en) * | 2008-05-16 | 2010-08-01 | Au Optronics Corp | Manufacturing method of thin film transistor array substrate and liquid crystal display panel |
| CN101825788B (zh) * | 2009-03-04 | 2012-11-21 | 北京京东方光电科技有限公司 | 触摸显示器、tft-lcd阵列基板及其制造方法 |
| TWI408472B (zh) * | 2010-04-12 | 2013-09-11 | Wintek Corp | 主動元件陣列基板 |
| TW201216235A (en) * | 2010-10-05 | 2012-04-16 | Au Optronics Corp | Pixel structure, pixel array and display panel |
| KR101877448B1 (ko) | 2011-06-30 | 2018-07-12 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| US20130027286A1 (en) * | 2011-07-28 | 2013-01-31 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Lcd panel |
| KR20130030649A (ko) * | 2011-09-19 | 2013-03-27 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN103472646B (zh) * | 2013-08-30 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| JP6245957B2 (ja) * | 2013-11-20 | 2017-12-13 | 株式会社ジャパンディスプレイ | 表示素子 |
| CN103913916B (zh) * | 2014-04-04 | 2017-04-05 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制造方法、液晶显示屏 |
| JP2017097195A (ja) * | 2015-11-25 | 2017-06-01 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2015
- 2015-09-01 TW TW104128784A patent/TWI638206B/zh active
- 2015-10-30 CN CN201510725318.0A patent/CN105206219B/zh active Active
-
2016
- 2016-04-15 US US15/099,613 patent/US10128273B2/en active Active
-
2018
- 2018-10-22 US US16/166,169 patent/US10535682B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572055A (zh) * | 2008-05-01 | 2009-11-04 | 索尼株式会社 | 显示装置和显示装置驱动方法 |
| CN101625828A (zh) * | 2009-08-10 | 2010-01-13 | 友达光电股份有限公司 | 像素阵列 |
| TW201409140A (zh) * | 2012-08-17 | 2014-03-01 | Au Optronics Corp | 立體顯示面板、顯示面板及其驅動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10128273B2 (en) | 2018-11-13 |
| US20190057980A1 (en) | 2019-02-21 |
| US10535682B2 (en) | 2020-01-14 |
| TWI638206B (zh) | 2018-10-11 |
| US20170062477A1 (en) | 2017-03-02 |
| TW201710755A (zh) | 2017-03-16 |
| CN105206219A (zh) | 2015-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105206219B (zh) | 主动元件阵列基板 | |
| JP3076938B2 (ja) | ハーフトーン・グレイスケール液晶ディスプレイ | |
| CN105607358B (zh) | 显示面板 | |
| CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
| CN106773432B (zh) | 像素单元、像素阵列结构与显示面板 | |
| US6078364A (en) | Liquid crystal display with high capacitance pixel | |
| TWI542932B (zh) | 顯示面板及曲面顯示器 | |
| CN105549287B (zh) | 像素结构及显示面板 | |
| CN106409208B (zh) | 一种阵列基板及其制造方法、以及显示装置 | |
| CN106325639B (zh) | 触控面板与其制作方法 | |
| CN104375340B (zh) | 像素结构 | |
| CN106647073A (zh) | 主动元件阵列基板 | |
| JPH11167127A (ja) | アクティブマトリクス型液晶表示装置 | |
| CN1508614A (zh) | Lcd的阵列基板及其制造方法 | |
| CN107578700A (zh) | 像素结构 | |
| CN106502474A (zh) | 一种阵列基板及显示面板 | |
| US7773184B2 (en) | LCD device having a plurality of pixel regions with a conductive layer parallel to the drain lines and connected to a counter electrode and of which is perpendicular to and as an extending portion of a counter voltage signal line of the pixel region | |
| CN104317123B (zh) | 像素结构及其制造方法、阵列基板、显示面板和显示装置 | |
| CN112447760A (zh) | 阵列基板及其制备方法、液晶显示面板及显示装置 | |
| CN107329342A (zh) | 阵列基板及制造方法、显示面板及制造方法、显示装置 | |
| CN103984143B (zh) | 显示面板 | |
| CN109976586A (zh) | 触控显示装置 | |
| CN101149549B (zh) | 液晶显示器 | |
| CN107065367A (zh) | 一种阵列基板、触控显示面板及触控显示装置 | |
| CN108319068A (zh) | 像素阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |