TWI799254B - 半導體裝置及其製作方法 - Google Patents
半導體裝置及其製作方法 Download PDFInfo
- Publication number
- TWI799254B TWI799254B TW111116874A TW111116874A TWI799254B TW I799254 B TWI799254 B TW I799254B TW 111116874 A TW111116874 A TW 111116874A TW 111116874 A TW111116874 A TW 111116874A TW I799254 B TWI799254 B TW I799254B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal oxide
- semiconductor layer
- oxide semiconductor
- layer
- semiconductor device
- Prior art date
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Confectionery (AREA)
- Glass Compositions (AREA)
- External Artificial Organs (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一種半導體裝置，包括：基板、第一電晶體以及第二電晶體。第一電晶體設置於基板之上，且包括第一金屬氧化物半導體層。第二電晶體設置於基板之上，且包括第二金屬氧化物半導體層及第三金屬氧化物半導體層。第三金屬氧化物半導體層直接疊置於第二金屬氧化物半導體層上。第二金屬氧化物半導體層與第一金屬氧化物半導體層屬於相同膜層。第一金屬氧化物半導體層的氧濃度低於第二金屬氧化物半導體層的氧濃度，且第二金屬氧化物半導體層的氧濃度低於第三金屬氧化物半導體層的氧濃度。此外，還提出一種半導體裝置的製作方法。
Description
本發明是有關於一種半導體裝置及其製作方法。
一般而言，電子裝置中都包含有許多的半導體元件。舉例來說，顯示裝置中常包含有許多薄膜電晶體，這些薄膜電晶體利用在基板上沉積各種不同的薄膜（例如半導體、金屬、介電層等）來形成。在顯示裝置中，薄膜電晶體可以設置於畫素結構中，也可設置於驅動電路中。
隨著顯示裝置的解析度增加，薄膜電晶體的尺寸不斷縮小。為了使小尺寸的薄膜電晶體能提供足夠大的電流，薄膜電晶體中的半導體層需要有高的載子遷移率（carrier mobility）。然而，具有高載子遷移率的薄膜電晶體通常伴隨有較大的漏電流（leakage），導致可靠度（reliability）不佳，而不適合作為畫素結構中的開關元件。
本發明提供一種半導體裝置，提供具有高載子遷移率的薄膜電晶體及高可靠度的薄膜電晶體。
本發明提供一種半導體裝置的製作方法，提供具有高載子遷移率的薄膜電晶體及高可靠度的薄膜電晶體。
本發明的一個實施例提出一種半導體裝置，包括：基板；第一電晶體，設置於基板之上，且第一電晶體包括第一金屬氧化物半導體層；以及第二電晶體，設置於基板之上，且第二電晶體包括第二金屬氧化物半導體層及第三金屬氧化物半導體層，其中，第三金屬氧化物半導體層直接疊置於第二金屬氧化物半導體層上，第二金屬氧化物半導體層與第一金屬氧化物半導體層屬於相同膜層，且第一金屬氧化物半導體層的氧濃度低於第二金屬氧化物半導體層的氧濃度，第二金屬氧化物半導體層的氧濃度低於第三金屬氧化物半導體層的氧濃度。
本發明的一個實施例提出一種半導體裝置的製作方法，包括：形成第一金屬氧化物半導體層及第二金屬氧化物半導體層於基板之上，且第一金屬氧化物半導體層與第二金屬氧化物半導體層屬於相同膜層；形成第三金屬氧化物半導體層直接疊置於第二金屬氧化物半導體層上；以及進行退火處理，以使第一金屬氧化物半導體層的氧濃度低於第二金屬氧化物半導體層的氧濃度。
圖1A至圖1G是依照本發明一實施例的半導體裝置的製作方法的步驟流程的剖面示意圖。以下，配合圖1A至圖1G說明半導體裝置10的製作方法。
請參照圖1A，首先，提供基板110。舉例而言，基板110的材料可以包括玻璃、石英、有機聚合物、或是不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。
接著，形成緩衝層102於基板110上。形成緩衝層102的方法例如為物理氣相沉積法、化學氣相沉積法或其他合適的方法。緩衝層102可以為單層或多層絕緣層，且絕緣層可以包括氧化矽（SiOx）、氮化矽（SiNx）、氮氧化矽（oxynitrides，SiONx）或其他合適的材料或上述材料的堆疊層。
接著，形成第一金屬氧化物半導體層121及第二金屬氧化物半導體層122於基板110及緩衝層102上。舉例而言，第一金屬氧化物半導體層121及第二金屬氧化物半導體層122的形成方法可以包括以下步驟：首先，在基板110及緩衝層102上形成毯覆的半導體材料層（未繪示）；接著，利用微影製程，在半導體材料層上形成圖案化光阻（未繪示）；繼之，利用圖案化光阻作為罩幕，來對半導體材料層進行濕式或乾式蝕刻製程，以形成第一金屬氧化物半導體層121及第二金屬氧化物半導體層122；之後，移除圖案化光阻。也就是說，第一金屬氧化物半導體層121及第二金屬氧化物半導體層122可以由同一膜層經圖案化而形成。
第一金屬氧化物半導體層121及第二金屬氧化物半導體層122中可以含有銦元素、鋅元素、鎢元素、錫元素、鎵元素中的至少一者。舉例而言，第一金屬氧化物半導體層121及第二金屬氧化物半導體層122的材質可以包括銦鋅氧化物（InZnO，IZO）、銦鎢氧化物（InWO，IWO）、銦鎢鋅氧化物（InWZnO，IWZO）、銦鋅錫氧化物（InZnSnO，IZTO）、銦鎵錫氧化物（InGaSnO，IGTO）或銦鎵鋅錫氧化物（InGaZnSnO，IGZTO），但本發明不以此為限。
請參照圖1B，接著，形成第三金屬氧化物半導體層130於第二金屬氧化物半導體層122上，且第三金屬氧化物半導體層130可以完全重疊第二金屬氧化物半導體層122，但不限於此。在一些實施例中，第三金屬氧化物半導體層130的面積大於第二金屬氧化物半導體層122的面積，且第三金屬氧化物半導體層130可以完全包覆第二金屬氧化物半導體層122的頂面以及側面。在一些實施例中，第三金屬氧化物半導體層130的面積略小於第二金屬氧化物半導體層122的面積，且第三金屬氧化物半導體層130不重疊於部分第二金屬氧化物半導體層122。第三金屬氧化物半導體層130的形成方法可以類似於第一金屬氧化物半導體層121及第二金屬氧化物半導體層122的形成方法，於此不再贅述。
第三金屬氧化物半導體層130的材質的化學穩定性可以高於第一金屬氧化物半導體層121及/或第二金屬氧化物半導體層122的材質的化學穩定性。第三金屬氧化物半導體層130中可以含有銦元素、鋅元素、鎵元素中的至少一者，且第三金屬氧化物半導體層130的氧濃度高於第一金屬氧化物半導體層121或第二金屬氧化物半導體層122的氧濃度。舉例而言，第三金屬氧化物半導體層130的材質可以包括銦鎵氧化物（InGaO，IGO）或銦鎵鋅氧化物（InGaZnO，IGZO），但本發明不以此為限。
請參照圖1C，接著，進行退火處理（Annealing）TA。退火處理TA可以在介於200℃至500℃之間的溫度（例如280℃、350℃或420℃）下進行，且退火處理TA的時間可以介於15分鐘至120分鐘之間，例如30分鐘、60分鐘或90分鐘，但本發明不以此為限。由於第三金屬氧化物半導體層130的化學穩定性高於第一金屬氧化物半導體層121及第二金屬氧化物半導體層122的化學穩定性，在退火處理TA的過程中，第一金屬氧化物半導體層121及第二金屬氧化物半導體層122會比第三金屬氧化物半導體層130容易脫氧，但由於第二金屬氧化物半導體層122被第三金屬氧化物半導體層130覆蓋，因此第三金屬氧化物半導體層130能夠阻擋第二金屬氧化物半導體層122中的氧逸散，甚至能對第二金屬氧化物半導體層122供氧。具體言之，退火處理TA能夠使第一金屬氧化物半導體層121脫氧而轉變成第一金屬氧化物半導體層121’，同時使第三金屬氧化物半導體層130阻擋第二金屬氧化物半導體層122中的氧逸散。或者，在一些實施例中，第三金屬氧化物半導體層130能夠對第二金屬氧化物半導體層122供氧，使得第一金屬氧化物半導體層121’的氧空缺（oxygen vacancy）濃度高於第二金屬氧化物半導體層122的氧空缺濃度。如此一來，在退火處理TA之後，第一金屬氧化物半導體層121’的氧濃度將低於第二金屬氧化物半導體層122的氧濃度，且第二金屬氧化物半導體層122的氧濃度仍低於第三金屬氧化物半導體層130的氧濃度，使得第一金屬氧化物半導體層121’的載子遷移率（carrier mobility）可大於第二金屬氧化物半導體層的122載子遷移率。
在一些實施例中，脫氧之後的第一金屬氧化物半導體層121’中還能夠局部形成結晶顆粒，使得第一金屬氧化物半導體層121’的結晶度高於第二金屬氧化物半導體層122的結晶度。在某些實施例中，上述的結晶顆粒可具有奈米等級的粒徑，例如小於1 nm的粒徑，換言之，經歷退火處理TA後的第一金屬氧化物半導體層121’的結晶度實質上可以介於非晶（amorphous）與多晶（polycrystalline）之間。
請參照圖1D，接著，形成第一絕緣層140於基板110之上，且第一絕緣層140覆蓋第一金屬氧化物半導體層121’、第二金屬氧化物半導體層122及第三金屬氧化物半導體層130。第一絕緣層140可以使用化學氣相沉積法或其他合適的方法形成。第一絕緣層140的材質可以包括透明的絕緣材料，例如氧化矽、氮化矽、氮氧化矽、有機聚合物或上述材料的疊層，但本發明不以此為限。
請參照圖1E，接著，分別形成第一閘極151及第二閘極152於第一金屬氧化物半導體層121’及第三金屬氧化物半導體層130之上。第一閘極151及第二閘極152的形成方法可以包括以下步驟。首先，在第一絕緣層140上形成閘金屬層（未繪示）。繼之，利用微影製程，在閘金屬層上形成圖案化光阻（未繪示）。接著，利用圖案化光阻作為罩幕，來對閘金屬層進行濕式或乾式蝕刻製程，以形成第一閘極151及第二閘極152。之後，移除圖案化光阻。第一閘極151於基板110的正投影重疊第一金屬氧化物半導體層121’於基板110的正投影，第二閘極152於基板110的正投影重疊第三金屬氧化物半導體層130於基板110的正投影。第一閘極151及第二閘極152的材料可包括金屬，例如鉻（Cr）、金（Au）、銀（Ag）、銅（Cu）、錫（Sn）、鉛（Pb）、鉿（Hf）、鎢（W）、鉬（Mo）、釹（Nd）、鈦（Ti）、鉭（Ta）、鋁（Al）、鋅（Zn）、或上述金屬的任意組合之合金、或上述金屬及/或合金之疊層，但不限於此。第一閘極151及第二閘極152也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層、或是其它具有導電性質之材料。
在一些實施例中，在形成第一閘極151及第二閘極152之後，還可以進行摻雜製程IA。摻雜製程IA可以利用第一閘極151及第二閘極152作為罩幕，來對第一金屬氧化物半導體層121’及第三金屬氧化物半導體層130進行摻雜。在摻雜製程IA之後，第一金屬氧化物半導體層121’中重疊第一閘極151的部分可形成通道部分121c，且第一金屬氧化物半導體層121’中未重疊第一閘極151的第一部分121a及第二部分121b可具有較通道部分121c低的電阻。同樣地，第三金屬氧化物半導體層130中重疊第二閘極152的部分可形成通道部分130c，且第三金屬氧化物半導體層130中未重疊第二閘極152的第一部分130a及第二部分130b可具有較通道部分130c低的電阻。摻雜製程IA可以將氫元素植入第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第三金屬氧化物半導體層130的第一部分130a及第二部分130b中，使得第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第三金屬氧化物半導體層130的第一部分130a及第二部分130b的載子遷移率上升。在一些實施例中，摻雜製程IA可以是氫電漿處理。在一些實施例中，第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第三金屬氧化物半導體層130的第一部分130a及第二部分130b能夠分別與後續形成的第一源極171、第一汲極172、第二源極173以及第二汲極174之間形成歐姆（ohmic）接觸。
請參照圖1F，接著，形成第二絕緣層160於第一閘極151、第二閘極152及第一絕緣層140上。第二絕緣層160的形成方法可以包括以下步驟。首先，利用化學氣相沉積法或物理氣相沉積法，在基板110上形成介電材料層（未繪示）。接著，利用微影製程，在介電材料層上形成圖案化光阻（未繪示）。繼之，利用圖案化光阻作為罩幕，來對於介電材料層進行濕式或乾式蝕刻製程，以形成具有通孔V1、V2、V3、V4的第二絕緣層160。之後，移除圖案化光阻。通孔V1、V2可以分別暴露出第一金屬氧化物半導體層121’的第一部分121a及第二部分121b，且通孔V3、V4可以分別暴露出第三金屬氧化物半導體層130的第一部分130a及第二部分130b。第二絕緣層160的材料例如包括氧化矽、氮氧化矽、有機聚合物、或其他合適的材料、或上述材料之堆疊層。
在一些實施例中，用以形成第二絕緣層160的反應物中含有氫元素，且在形成第二絕緣層160的過程中或在後續的熱處理製程中，氫元素可以遷移或擴散至第一金屬氧化物半導體層121’以及第三金屬氧化物半導體層130中，藉此調整第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第三金屬氧化物半導體層130的第一部分130a及第二部分130b的含氫量，藉以提高其導電性。
請參照圖1G，接著，形成第一源極171、第一汲極172、第二源極173及第二汲極174於第二絕緣層160上，且第一源極171及第一汲極172電性連接至第一金屬氧化物半導體層121’，第二源極173及第二汲極174電性連接至第三金屬氧化物半導體層130，即可形成第一電晶體T1以及第二電晶體T2，且第一電晶體T1以及第二電晶體T2皆為自對準頂閘極型（self-aligned top gate）薄膜電晶體。
舉例而言，第一源極171、第一汲極172、第二源極173及第二汲極174的形成方法可以包括以下步驟。首先，利用化學氣相沉積法或物理氣相沉積法，在基板110上形成導電層（未繪示）。接著，利用微影製程，在導電層上形成圖案化光阻（未繪示）。繼之，利用圖案化光阻作為罩幕，來對於導電層進行濕式或乾式蝕刻製程，以形成第一源極171、第一汲極172、第二源極173及第二汲極174。之後，移除圖案化光阻。換言之，第一源極171、第一汲極172、第二源極173及第二汲極174可以屬於相同膜層。第一源極171、第一汲極172、第二源極173及第二汲極174的材質可以包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、前述金屬的合金、或前述金屬及/或合金之堆疊層、或其他導電材料。
在本實施例中，第一源極171可以通過通孔V1而電性連接第一金屬氧化物半導體層121’的第一部分121a，第一汲極172可以通過通孔V2而電性連接第一金屬氧化物半導體層121’的第二部分121b，第二源極173可以通過通孔V3而電性連接第三金屬氧化物半導體層130的第一部分130a，第二汲極174可以通過通孔V4而電性連接第三金屬氧化物半導體層130的第二部分130b。
在一些實施例中，還可以形成鈍化層180於第一源極171、第一汲極172、第二源極173、第二汲極174以及第二絕緣層160上。鈍化層180的形成方式可以是電漿化學氣相沈積法或其他合適的製程，鈍化層180的材料可以使用氮化矽或其他合適的材料。
圖1G是依照本發明一實施例的半導體裝置10的剖面示意圖。在本實施例中，半導體裝置10可以包括：基板110、第一電晶體T1以及第二電晶體T2，且第一電晶體T1及第二電晶體T2皆設置於基板110之上。
在一些實施例中，半導體裝置10還可以包括緩衝層102，且緩衝層102可以位於第一電晶體T1及第二電晶體T2與基板110之間，以避免基板110中的雜質擴散至第一電晶體T1及第二電晶體T2中。
第一電晶體T1至少包括第一金屬氧化物半導體層121’。舉例而言，第一電晶體T1可以包括第一金屬氧化物半導體層121’、第一閘極151、第一源極171以及第一汲極172，且第一絕緣層140可位於第一閘極151與第一金屬氧化物半導體層121’之間，第二絕緣層160可位於第一源極171以及第一汲極172與第一閘極151之間。
第一金屬氧化物半導體層121’可以包括第一部分121a、第二部分121b及通道部分121c，通道部分121c重疊第一閘極151，第一源極171電性連接第一部分121a，第一汲極172電性連接第二部分121b，且通道部分121c位於第一部分121a與第二部分121b之間。
第二電晶體T2至少包括第二金屬氧化物半導體層122及第三金屬氧化物半導體層130，第三金屬氧化物半導體層130直接疊置於第二金屬氧化物半導體層122上，且第二金屬氧化物半導體層122與第一金屬氧化物半導體層121’可屬於相同膜層。舉例而言，第二電晶體T2可以包括第二金屬氧化物半導體層122、第三金屬氧化物半導體層130、第二閘極152、第二源極173以及第二汲極174，且第一絕緣層140位於第二閘極152與第三金屬氧化物半導體層130之間，第二絕緣層160位於第二源極173以及第二汲極174與第二閘極152之間。
第三金屬氧化物半導體層130可以包括第一部分130a、第二部分130b及通道部分130c，通道部分130c重疊第二閘極152，第二源極173電性連接第一部分130a，第二汲極174電性連接第二部分130b，且通道部分130c位於第一部分130a與第二部分130b之間。
在一些實施例中，第一金屬氧化物半導體層121’或第二金屬氧化物半導體層122的厚度可以介於100Å至500Å之間，例如200Å、300Å或400Å，但本發明不以此為限。在一些實施例中，第三金屬氧化物半導體層130的厚度可以介於100Å至500Å之間，例如200Å、300Å或400Å，但本發明不以此為限。
在一些實施例中，第一電晶體T1的第一金屬氧化物半導體層121’的載子遷移率大於50 cm
2/Vs，第二電晶體T2的第二金屬氧化物半導體層122與第三金屬氧化物半導體層130整體的載子遷移率約介於10至20 cm
2/Vs之間，且第二電晶體T2的臨界電壓（threshold voltage）高於第一電晶體T1的臨界電壓。由此可知，在半導體裝置10中，藉由將第三金屬氧化物半導體層130直接疊置於第二金屬氧化物半導體層122上進行退火處理TA來使第一金屬氧化物半導體層121’的氧濃度低於第二金屬氧化物半導體層122的氧濃度、且第二金屬氧化物半導體層122的氧濃度低於第三金屬氧化物半導體層130的氧濃度，確實能夠使第一金屬氧化物半導體層121’的載子遷移率大於第二金屬氧化物半導體層122的載子遷移率，且使第二電晶體T2的漏電流少於第一電晶體T1的漏電流，使得第一電晶體T1可適用於作為驅動元件，同時第二電晶體T2具有高可靠度而適用於作為開關元件。
圖2是依照本發明另一實施例的半導體裝置20的剖面示意圖。在此必須說明的是，圖2的實施例沿用圖1A至圖1G的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
在本實施例中，半導體裝置20可以包括：基板110、緩衝層102、第一電晶體T1、第二電晶體T2a以及鈍化層180，其中，第一電晶體T1及第二電晶體T2a設置於緩衝層102與鈍化層180之間，且第一電晶體T1包括第一金屬氧化物半導體層121’、第一閘極151、第一源極171以及第一汲極172，第二電晶體T2a包括第二金屬氧化物半導體層122I、第三金屬氧化物半導體層130、第二閘極152、第二源極173以及第二汲極174。
圖2所示的半導體裝置20與圖1G所示的半導體裝置10的主要差異在於：半導體裝置20的第二電晶體T2a的第二金屬氧化物半導體層122I可以包括通道部分122c以及含氫量較高的第一部分122a及第二部分122b。
舉例而言，在本實施例中，在摻雜製程期間植入第三金屬氧化物半導體層130的第一部分130a的氫元素可進一步擴散進入第二金屬氧化物半導體層122I中，而形成含氫量較高的第一部分122a。同樣地，在摻雜製程期間植入第三金屬氧化物半導體層130的第二部分130b的氫元素可進一步擴散進入第二金屬氧化物半導體層122I中，而形成含氫量較高的第二部分122b，且通道部分122c位於第一部分122a與第二部分122b之間。如此一來，能夠提高第二電晶體T2a的第二金屬氧化物半導體層122I與第三金屬氧化物半導體層130整體的載子遷移率。
圖3是依照本發明又一實施例的半導體裝置30的剖面示意圖。在此必須說明的是，圖3的實施例沿用圖1A至圖1G的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
在本實施例中，半導體裝置30可以包括：基板110、緩衝層112、第一電晶體T1b、第二電晶體T2b以及鈍化層180，第一電晶體T1b及第二電晶體T2b設置於基板110之上，且設置於緩衝層112與鈍化層180之間。
圖3所示的半導體裝置30與如圖1G所示的半導體裝置10的主要差異在於：半導體裝置30的第一電晶體T1b及第二電晶體T2b為自對準底閘極型（self-aligned bottom gate）薄膜電晶體。
舉例而言，在本實施例中，第一電晶體T1b可以包括第一金屬氧化物半導體層221、第一閘極251、第一源極271以及第一汲極272，第一金屬氧化物半導體層221可以位於第一源極271與第一閘極251之間及第一汲極272與第一閘極251之間，且第一絕緣層240可位於第一閘極251與第一金屬氧化物半導體層221之間，第二絕緣層260可位於第一源極271以及第一汲極272與第一金屬氧化物半導體層221之間。
第二電晶體T2b可以包括第二金屬氧化物半導體層222、第三金屬氧化物半導體層230、第二閘極252、第二源極273以及第二汲極274，其中，第二金屬氧化物半導體層222及第三金屬氧化物半導體層230可以位於第二源極273及第二汲極274與第二閘極252之間，第三金屬氧化物半導體層230直接疊置於第二金屬氧化物半導體層222上，第二金屬氧化物半導體層222與第一金屬氧化物半導體層221可屬於相同膜層，第一絕緣層240位於第二閘極252與第二金屬氧化物半導體層222之間，且第二絕緣層260位於第二源極273以及第二汲極274與第三金屬氧化物半導體層230之間。
在本實施例中，半導體裝置30的第一金屬氧化物半導體層221的氧濃度低於第二金屬氧化物半導體層222的氧濃度，且第二金屬氧化物半導體層222的氧濃度低於第三金屬氧化物半導體層230的氧濃度。另外，第一金屬氧化物半導體層221的氧空缺濃度高於第二金屬氧化物半導體層222的氧空缺濃度，且第一金屬氧化物半導體層221的結晶度高於第二金屬氧化物半導體層222的結晶度。如此一來，能夠使第一金屬氧化物半導體層221的載子遷移率大於第二金屬氧化物半導體層222的載子遷移率，使得第一電晶體T1b可適用於作為驅動元件，且第二電晶體T2b的臨界電壓能夠高於第一電晶體T1b的臨界電壓，使得第二電晶體T2b的漏電流少於第一電晶體T1b的漏電流，且第二電晶體T2b具有較高可靠度而適用於作為開關元件。
另外，在本實施例中，第一金屬氧化物半導體層221可以包括第一部分221a、第二部分221b以及通道部分221c，其中通道部分221c重疊第一閘極251，通道部分221c連接第一部分221a與第二部分221b，且第一部分221a以及第二部分221b可以具有較通道部分221c低的電阻。第二金屬氧化物半導體層222可以包括第一部分222a、第二部分222b以及通道部分222c，其中通道部分222c重疊第二閘極252，通道部分222c連接第一部分222a與第二部分222b，且第一部分222a以及第二部分222b可以具有較通道部分222c低的電阻。第三金屬氧化物半導體層230可以包括第一部分230a、第二部分230b以及通道部分230c，其中通道部分230c重疊第二閘極252，通道部分230c連接第一部分230a與第二部分230b，且第一部分230a以及第二部分230b可以具有較通道部分230c低的電阻。
舉例而言，可以利用第一閘極251以及第二閘極252作為罩幕來對第一金屬氧化物半導體層221、第二金屬氧化物半導體層222以及第三金屬氧化物半導體層230進行背側準分子雷射處理，以降低未重疊第一閘極251以及第二閘極252的第一部分221a、222a、230a以及第二部分221b、222b、230b的電阻。
圖4是依照本發明又另一實施例的半導體裝置40的剖面示意圖。在此必須說明的是，圖4的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
在本實施例中，半導體裝置40可以包括：基板110、緩衝層112、第一電晶體T1c、第二電晶體T2c以及鈍化層180，第一電晶體T1c及第二電晶體T2c設置於基板110之上，且設置於緩衝層112與鈍化層180之間。
圖4所示的半導體裝置40與如圖3所示的半導體裝置30的主要差異在於：半導體裝置40的第一電晶體T1c及第二電晶體T2c為背通道蝕刻底閘極型（back channel etching bottom gate）薄膜電晶體。
舉例而言，在本實施例中，第一電晶體T1c可以包括第一金屬氧化物半導體層421、第一閘極451、第一源極471以及第一汲極472，第一金屬氧化物半導體層421可以位於第一源極471與第一閘極451之間以及第一汲極472與第一閘極451之間，第一絕緣層440可位於第一閘極451與第一金屬氧化物半導體層421之間，第一源極471以及第一汲極472分別連接第一金屬氧化物半導體層421的兩端，且第一源極471以及第一汲極472與第一金屬氧化物半導體層421之間不需設置第二絕緣層。另外，第一金屬氧化物半導體層421連接第一源極471及第一汲極472的區域可以重疊第一閘極451。
第二電晶體T2c可以包括第二金屬氧化物半導體層422、第三金屬氧化物半導體層430、第二閘極452、第二源極473以及第二汲極474，其中，第三金屬氧化物半導體層430直接疊置於第二金屬氧化物半導體層422上，第二金屬氧化物半導體層422及第三金屬氧化物半導體層430可以位於第二源極473與第二閘極452之間以及第二汲極474與第二閘極452之間，第二金屬氧化物半導體層422與第一金屬氧化物半導體層421可以屬於相同膜層，第一絕緣層440位於第二閘極452與第二金屬氧化物半導體層422之間，第二源極473以及第二汲極474分別連接第二金屬氧化物半導體層422的兩端，且第二源極473以及第二汲極474分別連接第三金屬氧化物半導體層430的兩端。同樣地，第二源極473以及第二汲極474與第三金屬氧化物半導體層430之間不需設置第二絕緣層。另外，第三金屬氧化物半導體層430連接第二源極473及第二汲極474的區域可以重疊第二閘極452。
在本實施例中，半導體裝置40的第一金屬氧化物半導體層421的氧濃度低於第二金屬氧化物半導體層422的氧濃度，且第二金屬氧化物半導體層422的氧濃度低於第三金屬氧化物半導體層430的氧濃度。另外，第一金屬氧化物半導體層421的氧空缺濃度高於第二金屬氧化物半導體層422的氧空缺濃度，且第一金屬氧化物半導體層421的結晶度高於第二金屬氧化物半導體層422的結晶度。如此一來，能夠使第一金屬氧化物半導體層421的載子遷移率大於第二金屬氧化物半導體層422的載子遷移率，使得第一電晶體T1c可適用於作為驅動元件，且第二電晶體T2c的臨界電壓能夠高於第一電晶體T1c的臨界電壓，使得第二電晶體T2c的漏電流少於第一電晶體T1c的漏電流，且第二電晶體T2c具有較高可靠度而適用於作為開關元件。
綜上所述，本發明的半導體裝置的製作方法藉由直接疊置第三金屬氧化物半導體層於第二金屬氧化物半導體層上再進行退火處理，使得第一金屬氧化物半導體層的氧空缺濃度及結晶度能夠高於第二金屬氧化物半導體層。如此一來，第一金屬氧化物半導體層能夠具有提高的載子遷移率，使得第一電晶體適用於作為驅動元件，同時第二電晶體能夠具有降低的漏電流，使得第二電晶體具有高可靠度而適用於作為開關元件。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10,20,30,40:半導體裝置
110:基板
102,112:緩衝層
121,121’,221,421:第一金屬氧化物半導體層
121a,221a:第一部分
121b,221b:第二部分
121c,221c:通道部分
122,122I,222,422:第二金屬氧化物半導體層
122a,222a:第一部分
122b,222b:第二部分
122c,222c:通道部分
130,230,430:第三金屬氧化物半導體層
130a,230a:第一部分
130b,230b:第二部分
130c,230c:通道部分
140,240,440:第一絕緣層
151,251,451:第一閘極
152,252,452:第二閘極
160,260:第二絕緣層
171,271,471:第一源極
172,272,472:第一汲極
173,273,473:第二源極
174,274,474:第二汲極
180:鈍化層
IA:摻雜製程
T1,T1b,T1c:第一電晶體
T2,T2a,T2b,T2c:第二電晶體
TA:退火處理
V1,V2,V3,V4:通孔
圖1A至圖1G是依照本發明一實施例的半導體裝置的製作方法的步驟流程的剖面示意圖，其中，圖1G是依照本發明一實施例的半導體裝置的剖面示意圖。
圖2是依照本發明另一實施例的半導體裝置的剖面示意圖。
圖3是依照本發明又一實施例的半導體裝置的剖面示意圖。
圖4是依照本發明又另一實施例的半導體裝置的剖面示意圖。
10:半導體裝置
110:基板
102:緩衝層
121’:第一金屬氧化物半導體層
121a:第一部分
121b:第二部分
121c:通道部分
122:第二金屬氧化物半導體層
130:第三金屬氧化物半導體層
130a:第一部分
130b:第二部分
130c:通道部分
140:第一絕緣層
151:第一閘極
152:第二閘極
160:第二絕緣層
171:第一源極
172:第一汲極
173:第二源極
174:第二汲極
180:鈍化層
T1:第一電晶體
T2:第二電晶體
Claims (19)
- 一種半導體裝置，包括： 一基板； 一第一電晶體，設置於該基板之上，且該第一電晶體包括一第一金屬氧化物半導體層；以及 一第二電晶體，設置於該基板之上，且該第二電晶體包括一第二金屬氧化物半導體層及一第三金屬氧化物半導體層，其中該第三金屬氧化物半導體層直接疊置於該第二金屬氧化物半導體層上，該第二金屬氧化物半導體層與該一第金屬氧化物半導體層屬於相同膜層，且該第一金屬氧化物半導體層的氧濃度低於該第二金屬氧化物半導體層的氧濃度，該第二金屬氧化物半導體層的氧濃度低於該第三金屬氧化物半導體層的氧濃度。
- 如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層或該第二金屬氧化物半導體層的厚度介於100Å至500Å之間。
- 如請求項1所述的半導體裝置，其中該第三金屬氧化物半導體層的厚度介於100Å至500Å之間。
- 如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層的氧空缺濃度高於該第二金屬氧化物半導體層的氧空缺濃度。
- 如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層的結晶度高於該第二金屬氧化物半導體層的結晶度。
- 如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層及該第二金屬氧化物半導體層包含銦元素、鋅元素、鎢元素、錫元素、鎵元素中的至少一者。
- 如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層及該第二金屬氧化物半導體層包括銦鋅氧化物、銦鎢氧化物、銦鎢鋅氧化物、銦鋅錫氧化物、銦鎵錫氧化物或銦鎵鋅錫氧化物。
- 如請求項1所述的半導體裝置，其中該第三金屬氧化物半導體層包含銦元素、鋅元素、鎵元素中的至少一者。
- 如請求項1所述的半導體裝置，其中該第三金屬氧化物半導體層包含銦鎵氧化物或銦鎵鋅氧化物。
- 如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層的載子遷移率大於該第二金屬氧化物半導體層的載子遷移率。
- 如請求項1所述的半導體裝置，其中該第二電晶體的臨界電壓高於該第一電晶體的臨界電壓。
- 一種半導體裝置的製作方法，包括： 形成一第一金屬氧化物半導體層及一第二金屬氧化物半導體層於一基板之上，且該第一金屬氧化物半導體層與該第二金屬氧化物半導體層屬於相同膜層； 形成一第三金屬氧化物半導體層直接疊置於該第二金屬氧化物半導體層上；以及 進行一退火處理，以使該第一金屬氧化物半導體層的氧濃度低於該第二金屬氧化物半導體層的氧濃度。
- 如請求項12所述的半導體裝置的製作方法，其中該第三金屬氧化物半導體層的氧濃度高於該第一金屬氧化物半導體層或該第二金屬氧化物半導體層的氧濃度。
- 如請求項12所述的半導體裝置的製作方法，其中該退火處理包括在200℃至500℃之間維持15分鐘至120分鐘。
- 如請求項12所述的半導體裝置的製作方法，還包括在該退火處理之後形成一第一絕緣層於該基板之上，且該第一絕緣層覆蓋該第一金屬氧化物半導體層、該第二金屬氧化物半導體層及該第三金屬氧化物半導體層。
- 如請求項15所述的半導體裝置的製作方法，還包括形成一第一閘極及一第二閘極於該第一絕緣層上，且該第一閘極及該第二閘極分別重疊該第一金屬氧化物半導體層及該第三金屬氧化物半導體層。
- 如請求項16所述的半導體裝置的製作方法，還包括在形成該第一閘極及該第二閘極之後進行一摻雜製程。
- 如請求項16所述的半導體裝置的製作方法，還包括形成一第二絕緣層於該第一閘極、該第二閘極及該第一絕緣層上。
- 如請求項18所述的半導體裝置的製作方法，還包括形成一第一源極、一第一汲極、一第二源極及一第二汲極於該第二絕緣層上，且該第一源極及該第一汲極電性連接至該第一金屬氧化物半導體層，該第二源極及該第二汲極電性連接至該第三金屬氧化物半導體層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210864310.2A CN115050762A (zh) | 2021-12-09 | 2022-07-21 | 半导体装置及其制作方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163287695P | 2021-12-09 | 2021-12-09 | |
| US63/287,695 | 2021-12-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI799254B true TWI799254B (zh) | 2023-04-11 |
| TW202324762A TW202324762A (zh) | 2023-06-16 |
Family
ID=83782380
Family Applications (27)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
| TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
| TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
| TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
| TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
| TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
| TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
| TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
| TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
| TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
| TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
| TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
| TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
| TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
| TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
| TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
| TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
| TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
| TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
| TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
| TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Family Applications Before (8)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
| TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
| TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
| TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
| TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
| TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
Family Applications After (18)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
| TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
| TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
| TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
| TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
| TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
| TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
| TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
| TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
| TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
| TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
| TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
| TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
| TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
| TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Country Status (1)
| Country | Link |
|---|---|
| TW (27) | TWI813217B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140339555A1 (en) * | 2011-12-23 | 2014-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20170110590A1 (en) * | 2011-06-17 | 2017-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20170309753A1 (en) * | 2011-07-08 | 2017-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TW202127675A (zh) * | 2019-12-31 | 2021-07-16 | 南韓商樂金顯示科技股份有限公司 | 薄膜電晶體、其製造方法以及包含其之顯示設備 |
Family Cites Families (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371026A (en) * | 1992-11-30 | 1994-12-06 | Motorola Inc. | Method for fabricating paired MOS transistors having a current-gain differential |
| JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP4802364B2 (ja) * | 2000-12-07 | 2011-10-26 | ソニー株式会社 | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 |
| US6724012B2 (en) * | 2000-12-14 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Display matrix with pixels having sensor and light emitting portions |
| TW595005B (en) * | 2003-08-04 | 2004-06-21 | Au Optronics Corp | Thin film transistor and pixel structure with the same |
| KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
| JP4220509B2 (ja) * | 2005-09-06 | 2009-02-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP5337380B2 (ja) * | 2007-01-26 | 2013-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP5294651B2 (ja) * | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
| JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8202773B2 (en) * | 2008-08-29 | 2012-06-19 | Texas Instruments Incorporated | Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices |
| KR101529575B1 (ko) * | 2008-09-10 | 2015-06-29 | 삼성전자주식회사 | 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법 |
| KR101623224B1 (ko) * | 2008-09-12 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101016266B1 (ko) * | 2008-11-13 | 2011-02-25 | 한국과학기술원 | 투명 전자소자용 투명 메모리. |
| US8367486B2 (en) * | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
| EP2449595B1 (en) * | 2009-06-30 | 2017-07-26 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
| EP2457256B1 (en) * | 2009-07-18 | 2020-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR101915251B1 (ko) * | 2009-10-16 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5727204B2 (ja) * | 2009-12-11 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2011129037A1 (ja) * | 2010-04-16 | 2011-10-20 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
| TWI434409B (zh) * | 2010-08-04 | 2014-04-11 | Au Optronics Corp | 有機電激發光顯示單元及其製造方法 |
| US8952379B2 (en) * | 2011-09-16 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20130053053A (ko) * | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| KR101881895B1 (ko) * | 2011-11-30 | 2018-07-26 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| TWI478353B (zh) * | 2011-12-14 | 2015-03-21 | E Ink Holdings Inc | 薄膜電晶體及其製造方法 |
| KR101884738B1 (ko) * | 2011-12-23 | 2018-08-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| US9006733B2 (en) * | 2012-01-26 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing thereof |
| TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
| GB2511541B (en) * | 2013-03-06 | 2015-01-28 | Toshiba Res Europ Ltd | Field effect transistor device |
| TWI627751B (zh) * | 2013-05-16 | 2018-06-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| JP6374221B2 (ja) * | 2013-06-05 | 2018-08-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102281300B1 (ko) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치 |
| CN104576381B (zh) * | 2013-10-14 | 2018-01-09 | 中国科学院微电子研究所 | 一种非对称超薄soimos晶体管结构及其制造方法 |
| TWI535034B (zh) * | 2014-01-29 | 2016-05-21 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
| US9929279B2 (en) * | 2014-02-05 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20170317217A1 (en) * | 2014-11-11 | 2017-11-02 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| US9859391B2 (en) * | 2015-10-27 | 2018-01-02 | Nlt Technologies, Ltd. | Thin film transistor, display device, and method for manufacturing thin film transistor |
| TWI579974B (zh) * | 2015-12-25 | 2017-04-21 | 國立交通大學 | 一種具有非晶態金屬氧化物之組成物的電阻式記憶體、電阻式記憶體單元及薄膜電晶體 |
| DE112017001488T5 (de) * | 2016-03-22 | 2018-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und Anzeigevorrichtung, die diese umfasst |
| US10468434B2 (en) * | 2016-04-08 | 2019-11-05 | Innolux Corporation | Hybrid thin film transistor structure, display device, and method of making the same |
| CN107302030B (zh) * | 2016-04-08 | 2020-11-03 | 群创光电股份有限公司 | 显示设备 |
| CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
| US20180122833A1 (en) * | 2016-10-31 | 2018-05-03 | LG Display Co. , Ltd. | Thin film transistor substrate having bi-layer oxide semiconductor |
| WO2018211724A1 (ja) * | 2017-05-16 | 2018-11-22 | 住友電気工業株式会社 | 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法 |
| KR102439133B1 (ko) * | 2017-09-05 | 2022-09-02 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법 |
| KR20190062695A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| KR102482856B1 (ko) * | 2017-12-15 | 2022-12-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| CN108538789A (zh) * | 2018-03-30 | 2018-09-14 | 武汉华星光电技术有限公司 | Cmos晶体管的制备方法、阵列基板的制备方法 |
| TWI703735B (zh) * | 2018-06-26 | 2020-09-01 | 鴻海精密工業股份有限公司 | 半導體基板、陣列基板、逆變器電路及開關電路 |
| TWI666767B (zh) * | 2018-08-31 | 2019-07-21 | 友達光電股份有限公司 | 主動元件基板 |
| JP6799123B2 (ja) * | 2018-09-19 | 2020-12-09 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| TWI685696B (zh) * | 2018-10-01 | 2020-02-21 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
| KR102546780B1 (ko) * | 2018-12-28 | 2023-06-21 | 엘지디스플레이 주식회사 | 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 |
| KR20200093718A (ko) * | 2019-01-28 | 2020-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| US11183111B2 (en) * | 2019-01-29 | 2021-11-23 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel unit and method for manufacturing the same, and double-sided OLED display device |
| EP3944329A4 (en) * | 2019-03-18 | 2022-10-26 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF |
| KR20210000605A (ko) * | 2019-06-25 | 2021-01-05 | 엘지디스플레이 주식회사 | 센서를 포함하는 표시장치 |
| US11594533B2 (en) * | 2019-06-27 | 2023-02-28 | Intel Corporation | Stacked trigate transistors with dielectric isolation between first and second semiconductor fins |
| TWI726348B (zh) * | 2019-07-03 | 2021-05-01 | 友達光電股份有限公司 | 半導體基板 |
| TWI712844B (zh) * | 2019-07-03 | 2020-12-11 | 友達光電股份有限公司 | 元件基板及其製造方法 |
| TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
| US11631671B2 (en) * | 2019-12-31 | 2023-04-18 | Tokyo Electron Limited | 3D complementary metal oxide semiconductor (CMOS) device and method of forming the same |
| US11663455B2 (en) * | 2020-02-12 | 2023-05-30 | Ememory Technology Inc. | Resistive random-access memory cell and associated cell array structure |
| US11410999B2 (en) * | 2020-02-21 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boundary design for high-voltage integration on HKMG technology |
| KR20210117389A (ko) * | 2020-03-18 | 2021-09-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| KR20210142046A (ko) * | 2020-05-15 | 2021-11-24 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| CN113257841B (zh) * | 2021-07-19 | 2021-11-16 | 深圳市柔宇科技股份有限公司 | Tft基板及其制备方法、显示器以及电子设备 |
-
2022
- 2022-03-23 TW TW111110923A patent/TWI813217B/zh active
- 2022-04-13 TW TW111114109A patent/TWI814340B/zh active
- 2022-04-14 TW TW111114337A patent/TW202230798A/zh unknown
- 2022-04-14 TW TW111114336A patent/TW202230615A/zh unknown
- 2022-04-19 TW TW111114880A patent/TW202324758A/zh unknown
- 2022-04-20 TW TW111115009A patent/TWI824495B/zh active
- 2022-04-21 TW TW111115197A patent/TWI812181B/zh active
- 2022-04-29 TW TW111116518A patent/TWI804300B/zh active
- 2022-05-04 TW TW111116874A patent/TWI799254B/zh active
- 2022-05-04 TW TW111116754A patent/TWI819592B/zh active
- 2022-05-04 TW TW111116869A patent/TWI799253B/zh active
- 2022-05-05 TW TW111117041A patent/TWI813276B/zh active
- 2022-05-05 TW TW111117040A patent/TWI806591B/zh active
- 2022-05-05 TW TW111116903A patent/TWI814369B/zh active
- 2022-05-05 TW TW111117042A patent/TWI804302B/zh active
- 2022-05-09 TW TW111117305A patent/TWI828142B/zh active
- 2022-05-09 TW TW111117309A patent/TWI803311B/zh active
- 2022-05-17 TW TW111118369A patent/TWI803320B/zh active
- 2022-05-17 TW TW111118368A patent/TWI805369B/zh active
- 2022-05-23 TW TW111119084A patent/TWI829169B/zh active
- 2022-05-30 TW TW111120041A patent/TWI793027B/zh active
- 2022-05-31 TW TW111120152A patent/TWI816413B/zh active
- 2022-06-02 TW TW111120547A patent/TWI829183B/zh active
- 2022-06-16 TW TW111122489A patent/TWI798110B/zh active
- 2022-06-20 TW TW111122796A patent/TWI822129B/zh active
- 2022-07-14 TW TW111126381A patent/TWI813378B/zh active
- 2022-11-08 TW TW111142545A patent/TWI814636B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170110590A1 (en) * | 2011-06-17 | 2017-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20170309753A1 (en) * | 2011-07-08 | 2017-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20140339555A1 (en) * | 2011-12-23 | 2014-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TW202127675A (zh) * | 2019-12-31 | 2021-07-16 | 南韓商樂金顯示科技股份有限公司 | 薄膜電晶體、其製造方法以及包含其之顯示設備 |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108447775B (zh) | 薄膜晶体管及其制造方法，以及半导体装置 | |
| US6544823B1 (en) | Method of manufacturing semiconductor device | |
| JP5584436B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US20110095288A1 (en) | Thin film transistor and display device | |
| WO2018149171A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| JP6444745B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002110815A (ja) | 半導体装置及びその製造方法 | |
| CN107195641B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| JP2004273614A (ja) | 半導体装置およびその製造方法 | |
| TWI737665B (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| US20230095169A1 (en) | Thin film transistor substrate, manufacturing method thereof, and display panel | |
| JP5658978B2 (ja) | 薄膜トランジスタ回路基板及びその製造方法 | |
| JP2004079735A (ja) | 薄膜トランジスタの製造方法 | |
| US10211342B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display panel | |
| TWI799254B (zh) | 半導體裝置及其製作方法 | |
| US11616086B2 (en) | Thin film transistor panel, electric device including the same, and manufacturing method thereof | |
| JP6235426B2 (ja) | 半導体装置およびその製造方法 | |
| CN115050762A (zh) | 半导体装置及其制作方法 | |
| US20240136420A1 (en) | Thin film transistor | |
| US20230183858A1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI839912B (zh) | 薄膜電晶體 | |
| JP7492410B2 (ja) | 画素回路及びその製造方法 | |
| JPH06236994A (ja) | 半導体装置およびその製造方法 | |
| US20230014890A1 (en) | Active device substrate | |
| US20230187554A1 (en) | Active device substrate, capacitive device, and manufacturing method of active device substrate |