TW202324766A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW202324766A TW202324766A TW111119084A TW111119084A TW202324766A TW 202324766 A TW202324766 A TW 202324766A TW 111119084 A TW111119084 A TW 111119084A TW 111119084 A TW111119084 A TW 111119084A TW 202324766 A TW202324766 A TW 202324766A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal oxide
- conductive oxide
- oxide semiconductor
- semiconductor layer
- Prior art date
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Confectionery (AREA)
- Glass Compositions (AREA)
- External Artificial Organs (AREA)
- Semiconductor Memories (AREA)
- Ceramic Capacitors (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一種半導體裝置及其製造方法。半導體裝置包括基板、金屬氧化物半導體層、第一閘介電層、閘極、層間介電層、第一導電氧化物層、第一電極以及第二電極。第一閘介電層位於金屬氧化物半導體層之上。閘極位於第一閘介電層之上,且重疊於金屬氧化物半導體層。層間介電層位於閘極之上。層間介電層具有第一接觸孔。第一接觸孔橫向地分離於金屬氧化物半導體層。第一導電氧化物層位於第一接觸孔下方。第一電極填入第一接觸孔,並透過第一導電氧化物層而電性連接至金屬氧化物半導體層。
Description
本發明是有關於一種半導體裝置及其製造方法。
目前,常見的薄膜電晶體通常以非晶矽半導體作為通道,其中非晶矽半導體由於製程簡單且成本低廉,因此已廣泛的應用於各種薄膜電晶體中。
隨著顯示技術的進步,顯示面板的解析度逐年提升。為了使畫素電路中的薄膜電晶體縮小,許多廠商致力於研發新的半導體材料,例如金屬氧化物半導體材料。金屬氧化物半導體材料具有載子遷移率高的優點,因此有利於減小半導體裝置的尺寸。
本發明提供一種半導體裝置及其製造方法,可以改善電極與金屬氧化物半導體層之間出現接觸不良的問題。
本發明的至少一實施例提供一種半導體裝置。半導體裝置包括基板、金屬氧化物半導體層、第一閘介電層、閘極、層間介電層、第一導電氧化物層、第一電極以及第二電極。金屬氧化物半導體層位於基板之上。第一閘介電層位於金屬氧化物半導體層之上。閘極位於第一閘介電層之上,且在基板的上表面的法線方向上重疊於金屬氧化物半導體層。層間介電層位於閘極之上。層間介電層具有第一接觸孔以及第二接觸孔。第一接觸孔橫向地分離於金屬氧化物半導體層。第一導電氧化物層位於第一接觸孔下方,且連接金屬氧化物半導體層。第一電極填入第一接觸孔,並透過第一導電氧化物層而電性連接至金屬氧化物半導體層。第二電極填入第二接觸孔,並電性連接至金屬氧化物半導體層。
本發明的至少一實施例提供一種半導體裝置的製造方法,包括:形成金屬氧化物半導體層、第一導電氧化物層以及第一閘介電層於基板之上,其中第一導電氧化物層連接金屬氧化物半導體層,且第一閘介電層位於金屬氧化物半導體層之上;形成閘極於第一閘介電層之上,且閘極在基板的上表面的法線方向上重疊於金屬氧化物半導體層;形成層間介電層於閘極之上;於層間介電層中形成第一接觸孔以及第二接觸孔,且第一導電氧化物層位於第一接觸孔下方,其中第一接觸孔橫向地分離於金屬氧化物半導體層;形成第一電極於第一接觸孔中,且第一電極透過第一導電氧化物層而電性連接至金屬氧化物半導體層;形成第二電極於第二接觸孔中,且第二電極電性連接至金屬氧化物半導體層。
圖1是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
請參考圖1,半導體裝置10A包括基板100、金屬氧化物半導體層OS、第一閘介電層120、閘極G、層間介電層140、第一導電氧化物層T1、第一電極S以及第二電極D。在本實施例中,半導體裝置10A還包括緩衝層110、第二導電氧化物層T2以及第二閘介電層130。
基板100之材質可為玻璃、石英、有機聚合物或是不透光/反射材料(例如:導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。若使用導電材料或金屬時,則在基板100上覆蓋一層絕緣層(未繪示),以避免短路問題。在一些實施例中,基板100為軟性基板,且基板100的材料例如為聚乙烯對苯二甲酸酯(polyethylene terephthalate, PET)、聚二甲酸乙二醇酯(polyethylene naphthalate, PEN)、聚酯(polyester, PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate, PMMA)、聚碳酸酯(polycarbonate, PC)、聚醯亞胺(polyimide, PI)或金屬軟板(Metal Foil)或其他可撓性材質。緩衝層110位於基板100上,緩衝層110為單層或多層結構,且緩衝層110的材料可以包括氧化矽、氮氧化矽或其他合適的材料或上述材料的堆疊層。在本實施例中,緩衝層110包括氮化矽層112與氧化矽層114的堆疊。
金屬氧化物半導體層OS位於基板100之上。在本實施例中,金屬氧化物半導體層OS直接形成於緩衝層110上。金屬氧化物半導體層OS的材料包括銦鎵錫鋅氧化物(IGTZO)或氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、氧化鋁鋅錫(AZTO)、氧化銦鎢鋅(IWZO)等四元金屬化合物或包含鎵(Ga)、鋅(Zn)、銦(In)、錫(Sn)、鋁(Al)、鎢(W)中之任三者的三元金屬構成的氧化物或鑭系稀土摻雜金屬氧化物(例如Ln-IZO)。
第一閘介電層120位於金屬氧化物半導體層OS之上。在本實施例中,第一閘介電層120直接形成於金屬氧化物半導體層OS上。第一閘介電層120具有重疊於金屬氧化物半導體層OS的第一開口O1以及第二開口O2。在一些實施例中,第一閘介電層120的材料包括氧化矽、氮氧化矽、氧化鉿或其他合適的材料或上述材料的堆疊層。
第一導電氧化物層T1以及第二導電氧化物層T2位於第一閘介電層120上,並連接金屬氧化物半導體層OS。第一導電氧化物層T1以及第二導電氧化物層T2分別填入第一開口O1以及第二開口O2中,並接觸金屬氧化物半導體層OS的上表面。在一些實施例中,第一導電氧化物層T1以及第二導電氧化物層T2的材料包括透明導電氧化物,例如銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或是上述至少二者之堆疊層。
在一些實施例中,第一導電氧化物層T1以及第二導電氧化物層T2的功函數接近金屬氧化物半導體層OS的功函數。舉例來說,第一導電氧化物層T1與金屬氧化物半導體層OS之間以及第二導電氧化物層T2與金屬氧化物半導體層OS之間的能障較金屬電極(例如銅電極)與金屬氧化物半導體層OS之間的能障低。在一些實施例中,第一導電氧化物層T1與金屬氧化物半導體層OS之間以及第二導電氧化物層T2與金屬氧化物半導體層OS之間具有歐姆接觸。
第二閘介電層130位於第一閘介電層120之上,且覆蓋第一導電氧化物層T1以及第二導電氧化物層T2。第一導電氧化物層T1以及第二導電氧化物層T2位於第二閘介電層130與第一閘介電層110之間。在一些實施例中,第二閘介電層130的材料包括氧化矽、氮氧化矽、氧化鉿或其他合適的材料或上述材料的堆疊層。
閘極G位於第一閘介電層120之上。在本實施例中,閘極G位於第二閘介電層130上。閘極G在基板100的上表面的法線方向ND上重疊於金屬氧化物半導體層OS。在一些實施例中,閘極G的材料可包括金屬,例如鉻(Cr)、金(Au)、銀(Ag)、銅(Cu)、錫(Sn)、鉛(Pb)、鉿(Hf)、鎢(W)、鉬(Mo)、釹(Nd)、鈦(Ti)、鉭(Ta)、鋁(Al)、鋅(Zn)或上述金屬的任意組合之合金或上述金屬及/或合金之疊層,但本發明不以此為限。閘極G也可以使用其他導電材料,例如:金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層或是其他具有導電性質之材料。
層間介電層140位於閘極G以及第二閘介電層130之上。在一些實施例中,層間介電層140的材料包括氮化矽、氧化矽、氮氧化矽、氧化鉿或其他合適的材料或上述材料的堆疊層。
層間介電層140具有第一接觸孔V1以及第二接觸孔V2。在本實施例中,第一接觸孔V1以及第二接觸孔V2貫穿層間介電層140以及第二閘介電層130。第一接觸孔V1以及第二接觸孔V2橫向地分離於金屬氧化物半導體層OS。換句話說,第一接觸孔V1以及第二接觸孔V2在法線方向ND上不重疊於金屬氧化物半導體層OS。第一導電氧化物層T1以及第二導電氧化物層T2分別位於第一接觸孔V1以及第二接觸孔V2下方。第一導電氧化物層T1自第一接觸孔V1延伸至第一開口O1,且第二導電氧化物層T2自第二接觸孔V2延伸至第二開口O2。
第一電極S以及第二電極D分別填入第一接觸孔V1以及第二接觸孔V2。第一電極S透過第一導電氧化物層T1而電性連接至金屬氧化物半導體層OS。第二電極D透過第二導電氧化物層T2而電性連接至金屬氧化物半導體層OS。第一電極S以及第二電極D中的一者為汲極,另一者為源極。
在一些實施例中,第一導電氧化物層T1的第一部分T1a自第一開口O1往閘極G延伸,且第二導電氧化物層T2的第二部分T2a自第二開口O2往閘極G延伸。第一部分T1a以及第二部分T2a在法線方向ND上重疊於金屬氧化物半導體層OS,藉此遮蔽閘極G與第一電極S或閘極G與第二電極D之間的橫向電場,進而減小半導體裝置10A的熱載子效應。在一些實施例中,第一導電氧化物層T1與閘極G之間的水平距離H1a小於第一開口O1與閘極G之間的水平距離H1b。在一些實施例中,第二導電氧化物層T1與閘極G之間的水平距離H2b小於第二開口O2與閘極G之間的水平距離H2b。
在一些實施例中,第一電極S以及第二電極D的材料可包括金屬,例如鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅或上述金屬的任意組合之合金或上述金屬及/或合金之疊層。在本實施例中,相較於金屬氧化物半導體層OS,第一導電氧化物層T1以及第二導電氧化物層T2比較不容易與第一電極S以及第二電極D反應,藉此避免了第一電極S與金屬氧化物半導體層OS之間以及第二電極D與金屬氧化物半導體層OS之間出現電連接不良的問題。舉例來說,若第一電極S以及第二電極D直接接觸金屬氧化物半導體層OS,則金屬氧化物半導體層OS中的氧元素可能會擴散至第一電極S以及第二電極D中,導致第一電極S以及第二電極D氧化;或第一電極S以及第二電極D中的金屬元素可能會擴散至金屬氧化物半導體層OS中,使第一電極S與金屬氧化物半導體層OS的界面以及第二電極D與金屬氧化物半導體層OS的界面出現空隙。
基於上述,第一導電氧化物層T1以及第二導電氧化物層T2可以避免第一電極S與金屬氧化物半導體層OS之間以及第二電極D與金屬氧化物半導體層OS之間出現電連接不良的問題。
圖2A至圖2E是圖1的半導體裝置的製造方法的剖面示意圖。
請參考圖2A至圖2C,形成金屬氧化物半導體層OS、第一導電氧化物層T1以及第二導電氧化物層T2於基板100之上。
請先參考圖2A,形成金屬氧化物半導體層OS於基板100之上。在本實施例中,形成金屬氧化物半導體層OS於緩衝層110上。
請參考圖2B,形成第一閘介電層120於金屬氧化物半導體層OS之上。第一閘介電層120具有重疊並暴露出金屬氧化物半導體層OS的第一開口O1以及第二開口O2。在一些實施例中,形成第一閘介電層120的方法包括微影蝕刻製程。
請參考圖2C,形成第一導電氧化物層T1以及第二導電氧化物層T2於第一閘介電層120上,且第一導電氧化物層T1以及第二導電氧化物層T2分別位於第一開口O1以及第二開口O2中,以連接金屬氧化物半導體層OS的上表面。部分第一導電氧化物層T1以及部分第二導電氧化物層T2重疊金屬氧化物半導體層OS,且另一部分第一導電氧化物層T1以及另一部分第二導電氧化物層T2不重疊於金屬氧化物半導體層OS。
在一些實例中,形成第一導電氧化物層T1以及第二導電氧化物層T2的方法包括:形成毯覆於第一閘介電層120上之導電氧化物層(未繪出);於導電氧化物層上形成圖案化的光阻(未繪出);以圖案化的光阻為遮罩蝕刻導電氧化物層,以形成互相分離的第一導電氧化物層T1以及第二導電氧化物層T2;最後,移除圖案化的光阻。換句話說,在一些實施例中,第一導電氧化物層T1以及第二導電氧化物層T2為相同圖案化膜層,且第一導電氧化物層T1以及第二導電氧化物層T2同時形成。
請參考圖2D,形成第二閘介電層130於第一導電氧化物層T1以及第二導電氧化物層T2上。形成閘極G於第一閘介電層120之上。在本實施例中,閘極G直接形成於第二閘介電層130上,且閘極G在基板100的上表面的法線方向ND上重疊於金屬氧化物半導體層OS。
在一些實施例中,以閘極G為罩幕,對金屬氧化物半導體層OS進行摻雜製程,以於金屬氧化物半導體層OS中形成源極區、汲極區以及位於源極區與汲極區之間的通道區,其中通道區重疊於閘極G,而源極區與汲極區經摻雜而具有低於通道區的電阻率。在一些實施例中,摻雜製程例如包括氫電漿製程。
請參考圖2E,形成層間介電層140於閘極G以及第二閘介電層130之上。於層間介電層140中形成第一接觸孔V1以及第二接觸孔V2。在本實施例中,第一接觸孔V1以及第二接觸孔V2延伸穿過層間介電層140以及第二閘介電層130,並分別暴露出第一導電氧化物層T1的上表面以及第二導電氧化物層T2的上表面。換句話說,第一導電氧化物層T1以及第二導電氧化物層T2分別位於第一接觸孔V1以及第二接觸孔V2下方。在一些實施例中,形成第一接觸孔V1以及第二接觸孔V2的方法包括:於層間介電層140上形成圖案化的光阻(未繪出);以圖案化的光阻為遮罩蝕刻層間介電層140以及第二閘介電層130;最後,移除圖案化的光阻。由於第一接觸孔V1以及第二接觸孔V2橫向地分離於金屬氧化物半導體層OS,蝕刻層間介電層140以及第二閘介電層130時的蝕刻製程不會損傷金屬氧化物半導體層OS,藉此提升半導體裝置的製程良率。
最後請回到圖1,形成第一電極S於第一接觸孔V1中,且第一電極S透過第一導電氧化物層T1而電性連接至金屬氧化物半導體層OS。形成第二電極D於第二接觸孔V2中,且第二電極D透過第二導電氧化物層T2而電性連接至金屬氧化物半導體層OS。至此,半導體裝置10A大致完成。
在一些實例中,形成第一電極S以及第二電極D的方法包括:形成毯覆於層間介電層140上之導電層(未繪出);於導電層上形成圖案化的光阻(未繪出);以圖案化的光阻為遮罩蝕刻導電層,以形成互相分離的第一電極S以及第二電極D;最後,移除圖案化的光阻。換句話說,在一些實施例中,第一電極S以及第二電極D為相同圖案化膜層,且第一電極S以及第二電極D同時形成。
圖3是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是,圖3的實施例沿用圖1的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖3的半導體裝置10B與圖1的半導體裝置10A的主要差異在於:半導體裝置10B還包括輔助導電氧化物層T3。
請參考圖3,輔助導電氧化物層T3位於金屬氧化物半導體層OS與基板100之間。輔助導電氧化物層T3的電阻率低於金屬氧化物半導體層OS的電阻率,藉由輔助導電氧化物層T3的設置,可以提升半導體裝置10B的電流大小。
在一些實施例中,輔助導電氧化物層T3的材料包括透明導電氧化物,例如銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或是上述至少二者之堆疊層。
圖4是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是,圖4的實施例沿用圖1的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖4的半導體裝置10C與圖1的半導體裝置10A的主要差異在於:半導體裝置10C的金屬氧化物半導體層OS接觸第一導電氧化物層T1的上表面以及第二導電氧化物層T2的上表面。
請參考圖4,第一導電氧化物層T1以及第二導電氧化物層T2位於緩衝層110上。金屬氧化物半導體層OS位於第一導電氧化物層T1以及第二導電氧化物層T2上。在一些實施例中,第一導電氧化物層T1以及第二導電氧化物層T2延伸至閘極G下方。換句話說,在法線方向ND上,部分第一導電氧化物層T1以及部分第二導電氧化物層T2位於基板100與閘極G之間。
金屬氧化物半導體層OS沿著第一導電氧化物層T1的側面延伸至第一導電氧化物層T1的上表面,且金屬氧化物半導體層OS在第一導電氧化物層T1的側面處具有斷差GP1。閘極G在基板100的上表面的法線方向ND上重疊於金屬氧化物半導體層OS的斷差GP1,藉此,減少閘極G與第一電極S之間的橫向電場對金屬氧化物半導體層OS產生的影響。
金屬氧化物半導體層OS沿著第二導電氧化物層T2的側面延伸至第二導電氧化物層T2的上表面,且金屬氧化物半導體層OS在第二導電氧化物層T2的側面處具有斷差GP2。閘極G在基板100的上表面的法線方向ND上重疊於金屬氧化物半導體層OS的斷差GP2,藉此,減少閘極G與第二電極D之間的橫向電場對金屬氧化物半導體層OS產生的影響。
在本實施例中,閘極G形成於第一閘介電層120上,且第一接觸孔V1以及第二接觸孔V2貫穿層間介電層140以及第一閘介電層120。第一接觸孔V1以及第二接觸孔V2橫向地分離於金屬氧化物半導體層OS。換句話說,第一接觸孔V1以及第二接觸孔V2在法線方向ND上不重疊於金屬氧化物半導體層OS。
圖5A至圖5D是圖4的半導體裝置的製造方法的剖面示意圖。
請參考圖5A與圖5B,形成金屬氧化物半導體層OS、第一導電氧化物層T1以及第二導電氧化物層T2於基板100之上。
請先參考圖5A,形成第一導電氧化物層T1以及第二導電氧化物層T2於基板100之上。在本實施例中,形成第一導電氧化物層T1以及第二導電氧化物層T2於緩衝層110上。
在一些實例中,形成第一導電氧化物層T1以及第二導電氧化物層T2的方法包括:形成毯覆於緩衝層110上之導電氧化物層(未繪出);於導電氧化物層上形成圖案化的光阻(未繪出);以圖案化的光阻為遮罩蝕刻導電氧化物層,以形成互相分離的第一導電氧化物層T1以及第二導電氧化物層T2;最後,移除圖案化的光阻。換句話說,在一些實施例中,第一導電氧化物層T1以及第二導電氧化物層T2為相同圖案化膜層,且第一導電氧化物層T1以及第二導電氧化物層T2同時形成。
請參考圖5B,形成金屬氧化物半導體層OS於緩衝層110、第一導電氧化物層T1以及第二導電氧化物層T2之上。在本實施例中,金屬氧化物半導體層OS填入第一導電氧化物層T1以及第二導電氧化物層T2之間的空隙。金屬氧化物半導體層OS接觸第一導電氧化物層T1的上表面以及第二導電氧化物層T2的上表面。部分第一導電氧化物層T1以及部分第二導電氧化物層T2重疊金屬氧化物半導體層OS,且另一部分第一導電氧化物層T1以及另一部分第二導電氧化物層T2不重疊於金屬氧化物半導體層OS。
請參考圖5C,形成第一閘介電層120於金屬氧化物半導體層OS之上。形成閘極G於第一閘介電層120之上,且閘極G在基板100的上表面的法線方向ND上重疊於金屬氧化物半導體層OS。
在一些實施例中,以閘極G為罩幕,對金屬氧化物半導體層OS進行摻雜製程,以於金屬氧化物半導體層OS中形成源極區、汲極區以及位於源極區與汲極區之間的通道區,其中通道區重疊於閘極G,而源極區與汲極區經摻雜而具有低於通道區的電阻率。在一些實施例中,摻雜製程例如包括氫電漿製程。
請參考圖5D,形成層間介電層140於閘極G之上。於層間介電層140中形成第一接觸孔V1以及第二接觸孔V2。在本實施例中,第一接觸孔V1以及第二接觸孔V2延伸穿過層間介電層140以及第一閘介電層120,並分別暴露出第一導電氧化物層T1的上表面以及第二導電氧化物層T2的上表面。換句話說,第一導電氧化物層T1以及第二導電氧化物層T2分別位於第一接觸孔V1以及第二接觸孔V2下方。在一些實施例中,形成第一接觸孔V1以及第二接觸孔V2的方法包括:於層間介電層140上形成圖案化的光阻(未繪出);以圖案化的光阻為遮罩蝕刻層間介電層140以及第一閘介電層120;最後,移除圖案化的光阻。於由於第一接觸孔V1以及第二接觸孔V2橫向地分離於金屬氧化物半導體層OS,蝕刻層間介電層140以及第一閘介電層120時的蝕刻製程不會損傷金屬氧化物半導體層OS,藉此提升半導體裝置的製程良率。
最後請回到圖4,形成第一電極S於第一接觸孔V1中,且第一電極S透過第一導電氧化物層T1而電性連接至金屬氧化物半導體層OS。形成第二電極D於第二接觸孔V2中,且第二電極D透過第二導電氧化物層T2而電性連接至金屬氧化物半導體層OS。至此,半導體裝置10C大致完成。
在一些實例中,形成第一電極S以及第二電極D的方法包括:形成毯覆於層間介電層140上之導電層(未繪出);於導電層上形成圖案化的光阻(未繪出);以圖案化的光阻為遮罩蝕刻導電層,以形成互相分離的第一電極S以及第二電極D;最後,移除圖案化的光阻。換句話說,在一些實施例中,第一電極S以及第二電極D為相同圖案化膜層,且第一電極S以及第二電極D同時形成。
圖6是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是,圖6的實施例沿用圖4的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖6的半導體裝置10D與圖4的半導體裝置10C的主要差異在於:半導體裝置10D還包括輔助導電氧化物層T3。
請參考圖6,輔助導電氧化物層T3位於閘極G與金屬氧化物半導體層OS之間。輔助導電氧化物層T3的電阻率低於金屬氧化物半導體層OS的電阻率,藉由輔助導電氧化物層T3的設置,可以提升半導體裝置10D的電流大小。
在一些實施例中,輔助導電氧化物層T3的材料包括透明導電氧化物,例如銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或是上述至少二者之堆疊層。
圖7是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是,圖7的實施例沿用圖1的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖7的半導體裝置10E與圖1的半導體裝置10A的主要差異在於:半導體裝置10E的金屬氧化物半導體層OS接觸第二導電氧化物層T2的上表面。
請參考圖7,第一導電氧化物層T1與第二導電氧化物層T2屬於不同膜層,其中第一導電氧化物層T1位於第一閘介電層120與第二閘介電層130之間,而第二導電氧化物層T2位於緩衝層110與第一閘介電層120之間。第一接觸孔V1貫穿層間介電層140以及第二閘介電層130,而第二接觸孔V2貫穿層間介電層140、第二閘介電層130以及第一閘介電層120。
金屬氧化物半導體層OS沿著第二導電氧化物層T2的側面延伸至第二導電氧化物層T2的上表面,且金屬氧化物半導體層OS在第二導電氧化物層T2的側面處具有斷差GP2。閘極G在基板100的上表面的法線方向ND上重疊於金屬氧化物半導體層OS的斷差GP2,藉此,減少閘極G與第二電極D之間的橫向電場對金屬氧化物半導體層OS產生的影響。
圖8是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是,圖8的實施例沿用圖1的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖8的半導體裝置10F與圖1的半導體裝置10A的主要差異在於:半導體裝置10F的第二電極D直接接觸金屬氧化物半導體層OS的上表面。
請參考圖8,在本實施例中,第一電極S透過第一導電氧化物層T1而連接至金屬氧化物半導體層OS,而第二電極D則是直接連接至金屬氧化物半導體層OS。
10A, 10B, 10C, 10E, 10F:半導體裝置
100:基板
110:緩衝層
112:氮化矽層
114:氧化矽層
120:第一閘介電層
130:第二閘介電層
140:層間介電層
D:第二電極
G:閘極
GP1, GP2:斷差
H1a, H2a, H1b, H2b:水平距離
ND:法線方向
O1:第一開口
O2:第二開口
OS:金屬氧化物半導體層
S:第一電極
T1:第一導電氧化物層
T1a:第一部分
T2:第二導電氧化物層
T2a:第二部分
V1:第一接觸孔
V2:第二接觸孔
圖1是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
圖2A至圖2E是圖1的半導體裝置的製造方法的剖面示意圖。
圖3是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
圖4是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
圖5A至圖5D是圖4的半導體裝置的製造方法的剖面示意圖。
圖6是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
圖7是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
圖8是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
10A:半導體裝置
100:基板
110:緩衝層
112:氮化矽層
114:氧化矽層
120:第一閘介電層
130:第二閘介電層
140:層間介電層
D:第二電極
G:閘極
H1a,H2a,H1b,H2b:水平距離
ND:法線方向
O1:第一開口
O2:第二開口
OS:金屬氧化物半導體層
S:第一電極
T1:第一導電氧化物層
T1a:第一部分
T2:第二導電氧化物層
T2a:第二部分
V1:第一接觸孔
V2:第二接觸孔
Claims (14)
- 一種半導體裝置,包括: 一基板; 一金屬氧化物半導體層,位於該基板之上; 一第一閘介電層,位於該金屬氧化物半導體層之上; 一閘極,位於該第一閘介電層之上,且在該基板的一上表面的一法線方向上重疊於該金屬氧化物半導體層; 一層間介電層,位於該閘極之上,其中該層間介電層具有一第一接觸孔以及一第二接觸孔,其中該第一接觸孔橫向地分離於該金屬氧化物半導體層; 一第一導電氧化物層,位於該第一接觸孔下方,且連接該金屬氧化物半導體層; 一第一電極,填入該第一接觸孔,並透過該第一導電氧化物層而電性連接至該金屬氧化物半導體層;以及 一第二電極,填入該第二接觸孔,並電性連接至該金屬氧化物半導體層。
- 如請求項1所述的半導體裝置,更包括: 一第二導電氧化物層,位於該第二接觸孔下方,且連接該金屬氧化物半導體層,其中該第二電極透過該第二導電氧化物層而電性連接至該金屬氧化物半導體層。
- 如請求項2所述的半導體裝置,其中該金屬氧化物半導體層接觸該第一導電氧化物層的上表面以及該第二導電氧化物層的上表面。
- 如請求項2所述的半導體裝置,更包括: 一第二閘介電層,位於該第一閘介電層之上,其中該第一閘介電層具有重疊於該金屬氧化物半導體層的一第一開口,該第一導電氧化物層填入該第一開口以接觸該金屬氧化物半導體層的上表面。
- 如請求項4所述的半導體裝置,其中該第一閘介電層具有重疊於該金屬氧化物半導體層的一第二開口,該第二導電氧化物層填入該第二開口以接觸該金屬氧化物半導體層的上表面。
- 如請求項4所述的半導體裝置,其中該第一導電氧化物層與該閘極之間的水平距離小於該第一開口與該閘極之間的水平距離。
- 如請求項4所述的半導體裝置,其中該金屬氧化物半導體層接觸該第二導電氧化物層的上表面。
- 如請求項7所述的半導體裝置,其中該金屬氧化物半導體層沿著該第二導電氧化物層的側面延伸至該第二導電氧化物層的上表面,且該金屬氧化物半導體層在該第二導電氧化物層的該側面處具有斷差,且其中該閘極在該基板的該上表面的該法線方向上重疊於該金屬氧化物半導體層的該斷差。
- 如請求項1所述的半導體裝置,其中該金屬氧化物半導體層沿著該第一導電氧化物層的側面延伸至該第一導電氧化物層的上表面,且該金屬氧化物半導體層在該第一導電氧化物層的該側面處具有斷差,且其中該閘極在該基板的該上表面的該法線方向上重疊於該金屬氧化物半導體層的該斷差。
- 如請求項1所述的半導體裝置,其中該第一導電氧化物層延伸至該閘極下方。
- 如請求項1所述的半導體裝置,更包括: 一輔助導電氧化物層,位於該閘極與該金屬氧化物半導體層之間或該金屬氧化物半導體層與該基板之間。
- 一種半導體裝置的製造方法,包括: 形成一金屬氧化物半導體層、一第一導電氧化物層以及一第一閘介電層於一基板之上,其中該第一導電氧化物層連接該金屬氧化物半導體層,且該第一閘介電層位於該金屬氧化物半導體層之上; 形成一閘極於該第一閘介電層之上,且該閘極在該基板的一上表面的一法線方向上重疊於該金屬氧化物半導體層; 形成一層間介電層於該閘極之上; 於該層間介電層中形成一第一接觸孔以及一第二接觸孔,且該第一導電氧化物層位於該第一接觸孔下方,其中該第一接觸孔橫向地分離於該金屬氧化物半導體層; 形成一第一電極於該第一接觸孔中,且該第一電極透過該第一導電氧化物層而電性連接至該金屬氧化物半導體層;以及 形成一第二電極於該第二接觸孔中,且該第二電極電性連接至該金屬氧化物半導體層。
- 如請求項12所述的半導體裝置的製造方法,更包括: 形成該第一導電氧化物層以及一第二導電氧化物層於該基板之上;以及 形成該金屬氧化物半導體層於該第一導電氧化物層以及該第二導電氧化物層上。
- 如請求項12所述的半導體裝置的製造方法,更包括: 形成該金屬氧化物半導體層於該基板之上; 形成該第一導電氧化物層以及一第二導電氧化物層於該第一閘介電層的一第一開口以及一第二開口中,其中該第一開口以及該第二開口重疊於該金屬氧化物半導體層;以及 形成一第二閘介電層於該第一導電氧化物層以及該第二導電氧化物層上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210826221.9A CN115064561A (zh) | 2021-12-09 | 2022-07-13 | 半导体装置及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163287695P | 2021-12-09 | 2021-12-09 | |
US63/287,695 | 2021-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202324766A true TW202324766A (zh) | 2023-06-16 |
TWI829169B TWI829169B (zh) | 2024-01-11 |
Family
ID=83782380
Family Applications (27)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Family Applications Before (19)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
Family Applications After (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Country Status (1)
Country | Link |
---|---|
TW (27) | TWI813217B (zh) |
Family Cites Families (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371026A (en) * | 1992-11-30 | 1994-12-06 | Motorola Inc. | Method for fabricating paired MOS transistors having a current-gain differential |
JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
JP4802364B2 (ja) * | 2000-12-07 | 2011-10-26 | ソニー株式会社 | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 |
US6724012B2 (en) * | 2000-12-14 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Display matrix with pixels having sensor and light emitting portions |
TW595005B (en) * | 2003-08-04 | 2004-06-21 | Au Optronics Corp | Thin film transistor and pixel structure with the same |
KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
JP4220509B2 (ja) * | 2005-09-06 | 2009-02-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP5337380B2 (ja) * | 2007-01-26 | 2013-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP5294651B2 (ja) * | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8202773B2 (en) * | 2008-08-29 | 2012-06-19 | Texas Instruments Incorporated | Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices |
KR101529575B1 (ko) * | 2008-09-10 | 2015-06-29 | 삼성전자주식회사 | 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법 |
KR101812935B1 (ko) * | 2008-09-12 | 2018-01-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 |
EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101016266B1 (ko) * | 2008-11-13 | 2011-02-25 | 한국과학기술원 | 투명 전자소자용 투명 메모리. |
US8367486B2 (en) * | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
KR101645061B1 (ko) * | 2009-06-30 | 2016-08-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
KR101851403B1 (ko) * | 2009-07-18 | 2018-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
KR101772639B1 (ko) * | 2009-10-16 | 2017-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP5727204B2 (ja) * | 2009-12-11 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2011129037A1 (ja) * | 2010-04-16 | 2011-10-20 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
TWI434409B (zh) * | 2010-08-04 | 2014-04-11 | Au Optronics Corp | 有機電激發光顯示單元及其製造方法 |
KR102377750B1 (ko) * | 2011-06-17 | 2022-03-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 |
US8952377B2 (en) * | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8952379B2 (en) * | 2011-09-16 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20130053053A (ko) * | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
KR101881895B1 (ko) * | 2011-11-30 | 2018-07-26 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
TWI478353B (zh) * | 2011-12-14 | 2015-03-21 | E Ink Holdings Inc | 薄膜電晶體及其製造方法 |
US8796683B2 (en) * | 2011-12-23 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101884738B1 (ko) * | 2011-12-23 | 2018-08-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
US9006733B2 (en) * | 2012-01-26 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing thereof |
TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
GB2511541B (en) * | 2013-03-06 | 2015-01-28 | Toshiba Res Europ Ltd | Field effect transistor device |
TWI669824B (zh) * | 2013-05-16 | 2019-08-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
JP6374221B2 (ja) * | 2013-06-05 | 2018-08-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102281300B1 (ko) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치 |
CN104576381B (zh) * | 2013-10-14 | 2018-01-09 | 中国科学院微电子研究所 | 一种非对称超薄soimos晶体管结构及其制造方法 |
TWI535034B (zh) * | 2014-01-29 | 2016-05-21 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
US9929279B2 (en) * | 2014-02-05 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2016076168A1 (ja) * | 2014-11-11 | 2016-05-19 | シャープ株式会社 | 半導体装置およびその製造方法 |
US9859391B2 (en) * | 2015-10-27 | 2018-01-02 | Nlt Technologies, Ltd. | Thin film transistor, display device, and method for manufacturing thin film transistor |
TWI579974B (zh) * | 2015-12-25 | 2017-04-21 | 國立交通大學 | 一種具有非晶態金屬氧化物之組成物的電阻式記憶體、電阻式記憶體單元及薄膜電晶體 |
KR20240027878A (ko) * | 2016-03-22 | 2024-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치 |
CN112133710A (zh) * | 2016-04-08 | 2020-12-25 | 群创光电股份有限公司 | 显示设备 |
US10468434B2 (en) * | 2016-04-08 | 2019-11-05 | Innolux Corporation | Hybrid thin film transistor structure, display device, and method of making the same |
CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
US20180122833A1 (en) * | 2016-10-31 | 2018-05-03 | LG Display Co. , Ltd. | Thin film transistor substrate having bi-layer oxide semiconductor |
WO2018211724A1 (ja) * | 2017-05-16 | 2018-11-22 | 住友電気工業株式会社 | 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法 |
KR102439133B1 (ko) * | 2017-09-05 | 2022-09-02 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법 |
KR20190062695A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
KR102482856B1 (ko) * | 2017-12-15 | 2022-12-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
CN108538789A (zh) * | 2018-03-30 | 2018-09-14 | 武汉华星光电技术有限公司 | Cmos晶体管的制备方法、阵列基板的制备方法 |
TWI703735B (zh) * | 2018-06-26 | 2020-09-01 | 鴻海精密工業股份有限公司 | 半導體基板、陣列基板、逆變器電路及開關電路 |
TWI666767B (zh) * | 2018-08-31 | 2019-07-21 | 友達光電股份有限公司 | 主動元件基板 |
JP6799123B2 (ja) * | 2018-09-19 | 2020-12-09 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
TWI685696B (zh) * | 2018-10-01 | 2020-02-21 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
KR102546780B1 (ko) * | 2018-12-28 | 2023-06-21 | 엘지디스플레이 주식회사 | 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 |
KR20200093718A (ko) * | 2019-01-28 | 2020-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
US11183111B2 (en) * | 2019-01-29 | 2021-11-23 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel unit and method for manufacturing the same, and double-sided OLED display device |
EP3944329A4 (en) * | 2019-03-18 | 2022-10-26 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF |
KR20210000605A (ko) * | 2019-06-25 | 2021-01-05 | 엘지디스플레이 주식회사 | 센서를 포함하는 표시장치 |
US11594533B2 (en) * | 2019-06-27 | 2023-02-28 | Intel Corporation | Stacked trigate transistors with dielectric isolation between first and second semiconductor fins |
TWI726348B (zh) * | 2019-07-03 | 2021-05-01 | 友達光電股份有限公司 | 半導體基板 |
TWI712844B (zh) * | 2019-07-03 | 2020-12-11 | 友達光電股份有限公司 | 元件基板及其製造方法 |
TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
KR20210085942A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
US11631671B2 (en) * | 2019-12-31 | 2023-04-18 | Tokyo Electron Limited | 3D complementary metal oxide semiconductor (CMOS) device and method of forming the same |
US11663455B2 (en) * | 2020-02-12 | 2023-05-30 | Ememory Technology Inc. | Resistive random-access memory cell and associated cell array structure |
US11410999B2 (en) * | 2020-02-21 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boundary design for high-voltage integration on HKMG technology |
KR20210117389A (ko) * | 2020-03-18 | 2021-09-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
KR20210142046A (ko) * | 2020-05-15 | 2021-11-24 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
CN111710289B (zh) * | 2020-06-24 | 2024-05-31 | 天津中科新显科技有限公司 | 一种主动发光器件的像素驱动电路及驱动方法 |
CN113257841B (zh) * | 2021-07-19 | 2021-11-16 | 深圳市柔宇科技股份有限公司 | Tft基板及其制备方法、显示器以及电子设备 |
-
2022
- 2022-03-23 TW TW111110923A patent/TWI813217B/zh active
- 2022-04-13 TW TW111114109A patent/TWI814340B/zh active
- 2022-04-14 TW TW111114336A patent/TW202230615A/zh unknown
- 2022-04-14 TW TW111114337A patent/TW202230798A/zh unknown
- 2022-04-19 TW TW111114880A patent/TW202324758A/zh unknown
- 2022-04-20 TW TW111115009A patent/TWI824495B/zh active
- 2022-04-21 TW TW111115197A patent/TWI812181B/zh active
- 2022-04-29 TW TW111116518A patent/TWI804300B/zh active
- 2022-05-04 TW TW111116754A patent/TWI819592B/zh active
- 2022-05-04 TW TW111116869A patent/TWI799253B/zh active
- 2022-05-04 TW TW111116874A patent/TWI799254B/zh active
- 2022-05-05 TW TW111117041A patent/TWI813276B/zh active
- 2022-05-05 TW TW111116903A patent/TWI814369B/zh active
- 2022-05-05 TW TW111117042A patent/TWI804302B/zh active
- 2022-05-05 TW TW111117040A patent/TWI806591B/zh active
- 2022-05-09 TW TW111117305A patent/TWI828142B/zh active
- 2022-05-09 TW TW111117309A patent/TWI803311B/zh active
- 2022-05-17 TW TW111118369A patent/TWI803320B/zh active
- 2022-05-17 TW TW111118368A patent/TWI805369B/zh active
- 2022-05-23 TW TW111119084A patent/TWI829169B/zh active
- 2022-05-30 TW TW111120041A patent/TWI793027B/zh active
- 2022-05-31 TW TW111120152A patent/TWI816413B/zh active
- 2022-06-02 TW TW111120547A patent/TWI829183B/zh active
- 2022-06-16 TW TW111122489A patent/TWI798110B/zh active
- 2022-06-20 TW TW111122796A patent/TWI822129B/zh active
- 2022-07-14 TW TW111126381A patent/TWI813378B/zh active
- 2022-11-08 TW TW111142545A patent/TWI814636B/zh active
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107658345B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
WO2013137045A1 (ja) | 半導体装置およびその製造方法 | |
CN111682034A (zh) | 阵列基板及其制备方法、显示装置 | |
CN108538921B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
TWI829169B (zh) | 半導體裝置及其製造方法 | |
CN115064561A (zh) | 半导体装置及其制造方法 | |
US20230187554A1 (en) | Active device substrate, capacitive device, and manufacturing method of active device substrate | |
US20230187555A1 (en) | Semiconductor device and manufacturing method thereof | |
US20240234535A9 (en) | Thin film transistor | |
US20240136420A1 (en) | Thin film transistor | |
US20230187513A1 (en) | Semiconductor device and manufacturing method thereof | |
TWI839912B (zh) | 薄膜電晶體 | |
US20230187484A1 (en) | Semiconductor device and manufacturing method thereof | |
US20230014890A1 (en) | Active device substrate | |
US20230187556A1 (en) | Semiconductor device and manufacturing method thereof | |
US20230187559A1 (en) | Semiconductor device | |
KR20140081413A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
US20240194685A1 (en) | Driving substrate, method for fabricating same, and display panel | |
CN115188827A (zh) | 半导体装置及其制造方法 | |
TW200810123A (en) | Thin film transistors and displays including the same | |
CN115050761A (zh) | 半导体装置及其制造方法 | |
CN115763481A (zh) | 主动元件基板 | |
CN115050762A (zh) | 半导体装置及其制作方法 | |
CN115911058A (zh) | 一种显示面板及其制作方法、显示终端 | |
TW202418402A (zh) | 薄膜電晶體 |