CN115050761A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN115050761A
CN115050761A CN202210864293.2A CN202210864293A CN115050761A CN 115050761 A CN115050761 A CN 115050761A CN 202210864293 A CN202210864293 A CN 202210864293A CN 115050761 A CN115050761 A CN 115050761A
Authority
CN
China
Prior art keywords
metal oxide
oxide layer
doped region
gate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210864293.2A
Other languages
English (en)
Inventor
范扬顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111110923A external-priority patent/TWI813217B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN115050761A publication Critical patent/CN115050761A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置及其制造方法，半导体装置包括基板、第一薄膜晶体管以及第二薄膜晶体管。第一以及第二薄膜晶体管设置于基板之上。第一薄膜晶体管包括堆叠的第一以及第二金属氧化物层。第一金属氧化物层的氧浓度小于第二金属氧化物层的氧浓度，第二金属氧化物层的厚度小于第一金属氧化物层的厚度。二维电子气位于第一以及第二金属氧化物层之间的界面。第二薄膜晶体管与第一薄膜晶体管电性连接。第二薄膜晶体管包括第三金属氧化物层。第二与第三金属氧化物层属于同一图案化层。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置，且特别涉及一种包括金属氧化物层的半导体装置及其制造方法。
背景技术
目前，常见的薄膜晶体管通常以非晶硅半导体作为通道，其中非晶硅半导体由于工艺简单且成本低廉，因此以广泛的应用于各种薄膜晶体管中。
随着显示技术的进步，显示面板的分辨率逐年提升。为了使像素电路中的薄膜晶体管缩小，许多厂商致力于研发新的半导体材料，例如金属氧化物半导体材料。在金属氧化物半导体材料中，氧化铟镓锌(indium gallium zinc oxide，IGZO)同时具有面积小以及电子迁移率高的优点，因此被视为一种重要的新型半导体材料。
发明内容
本发明提供一种半导体装置，具有效率高以及制造成本低的优点。
本发明提供一种半导体装置的制造方法，具有制造成本低的优点，且所制造的半导体装置具有效率高的优点。
本发明的至少一实施例提供一种半导体装置。半导体装置包括基板、第一薄膜晶体管以及第二薄膜晶体管。第一薄膜晶体管以及第二薄膜晶体管设置于基板之上。第一薄膜晶体管包括堆叠的第一金属氧化物层以及第二金属氧化物层。第一金属氧化物层的氧浓度小于第二金属氧化物层的氧浓度，第二金属氧化物层的厚度小于第一金属氧化物层的厚度。二维电子气位于第一金属氧化物层以及第二金属氧化物层之间的界面。第二薄膜晶体管与第一薄膜晶体管电性连接。第二薄膜晶体管包括第三金属氧化物层。第二金属氧化物层与第三金属氧化物层属于同一图案化层。
本发明的至少一实施例提供一种半导体装置的制造方法，包括：形成第一薄膜晶体管于基板之上，第一薄膜晶体管包括堆叠的第一金属氧化物层以及第二金属氧化物层，其中第一金属氧化物层的氧浓度小于第二金属氧化物层的氧浓度，第二金属氧化物层的厚度小于第一金属氧化物层的厚度，其中二维电子气位于第一金属氧化物层以及第二金属氧化物层之间的界面；形成第二薄膜晶体管于基板之上，其中第二薄膜晶体管与第一薄膜晶体管电性连接，第二薄膜晶体管包括第三金属氧化物层，且第二金属氧化物层与第三金属氧化物层同时形成。
附图说明
图1是依照本发明的一实施例的一种半导体装置的剖面示意图。
图2A至图2E是依照本发明的一实施例的一种半导体装置的剖面示意图。
图3是依照本发明的一实施例的一种半导体装置的剖面示意图。
图4是依照本发明的一实施例的一种半导体装置的剖面示意图。
图5是依照本发明的一实施例的一种半导体装置的剖面示意图。
图6是依照本发明的一实施例的一种半导体装置的剖面示意图。
图7是依照本发明的一实施例的一种半导体装置的剖面示意图。
图8是依照本发明的一实施例的一种半导体装置的电路示意图。
附图标记说明：
10,20,30,40,50,60：半导体装置
100：基板
102：缓冲层
110：栅介电层
112：开口
120：层间介电层
122：第一接触孔
124：第二接触孔
126：第三接触孔
128：第四接触孔
200：第一薄膜晶体管
210：第一金属氧化物层
212：第五掺杂区
214：第六掺杂区
220,220a：第二金属氧化物层
222：第一掺杂区
224：第二掺杂区
226：第一通道区
230：第一栅极
242：第一源极
244：第一漏极
300：第二薄膜晶体管
320,320a：第三金属氧化物层
322：第三掺杂区
324：第二通道区
326：第四掺杂区
330,330A：第二栅极
342：第二源极
344：第二漏极
2DEG：二维电子气
C：电容
LED：发光二极管
ND：法线方向
OS1：第一金属氧化物图案
OS2：第二金属氧化物图案
T1,T2,T3：厚度
具体实施方式
图1是依照本发明的一实施例的一种半导体装置的剖面示意图。
请参考图1，半导体装置10包括基板100、第一薄膜晶体管200以及第二薄膜晶体管300。
基板100的材料例如包括玻璃、石英、有机聚合物或不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷或其他可适用的材料)或是其他可适用的材料。
缓冲层102形成于基板100的表面。缓冲层102的材料例如包括氧化硅、氮化硅、氮氧化硅或其他绝缘材料。在一些实施例中，缓冲层102为单层结构或多层结构。
第一薄膜晶体管200设置于基板100之上。在本实施例中，第一薄膜晶体管200形成于缓冲层102上。第一薄膜晶体管包括第一金属氧化物层210、第二金属氧化物层220、第一栅极230、第一源极242与第一漏极244。
第一金属氧化物层210以及第二金属氧化物层220位于基板100之上且彼此互相堆叠。在本实施例中，第一金属氧化物层210以及第二金属氧化物层220按序形成于缓冲层102上。第一金属氧化物层210的氧浓度小于第二金属氧化物层220的氧浓度。在一些实施例中，第一金属氧化物层210的氧浓度为10at％至50at％，且第二金属氧化物层220的氧浓度为30at％至70at％。在一些实施例中，通过调整氧浓度，使第一金属氧化物层210的能隙(BandGap)小于第二金属氧化物层220的能隙，借此于第一金属氧化物层210以及第二金属氧化物层220之间的界面形成二维电子气2DEG。第二金属氧化物层220的厚度T2小于第一金属氧化物层210的厚度T1，借此使二维电子气2DEG更容易的形成于前述界面。在一些实施例中，第一金属氧化物层210的厚度T1为10纳米至60纳米，第二金属氧化物层220的厚度T2为5纳米至30纳米。在一些实施例中，第一金属氧化物层210以及第二金属氧化物层220的材料包括铟镓锌氧化物、铟锡锌氧化物、铝锌锡氧化物、铟钨锌氧化物等四元化合物或包含前述四元化合物中的其中两种金属元素以及氧元素的三元化合物。
第二金属氧化物层220包括第一掺杂区222、第二掺杂区226以及位于第一掺杂区222与第二掺杂区226之间的第一通道区224。在一些实施例中，通过氢等离子体处理形成第一掺杂区222与第二掺杂区226，其中第一掺杂区222与第二掺杂区226的氧空缺浓度低于第一通道区224的氧空缺浓度，第一掺杂区222与第二掺杂区226的导电率高于第一通道区224的导电率。
栅介电层110位于第二金属氧化物层220上。在一些实施例中，栅介电层110的材料包括氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝或其他绝缘材料。在一些实施例中，栅介电层110的厚度为50纳米至300纳米。
第一栅极230位于栅介电层110上。第一栅极230在基板100的顶面的法线方向ND上重叠于第一金属氧化物层210以及第二金属氧化物层220的第一通道区224。栅介电层110位于第一栅极230与第二金属氧化物层220之间。第一栅极230通过栅介电层的开口而接触第二金属氧化物层220的第一通道区224。在本实施例中，前述栅介电层的开口的宽度小于第一通道区224的宽度。在一些实施例中，第一栅极230的材料包括钨、钼、铂、金或其他高功函数金属或上述材料的组合。第一栅极230与第二金属氧化物层220之间具有肖特基接触(Schottky contact)。
层间介电层120设置于栅介电层110上。层间介电层120覆盖第一栅极230。在一些实施例中，层间介电层120的材料包括氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝或其他绝缘材料。在一些实施例中，层间介电层120的厚度为100纳米至600纳米。
第一源极242与第一漏极244设置于层间介电层120上，且通过层间介电层120中接触孔而分别连接至第二金属氧化物层220的第一掺杂区222与第二掺杂区226。在一些实施例中，第一源极242与第一漏极244的材料包括铝、钛、钼、铜或上述金属的合金或上述材料的组合。在一些实施例中，第一源极242与第二金属氧化物层220之间以及第一漏极244与第二金属氧化物层220之间具有肖特基接触或欧姆接触(Ohmic contact)。
在本实施例中，第一薄膜晶体管200为金属-半导体场效晶体管(MetalSemiconductor Field Effect Transistor，MESFET)，且第一薄膜晶体管200为常开型(normally-on)的晶体管。由于第一薄膜晶体管200包括二维电子气2DEG，第一薄膜晶体管200适用于高电流的驱动晶体管。此外，由于第一薄膜晶体管200的第一栅极230接触第二金属氧化物层220，可以减少第一栅极230与第二金属氧化物层220之间的绝缘层出现的电荷捕获效应(charge trapping effect)，借此提升第一薄膜晶体管200的效率。
第二薄膜晶体管300设置于基板100之上。在本实施例中，第二薄膜晶体管300形成于缓冲层102上。第二薄膜晶体管包括第三金属氧化物层320、第二栅极330、第二源极342与第二漏极344。第二薄膜晶体管300与第一薄膜晶体管200电性连接。举例来说，第二薄膜晶体管300的第二漏极344通过图1中未绘出的导线而电性连接第一薄膜晶体管200的第一栅极230。
第三金属氧化物层320位于基板100之上。在本实施例中，第三金属氧化物层320形成于缓冲层102上。在一些实施例中，第三金属氧化物层320的厚度T3为5纳米至30纳米。在一些实施例中，第三金属氧化物层320的材料包括铟镓锌氧化物、铟锡锌氧化物、铝锌锡氧化物、铟钨锌氧化物等四元化合物或包含前述四元化合物中的其中两种金属元素以及氧元素的三元化合物。第一金属氧化物层210的氧浓度小于第三金属氧化物层320的氧浓度。在一些实施例中，第二金属氧化物层220与第三金属氧化物层230属于同一图案化层，也可以说第二金属氧化物层220与第三金属氧化物层230的形状是于同一次的图案化工艺中定义出来。第二金属氧化物层220与第三金属氧化物层230包括相同的材料。
第三金属氧化物层320包括第三掺杂区322、第四掺杂区326以及位于第三掺杂区322与第四掺杂区326之间的第二通道区324。在一些实施例中，通过氢等离子体处理形成第三掺杂区322与第四掺杂区326，其中第三掺杂区322与第四掺杂区326的氧空缺浓度高于第二通道区324的氧空缺浓度，第三掺杂区322与第四掺杂区326的导电率高于第二通道区324的导电率。在一些实施例中，于同一次的氢等离子体处理形成第二金属氧化物层220的第一掺杂区222与第二掺杂区226以及第三金属氧化物层320的第三掺杂区322以及第四掺杂区326。
第二栅极330位于栅介电层110上。第二栅极330在基板100的顶面的法线方向ND上重叠于第三金属氧化物层320的第二通道区324。栅介电层110位于第二栅极330与第三金属氧化物层320之间。第二栅极330不接触第三金属氧化物层320。在一些实施例中，第一栅极230与第二栅极330属于同一图案化层，也可以说第一栅极230与第二栅极330的形状是于同一次的图案化工艺中定义出来。第一栅极230与第二栅极330包括相同的材料。
第二源极322与第二漏极326设置于层间介电层120上，且通过层间介电层120中接触孔而分别连接至第三金属氧化物层320的第三掺杂区322以及第四掺杂区326。在一些实施例中，第二源极322与第二漏极326的材料包括铝、钛、钼、铜或上述材料的组合。在一些实施例中，第二源极322与第三金属氧化物层320之间以及第二漏极326与第三金属氧化物层320之间具有肖特基接触或欧姆接触(Ohmic contact)。在一些实施例中，第一源极222、第一漏极226、第二源极322与第二漏极326属于同一图案化层，也可以说第一源极222、第一漏极226、第二源极322与第二漏极326的形状是于同一次的图案化工艺中定义出来。第一源极222、第一漏极226、第二源极322与第二漏极326包括相同的材料。
在本实施例中，第二薄膜晶体管300为金属-氧化物-半导体场效晶体管(MetalOxide Semiconductor Field Effect Transistor，MOSFET)，且第二薄膜晶体管300为常闭型(normally-off)的晶体管。
图2A至图2E是依照本发明的一实施例的一种半导体装置的剖面示意图。
请参考图2A，形成第一金属氧化物图案OS1于基板100之上。第一金属氧化物图案OS1包括第一金属氧化物层210。
请参考图2B，形成第二金属氧化物图案OS2于第一金属氧化物图案OS1以及基板100之上。第二金属氧化物图案OS2包括第二金属氧化物层220a以及第三金属氧化物层320a。
请参考图2C，形成栅介电层110于第二金属氧化物图案OS2上。栅介电层110具有重叠并暴露出第二金属氧化物层220a的开口112。
请参考图2C与2D，形成第一栅极230以及第二栅极330于栅介电层110上。第二金属氧化物层220a重叠于第一栅极230，且第三金属氧化物层320a重叠于第二栅极330。第一栅极230通过开口112接触第二金属氧化物层220a。
以第一栅极230与第二栅极330为掩模对第二金属氧化物层220a以及第三金属氧化物层320a执行掺杂工艺，以形成包括第一掺杂区222、第二掺杂区226以及第一通道区224的第二金属氧化物层220以及包括第三掺杂区322、第四掺杂区326以及第二通道区324的第三金属氧化物层320。第一通道区224位于第一掺杂区222与第二掺杂区226之间，且第二通道区324位于第三掺杂区322与第四掺杂区326之间。在本实施例中，在基板100的顶面的法线方向ND上，第一通道区224以及第二通道区324分别重叠于第一栅极230以及第二栅极330。
在一些实施例中，掺杂工艺例如为氢等离子体掺杂工艺或其他合适的工艺，通过掺杂工艺减少第一掺杂区222、第二掺杂区226、第三掺杂区322以及第四掺杂区326中的氧空缺，以提升第一掺杂区222、第二掺杂区226、第三掺杂区322以及第四掺杂区326的导电率。
请参考图2E，形成层间介电层120于栅介电层110上。执行一次或多次蚀刻工艺以形成穿过层间介电层120以及栅介电层110的第一接触孔122、第二接触孔124、第三接触孔126以及第四接触孔128。第一接触孔122以及第二接触孔124重叠并暴露出第二金属氧化物层220的第一掺杂区222以及第二掺杂区226，且第三接触孔126以及第四接触孔128重叠并暴露出第三金属氧化物层320的第三掺杂区322以及第四掺杂区326。
最后请参考图2E与图1，形成第一源极242、第一漏极244、第二源极342与第二漏极344于层间介电层120上，且形成第一源极242、第一漏极244、第二源极342与第二漏极344于第一接触孔122、第二接触孔124、第三接触孔126以及第四接触孔128中。第一源极242与第一漏极244分别连接至第二金属氧化物层220的第一掺杂区222以及第二掺杂区226，且第二源极342与第二漏极344分别连接至第三金属氧化物层320的第三掺杂区322以及第四掺杂区326。
图3是依照本发明的一实施例的一种半导体装置的剖面示意图。在此必须说明的是，图3的实施例沿用图1至图2E的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图3的半导体装置20与图1的半导体装置10的主要差异在于：半导体装置20的第一栅极230包括多层结构。
请参考图3，第一栅极230包括金属层234与P型半导体层232的堆叠，其中P型半导体层232接触第二金属氧化物层220。在本实施例中，第一薄膜晶体管200为常闭型(normally-off)的晶体管。
图4是依照本发明的一实施例的一种半导体装置的剖面示意图。在此必须说明的是，图4的实施例沿用图1至图2E的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图4的半导体装置30与图1的半导体装置10的主要差异在于：半导体装置30的第一源极242与第一漏极244延伸穿过第二金属氧化物层220。
请参考图4，第一源极242与第一漏极244延伸穿过第二金属氧化物层220，并接触第一金属氧化物层210以及第二金属氧化物层220的界面。换句话说，第一源极242与第一漏极244直接接触二维电子气2DEG，借此提升第一薄膜晶体管200的输出电流大小。
在本实施例中，第二源极342与第二漏极344亦延伸穿过第三金属氧化物层320，但本发明不以此为限。在其他实施例中，第二源极342与第二漏极344未穿过第三金属氧化物层320。
图5是依照本发明的一实施例的一种半导体装置的剖面示意图。在此必须说明的是，图5的实施例沿用图1至图2E的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图5的半导体装置40与图1的半导体装置10的主要差异在于：半导体装置40的第一金属氧化物层210包括第五掺杂区212以及第六掺杂区214。
在本实施例中，执行掺杂工艺以于第二金属氧化物层220中形成第一掺杂区222以及第二掺杂区226，且掺杂工艺于第一金属氧化物层210中形成第五掺杂区212以及第六掺杂区214。换句话说，掺杂工艺中的掺子(例如氢原子)穿过第二金属氧化物层220后抵达第一金属氧化物层210，并于第一金属氧化物层210中形成第五掺杂区212以及第六掺杂区214。第五掺杂区212以及第六掺杂区214分别接触第一掺杂区222的底部以及第二掺杂区226的底部。
在一些实施例中，第五掺杂区212的厚度以及第六掺杂区216的厚度小于第一金属氧化物层210的厚度。
在一些实施例中，第一掺杂区222、第二掺杂区226、第三掺杂区322、第四掺杂区326、第五掺杂区212的厚度以及第六掺杂区216的宽度随着靠近基板100而逐渐缩小。第一掺杂区222以及第二掺杂区226朝向第一通道区224的面为弧面，且第三掺杂区322以及第四掺杂区326朝向第二通道区324的面为弧面。
图6是依照本发明的一实施例的一种半导体装置的剖面示意图。在此必须说明的是，图6的实施例沿用图1至图2E的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图6的半导体装置50与图1的半导体装置10的主要差异在于：半导体装置50的第二薄膜晶体管300为底部栅极型薄膜晶体管。
请参考图6，第二薄膜晶体管300的第二栅极330A位于第三金属氧化物层320与基板100之间。第一栅极230与第二栅极330A属于不同图案化层，也可以说第一栅极230与第二栅极330A的形状是于不同次的图案化工艺中定义出来。
图7是依照本发明的一实施例的一种半导体装置的剖面示意图。在此必须说明的是，图7的实施例沿用图1至图2E的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图7的半导体装置60与图1的半导体装置10的主要差异在于：半导体装置60的第二薄膜晶体管300为双栅极型薄膜晶体管。
请参考图6，第二薄膜晶体管300包括两个栅极，即第二栅极330以及第二栅极330A，其中第三金属氧化物层320位于第二栅极330以及第二栅极330A之间。
图8是依照本发明的一实施例的一种半导体装置的电路示意图。图8可以为前述任一实施例的半导体装置的电路示意图。
请参考图8，第一薄膜晶体管200的第一栅极电性连接至第二薄膜晶体管300的第二漏极。在本实施例中，第一薄膜晶体管200的第一漏极与第二薄膜晶体管300的第二漏极之间包括电容C，且第一薄膜晶体管200的第一漏极电性连接至发光二极管LED。
综上所述，本发明的第一薄膜晶体管包括第一金属氧化物层以及第二金属氧化物层，其中第一金属氧化物层以及第二金属氧化物层之间的界面具有二维电子气，因此，可以提升第一薄膜晶体管200的输出电流大小。

Claims (19)

1.一种半导体装置，包括：
一基板；
一第一薄膜晶体管，设置于该基板之上，该第一薄膜晶体管包括堆叠的一第一金属氧化物层以及一第二金属氧化物层，其中该第一金属氧化物层的氧浓度小于该第二金属氧化物层的氧浓度，该第二金属氧化物层的厚度小于该第一金属氧化物层的厚度，其中一二维电子气位于该第一金属氧化物层以及该第二金属氧化物层之间的界面；以及
一第二薄膜晶体管，设置于该基板之上，并与该第一薄膜晶体管电性连接，其中该第二薄膜晶体管包括一第三金属氧化物层，且该第二金属氧化物层与该第三金属氧化物层属于同一图案化层。
2.如权利要求1所述的半导体装置，其中该第一薄膜晶体管还包括：
一第一栅极，在该基板的顶面的一法线方向上重叠于该第一金属氧化物层以及该第二金属氧化物层，其中一栅介电层位于该第一栅极与该第二金属氧化物层之间，该第一栅极通过该栅介电层的一开口而接触该第二金属氧化物层，且一层间介电层设置于该栅介电层上；以及
一第一源极与一第一漏极，设置于该层间介电层上，且分别连接至该第二金属氧化物层。
3.如权利要求2所述的半导体装置，其中该第二金属氧化物层包括一第一掺杂区、一第二掺杂区以及位于该第一掺杂区与该第二掺杂区之间的一第一通道区，该层间介电层包括重叠于该第一掺杂区的一第一接触孔以及重叠于该第二掺杂区的一第二接触孔，该第一源极通过该第一接触孔连接至该第一掺杂区，且该第一漏极通过该第二接触孔连接至该第二掺杂区。
4.如权利要求2所述的半导体装置，其中该第一源极与该第一漏极延伸穿过该第二金属氧化物层，并接触该第一金属氧化物层以及该第二金属氧化物层的该界面。
5.如权利要求2所述的半导体装置，其中该第一栅极包括金属层与P型半导体层的堆叠。
6.如权利要求2所述的半导体装置，其中该第二薄膜晶体管还包括：
一第二栅极，在该基板的该顶面的该法线方向上重叠于该第三金属氧化物层，其中该栅介电层位于该第二栅极与该第三金属氧化物层之间；以及
一第二源极与一第二漏极，设置于该层间介电层上，且分别连接至该第三金属氧化物层。
7.如权利要求6所述的半导体装置，其中该第三金属氧化物层包括一第三掺杂区、一第四掺杂区以及位于该第三掺杂与该第四掺杂区之间的一第二通道区，该层间介电层包括重叠于该第三掺杂区的第三接触孔以及重叠于该第四掺杂区的第四接触孔，该第二源极通过该第三接触孔连接至该第三掺杂区，该第二漏极通过该第四接触孔连接至该第四掺杂区。
8.如权利要求6所述的半导体装置，其中该第一栅极与该第二栅极的材料包括钨、钼、铂、金或其组合。
9.如权利要求3所述的半导体装置，其中该第一金属氧化物层包括一第五掺杂区以及一第六掺杂区，其中该第五掺杂区以及该第六掺杂区分别接触该第一掺杂区的底部以及该第二掺杂区的底部。
10.如权利要求9所述的半导体装置，其中该第五掺杂区的厚度以及该第六掺杂区的厚度小于该第一金属氧化物层的厚度。
11.如权利要求1所述的半导体装置，其中该第一金属氧化物层、该第二金属氧化物层以及该第三金属氧化物层的材料包括铟镓锌氧化物、铟锡锌氧化物、铝锌锡氧化物或铟钨锌氧化物。
12.如权利要求1所述的半导体装置，其中该第一金属氧化物层的氧浓度小于该第三金属氧化物层的氧浓度。
13.一种半导体装置的制造方法，包括：
形成一第一薄膜晶体管于一基板之上，该第一薄膜晶体管包括堆叠的一第一金属氧化物层以及一第二金属氧化物层，其中该第一金属氧化物层的氧浓度小于该第二金属氧化物层的氧浓度，该第二金属氧化物层的厚度小于该第一金属氧化物层的厚度，其中一二维电子气位于该第一金属氧化物层以及该第二金属氧化物层之间的界面；以及
形成一第二薄膜晶体管于该基板之上，其中该第二薄膜晶体管与该第一薄膜晶体管电性连接，该第二薄膜晶体管包括一第三金属氧化物层，且该第二金属氧化物层与该第三金属氧化物层同时形成。
14.如权利要求13所述的半导体装置的制造方法，其中形成该第一薄膜晶体管于该基板上以及形成该第二薄膜晶体管于该基板上的方法包括：
形成一第一金属氧化物图案于该基板之上，其中该第一金属氧化物图案包括该第一金属氧化物层；
形成一第二金属氧化物图案于该第一金属氧化物图案以及该基板之上，其中该第二金属氧化物图案包括该第二金属氧化物层以及该第三金属氧化物层；
形成一栅介电层于该第二金属氧化物图案上，且该栅介电层具有暴露出该第二金属氧化物层的一开口；
形成一第一栅极于该栅介电层上，其中该第一栅极通过该开口接触该第二金属氧化物层；
形成一第二栅极，其中该第三金属氧化物层重叠于该第二栅极；
对该第二金属氧化物层以及该第三金属氧化物层执行一掺杂工艺；
形成一层间介电层于该栅介电层上；
形成一第一源极、一第一漏极、一第二源极与一第二漏极于该层间介电层上，其中该第一源极与该第一漏极分别连接至该第二金属氧化物层，且该第二源极与该第二漏极分别连接至该第三金属氧化物层。
15.如权利要求14所述的半导体装置的制造方法，其中执行该掺杂工艺以于该第二金属氧化物层中形成一第一掺杂区、一第二掺杂区以及位于该第一掺杂区与该第二掺杂区之间的一第一通道区，且于该第三金属氧化物层中形成一第三掺杂区、一第四掺杂区以及位于该第三掺杂与该第四掺杂区之间的一第二通道区。
16.如权利要求15所述的半导体装置的制造方法，其中执行该掺杂工艺以于该第一金属氧化物层中形成一第五掺杂区以及一第六掺杂区。
17.如权利要求14所述的半导体装置的制造方法，其中以该第一栅极与该第二栅极为掩模执行该掺杂工艺。
18.如权利要求14所述的半导体装置的制造方法，还包括：
执行一次或多次蚀刻工艺以形成穿过该层间介电层以及该栅介电层的一第一接触孔、一第二接触孔、一第三接触孔以及一第四接触孔，其中该第一接触孔以及该第二接触孔重叠于该第二金属氧化物层，且该第三接触孔以及该第四接触孔重叠于该第三金属氧化物层；以及
形成该第一源极、该第一漏极、该第二源极与该第二漏极于该第一接触孔、该第二接触孔、该第三接触孔以及该第四接触孔中。
19.如权利要求14所述的半导体装置的制造方法，其中该第一源极以及该第一漏极延伸穿过该第二金属氧化物层，且该第二源极以及该第二漏极延伸穿过该第三金属氧化物层。
CN202210864293.2A 2021-12-09 2022-07-21 半导体装置及其制造方法 Pending CN115050761A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163287695P 2021-12-09 2021-12-09
US63/287,695 2021-12-09
TW111110923 2022-03-23
TW111110923A TWI813217B (zh) 2021-12-09 2022-03-23 半導體裝置及其製造方法

Publications (1)

Publication Number Publication Date
CN115050761A true CN115050761A (zh) 2022-09-13

Family

ID=83167022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210864293.2A Pending CN115050761A (zh) 2021-12-09 2022-07-21 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US20230187454A1 (zh)
CN (1) CN115050761A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080057659A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Hafnium aluminium oxynitride high-K dielectric and metal gates
US20130221343A1 (en) * 2012-02-29 2013-08-29 Samsung Display Co., Ltd. Transistor, method of manufacturing the same, and electronic device including transistor
US20130328110A1 (en) * 2012-06-06 2013-12-12 International Business Machines Corporation Thin film hybrid junction field effect transistor
CN103531641A (zh) * 2013-06-27 2014-01-22 友达光电股份有限公司 薄膜晶体管及其制造方法
US20150214248A1 (en) * 2014-01-29 2015-07-30 Au Optronics Corp. Pixel structure and method of fabricating the same
US20190189773A1 (en) * 2017-12-20 2019-06-20 Nuvoton Technology Corporation Semiconductor device and semiconductor structure
KR102241097B1 (ko) * 2019-10-14 2021-04-16 한양대학교 산학협력단 이차원 전자 가스를 포함하는 박막, 그 제조 방법, 및 이를 포함하는 트랜지스터
CN214477469U (zh) * 2021-04-15 2021-10-22 复旦大学 具有二维电子气结构的氧化镓基电子器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080057659A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Hafnium aluminium oxynitride high-K dielectric and metal gates
US20130221343A1 (en) * 2012-02-29 2013-08-29 Samsung Display Co., Ltd. Transistor, method of manufacturing the same, and electronic device including transistor
US20130328110A1 (en) * 2012-06-06 2013-12-12 International Business Machines Corporation Thin film hybrid junction field effect transistor
CN103531641A (zh) * 2013-06-27 2014-01-22 友达光电股份有限公司 薄膜晶体管及其制造方法
US20150214248A1 (en) * 2014-01-29 2015-07-30 Au Optronics Corp. Pixel structure and method of fabricating the same
US20190189773A1 (en) * 2017-12-20 2019-06-20 Nuvoton Technology Corporation Semiconductor device and semiconductor structure
KR102241097B1 (ko) * 2019-10-14 2021-04-16 한양대학교 산학협력단 이차원 전자 가스를 포함하는 박막, 그 제조 방법, 및 이를 포함하는 트랜지스터
CN214477469U (zh) * 2021-04-15 2021-10-22 复旦大学 具有二维电子气结构的氧化镓基电子器件

Also Published As

Publication number Publication date
US20230187454A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US20240038787A1 (en) Thin film transistor, array substrate, display panel, and method for fabricating array substrate
KR102650692B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102623624B1 (ko) 트랜지스터 표시판 및 그 제조 방법
KR20170119294A (ko) 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법
TWI813217B (zh) 半導體裝置及其製造方法
CN111627933B (zh) 主动元件基板及其制造方法
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
KR102567484B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US20230187454A1 (en) Semiconductor device and manufacturing method thereof
KR102402599B1 (ko) 트랜지스터 표시판 및 그 제조 방법
TWI759232B (zh) 主動元件基板
TWI796200B (zh) 主動元件基板
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
US20230187555A1 (en) Semiconductor device and manufacturing method thereof
US20230187556A1 (en) Semiconductor device and manufacturing method thereof
US20240136420A1 (en) Thin film transistor
US20230187559A1 (en) Semiconductor device
CN118588735A (zh) 薄膜晶体管及其制造方法
CN115101543A (zh) 半导体装置及其制造方法
CN115188827A (zh) 半导体装置及其制造方法
CN118448426A (zh) 半导体装置及其制造方法
CN115064561A (zh) 半导体装置及其制造方法
CN115050839A (zh) 半导体装置及其制造方法
CN118610271A (zh) 半导体装置及其制造方法
CN118448425A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination