CN115050762A - 半导体装置及其制作方法 - Google Patents

半导体装置及其制作方法 Download PDF

Info

Publication number
CN115050762A
CN115050762A CN202210864310.2A CN202210864310A CN115050762A CN 115050762 A CN115050762 A CN 115050762A CN 202210864310 A CN202210864310 A CN 202210864310A CN 115050762 A CN115050762 A CN 115050762A
Authority
CN
China
Prior art keywords
metal oxide
semiconductor layer
oxide semiconductor
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210864310.2A
Other languages
English (en)
Inventor
杨谨嘉
陈文斌
陈祖伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111116874A external-priority patent/TWI799254B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN115050762A publication Critical patent/CN115050762A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置及其制作方法，半导体装置包括：基板、第一晶体管以及第二晶体管。第一晶体管设置于基板之上，且包括第一金属氧化物半导体层。第二晶体管设置于基板之上，且包括第二金属氧化物半导体层及第三金属氧化物半导体层。第三金属氧化物半导体层直接叠置于第二金属氧化物半导体层上。第二金属氧化物半导体层与第一金属氧化物半导体层属于相同膜层。第一金属氧化物半导体层的氧浓度低于第二金属氧化物半导体层的氧浓度，且第二金属氧化物半导体层的氧浓度低于第三金属氧化物半导体层的氧浓度。

Description

半导体装置及其制作方法
技术领域
本发明涉及一种半导体装置及其制作方法。
背景技术
一般而言，电子装置中都包含有许多的半导体元件。举例来说，显示装置中常包含有许多薄膜晶体管，这些薄膜晶体管利用在基板上沉积各种不同的薄膜(例如半导体、金属、介电层等)来形成。在显示装置中，薄膜晶体管可以设置于像素结构中，也可设置于驱动电路中。
随着显示装置的分辨率增加，薄膜晶体管的尺寸不断缩小。为了使小尺寸的薄膜晶体管能提供足够大的电流，薄膜晶体管中的半导体层需要有高的载子迁移率(carriermobility)。然而，具有高载子迁移率的薄膜晶体管通常伴随有较大的漏电流(leakage)，导致可靠度(reliability)不佳，而不适合作为像素结构中的开关元件。
发明内容
本发明提供一种半导体装置，提供具有高载子迁移率的薄膜晶体管及高可靠度的薄膜晶体管。
本发明提供一种半导体装置的制作方法，提供具有高载子迁移率的薄膜晶体管及高可靠度的薄膜晶体管。
本发明的一个实施例提出一种半导体装置，包括：基板；第一晶体管，设置于基板之上，且第一晶体管包括第一金属氧化物半导体层；以及第二晶体管，设置于基板之上，且第二晶体管包括第二金属氧化物半导体层及第三金属氧化物半导体层，其中，第三金属氧化物半导体层直接叠置于第二金属氧化物半导体层上，第二金属氧化物半导体层与第一金属氧化物半导体层属于相同膜层，且第一金属氧化物半导体层的氧浓度低于第二金属氧化物半导体层的氧浓度，第二金属氧化物半导体层的氧浓度低于第三金属氧化物半导体层的氧浓度。
本发明的一个实施例提出一种半导体装置的制作方法，包括：形成第一金属氧化物半导体层及第二金属氧化物半导体层于基板之上，且第一金属氧化物半导体层与第二金属氧化物半导体层属于相同膜层；形成第三金属氧化物半导体层直接叠置于第二金属氧化物半导体层上；以及进行退火处理，以使第一金属氧化物半导体层的氧浓度低于第二金属氧化物半导体层的氧浓度。
附图说明
图1A至图1G是依照本发明一实施例的半导体装置的制作方法的步骤流程的剖面示意图，其中，图1G是依照本发明一实施例的半导体装置的剖面示意图。
图2是依照本发明另一实施例的半导体装置的剖面示意图。
图3是依照本发明又一实施例的半导体装置的剖面示意图。
图4是依照本发明又另一实施例的半导体装置的剖面示意图。
附图标记说明：
10,20,30,40：半导体装置
110：基板
102,112：缓冲层
121,121’,221,421：第一金属氧化物半导体层
121a,221a：第一部分
121b,221b：第二部分
121c,221c：通道部分
122,122I,222,422：第二金属氧化物半导体层
122a,222a：第一部分
122b,222b：第二部分
122c,222c：通道部分
130,230,430：第三金属氧化物半导体层
130a,230a：第一部分
130b,230b：第二部分
130c,230c：通道部分
140,240,440：第一绝缘层
151,251,451：第一栅极
152,252,452：第二栅极
160,260：第二绝缘层
171,271,471：第一源极
172,272,472：第一漏极
173,273,473：第二源极
174,274,474：第二漏极
180：钝化层
IA：掺杂工艺
T1,T1b,T1c：第一晶体管
T2,T2a,T2b,T2c：第二晶体管
TA：退火处理
V1,V2,V3,V4：通孔
具体实施方式
图1A至图1G是依照本发明一实施例的半导体装置的制作方法的步骤流程的剖面示意图。以下，配合图1A至图1G说明半导体装置10的制作方法。
请参照图1A，首先，提供基板110。举例而言，基板110的材料可以包括玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷或其他可适用的材料)或是其他可适用的材料。
接着，形成缓冲层102于基板110上。形成缓冲层102的方法例如为物理气相沉积法、化学气相沉积法或其他合适的方法。缓冲层102可以为单层或多层绝缘层，且绝缘层可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(oxynitrides，SiONx)或其他合适的材料或上述材料的堆叠层。
接着，形成第一金属氧化物半导体层121及第二金属氧化物半导体层122于基板110及缓冲层102上。举例而言，第一金属氧化物半导体层121及第二金属氧化物半导体层122的形成方法可以包括以下步骤：首先，在基板110及缓冲层102上形成毯覆的半导体材料层(未示出)；接着，利用光刻工艺，在半导体材料层上形成图案化光刻胶(未示出)；继之，利用图案化光刻胶作为掩模，来对半导体材料层进行湿式或干式蚀刻工艺，以形成第一金属氧化物半导体层121及第二金属氧化物半导体层122；之后，移除图案化光刻胶。也就是说，第一金属氧化物半导体层121及第二金属氧化物半导体层122可以由同一膜层经图案化而形成。
第一金属氧化物半导体层121及第二金属氧化物半导体层122中可以含有铟元素、锌元素、钨元素、锡元素、镓元素中的至少一者。举例而言，第一金属氧化物半导体层121及第二金属氧化物半导体层122的材质可以包括铟锌氧化物(InZnO，IZO)、铟钨氧化物(InWO，IWO)、铟钨锌氧化物(InWZnO，IWZO)、铟锌锡氧化物(InZnSnO，IZTO)、铟镓锡氧化物(InGaSnO，IGTO)或铟镓锌锡氧化物(InGaZnSnO，IGZTO)，但本发明不以此为限。
请参照图1B，接着，形成第三金属氧化物半导体层130于第二金属氧化物半导体层122上，且第三金属氧化物半导体层130可以完全重叠第二金属氧化物半导体层122，但不限于此。在一些实施例中，第三金属氧化物半导体层130的面积大于第二金属氧化物半导体层122的面积，且第三金属氧化物半导体层130可以完全包覆第二金属氧化物半导体层122的顶面以及侧面。在一些实施例中，第三金属氧化物半导体层130的面积略小于第二金属氧化物半导体层122的面积，且第三金属氧化物半导体层130不重叠于部分第二金属氧化物半导体层122。第三金属氧化物半导体层130的形成方法可以类似于第一金属氧化物半导体层121及第二金属氧化物半导体层122的形成方法，于此不再赘述。
第三金属氧化物半导体层130的材质的化学稳定性可以高于第一金属氧化物半导体层121及/或第二金属氧化物半导体层122的材质的化学稳定性。第三金属氧化物半导体层130中可以含有铟元素、锌元素、镓元素中的至少一者，且第三金属氧化物半导体层130的氧浓度高于第一金属氧化物半导体层121或第二金属氧化物半导体层122的氧浓度。举例而言，第三金属氧化物半导体层130的材质可以包括铟镓氧化物(InGaO，IGO)或铟镓锌氧化物(InGaZnO，IGZO)，但本发明不以此为限。
请参照图1C，接着，进行退火处理(Annealing)TA。退火处理TA可以在介于200℃至500℃之间的温度(例如280℃、350℃或420℃)下进行，且退火处理TA的时间可以介于15分钟至120分钟之间，例如30分钟、60分钟或90分钟，但本发明不以此为限。由于第三金属氧化物半导体层130的化学稳定性高于第一金属氧化物半导体层121及第二金属氧化物半导体层122的化学稳定性，在退火处理TA的过程中，第一金属氧化物半导体层121及第二金属氧化物半导体层122会比第三金属氧化物半导体层130容易脱氧，但由于第二金属氧化物半导体层122被第三金属氧化物半导体层130覆盖，因此第三金属氧化物半导体层130能够阻挡第二金属氧化物半导体层122中的氧逸散，甚至能对第二金属氧化物半导体层122供氧。具体言之，退火处理TA能够使第一金属氧化物半导体层121脱氧而转变成第一金属氧化物半导体层121’，同时使第三金属氧化物半导体层130阻挡第二金属氧化物半导体层122中的氧逸散。或者，在一些实施例中，第三金属氧化物半导体层130能够对第二金属氧化物半导体层122供氧，使得第一金属氧化物半导体层121’的氧空缺(oxygen vacancy)浓度高于第二金属氧化物半导体层122的氧空缺浓度。如此一来，在退火处理TA之后，第一金属氧化物半导体层121’的氧浓度将低于第二金属氧化物半导体层122的氧浓度，且第二金属氧化物半导体层122的氧浓度仍低于第三金属氧化物半导体层130的氧浓度，使得第一金属氧化物半导体层121’的载子迁移率(carrier mobility)可大于第二金属氧化物半导体层的122载子迁移率。
在一些实施例中，脱氧之后的第一金属氧化物半导体层121’中还能够局部形成结晶颗粒，使得第一金属氧化物半导体层121’的结晶度高于第二金属氧化物半导体层122的结晶度。在某些实施例中，上述的结晶颗粒可具有纳米等级的粒径，例如小于1nm的粒径，换言之，经历退火处理TA后的第一金属氧化物半导体层121’的结晶度实质上可以介于非晶(amorphous)与多晶(polycrystalline)之间。
请参照图1D，接着，形成第一绝缘层140于基板110之上，且第一绝缘层140覆盖第一金属氧化物半导体层121’、第二金属氧化物半导体层122及第三金属氧化物半导体层130。第一绝缘层140可以使用化学气相沉积法或其他合适的方法形成。第一绝缘层140的材质可以包括透明的绝缘材料，例如氧化硅、氮化硅、氮氧化硅、有机聚合物或上述材料的叠层，但本发明不以此为限。
请参照图1E，接着，分别形成第一栅极151及第二栅极152于第一金属氧化物半导体层121’及第三金属氧化物半导体层130之上。第一栅极151及第二栅极152的形成方法可以包括以下步骤。首先，在第一绝缘层140上形成闸金属层(未示出)。继之，利用光刻工艺，在闸金属层上形成图案化光刻胶(未示出)。接着，利用图案化光刻胶作为掩模，来对闸金属层进行湿式或干式蚀刻工艺，以形成第一栅极151及第二栅极152。之后，移除图案化光刻胶。第一栅极151于基板110的正投影重叠第一金属氧化物半导体层121’于基板110的正投影，第二栅极152于基板110的正投影重叠第三金属氧化物半导体层130于基板110的正投影。第一栅极151及第二栅极152的材料可包括金属，例如铬(Cr)、金(Au)、银(Ag)、铜(Cu)、锡(Sn)、铅(Pb)、铪(Hf)、钨(W)、钼(Mo)、钕(Nd)、钛(Ti)、钽(Ta)、铝(Al)、锌(Zn)、或上述金属的任意组合的合金、或上述金属及/或合金的叠层，但不限于此。第一栅极151及第二栅极152也可以使用其他导电材料，例如：金属的氮化物、金属的氧化物、金属的氮氧化物、金属与其它导电材料的堆叠层、或是其它具有导电性质的材料。
在一些实施例中，在形成第一栅极151及第二栅极152之后，还可以进行掺杂工艺IA。掺杂工艺IA可以利用第一栅极151及第二栅极152作为掩模，来对第一金属氧化物半导体层121’及第三金属氧化物半导体层130进行掺杂。在掺杂工艺IA之后，第一金属氧化物半导体层121’中重叠第一栅极151的部分可形成通道部分121c，且第一金属氧化物半导体层121’中未重叠第一栅极151的第一部分121a及第二部分121b可具有较通道部分121c低的电阻。同样地，第三金属氧化物半导体层130中重叠第二栅极152的部分可形成通道部分130c，且第三金属氧化物半导体层130中未重叠第二栅极152的第一部分130a及第二部分130b可具有较通道部分130c低的电阻。掺杂工艺IA可以将氢元素植入第一金属氧化物半导体层121’的第一部分121a及第二部分121b以及第三金属氧化物半导体层130的第一部分130a及第二部分130b中，使得第一金属氧化物半导体层121’的第一部分121a及第二部分121b以及第三金属氧化物半导体层130的第一部分130a及第二部分130b的载子迁移率上升。在一些实施例中，掺杂工艺IA可以是氢等离子体处理。在一些实施例中，第一金属氧化物半导体层121’的第一部分121a及第二部分121b以及第三金属氧化物半导体层130的第一部分130a及第二部分130b能够分别与后续形成的第一源极171、第一漏极172、第二源极173以及第二漏极174之间形成欧姆(ohmic)接触。
请参照图1F，接着，形成第二绝缘层160于第一栅极151、第二栅极152及第一绝缘层140上。第二绝缘层160的形成方法可以包括以下步骤。首先，利用化学气相沉积法或物理气相沉积法，在基板110上形成介电材料层(未示出)。接着，利用光刻工艺，在介电材料层上形成图案化光刻胶(未示出)。继之，利用图案化光刻胶作为掩模，来对于介电材料层进行湿式或干式蚀刻工艺，以形成具有通孔V1、V2、V3、V4的第二绝缘层160。之后，移除图案化光刻胶。通孔V1、V2可以分别暴露出第一金属氧化物半导体层121’的第一部分121a及第二部分121b，且通孔V3、V4可以分别暴露出第三金属氧化物半导体层130的第一部分130a及第二部分130b。第二绝缘层160的材料例如包括氧化硅、氮氧化硅、有机聚合物、或其他合适的材料、或上述材料的堆叠层。
在一些实施例中，用以形成第二绝缘层160的反应物中含有氢元素，且在形成第二绝缘层160的过程中或在后续的热处理工艺中，氢元素可以迁移或扩散至第一金属氧化物半导体层121’以及第三金属氧化物半导体层130中，借此调整第一金属氧化物半导体层121’的第一部分121a及第二部分121b以及第三金属氧化物半导体层130的第一部分130a及第二部分130b的含氢量，借此提高其导电性。
请参照图1G，接着，形成第一源极171、第一漏极172、第二源极173及第二漏极174于第二绝缘层160上，且第一源极171及第一漏极172电性连接至第一金属氧化物半导体层121’，第二源极173及第二漏极174电性连接至第三金属氧化物半导体层130，即可形成第一晶体管T1以及第二晶体管T2，且第一晶体管T1以及第二晶体管T2皆为自对准顶栅极型(self-aligned top gate)薄膜晶体管。
举例而言，第一源极171、第一漏极172、第二源极173及第二漏极174的形成方法可以包括以下步骤。首先，利用化学气相沉积法或物理气相沉积法，在基板110上形成导电层(未示出)。接着，利用光刻工艺，在导电层上形成图案化光刻胶(未示出)。继之，利用图案化光刻胶作为掩模，来对于导电层进行湿式或干式蚀刻工艺，以形成第一源极171、第一漏极172、第二源极173及第二漏极174。之后，移除图案化光刻胶。换言之，第一源极171、第一漏极172、第二源极173及第二漏极174可以属于相同膜层。第一源极171、第一漏极172、第二源极173及第二漏极174的材质可以包括铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌、前述金属的合金、或前述金属及/或合金的堆叠层、或其他导电材料。
在本实施例中，第一源极171可以通过通孔V1而电性连接第一金属氧化物半导体层121’的第一部分121a，第一漏极172可以通过通孔V2而电性连接第一金属氧化物半导体层121’的第二部分121b，第二源极173可以通过通孔V3而电性连接第三金属氧化物半导体层130的第一部分130a，第二漏极174可以通过通孔V4而电性连接第三金属氧化物半导体层130的第二部分130b。
在一些实施例中，还可以形成钝化层180于第一源极171、第一漏极172、第二源极173、第二漏极174以及第二绝缘层160上。钝化层180的形成方式可以是等离子体化学气相沉积法或其他合适的工艺，钝化层180的材料可以使用氮化硅或其他合适的材料。
图1G是依照本发明一实施例的半导体装置10的剖面示意图。在本实施例中，半导体装置10可以包括：基板110、第一晶体管T1以及第二晶体管T2，且第一晶体管T1及第二晶体管T2皆设置于基板110之上。
在一些实施例中，半导体装置10还可以包括缓冲层102，且缓冲层102可以位于第一晶体管T1及第二晶体管T2与基板110之间，以避免基板110中的杂质扩散至第一晶体管T1及第二晶体管T2中。
第一晶体管T1至少包括第一金属氧化物半导体层121’。举例而言，第一晶体管T1可以包括第一金属氧化物半导体层121’、第一栅极151、第一源极171以及第一漏极172，且第一绝缘层140可位于第一栅极151与第一金属氧化物半导体层121’之间，第二绝缘层160可位于第一源极171以及第一漏极172与第一栅极151之间。
第一金属氧化物半导体层121’可以包括第一部分121a、第二部分121b及通道部分121c，通道部分121c重叠第一栅极151，第一源极171电性连接第一部分121a，第一漏极172电性连接第二部分121b，且通道部分121c位于第一部分121a与第二部分121b之间。
第二晶体管T2至少包括第二金属氧化物半导体层122及第三金属氧化物半导体层130，第三金属氧化物半导体层130直接叠置于第二金属氧化物半导体层122上，且第二金属氧化物半导体层122与第一金属氧化物半导体层121’可属于相同膜层。举例而言，第二晶体管T2可以包括第二金属氧化物半导体层122、第三金属氧化物半导体层130、第二栅极152、第二源极173以及第二漏极174，且第一绝缘层140位于第二栅极152与第三金属氧化物半导体层130之间，第二绝缘层160位于第二源极173以及第二漏极174与第二栅极152之间。
第三金属氧化物半导体层130可以包括第一部分130a、第二部分130b及通道部分130c，通道部分130c重叠第二栅极152，第二源极173电性连接第一部分130a，第二漏极174电性连接第二部分130b，且通道部分130c位于第一部分130a与第二部分130b之间。
在一些实施例中，第一金属氧化物半导体层121’或第二金属氧化物半导体层122的厚度可以介于
Figure BDA0003757682110000091
至
Figure BDA0003757682110000092
之间，例如
Figure BDA0003757682110000093
或
Figure BDA0003757682110000094
但本发明不以此为限。在一些实施例中，第三金属氧化物半导体层130的厚度可以介于
Figure BDA0003757682110000095
至
Figure BDA0003757682110000096
之间，例如
Figure BDA0003757682110000097
或
Figure BDA0003757682110000098
但本发明不以此为限。
在一些实施例中，第一晶体管T1的第一金属氧化物半导体层121’的载子迁移率大于50cm2/Vs，第二晶体管T2的第二金属氧化物半导体层122与第三金属氧化物半导体层130整体的载子迁移率约介于10至20cm2/Vs之间，且第二晶体管T2的临界电压(thresholdvoltage)高于第一晶体管T1的临界电压。由此可知，在半导体装置10中，通过将第三金属氧化物半导体层130直接叠置于第二金属氧化物半导体层122上进行退火处理TA来使第一金属氧化物半导体层121’的氧浓度低于第二金属氧化物半导体层122的氧浓度、且第二金属氧化物半导体层122的氧浓度低于第三金属氧化物半导体层130的氧浓度，确实能够使第一金属氧化物半导体层121’的载子迁移率大于第二金属氧化物半导体层122的载子迁移率，且使第二晶体管T2的漏电流少于第一晶体管T1的漏电流，使得第一晶体管T1可适用于作为驱动元件，同时第二晶体管T2具有高可靠度而适用于作为开关元件。
图2是依照本发明另一实施例的半导体装置20的剖面示意图。在此必须说明的是，图2的实施例沿用图1A至图1G的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
在本实施例中，半导体装置20可以包括：基板110、缓冲层102、第一晶体管T1、第二晶体管T2a以及钝化层180，其中，第一晶体管T1及第二晶体管T2a设置于缓冲层102与钝化层180之间，且第一晶体管T1包括第一金属氧化物半导体层121’、第一栅极151、第一源极171以及第一漏极172，第二晶体管T2a包括第二金属氧化物半导体层122I、第三金属氧化物半导体层130、第二栅极152、第二源极173以及第二漏极174。
图2所示的半导体装置20与图1G所示的半导体装置10的主要差异在于：半导体装置20的第二晶体管T2a的第二金属氧化物半导体层122I可以包括通道部分122c以及含氢量较高的第一部分122a及第二部分122b。
举例而言，在本实施例中，在掺杂工艺期间植入第三金属氧化物半导体层130的第一部分130a的氢元素可进一步扩散进入第二金属氧化物半导体层122I中，而形成含氢量较高的第一部分122a。同样地，在掺杂工艺期间植入第三金属氧化物半导体层130的第二部分130b的氢元素可进一步扩散进入第二金属氧化物半导体层122I中，而形成含氢量较高的第二部分122b，且通道部分122c位于第一部分122a与第二部分122b之间。如此一来，能够提高第二晶体管T2a的第二金属氧化物半导体层122I与第三金属氧化物半导体层130整体的载子迁移率。
图3是依照本发明又一实施例的半导体装置30的剖面示意图。在此必须说明的是，图3的实施例沿用图1A至图1G的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
在本实施例中，半导体装置30可以包括：基板110、缓冲层112、第一晶体管T1b、第二晶体管T2b以及钝化层180，第一晶体管T1b及第二晶体管T2b设置于基板110之上，且设置于缓冲层112与钝化层180之间。
图3所示的半导体装置30与如图1G所示的半导体装置10的主要差异在于：半导体装置30的第一晶体管T1b及第二晶体管T2b为自对准底栅极型(self-aligned bottomgate)薄膜晶体管。
举例而言，在本实施例中，第一晶体管T1b可以包括第一金属氧化物半导体层221、第一栅极251、第一源极271以及第一漏极272，第一金属氧化物半导体层221可以位于第一源极271与第一栅极251之间及第一漏极272与第一栅极251之间，且第一绝缘层240可位于第一栅极251与第一金属氧化物半导体层221之间，第二绝缘层260可位于第一源极271以及第一漏极272与第一金属氧化物半导体层221之间。
第二晶体管T2b可以包括第二金属氧化物半导体层222、第三金属氧化物半导体层230、第二栅极252、第二源极273以及第二漏极274，其中，第二金属氧化物半导体层222及第三金属氧化物半导体层230可以位于第二源极273及第二漏极274与第二栅极252之间，第三金属氧化物半导体层230直接叠置于第二金属氧化物半导体层222上，第二金属氧化物半导体层222与第一金属氧化物半导体层221可属于相同膜层，第一绝缘层240位于第二栅极252与第二金属氧化物半导体层222之间，且第二绝缘层260位于第二源极273以及第二漏极274与第三金属氧化物半导体层230之间。
在本实施例中，半导体装置30的第一金属氧化物半导体层221的氧浓度低于第二金属氧化物半导体层222的氧浓度，且第二金属氧化物半导体层222的氧浓度低于第三金属氧化物半导体层230的氧浓度。另外，第一金属氧化物半导体层221的氧空缺浓度高于第二金属氧化物半导体层222的氧空缺浓度，且第一金属氧化物半导体层221的结晶度高于第二金属氧化物半导体层222的结晶度。如此一来，能够使第一金属氧化物半导体层221的载子迁移率大于第二金属氧化物半导体层222的载子迁移率，使得第一晶体管T1b可适用于作为驱动元件，且第二晶体管T2b的临界电压能够高于第一晶体管T1b的临界电压，使得第二晶体管T2b的漏电流少于第一晶体管T1b的漏电流，且第二晶体管T2b具有较高可靠度而适用于作为开关元件。
另外，在本实施例中，第一金属氧化物半导体层221可以包括第一部分221a、第二部分221b以及通道部分221c，其中通道部分221c重叠第一栅极251，通道部分221c连接第一部分221a与第二部分221b，且第一部分221a以及第二部分221b可以具有较通道部分221c低的电阻。第二金属氧化物半导体层222可以包括第一部分222a、第二部分222b以及通道部分222c，其中通道部分222c重叠第二栅极252，通道部分222c连接第一部分222a与第二部分222b，且第一部分222a以及第二部分222b可以具有较通道部分222c低的电阻。第三金属氧化物半导体层230可以包括第一部分230a、第二部分230b以及通道部分230c，其中通道部分230c重叠第二栅极252，通道部分230c连接第一部分230a与第二部分230b，且第一部分230a以及第二部分230b可以具有较通道部分230c低的电阻。
举例而言，可以利用第一栅极251以及第二栅极252作为掩模来对第一金属氧化物半导体层221、第二金属氧化物半导体层222以及第三金属氧化物半导体层230进行背侧准分子激光处理，以降低未重叠第一栅极251以及第二栅极252的第一部分221a、222a、230a以及第二部分221b、222b、230b的电阻。
图4是依照本发明又另一实施例的半导体装置40的剖面示意图。在此必须说明的是，图4的实施例沿用图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
在本实施例中，半导体装置40可以包括：基板110、缓冲层112、第一晶体管T1c、第二晶体管T2c以及钝化层180，第一晶体管T1c及第二晶体管T2c设置于基板110之上，且设置于缓冲层112与钝化层180之间。
图4所示的半导体装置40与如图3所示的半导体装置30的主要差异在于：半导体装置40的第一晶体管T1c及第二晶体管T2c为背通道蚀刻底栅极型(back channel etchingbottom gate)薄膜晶体管。
举例而言，在本实施例中，第一晶体管T1c可以包括第一金属氧化物半导体层421、第一栅极451、第一源极471以及第一漏极472，第一金属氧化物半导体层421可以位于第一源极471与第一栅极451之间以及第一漏极472与第一栅极451之间，第一绝缘层440可位于第一栅极451与第一金属氧化物半导体层421之间，第一源极471以及第一漏极472分别连接第一金属氧化物半导体层421的两端，且第一源极471以及第一漏极472与第一金属氧化物半导体层421之间不需设置第二绝缘层。另外，第一金属氧化物半导体层421连接第一源极471及第一漏极472的区域可以重叠第一栅极451。
第二晶体管T2c可以包括第二金属氧化物半导体层422、第三金属氧化物半导体层430、第二栅极452、第二源极473以及第二漏极474，其中，第三金属氧化物半导体层430直接叠置于第二金属氧化物半导体层422上，第二金属氧化物半导体层422及第三金属氧化物半导体层430可以位于第二源极473与第二栅极452之间以及第二漏极474与第二栅极452之间，第二金属氧化物半导体层422与第一金属氧化物半导体层421可以属于相同膜层，第一绝缘层440位于第二栅极452与第二金属氧化物半导体层422之间，第二源极473以及第二漏极474分别连接第二金属氧化物半导体层422的两端，且第二源极473以及第二漏极474分别连接第三金属氧化物半导体层430的两端。同样地，第二源极473以及第二漏极474与第三金属氧化物半导体层430之间不需设置第二绝缘层。另外，第三金属氧化物半导体层430连接第二源极473及第二漏极474的区域可以重叠第二栅极452。
在本实施例中，半导体装置40的第一金属氧化物半导体层421的氧浓度低于第二金属氧化物半导体层422的氧浓度，且第二金属氧化物半导体层422的氧浓度低于第三金属氧化物半导体层430的氧浓度。另外，第一金属氧化物半导体层421的氧空缺浓度高于第二金属氧化物半导体层422的氧空缺浓度，且第一金属氧化物半导体层421的结晶度高于第二金属氧化物半导体层422的结晶度。如此一来，能够使第一金属氧化物半导体层421的载子迁移率大于第二金属氧化物半导体层422的载子迁移率，使得第一晶体管T1c可适用于作为驱动元件，且第二晶体管T2c的临界电压能够高于第一晶体管T1c的临界电压，使得第二晶体管T2c的漏电流少于第一晶体管T1c的漏电流，且第二晶体管T2c具有较高可靠度而适用于作为开关元件。
综上所述，本发明的半导体装置的制作方法通过直接叠置第三金属氧化物半导体层于第二金属氧化物半导体层上再进行退火处理，使得第一金属氧化物半导体层的氧空缺浓度及结晶度能够高于第二金属氧化物半导体层。如此一来，第一金属氧化物半导体层能够具有提高的载子迁移率，使得第一晶体管适用于作为驱动元件，同时第二晶体管能够具有降低的漏电流，使得第二晶体管具有高可靠度而适用于作为开关元件。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (19)

1.一种半导体装置，包括：
一基板；
一第一晶体管，设置于该基板之上，且该第一晶体管包括一第一金属氧化物半导体层；以及
一第二晶体管，设置于该基板之上，且该第二晶体管包括一第二金属氧化物半导体层及一第三金属氧化物半导体层，其中该第三金属氧化物半导体层直接叠置于该第二金属氧化物半导体层上，该第二金属氧化物半导体层与该一第金属氧化物半导体层属于相同膜层，且该第一金属氧化物半导体层的氧浓度低于该第二金属氧化物半导体层的氧浓度，该第二金属氧化物半导体层的氧浓度低于该第三金属氧化物半导体层的氧浓度。
2.如权利要求1所述的半导体装置，其中该第一金属氧化物半导体层或该第二金属氧化物半导体层的厚度介于
Figure FDA0003757682100000011
至
Figure FDA0003757682100000012
之间。
3.如权利要求1所述的半导体装置，其中该第三金属氧化物半导体层的厚度介于
Figure FDA0003757682100000013
至
Figure FDA0003757682100000014
之间。
4.如权利要求1所述的半导体装置，其中该第一金属氧化物半导体层的氧空缺浓度高于该第二金属氧化物半导体层的氧空缺浓度。
5.如权利要求1所述的半导体装置，其中该第一金属氧化物半导体层的结晶度高于该第二金属氧化物半导体层的结晶度。
6.如权利要求1所述的半导体装置，其中该第一金属氧化物半导体层及该第二金属氧化物半导体层包含铟元素、锌元素、钨元素、锡元素、镓元素中的至少一者。
7.如权利要求1所述的半导体装置，其中该第一金属氧化物半导体层及该第二金属氧化物半导体层包括铟锌氧化物、铟钨氧化物、铟钨锌氧化物、铟锌锡氧化物、铟镓锡氧化物或铟镓锌锡氧化物。
8.如权利要求1所述的半导体装置，其中该第三金属氧化物半导体层包含铟元素、锌元素、镓元素中的至少一者。
9.如权利要求1所述的半导体装置，其中该第三金属氧化物半导体层包含铟镓氧化物或铟镓锌氧化物。
10.如权利要求1所述的半导体装置，其中该第一金属氧化物半导体层的载子迁移率大于该第二金属氧化物半导体层的载子迁移率。
11.如权利要求1所述的半导体装置，其中该第二晶体管的临界电压高于该第一晶体管的临界电压。
12.一种半导体装置的制作方法，包括：
形成一第一金属氧化物半导体层及一第二金属氧化物半导体层于一基板之上，且该第一金属氧化物半导体层与该第二金属氧化物半导体层属于相同膜层；
形成一第三金属氧化物半导体层直接叠置于该第二金属氧化物半导体层上；以及
进行一退火处理，以使该第一金属氧化物半导体层的氧浓度低于该第二金属氧化物半导体层的氧浓度。
13.如权利要求12所述的半导体装置的制作方法，其中该第三金属氧化物半导体层的氧浓度高于该第一金属氧化物半导体层或该第二金属氧化物半导体层的氧浓度。
14.如权利要求12所述的半导体装置的制作方法，其中该退火处理包括在200℃至500℃之间维持15分钟至120分钟。
15.如权利要求12所述的半导体装置的制作方法，还包括在该退火处理之后形成一第一绝缘层于该基板之上，且该第一绝缘层覆盖该第一金属氧化物半导体层、该第二金属氧化物半导体层及该第三金属氧化物半导体层。
16.如权利要求15所述的半导体装置的制作方法，还包括形成一第一栅极及一第二栅极于该第一绝缘层上，且该第一栅极及该第二栅极分别重叠该第一金属氧化物半导体层及该第三金属氧化物半导体层。
17.如权利要求16所述的半导体装置的制作方法，还包括在形成该第一栅极及该第二栅极之后进行一掺杂工艺。
18.如权利要求16所述的半导体装置的制作方法，还包括形成一第二绝缘层于该第一栅极、该第二栅极及该第一绝缘层上。
19.如权利要求18所述的半导体装置的制作方法，还包括形成一第一源极、一第一漏极、一第二源极及一第二漏极于该第二绝缘层上，且该第一源极及该第一漏极电性连接至该第一金属氧化物半导体层，该第二源极及该第二漏极电性连接至该第三金属氧化物半导体层。
CN202210864310.2A 2021-12-09 2022-07-21 半导体装置及其制作方法 Pending CN115050762A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163287695P 2021-12-09 2021-12-09
US63/287,695 2021-12-09
TW111116874A TWI799254B (zh) 2021-12-09 2022-05-04 半導體裝置及其製作方法
TW111116874 2022-05-04

Publications (1)

Publication Number Publication Date
CN115050762A true CN115050762A (zh) 2022-09-13

Family

ID=83167196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210864310.2A Pending CN115050762A (zh) 2021-12-09 2022-07-21 半导体装置及其制作方法

Country Status (1)

Country Link
CN (1) CN115050762A (zh)

Similar Documents

Publication Publication Date Title
US6544823B1 (en) Method of manufacturing semiconductor device
US20230095169A1 (en) Thin film transistor substrate, manufacturing method thereof, and display panel
US9224869B2 (en) Semiconductor device and method for manufacturing same
KR20170119294A (ko) 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법
US20190131322A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
TWI799254B (zh) 半導體裝置及其製作方法
US20070131557A1 (en) Method for electroplating metal wire
US20100207120A1 (en) Production method of semiconductor device and semiconductor device
US11869975B2 (en) Thin-film transistors and method for manufacturing the same
CN115050762A (zh) 半导体装置及其制作方法
US11239373B2 (en) Semiconductor device and manufacturing method thereof
US9685462B2 (en) Semiconductor device and method of manufacturing the same
WO2016199679A1 (ja) 半導体装置およびその製造方法
JP3704072B2 (ja) 半導体装置及びその製造方法
US20240234535A9 (en) Thin film transistor
CN115101543A (zh) 半导体装置及其制造方法
US12051727B2 (en) Active device substrate
US20230187554A1 (en) Active device substrate, capacitive device, and manufacturing method of active device substrate
US20230183858A1 (en) Semiconductor device and manufacturing method thereof
CN108878456B (zh) 结晶金属氧化物层的制造方法、主动元件基板及制造方法
US20230187555A1 (en) Semiconductor device and manufacturing method thereof
CN115188827A (zh) 半导体装置及其制造方法
CN118610271A (zh) 半导体装置及其制造方法
CN118588735A (zh) 薄膜晶体管及其制造方法
CN118448426A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination