TW202324542A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW202324542A TW202324542A TW111122796A TW111122796A TW202324542A TW 202324542 A TW202324542 A TW 202324542A TW 111122796 A TW111122796 A TW 111122796A TW 111122796 A TW111122796 A TW 111122796A TW 202324542 A TW202324542 A TW 202324542A
- Authority
- TW
- Taiwan
- Prior art keywords
- thick portion
- gate
- thick
- semiconductor device
- thin
- Prior art date
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- External Artificial Organs (AREA)
- Glass Compositions (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
- Confectionery (AREA)
- Ceramic Capacitors (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Formation Of Insulating Films (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
一種半導體裝置,包括基板、半導體結構、閘介電層、第一閘極、源極以及汲極。半導體結構設置於基板之上。半導體結構包括第一厚部、第二厚部以及位於第一厚部與第二厚部之間的薄部。閘介電層設置於半導體結構上。第一閘極設置於閘介電層上。第一閘極重疊於部分第一厚部以及部分薄部。第一閘極不重疊於另一部分薄部以及第二厚部。源極電性連接第一厚部。汲極電性連接第二厚部。
Description
本發明是有關於一種半導體裝置及其製造方法。
一般來説,薄膜電晶體的半導體層可分為通道區及摻雜區。若摻雜區的載子濃度高,且摻雜區與通道區之間出現突然下降的載子濃度,會使薄膜電晶體在大電流的操作過程中於靠近汲極處出現很高的橫向電場,並導致半導體裝置劣化。然而,若為了避免半導體裝置劣化而降低摻雜區的載子濃度,會使半導體裝置的操作電流不足。因此,如何使半導體裝置在保有足夠的操作電流表現下,同時減小靠近汲極處的橫向電場是目前需改善的問題。
本發明提供一種半導體裝置及其製造方法,具有足夠的操作電流,且能減小靠近汲極處的橫向電場。
本發明的至少一實施例提供一種半導體裝置。半導體裝置包括基板、半導體結構、閘介電層、第一閘極、源極以及汲極。半導體結構設置於基板之上。半導體結構包括第一厚部、第二厚部以及位於第一厚部與第二厚部之間的薄部。第一厚部以及第二厚部的厚度大於薄部的厚度。閘介電層設置於半導體結構上。第一閘極設置於閘介電層上。第一閘極在基板的頂面的法線方向上重疊於部分第一厚部以及部分薄部。第一閘極在基板的頂面的法線方向上不重疊於另一部分薄部以及第二厚部。源極電性連接第一厚部。汲極電性連接第二厚部。
本發明的至少一實施例提供一種半導體裝置的製造方法,包括:形成半導體結構於基板之上,半導體結構包括第一厚部、第二厚部以及位於第一厚部與第二厚部之間的薄部,其中第一厚部以及第二厚部的厚度大於薄部的厚度;形成閘介電層於半導體結構上;形成第一閘極於閘介電層上,其中第一閘極在基板的頂面的法線方向上重疊於部分第一厚部以及部分薄部,且第一閘極在基板的頂面的法線方向上不重疊於另一部分薄部以及第二厚部;形成電性連接第一厚部的源極以及電性連接第二厚部的汲極。
圖1是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
請參考圖1,半導體裝置T1A包括基板100、半導體結構120、閘介電層130、第一閘極140、源極S以及汲極D。在本實施例中,半導體裝置T1A還包括緩衝層110以及層間介電層150。
基板100之材質可為玻璃、石英、有機聚合物或是不透光/反射材料(例如:導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。在一些實施例中,基板100為軟性基板,且基板100的材料例如為聚乙烯對苯二甲酸酯(polyethylene terephthalate, PET)、聚二甲酸乙二醇酯(polyethylene naphthalate, PEN)、聚酯(polyester, PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate, PMMA)、聚碳酸酯(polycarbonate, PC)、聚醯亞胺(polyimide, PI)或金屬軟板(Metal Foil)或其他可撓性材質。緩衝層110位於基板100上,緩衝層110的材質可以包括氮化矽、氧化矽、氮氧化矽或其他合適的材料或上述材料的堆疊層,但本發明不以此為限。
半導體結構120設置於基板100與緩衝層110之上。半導體結構120包括第一厚部p1A、第二厚部p1B以及位於第一厚部p1A與第二厚部p1B之間的薄部p2,第一厚部p1A與第二厚部p1B的厚度大於薄部p2的厚度。在一些實施例中,第一厚部p1A與第二厚部p1B遠離薄部p2的外側亦包含其他薄部,使第一厚部p1A與第二厚部p1B分別夾在對應的兩個薄部之間。
半導體結構120可包括第一金屬氧化物層122及第二金屬氧化物層124。第一金屬氧化物層122及第二金屬氧化物層124的堆疊部分可構成半導體結構120的兩個厚部。舉例來說,在本實施例中,第一金屬氧化物層122包括互相分離的第一島狀結構122a以及第二島狀結構122b。第二金屬氧化物層124與第一島狀結構122a互相堆疊以構成第一厚部p1A,且第二金屬氧化物層124與第二島狀結構122b互相堆疊以構成第二厚部p1B。在本實施例中,第一島狀結構122a的長度l3不同於第二島狀結構122b的長度l4,但本發明不以此為限。在其他實施例中,第一島狀結構122a的長度l3等於第二島狀結構122b的長度l4。
第二金屬氧化物層124位於第一厚部p1A與第二厚部p1B之間的部分可構成薄部p2。換句話說,第一厚部p1A與第二厚部p1B的厚度基本上為第一金屬氧化物層122的厚度t1與第二金屬氧化物層124的厚度t2的總和,而薄部p2的厚度基本上等於第二金屬氧化物層124的厚度t2。在一些實施例中,第二金屬氧化物層124位於第一厚部p1A與第二厚部p1B遠離薄部p2的外側的部份亦可構成其他薄部。
半導體結構120的材料包括銦鎵錫鋅氧化物(IGTZO)或氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、氧化鋁鋅錫(AZTO)、氧化銦鎢鋅(IWZO)等四元金屬化合物或包含鎵(Ga)、鋅(Zn)、銦(In)、錫(Sn)、鋁(Al)、鎢(W)中之任三者的三元金屬構成的氧化物或鑭系稀土摻雜金屬氧化物(例如Ln-IZO)。在一些實施例中,第一金屬氧化物層122與第二金屬氧化物層124可包括相同的金屬元素,但本發明不以此為限。在一些實施例中,第一金屬氧化物層122及第二金屬氧化物層124的厚度可以相同,例如皆在2 nm至60 nm之間,但本發明不以此為限。
閘介電層130設置於半導體結構120及緩衝層110上。第一閘極140設置於閘介電層130上。第一閘極140在基板100的頂面的法線方向ND上重疊於部分第一厚部p1A以及部分薄部p2,且第一閘極140在法線方向ND上未重疊於另一部分第一厚部p1A、另一部分薄部p2以及第二厚部p2A。在一些實施例中,第一閘極140的長度l1與薄部p2的長度l2彼此相等或彼此不同。
在本實施例中,半導體結構包括源極區sr、汲極區dr以及位於源極區sr與汲極區dr之間的通道區ch。源極區sr與汲極區dr經摻雜而具有低於通道區ch的電阻率。
在本實施例中,通道區ch的範圍是由第一閘極140所定義,其中通道區ch包括第一厚部p1A在法線方向ND上重疊於第一閘極140的部分以及薄部p2在法線方向ND上重疊於第一閘極140的部分。因此,在本實施例中,通道區ch包括部分第一島狀結構122a與部分第二金屬氧化物層124。
第一閘極140在法線方向ND上不重疊於部分第一厚部p1A,且源極區sr包括第一厚部p1A在法線方向ND上不重疊於第一閘極140的部分。第一閘極140在法線方向ND上不重疊於部分薄部p2以及第二厚部p1B,且汲極區dr包括薄部p2在法線方向ND上不重疊於第一閘極140的部分以及第二厚部p1B。在一些實施例中,源極區sr還包括位於第一厚部p1A遠離薄部p2的外側的其他薄部,且汲極區dr還包括位於第二厚部p1B遠離薄部p2的外側的其他薄部。
在本實施例中,由於汲極區dr靠近通道區ch的部分的厚度較薄,因此可以減少汲極區dr連接通道區ch的部分的電阻率,藉此減少汲極區dr因為橫向電場而產生的熱載子效應。此外,由於源極區sr靠近通道區ch的部分的厚度較厚,因此可以避免源極區sr因為厚度減少而導致電阻率上升。
此外,雖然通道區ch內具有厚度不同的部分,但由於通道區ch內的電流大部分是在通道區ch的表面進行傳導,因此通道區ch的厚度變化對通道區ch的電阻率的影響較小。在本實施例中,藉由將第一厚部p1A設置於第一閘極140下方,以使第一厚部p1A與薄部p2的連接部分位於通道區ch內。在一些實施例中,藉由使第一島狀結構122a在法線方向ND上部分重疊於第一閘極140,以避免製程偏移導致第一厚部p1A與薄部p2的連接部分偏離通道區ch。
層間介電層150設置於閘介電層130上,並覆蓋第一閘極140。層間介電層150與閘介電層130的材料例如為氧化矽、氮化矽、氮氧化矽或其他合適的材料。貫孔V1、V2貫穿層間介電層150及閘介電層130,且貫孔V1、V2分別重疊於第一厚部p1A與第二厚度p2B。導電層160位於層間介電層150上,且分別填入貫孔V1、V2以電性連接至半導體結構120的第一厚部p1A與第二厚度p2B。導電層160可構成源極S與汲極D,源極S透過貫孔V1電性連接至源極區sr,汲極D透過貫孔V2電性連接至汲極區dr。在本實施例中,源極S與汲極D連接第二金屬氧化物層124。在一些實施例中,第一厚部p1A與第二厚度p2B在基板100的投影面積分別大於源極S與第一厚部p1A的接觸面積及汲極D與第二厚度p2B的接觸面積,藉此減少源極S及汲極D因為製程偏移而未接觸至厚部的機率。
基於上述,除了能改善半導體裝置T1A的熱載子效應以外,還能避免半導體裝置T1A的源極區sr的電阻率上升,藉此提升半導體裝置T1A的操作電流,進而提升半導體裝置T1A的整體性能與可靠度。
圖2A至圖2D是圖1的半導體裝置的製造方法的剖面示意圖。
請參考圖2A與圖2B,形成半導體結構120’於基板100之上。舉例來說,可先形成緩衝層110於基板100上,之後形成半導體結構120’於緩衝層110上。半導體結構120’包括第一厚部p1A、第二厚部p1B以及位於第一厚部p1A與第二厚部p1B之間的薄部p2。
在本實施例中,半導體結構120’的形成方法例如可如圖2A所示,先形成第一金屬氧化物層122’於緩衝層110及基板100之上,其中第一金屬氧化物半導體層122’包括互相分離的第一島狀結構122a’以及第二島狀結構122b’。然後,如圖2B所示,形成第二金屬氧化物層124’於第一金屬氧化物層122’上。在一些實施例中,第二金屬氧化物層124’完全包覆第一金屬氧化物層122’,以避免圖案化第二金屬氧化物層124’時的圖案化製程對第一金屬氧化物層122’造成損傷。
在一些實施例中,第一金屬氧化物層122’的氧濃度小於或等於第二金屬氧化物層124’的氧濃度,藉此減少第一厚部p1A以及第二厚部p1B的電阻率。
請參考圖2C,形成閘介電層130於半導體結構120’上。形成第一閘極140於閘介電層130上。在一些實施例中,形成第一閘極140的製程包括乾式蝕刻或濕式蝕刻。第一閘極140在基板100的頂面的法線方向ND上重疊於部分第一厚部p1A以及部分薄部p2,且第一閘極140在法線方向ND上不重疊於另一部分第一厚部p1A、另一部分薄部p2以及第二厚部p1B。
接著,以第一閘極140為遮罩,對半導體結構120’執行摻雜製程P,以形成包含通道區ch、源極區sr與汲極區dr的半導體結構120。源極區sr與汲極區dr的摻雜濃度大於通道區ch的摻雜濃度。摻雜製程P例如可為氫電漿製程或離子布植製程,但本發明不以此為限。
請參照圖2D,形成層間介電層150於閘介電層130上,並覆蓋第一閘極140。之後,形成貫穿層間介電層150及閘介電層130的貫孔V1、V2,且貫孔V1、V2分別在基板100的頂面的法線方向ND上重疊於第一厚部p1A與第二厚部p1B。
然後,請參照圖1,形成分別電性連接至第一厚部p1A與第二厚部p1B的源極S及汲極D。舉例來說,可形成導電層160於層間介電層150之上,並填入貫孔V1、V2中,以與半導體結構120電性連接。導電層160可包括源極S及汲極D,其分別透過貫孔V1、V2電性連接至第一厚部p1A與第二厚部p1B。
經過上述製程後可大致上完成半導體裝置T1A的製作。
圖3是依照本發明的另一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是,圖3的實施例沿用圖1的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖3的半導體裝置T1B與圖1的半導體裝置T1A的主要差異在於:半導體裝置T1B的第二金屬氧化物層124位於第一金屬氧化物層122與基板100之間。此外,在本實施例中,源極S與汲極D連接第一金屬氧化物層122。
請參考圖3,第一金屬氧化物層122及第二金屬氧化物層124的堆疊部分可構成半導體結構120的兩個厚部。舉例來說,在本實施例中,第一金屬氧化物層122包括互相分離的第一島狀結構122a以及第二島狀結構122b。在本實施例中,第一島狀結構122a的長度l3不同於第二島狀結構122b的長度l4,但本發明不以此為限。在其他實施例中,第一島狀結構122a的長度l3等於第二島狀結構122b的長度l4。
第二金屬氧化物層124與第一島狀結構122a互相堆疊以構成第一厚部p1A,且第二金屬氧化物層124與第二島狀結構122b互相堆疊以構成第二厚部p1B。第二金屬氧化物半導體層124位於第一厚部p1A與第二厚部p1B之間的部分可構成薄部p2。換句話說,第一厚部p1A與第二厚部p1B的厚度基本上為第一金屬氧化物層122的厚度t1與第二金屬氧化物層124的厚度t2的總和,薄部p2的厚度基本上等於第二金屬氧化物層124的厚度t2。在一些實施例中,第二金屬氧化物層124位於第一厚部p1A與第二厚部p1B外側遠離薄部p2的部份亦可構成其他薄部。
在本實施例中,由於汲極區dr靠近通道區ch的部分的厚度較薄,因此可以減少汲極區dr連接通道區ch的部分的電阻率,藉此減少汲極區dr因為橫向電場而產生的熱載子效應。此外,由於源極區sr靠近通道區ch的部分的厚度較厚,因此可以避免源極區sr因為厚度減少而導致電阻率上升。
此外,雖然通道區ch內具有厚度不同的部分,但由於通道區ch內的電流大部分是在通道區ch的表面進行傳導,因此通道區ch的厚度變化對通道區ch的電阻率的影響較小。在本實施例中,藉由將第一厚部p1A設置於第一閘極140下方,以使第一厚部p1A與薄部p2的連接部分位於通道區ch內。在一些實施例中,藉由使第一島狀結構122a在法線方向ND上重疊於第一閘極140,以避免製程偏移導致第一厚部p1A與薄部p2的連接部分偏離通道區ch。
圖4A至圖4D是圖3的半導體裝置的製造方法的剖面示意圖。
請參考圖4A與圖4B,形成半導體結構120’於基板100之上。舉例來說,可先形成緩衝層110於基板100上,之後形成半導體結構120’於緩衝層110上。半導體結構120’包括第一厚部p1A、第二厚部p1B以及位於第一厚部p1A與第二厚部p1B之間的薄部p2。
在本實施例中,半導體結構120’的形成方法例如可如圖4A所示,先形成第二金屬氧化物層124’於緩衝層110及基板100之上。然後,如圖4B所示,形成第一金屬氧化物層122’於第二金屬氧化物層124’上,其中第一金屬氧化物半導體層122’包括互相分離的第一島狀結構122a’以及第二島狀結構122b’。
在一些實施例中,第一金屬氧化物層122’的氧濃度小於或等於第二金屬氧化物層124’的氧濃度,藉此減少第一厚部p1A以及第二厚部p1B的電阻率。
請參考圖4C,形成閘介電層130於半導體結構120’上。形成第一閘極140於閘介電層130上。在一些實施例中,形成第一閘極140的製程包括乾式蝕刻或濕式蝕刻。第一閘極140在基板100的頂面的法線方向ND上重疊於部分第一厚部p1A以及部分薄部p2,且第一閘極140在法線方向ND上不重疊於另一部分第一厚部p1A、另一部分薄部p2以及第二厚部p1B。
以第一閘極140為遮罩,對半導體結構120’執行摻雜製程P,以形成包含通道區ch、源極區sr與汲極區dr的半導體結構120。源極區sr與汲極區dr的摻雜濃度大於通道區ch的摻雜濃度。摻雜製程P例如可為氫電漿製程或離子布植製程,但本發明不以此為限。
請參照圖4D,形成層間介電層150於閘介電層130上,並覆蓋第一閘極140。之後,形成貫穿層間介電層150及閘介電層130的貫孔V1、V2,且貫孔V1、V2分別在基板100的頂面的法線方向ND上重疊於第一厚部p1A與第二厚部p1B。
然後,請參照圖3,形成分別電性連接至第一厚部p1A與第二厚部p1B的源極S及汲極D。舉例來說,可形成導電層160於層間介電層150之上,並填入貫孔V1、V2中,以與半導體結構120電性連接。導電層160可包括源極S及汲極D,其分別透過貫孔V1、V2電性連接至第一厚部p1A與第二厚部p1B。
經過上述製程後可大致上完成半導體裝置T1B的製作。
圖5是依照本發明的另一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是,圖5的實施例沿用圖1的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
請參照圖5,圖5的半導體裝置T1C與圖1的半導體裝置T1A的主要差異在於:半導體裝置T1C為雙閘極電晶體,其還包括第二閘極142。
請參考圖5,第二閘極142在基板100的頂面的法線方向ND上重疊於部分第一厚部p1A、部分第二厚部p1B以及薄部p2。在一些實施例中,第二閘極142重疊於第一厚部p1A的面積大於第二閘極142重疊於第二厚部p1B的面積,但本發明不以此為限。在一些實施例中,部分第一島狀結構122a位於第一閘極140與第二閘極142之間。
在本實施例中,第二閘極142的設置可以提升半導體裝置T1C的開啟電流(turn-on current)。
圖6是依照本發明的一實施例的一種畫素電路的示意圖。
請參考圖6,在本實施例中,畫素電路包括驅動元件T1、開關元件T2、電容C以及發光二極體LED。在一些實施例中,發光二極體LED為有機發光二極體或無機發光二極體。圖1的半導體裝置T1A、圖3的半導體裝置T1B或圖5的半導體裝置T1C皆可以用作圖6的畫素電路的驅動元件T1。關於驅動元件T1的具體結構可以參考圖1、圖3以及圖5的相關內容,於此不再贅述。
驅動元件T1的第一閘極140電性連接至開關元件T2的源極或汲極以及電容C的其中一端。驅動元件T1的汲極D電性連接至電壓OVDD。驅動元件T1的源極S電性連接至發光二極體LED的一端以及電容C的其中另一端。發光二極體LED的其中另一端電性連接至接地電壓GND。
在本實施例中,電壓OVDD大於接地電壓GND,因此,在驅動元件T1開啟時,電流由汲極D流向源極S,並點亮發光二極體LED。
圖7是依照本發明的一實施例的一種畫素電路的示意圖。
請參考圖7,在本實施例中,畫素電路包括驅動元件T1、開關元件T2、電容C以及發光二極體LED。在一些實施例中,發光二極體LED為有機發光二極體或無機發光二極體。圖1的半導體裝置T1A、圖3的半導體裝置T1B或圖5的半導體裝置T1C皆可以用作圖7的畫素電路的驅動元件T1。關於驅動元件T1的具體結構可以參考圖1、圖3以及圖5的相關內容,於此不再贅述。
驅動元件T1的第一閘極140電性連接至開關元件T2的源極或汲極以及電容C的其中一端。驅動元件T1的汲極D電性連接至發光二極體LED的一端。驅動元件T1的源極S電性連接至以及電容C的其中另一端以及接地電壓GND。發光二極體LED的其中另一端電性連接至電壓OVDD。
在本實施例中,電壓OVDD大於接地電壓GND,因此,在驅動元件T1開啟時,電流通過發光二極體LED後,由汲極D流向源極S。
100:基板
110:緩衝層
120, 120’:半導體結構
122, 122’:第一金屬氧化物層
122a, 122a’:第一島狀結構
122b, 122b’:第二島狀結構
124, 124’:第二金屬氧化物層
130:閘介電層
140:第一閘極
142:第二閘極
150:層間介電層
160:導電層
C:電容
ch:通道區
D:汲極
dr:汲極區
GND:接地電壓
LED:發光二極體
l1, l2, l3, l4:長度
ND:法線方向
P:摻雜製程
p1A:第一厚部
p1B:第二厚部
p2:薄部
OVDD:電壓
S:源極
sr:源極區
T1:驅動元件
T1A, T1B, T1C:半導體裝置
T2:開關元件
t1, t2:厚度
V1, V2:貫孔
圖1是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
圖2A至圖2D是圖1的半導體裝置的製造方法的剖面示意圖。
圖3是依照本發明的另一實施例的一種半導體裝置的剖面示意圖。
圖4A至圖4D是圖3的半導體裝置的製造方法的剖面示意圖。
圖5是依照本發明的一實施例的一種半導體裝置的剖面示意圖。
圖6是依照本發明的一實施例的一種畫素電路的示意圖。
圖7是依照本發明的另一實施例的一種畫素電路的示意圖。
100:基板
110:緩衝層
120:半導體結構
122:第一金屬氧化物層
122a:第一島狀結構
122b:第二島狀結構
124:第二金屬氧化物層
130:閘介電層
140:第一閘極
150:層間介電層
160:導電層
ch:通道區
D:汲極
dr:汲極區
11,12,13,14:長度
ND:法線方向
p1A:第一厚部
p1B:第二厚部
p2:薄部
S:源極
sr:源極區
T1A:半導體裝置
t1,t2:厚度
V1,V2:貫孔
Claims (10)
- 一種半導體裝置,包括: 一基板; 一半導體結構,設置於該基板之上,該半導體結構包括一第一厚部、一第二厚部以及位於該第一厚部與該第二厚部之間的一薄部,其中該第一厚部以及該第二厚部的厚度大於該薄部的厚度; 一閘介電層,設置於該半導體結構上; 一第一閘極,設置於該閘介電層上,其中該第一閘極在該基板的一頂面的一法線方向上重疊於部分該第一厚部以及部分該薄部,且該第一閘極在該基板的該頂面的該法線方向上不重疊於另一部分該薄部以及該第二厚部; 一源極,電性連接該第一厚部;以及 一汲極,電性連接該第二厚部。
- 如請求項1所述的半導體裝置,其中該半導體結構包括: 一第一金屬氧化物層,包括互相分離的一第一島狀結構以及一第二島狀結構;以及 一第二金屬氧化物層,重疊於該第一島狀結構以及該第二島狀結構,其中該第二金屬氧化物層與該第一島狀結構互相堆疊以構成該第一厚部,且該第二金屬氧化物層與該第二島狀結構互相堆疊以構成該第二厚部。
- 如請求項2所述的半導體裝置,其中該第一島狀結構的長度不同於該第二島狀結構的長度。
- 如請求項2所述的半導體裝置,其中該第一島狀結構在該法線方向上部分重疊於該第一閘極。
- 如請求項1所述的半導體裝置,其中該半導體結構包括一源極區、一汲極區以及位於該源極區與該汲極區之間的一通道區,其中該通道區包括該第一厚部在該法線方向上重疊於該第一閘極的部分以及該薄部在該法線方向上重疊於該第一閘極的部分。
- 如請求項5所述的半導體裝置,其中該汲極區包括該薄部在該法線方向上不重疊於該第一閘極的部分以及該第二厚部。
- 如請求項5所述的半導體裝置,其中該源極區包括該第一厚部在該法線方向上不重疊於該第一閘極的部分。
- 如請求項5所述的半導體裝置,更包括: 一第二閘極,在該法線方向上重疊於部分該第一厚部、部分該第二厚部以及該薄部。
- 一種半導體裝置的製造方法,包括: 形成一半導體結構於一基板之上,該半導體結構包括一第一厚部、一第二厚部以及位於該第一厚部與該第二厚部之間的一薄部,其中該第一厚部以及該第二厚部的厚度大於該薄部的厚度; 形成一閘介電層於該半導體結構上; 形成一第一閘極於該閘介電層上,其中該第一閘極在該基板的一頂面的一法線方向上重疊於部分該第一厚部以及部分該薄部,且該第一閘極在該基板的該頂面的該法線方向上不重疊於另一部分該薄部以及該第二厚部; 形成電性連接該第一厚部的一源極以及電性連接該第二厚部的一汲極。
- 如請求項9所述的半導體裝置的製造方法,更包括: 以該第一閘極為遮罩,對該半導體結構執行一摻雜製程,以於該半導體結構中形成一源極區、一汲極區以及位於該源極區與該汲極區之間的一通道區,其中該通道區包括該第一厚部在該法線方向上重疊於該第一閘極的部分以及該薄部在該法線方向上重疊於該第一閘極的部分,該汲極區包括該薄部在該法線方向上不重疊於該第一閘極的部分以及該第二厚部,且該源極區包括該第一厚部在該法線方向上不重疊於該第一閘極的部分。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211398135.9A CN115621304A (zh) | 2021-12-09 | 2022-11-09 | 半导体装置及其制造方法 |
US17/988,767 US20230187556A1 (en) | 2021-12-09 | 2022-11-17 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163287695P | 2021-12-09 | 2021-12-09 | |
US63/287,695 | 2021-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202324542A true TW202324542A (zh) | 2023-06-16 |
TWI822129B TWI822129B (zh) | 2023-11-11 |
Family
ID=83782380
Family Applications (27)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Family Applications Before (24)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Country Status (1)
Country | Link |
---|---|
TW (27) | TWI813217B (zh) |
Family Cites Families (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371026A (en) * | 1992-11-30 | 1994-12-06 | Motorola Inc. | Method for fabricating paired MOS transistors having a current-gain differential |
JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
JP4802364B2 (ja) * | 2000-12-07 | 2011-10-26 | ソニー株式会社 | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 |
US6724012B2 (en) * | 2000-12-14 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Display matrix with pixels having sensor and light emitting portions |
TW595005B (en) * | 2003-08-04 | 2004-06-21 | Au Optronics Corp | Thin film transistor and pixel structure with the same |
KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
JP4220509B2 (ja) * | 2005-09-06 | 2009-02-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP5337380B2 (ja) * | 2007-01-26 | 2013-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP5294651B2 (ja) * | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8202773B2 (en) * | 2008-08-29 | 2012-06-19 | Texas Instruments Incorporated | Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices |
KR101529575B1 (ko) * | 2008-09-10 | 2015-06-29 | 삼성전자주식회사 | 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법 |
WO2010029859A1 (en) * | 2008-09-12 | 2010-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101016266B1 (ko) * | 2008-11-13 | 2011-02-25 | 한국과학기술원 | 투명 전자소자용 투명 메모리. |
US8367486B2 (en) * | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
EP2449595B1 (en) * | 2009-06-30 | 2017-07-26 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
KR102181301B1 (ko) * | 2009-07-18 | 2020-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
WO2011046048A1 (en) * | 2009-10-16 | 2011-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5727204B2 (ja) * | 2009-12-11 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8842229B2 (en) * | 2010-04-16 | 2014-09-23 | Sharp Kabushiki Kaisha | Thin film transistor substrate, method for producing same, and display device |
TWI434409B (zh) * | 2010-08-04 | 2014-04-11 | Au Optronics Corp | 有機電激發光顯示單元及其製造方法 |
WO2012172746A1 (en) * | 2011-06-17 | 2012-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8952377B2 (en) * | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8952379B2 (en) * | 2011-09-16 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20130053053A (ko) * | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
KR101881895B1 (ko) * | 2011-11-30 | 2018-07-26 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
TWI478353B (zh) * | 2011-12-14 | 2015-03-21 | E Ink Holdings Inc | 薄膜電晶體及其製造方法 |
KR101884738B1 (ko) * | 2011-12-23 | 2018-08-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
US8796683B2 (en) * | 2011-12-23 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9006733B2 (en) * | 2012-01-26 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing thereof |
TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
GB2511541B (en) * | 2013-03-06 | 2015-01-28 | Toshiba Res Europ Ltd | Field effect transistor device |
TWI802017B (zh) * | 2013-05-16 | 2023-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
US9806198B2 (en) * | 2013-06-05 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR102281300B1 (ko) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치 |
CN104576381B (zh) * | 2013-10-14 | 2018-01-09 | 中国科学院微电子研究所 | 一种非对称超薄soimos晶体管结构及其制造方法 |
TWI535034B (zh) * | 2014-01-29 | 2016-05-21 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
US9929279B2 (en) * | 2014-02-05 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20170317217A1 (en) * | 2014-11-11 | 2017-11-02 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
US9859391B2 (en) * | 2015-10-27 | 2018-01-02 | Nlt Technologies, Ltd. | Thin film transistor, display device, and method for manufacturing thin film transistor |
TWI579974B (zh) * | 2015-12-25 | 2017-04-21 | 國立交通大學 | 一種具有非晶態金屬氧化物之組成物的電阻式記憶體、電阻式記憶體單元及薄膜電晶體 |
KR102448587B1 (ko) * | 2016-03-22 | 2022-09-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치 |
US10468434B2 (en) * | 2016-04-08 | 2019-11-05 | Innolux Corporation | Hybrid thin film transistor structure, display device, and method of making the same |
CN112133710A (zh) * | 2016-04-08 | 2020-12-25 | 群创光电股份有限公司 | 显示设备 |
CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
US20180122833A1 (en) * | 2016-10-31 | 2018-05-03 | LG Display Co. , Ltd. | Thin film transistor substrate having bi-layer oxide semiconductor |
WO2018211724A1 (ja) * | 2017-05-16 | 2018-11-22 | 住友電気工業株式会社 | 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法 |
KR102439133B1 (ko) * | 2017-09-05 | 2022-09-02 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법 |
KR20190062695A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
KR102482856B1 (ko) * | 2017-12-15 | 2022-12-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
CN108538789A (zh) * | 2018-03-30 | 2018-09-14 | 武汉华星光电技术有限公司 | Cmos晶体管的制备方法、阵列基板的制备方法 |
TWI703735B (zh) * | 2018-06-26 | 2020-09-01 | 鴻海精密工業股份有限公司 | 半導體基板、陣列基板、逆變器電路及開關電路 |
TWI666767B (zh) * | 2018-08-31 | 2019-07-21 | 友達光電股份有限公司 | 主動元件基板 |
JP6799123B2 (ja) * | 2018-09-19 | 2020-12-09 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
TWI685696B (zh) * | 2018-10-01 | 2020-02-21 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
KR102546780B1 (ko) * | 2018-12-28 | 2023-06-21 | 엘지디스플레이 주식회사 | 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 |
KR20200093718A (ko) * | 2019-01-28 | 2020-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
WO2020154875A1 (zh) * | 2019-01-29 | 2020-08-06 | 京东方科技集团股份有限公司 | 像素单元及其制造方法和双面oled显示装置 |
US11342392B2 (en) * | 2019-03-18 | 2022-05-24 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel and manufacturing method thereof |
KR20210000605A (ko) * | 2019-06-25 | 2021-01-05 | 엘지디스플레이 주식회사 | 센서를 포함하는 표시장치 |
US11594533B2 (en) * | 2019-06-27 | 2023-02-28 | Intel Corporation | Stacked trigate transistors with dielectric isolation between first and second semiconductor fins |
TWI712844B (zh) * | 2019-07-03 | 2020-12-11 | 友達光電股份有限公司 | 元件基板及其製造方法 |
TWI726348B (zh) * | 2019-07-03 | 2021-05-01 | 友達光電股份有限公司 | 半導體基板 |
TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
KR20210085942A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
US11631671B2 (en) * | 2019-12-31 | 2023-04-18 | Tokyo Electron Limited | 3D complementary metal oxide semiconductor (CMOS) device and method of forming the same |
US11663455B2 (en) * | 2020-02-12 | 2023-05-30 | Ememory Technology Inc. | Resistive random-access memory cell and associated cell array structure |
US11410999B2 (en) * | 2020-02-21 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boundary design for high-voltage integration on HKMG technology |
KR20210117389A (ko) * | 2020-03-18 | 2021-09-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
KR20210142046A (ko) * | 2020-05-15 | 2021-11-24 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
CN111710289B (zh) * | 2020-06-24 | 2024-05-31 | 天津中科新显科技有限公司 | 一种主动发光器件的像素驱动电路及驱动方法 |
CN113257841B (zh) * | 2021-07-19 | 2021-11-16 | 深圳市柔宇科技股份有限公司 | Tft基板及其制备方法、显示器以及电子设备 |
-
2022
- 2022-03-23 TW TW111110923A patent/TWI813217B/zh active
- 2022-04-13 TW TW111114109A patent/TWI814340B/zh active
- 2022-04-14 TW TW111114336A patent/TW202230615A/zh unknown
- 2022-04-14 TW TW111114337A patent/TW202230798A/zh unknown
- 2022-04-19 TW TW111114880A patent/TW202324758A/zh unknown
- 2022-04-20 TW TW111115009A patent/TWI824495B/zh active
- 2022-04-21 TW TW111115197A patent/TWI812181B/zh active
- 2022-04-29 TW TW111116518A patent/TWI804300B/zh active
- 2022-05-04 TW TW111116874A patent/TWI799254B/zh active
- 2022-05-04 TW TW111116754A patent/TWI819592B/zh active
- 2022-05-04 TW TW111116869A patent/TWI799253B/zh active
- 2022-05-05 TW TW111117042A patent/TWI804302B/zh active
- 2022-05-05 TW TW111117041A patent/TWI813276B/zh active
- 2022-05-05 TW TW111116903A patent/TWI814369B/zh active
- 2022-05-05 TW TW111117040A patent/TWI806591B/zh active
- 2022-05-09 TW TW111117305A patent/TWI828142B/zh active
- 2022-05-09 TW TW111117309A patent/TWI803311B/zh active
- 2022-05-17 TW TW111118368A patent/TWI805369B/zh active
- 2022-05-17 TW TW111118369A patent/TWI803320B/zh active
- 2022-05-23 TW TW111119084A patent/TWI829169B/zh active
- 2022-05-30 TW TW111120041A patent/TWI793027B/zh active
- 2022-05-31 TW TW111120152A patent/TWI816413B/zh active
- 2022-06-02 TW TW111120547A patent/TWI829183B/zh active
- 2022-06-16 TW TW111122489A patent/TWI798110B/zh active
- 2022-06-20 TW TW111122796A patent/TWI822129B/zh active
- 2022-07-14 TW TW111126381A patent/TWI813378B/zh active
- 2022-11-08 TW TW111142545A patent/TWI814636B/zh active
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
KR101856221B1 (ko) | 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법 | |
US20120199891A1 (en) | Semiconductor device and method for manufacturing same | |
KR102568632B1 (ko) | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치 | |
WO2019109748A1 (zh) | 阵列基板及其制备方法、显示装置 | |
TW201445734A (zh) | 含有氧化物薄膜電晶體的平板顯示裝置及其製造方法 | |
US20240032349A1 (en) | Array substrate and manufacturing method thereof | |
KR20200060629A (ko) | 표시 장치 및 이의 제조 방법 | |
CN111627933B (zh) | 主动元件基板及其制造方法 | |
KR20160053383A (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치 | |
US10879401B2 (en) | Transistor panel having a good insulation property and a manufacturing method thereof | |
JP2018010231A (ja) | 表示装置 | |
TWI822129B (zh) | 半導體裝置及其製造方法 | |
US20230187556A1 (en) | Semiconductor device and manufacturing method thereof | |
TWI802478B (zh) | 主動元件基板 | |
JP5090693B2 (ja) | 表示装置とその製造方法 | |
US20230187485A1 (en) | Semiconductor device and manufacturing method thereof | |
US20230187513A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20170119023A (ko) | 트랜지스터 표시판 및 이를 포함하는 표시 장치 | |
KR20150075733A (ko) | 박막 트랜지스터 및 그를 구비하는 평판표시장치 | |
CN116249393A (zh) | 显示背板及其制作方法和显示面板 | |
CN115763481A (zh) | 主动元件基板 | |
CN116868350A (zh) | 半导体器件和半导体器件的制作方法 | |
JP2022146789A (ja) | 薄膜トランジスタ基板 | |
JP2008124066A (ja) | 半導体素子、半導体素子配置基板、表示装置及び電気素子 |