CN115548031A - 主动元件基板、电容装置以及主动元件基板的制造方法 - Google Patents

主动元件基板、电容装置以及主动元件基板的制造方法 Download PDF

Info

Publication number
CN115548031A
CN115548031A CN202211225680.8A CN202211225680A CN115548031A CN 115548031 A CN115548031 A CN 115548031A CN 202211225680 A CN202211225680 A CN 202211225680A CN 115548031 A CN115548031 A CN 115548031A
Authority
CN
China
Prior art keywords
layer
metal oxide
oxide layer
gate dielectric
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211225680.8A
Other languages
English (en)
Inventor
黄震铄
吴尚霖
陈国光
蔡志鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111122489A external-priority patent/TWI798110B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN115548031A publication Critical patent/CN115548031A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种主动元件基板、电容装置以及主动元件基板的制造方法，其中该主动元件基板，包括基板以及位于基板之上的第一薄膜晶体管以及第二薄膜晶体管。第一薄膜晶体管包括第一金属氧化物层、第一栅极、第一源极以及第一漏极。第一栅介电层以及第二栅介电层位于第一栅极与第一金属氧化物层之间。第二薄膜晶体管包括第二金属氧化物层、第二栅极、第二源极以及第二漏极。第二栅介电层位于第二栅极与第二金属氧化物层之间，且第二金属氧化物层位于第一栅介电层与第二栅介电层之间。第一栅极与第二栅极属于同一图案化层。

Description

主动元件基板、电容装置以及主动元件基板的制造方法
技术领域
本发明涉及一种主动元件基板、电容装置以及主动元件基板的制造方法。
背景技术
一般而言，一个电子装置中通常包含了许多不同用途的主动元件或被动元件。为了制造不同特性的主动元件或被动元件，往往需要执行多次的沉积制作工艺与多次的掺杂制作工艺，这导致电子装置的生产成本高，且生产时间长。
发明内容
本发明提供一种主动(有源)元件基板及其制造方法，主动元件基板整合了第一薄膜晶体管以及第二薄膜晶体管，且具有生产成本低的优点。
本发明提供一种电容装置，可以通过第一缓冲层中的氢元素对第一金属氧化物层进行掺杂，进而降低第一金属氧化物层的电阻率。
本发明的至少一实施例提供一种主动元件基板。主动元件基板包括基板以及位于基板之上的第一薄膜晶体管以及第二薄膜晶体管。第一薄膜晶体管包括第一金属氧化物层、第一栅极、第一源极以及第一漏极。第一栅介电层以及第二栅介电层位于第一栅极与第一金属氧化物层之间。第一源极以及第一漏极电连接第一金属氧化物层。第二薄膜晶体管包括第二金属氧化物层、第二栅极、第二源极以及第二漏极。第二栅介电层位于第二栅极与第二金属氧化物层之间，且第二金属氧化物层位于第一栅介电层与第二栅介电层之间。第一栅极与第二栅极属于同一图案化层。第二源极以及第二漏极电连接第二金属氧化物层。
本发明的至少一实施例提供一种电容装置。电容装置包括基板、第一缓冲层、第一金属氧化物层、第一介电层以及第二金属氧化物层。第一缓冲层位于基板之上，且第一缓冲层中含有氢元素。第一金属氧化物层接触第一缓冲层的上表面。第一介电层位于第一金属氧化物层上。第二金属氧化物层位于第一介电层上，且至少部分重叠于第一金属氧化物层。第一金属氧化物层的电阻率不同于第二金属氧化物层的电阻率。
本发明的至少一实施例提供一种主动元件基板。主动元件基板包括基板以及位于基板之上的第一薄膜晶体管以及第二薄膜晶体管。第一薄膜晶体管包括第一金属氧化物层、第一栅极、第一源极以及第一漏极。第一栅介电层、第二栅介电层、第三栅介电层以及第四栅介电层位于第一栅极与第一金属氧化物层之间。第一源极以及第一漏极电连接第一金属氧化物层。第二薄膜晶体管包括第二金属氧化物层、第二栅极、第二源极以及第二漏极。第三栅介电层以及第四栅介电层位于第二栅极与第二金属氧化物层之间。第二金属氧化物层位于第二栅介电层与第三栅介电层之间。第二栅介电层的氧浓度以及第三栅介电层的氧浓度高于第一栅介电层的氧浓度。第二源极以及第二漏极电连接第二金属氧化物层。
本发明的至少一实施例提供一种一种主动元件基板的制造方法，包括：形成第一金属氧化物层于基板之上；形成第一栅介电层于第一金属氧化物层之上；形成第二栅介电层于第一栅介电层之上，其中形成第二栅介电层时的制作工艺温度低于形成第一栅介电层时的制作工艺温度，且第二栅介电层的氧浓度高于第一栅介电层的氧浓度；形成第二金属氧化物层于第二栅介电层之上；形成第三栅介电层于第二金属氧化物层之上，其中形成第三栅介电层时的制作工艺温度低于形成第一栅介电层时的制作工艺温度，且第三栅介电层的氧浓度高于第一栅介电层的氧浓度；形成第四栅介电层于第三栅介电层上；形成第一栅极以及第二栅极于第四栅介电层之上，其中第一栅介电层、第二栅介电层、第三栅介电层以及第四栅介电层位于第一栅极与第一金属氧化物层之间，且第三栅介电层以及第四栅介电层位于第二栅极与第二金属氧化物层之间；形成电连接第一金属氧化物层的第一源极以及第一漏极；形成电连接第二金属氧化物层的第二源极以及第二漏极。
附图说明
图1是本发明的一实施例的一种主动元件基板的剖面示意图；
图2A至图2F是图1的主动元件基板的制造方法的剖面示意图；
图3是本发明的一实施例的一种主动元件基板的剖面示意图；
图4是本发明的一实施例的一种主动元件基板的剖面示意图；
图5是本发明的一实施例的一种电容装置的剖面示意图；
图6A至图6D是图5的电容装置的制造方法的剖面示意图；
图7是本发明的一实施例的一种主动元件基板的剖面示意图；
图8A至图8D是图7的主动元件基板的制造方法的剖面示意图；
图9是本发明的一实施例的一种主动元件基板的剖面示意图；
图10A至图10B是图9的主动元件基板的制造方法的剖面示意图。
符号说明
10A,10B,10C,10E,10F:主动(有源)元件基板
10D:电容装置
100:基板
110:第一缓冲层
120:第二缓冲层
122:第一含氧结构
124:第二含氧结构
130,133:第一栅介电层
132,133a:第一介电结构
133b,134:第二介电结构
135,140:第二栅介电层
135a:第三介电结构
135b:第四介电结构
140:第二栅介电层
143:第三栅介电层
143a:第五介电结构
143b:第六介电结构
145:第四栅介电层
145a:第七介电结构
145b:第八介电结构
150:层间介电层
BG1:第一底栅极
BG2:第二底栅极
CE1,CE1’,OS1,OS1’:第一金属氧化物层
CE2,CE2’,OS2,OS2’:第二金属氧化物层
ch1:第一沟道区
ch2:第二沟道区
D1:第一漏极
D2:第二漏极
dr1:第一漏极区
dr2第二漏极区
dp1:第一掺杂区
dp2:第二掺杂区
G1:第一栅极
G2:第二栅极
g1a,g1b,g2a,g2b:电阻渐变区
ND:法线方向
P:掺杂制作工艺
S1:第一源极
S2:第二源极
sr1:第一源极区
sr2:第二源极区
T1:第一薄膜晶体管
T2:第二薄膜晶体管
V1:第一接触孔
V2:第二接触孔
V3:第三接触孔
V4:第四接触孔
V5:第五接触孔
V6:第六接触孔
具体实施方式
图1是依照本发明的一实施例的一种主动元件基板的剖面示意图。请参考图1，主动元件基板10A包括基板100、第一薄膜晶体管T1以及第二薄膜晶体管T2。
基板100的材质可为玻璃、石英、有机聚合物或是不透光/反射材料(例如：导电材料、金属、晶片、陶瓷或其他可适用的材料)或是其他可适用的材料。若使用导电材料或金属时，则在基板100上覆盖一层绝缘层(未绘示)，以避免短路问题。在一些实施例中，基板100为软性基板，且基板100的材料例如为聚乙烯对苯二甲酸酯(polyethyleneterephthalate,PET)、聚二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚酯(polyester,PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚碳酸酯(polycarbonate,PC)、聚酰亚胺(polyimide,PI)或金属软板(Metal Foil)或其他可挠性材质。
在一些实施例中，第一缓冲层110位于基板100之上，且第一缓冲层110中含有氢元素。举例来说，第一缓冲层110的材料包括含氢的氮化硅(或氢化氮化硅)或其他合适的材料。第二缓冲层120位于第一缓冲层110上，且第二缓冲层120中含有氧元素。举例来说，第二缓冲层120包括氧化物或氮氧化物等含氧绝缘材料，例如氧化硅、氮氧化硅、氧化铝、氧化铪或其他合适的材料。
在一些实施例中，第一缓冲层110毯覆于基板100上，而第二缓冲层120经图案化而未覆盖部分第一缓冲层110。在一些实施例中，第二缓冲层120包括第一含氧结构122以及第二含氧结构124。在一些实施例中，第一含氧结构122以及第二含氧结构124彼此分离。在一些实施例中，第一缓冲层110的厚度为300埃至6000埃。在一些实施例中，第二缓冲层120的厚度为200埃至6000埃。
第一薄膜晶体管T1以及第二薄膜晶体管T2位于基板100之上。在一些实施例中，第一薄膜晶体管T1以及第二薄膜晶体管T2位于第二缓冲层120上。第一薄膜晶体管T1包括第一金属氧化物层OS1、第一栅极G1、第一源极S1以及第一漏极D1。第二薄膜晶体管T2包括第二金属氧化物层OS2、第二栅极G2、第二源极S2以及第二漏极D2。
第一金属氧化物层OS1位于第一含氧结构122上，且第一含氧结构122位于第一金属氧化物层OS1与第一缓冲层110之间。第一金属氧化物层OS1接触第一含氧结构122的顶面。第一缓冲层110以及第一含氧结构122位于第一金属氧化物层OS1与基板100之间。第一栅介电层130以及第二栅介电层140位于第一金属氧化物层OS1上。
第一金属氧化物层OS1包括第一源极区sr1、第一漏极区dr1以及位于第一源极区sr1与第一漏极区dr1之间的第一沟道区ch1。在本实施例中，第一源极区sr1、第一漏极区dr1以及第一沟道区ch1都位于第二缓冲层120与第一栅介电层130之间。第一沟道区ch1与基板100之间的距离实质上等于第一源极区sr1与基板100之间的距离以及第一漏极区dr1与基板100之间的距离。
在一些实施例中，第一金属氧化物层OS1下方的第一含氧结构122会对第一金属氧化物层OS1进行补氧，使第一金属氧化物层OS1的电阻率上升。在本实施例中，第一源极区sr1与第一漏极区dr1以及第一沟道区ch1下方的第一含氧结构122具有实质上均匀的厚度。
表1是一些实施例中的第一源极区sr1与第一漏极区dr1的片电阻Rn+以及第一薄膜晶体管T1的阈值电压Vth，其中第一金属氧化物层OS1(以氧化铟镓锌为例)形成于不同厚度的第二缓冲层120(以氮氧化硅为例)上。
表1
第二缓冲层的厚度 R<sub>n+</sub>(ohm/sq) Vth(V)
实施例一 50nm 759.1～773.5 0.22～0.28
实施例二 85nm 847.6～977 0.3～0.32
实施例三 150nm 1628.6～2138.5 0.33～0.35
由表1可以得知，第一金属氧化物层OS1下方的含氧层的厚度会影响第一源极区sr1与第一漏极区dr1的片电阻Rn+以及第一薄膜晶体管T1的阈值电压Vth。第一金属氧化物层OS1下方的含氧层越厚，Rn+以及Vth越高。
在一些实施例中，第一栅介电层130包括第一介电结构132以及第二介电结构134。第一介电结构132位于第一含氧结构122之上，且覆盖第一金属氧化物层OS1。第二介电结构134位于第二含氧结构124之上，且第二含氧结构124位于第二介电结构134与第一缓冲层110之间。
第二金属氧化物层OS2位于第二介电结构134上，且接触第二介电结构134的顶面、第二介电结构134的侧面、第二含氧结构124的侧面以及第一缓冲层110的顶面。第二栅介电层140位于第一介电结构132以及第二金属氧化物层OS2上。第二金属氧化物层OS2位于第一栅介电层130的第二介电结构134与第二栅介电层140之间以及第一缓冲层110与第二栅介电层140之间。第一缓冲层110、第二含氧结构124以及第二介电结构134位于第二金属氧化物层OS2与基板100之间。
第二金属氧化物层OS2包括第二漏极区dr2、第二源极区sr2、第二沟道区ch2、位于第二漏极区dr2与第二沟道区ch2之间的电阻渐变区g2a以及位于第二源极区sr2与第二沟道区ch2之间的电阻渐变区g2b。第二沟道区ch2接触第二介电结构134的顶面，电阻渐变区g2a以及电阻渐变区g2b接触第二介电结构134的侧面以及第二含氧结构124的侧面，第二漏极区dr2与第二源极区sr2接触第一缓冲层110的顶面。第二沟道区ch2与基板100之间的距离大于第二漏极区dr2与基板100之间的距离以及第二源极区sr2与基板100之间的距离。
在一些实施例中，第二金属氧化物层OS2下方的第二含氧结构124以及第二介电结构134会对第二金属氧化物层OS2进行补氧，使第二金属氧化物层OS2的电阻率上升。
第二含氧结构124以及第二介电结构134整体的厚度会影响其对第二金属氧化物层OS2补氧的能力。在第二沟道区ch2下方，第二含氧结构124以及第二介电结构134整体的厚度较大，因此第二沟道区ch2的电阻率较大；在电阻渐变区g2a以及电阻渐变区g2b下方，第二含氧结构124以及第二介电结构134整体的厚度逐渐减小，因此电阻渐变区g2a以及电阻渐变区g2b的电阻率也随之逐渐减小。第二漏极区dr2以及第二源极区sr2下方不具有第二含氧结构124以及第二介电结构134，且第二漏极区dr2以及第二源极区sr2具有较第二沟道区ch2、电阻渐变区g2a以及电阻渐变区g2b低的电阻率。在一些实施例中，第二沟道区ch2的氧浓度大于电阻渐变区g2a以及电阻渐变区g2b的氧浓度，且电阻渐变区g2a以及电阻渐变区g2b的氧浓度大于第二漏极区dr2以及第二源极区sr2的氧浓度。
在一些实施例中，第一金属氧化物层OS1以及第二金属氧化物层OS2的材料包括铟镓锡锌氧化物(IGTZO)或氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铝锌锡(AZTO)、氧化铟钨锌(IWZO)等四元金属化合物或包含镓(Ga)、锌(Zn)、铟(In)、锡(Sn)、铝(Al)、钨(W)中的任三者的三元金属构成的氧化物或镧系稀土掺杂金属氧化物(例如Ln-IZO)。在一些实施例中，第一金属氧化物层OS1以及第二金属氧化物层OS2包括相同的材料。在其他实施例中，第一金属氧化物层OS1以及第二金属氧化物层OS2包括不同的材料。在一些实施例中，第二金属氧化物层OS2的第二沟道区ch2的载流子迁移率不同于(大于或小于)第一金属氧化物层OS1的第一沟道区ch1的载流子迁移率。
在一些实施例中，第一栅介电层130以及第二栅介电层140都包括氧化物或氮氧化物等含氧绝缘材料，例如氧化硅、氮氧化硅、氧化铝、氧化铪或其他合适的材料。在一些实施例中，第一栅介电层130的厚度为100埃至2000埃。在一些实施例中，第二栅介电层140的厚度为400埃至3000埃。
第一栅极G1以及第二栅极G2位于第二栅介电层140上，且分别重叠于第一沟道区ch1与第二沟道区ch2。第一介电结构132以及第二栅介电层140位于第一栅极G1与第一金属氧化物层OS1之间。第二栅介电层140位于第二栅极G2与第二金属氧化物层OS2之间。在本实施例中，第一栅极G1与第一金属氧化物层OS1之间的绝缘材料的厚度大于第二栅极G2与第二金属氧化物层OS2之间的绝缘材料的厚度，由此使第一薄膜晶体管T1以及第二薄膜晶体管T2具有不同的特性。举例来说，第一薄膜晶体管T1具有较大的亚阈值摆幅(Subthresholdswing)，且具有较佳的长时间操作可靠度；第二薄膜晶体管T2的操作电流较大，且具有较小的亚阈值摆幅，可以进行高速的开关切换。
第一栅极G1以及第二栅极G2的材料可包括金属，例如铬(Cr)、金(Au)、银(Ag)、铜(Cu)、锡(Sn)、铅(Pb)、铪(Hf)、钨(W)、钼(Mo)、钕(Nd)、钛(Ti)、钽(Ta)、铝(Al)、锌(Zn)或上述金属的任意组合的合金或上述金属及/或合金的叠层，但本发明不以此为限。第一栅极G1以及第二栅极G2也可以使用其他导电材料，例如：金属的氮化物、金属的氧化物、金属的氮氧化物、金属与其它导电材料的堆叠层或是其他具有导电性质的材料。
层间介电层150位于第二栅介电层140上，且覆盖第一栅极G1以及第二栅极G2。在一些实施例中，层间介电层150的材料包括氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝或其他绝缘材料。
第一接触孔V1以及第二接触孔V2穿过层间介电层150、第二栅介电层140以及第一介电结构132。第一漏极D1以及第一源极S1位于层间介电层150上，且分别填入第一接触孔V1以及第二接触孔V2，以电连接第一金属氧化物层OS1。第一漏极D1以及第一源极S1分别连接第一金属氧化物层OS1的第一漏极区dr1以及第一源极区sr1。
第三接触孔V3以及第四接触孔V4穿过层间介电层150以及第二栅介电层140。第二漏极D2以及第二源极S2位于层间介电层150上，且分别填入第三接触孔V3以及第四接触孔V4，以电连接第二金属氧化物层OS2。第二漏极D2以及第二源极S2分别连接第二金属氧化物层OS2的第二漏极区dr2以及第二源极区sr2。
第一漏极D1、第一源极S1、第二漏极D2以及第二源极S2的材料可包括金属，例如铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌(或上述金属的任意组合的合金或上述金属及/或合金的叠层，但本发明不以此为限。第一漏极D1、第一源极S1、第二漏极D2以及第二源极S2也可以使用其他导电材料，例如：金属的氮化物、金属的氧化物、金属的氮氧化物、金属与其它导电材料的堆叠层或是其他具有导电性质的材料。
图2A至图2F是图1的主动元件基板10A的制造方法的剖面示意图。
请参考图2A，形成毯覆的第一缓冲层110于基板100上。形成毯覆的第二缓冲层120于第一缓冲层110上。形成第一金属氧化物层OS1’于第二缓冲层120上。形成第一金属氧化物层OS1’的方法包括光刻蚀刻制作工艺，其中蚀刻制作工艺可以为干蚀刻或湿蚀刻。
请参考图2B，形成毯覆的第一栅介电层130于第二缓冲层120以及第一金属氧化物层OS1’上。
请参考图2C，图案化第一栅介电层130以及第二缓冲层120，以暴露出第一缓冲层110。图案化第一栅介电层130以及第二缓冲层120的方法例如包括光刻蚀刻制作工艺，其中蚀刻制作工艺可以为干蚀刻或湿蚀刻。第二缓冲层120经图案化后包括第一含氧结构122以及第二含氧结构124。第一栅介电层130经图案化后包括第一介电结构132以及第二介电结构134。第一金属氧化物层OS1’位于第一含氧结构122与第一介电结构132之间。
请参考图2D，形成第二金属氧化物层OS2’于第二介电结构134以及第二含氧结构124上，且部分第二金属氧化物层OS2’接触第一缓冲层110的顶面。
请参考图2E，形成毯覆的第二栅介电层140于第一缓冲层110、第一含氧结构122、第一介电结构132以及第二金属氧化物层OS2’上。形成第一栅极G1以及第二栅极G2于第二栅介电层140上。在一些实施例中，形成第一栅极G1以及第二栅极G2的方法包括：在第二栅介电层140上形成导电材料层(未绘出)；在前述导电材料层上形成图案化的光致抗蚀剂(未绘出)；以图案化的光致抗蚀剂为掩模，蚀刻导电材料层，以形成第一栅极G1与第二栅极G2，其中蚀刻制作工艺可以为干蚀刻或湿蚀刻；最后，移除图案化的光致抗蚀剂。
接着，以第一栅极G1以及第二栅极G2为掩模，对第一金属氧化物层OS1’以及第二金属氧化物层OS2’执行掺杂制作工艺P，以形成包括第一源极区sr1、第一漏极区dr1以及第一沟道区ch1的第一金属氧化物层OS1以及包括第二源极区sr2、第二漏极区dr2、电阻渐变区g2a、电阻渐变区g2b以及第二沟道区ch2的第二金属氧化物层OS2。在一些实施例中，掺杂制作工艺P例如为氢等离子体制作工艺或其他合适的制作工艺。
在本实施例中，第二介电结构134以及第二含氧结构124会于制作工艺中提供氧元素，由此提升电阻渐变区g2a、电阻渐变区g2b以及第二沟道区ch2的电阻率。在一些实施例中，第一缓冲层110会于制作工艺中提供氢元素，由此降低第二源极区sr2以及第二漏极区dr2的电阻率。在一些实施例中，第一漏极区dr1以及第一源极区sr2的电阻率不同于第二漏极区dr2以及第二源极区sr2的电阻率。举例来说，第二漏极区dr2以及第二源极区sr2的电阻率小于第一漏极区dr1以及第一源极区sr2的电阻率。
在本实施例中，第一栅极G1与第二栅极G2属于同一图案化层，且第一金属氧化物层OS1以及第二金属氧化物层OS2可以经由同一次的掺杂制作工艺P进行掺杂，因此可以节省第一薄膜晶体管以及第二薄膜晶体管的制造成本。
请参考图2F，形成层间介电层150于第二栅介电层140上。接着，执行蚀刻制作工艺以形成第一接触孔V1、第二接触孔V2、第三接触孔V3以及第四接触孔V4。
最后，请回到图1，形成第一漏极D1、第一源极S1、第二漏极D2以及第二源极S2于层间介电层150上，且分别填入第一接触孔V1、第二接触孔V2、第三接触孔V3以及第四接触孔V4中。至此，主动元件基板10A大致完成。在一些实施例中，形成第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2的方法包括：在层间介电层150上形成导电材料层(未绘出)；在前述导电材料层上形成图案化的光致抗蚀剂(未绘出)；以图案化的光致抗蚀剂为掩模，蚀刻导电材料层，以形成第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2；最后，移除图案化的光致抗蚀剂。换句话说，第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2属于同一图案化层。
图3是依照本发明的一实施例的一种主动元件基板的剖面示意图。在此必须说明的是，图3的实施例沿用图1至图2F的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图3的主动元件基板10B与图1的主动元件基板10A的主要差异在于：主动元件基板10B还包括第一底栅极BG1以及第二底栅极BG2。
请参考图3，第一底栅极BG1以及第二底栅极BG2位于第一缓冲层110与基板100之间。第一金属氧化物层OS1位于第一栅极G1与第一底栅极BG1之间。第二金属氧化物层OS2位于第二栅极G2与第二底栅极BG2之间。在一些实施例中，第一底栅极BG1的宽度大于第一栅极G1的宽度，且第二底栅极BG2的宽度大于第二栅极G2的宽度。因此，在基板100的顶面的法线方向ND上，第一底栅极BG1重叠于部分第一源极区sr1以及部分第一漏极区dr1，且第二底栅极BG2重叠于部分第二源极区sr2以及部分第二漏极区dr2。
图4是依照本发明的一实施例的一种主动元件基板的剖面示意图。在此必须说明的是，图4的实施例沿用图1至图2F的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图4的主动元件基板10C与图1的主动元件基板10A的主要差异在于：主动元件基板10C的第一金属氧化物层OS1接触第一含氧结构122的顶面与侧面，且第二金属氧化物层OS2未接触第二含氧结构124。
请参考图4，第一金属氧化物层OS1位于第一含氧结构122以及第一缓冲层110上。第一金属氧化物层OS1接触第一含氧结构122的顶面、第一含氧结构122的侧面以及第一缓冲层110的顶面。第一含氧结构122以及第一缓冲层110位于第一金属氧化物层OS1与基板100之间，且第一含氧结构122位于第一金属氧化物层OS1与第一缓冲层110之间。
第一金属氧化物层OS1包括第一源极区sr1、第一漏极区dr1、位于第一漏极区dr1与第一沟道区ch1之间的电阻渐变区g1a以及位于第一源极区sr1与第一沟道区ch1之间的电阻渐变区g1b。在本实施例中，第一沟道区ch1接触第一含氧结构122的顶面，电阻渐变区g1a以及电阻渐变区g1b接触第一含氧结构122的侧面，第一漏极区dr1与第一源极区sr1接触第一缓冲层110的顶面。第一沟道区ch1与基板100之间的距离大于第一漏极区dr1与基板100之间的距离以及第一源极区sr1与基板100之间的距离。
第一含氧结构122的厚度会影响其对第一金属氧化物层OS1补氧的能力。在第一沟道区ch1下方，第一含氧结构122的厚度较大，因此第一沟道区ch1的电阻率较大；在电阻渐变区g1a以及电阻渐变区g1b下方，第一含氧结构122的厚度逐渐减小，因此电阻渐变区g1a以及电阻渐变区g1b的电阻率也随之逐渐减小。第一漏极区dr1以及第一源极区sr1下方不具有第一含氧结构122，且第一漏极区dr1以及第一源极区sr1具有较第一沟道区ch1、电阻渐变区g1a以及电阻渐变区g1b低的电阻率。在一些实施例中，第一沟道区ch1的氧浓度大于电阻渐变区g1a的氧浓度以及电阻渐变区g1b的氧浓度，且电阻渐变区g1a的氧浓度以及电阻渐变区g1b的氧浓度大于第一漏极区dr1的氧浓度以及第一源极区sr1的氧浓度。在一些实施例中，第一缓冲层110会于制作工艺中提供氢元素，由此降低第一漏极区dr1以及第一源极区sr1的电阻率。在一些实施例中，当第一金属氧化物层OS1与第二金属氧化物层OS2为相同材料时，第一漏极区dr1以及第一源极区sr1的电阻率不同于第二漏极区dr2以及第二源极区sr2的电阻率。举例来说，第一漏极区dr1以及第一源极区sr1的电阻率小于第二漏极区dr2以及第二源极区sr2的电阻率。
在一些实施例中，第一栅介电层130毯覆于第一金属氧化物层OS1以及第二含氧结构124上。第一栅介电层130覆盖第二含氧结构124的顶面以及侧壁。
第二金属氧化物层OS2位于第一栅介电层130上，且接触第一栅介电层130的顶面。第一缓冲层110、第二含氧结构124以及第一栅介电层130位于第二金属氧化物层OS2与基板100之间。第二含氧结构124以及第一栅介电层130位于第二金属氧化物层OS2与第一缓冲层110之间。第一栅介电层130具有对应于第二含氧结构124的突起，且第二金属氧化物层OS2覆盖前述第一栅介电层130的突起，使第二沟道区ch2与基板100之间的距离大于第二漏极区dr2与基板100之间的距离以及第二源极区sr2与基板100之间的距离。
第二栅介电层140位于第一栅介电层130以及第二金属氧化物层OS2上。第二金属氧化物层OS2位于第一栅介电层130与第二栅介电层140之间。
在本实施例中，第二沟道区ch2、电阻渐变区g2a、电阻渐变区g2b、第二漏极区dr2与第二源极区sr2都接触第一栅介电层130的顶面。
在一些实施例中，第二金属氧化物层OS2下方之第二含氧结构124以及第一栅介电层130会对第二金属氧化物层OS2进行补氧，第二含氧结构124以及第一栅介电层130中的氧元素扩散至第二金属氧化物层OS2中，使第二金属氧化物层OS2的电阻率上升。第二含氧结构124以及第一栅介电层130的整体厚度会影响其对第二金属氧化物层OS2补氧的能力。在第二沟道区ch2下方，第二含氧结构124以及第一栅介电层130整体的厚度较大，因此第二沟道区ch2的电阻率较大；在电阻渐变区g2a以及电阻渐变区g2b下方，第二含氧结构124以及第一栅介电层130整体的厚度逐渐减小，因此电阻渐变区g2a以及电阻渐变区g2b的电阻率也随之逐渐减小。第二漏极区dr2以及第二源极区sr2下方不具有第二含氧结构124，且第二漏极区dr2以及第二源极区sr2具有较第二沟道区ch2、电阻渐变区g2a以及电阻渐变区g2b低的电阻率。在一些实施例中，第二沟道区ch2的氧浓度大于电阻渐变区g2a的氧浓度以及电阻渐变区g2b的氧浓度，且电阻渐变区g2a的氧浓度以及电阻渐变区g2b的氧浓度大于第二漏极区dr2的氧浓度以及第二源极区sr2的氧浓度。
图5是依照本发明的一实施例的一种电容装置的剖面示意图。在此必须说明的是，图5的实施例沿用图1至图2F的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图5，电容装置10D包括基板100、第一缓冲层110、第一金属氧化物层CE1、第一栅介电层130(也可称为第一介电层)以及第二金属氧化物层CE2。在本实施例中，电容装置10D还包括第二栅介电层140(也可称为第二介电层)、层间介电层150、第一电极E1以及第二电极E2。
第一缓冲层110位于基板100之上，且第一缓冲层110中含有氢元素。第一金属氧化物层CE1接触第一缓冲层110的上表面。第一栅介电层130位于第一金属氧化物层CE1上。第二金属氧化物层CE2位于第一栅介电层130上，且至少部分重叠于第一金属氧化物层CE1。第一金属氧化物层CE1的电阻率不同于第二金属氧化物层CE2的电阻率。举例来说，第一金属氧化物层CE1与第二金属氧化物层CE2包括不同的材料，或第一金属氧化物层CE1与第二金属氧化物层CE2包括不同的掺杂浓度。在本实施例中，第一金属氧化物层CE1包括在法线方向ND上不重叠于第二金属氧化物层CE2第一掺杂区dp1以及在法线方向ND上重叠于第二金属氧化物层CE2第二掺杂区dp2。第一掺杂区dp1中的氢浓度不同于第二掺杂区dp2中的氢浓度。
第二栅介电层140位于第二金属氧化物层OS2上。层间介电层150位于第二栅介电层140上。第五接触孔V5穿过层间介电层150、第二栅介电层140以及第一栅介电层130。第六接触孔V6穿过层间介电层150以及第二栅介电层140。
第一电极E1以及第二电极E2位于层间介电层150上，其中第一电极E1与第二电极E2分别电连接第一金属氧化物层CE1以及第二金属氧化物层CE2。举例来说，第一电极E1填入第五接触孔V5，并接触第一金属氧化物层CE1的第一掺杂区dp1；第二电极E2填入第六接触孔V6，并接触第二金属氧化物层CE2。在一些实施例中，第一电极E1电连接至第一薄膜晶体管T1与第二薄膜晶体管T2中的一者(请参考图1、图3或图4)，且第二电极E4电连接至第一薄膜晶体管T1与第二薄膜晶体管T2中的另一者(请参考图1、图3或图4)。在一些实施例中，电容装置10D中的金属氧化物层可以与薄膜晶体管中的金属氧化物层通过相同的沉积制作工艺所形成，且电容装置10D中的金属氧化物层可以与薄膜晶体管中的金属氧化物层通过相同的掺杂制作工艺进行掺杂，因此，可以节省电容装置10D的生产成本。
图6A至图6D是图5的电容装置10D的制造方法的剖面示意图。
请参考图6A，形成第一缓冲层110于基板100之上。形成第一金属氧化物层CE1’于第一缓冲层110之上。形成第一栅介电层130于第一缓冲层110之上。
在一些实施例中，在形成第一金属氧化物层CE1’之前，形成第二缓冲层(未绘出)于第一缓冲层110上，并且通过蚀刻制作工艺图案化第二缓冲层以暴露出第一缓冲层110，使后续形成的第一金属氧化物层CE1’可以接触第一缓冲层110。
在一些实施例中，第一缓冲层110中的氢元素扩散至第一金属氧化物层CE1’中，由此降低第一金属氧化物层CE1’的电阻率。在一些实施例中，第一金属氧化物层CE1’与第一金属氧化物层OS1’同时形成(请参考图2A与图2B)，也可以说第一金属氧化物层CE1’与第一金属氧化物层OS1’属于同一图案化层。
请参考图6B，形成第二金属氧化物层CE2’于第一栅介电层130之上，第二金属氧化物层CE2’重叠于部分第一金属氧化物层CE1’。在一些实施例中，第二金属氧化物层CE2’与第二金属氧化物层OS2’同时形成(请参考图2D)，也可以说第二金属氧化物层CE2’与第二金属氧化物层OS2’属于同一图案化层。
请参考图6C，形成第二栅介电层140于第二金属氧化物层CE2’以及第一栅介电层130上。接着，对第一金属氧化物层CE1’以及第二金属氧化物层CE2’执行掺杂制作工艺P，以获得第一金属氧化物层CE1以及第二金属氧化物层CE2。在本实施例中，第二金属氧化物层CE2遮蔽部分第一金属氧化物层CE1，导致第一金属氧化物层CE1具有掺杂浓度不同的第一掺杂区dp1以及第二掺杂区dp2。在本实施例中，掺杂制作工艺P为氢等离子体制作工艺或其他合适的制作工艺。在本实施例中，第一掺杂区dp1的氢浓度大于第二掺杂区dp2的氢浓度。在一些实施例中，图6C的掺杂制作工艺P与图2E的掺杂制作工艺P属于相同的制作工艺，由此节省制造成本。换句话说，可以通过一次掺杂制作工艺P同时掺杂第一金属氧化物层CE1’、第一金属氧化物层OS1’、第二金属氧化物层CE2’与第二金属氧化物层OS2’。
请参考图6D，于第二栅介电层140上形成层间介电层150。接着，执行蚀刻制作工艺以形成第五接触孔V5以及第六接触孔V6。在一些实施例中，形成第五接触孔V5以及第六接触孔V6的制作工艺与形成第一接触孔V1至第四接触孔V4的制作工艺属于相同的制作工艺(请参考图2F)，由此节省制造成本。换句话说，可以通过同一个光掩模同时形成第一接触孔V1至第六接触孔V6。
最后请回到图5，形成第一电极E1以及第二电极E2于层间介电层150上。至此，电容装置10D大致完成。在一些实施例中，第一电极E1、第二电极E2、第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2(请参考图1)属于同一图案化层。也可以说，第一电极E1、第二电极E2、第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2同时形成。
图7是依照本发明的一实施例的一种主动元件基板的剖面示意图。在此必须说明的是，图7的实施例沿用图1至图2F的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图7，主动元件基板10E包括基板100、第一薄膜晶体管T1以及第二薄膜晶体管T2。
在一些实施例中，主动元件基板10E还包括第一缓冲层110以及第二缓冲层120。在一些实施例中，第一缓冲层110毯覆于基板100上，而第二缓冲层120毯覆于第一缓冲层110上。在一些实施例中，第一缓冲层110的厚度为200埃至3000埃，且第二缓冲层120的厚度为200埃至3000埃。
第一薄膜晶体管T1以及第二薄膜晶体管T2位于基板100之上。在一些实施例中，第一薄膜晶体管T1以及第二薄膜晶体管T2位于第二缓冲层120上。第一薄膜晶体管T1包括第一金属氧化物层OS1、第一栅极G1、第一源极S1以及第一漏极D1。第二薄膜晶体管T2包括第二金属氧化物层OS2、第二栅极G2、第二源极S2以及第二漏极D2。
第一金属氧化物层OS1位于第二缓冲层120上，且接触第二缓冲层120的顶面。第一栅介电层133位于第一金属氧化物层OS1上。第二栅介电层135位于第一栅介电层133上。第一缓冲层110以及第二缓冲层120位于第一金属氧化物层OS1与基板100之间。
第一金属氧化物层OS1包括第一源极区sr1、第一漏极区dr1以及位于第一源极区sr1与第一漏极区dr1之间的第一沟道区ch1。在本实施例中，第一源极区sr1、第一漏极区dr1以及第一沟道区ch1都位于第二缓冲层120与第一栅介电层133之间。
第二金属氧化物层OS2位于第二栅介电层135上，且接触第二栅介电层135的顶面。第三栅介电层143位于第二栅介电层135上。第四栅介电层145位于第三栅介电层143上。第二金属氧化物层OS2位于第二栅介电层135与第三栅介电层143之间。第一缓冲层110、第二缓冲层120、第一栅介电层133以及第二栅介电层135位于第二金属氧化物层OS2与基板100之间。
第二金属氧化物层OS2包括第二源极区sr2、第二漏极区dr2以及位于第二源极区sr2与第二漏极区dr2之间的第二沟道区ch2。在本实施例中，第二源极区sr2、第二漏极区dr2以及第二沟道区ch2都位于第二栅介电层135与第三栅介电层143之间。
在一些实施例中，第二缓冲层120、第一栅介电层133、第二栅介电层135及第三栅介电层143中含有氧元素。举例来说，第二缓冲层120、第一栅介电层133、第二栅介电层135及第三栅介电层143包括氧化物或氮氧化物等含氧绝缘材料，例如氧化硅、氮氧化硅、氧化铝、氧化铪或其他合适的材料。在一些实施例中，第四栅介电层145的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪或其他合适的材料。
在一些实施例中，第二缓冲层120及/或第一栅介电层133会对第一金属氧化物层OS1进行补氧，使第一金属氧化物层OS1的电阻率上升。在一些实施例中，第二栅介电层135及/或第三栅介电层143会对第二金属氧化物层OS2进行补氧，使第二金属氧化物层OS2的电阻率上升。
在一些实施例中，第二栅介电层135的氧浓度以及第三栅介电层143的氧浓度高于第一栅介电层133的氧浓度，因此，第二栅介电层135以及第三栅介电层143具有较佳的补氧能力，可以避免第二薄膜晶体管T2因为第二金属氧化物层OS2的第二沟道区ch2的电阻率太低而失效，因此，可以使用载流子迁移率较高的材料形成第二金属氧化物层OS2。
在一些实施例中，第二缓冲层120的厚度为1000埃至4000埃。在一些实施例中，第一栅介电层135、第二栅介电层135、第三栅介电层143以及第四栅介电层145各自的厚度为200埃至500埃。
在一些实施例中，第一金属氧化物层OS1以及第二金属氧化物层OS2的材料包括铟镓锡锌氧化物(IGTZO)或氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铝锌锡(AZTO)、氧化铟钨锌(IWZO)等四元金属化合物或包含镓(Ga)、锌(Zn)、铟(In)、锡(Sn)、铝(Al)、钨(W)中的任三者的三元金属构成的氧化物或镧系稀土掺杂金属氧化物(例如Ln-IZO)。在一些实施例中，第一金属氧化物层OS1以及第二金属氧化物层OS2包括相同的材料。在其他实施例中，第一金属氧化物层OS1以及第二金属氧化物层OS2包括不同的材料。在一些实施例中，第一金属氧化物层OS1的第一沟道区ch1的载流子迁移率不同于(大于或小于)第二金属氧化物层OS2的第二沟道区ch2的载流子迁移率。
第一栅极G1以及第二栅极G2位于第四栅介电层145上，且分别重叠于第一沟道区ch1与第二沟道区ch2。第一栅介电层133、第二栅介电层135、第三栅介电层143以及第四栅介电层145位于第一栅极G1与第一金属氧化物层OS1之间。第三栅介电层143以及第四栅介电层145位于第二栅极G2与第二金属氧化物层OS2之间。
第一栅极G1与第一金属氧化物层OS1之间的绝缘材料的厚度大于第二栅极G2与第二金属氧化物层OS2之间的绝缘材料的厚度，因此，第一薄膜晶体管T1以及第二薄膜晶体管T2具有不同的特性。举例来说，第一薄膜晶体管T1具有较大的亚阈值摆幅，且具有较佳的长时间操作可靠度；第二薄膜晶体管T2的操作电流较大，且具有较小的亚阈值摆幅，可以进行高速的开关切换。
层间介电层150位于第四栅介电层145上，且覆盖第一栅极G1以及第二栅极G2。在一些实施例中，层间介电层150的材料包括氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝或其他绝缘材料。
第一接触孔V1以及第二接触孔V2穿过层间介电层150、第一栅介电层133、第二栅介电层135、第三栅介电层143以及第四栅介电层145。第一漏极D1以及第一源极S1位于层间介电层150上，且分别填入第一接触孔V1以及第二接触孔V2，以电连接第一金属氧化物层OS1。第一漏极D1以及第一源极S1分别连接第一金属氧化物层OS1的第一漏极区dr1以及第一源极区sr1。
第三接触孔V3以及第四接触孔V4穿过层间介电层150、第三栅介电层143以及第四栅介电层145。第二漏极D2以及第二源极S2位于层间介电层150上，且分别填入第三接触孔V3以及第四接触孔V4，以电连接第二金属氧化物层OS2。第二漏极D2以及第二源极S2分别连接第二金属氧化物层OS2的第二漏极区dr2以及第二源极区sr2。
图8A至图8D是图7的主动元件基板10E的制造方法的剖面示意图。
请参考图8A，形成第一金属氧化物层OS1’于基板之上。在本实施例中，在第二缓冲层120上形成第一金属氧化物层OS1’。在一些实施例中，形成第一金属氧化物层OS1’时的制作工艺温度为室温至300摄氏度。
请参考图8B，形成第一栅介电层133于第一金属氧化物层OS1’之上。形成第二栅介电层135于第一栅介电层133之上。在一些实施例中，形成第二栅介电层135时的制作工艺温度低于形成第一栅介电层133时的制作工艺温度。举例来说，形成第二栅介电层135时的制作工艺温度为200摄氏度至300摄氏度，且形成第一栅介电层133时的制作工艺温度为300摄氏度至400摄氏度。在一些实施例中，第一栅介电层133与第二栅介电层135包括相同的材料(例如都为氧化硅)，然而由于形成第二栅介电层135时的制作工艺温度较低，第二栅介电层135中可以储存较多的氧元素，使第二栅介电层135的氧浓度高于第一栅介电层133的氧浓度。
形成第二金属氧化物层OS2’于第二栅介电层135之上。在一些实施例中，形成第二金属氧化物层OS2’时的制作工艺温度为200摄氏度至300摄氏度。在一些实施例中，第一金属氧化物层OS1’与第二金属氧化物层OS2’包括相同的材料(例如都为氧化铟镓锌)，由于形成第二金属氧化物层OS2’时的制作工艺温度较低，第二金属氧化物层OS2’的载流子迁移率低于第一金属氧化物层OS1’的载流子迁移率，但本发明不以此为限。在其他实施例中，第二金属氧化物层OS2’与第一金属氧化物层OS1’包括不同的材料，且第二金属氧化物层OS2’的载流子迁移率高于第一金属氧化物层OS1’的载流子迁移率。
请参考图8C，形成第三栅介电层143于第二金属氧化物层OS2’之上。在一些实施例中，形成第三栅介电层143时的制作工艺温度低于形成第一栅介电层133时的制作工艺温度。举例来说，形成第三栅介电层143时的制作工艺温度为200摄氏度至300摄氏度。在一些实施例中，第一栅介电层133与第三栅介电层143包括相同的材料(例如都为氧化硅)，然而由于形成第三栅介电层143时的制作工艺温度较低，第三栅介电层143中可以储存较多的氧元素，使第三栅介电层143的氧浓度高于第一栅介电层133的氧浓度。
形成第四栅介电层145于第三栅介电层143上。在一些实施例中，形成第四栅介电层145时的制作工艺温度为200摄氏度至400摄氏度。
形成第一栅极G1以及第二栅极G2于第四栅介电层145之上。接着，以第一栅极G1以及第二栅极G2为掩模，对第一金属氧化物层OS1’以及第二金属氧化物层OS2’执行掺杂制作工艺P，以形成包括第一源极区sr1、第一漏极区dr1以及第一沟道区ch1的第一金属氧化物层OS1以及包括第二源极区sr2、第二漏极区dr2以及第二沟道区ch2的第二金属氧化物层OS2。在一些实施例中，掺杂制作工艺P例如为氢等离子体制作工艺或其他合适的制作工艺。
第二缓冲层120、第一栅介电层133、第二栅介电层135以及第三栅介电层143会于制作工艺中提供氧元素，由此提升第一金属氧化物层OS1以及第二金属氧化物层OS2的电阻率。
在本实施例中，由于第二栅介电层135以及第三栅介电层143中的氧浓度较高，因此，可以对第二金属氧化物层OS2提供较多的氧元素，由此避免第二金属氧化物层OS2的第二沟道区ch2因为载流子迁移率过高而转变为导体的问题。在一些实施例中，第一沟道区ch1的电阻率不同于第二沟道区ch2的电阻率。在一些实施例中，第一漏极区dr1以及第一源极区sr2的电阻率不同于第二漏极区dr2以及第二源极区sr2的电阻率。
在本实施例中，第一栅极G1与第二栅极G2属于同一图案化层，且第一金属氧化物层OS1以及第二金属氧化物层OS2可以经由同一次的掺杂制作工艺P进行掺杂，因此可以节省第一薄膜晶体管以及第二薄膜晶体管的制造成本。
请参考图8D，形成层间介电层150于第四栅介电层145上。接着，执行蚀刻制作工艺以形成第一接触孔V1、第二接触孔V2、第三接触孔V3以及第四接触孔V4。
最后，请回到图7，形成第一漏极D1、第一源极S1、第二漏极D2以及第二源极S2于层间介电层150上，且分别填入第一接触孔V1、第二接触孔V2、第三接触孔V3以及第四接触孔V4中。至此，主动元件基板10E大致完成。
图9是依照本发明的一实施例的一种主动元件基板的剖面示意图。在此必须说明的是，图9的实施例沿用图7至图8D的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图9的主动元件基板10F与图7的主动元件基板10E的主要差异在于：主动元件基板10F的第一栅介电层133包括第一介电结构133a以及第二介电结构133b，第二栅介电层135包括第三介电结构135a以及第四介电结构135b，第三栅介电层143包括第五介电结构143a以及第六介电结构143b，第四栅介电层145包括第七介电结构145a以及第八介电结构145b。
第一栅极G1重叠于第一介电结构133a、第三介电结构135a、第五介电结构143a以及第七介电结构145a。第一介电结构133a、第三介电结构135a、第五介电结构143a以及第七介电结构145a位于第一栅极G1与第一沟道区ch1之间。
第二栅极G2重叠于第二介电结构133b、第四介电结构135b、第六介电结构143b以及第八介电结构145b。第六介电结构143b以及第八介电结构145b位于第二栅极G2与第二沟道区ch2之间。第二介电结构133b以及第四介电结构135b位于第二金属氧化物层OS2与第二缓冲层120之间。
层间介电层150接触第一介电结构133a的侧壁、第二介电结构133b的侧壁、第三介电结构135a的侧壁、第四介电结构135b的侧壁、第五介电结构143a的侧壁、第六介电结构143b的侧壁、第七介电结构145a的侧壁、第八介电结构145b的侧壁、第一源极区sr1、第一漏极区dr1、第二源极区sr2、第二漏极区dr2以及第二缓冲层120的顶面。
图10A至图10B是图9的主动元件基板10F的制造方法的剖面示意图。
请参考图10A，接续图8C的制作工艺，以第一栅极G1、第二栅极G2以及第二金属氧化物层OS2为掩模，蚀刻第一栅介电层133、第二栅介电层135、第三栅介电层143以及第四栅介电层145。在一些实施例中，前述蚀刻制作工艺还移除了部分第二缓冲层120。图8C的掺杂制作工艺P可以执行于前述蚀刻制作工艺之前或前述蚀刻制作工艺之后，本发明并未限制掺杂制作工艺P与前述蚀刻制作工艺的顺序。
在本实施例中，第一介电结构133a、第三介电结构135a、第五介电结构143a以及第七介电结构145a的侧壁对齐于第一栅极G1的侧壁，第六介电结构143b以及第八介电结构145b的侧壁对齐于第二栅极G2的侧壁，第二介电结构133b以及第四介电结构135b的侧壁对齐于第二金属氧化物层OS2的侧壁。
请参考图10B，形成层间介电层150于第二缓冲层120、第一金属氧化物层OS1以及第二金属氧化物层OS2上。层间介电层150直接接触第一源极区sr1、第一漏极区dr1、第二源极区sr2以及第二漏极区dr2。在一些实施例中，层间介电层150中含有氢元素，且层间介电层150中的氢元素扩散至第一源极区sr1、第一漏极区dr1、第二源极区sr2以及第二漏极区dr2中，以降低第一源极区sr1、第一漏极区dr1、第二源极区sr2以及第二漏极区dr2的电阻率。
接着，执行蚀刻制作工艺以形成第一接触孔V1、第二接触孔V2、第三接触孔V3以及第四接触孔V4。
最后，请回到图9，形成第一漏极D1、第一源极S1、第二漏极D2以及第二源极S2于层间介电层150上，并分别填入第一接触孔V1、第二接触孔V2、第三接触孔V3以及第四接触孔V4中。至此，主动元件基板10F大致完成。

Claims (20)

1.一种主动元件基板，包括：
基板；
第一薄膜晶体管，位于该基板之上，且包括：
第一金属氧化物层；
第一栅极，其中第一栅介电层以及第二栅介电层位于该第一栅极与该第一金属氧化物层之间；以及
第一源极以及第一漏极，电连接该第一金属氧化物层；以及
第二薄膜晶体管，位于该基板之上，且包括：
第二金属氧化物层；
第二栅极，其中该第二栅介电层位于该第二栅极与该第二金属氧化物层之间，且该第二金属氧化物层位于该第一栅介电层与该第二栅介电层之间，其中该第一栅极与该第二栅极属于同一图案化层；以及
第二源极以及第二漏极，电连接该第二金属氧化物层。
2.如权利要求1所述的主动元件基板，其中该第一栅介电层包括第一介电结构以及第二介电结构，其中该第一介电结构位于该第一栅极与该第一金属氧化物层之间，且该第二介电结构位于该第二金属氧化物层与该基板之间。
3.如权利要求2所述的主动元件基板，还包括：
第一缓冲层，位于该基板之上，且该第一缓冲层中含有氢元素；以及
第二缓冲层，位于该第一缓冲层上，且该第二缓冲层中含有氧元素，其中该第二缓冲层包括：
第一含氧结构，位于该第一金属氧化物层与该第一缓冲层之间；以及
第二含氧结构，位于该第二介电结构与该第一缓冲层之间，其中该第二金属氧化物层接触该第二介电结构的顶面、该第二介电结构的侧面、该第二含氧结构的侧面以及该第一缓冲层的顶面。
4.如权利要求3所述的主动元件基板，还包括：
第一底栅极，位于该第一缓冲层与该基板之间，且该第一金属氧化物层位于该第一栅极与该第一底栅极之间；以及
第二底栅极，位于该第一缓冲层与该基板之间，且该第二金属氧化物层位于该第二栅极与该第二底栅极之间。
5.如权利要求1所述的主动元件基板，还包括：
第一缓冲层，位于该基板之上，且该第一缓冲层中含有氢元素；以及
第二缓冲层，位于该第一缓冲层上，且该第二缓冲层中含有氧元素，其中该第二缓冲层包括：
第一含氧结构，位于该第一金属氧化物层与该第一缓冲层之间，其中该第一金属氧化物层接触该第一含氧结构的顶面、该第一含氧结构的侧面以及该第一缓冲层的顶面；以及
第二含氧结构，位于该第二金属氧化物层与该第一缓冲层之间，其中该第二金属氧化物层接触该第一栅介电层的顶面。
6.如权利要求1所述的主动元件基板，其中该第一金属氧化物层包括第一漏极区、第一源极区、第一沟道区、位于该第一漏极区与该第一沟道区之间的第一电阻渐变区以及位于该第一源极区与该第一沟道区之间的第二电阻渐变区，其中该第一沟道区与该基板之间的距离大于该第一漏极区与该基板之间的距离以及该第一源极区与该基板之间的距离。
7.如权利要求1所述的主动元件基板，其中：
该第二金属氧化物层包括第二漏极区、第二源极区、第二沟道区、位于该第二漏极区与该第二沟道区之间的第三电阻渐变区以及位于该第二源极区与该第二沟道区之间的第四电阻渐变区，其中该第二沟道区与该基板之间的距离大于该第二沟道区与该第二漏极区之间的距离以及该第二沟道区与该第二源极区之间的距离。
8.如权利要求1所述的主动元件基板，其中该第一栅介电层与该第二栅介电层包括氧化物或氮氧化物。
9.一种电容装置，包括：
基板；
第一缓冲层，位于该基板之上，且该第一缓冲层中含有氢元素；
第一金属氧化物层，接触该第一缓冲层的上表面；
第一介电层，位于该第一金属氧化物层上；以及
第二金属氧化物层，位于该第一介电层上，且至少部分重叠于该第一金属氧化物层，其中该第一金属氧化物层的电阻率不同于该第二金属氧化物层的电阻率。
10.如权利要求9所述的电容装置，还包括：
第二介电层，位于该第二金属氧化物层上；
层间介电层，位于该第二介电层上；
第一电极以及第二电极，位于该层间介电层上，且分别电连接该第一金属氧化物层以及该第二金属氧化物层，其中该第一电极电连接至第一薄膜晶体管与第二薄膜晶体管中的一者，且该第二电极电连接至第一薄膜晶体管与第二薄膜晶体管中的另一者。
11.如权利要求9所述的电容装置，其中该第一金属氧化物层包括不重叠于该第二金属氧化物层第一掺杂区以及重叠于该第二金属氧化物层第二掺杂区，其中该第一掺杂区中的氢浓度不同于该第二掺杂区中的氢浓度。
12.一种主动元件基板，包括：
基板；
第一薄膜晶体管，位于该基板之上，且包括：
第一金属氧化物层；
第一栅极，其中第一栅介电层、第二栅介电层、第三栅介电层以及第四栅介电层位于该第一栅极与该第一金属氧化物层之间；以及
第一源极以及第一漏极，电连接该第一金属氧化物层；以及
第二薄膜晶体管，位于该基板之上，且包括：
第二金属氧化物层；
第二栅极，其中该第三栅介电层以及该第四栅介电层位于该第二栅极与该第二金属氧化物层之间，且该第二金属氧化物层位于该第二栅介电层与该第三栅介电层之间，其中该第二栅介电层的氧浓度以及该第三栅介电层的氧浓度高于该第一栅介电层的氧浓度；以及
第二源极以及第二漏极，电连接该第二金属氧化物层。
13.如权利要求12所述的主动元件基板，还包括：
第一缓冲层，毯覆于该基板之上；以及
第二缓冲层，毯覆于该第一缓冲层上，且该第一金属氧化物层位于该缓冲层上，其中该第一栅介电层、该第二栅介电层、该第三栅介电层以及该第四栅介电层各自的厚度为200埃至500埃，且该第一缓冲层及该第二缓冲层各自的厚度为200埃至3000埃。
14.如权利要求12所述的主动元件基板，其中该第一栅介电层包括第一介电结构以及第二介电结构，该第二栅介电层包括第三介电结构以及第四介电结构，该第三栅介电层包括第五介电结构以及第六介电结构，该第四栅介电层包括第七介电结构以及第八介电结构，该第一栅极重叠于该第一介电结构、该第三介电结构、该第五介电结构以及该第七介电结构，该第二栅极重叠于该第二介电结构、该第四介电结构、该第六介电结构以及该第八介电结构，且层间介电层接触该第一介电结构的侧壁、该第二介电结构的侧壁、该第三介电结构的侧壁、该第四介电结构的侧壁、该第五介电结构的侧壁、该第六介电结构的侧壁、该第七介电结构的侧壁以及该第八介电结构的侧壁。
15.如权利要求12所述的主动元件基板，其中该第一栅极与该第二栅极属于同一图案化层，其中该第一金属氧化物层包括第一漏极区、第一源极区以及位于该第一漏极区与该第一源极区之间的第一沟道区，该第二金属氧化物层包括第二漏极区、第二源极区以及位于该第二漏极区与该第二源极区之间的第二沟道区，该第一漏极区以及该第一源极区的电阻率不同于该第二漏极区以及该第二源极区的电阻率。
16.如权利要求15所述的主动元件基板，其中该第一沟道区的载流子迁移率不同于该第二沟道区的载流子迁移率。
17.一种主动元件基板的制造方法，包括：
形成第一金属氧化物层于基板之上；
形成第一栅介电层于该第一金属氧化物层之上；
形成第二栅介电层于该第一栅介电层之上，其中形成该第二栅介电层时的制作工艺温度低于形成该第一栅介电层时的制作工艺温度，且该第二栅介电层的氧浓度高于该第一栅介电层的氧浓度；
形成第二金属氧化物层于该第二栅介电层之上；
形成第三栅介电层于该第二金属氧化物层之上，其中形成该第三栅介电层时的制作工艺温度低于形成该第一栅介电层时的制作工艺温度，且该第三栅介电层的氧浓度高于该第一栅介电层的氧浓度；
形成第四栅介电层于该第三栅介电层上；
形成第一栅极以及第二栅极于该第四栅介电层之上，其中该第一栅介电层、该第二栅介电层、该第三栅介电层以及该第四栅介电层位于该第一栅极与该第一金属氧化物层之间，且该第三栅介电层以及该第四栅介电层位于该第二栅极与该第二金属氧化物层之间；
形成电连接该第一金属氧化物层的第一源极以及第一漏极；以及
形成电连接该第二金属氧化物层的第二源极以及第二漏极。
18.如权利要求17所述的主动元件基板的制造方法，其中形成该第二栅介电层时的制作工艺温度以及形成该第三栅介电层时的制作工艺温度为200摄氏度至300摄氏度，且形成该第一栅介电层时的制作工艺温度为300摄氏度至400摄氏度。
19.如权利要求17所述的主动元件基板的制造方法，其中形成该第四栅介电层时的制作工艺温度为200摄氏度至400摄氏度。
20.如权利要求17所述的主动元件基板的制造方法，还包括：
以该第一栅极以及该第二栅极为掩模，对该第一金属氧化物层以及该第二金属氧化物层进行掺杂制作工艺。
CN202211225680.8A 2021-12-09 2022-10-09 主动元件基板、电容装置以及主动元件基板的制造方法 Pending CN115548031A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163287695P 2021-12-09 2021-12-09
US63/287,695 2021-12-09
TW111122489 2022-06-16
TW111122489A TWI798110B (zh) 2021-12-09 2022-06-16 主動元件基板、電容裝置以及主動元件基板的製造方法

Publications (1)

Publication Number Publication Date
CN115548031A true CN115548031A (zh) 2022-12-30

Family

ID=84731810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211225680.8A Pending CN115548031A (zh) 2021-12-09 2022-10-09 主动元件基板、电容装置以及主动元件基板的制造方法

Country Status (2)

Country Link
US (1) US20230187554A1 (zh)
CN (1) CN115548031A (zh)

Also Published As

Publication number Publication date
US20230187554A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
CN111725324B (zh) 薄膜晶体管、阵列基板及其制造方法
KR101126798B1 (ko) 반도체 장치 및 그 제조 방법
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20100283054A1 (en) Flexible semiconductor device and method for manufacturing same
WO2013150981A1 (ja) 半導体装置およびその製造方法
JP2012104566A (ja) 薄膜トランジスタ回路基板及びその製造方法
KR20140144388A (ko) 박막 트랜지스터 기판
KR102623624B1 (ko) 트랜지스터 표시판 및 그 제조 방법
CN113421886B (zh) 显示面板及其制备方法
TWI798110B (zh) 主動元件基板、電容裝置以及主動元件基板的製造方法
US8071977B2 (en) Thin film transistor array panel and manufacturing method thereof
CN115548031A (zh) 主动元件基板、电容装置以及主动元件基板的制造方法
CN212084973U (zh) 一种提升容值的补偿电容结构
CN106711155B (zh) 一种阵列基板、显示面板及显示装置
JP7437359B2 (ja) アクティブマトリクス基板およびその製造方法
CN116207133B (zh) 薄膜晶体管及其制备方法
US20230187485A1 (en) Semiconductor device and manufacturing method thereof
CN118448425A (zh) 半导体装置及其制造方法
CN115064561A (zh) 半导体装置及其制造方法
CN118588735A (zh) 薄膜晶体管及其制造方法
CN115763481A (zh) 主动元件基板
CN118738142A (zh) 一种肖特基势垒二极管及其制作方法
CN118712237A (zh) 一种肖特基势垒二极管及其制作方法
CN118571951A (zh) 半导体装置及其制造方法
CN118448426A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination