TWI715310B - 畫素結構及其製造方法 - Google Patents
畫素結構及其製造方法 Download PDFInfo
- Publication number
- TWI715310B TWI715310B TW108142811A TW108142811A TWI715310B TW I715310 B TWI715310 B TW I715310B TW 108142811 A TW108142811 A TW 108142811A TW 108142811 A TW108142811 A TW 108142811A TW I715310 B TWI715310 B TW I715310B
- Authority
- TW
- Taiwan
- Prior art keywords
- drain
- source
- channel layer
- gate
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 198
- 239000000463 material Substances 0.000 description 18
- 239000004020 conductor Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000001182 laser chemical vapour deposition Methods 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 region Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一種畫素結構，包括掃描線、資料線、第一共用訊號線、第一至第三閘極、第一至第三通道層、第一至第三源極、第一至第三汲極、第一畫素電極以及第二畫素電極。第三通道層分離於第一以及第二通道層。第一源極以及第一汲極電性連接第一通道層。第二源極以及第二汲極電性連接第二通道層。第一源極與第二源極相連。第三源極以及第三汲極電性連接第三通道層。第二汲極以及第三汲極之間具有間隙。第二畫素電極填入間隙，且電性連接第二汲極以及第三汲極。
Description
本發明是有關於一種畫素結構及其製造方法。
隨著技術的進步，顯示面板的解析度越來越高。為了要增加顯示面板的解析度，顯示面板中的導線（例如掃描線、資料線或其他訊號線）的密度也需要隨之增加。為了增加導線的密度，在高解析度的顯示面板中，導線的線寬與導線之間的間距必須縮小。然而，當縮小了導線的線寬與線距，導線容易在製造過程中出現缺陷（例如斷線），導致顯示面板的製造良率降低。
本發明提供一種畫素結構，可以提升顯示面板的製造良率。
本發明提供一種畫素結構的製造方法，可以提升顯示面板的製造良率。
本發明的至少一實施例提供一種畫素結構。畫素結構包括掃描線、資料線、第一共用訊號線、第一至第三閘極、第一至第三通道層、第一至第三源極、第一至第三汲極、第一畫素電極以及第二畫素電極。第一至第三閘極電性連接掃描線。第一至第三通道層分別重疊於第一至第三閘極。第三通道層分離於第一通道層以及第二通道層。第一源極以及第一汲極電性連接第一通道層，且第一源極電性連接資料線。第二源極以及第二汲極電性連接第二通道層，且第一源極與第二源極相連。第三源極以及第三汲極電性連接第三通道層，其中第三源極電性連接第一共用訊號線，其中第二汲極以及第三汲極之間具有間隙。第一畫素電極電性連接第一汲極。第二畫素電極填入間隙，且電性連接第二汲極以及第三汲極。
本發明的至少一實施例提供一種畫素結構的製造方法。畫素結構的製造方法包括以下步驟。形成掃描線、第一閘極、第二閘極以及第三閘極於基板上；形成共用訊號線於基板上；形成閘極絕緣層於第一閘極、第二閘極以及第三閘極上；形成通道圖案層於閘極絕緣層上，其中通道圖案層包括第一通道層、第二通道層以及第三通道層，其中第三通道層分離於第一通道層以及第二通道層；形成資料線、第一源極、第一汲極、第二源極、第二汲極、第三源極以及第三汲極於閘極絕緣層上，其中第一源極與第一汲極重疊於第一通道層，且第一源極電性連接資料線，第二源極以及第二汲極重疊於第二通道層，且第一源極與第二源極相連，第三源極以及第三汲極重疊於第三通道層，其中第三源極電性連接第一共用訊號線，且第二汲極以及第三汲極之間具有一間隙；形成第一畫素電極以及第二畫素電極，其中第一畫素電極電性連接第一汲極，且第二畫素電極填入間隙且電性連接第二汲極以及第三汲極。
在整個說明書中，相同的附圖標記表示相同或類似的元件。在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者所述元件與所述另一元件中間可以也存在其他元件。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，所述元件與所述另一元件中間不存在其他元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，二元件互相「電性連接」或「耦合」係可為二元件間存在其它元件。
圖1A至圖1G是依照本發明的一實施例的一種畫素結構的製造方法的上視示意圖。圖2A至圖2G分別是沿著圖1A至圖1G中的線I-I’的剖面示意圖。圖3是沿著圖1G中的線II-II’的剖面示意圖。
請參考圖1A與圖2A，形成第一導電層200於基板100上。在本實施例中，第一導電層200包括第一閘極210、第二閘極220、第三閘極230、掃描線240、共用訊號線250以及共用訊號線260。換句話說，第一閘極210、第二閘極220、第三閘極230、掃描線240、共用訊號線250以及共用訊號線260是於同一道圖案化製程中形成，且屬於相同膜層。
第一閘極210、第二閘極220以及第三閘極230電性連接掃描線240。在本實施例中，第一閘極210、第二閘極220以及第三閘極230直接連接掃描線240。舉例來說，第一閘極210、第二閘極220、第三閘極230以及掃描線240連成一體。共用訊號線250以及共用訊號線260分別位於掃描線240的兩側，且掃描線240、共用訊號線250、以及共用訊號線260彼此分離。
在本實施例中，形成第一導電層200的方法例如包括先形成導電材料層於基板100上，接著藉由微影蝕刻製程圖案化前述導電材料層，以形成第一閘極210、第二閘極220、第三閘極230、掃描線240、共用訊號線250以及共用訊號線260於基板100上。然而，本發明不以此為限。第一導電層200也可以藉由其他圖案化製程形成。
在一些實施例中，第一導電層200可以包括單層或多層結構。基於導電性的考量，第一導電層200一般是使用金屬材料（鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、前述金屬之合金或前述金屬之堆疊層）。然而，本發明不限於此。根據其他實施例，第一導電層200也可以使用其他導電材料。例如：金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料、或是金屬材料與其它導材料的堆疊層。
請參考圖1B與圖2B，形成閘極絕緣層300（圖1B省略繪出）於第一導電層200上。在本實施例中，形成閘極絕緣層300於第一閘極210、第二閘極220、第三閘極230、掃描線240、共用訊號線250以及共用訊號線260上。閘極絕緣層300為單層或多層結構。在本實施例中，閘極絕緣層300為多層結構，且包括第一絕緣層310以及第二絕緣層320。第一絕緣層310以及第二絕緣層320的材料例如為氮化矽、氧化矽、氮氧化矽或其他合適之材料或前述材料之組合。在一些實施例中，第一絕緣層310包括氮化矽，且第二絕緣層320包括氧化矽。
形成通道圖案層400於閘極絕緣層300上。通道圖案層400包括第一通道層410、第二通道層420以及第三通道層430。第一通道層410、第二通道層420以及第三通道層430分別重疊於第一閘極210、第二閘極220以及第三閘極230。在本實施例中，第二通道層420與第一通道層410直接相連，且第三通道層430分離於第一通道層410以及第二通道層420。
在本實施例中，形成通道圖案層400的方法例如包括先形成經摻雜或未經摻雜的材料層於閘極絕緣層300上，接著藉由微影蝕刻製程圖案化前述材料層，以形成第一通道層410、第二通道層420以及第三通道層430於閘極絕緣層300上。在一些實施例中，選擇性地於前述材料層表面形成歐姆接觸層（未繪示），接著對材料層進行圖案化製程。換句話說，通道圖案層400還可以包括位於表面的歐姆接觸層。
在一些實施例中，通道圖案層400為單層或多層結構，其包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物或上述材料之組合）、其它合適的材料或上述材料之組合。在本實施例中，基於電子遷移率的考量，通道圖案層400使用銦鎵鋅氧化物（indium gallium zinc oxide，IGZO）。
請參考圖1C與圖2C，於閘極絕緣層300中形成開口302。開口302貫穿閘極絕緣層300以暴露出共用訊號線250。
在本實施例中，先形成通道圖案層400接著才形成開口302，但本發明不以此為限。在其他實施例中，先形成開口302接著才形成通道圖案層400。
請參考圖1D與圖2D，形成第二導電層500於閘極絕緣層300上。在本實施例中，第二導電層500包括第一源極512、第一汲極514、第二源極522、第二汲極524、第三源極532、第三汲極534以及資料線540。換句話說，第一源極512、第一汲極514、第二源極522、第二汲極524、第三源極532、第三汲極534以及資料線540是於同一道圖案化製程中形成，且屬於相同膜層。
在本實施例中，形成第二導電層500的方法例如包括先形成導電材料層於閘極絕緣層300以及通道圖案層400上，接著藉由微影蝕刻製程圖案化前述導電材料層，以形成第一源極512、第一汲極514、第二源極522、第二汲極524、第三源極532、第三汲極534以及資料線540於閘極絕緣層300上。然而，本發明不以此為限。第二導電層500也可以藉由其他圖案化製程形成。
在一些實施例中，第二導電層500可以包括單層或多層結構。基於導電性的考量，第二導電層500一般是使用金屬材料（鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、前述金屬之合金或前述金屬之堆疊層）。然而，本發明不限於此。根據其他實施例，第二導電層500也可以使用其他導電材料。例如：金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料、或是金屬材料與其它導材料的堆疊層。
第一源極512與第一汲極514重疊於第一通道層410。第一源極512與第一汲極514電性連接第一通道層410，且第一源極512電性連接資料線540。在本實施例中，第一汲極514自第一通道層410沿著第一方向D1延伸，以使部分第一汲極514與共用訊號線250重疊。在本實施例中，第一汲極514包括重疊於第一通道層410的延伸部514a以及連接延伸部514a的電極部514b。在本實施例中，電極部514b重疊於共用訊號線250，使第一汲極514與共用訊號線250之間可以形成儲存電容。
第二源極522以及第二汲極524重疊於第二通道層420。第二源極522以及第二汲極524電性連接第二通道層420。第一源極512與第二源極522相連，且第一源極512與第二源極522上施加相同的訊號。在本實施例中，第一源極512、第二源極522以及資料線540直接相連。舉例來說，第一源極512、第二源極522以及資料線540連成一體。在本實施例中，第二汲極524自第二通道層420沿著第二方向D2延伸。第一方向D1與第二方向D2例如彼此相反，但本發明不以此為限。在本實施例中，第二汲極524包括重疊於第二通道層420的延伸部524a以及連接延伸部524a的電極部524b。在本實施例中，共用訊號線260重疊於第二汲極524的電極部524b，使第二汲極524與共用訊號線260之間可以形成儲存電容。
第三源極532以及第三汲極534重疊於第三通道層430。第三源極532以及第三汲極534電性連接第三通道層430。第三源極532電性連接共用訊號線250。在本實施例中，第三源極532與共用訊號線250屬於不同膜層，且第三源極532透過開口302而電性連接共用訊號線250。在本實施例中，第三汲極534自第三通道層430沿著第二方向D2延伸。在本實施例中，第三汲極534包括重疊於第三通道層430的延伸部534a以及連接延伸部534a的電極部534b。在本實施例中，共用訊號線260重疊於第三汲極534的電極部534b，使第三汲極524與共用訊號線260之間可以形成儲存電容。第二汲極524以及第三汲極534之間具有間隙GP。換句話說，第二汲極524以及第三汲極534彼此分離。在一些實施例中，間隙GP為4微米至10微米。
在本實施例中，在形成第二導電層500後，檢測資料線540。由於第二汲極524以及第三汲極534之間具有間隙GP，且第三通道層430分離於第一通道層410以及第二通道層420，因此，即使第一通道層410、第二通道層420以及第三通道層430可以導電，資料線540上的檢測訊號不會傳遞至第三通道層430與共用訊號線250。換句話說，對應不同畫素結構之不同條資料線540彼此不會因為串聯多個畫素結構之共用訊號線250而短路，因此，可以找出具有缺陷（例如斷線）的資料線540。找出具有缺陷的資料線540後，可以修補具有缺陷的資料線540，藉此提升顯示面板的製造良率。在一些實施例中，修補資料線540的方法例如包括雷射化學氣相沉積（Laser Chemical Vapor Deposition, LCVD）。然而，本發明部以此為限。
請參考圖1E與圖2E，在檢測資料線540之後，形成第一絕緣層610於第二導電層500（包括第一源極512、第一汲極514、第二源極522、第二汲極524、第三源極532、第三汲極534以及資料線540）上。在本實施例中，第一絕緣層610接觸第一源極512與第一汲極514之間的第一通道層410、第二源極522與第二汲極524之間的第二通道層420以及第三源極532與第三汲極534之間的第三通道層430。
在本實施例中，第一絕緣層610的材料包括氧化矽，且形成第一絕緣層610的方法包括化學氣相沉積。在本實施例中，第一絕緣層610中的氧原子可以與通道圖案層400中的氫原子反應，藉此減少通道圖案層400的導電率。在其他實施例中，可以對通道圖案層400進行電漿處理，以控制通道圖案層400的導電率。
在本實施例中，於形成第一絕緣層610之後，通道圖案層400由導體轉變為半導體，至此，大致完成第一主動元件T1、第二主動元件T2以及第三主動元件T3。第一主動元件T1包括第一源極512、第一汲極514、第一通道層410以及第一閘極210，第二主動元件T2包括第二源極522、第二汲極524、第二通道層420以及第二閘極220，且第三主動元件T3包括第三源極532、第三汲極534、第三通道層430以及第三閘極230。在本實施例中，第一主動元件T1、第二主動元件T2以及第三主動元件T3例如為背通道蝕刻型（Back-Channel Etch）的金屬氧化物薄膜電晶體。背通道蝕刻型的金屬氧化物薄膜電晶體具有光刻次數少、器件小型化、製造成本低等優點。
形成第二絕緣層620於第一絕緣層610上。第二絕緣層620的材料例如包括氮化矽。
形成彩色濾光元件630於第二絕緣層620上以構成彩色濾光層於畫素陣列上（Color flter on array, COA）之結構。彩色濾光元件630例如包括紅色濾光元件、藍色濾光元件或綠色濾光元件。在本實施例中，彩色濾光元件630具有重疊於第一汲極514的開口632以及重疊於第二汲極524和第三汲極534的開口634。在本實施例中，開口634重疊於第二汲極524和第三汲極534之間的間隙GP。在其他實施例中，彩色濾光元件630可以被省略。
請參考圖1F與圖2F，形成絕緣層700於彩色濾光元件630上。部分絕緣層700填入彩色濾光元件630的開口632以及開口634。形成重疊於開口632的開口702以及重疊於開口634的開口704，開口702以及開口704例如貫穿絕緣層700以及閘極絕緣層300。
在一些實施例中，絕緣層700的材料例如包括有機材料。在一些實施例中，絕緣層700適用於超高開口技術（Ultra/Super High Aperture, UHA/SHA），且可以增加畫素電極與金屬導線之間的距離，藉此減少電容效益並增加畫素結構的開口率。
請參考圖1G、圖2G與圖3，形成第三導電層800（包括第一畫素電極810以及第二畫素電極820）於絕緣層700上。第一畫素電極810以及第二畫素電極820分別位於掃描線240的兩側。第一畫素電極810電性連接第一汲極514。在本實施例中，第一畫素電極810填入開口702而連接第一汲極514。第二畫素電極820電性連接第二汲極524以及第三汲極534。在本實施例中，第二畫素電極820填入開口704與間隙GP，以連接第二汲極524以及第三汲極534。
第三導電層800為透明導電層，其材質包括金屬氧化物，例如是銦錫氧化物或銦鋅氧化物。
在本實施例中，第一畫素電極810具有散射狀的狹縫，且第二畫素電極820具有散射狀的狹縫。第一畫素電極810上的狹縫以及第二畫素電極820上的狹縫將畫素結構分成8重區域（8 Domain）。
至此，畫素結構10大致完成，畫素結構10包括掃描線240、資料線540、共用訊號線250、第一閘極210、第二閘極220、第三閘極230、第一通道層410、第二通道層420、第三通道層430、第一源極512、第二源極522、第三源極532、第一汲極514、第二汲極524、第三汲極534、第一畫素電極810以及第二畫素電極820。在本實施例中，畫素結構10還包括共用訊號線250。在一些實施例中，共用訊號線250上施加的電壓介於8伏特至12伏特，且共用訊號線260上施加的電壓介於5伏特至8伏特。
在一些實施例中，畫素結構10適用於大尺寸顯示面板（例如75吋以上的顯示面板），且顯示面板可採用1D1G的方式驅動。在一些實施例中，畫素結構10的長與寬例如為數十至數百微米，舉例來說，畫素結構10的長為214.87微米，且寬為71.62微米。
基於上述，由於第二汲極524以及第三汲極534之間具有間隙GP，且第三通道層430分離於第一通道層410以及第二通道層420，因此，可以在形成絕緣層610之前檢測並修補損壞的資料線540，藉此提升顯示面板的製造良率。
圖4是依照本發明的一實施例的一種畫素結構的上視示意圖。圖5是沿著圖4中的線III-III’的剖面示意圖。
在此必須說明的是，圖4和圖5的實施例沿用圖1G和圖2G的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4的畫素結構20與圖1G的畫素結構10之主要差異在於：畫素結構20更包括共用訊號線550。
在本實施例中，第二導電層500包括第一源極512、第一汲極514、第二源極522、第二汲極524、第三源極532、第三汲極534、資料線540以及共用訊號線550。換句話說，第一源極512、第一汲極514、第二源極522、第二汲極524、第三源極532、第三汲極534、資料線540以及共用訊號線550是於同一道圖案化製程中形成，且屬於相同膜層。在本實施例中，第三源極532不與共用訊號線250直接相連，且第三源極532與共用訊號線550直接相連。舉例來說，第三源極532與共用訊號線550連成一體。
在本實施例中，畫素結構20包括掃描線240、資料線540、共用訊號線550、第一閘極210、第二閘極220、第三閘極230、第一通道層410、第二通道層420、第三通道層430、第一源極512、第二源極522、第三源極532、第一汲極514、第二汲極524、第三汲極534、第一畫素電極810以及第二畫素電極820。第一閘極210、第二閘極220、第三閘極230電性連接掃描線240。第一通道層410、第二通道層420、第三通道層430分別重疊於第一閘極210、第二閘極220、第三閘極230。第三通道層430分離於第一通道層410以及第二通道層420。第一源極512以及第一汲極514電性連接第一通道層410，且第一源極512電性連接資料線240。第二源極522以及第二汲極524電性連接第二通道層420，且第一源極512與第二源極522相連。第三源極532以及第三汲極534電性連接第三通道層430，其中第三源極532電性連接共用訊號線550，其中第二汲極524以及第三汲極534之間具有間隙GP。第一畫素電極810電性連接第一汲極514。第二畫素電極820填入間隙GP，且電性連接第二汲極524以及第三汲極534。
在本實施例中，畫素結構20還包括共用訊號線250以及共用訊號線260。在一些實施例中，共用訊號線250上施加的電壓介於8伏特至12伏特，且共用訊號線260上施加的電壓介於5伏特至8伏特，且共用訊號線550上施加的電壓介於6伏特至12伏特。
在一些實施例中，畫素結構20適用於大尺寸顯示面板（例如85吋以上的顯示面板），且顯示面板可採用1D1G的方式驅動。在一些實施例中，畫素結構20的長與寬例如為數十至數百微米，舉例來說，畫素結構20的長為243.75微米，且寬為81.25微米。
基於上述，由於第二汲極524以及第三汲極534之間具有間隙GP，且第三通道層430分離於第一通道層410以及第二通道層420，因此，可以在形成絕緣層610之前檢測並修補損壞的資料線540，藉此提升顯示面板的製造良率。
10、20:畫素結構
100:基板
200:第一導電層
210:第一閘極
220:第二閘極
230:第三閘極
240:掃描線
250、260、550:共用訊號線
300:閘極絕緣層
302、632、634、702、704:開口
310:第一絕緣層
320:第二絕緣層
400:通道圖案層
410:第一通道層
420:第二通道層
430:第三通道層
500:第二導電層
512:第一源極
514:第一汲極
514a、524a、534a:延伸部
514b、524b、534b:電極部
522:第二源極
524:第二汲極
532:第三源極
534:第三汲極
540:資料線
610:第一絕緣層
620:第二絕緣層
630:彩色濾光元件
700:絕緣層
800:第三導電層
810:第一畫素電極
820:第二畫素電極
D1:第一方向
D2:第二方向
GP:間隙
T1:第一主動元件
T2:第二主動元件
T3:第三主動元件
圖1A至圖1G是依照本發明的一實施例的一種畫素結構的製造方法的上視示意圖。
圖2A至圖2G分別是沿著圖1A至圖1G中的線I-I’的剖面示意圖。
圖3是沿著圖1G中的線II-II’的剖面示意圖。
圖4是依照本發明的一實施例的一種畫素結構的上視示意圖。
圖5是沿著圖4中的線III-III’的剖面示意圖。
10:畫素結構
100:基板
200:第一導電層
210:第一閘極
220:第二閘極
230:第三閘極
240:掃描線
250、260:共用訊號線
302、632、634、702、704:開口
400:通道圖案層
410:第一通道層
420:第二通道層
430:第三通道層
500:第二導電層
512:第一源極
514:第一汲極
522:第二源極
524:第二汲極
532:第三源極
534:第三汲極
540:資料線
800:第三導電層
810:第一畫素電極
820:第二畫素電極
GP:間隙
T1:第一主動元件
T2:第二主動元件
T3:第三主動元件
Claims (17)
- 一種畫素結構，包括：一掃描線、一資料線以及一第一共用訊號線；一第一閘極、一第二閘極以及一第三閘極，電性連接該掃描線；一第一通道層、一第二通道層以及一第三通道層，分別重疊於該第一閘極、該第二閘極以及該第三閘極，其中該第三通道層分離於該第一通道層以及該第二通道層；一第一源極以及一第一汲極，電性連接該第一通道層，且該第一源極電性連接該資料線；一第二源極以及一第二汲極，電性連接該第二通道層，且該第一源極與該第二源極相連；一第三源極以及一第三汲極，電性連接該第三通道層，其中該第三源極電性連接該第一共用訊號線，其中該第二汲極以及該第三汲極之間具有一間隙；一第一畫素電極，電性連接該第一汲極；以及一第二畫素電極，填入該間隙，且電性連接該第二汲極以及該第三汲極。
- 如申請專利範圍第1項所述的畫素結構，其中該第二通道層與該第一通道層直接相連。
- 如申請專利範圍第1項所述的畫素結構，其中該第一畫素電極以及該第二畫素電極分別位於該掃描線的兩側。
- 如申請專利範圍第1項所述的畫素結構，其中該第一畫素電極具有散射狀的狹縫，且該第二畫素電極具有散射狀的狹縫。
- 如申請專利範圍第1項所述的畫素結構，其中該間隙為4微米至10微米。
- 如申請專利範圍第1項所述的畫素結構，更包括：一第二共用訊號線，重疊於該第二汲極以及該第三汲極。
- 如申請專利範圍第6項所述的畫素結構，其中該第一共用訊號線上施加的電壓介於8伏特至12伏特，且該第二共用訊號線上施加的電壓介於5伏特至8伏特。
- 如申請專利範圍第6項所述的畫素結構，其中該掃描線與該第二共用訊號線屬於相同膜層。
- 如申請專利範圍第1項所述的畫素結構，其中該掃描線與該第一共用訊號線屬於相同膜層。
- 如申請專利範圍第1項所述的畫素結構，其中該資料線與該第一共用訊號線屬於相同膜層。
- 一種畫素結構的製造方法，包括：形成一掃描線、一第一閘極、一第二閘極以及一第三閘極於一基板上；形成一共用訊號線於該基板上；形成一閘極絕緣層於該第一閘極、該第二閘極以及該第三閘極上；形成一通道圖案層於該閘極絕緣層上，其中該通道圖案層包 括一第一通道層、一第二通道層以及一第三通道層，其中該第三通道層分離於該第一通道層以及該第二通道層；形成一資料線、一第一源極、一第一汲極、一第二源極、一第二汲極、一第三源極以及一第三汲極於該閘極絕緣層上，其中該第一源極與該第一汲極重疊於該第一通道層，且該第一源極電性連接該資料線，該第二源極以及該第二汲極重疊於該第二通道層，且該第一源極與該第二源極相連，該第三源極以及該第三汲極重疊於該第三通道層，其中該第三源極電性連接該第一共用訊號線，且該第二汲極以及該第三汲極之間具有一間隙；形成一第一畫素電極以及一第二畫素電極，其中該第一畫素電極電性連接該第一汲極，且該第二畫素電極填入該間隙且電性連接該第二汲極以及該第三汲極。
- 如申請專利範圍第11項所述的畫素結構的製造方法，其中該第二通道層與該第一通道層直接相連。
- 如申請專利範圍第11項所述的畫素結構的製造方法，更包括：形成一第二共用訊號線於該基板上，其中該第二共用訊號線重疊於該第二汲極以及該第三汲極。
- 如申請專利範圍第13項所述的畫素結構的製造方法，其中該第一共用訊號線上施加的電壓介於8伏特至12伏特，且該第二共用訊號線上施加的電壓介於5伏特至8伏特。
- 如申請專利範圍第13項所述的畫素結構的製造方法，其中該掃描線、該第一共用訊號線以及該第二共用訊號線是於同一道圖案化製程中形成。
- 如申請專利範圍第11項所述的畫素結構的製造方法，其中該資料線與該第一共用訊號線是於同一道圖案化製程中形成。
- 如申請專利範圍第11項所述的畫素結構的製造方法，更包括：檢測該資料線；以及在檢測該資料線之後，形成一絕緣層於該資料線、該第一源極、該第一汲極、該第二源極、該第二汲極、該第三源極以及該第三汲極上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108142811A TWI715310B (zh) | 2019-11-25 | 2019-11-25 | 畫素結構及其製造方法 |
| CN202010478172.5A CN111613627B (zh) | 2019-11-25 | 2020-05-29 | 像素结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108142811A TWI715310B (zh) | 2019-11-25 | 2019-11-25 | 畫素結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI715310B true TWI715310B (zh) | 2021-01-01 |
| TW202121032A TW202121032A (zh) | 2021-06-01 |
Family
ID=72202166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108142811A TWI715310B (zh) | 2019-11-25 | 2019-11-25 | 畫素結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111613627B (zh) |
| TW (1) | TWI715310B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160131951A1 (en) * | 2014-11-11 | 2016-05-12 | Samsung Display Co., Ltd. | Liquid crystal display |
| TW201719257A (zh) * | 2015-11-19 | 2017-06-01 | 友達光電股份有限公司 | 畫素單元以及畫素陣列 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101950755B (zh) * | 2010-07-22 | 2011-12-07 | 友达光电股份有限公司 | 像素结构以及有机发光元件的像素结构 |
| TWI548067B (zh) * | 2014-05-22 | 2016-09-01 | 友達光電股份有限公司 | 畫素結構 |
| TWI648582B (zh) * | 2017-09-25 | 2019-01-21 | 友達光電股份有限公司 | 畫素結構 |
-
2019
- 2019-11-25 TW TW108142811A patent/TWI715310B/zh active
-
2020
- 2020-05-29 CN CN202010478172.5A patent/CN111613627B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160131951A1 (en) * | 2014-11-11 | 2016-05-12 | Samsung Display Co., Ltd. | Liquid crystal display |
| TW201719257A (zh) * | 2015-11-19 | 2017-06-01 | 友達光電股份有限公司 | 畫素單元以及畫素陣列 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111613627A (zh) | 2020-09-01 |
| TW202121032A (zh) | 2021-06-01 |
| CN111613627B (zh) | 2023-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7608494B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| TWI418910B (zh) | 陣列基板及其形成方法 | |
| US10340392B2 (en) | Semiconductor device including mark portion and production method for same | |
| TWI527118B (zh) | 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法 | |
| WO2017173712A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US11397359B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display panel | |
| WO2019134475A1 (zh) | 薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| TWI513005B (zh) | 薄膜電晶體及其製造方法 | |
| WO2016123974A1 (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| WO2020154876A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| WO2020024693A1 (zh) | 薄膜晶体管、阵列基板、显示面板及显示装置 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| WO2022116313A1 (zh) | 一种阵列基板、显示面板及其制备方法 | |
| WO2020253652A1 (zh) | 显示基板、其制作方法、显示面板及显示装置 | |
| JP2019169606A (ja) | アクティブマトリクス基板およびその製造方法 | |
| TWI814340B (zh) | 半導體裝置及其製造方法 | |
| KR102449066B1 (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| WO2019051864A1 (zh) | 主动阵列开关的制造方法 | |
| WO2020232946A1 (zh) | 改善金属氧化物tft特性的结构与其制作方法 | |
| WO2021248609A1 (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| TWI715310B (zh) | 畫素結構及其製造方法 | |
| US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
| CN110047848B (zh) | 一种阵列基板及其制备方法 | |
| CN111599686A (zh) | 一种具有双层绝缘层的面板结构及制作方法 |