TWI543334B - 半導體裝置以及其製造方法 - Google Patents

半導體裝置以及其製造方法 Download PDF

Info

Publication number
TWI543334B
TWI543334B TW104110969A TW104110969A TWI543334B TW I543334 B TWI543334 B TW I543334B TW 104110969 A TW104110969 A TW 104110969A TW 104110969 A TW104110969 A TW 104110969A TW I543334 B TWI543334 B TW I543334B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
transistor
pixel
electrode
Prior art date
Application number
TW104110969A
Other languages
English (en)
Other versions
TW201537722A (zh
Inventor
木村肇
坂田淳一郎
豐高耕平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201537722A publication Critical patent/TW201537722A/zh
Application granted granted Critical
Publication of TWI543334B publication Critical patent/TWI543334B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置以及其製造方法
技術領域關於一種半導體裝置、顯示裝置、發光裝置或它們的製造方法。該技術領域特別關於一種具有使用氧化物半導體的薄膜電晶體(以下稱為TFT)的半導體裝置。
目前，使用非晶矽等的矽層作為通道層的薄膜電晶體(TFT)廣泛用於以液晶顯示裝置為代表的顯示裝置的切換元件。使用非晶矽的薄膜電晶體具有如下特性：雖然其場效應遷移率低，但是具有的優點為可使用較大的玻璃基板。此外，已知如下技術，即將像素部與驅動電路的一部分在同一基板上一起形成，以便減少製造成本。
另外，近年來，藉由使用顯示半導體特性的金屬氧化物製造薄膜電晶體，而將它應用於電子裝置和光裝置的技術受到關注。例如，已知在金屬氧化物中，尤其是氧化鎢、氧化錫、氧化銦、氧化鋅等顯示半導體特性。使用由這種金屬氧化物構成的透光性半導體層作為通道形成區域 的薄膜電晶體已被公開(例如，參照專利文獻1)。
另外，正在研究如下技術：電晶體的通道層由具有透光性的氧化物半導體層形成，並且閘極電極、源極電極、汲極電極也由具有透光性的導電膜形成，以提高孔徑比(例如，參照專利文獻2)。
藉由提高孔徑比，能夠提高光利用效率，並實現顯示裝置的省電化及小型化。另一方面，從顯示裝置的大型化、對可攜式設備的應用的觀點來看，在被要求提高孔徑比的同時，還被要求進一步減少功耗。
另外，作為對電光元件的具有透光性的電極的金屬輔助佈線的配置方法，已知如下方法：在具有透光性的電極上或下，金屬輔助佈線和具有透光性的電極重疊，以實現輔助佈線與具有透光性的電極的導通(例如，參照專利文獻3)。
另外，已知如下結構：設置在主動矩陣基板上的附加電容器電極由ITO、SnO2等透光性導電膜構成，並且將由金屬膜構成的輔助佈線設置為與附加電容器電極接觸，以減小附加電容器電極的電阻(例如，參照專利文獻4)。
另外，已知如下技術：在使用非晶氧化物半導體膜的場效應電晶體中，作為形成閘極電極、源極電極和汲極電極的各電極的材料可以使用氧化銦錫(ITO)、氧化銦鋅、ZnO、SnO2等具有透光性的電極、Al、Ag、Cr、Ni、Mo、Au、Ti、Ta等金屬電極或包括它們的合金的金屬電極等，並且還可以採用該電極的兩層以上的層疊來降低接 觸電阻或者提高介面強度(例如，參照專利文獻5)。
另外，已知如下技術：作為使用非晶氧化物半導體的電晶體的源極電極、汲極電極和閘極電極、輔助電容器電極的材料，可以使用銦(In)、鋁(Al)、金(Au)、銀(Ag)等金屬、氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化鎘(CdO)、氧化銦鎘(CdIn2O4)、氧化鎘錫(Cd2SnO4)、氧化鋅錫(Zn2SnO4)等氧化物材料，並且閘極電極、源極電極和汲極電極的材料既可都相同又可不相同(例如，參照專利文獻6和7)。
[專利文獻1]日本專利申請公開 第2004-103957號公報
[專利文獻2]日本專利申請公開 第2007-81362號公報
[專利文獻3]日本專利申請公開 平2-82221號公報
[專利文獻4]日本專利申請公開 平2-310536號公報
[專利文獻5]日本專利申請公開 第2008-243928號公報
[專利文獻6]日本專利申請公開 第2007-109918號公報
[專利文獻7]日本專利申請公開 第2007-115807號公報
於是，在本說明書等中公開的發明的一個實施例的課 題是提供一種高孔徑比的半導體裝置。或者，所公開的發明的一個實施例的課題是提供一種功耗小的半導體裝置。或者，所公開的發明的一個實施例的課題是提供一種佈線電阻低的半導體裝置。或者，所公開的發明的一個實施例的課題是提供一種高透過率的半導體裝置。或者，所公開的發明的一個實施例的課題是提供一種佈局自由度大的半導體裝置。或者，所公開的發明的一個實施例的課題是提供一種S值(即，subthreshold swing value)小的半導體裝置。或者，所公開的發明的一個實施例的課題是能夠控制電晶體的臨界值電壓的半導體裝置。
在本說明書等中公開的發明的一個實施例中，至少使用具有透光性的材料形成像素部的電晶體。更詳細地說，採用如下技術方案。
在本說明書等中公開的發明的一個實施例是一種半導體裝置，包括：在同一基板上包括具有第一薄膜電晶體的像素部及具有第二薄膜電晶體的驅動電路部，第一薄膜電晶體包括基板上的第一源極電極層、第一汲極電極層、與第一源極電極層及第一汲極電極層電連接地設置的氧化物半導體層、覆蓋氧化物半導體層地設置的閘極絕緣層、在與氧化物半導體層重疊的區域中的閘極絕緣層上設置的第一閘極電極層、覆蓋第一閘極電極層地設置的保護絕緣層、以及保護絕緣層上的像素電極層，其中第一薄膜電晶體的第一源極電極層、第一汲極電極層、氧化物半導體層、閘極絕緣層、第一閘極電極層、保護絕緣層以及像素 電極層具有透光性，第二薄膜電晶體的第二閘極電極層由保護絕緣層覆蓋，第二薄膜電晶體的第二源極電極層、第二汲極電極層以及第二閘極電極層的材料與第一薄膜電晶體的第一源極電極層、第一汲極電極層以及第一閘極電極層的材料不同，並且第二薄膜電晶體的第二源極電極層、第二汲極電極層以及第二閘極電極層的材料是其電阻低於第一薄膜電晶體的第一源極電極層、第一汲極電極層及第一閘極電極層的電阻的導電材料。
此外，在上述半導體裝置中，第二薄膜電晶體的第二閘極電極層、第二源極電極層及第二汲極電極層可以由以選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素為主要成分的膜或者組合它們的合金膜的疊層膜形成。
此外，所公開的發明的一個實施例是一種半導體裝置，包括：在同一基板上包括具有第一薄膜電晶體的像素部及具有第二薄膜電晶體的驅動電路部，第一薄膜電晶體包括基板上的第一源極電極層、第一汲極電極層、與第一源極電極層及第一汲極電極層電連接地設置的氧化物半導體層、覆蓋氧化物半導體層地設置的閘極絕緣層、在與氧化物半導體層重疊的區域中的閘極絕緣層上設置的第一閘極電極層、覆蓋第一閘極電極層地設置的保護絕緣層、以及保護絕緣層上的像素電極層，其中第一薄膜電晶體的第一源極電極層、第一汲極電極層、氧化物半導體層、閘極絕緣層、第一閘極電極層、保護絕緣層以及像素電極層具有透光性，第二薄膜電晶體的第二閘極電極層由保護絕緣 層覆蓋，並且第二薄膜電晶體的第二源極電極層、第二汲極電極層以及第二閘極電極層為如下疊層膜，與第一薄膜電晶體的第一源極電極層、第一汲極電極層以及第一閘極電極層相同的材料的膜以及其電阻低於第一薄膜電晶體的第一源極電極層、第一汲極電極層及第一閘極電極層的電阻的導電材料的膜。
此外，在上述半導體裝置中，其電阻低於第一薄膜電晶體的第一源極電極層、第一汲極電極層及第一閘極電極層的電阻的導電材料的膜可以由以選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素為主要成分的膜或者組合它們的合金膜的疊層膜形成。
此外，在上述半導體裝置中，第二薄膜電晶體可以包括：在基板上，第二源極電極層；第二汲極電極層；與第二源極電極層及第二汲極電極層電連接地設置的氧化物半導體層；覆蓋氧化物半導體層地設置的閘極絕緣層；在與氧化物半導體層重疊的區域中的閘極絕緣層上設置的第二閘極電極層。
此外，在上述半導體裝置中，第一薄膜電晶體的第一源極電極層、第一汲極電極層、第一閘極電極層以及像素電極層可以使用由選自氧化銦、氧化銦氧化錫合金、氧化銦氧化鋅合金、氧化鋅中的任一種構成的膜或者組合上述膜的疊層膜來形成。
此外，在上述半導體裝置中，還可以在同一基板上具有電容器部，電容器部具有電容器佈線及與該電容器佈線 重疊的電容器電極，電容器佈線及電容器電極具有透光性。
由具有透光性的材料製造佈線、電晶體、光電電晶體、光電二極體等。由此，可以提高孔徑比。在驅動電路部的電晶體中最好設置背閘極。由此，由於可以控制臨界值電壓，所以可以使電晶體處於常截止(normally-off)狀態。此時，夾著半導體層的兩個閘極電極層中的哪一個都可以用作背閘極。此外，驅動電路部的電晶體也可以使用具有非透光性的材料製造。另外，像素內的佈線也可以使用具有非透光性的材料製造。
此外，在上述半導體裝置中，半導體層最好由包含銦、鎵和鋅的氧化物半導體形成。另外，像素部中的電晶體的第一源極電極層、第一汲極電極層以及第一閘極電極層最好由選自氧化銦錫、包含氧化矽的氧化銦錫、有機銦、有機錫、氧化鋅、氮化鈦、包含氧化鋅的氧化銦鋅、對氧化鋅添加有鎵的材料、氧化錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫中的一種形成。
此外，最好地是在閘極佈線和源極電極佈線的交叉部分中設置由與半導體層同一的層形成的層。由此，能夠降低因閘極佈線和源極電極佈線的交叉而產生的電容，從而能夠抑制信號波形的畸變。尤其是在大型半導體裝置中，該效果很明顯。
作為可以應用於在本說明書等中公開的發明的氧化物 半導體的一個例子，有以InMO3(ZnO)m(m>0)表示的氧化物半導體。在此，M是指選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或者多種金屬元素。例如，選擇Ga作為M的情況不僅包括只選擇Ga的情況，還包括選擇Ga和Ni、Ga和Fe的情況等選擇Ga以外的上述金屬元素的情況。此外，在上述氧化物半導體中，除了作為M而包含的金屬元素之外，有時還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物。在本說明書等中，在上述氧化物半導體中，作為M至少包含鎵的氧化物半導體有時被稱為In-Ga-Zn-O類氧化物半導體，而使用該材料的薄膜被稱為In-Ga-Zn-O類非單晶膜。
再者，在上述結構中，藉由使用多灰度級掩模，能夠使用一個掩模(中間掩模)形成具有透光性的區域(透過率高的區域)和沒有透光性的區域(透過率低的區域)。由此，能夠抑制掩模數的增加。
在上述本發明的各實施例中，作為開關可以使用各種方式的開關。作為開關的一個例子，可以使用電開關或機械開關等。換言之，開關只要可以控制電流就不侷限於特定的開關。作為開關的一個例子，有電晶體(例如，雙極電晶體或MOS電晶體等)、二極體(例如，PN二極體、PIN二極體、肖特基二極體、MIM(Metal Insulator Metal：金屬-絕緣體-金屬)二極體、MIS(Metal Insulator Semiconductor：金屬-絕緣體-半導體)二極體、 二極體連接的電晶體等)或組合它們的邏輯電路等。作為機械開關的一個例子，有像數位微鏡裝置(DMD)那樣的利用MEMS(微電子機械系統)技術的開關。該開關具有以機械方式可動的電極，並且藉由移動該電極來控制導通和不導通而進行工作。
此外，在上述各實施例中，在將電晶體用作開關的情況下，由於該電晶體僅起開關的作用，因此對電晶體的極性(導電型)沒有特別限制。然而，當抑制截止電流時，最好使用具有較小的截止電流的極性的電晶體。作為截止電流小的電晶體的一個例子，有包括高電阻區域的電晶體或具有多閘極結構的電晶體等。
此外，在上述本發明的各實施例中，作為開關使用電晶體，當該電晶體的源極電極的電位以近於低電位一側電源(Vss、GND、0V等)的電位的值工作時，作為開關最好使用N通道型電晶體。與此相反，該電晶體的源極電極的電位以近於高電位一側電源(Vdd等)的電位的值工作時，作為開關最好使用P通道型電晶體。這是因為當N通道型電晶體以近於低電位一側電源的電位的值工作時以及當P通道型電晶體以近於高電位一側電源的電位的值工作時，可以使在閘極和源極電極之間的電壓的絕對值增大的緣故。由此，作為開關，可以使它更精確地工作。或者，這是因為電晶體進行源極電極跟隨工作的情況較少，所以導致輸出電壓變小的情況少。
此外，在上述本發明的各結構中，也可以將使用N通 道型電晶體和P通道型電晶體兩者的CMOS型開關用作開關。當採用CMOS型開關時，由於若P通道型電晶體和N通道型電晶體中的一個的電晶體導通則電流流過，因此容易用作開關。因此，即使向開關輸入的輸入信號的電壓高或低，也可以適當地輸出電壓。或者，由於可以降低用來使開關導通或截止的信號的電壓振幅值，所以還可以減少功耗。
此外，當將電晶體用作開關時，開關有時具有輸入端子(源極電極和汲極電極中的一個)、輸出端子(源極電極和汲極電極中的另一個)、以及控制導通的端子(閘極)。另一方面，當將二極體用作開關時，開關有時沒有控制導通的端子。因此，與將電晶體用作開關的情況相比，藉由將二極體用作開關，可以減少用來控制端子的佈線。
在本說明書所公開的發明中，作為電晶體，可以使用具有各種各樣的結構的電晶體。換言之，對所使用的電晶體的結構沒有特別的限制。
在本說明書中，半導體裝置是指具有包括半導體元件(電晶體、二極體、閘流電晶體等)的電路的裝置。但是，也可以將藉由利用半導體特性來能夠發揮其功能的所有裝置或具有半導體材料的裝置稱為半導體裝置。在本說明書中，顯示裝置是指具有顯示元件的裝置。
在本說明書中，驅動裝置是指具有半導體元件、電路、電子電路的裝置。例如，控制將信號從源極電極信號 線輸入到像素內的電晶體(有時稱為選擇用電晶體、開關用電晶體等)、將電壓或電流供應到像素電極的電晶體、將電壓或電流供應到發光元件的電晶體等，是驅動裝置的一個例子。再者，將信號供應到閘極信號線的電路(有時稱為閘極驅動器、閘極線驅動電路等)、將信號供應到源極電極信號線的電路(有時稱為源極電極驅動器、源極電極線驅動電路等)等，是驅動裝置的一個例子。
此外，可以組合顯示裝置、半導體裝置、照明裝置、冷卻裝置、發光裝置、反射裝置以及驅動裝置等，並且這些裝置也包括在本發明的實施例中。例如，顯示裝置有時具有半導體裝置及發光裝置。或者，半導體裝置有時具有顯示裝置及驅動裝置。
此外，在本發明的各實施例中，可以將為實現所預定的功能而需要的所有電路形成在同一基板(例如，玻璃基板、塑膠基板、單晶基板或SOI基板等)上。像這樣，可以減少部件個數來降低成本或減少與電路部件之間的連接個數來提高可靠性。
此外，也可以不將為實現所預定的功能而需要的所有電路形成在同一基板上。換言之，可以將為實現所預定的功能而需要的電路的一部分形成在某個基板上，而將為實現所預定的功能而需要的電路的另一部分形成在其他基板上。例如，將為實現所預定的功能而需要的電路的一部分形成在玻璃基板上，而將為實現所預定的功能而需要的電路的另一部分形成在單晶基板(或SOI基板)上。然後， 可以將形成有為實現所預定的功能而需要的電路的另一部分的單晶基板(也稱為IC晶片)藉由COG(Chip On Glass：玻璃覆晶封裝)連接到玻璃基板，並且將該IC晶片配置在玻璃基板上。或者，使用TAB(Tape Automated Bongding：帶式自動接合)、COF(Chip On Film：薄膜上晶片安裝)、SMT(Surface Mount Technology：表面組裝技術)或印刷基板等將IC晶片連接到玻璃基板。
在本說明書中，當明確地記載“X和Y連接”時，包括如下情況：X和Y電連接；X和Y在功能上連接；以及X和Y直接連接。在此，以X和Y為物件物(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。因此，還包括附圖或文章所示的連接關係以外的連接關係，而不侷限於所預定的連接關係例如附圖或文章所示的連接關係。
作為X和Y電連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠電連接X和Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體等)。
作為X和Y在功能上連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠在功能上連接X和Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、γ(伽馬)校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路 (能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極電極跟隨電路、緩衝電路等)、信號產生電路、儲存電路、控制電路等)。另外，作為一個例子，即使X和Y之間夾有其他電路，當從X輸出的信號傳送到Y時，X和Y也在功能上連接。
此外，當明確地記載“X和Y電連接”時，包括如下情況：X和Y電連接(換言之，以在X和Y之間夾有其他元件或其他電路的方式連接X和Y)；X和Y在功能上連接(換言之，以在X和Y之間夾有其他電路的方式在功能上連接X和Y)；以及X和Y直接連接(換言之，在X和Y之間不夾有其他元件或其他電路地連接)。換言之，在明確地記載“電連接”的情況下，與僅僅簡單地明確記載“連接”的情況相同。
在本說明書中，當明確記載為單數時最好是單數。但是，在此情況下，也可以是複數。同樣地，當明確記載為複數時最好是複數。但是，在此情況下，也可以是單數。
在本申請的附圖中，為方便起見清楚地說明有時對大小、層的厚度或區域進行誇張的描述。因此，不一定侷限於這些尺度。在附圖中，示意性地示出理想例子，形狀或數值等並不侷限於附圖所示。例如，可以包括製造技術所引起的不均勻、誤差所引起的形狀不均勻、雜波所引起的信號、電壓或電流的不均勻或者定時(timing)偏差所引起的信號、電壓或電流的不均勻等。
此外，術語多用於描述特定的實施例等，但是，本發 明的一個實施例不應被解釋為受限於術語的解釋。
另外，沒有被定義的詞句(包括術語或學術用語等科技詞句)可以表示與普通的本領域技術人員所理解的一般意思相同的意思。由詞典等定義的詞句最好被解釋為不與有關技術的背景產生矛盾的意思。
另外，第一、第二、第三等詞句是用來區分描述各種因素、構件、區域、層、領域等的詞句。因此，第一、第二、第三等詞句不是限定因素、構件、區域、層、領域等的順數及個數的詞句。再者，例如，可以用“第二”或“第三”等替換“第一”。
注意，“上”、“上方”、“下”、“下方”、“橫”、“右”、“左”、“斜”、“裏邊”、“前邊”、“內”、“外”或“中”等表示空間配置的詞句多用於根據附圖簡單地示出某種因素或特徵和其他因素或特徵的關聯的情況。但是，不侷限於此，這些表示空間配置的詞句除了附圖所描述的方向以外還可以包括其他方向。例如，當明確地記載“在X之上Y”時，不侷限於Y存在於X之上的情況。附圖中的裝置可以反轉或者轉動180°，所以還可以包括Y存在於X之下的情況。如此，“上”這詞句除了“上”這方向以外還可以包括“下”這方向。但是，不侷限於此，附圖中的裝置轉動為各種方向，所以“上”這詞句除了“上”及“下”這些方向以外還可以包括“橫”、“右”、“左”、“斜”、“裏邊”、“前邊”、“內”、“外”或“中”等其他方向。 換言之，可以根據情況適當地進行解釋。
此外，當明確地記載“在X的上面形成有Y”或“在X上形成有Y”時，不侷限於Y直接接觸地形成在X的上面的情況。還包括不直接接觸的情況，即，在X和Y之間夾有其他物件物的情況。這裏，X和Y是物件物(例如裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
因此，例如，當明確地記載“在層X的上面(或層X上)形成有層Y”時，包括如下兩種情況：層Y直接接觸地形成在層X的上面的情況；以及在層X的上面直接接觸地形成其他層(例如層Z等)，並且層Y直接接觸地形成在所述其他層上的情況。另外，其他層(例如層Z等)可以是單層或多層。
而且，同樣地，當明確地記載“在X的上方形成有Y”時，不侷限於Y直接接觸X的上面的情況，而還包括在X和Y之間夾有其他物件物的情況。因此，例如，“在層X的上方形成有層Y”的情況包括如下兩種情況：層Y直接接觸地形成在層X的上面的情況；以及在層X之上直接接觸地形成有其他層(例如層Z等)，並且層Y直接接觸地形成在所述其他層上的情況。此外，其他層(例如層Z等)可以是單層或多層。
當明確地記載“在X的上面形成有Y”、“在X上形成有Y”、或“在X的上方形成有Y”時，還包括在X的斜上面形成Y的情況。
“在X的下面形成Y”或“在X的下方形成Y”的情況與上述情況同樣。
在本說明書等中公開的發明的一個實施例中，對像素部的電晶體和儲存電容器的至少一部分使用具有透光性的材料。由此，即使在存在有電晶體和儲存電容器的區域中也能夠透光，從而能夠提高孔徑比。另外，由於在驅動電路部中使用電阻率低(導電率高)的材料形成用來連接元件和元件的佈線，所以能夠減少信號波形的畸變，並抑制由佈線電阻導致的電壓下降。因此，能夠減少半導體裝置的功耗。另外，容易使半導體裝置大型化(大螢幕化)。
100‧‧‧基板
101a‧‧‧抗蝕劑掩模
101b‧‧‧抗蝕劑掩模
102‧‧‧抗蝕劑掩模
103a‧‧‧抗蝕劑掩模
103b‧‧‧抗蝕劑掩模
104a‧‧‧抗蝕劑掩模
104b‧‧‧抗蝕劑掩模
105‧‧‧抗蝕劑掩模
106a‧‧‧抗蝕劑掩模
106b‧‧‧抗蝕劑掩模
106c‧‧‧抗蝕劑掩模
106d‧‧‧抗蝕劑掩模
107a‧‧‧抗蝕劑掩模
107b‧‧‧抗蝕劑掩模
108a‧‧‧抗蝕劑掩模
108b‧‧‧抗蝕劑掩模
108c‧‧‧抗蝕劑掩模
108d‧‧‧抗蝕劑掩模
110‧‧‧導電層
111a‧‧‧導電層
111b‧‧‧導電層
111c‧‧‧導電層
111d‧‧‧導電層
116a‧‧‧導電層
116b‧‧‧導電層
116c‧‧‧導電層
120‧‧‧導電層
122‧‧‧導電層
126a‧‧‧導電層
126b‧‧‧導電層
126c‧‧‧導電層
130‧‧‧半導體層
133a‧‧‧半導體層
133b‧‧‧半導體層
133c‧‧‧半導體層
133d‧‧‧半導體層
137a‧‧‧半導體層
137b‧‧‧半導體層
140‧‧‧閘極絕緣層
150‧‧‧導電層
154a‧‧‧導電層
154b‧‧‧導電層
154c‧‧‧導電層
158a‧‧‧導電層
158b‧‧‧導電層
158c‧‧‧導電層
160‧‧‧導電層
165‧‧‧導電層
168a‧‧‧導電層
168b‧‧‧導電層
168c‧‧‧導電層
170‧‧‧絕緣層
170a‧‧‧絕緣層
170b‧‧‧絕緣層
172‧‧‧接觸孔
176‧‧‧接觸孔
180‧‧‧導電層
182‧‧‧導電層
187‧‧‧導電層
189‧‧‧導電層
190‧‧‧電晶體
191‧‧‧儲存電容器
192‧‧‧電晶體
194‧‧‧電晶體
196‧‧‧儲存電容器
198‧‧‧連接部
210a‧‧‧導電層
210b‧‧‧導電層
220a‧‧‧導電層
220b‧‧‧導電層
230‧‧‧絕緣層
400‧‧‧灰色調掩模
401‧‧‧基板
402‧‧‧遮光部
403‧‧‧狹縫部
410‧‧‧半色調掩模
411‧‧‧基板
412‧‧‧遮光部
413‧‧‧半透過部
600‧‧‧基板
602‧‧‧基板
650‧‧‧薄膜電晶體
660‧‧‧電極層
670‧‧‧電極層
680‧‧‧球形粒子
680a‧‧‧黑色區
680b‧‧‧白色區
682‧‧‧填料
701‧‧‧TFT
702‧‧‧發光元件
703‧‧‧陰極
704‧‧‧發光層
705‧‧‧陽極
707‧‧‧導電層
711‧‧‧TFT
712‧‧‧發光元件
713‧‧‧陰極
714‧‧‧發光層
715‧‧‧陽極
716‧‧‧遮光膜
717‧‧‧導電層
721‧‧‧TFT
722‧‧‧發光元件
723‧‧‧陰極
724‧‧‧發光層
725‧‧‧陽極
727‧‧‧導電層
1000‧‧‧行動電話機
1001‧‧‧框體
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧元件層
2604‧‧‧液晶層
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧漫射片
2631‧‧‧招貼
2632‧‧‧車廂廣告
2700‧‧‧電子書閱讀器
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4035‧‧‧隔離物
4501‧‧‧基板
4502‧‧‧像素部
4503a‧‧‧信號線驅動電路
4503b‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4505‧‧‧密封材料
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電極層
4513‧‧‧電致發光層
4514‧‧‧電極層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極層
4518a‧‧‧FPC
4518b‧‧‧FPC
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
5080‧‧‧像素
5081‧‧‧電晶體
5082‧‧‧液晶元件
5083‧‧‧電容器
5084‧‧‧佈線
5085‧‧‧佈線
5086‧‧‧佈線
5087‧‧‧佈線
5088‧‧‧電極
5101‧‧‧虛線
5102‧‧‧實線
5103‧‧‧虛線
5104‧‧‧實線
5105‧‧‧實線
5106‧‧‧實線
5107‧‧‧實線
5108‧‧‧實線
5121‧‧‧圖像
5121a‧‧‧圖像
5121b‧‧‧圖像
5122‧‧‧圖像
5122a‧‧‧圖像
5122b‧‧‧圖像
5123‧‧‧圖像
5123a‧‧‧圖像
5123b‧‧‧圖像
5124‧‧‧區域
5125‧‧‧區域
5126‧‧‧區域
5127‧‧‧運動向量
5128‧‧‧圖像生成用向量
5129‧‧‧區域
5130‧‧‧物體
5131‧‧‧區域
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧信號線驅動電路
6400‧‧‧像素
6401‧‧‧開關用電晶體
6402‧‧‧驅動用電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧公共電極
9400‧‧‧通信裝置
9401‧‧‧框體
9402‧‧‧操作按鈕
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧框體
9412‧‧‧顯示部
9413‧‧‧操作按鈕
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
9900‧‧‧投幣機
9901‧‧‧框體
9903‧‧‧顯示部
在附圖中：圖1A是半導體裝置的方塊圖，圖1B是半導體裝置的截面圖；圖2A是半導體裝置的平面圖，圖2B是半導體裝置的截面圖；圖3A1至3A4以及圖3B1至3B4是說明半導體裝置的製造方法的截面圖；圖4A1至4A4以及圖4B1至4B4是說明半導體裝置的製造方法的截面圖；圖5A1至5A4以及圖5B1至5B4是說明半導體裝置的製造方法的截面圖；圖6A1至6A3以及圖6B1至6B3是說明半導體裝置 的製造方法的截面圖；圖7是說明半導體裝置的截面圖；圖8A1至8A4以及圖8B1至8B4是說明半導體裝置的製造方法的截面圖；圖9A1至9A3以及圖9B1至9B3是說明半導體裝置的製造方法的截面圖；圖10A1至10A3以及圖10B1至10B3是說明半導體裝置的製造方法的截面圖；圖11A1至11A3以及圖11B1至11B3是說明半導體裝置的製造方法的截面圖；圖12A1和12A2以及圖12B1和12B2是說明多灰度級掩模的截面圖；圖13A是半導體裝置的平面圖，圖13B是半導體裝置的截面圖；圖14A是半導體裝置的平面圖，圖14B是半導體裝置的截面圖；圖15A1、15A2是半導體裝置的平面圖，圖15B是半導體裝置的截面圖；圖16是半導體裝置的圖；圖17是半導體裝置的截面圖；圖18A至18C是半導體裝置的截面圖；圖19A是半導體裝置的平面圖，圖19B是半導體裝置的截面圖；圖20A至20C是說明半導體裝置的製造方法的截面 圖；圖21A和21B是半導體裝置的電路圖；圖22A和22B是說明電子紙的使用方式的例子的圖；圖23是示出電子書閱讀器的例子的外觀圖；圖24A和24B是分別示出電視裝置和數位相框的例子的外觀圖；圖25A和25B是示出遊戲機的例子的外觀圖；圖26A和26B是示出行動電話機的例子的外觀圖；圖27A至27G是說明半導體裝置的圖；圖28A至28H是說明半導體裝置的圖；圖29A至29F是說明半導體裝置的圖；圖30A至30C是說明半導體裝置的圖；圖31A至31C是說明半導體裝置的圖。
以下說明本發明的實施例。本說明書所記載的發明的實施例例如可以解決以下課題。另外，多個課題的記載並不妨礙其他課題的存在。此外，本發明的各實施例並不需要解決以下所有課題。
此外，本發明的實施例可以藉由多種不同的實施例來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍內可以被變換為各種各樣的形式。因此，本發明不應 該被解釋為僅限定在實施例所記載的內容中。另外，在以下所說明的本發明的結構中，在不同附圖之間共同使用同一附圖標記表示同一部分，而省略同一部分或具有同樣功能的部分的詳細說明。
另外，在某一個實施例中所說明的內容(也可以是其一部分的內容)對於該實施例所說明的其他內容(也可以是其一部分的內容)和/或在一個或多個其他實施例中所說明的內容(也可以是其一部分的內容)可以進行選擇、組合或置換等。實施例所述的內容是在各實施例中在所參照的一個或多個附圖中記載的內容及以文章描述的內容。
另外，在某一個實施例中所參照的附圖(也可以是其一部分的附圖)對於該附圖的其他部分、該實施例所參照的其他附圖(也可以是其一部分的附圖)和/或在一個或多個其他實施例中所參照的附圖(也可以是其一部分的附圖)進行組合來可以描述其他結構例子記載的附圖。此外，對於在某一個實施例中參照的附圖或描述的文章，根據其一部分可以構成其他實施例。因此，在記載對某個部分的附圖或文章進行描述的情況下，也公開了以其一部分的附圖或文章描述的其他實施例。
因此，例如，可以在記載有一個或多個主動元件(電晶體、二極體等)、佈線、被動元件(電容器、電阻器等)、導電層、絕緣層、半導體層、有機材料、無機材料、構件、基板、模組、裝置、固體、液體、氣體、工作方法、製造方法等的附圖(截面圖、平面圖、電路圖、方 塊圖、流程圖、製程圖、立體圖、立面圖、佈置圖、定時圖、結構圖、示意圖、圖、表、光路圖、向量圖、狀態圖、波形圖、照片、化學式等)或者文章中，取出其一部分而構成本發明的一個實施例。
作為一個例子，可以從具有N個(N是整數)電路元件(電晶體、電容器等)構成的電路圖取出M個(M是整數，M<N)電路元件(電晶體、電容器等)來構成本發明的一個實施例。作為其他一個例子，可以從具有N個(N是整數)層構成的截面圖取出M個(M是整數，M<N)層來構成本發明的一個實施例。作為其他一個例子，可以從具有N個(N是整數)的要素構成的流程圖取出M個(M是整數，M<N)要素來構成本發明的一個實施例。
此外，在某一個實施例所述的附圖或文章中記載至少一個具體例子的情況下，所屬技術領域的普通技術人員可以很容易地理解一個事實就是由上述具體例子導出該具體例子的上位概念。從而，在某一個實施例中所述的附圖或文章中記載至少一個具體例子的情況下，可以由該具體例子的上述概念構成本說明書所公開的發明的一個實施例。
另外，至少在附圖中記載的內容(也可以是附圖中的一部分)作為本發明的一個實施例被公開，並可以構成本發明的一個實施例。因此，只要在附圖中記載某一個內容，即使不使用文章描述，就也可以根據該內容構成本說明書所公開的發明的一個實施例。同樣地，可以根據取出 附圖中的一部分的附圖構成本說明書所公開的發明的一個實施例。
另外，即使沒有特別指定主動元件(電晶體、二極體等)、被動元件(電容器、電阻器等)所具有的所有元件的連接位置，所屬技術領域的普通技術人員有時也能夠構成發明的一個實施例。尤其是在端子的連接位置考慮到多個部分的情況下，該端子的連接位置不必限定在特定的部分。因此，藉由僅特別指定主動元件(電晶體、二極體等)、被動元件(電容器、電阻器等)所具有的一部分的端子的連接位置，有時能夠構成發明的實施例。
另外，至於某一個電路，至少特別指定連接位置，所屬技術領域的普通技術人員能夠特別指定發明的實施例，本說明書所公開的發明的實施例包括上述情況。或者，至於某一個電路，至少特別指定功能，所屬技術領域的普通技術人員能夠特別指定發明的實施例。本說明書所公開的發明的實施例包括上述情況。
實施例1
在本實施例中，參照圖1A至圖6B3對在半導體裝置中在同一基板上至少製造驅動電路部的一部分和配置在像素部的薄膜電晶體的方法。
圖1A是示出根據本實施例的半導體裝置的一個例子的方塊圖。在本實施例中，作為半導體裝置，尤其說明液晶顯示裝置，但是所公開的發明不侷限於此。本發明也可 以應用於電致發光顯示裝置(EL顯示裝置)或使用電泳元件的顯示裝置(所謂的電子紙)等。另外，本發明還可以應用於顯示裝置以外的其他半導體裝置。
圖1A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對被選擇了的像素的視頻信號輸入的信號線驅動電路5303。
圖1B是示出可以應用於掃描線驅動電路5302、信號線驅動電路5303等的驅動電路部的電晶體192的截面圖。電晶體192由用作源極電極(或汲極電極)的導電層122、半導體層133b、閘極絕緣層140、用作閘極電極的導電層165構成，該電晶體192是所謂的頂閘型電晶體。注意，驅動電路部是指像素周圍電路的一部分或全部，如本實施例那樣，不僅限定掃描線驅動電路和信號線驅動電路。
下面，圖2A和2B示出圖1A所示的像素部5301的結構的一個例子。此外，圖2A是放大多個配置在像素部5301內的像素中的一個像素的平面圖，而且圖2B是沿著圖2A中的A-B的截面圖。
圖2A和2B所示的多個配置在像素部5301內的像素中的一個像素具備如下：用作源極電極佈線的導電層111a；與導電層111a交叉並用作閘極佈線的導電層154a及用作電容器佈線的導電層154b；位於導電層154a與導電層111a的交叉部分附近的電晶體190；與導電層154b 電連接的儲存電容器191。另外，在本說明書等中，像素是指由用作閘極佈線的導電層和用作源極電極佈線的導電層圍繞的區域。另外，雖然在圖2A中導電層111a與導電層154a及導電層154b以90°的角度交叉，但是所公開的發明不侷限於該結構。換言之，還可以使導電層111a與導電層154a及導電層154b以90°以外的角度交叉。此外，雖然未圖示，但是源極電極佈線連接到信號線驅動電路，而且閘極佈線連接到掃描線驅動電路。另外，最好在源極電極佈線和閘極佈線的交叉部分設置由與半導體層133a同一層構成的半導體層133d。由此，能夠降低起因於佈線的交叉而產生的電容，從而能夠抑制信號波形的畸變。尤其是在大型半導體裝置中，該效果很明顯。
圖2A、2B所示的像素部中的電晶體190由用作源極電極的導電層111a、用作汲極電極的導電層111b、半導體層133a、閘極絕緣層140和用作閘極電極的導電層154a構成，該電晶體190是所謂的頂閘型電晶體。注意，電晶體中的源極電極及汲極電極的功能有時會根據載子流動的方向而互換，從而只是為了方便起見稱為源極電極及汲極電極而已。換言之，各種導電層的功能不應該被解釋為侷限於上述名稱。另外，儲存電容器191由導電層111b、閘極絕緣層140、導電層154b、絕緣層170和導電層180構成。更詳細地說，在導電層111b與導電層154b之間和在導電層154b與導電層180之間形成電容。
在此，構成電晶體190的導電層111a、導電層 111b、半導體層133a、導電層154a以及導電層154b使用具有透光性的材料形成。由此，實現像素的孔徑比的提高。
另外，構成圖1B所示的電晶體192的導電層122、導電層165由低電阻材料形成。因此，可以降低因電極等而產生的電阻並提高電晶體的特性。此外，在很多情況下，低電阻材料具有遮光性，因而所形成的薄膜電晶體不透光，但是不需要具有完整的遮光性(如透光率為10%以下)。
像這樣，藉由在像素部中形成使用具有透光性的材料的電晶體，並在驅動電路部中形成使用低電阻材料的電晶體，可以提供在像素部中提高孔徑比，並提高像素週邊電路的功能的半導體裝置。換言之，可以解決提高半導體裝置的特性的課題。
另外，上述“具有透光性”意味著可見區(400nm至800nm左右)的透光率至少比導電層122及導電層165高。
在本說明書中，對於可見光具有透光性的膜是指可見光的透過率為75%至100%的膜，在該膜具有導電性時也稱為透明導電膜。此外，作為應用於閘極電極層、源極電極層、汲極電極層、像素電極層、其他電極層、其他佈線層的金屬氧化物，也可以使用對於可見光半透明的導電膜。對於可見光半透明是指可見光的透過率為50%至75%的膜。
以下，參照圖3A1至6B3說明半導體裝置的製造方法的一個例子。此外，圖3A1至6B3的左側示出像素部的電晶體及儲存電容器的製造方法，而且圖3A1至6B3的右側示出驅動電路部的電晶體的製造方法。
首先，在具有絕緣面的基板100上形成導電層110(參照圖3A1、3B1)。
例如，作為具有絕緣面的基板100，可以使用用於液晶顯示裝置等的透可見光的玻璃基板。該玻璃基板最好地為無鹼玻璃基板。作為無鹼玻璃基板，例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。另外，作為具有絕緣面的基板100，也可以使用如下基板：陶瓷基板、石英基板、藍寶石基板等由絕緣體形成的絕緣基板等。可以使用以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)和聚醚碸(PES)為代表的具有撓性的合成樹脂。
雖然未圖示，但是最好在具有絕緣面的基板100上設置基底膜。基底膜具有如下功能：防止來自基板100的鹼金屬(Li、Cs、Na等)或鹼土金屬(Ca、Mg等)、其他雜質的擴散。換言之，藉由設置基底膜，能夠解決半導體裝置的可靠性提高的課題。基底膜使用從氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜等中選出的一種或多種絕緣層形成。例如，最好採用從基板一側依次層疊氮化矽膜和氧化矽膜的結構。這是因為氮化矽膜的對雜質的阻擋效果高的 緣故。另一方面，因為當氮化矽膜與半導體接觸時可能會引起缺陷，所以最好形成氧化矽膜作為與半導體接觸的膜。
基底膜可以利用電漿CVD法或濺射法等形成。在本實施例中，作為基底膜，使用利用濺射法從基板100一側形成的氮化矽膜和氧化矽膜的疊層。
另外，在本說明書等中，氧氮化物是指在組成方面氧的含量(原子數)比氮的含量多的物質，例如，氧氮化矽是指包含50原子%以上且70原子%以下的氧、0.5原子%以上且15原子%以下的氮、25原子%以上且35原子%以下的矽、0.1原子%以上且10原子%以下的氫的物質。另外，氮氧化物是指在組成方面氮的含量(原子數)比氧的含量多的物質，例如，氮氧化矽是指包含5原子%以上且30原子%以下的氧、20原子%以上且55原子%以下的氮、25原子%以上且35原子%以下的矽、10原子%以上且25原子%以下的氫的物質。注意，上述範圍是使用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)以及氫前方散射法(HFS：Hydrogen Forward Scattering)測量而得到的。此外，構成元素的含有比率的總計不超過100原子%。
導電層110最好使用氧化銦錫(Indium Tin Oxide：ITO)、包含氧化矽的氧化銦錫(ITSO)、有機銦、有機錫、氧化鋅(ZnO)、氮化鈦等具有透光性(透可見光性)的材料形成。此外，還可以使用含有氧化鋅的氧化銦 鋅(Indium Zinc Oxide：IZO)、對氧化鋅添加鎵(Ga)的材料、氧化錫(SnO2)、含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫等。導電層110既可具有單層結構又可具有疊層結構，但是在採用疊層結構時，最好將導電層110形成為使其透光率充分高。另外，作為導電層110的製造方法，最好使用濺射法，但是不一定需要侷限於此。導電層110的厚度可以在50nm以上且300nm以下的範圍內適當地選擇。在本實施例中，作為導電層110使用氧化銦錫。
接著，在導電層110上形成抗蝕劑掩模101a及抗蝕劑掩模101b，並且使用該抗蝕劑掩模101a及抗蝕劑掩模101b選擇性地蝕刻導電層110，以形成導電層111a及導電層111b(參照圖3A2、3B2)。作為上述蝕刻，可以採用濕蝕刻及乾蝕刻中的任何一種。另外，在進行上述蝕刻之後，去除抗蝕劑掩模101a及抗蝕劑掩模101b。最好的是，將導電層111a及導電層111b的端部形成為錐形形狀，以提高後面形成的絕緣層等的覆蓋性，並防止斷開。像這樣，藉由將導電層111a及導電層111b形成為錐形形狀，可以解決半導體裝置的良率提高的課題。
將導電層111a用作像素部中的電晶體的源極電極，而且將導電層111b用作像素部中的電晶體的汲極電極和儲存電容器的電極(電容器電極)。另外，各種導電層的功能不應該被解釋為侷限於源極電極或汲極電極的名稱。
接著，覆蓋導電層111a及導電層111b地形成導電層 120(參照圖3A3、3B3)。另外，在此，覆蓋導電層111a及導電層111b地形成導電層120，但是所公開的發明不侷限於此。
導電層120使用鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、鈮(Nb)、鉻(Cr)、鈰(Ce)等金屬材料、以這些金屬材料為主要成分的合金材料、或以這些金屬材料為成分的氮化物，以單層結構或疊層結構形成。例如，最好使用鋁等低電阻材料形成導電層120。
在導電層111a及導電層111b上形成導電層120的情況下，這些導電層有時會引起反應。例如，在導電層111a及導電層111b使用ITO，而且導電層120使用鋁的情況下，引起化學反應。為避免上述反應，導電層120還可以由高熔點材料和低電阻材料的疊層結構構成。更明確地說，例如，最好的是，導電層120的與導電層111a及導電層111b接觸的區域由高熔點材料形成，而且導電層120的與導電層111a及導電層111b非接觸的區域由低電阻材料形成。
作為上述高熔點材料，可以舉出鉬、鈦、鎢、鉭、鉻等。作為低電阻材料，可以舉出鋁、銅、銀等。
當然，導電層120還可以由三層以上的疊層結構形成。在此情況下，例如可以採用如下疊層結構：第一層為鉬、第二層為鋁且第三層為鉬；或者第一層為鉬、第二層 為含有微量釹的鋁且第三層為鉬。藉由採用上述疊層結構作為導電層120，可以防止小丘的發生。由此，可以解決半導體裝置的可靠性提高的課題。
接著，在導電層120上形成抗蝕劑掩模102，並使用該抗蝕劑掩模102選擇性地蝕刻導電層120，以形成導電層122(參照圖3A4、3B4)。此時，在用作像素部中的電晶體的源極電極(或汲極電極)的導電層111a及導電層111b上不形成導電層122。另外，將導電層122用作驅動電路部中的電晶體的源極電極(或汲極電極)。此外，導電層122使用低電阻材料形成。在形成導電層122之後去除抗蝕劑掩模102。
另外，雖然在本實施例中說明了在形成導電層111a及導電層111b之後形成導電層122的製程，但是所公開的發明不被解釋為侷限於此。例如，還可以互換導電層111a及導電層111b、導電層122的形成.順序。換言之，也可以在形成用作驅動電路部中的電晶體的源極電極的導電層122之後形成用作像素部中的電晶體的源極電極(或汲極電極)的導電層111a及導電層111b。
接著，至少覆蓋導電層111a及導電層111b地形成半導體層130(參照圖4A1、4B1)。在本實施例中，在基板100上覆蓋導電層111a及導電層111b、導電層122地形成半導體層130。
半導體層130可以使用各種氧化物半導體材料形成。
作為本說明書中所使用的氧化物半導體，形成由 InMO3(ZnO)m(m>O且m不是整數)表示的薄膜，來製造將該薄膜用作氧化物半導體層的薄膜電晶體。此外，M表示選自Ga、Fe、Ni、Mn和Co中的一種金屬元素或多種金屬元素。例如，作為M，除了包含Ga的情況之外，還有Ga和Ni或Ga和Fe等包含Ga以外的上述金屬元素的情況。另外，在上述氧化物半導體中，不僅包含作為M的金屬元素，有時還包含作為雜質元素的Fe、Ni以及其他過渡金屬或該過渡金屬的氧化物。在本說明書中，在表示為InMO3(ZnO)m(m>0且m不是整數)的結構的氧化物半導體層中，將作為M包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，也將其薄膜稱為In-Ga-Zn-O類非單晶膜。
此外，除了作為應用於氧化物半導體層的金屬氧化物應用上述金屬氧化物之外，也可以應用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的金屬氧化物。此外，由上述金屬氧化物構成的氧化物半導體層中還可以包含氧化矽。
另外，也可以使用其他材料。例如，由In-Ga-Zn-O類氧化物半導體材料構成的半導體層130可以藉由包括In、Ga和Zn的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1)的濺射法形成。例如，對於濺射可以採用下列條件：基板100和靶材之間的距離為30mm至500mm；壓力為0.1Pa至2.0Pa；直流(DC)電源為0.25 kW至5.0kW(使用直徑為8英寸大小的靶材時)；以及氣圍為氬氣圍、氧氣圍或氬和氧的混合氣圍。另外，作為半導體層130，也可以使用ZnO類非單晶膜。此外，將半導體層130的膜厚度設定為5nm以上且200nm以下即可。在本實施例中，半導體層130的膜厚度設定為50nm以下。
作為上述濺射法，可以採用將高頻電源用於濺射用電源的RF濺射法、DC濺射法、以脈衝方式施加直流偏壓的脈衝DC濺射法等。注意，最好地使用脈衝直流(DC)電源，因為可以減少灰塵並且使厚度均勻。在此情況下，可以解決半導體裝置的良率提高、可靠性提高的課題。
另外，也可以使用可以設置材料不同的多個靶材的多元濺射裝置。多元濺射裝置既可以在同一個反應室內形成多個不同的膜，又可以在同一個反應室內使多種材料同時濺射來形成一個膜。再者，還可以是使用在反應室內部具備磁場發生機構的磁控管濺射裝置的方法(磁控管濺射法)、使用由微波產生的電漿的ECR濺射法等。另外，還有在膜形成期間使靶材物質和濺射氣體成分起化學反應來形成它們的化合物的反應濺射法(reactive sputtering method)、在膜形成期間也對基板施加電壓的偏壓濺射法等。
另外，還可以在形成半導體層130之前對半導體層130的被形成面(如導電層111a及導電層111b的表面，在形成基底膜的情況下包括基底膜的表面)進行電漿處 理。藉由進行電漿處理，可以去除附著在被形成面的灰塵等。另外，在進行上述電漿處理之後，不暴露於大氣地形成半導體層130，從而能夠實現導電層111a及導電層111b與半導體層130的優良的電連接。換言之，可以解決半導體裝置的良率提高、可靠性提高的課題。
另外，雖然在本實施例中對使用氧化物半導體材料作為半導體層130的情況進行說明，但是所公開的發明的一個實施例不侷限於此。即使使用氧化物半導體材料以外的半導體材料、化合物半導體材料等，也有時會藉由減小厚度而能夠確保透光性。因此，還可以使用另一種半導體材料代替氧化物半導體材料。作為該另一種半導體材料的一個例子，可以舉出矽、鎵、砷化鎵等各種無機半導體材料、碳奈米管等有機半導體材料、它們的混合材料等。這些材料以單晶、多晶、微晶(包括奈米晶體)、非晶的各種狀態而使用，來形成半導體層130。
接著，在半導體層130上形成抗蝕劑掩模103a及抗蝕劑掩模103b，並且使用該抗蝕劑掩模103a及抗蝕劑掩模103b選擇性地蝕刻半導體層130，以形成半導體層133a及半導體層133b(參照圖4A2、4B2)。半導體層133a及半導體層133b形成為島狀。在此，半導體層133a成為像素部中的電晶體的啟動層。另外，半導體層133b成為驅動電路部中的電晶體的啟動層。
另外，上述抗蝕劑掩模可以使用旋塗法等方法形成，但是在使用液滴噴射法或絲網印刷法等的情況下，可以選 擇性地形成抗蝕劑掩模。在此情況下，可以解決生產率提高的課題。
作為半導體層130的蝕刻方法，可以使用濕蝕刻或乾蝕刻。此外，在進行上述蝕刻之後，去除抗蝕劑掩模103a及抗蝕劑掩模103b。在本實施例中，作為半導體層130的蝕刻使用混合有磷酸、醋酸、硝酸、純水的液體。此外，為了去除與導電層111a及導電層111b重疊的半導體層130，在對半導體層130進行蝕刻時，以不去除導電層111a及導電層111b的方式適當地調節各個材料及蝕刻條件。為了對半導體層130選擇性地進行蝕刻，半導體層130最好對半導體層130的下層的導電層111a、111b具有高蝕刻選擇比。
在對導電層111a及導電層111b的半導體層130的蝕刻選擇比高時，可以減少在導電層111a及導電層111b的半導體層130的蝕刻製程中的厚度減薄。
在進行乾蝕刻的情況下，例如，最好使用含有氯的氣體或對含有氯的氣體添加了氧的氣體。這是因為藉由使用含有氯和氧的氣體容易得到導電層和基底膜與半導體層130的高蝕刻選擇比的緣故。
作為用於乾蝕刻的蝕刻裝置，可以使用如下裝置：使用反應性離子蝕刻法(RIE法)的蝕刻裝置、使用ECR(Electron Cyclotron Resonance，即電子迴旋共振)或ICP(Inductively Coupled Plasma，即感應耦合電漿)等高密度電漿源的乾蝕刻裝置。另外，還可以使用如下蝕刻 裝置，即與ICP蝕刻裝置相比，容易獲得在較廣的面積上的均勻的放電的ECCP(Enhanced Capacitively Coupled Plasma，即增大電容耦合電漿)模式的蝕刻裝置。若採用ECCP模式的蝕刻裝置，就容易對應使用第十代以後的基板作為基板的情況。
另外，如本實施例所示，當在用作電晶體的源極電極(或汲極電極)的導電層111a及導電層111b上形成半導體層133a時以及在導電層122上形成半導體層133b時容易使半導體層133a及半導體層133b薄膜化。這是因為在導電層111a、導電層111b上存在有半導體層133a的情況及在導電層122上存在有半導體層133b的情況下，不像與此相反的情況(例如，在導電層111a、導電層111b下存在有半導體層133a的情況)那樣，不會發生由蝕刻導電層111a、導電層111b及導電層122時的過蝕刻導致的半導體層133a、半導體層133b的消失的問題的緣故。像這樣，由於實現半導體層133a及半導體層133b的薄膜化，因此容易實現電壓施加時的耗盡化，而可以降低S值。另外，還可以減小截止電流。換言之，可以解決半導體裝置的高性能化的課題。另外，最好的是，半導體層133a形成為比用作源極電極及源極電極佈線的導電層111a、後面形成的用作閘極電極及閘極佈線的導電層154a等薄。
然後，以350℃以上且低於基板的應變點，最好以400℃以上進行熱處理。加熱處理可以在氮、惰性氣體氣 圍下或減壓下進行，在此在氮氣圍下進行350℃、1小時的熱處理。藉由該熱處理，可以提高半導體層133a及半導體層133b的脫水化或脫氫化，可以提高上述半導體層133a及上述半導體層133b的半導體特性。最好的是，在氮氣圍下對氧化物半導體層進行加熱處理之後，以不接觸到大氣的方式防止對氧化物半導體層再次混入水或氫。另外，上述熱處理在時機上沒有特定限制，只要在半導體層133a及半導體層133b形成之後進行熱處理即可。此外，也可以對於使氧化物半導體膜加工為島狀的氧化物半導體層133a、133b之前的氧化物半導體膜進行熱處理。
另外，雖然在本實施例中說明在形成導電層111a及導電層111b之後形成導電層122，然後形成半導體層133a及半導體層133b的製程，但是所公開的發明不應該被解釋為侷限於此。例如，還可以採用在形成導電層111a及導電層111b之後形成半導體層133a及半導體層133b，然後形成導電層112的製程。
另外，導電層111a及導電層111b最好形成為比導電層122薄。藉由將導電層111a及導電層111b形成為其厚度薄，可以進一步提高透光率，因此是最好的。當然，所公開的發明的一個實施例不應該被解釋為侷限於此。
接著，覆蓋半導體層133a及半導體層133b地形成閘極絕緣層140(參照圖4A3、4B3)。
閘極絕緣層140可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁 膜、氮氧化鋁膜或氧化鉭膜的單層結構或疊層結構形成。例如，使用濺射法或CVD法等以50nm以上且250nm以下的厚度形成閘極絕緣層140即可。此外，閘極絕緣層140最好具有透光性。在此，作為閘極絕緣層140使用濺射法以100nm的厚度形成氧化矽膜。作為閘極絕緣層140也可以使用氧化矽膜和氮化矽膜的疊層，也可以在形成第二層的氮化矽膜之前進行加熱處理。
形成閘極絕緣層140之後的加熱處理在惰性氣體氣圍下或氧氣體氣圍下最好以200℃以上且400℃以下，例如以250℃以上且350℃以下進行。例如，在氮氣圍下進行250℃、1小時的加熱處理。
接著，在閘極絕緣層140上形成導電層150(參照圖4A4、4B4)。導電層150可以使用與導電層110同樣的材料及製造方法而形成。因為導電層150的詳細說明可以參照根據導電層110的說明，所以這裏省略詳細說明。另外，導電層150最好具有透光性。
另外，在使用相同材料形成導電層110和導電層150的情況下，容易共同使用材料和製造裝置，因此有助於低成本化、處理量的提高。當然，不一定需要使用相同材料形成導電層110和導電層150。
接著，在導電層150上形成抗蝕劑掩模104a及抗蝕劑掩模104b，並且使用該抗蝕劑掩模104a及抗蝕劑掩模104b選擇性地蝕刻導電層150，以形成導電層154a及導電層154b(參照圖5A1、5B1)。作為上述蝕刻，可以採 用濕蝕刻及乾蝕刻中的任何一種。另外，在進行上述蝕刻之後，去除抗蝕劑掩模104a及抗蝕劑掩模104b。在像素部中，將導電層154a用作電晶體的閘極電極，而且將導電層154b用作儲存電容器的電極(電容器電極)。
另外，可以適當地改變導電層111b與導電層154b重疊的區域的面積。如本實施例所示，因為導電層111b和導電層154b由具有透光性的材料形成，所以有即使增大重疊的區域的面積而增高電容值也能夠抑制孔徑比的降低的優點。換言之，能夠在不降低孔徑比的情況下解決電容值的增高的課題。
接著，覆蓋導電層154a及導電層154b地形成導電層160(參照圖5A2、5B2)。導電層160可以使用與導電層120同樣的材料及製造方法而形成。因為導電層160的詳細說明可以參照根據導電層120的說明，所以這裏省略詳細說明。在此情況下，藉由使用相同材料形成導電層120和導電層160，可以實現低成本化、處理量的提高等，因此是最好的。
接著，在導電層160上形成抗蝕劑掩模105，並使用該抗蝕劑掩模105選擇性地蝕刻導電層160，以形成導電層165(參照圖5A3、5B3)。另外，將導電層165用作驅動電路中的電晶體的閘極電極。另外，導電層165使用低電阻材料形成。在形成導電層165之後去除抗蝕劑掩模105。
另外，雖然在本實施例中說明在形成導電層154a及 導電層154b之後形成導電層165的製程，但是所公開的發明不應該被解釋為侷限於此。例如，還可以互換導電層154a及導電層154b、導電層165的形成順序。換言之，也可以在形成用作驅動電路部中的電晶體的閘極電極的導電層165之後形成用作像素部中的電晶體的閘極電極的導電層154a及用作儲存電容器的電極的導電層154b。
另外，導電層154a及導電層154b最好形成為比導電層165等薄。藉由將導電層154a及導電層154b形成為薄，電阻上升，但是可以進一步提高透過率，因此是最好的。當然，所公開的發明的一個實施例不應該被解釋為侷限於此。
接著，覆蓋閘極絕緣層140、導電層154a、導電層154b、導電層165地形成絕緣層170(參照圖5A4、5B4)。絕緣層170的表面成為在後面形成的電極(像素電極)的被形成面，因而最好形成為平坦。尤其是在所公開的發明的一個實施例中，可以使用具有透光性的材料形成各種元件，因此可以將形成有這些元件的區域用作顯示區域(開口區域)。因此，將絕緣層170形成為緩和因元件或佈線所產生的凹凸是極為有益的。
絕緣層170可以使用如下材料的單層結構或疊層結構而形成：由氧化矽、氮化矽、氧氮化矽、氮氧化矽等含有氧或氮的材料形成的絕緣膜；DLC(類金剛石碳)等包含碳的膜；由環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯苯酚、苯並環丁烯、丙烯酸樹脂等的有機材料，或矽氧烷樹脂等矽 氧烷材料形成的膜等。例如，具有氮化矽的膜對雜質的阻擋效果高，因而適合提高元件的可靠性。另外，具有有機材料的膜對凹凸的緩和功能高，因而適合提高元件的特性。另外，在絕緣層170由具有氮化矽的膜和具有有機材料的膜的疊層結構構成的情況下，最好在附圖中下側(接近於元件的一側)配置具有氮化矽的膜(氮化矽、氧氮化矽、氮氧化矽等)作為保護絕緣層並在圖中上側(像素電極的被形成面一側)配置具有有機材料的膜作為平坦化絕緣層。絕緣層170最好具有充分的透光性。
另外，在絕緣層170由絕緣層170a和絕緣層170b的兩層結構構成的情況下(參照圖20A)，藉由蝕刻去除絕緣層170b的與導電層154b重疊的區域(參照圖20B)，可以增加在導電層154b與後面形成的導電層180之間形成的電容的電容值(參照圖20C)。另外，所公開的發明的一個實施例不侷限於上述方式，絕緣層170可以採用三層以上的多層結構。
絕緣層170也可以形成為具有濾色片的功能。像這樣，在形成元件的基板上形成濾色片，容易進行貼合對置基板等時的位置對準。當然，所公開的發明的一個實施例不侷限於使絕緣層170具有濾色片的功能的形式，還可以在基板100上另外形成用作濾色片的層。另外，在所公開的發明的一個實施例中，使用具有遮光性的材料形成源極電極佈線或閘極佈線等。由此，可以在不另外形成黑色掩模(黑色矩陣)的情況下對像素之間進行遮光。換言之， 與另外形成黑色掩模的情況相比，製程簡化，同時可以提供高性能的半導體裝置。當然，所公開的發明的一個實施例不應該被解釋為侷限於此，還可以另外形成黑色掩模。
另外，在即使沒有絕緣層170也不發生大問題的情況下，還可以採用不形成有絕緣層170的結構。在此情況下，有能夠簡化製程的優點。
然後，在絕緣層170中形成到達導電層111b的接觸孔176，以暴露導電層111b的表面的一部分(參照圖6A1、6B1)。
然後，覆蓋絕緣層170地形成導電層180(參照圖6A2、6B2)。因為在絕緣層170中形成有接觸孔176，所以導電層111b和導電層180電連接。
導電層180可以使用與導電層110或導電層150同樣的材料及製造方法而形成。因為導電層180的詳細說明可以參照根據導電層110或導電層150的說明，所以這裏省略詳細說明。另外，導電層180最好具有透光性。在此情況下，藉由使用相同材料形成導電層110或導電層150、導電層180，可以實現低成本化、處理量的提高等，因此是最好的。
接著，在導電層180上形成抗蝕劑掩模，並使用該抗蝕劑掩模選擇性地蝕刻導電層180，以形成導電層187(參照圖6A3、6B3)。在此，導電層187具有像素電極的功能。
雖然未圖示，但是還可以使用由導電層180形成的導 電層使源極電極佈線、源極電極、閘極佈線、閘極電極、電容器佈線、電容器電極等互相連接。換言之，可以將由導電層180形成的導電層用作各種佈線。
藉由上述步驟，可以製造具備具有透光性的電晶體190、具有透光性的儲存電容器191以及使用低電阻電極的驅動電路部中的電晶體192的半導體裝置(參照圖6A3、6B3)。
像這樣，藉由使用具有透光性的材料形成電晶體190及儲存電容器191，即使在形成主動電極、電極、閘極電極等的區域中也能夠透光，從而能夠提高像素的孔徑比。另外，藉由使用低電阻材料形成驅動電路部中的電晶體192，可以提高驅動電路的特性。
另外，藉由使用具有透光性的材料形成電容器電極，能夠使電容器電極的面積充分大。換言之，能夠使儲存電容器的電容值充分大。由此，像素電極的電位保持特性提高，並且顯示品質提高。另外，能夠減小饋入電位(feedthrough potential)。另外，能夠減少串擾。另外，能夠減少閃爍(flicker)。
另外，因為使用具有透光性的材料形成電晶體190，所以電晶體190中的通道長度(L)和通道寬度(W)的設計自由度極為大(佈局的自由度大)。這是因為孔徑比不受到通道長度和通道寬度的影響的緣故。另外，由於對於驅動電路等的不需要透光性的物件使用非透光性的低電阻材料，所以可以分別形成用於像素部的元件和用於其他 區域(例如驅動電路)的元件。
另外，可以使電晶體中的通道長度(L)和通道寬度(W)大於導電層165等的寬度。這是因為半導體層133a由透光材料形成，從而孔徑比不依賴於半導體層133a的大小的緣故。但是，所公開的發明的一個實施例不應該被解釋為侷限於此。可以將多個電晶體配置為串聯或並聯。由此，能夠增加電晶體個數。
本實施例可以與其他實施例適當地組合而使用。
實施例2
在本實施例中，參照圖7至圖11B3說明半導體裝置的製造方法的另一個例子。另外，根據本實施例的半導體裝置的製造方法的大多部分與根據實施例1的製造方法相同。因此，以下省略重複的結構、重複的附圖標記等的說明。
此外，根據本實施例的半導體裝置的結構及像素的平面圖、像素的截面圖與實施例1同樣(參照圖1A、2A、2B)。
圖7示出根據本實施例的驅動電路部的電晶體的截面結構。該電晶體由用作源極電極(或汲極電極)的導電層116c及導電層126c、半導體層137b、閘極絕緣層140、用作閘極電極的導電層158c及導電層168c構成，該電晶體是所謂的頂閘型電晶體。在本實施例中，由使用具有透光性的材料形成的導電層116c、使用低電阻材料形成的 導電層126形成源極電極(或汲極電極)，由使用具有透光性的材料形成的導電層158c、使用低電阻材料形成的導電層168c形成閘極電極。
以下，參照圖8A1至11B3說明根據本實施例的半導體裝置的製造方法的一個例子。圖8A1至11B3的左側示出像素部中的電晶體及儲存電容器的製造方法，而且圖8A1至11B3的右側示出驅動電路部中的電晶體的製造方法。
首先，在具有絕緣面的基板100上依次層疊形成導電層110及導電層120(參照圖8A1、8B1)。具有絕緣面的基板100、導電層110及導電層120的詳細說明可以參照實施例1。
雖然未圖示，但是最好在具有絕緣面的基板100上設置基底膜。基底膜的詳細說明可以參照實施例1。注意，所公開的發明的一個實施例不侷限於設置基底膜的方式。
接著，在導電層120上形成抗蝕劑掩模106a至106c，並且使用該抗蝕劑掩模106a至106c選擇性地蝕刻導電層110及導電層120，以形成導電層116a至116c、導電層126a至126c(參照圖8A2、8B2)。
根據本實施例的半導體裝置的製造方法與根據實施例1的半導體裝置的製造方法的不同之處之一在於導電層110及導電層120的蝕刻製程。在本實施例中，在蝕刻製程中使用的抗蝕劑掩模106a至106c是使用多灰度級掩模形成的。
多灰度級掩模是指可以多個步驟的光量進行曝光的掩模。藉由使用多灰度級掩模，例如能夠以曝光、半曝光和未曝光的三個步驟的光量進行曝光。換言之，藉由使用多灰度級掩模，能夠以一次的曝光及顯影形成具有多種(典型為兩種)厚度的抗蝕劑掩模。因此，藉由使用多灰度級掩模，可以減少光掩模的使用數量。
作為典型的多灰度級掩模，有灰色調掩模和半色調掩模。灰色調掩模包括在具有透光性的基板上由具有遮光性的材料層形成的遮光部和設置在該遮光材料層中的狹縫部。狹縫部具有以用於曝光的光的解析度極限以下的間隔設置的狹縫(包括點或網眼等)，從而具有控制光透過量的功能。另外，設置在狹縫部中的狹縫可以為週期性的，又可以為非週期性的。半色調掩模包括在透光基板上由遮光材料層形成的遮光部和由具有預定的透光性的材料層構成的半透過部。半透過部具有相應於該材料層的材質及厚度的透光率。半透過部中的透過率大致在10%至70%的範圍內。
圖12A1至12B2示出典型的多灰度級掩模的截面。圖12A1示出灰色調掩模400，並且圖12B1示出半色調掩模410。
圖12A1所示的灰色調掩模400由在具有透光性的基板401上使用具有遮光性的材料層形成的遮光部402和使用具有遮光性的材料層的圖案形成的狹縫部403構成。
狹縫部403具有以用於曝光的光的解析度極限以下的 間隔設置的狹縫。作為具有透光性的基板401，可以使用石英等。構成遮光部402及狹縫部403的遮光層使用金屬膜形成即可，最好使用鉻或氧化鉻等形成。在將光照射到圖12A1所示的灰色調掩模400時，能夠獲得圖12A2所示的透過率。
圖12B1所示的半色調掩模410由在透光基板411上使用具有遮光性的材料層形成的遮光部412和使用具有預定的透光性的材料層形成的半透過部413構成。
半透過部413可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的材料層形成。遮光部412使用與灰色調掩模的遮光膜同樣的材料形成即可。另外，在圖12B1中，遮光部412使用由具有預定的透光性的材料層和具有遮光性的材料層構成的疊層結構形成。在將光照射到圖12B1所示的半色調掩模410時，能夠獲得圖12B2所示的透過率。
藉由使用上述多灰度級掩模進行曝光及顯影，可以形成具有膜厚度不同的區域的抗蝕劑掩模106a至106c。
導電層110及導電層120的蝕刻可以採用濕蝕刻和乾蝕刻中的任何一種。但是，在該步驟中需要蝕刻導電層110及導電層120兩者。藉由進行該蝕刻，可以形成用作像素部中的電晶體的源極電極的導電層116a、用作像素部中的汲極電極及儲存電容器的電極的導電層116b、用作驅動電路中的電晶體的源極電極(或汲極電極)的導電層116c。
接著，使抗蝕劑掩模106c縮小來形成抗蝕劑掩模106d，並去除抗蝕劑掩模106a及抗蝕劑掩模106b。接著，使用抗蝕劑掩模106d去除導電層126a及導電層126b(參照圖8A3、8B3)。作為使抗蝕劑掩模106c縮小的方法(和去除抗蝕劑掩模106a及抗蝕劑掩模106b的方法)，例如有使用氧電漿的灰化處理等，但是該方法不侷限於此。
導電層126a及導電層126b的去除可以採用濕蝕刻和乾蝕刻中的任何一種。但是，在該步驟中，在獲得導電層116a(導電層116b)與導電層126a(導電層126b)的選擇比的條件下進行蝕刻。換言之，重要的是避免因為該蝕刻使導電層116a及導電層116b的形狀變化得多。將藉由進行該蝕刻形成的在導電層116c上層疊導電層126c的電極用作驅動電路中的電晶體的源極電極(或汲極電極)。在此，導電層116a使用透光材料形成，而且導電層126c使用低電阻材料形成。
另外，在進行上述蝕刻之後去除抗蝕劑掩模106d。最好的是，將上述各種導電層的端部形成為錐形形狀，以提高後面形成的絕緣層等的覆蓋性，並且防止斷開。像這樣，藉由將導電層形成為錐形形狀，可以解決半導體裝置的良率提高的課題。其結果，能夠實現半導體裝置的製造成本的抑制。
接著，至少覆蓋導電層116a及導電層116b地形成半導體層130(參照圖8A4、8B4)。在本實施例中，在基 板100上覆蓋導電層116a、導電層116b、導電層126c地形成半導體層130。半導體層130的詳細說明可以參照實施例1。
另外，還可以在形成半導體層130之前對半導體層130的被形成面(如導電層116a及導電層116b的表面，在形成基底膜的情況下包括基底膜的表面)進行電漿處理。藉由進行電漿處理，可以去除附著在被形成面的灰塵等。另外，在進行上述電漿處理之後，不暴露到大氣地形成半導體層130，從而能夠實現導電層116a及導電層116b與半導體層130的優良的電連接。換言之，可以解決半導體裝置的良率提高、可靠性提高的課題。
接著，在半導體層130上形成抗蝕劑掩模107a及抗蝕劑掩模107b，並且使用該抗蝕劑掩模107a及抗蝕劑掩模107b選擇性地蝕刻半導體層130，以形成半導體層137a及半導體層137b(參照圖9A1、9B1)。該製程的詳細說明也可以參照實施例1。
然後，最好進行200℃至600℃，典型為300℃至500℃的熱處理。在此，在氮氣圍下進行350℃、1小時的熱處理。藉由該熱處理，可以提高半導體層137a及半導體層137b的半導體特性。另外，上述熱處理在時機上沒有特定限制，只要在半導體層137a及半導體層137b形成之後進行熱處理即可。
接著，覆蓋半導體層137a及半導體層137b地形成閘極絕緣層140(參照圖9A2、9B2)。閘極絕緣層140的 詳細說明可以參照實施例1。
接著，在閘極絕緣層140上依次層疊形成導電層150及導電層160(參照圖9A3、9B3)。導電層150及導電層160的詳細說明可以參照實施例1。
接著，在導電層160上形成抗蝕劑掩模108a至108c，並且使用該抗蝕劑掩模108a至108c選擇性地蝕刻導電層150及導電層160，以形成導電層158a至158c、導電層168a至168c(參照圖10A1、10B1)。
根據本實施例的半導體裝置的製造方法與根據實施例1的半導體裝置的製造方法的不同之處之一在於導電層150及導電層160的蝕刻製程。在本實施例中，在蝕刻製程中使用的抗蝕劑掩模108a至108c是使用多灰度級掩模形成的。多灰度級掩模的其他詳細說明只要參照根據抗蝕劑掩模106a至106c的記載即可。
藉由使用多灰度級掩模進行曝光及顯影，可以形成具有膜厚度不同的區域的抗蝕劑掩模108a至108c。
導電層150及導電層160的蝕刻可以採用濕蝕刻和乾蝕刻中的任何一種。但是，在該步驟中需要蝕刻導電層150及導電層160兩者。藉由進行該蝕刻，可以形成用作像素部中的電晶體的閘極電極的導電層158a、用作像素部中的儲存電容器的電極的導電層158b、用作驅動電路部中的閘極電極的導電層158c。
接著，剝離抗蝕劑掩模108c來形成抗蝕劑掩模108d，並去除抗蝕劑掩模108a及抗蝕劑掩模108b，使用 抗蝕劑掩模108d去除導電層168a及導電層168b(參照圖10A2、10B2)。
此外，為了去除與導電層158a及導電層158b重疊的導電層168a及導電層168b，在對導電層168a及導電層168b進行蝕刻時，適當地調節各個材料及蝕刻條件，以使導電層158a及導電層158b不被去除。為了對導電層168a及導電層168b選擇性地進行蝕刻，導電層168a及導電層168b最好對導電層168a及導電層168b的下層的導電層158a、158b具有高蝕刻選擇比。
例如，作為導電層168a及導電層168b使用Ti膜，作為導電層158a及導電層158b使用In-Sn-O類金屬氧化物膜，作為蝕刻劑使用鹼性的蝕刻劑的過氧化氫氨水(氨、水以及過氧化氫溶液的混合液)。
關於剝離抗蝕劑掩模108c的方法(以及去除抗蝕劑掩模108a及抗蝕劑掩模108b的方法)、導電層168a及導電層168b的去除的詳細說明可以參照剝離抗蝕劑掩模106c的方法(以及去除抗蝕劑掩模106a及抗蝕劑掩模106b的方法)、導電層126a及導電層126b的去除的記載。另外，在該步驟中，在獲得導電層158a(導電層158b)與導電層168a(導電層168b)的高選擇比的條件下進行蝕刻。換言之，重要的是避免因為該蝕刻使導電層158a及導電層158b的形狀變化得多。藉由進行該蝕刻，可以形成用作驅動電路部中的電晶體的閘極電極的導電層168c。在此，導電層168c使用低電阻材料形成。
另外，在進行上述蝕刻之後去除抗蝕劑掩模108d。最好的是，將上述各種導電層的端部形成為錐形形狀，以提高後面形成的絕緣層等的覆蓋性，並且防止斷開。像這樣，藉由將導電層形成為錐形形狀，可以解決半導體裝置的良率提高的課題。
另外，可以適當地改變導電層116b與導電層158b重疊的區域的面積。如本實施例所示，因為導電層116b和導電層158b由具有透光性的材料形成，所以有即使增大重疊的區域的面積而增高電容值也能夠抑制孔徑比的降低的優點。換言之，能夠在不降低孔徑比的情況下解決電容值的增高的課題。
另外，在本實施例中，將導電層116a、導電層116b和導電層158a形成為用作像素部中的電晶體的源極電極的導電層116a及用作像素部中的電晶體的汲極電極的導電層116b與用作閘極電極的導電層158a的一部分重疊，但是還可以在能夠提高半導體層137a的一部分的導電性的情況下採用導電層116a或導電層116b與導電層158a不重疊的結構。詳細說明可以參照實施例1。像這樣，藉由採用導電層116a或導電層116b與導電層158a不重疊的結構，可以降低起因於導電層116a(或導電層116b)與導電層158a重疊的寄生電容。換言之，可以解決半導體裝置的特性提高的課題。
另外，也可以將導電層168b形成為殘留在導電層158b上。像這樣，藉由形成導電層168b，可以降低電容 器佈線的佈線電阻。另外，最好的是，導電層158b上的導電層168b的寬度比導電層158b小得多。像這樣，藉由形成導電層168b，可以在孔徑比實質上不降低的情況下解決降低電容器佈線的佈線電阻的課題。
接著，覆蓋閘極絕緣層140、導電層158a、導電層158b、導電層168c地形成絕緣層170(參照圖10A3、10B3)。例如，在絕緣層170由具有氮化矽的膜和具有有機材料的膜的疊層結構構成的情況下，最好在圖中下側(接近於元件的一側)配置具有氮化矽的膜(氮化矽、氧氮化矽、氮氧化矽等)作為保護絕緣層並在附圖中上側(像素電極的被形成面一側)配置具有有機材料的膜作為平坦化絕緣層。絕緣層170最好具有充分的透光性。絕緣層170的詳細說明可以參照實施例1。
另外，在即使沒有絕緣層170也不發生大問題的情況下，還可以採用不形成有絕緣層170的結構。在此情況下，有能夠簡化製程的優點。
然後，在絕緣層170中形成到達導電層116b的接觸孔176，以暴露導電層116b的表面的一部分(參照圖11A1、11B1)。
然後，覆蓋絕緣層170地形成導電層180(參照圖11A2、11B2)。因為在絕緣層170中形成有接觸孔176，所以導電層116b和導電層180電連接。導電層180的詳細說明可以參照實施例1。
接著，在導電層180上形成抗蝕劑掩模，並使用該抗 蝕劑掩模選擇性地蝕刻導電層180，以形成導電層189(參照圖11A3、11B3)。在此，導電層189具有像素電極的功能。導電層189的其他詳細說明也可以參照實施例1。
可以製造具備具有透光性的像素部中的電晶體190、具有透光性的儲存電容器191以及使用低電阻電極的驅動電路部中的電晶體192的半導體裝置(參照圖11A3、11B3)。
另外，在本實施例中，使用多灰度級掩模形成各種佈線和電極，但是所公開的發明的一個實施例不應該被解釋為侷限於此。還可以藉由使用多灰度級掩模的方法來進行形成導電層116a至116c的製程和形成導電層168a至168c的製程中的一個。
在本實施例中，使用多灰度級掩模形成抗蝕劑掩模來進行蝕刻。因此，能夠抑制光掩模的使用數量，從而能夠減少製程數量。換言之，可以解決抑制半導體裝置的製造成本的課題。
本實施例可以與其他實施例適當地組合而使用。
實施例3
在本實施例中，參照圖13A至14B說明在實施例1中提供的半導體裝置的像素的另一個例子。此外，根據本實施例的半導體裝置的大多部分與根據實施例1的半導體裝置相同。因此，以下省略重複的結構、重複的附圖標記 等的說明。
圖13A和13B示出根據本實施例的像素結構的一個例子。該結構特別適合應用於電致發光顯示裝置(EL顯示裝置)，但是所公開的發明不侷限於此。另外，圖13A是平面圖，而圖13B是沿著圖13A的C-D線的截面圖。
圖13A所示的半導體裝置具備像素部，該像素部包括：用作源極電極佈線的導電層111a；用作電源佈線的導電層111c，該導電層111c與導電層111a同樣地形成；用作閘極佈線的導電層154a，該導電層154a與導電層111a及導電層111c交叉；位於導電層154a與導電層111a的交叉部附近的電晶體190；電連接於導電層111c的電晶體194；以及電連接於導電層111c的儲存電容器196。另外，雖然在圖13A中導電層111a及導電層111c與導電層154a以90°的角度交叉，但是所公開的發明不侷限於該結構。
電晶體190由用作源極電極的導電層111a、用作汲極電極的導電層111b、半導體層133a、閘極絕緣層140和用作閘極電極的導電層154a構成，該電晶體190是所謂的頂閘型電晶體(參照圖13A、13B)。與此同樣，電晶體194由用作源極電極的導電層111c、用作汲極電極的導電層111d、半導體層133c、閘極絕緣層140和用作閘極電極的導電層154c構成。另外，儲存電容器196由導電層111c、閘極絕緣層140和導電層154c構成。注意，在上述記載中也源極電極及汲極電極的名稱只是為了 方便起見而使用的。
這裏，導電層111b與導電層154c在連接部198中藉由導電層182電連接(參照圖13A、13B)。另外，導電層111b與導電層180電連接。另外，用作像素電極的導電層180與導電層182是能夠在同一製程中製造的。另外，用來連接導電層111b與導電層180的接觸孔、用來連接導電層111b與導電層182的接觸孔和用來連接導電層154c與導電層182的接觸孔是能夠在同一製程中製造的。
構成電晶體190的導電層111a、導電層111b、半導體層133a、導電層154a、構成電晶體194的導電層111c、導電層111d、半導體層133c、導電層154c和構成儲存電容器196的導電層111c使用具有透光性的材料形成。由此，實現像素的孔徑比的提高。
另外，雖然未圖示，在根據本實施例的半導體裝置中，驅動電路部的電晶體的電極使用低電阻的金屬形成。這是與在實施例1中所示的例子相同。
另外，在上述記載中說明一個像素具有兩個電晶體的情況，但是所公開的發明不侷限於此。還可以在一個像素中設置三個以上的電晶體。
圖14A和14B示出根據本實施例的像素結構的一個例子。該結構特別適合應用於電致發光顯示裝置(EL顯示裝置)，但是所公開的發明不侷限於此。另外，圖14A是平面圖，而圖14B是沿著圖14A的C-D線的截面圖。
圖14A和14B所示的結構與圖13A和13B所示的結構基本上相同。它與圖13A和13B所示的結構的不同之處在於連接部198，在圖13A和13B中導電層111b與導電層154c藉由導電層182連接，而在圖14A和14B中導電層111b與導電層154c直接連接(參照圖14A、14B)。在此情況下，因為在圖13A和13B中所示的導電層182是在圖14A和14B中不需要的，所以能夠將用作像素電極的導電層180進一步增大，從而與圖13A和13B所示的結構相比能夠提高孔徑比。另外，為了實現導電層111b與導電層154c的電連接，需要在形成導電層154c之前在閘極絕緣層140中形成接觸孔。
本實施例可以與其他實施例適當地組合而使用。
實施例4
在本實施例中，說明如下情況：製造薄膜電晶體，並將該薄膜電晶體應用於像素部和週邊電路部(驅動電路等)來製造具有顯示功能的半導體裝置(顯示裝置)。藉由將週邊電路部的一部或全部一起形成在與像素部相同的基板上，可以形成系統化面板(system on panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等。在發光元件的範圍內包括利用電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此 外，也可以應用電子墨水等對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，構成顯示裝置的元件基板在各像素中具備用於將電流供給到顯示元件的單元。明確而言，元件基板既可以是形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電層之後且進行蝕刻之前的狀態。
以下，在本實施例中，示出液晶顯示裝置的一個例子。圖15A1、15A2及15B是一種面板的平面圖及截面圖，其中使用第二基板4006和密封材料4005將形成在第一基板4001上的薄膜電晶體4010及4011和液晶元件4013密封。這裏，圖15A1和15A2相當於平面圖，而圖15B相當於沿著圖15A1和15A2的M-N線的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。換言之，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體或多晶半導體形成在另外準備的基板上。
另外，對於另外形成的驅動電路的連接方法沒有特別 的限制，可以適當地採用COG方法、引線接合方法、TAB方法等。圖15A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖15A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖15B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。薄膜電晶體4010及薄膜電晶體4011上設置有絕緣層4020。
例如，薄膜電晶體4010及薄膜電晶體4011可以使用上述實施例等所示的電晶體。在本實施例中，薄膜電晶體4010及薄膜電晶體4011是n通道型電晶體。
另外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。液晶元件4013由上述像素電極層4030、對置電極層4031和液晶層4008形成。另外，像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032及絕緣層4033，且像素電極層4030、對置電極層4031隔著該絕緣層4032及絕緣層4033夾有液晶層4008。
另外，作為第一基板4001、第二基板4006，可以使用玻璃、陶瓷、塑膠等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：纖維增強塑膠)基板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜等。
此外，柱狀隔離物4035是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。柱狀隔離物4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的。另外，還可以使用球狀隔離物代替柱狀隔離物。另外，對置電極層4031電連接於設置在與薄膜電晶體4010同一基板上的共同電位線。例如，能夠隔著配置在一對基板之間的導電粒子電連接對置電極層4031和共同電位線。另外，導電粒子最好包含在密封材料4005中。
另外，還可以使用不需要對準膜的顯示藍相的液晶。藍相是液晶相的一種，是指因升溫而即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以最好使用混合有5wt%以上的手性試劑的液晶組成物。由此，能夠改善溫度範圍。包含顯示藍相的液晶和手性試劑的液晶組成物具有如下特徵：回應時間短，即為10μs至100μs；具有光學各向同性而不需要對準處理；視角依賴性小。
另外，雖然在本實施例中示出透過型液晶顯示裝置的一個例子，但是不侷限於此，既可為反射型液晶顯示裝置又可為半透過型液晶顯示裝置。
另外，雖然在本實施例所示的液晶顯示裝置中示出在基板的外側(可見一側)設置偏光板，並在內側設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例的結構，只要根據偏光板和著色層的材料 或製造製程條件適當地設定即可。另外，還可以設置用作黑掩模(黑矩陣)作為遮光膜。
另外，在本實施例中，為減少薄膜電晶體的表面凹凸，利用絕緣層4020覆蓋上述實施例中獲得的薄膜電晶體，但是所公開的發明不侷限於此。
作為絕緣層4020，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷基類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層4020。
這裏，矽氧烷基類樹脂相當於以矽氧烷基類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。還可以使用有機基(如烷基或芳基)和氟基作為取代基。另外，有機基還可以具有氟基。
至於絕緣層4020的形成方法並沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)等的方法、刮刀法、輥塗法、簾塗法、刮刀塗佈法等的工具(設備)等來形成。
另外，像素電極層4030和對置電極層4031可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加 有氧化矽的氧化銦錫等。
另外，像素電極層4030和對置電極層4031還可以使用包含導電高分子(也稱為導電聚合物)的導電組成物。使用導電組成物而形成的像素電極最好薄層電阻為1.0×104Ω/□以下，且波長為550nm時的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率最好為0.1Ω‧cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給給信號線驅動電路4003、掃描線驅動電路4004、像素部4002等的各種信號是從FPC4018供給的。
另外，連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010及4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015隔著各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖15A1和15A2中示出另外形成信號線驅動電路4003並將該信號線驅動電路4003安裝在第一基板4001上的例子，但是本實施例不侷限於該結構。既可以另外形成掃描線驅動電路而安裝，又可以另外僅形成 信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖16示出將TFT基板2600應用於相當於半導體裝置的一個實施例的液晶顯示模組的例子。
在圖16中，利用密封材料2602固接TFT基板2600和對置基板2601，並在其間設置包括TFT等的元件層2603、包括取向膜和液晶的液晶層2604、著色層2605等來形成顯示區域。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、漫射片2613。另外，光源由冷陰極管2610和反射板2611構成。電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，由此將控制電路及電源電路等外部電路組裝到液晶模組。此外，還可以在偏光板和液晶層之間夾有相位差板。
作為液晶的驅動方式，可以採用TN(Twisted Nematic：扭轉向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣場切換)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微胞)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式等。
藉由上述製程，可以製造高性能的液晶顯示裝置。本實施例可以與其他實施例適當地組合而使用。
實施例5
在本實施例中，參照圖17說明作為半導體裝置的一個例子的主動矩陣型電子紙。能夠與上述實施例所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體650。
圖17所示的電子紙是採用旋轉球顯示方式的電子紙的一個例子。旋轉球顯示方式是指一種方法，其中將一個半球表面為黑色而另一個半球表面為白色的球形粒子配置在第一電極層與第二電極層之間，並且在第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
設置在基板600上的薄膜電晶體650是所公開的發明的薄膜電晶體，其中半導體層被該半導體層上方的閘極電極層與該半導體層下方的源極電極層或汲極電極層夾持。另外，源極電極層或汲極電極層藉由形成在絕緣層中的接觸孔電連接於第一電極層660。在基板602上設置有第二電極層670，並且在第一電極層660和第二電極層670之間設置有球形粒子680，該球形粒子680具有黑色區680a和白色區680b。另外，在球形粒子680的周圍充滿有樹 脂等的填料682(參照圖17)。在圖17中，第一電極層660相當於像素電極，並且第二電極層670相當於公共電極。第二電極層670與設置在與薄膜電晶體650同一個基板上的公共電位線電連接。
還可以使用電泳顯示元件而代替旋轉球。在此情況下，例如使用直徑為10μm至200μm左右的微膠囊，該微膠囊封入有具有透光性的液體、帶正電的白色微粒和帶負電的黑色微粒。當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而顯示白色或黑色。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，即使在亮度不夠的地方也可以辨別顯示部。另外，還有如下優點：即使不向顯示部供應電源，也可以保持顯示過一次的圖像。
如上所述，藉由使用所公開的發明，可以製造高性能的電子紙。另外，本實施例可以與其他實施例適當地組合而使用。
實施例6
在本實施例中，作為半導體裝置示出發光顯示裝置的例子。在此，使用利用電致發光的發光元件而示出顯示裝置所具有的顯示元件。利用電致發光的發光元件是根據其發光材料是有機化合物還是無機化合物而區分的，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞從一對電極分別植入到包含發光有機化合物的層，以流過電流。然後，由於這些載子(電子及電洞)重新結合，而獲得發光。根據這種機理，該發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件的結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機理是利用施體能級和受體能級的施體-受體重新結合型發光。薄膜型無機EL元件具有利用電介質層夾持發光層並進一步利用電極夾持該夾有發光層的電介質層的結構，且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此作為發光元件使用有機EL元件而進行說明。
以下，參照圖18A至18C說明發光元件的結構。在此，以驅動用TFT是n型的情況為例來說明像素的截面結構。可以與上述實施例所示的薄膜電晶體同樣製造用於圖18A、18B和18C的半導體裝置的TFT701、TFT711和TFT721。
為了取出發光，發光元件的陽極和陰極中的至少一個具有透光性。這裏，透光性意味著至少在發光波長處的透射率充分高。作為光的取出方式，有將薄膜電晶體及發光元件形成在基板上來從與該基板相反的面取出發光的頂部發射式(頂部取出式)、從基板一側的面取出發光的底部 發射式(底部取出式)、從基板一側及與基板相反的面取出發光的雙面發射式(雙面取出式)等。
參照圖18A說明頂部發射式的發光元件。
在圖18A中示出當從發光元件702發射的光穿過陽極705一側時的像素的截面圖。這裏，在電連接於驅動用TFT701的具有透光性的導電層707上形成有發光元件702，在陰極703上按順序層疊有發光層704、陽極705。至於陰極703，可以使用功函數低且反射光的導電膜。例如，最好採用Ca、Al、MgAg、AlLi等的材料形成陰極703。發光層704可以由單層或多層的疊層構成。在發光層704由多層構成時，最好在陰極703上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層，但是，當然不需要都設置所有這些層。至於陽極705，使用具有透光性的導電材料而形成。可以使用具有透光性的導電層例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極703及陽極705夾有發光層704的結構可以稱為發光元件702。在圖18A所示的像素中，從發光元件702發射的光如箭頭所示那樣發射到陽極705一側。作為發光元件702的結構也可以採用微腔結構。因為由此能夠選擇取出波長，所以能夠提高顏色純度。另外，在此情況下，根據取出波長而設定構成發光元件702的各層的厚 度。另外，最好使用具有預定反射率的材料形成電極。
在陽極705上，也可以形成包含氮化矽、氧化矽等的絕緣層。由此，能夠抑制發光元件的劣化。
接著，參照圖18B說明底部發射式的發光元件。
圖18B示出當從發光元件712發射的光穿過陰極713一側時的像素的截面圖。這裏，在與驅動用TFT711電連接的具有透光性的導電層717上形成有發光元件712的陰極713，並且在陰極713上按順序層疊有發光層714、陽極715。另外，當陽極715具有透光性時，也可以覆蓋在該陽極715上地設置遮光膜716。與圖18A的情況同樣，至於陰極713，可以使用功函數低的導電材料。但是，將其膜厚度設定為透過光的程度(最好為5nm至30nm左右)。例如，可以將膜厚度為20nm左右的鋁膜用作陰極713。而且，與圖18A同樣，發光層714可以由單層或多層的疊層構成。陽極715不需要透過光，但是與圖18A同樣可以使用具有透光性的導電材料形成。並且，至於遮光膜716可以使用反射光的金屬等，但是不侷限於此。另外，藉由使遮光膜716具有反射功能，可以提高光的取出效率。
由陰極713及陽極715夾有發光層714的結構可以稱為發光元件712。在圖18B所示的像素中，從發光元件712發射的光如箭頭所示那樣發射到陰極713一側。發光元件712的結構也可以採用微腔結構。另外，還可以在陽極715上形成絕緣層。
接著，參照圖18C說明雙面發射式的發光元件。
在圖18C中，在與驅動用TFT721電連接的具有透光性的導電層727上形成有發光元件722的陰極723，並且在陰極723上按順序層疊有發光層724、陽極725。與圖18A的情況同樣，至於陰極723，可以使用功函數低的導電材料。但是，將其膜厚度設定為透過光的程度。例如，可以將膜厚度為20nm的鋁膜用作陰極723。而且，與圖18A同樣，發光層724可以由單層或多層的疊層構成。陽極725與圖18A同樣可以使用具有透光性的導電材料形成。
陰極723、發光層724和陽極725重疊的結構可以稱為發光元件722。在圖18C所示的像素中，從發光元件722發射的光如箭頭所示那樣發射到陽極725一側和陰極723一側兩者。發光元件722的結構也可以採用微腔結構。另外，還可以在陽極725上形成絕緣層。
另外，雖然在此作為發光元件說明了有機EL元件，但是作為發光元件也可以設置無機EL元件。另外，雖然在這裏示出了控制發光元件的驅動的薄膜電晶體(驅動用TFT)和發光元件電連接的例子，但是也可以採用在驅動用TFT和發光元件之間連接有電流控制用TFT的結構。
另外，本實施例所示的半導體裝置不侷限於圖18A至圖18C所示的結構而可以進行各種變形。
接著，參照圖19A和19B說明相當於半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀及 截面。圖19A和19B是一種面板的平面圖及截面圖，其中使用第二基板4506和密封材料4505密封形成在第一基板4501上的薄膜電晶體4509、薄膜電晶體4510及發光元件4511。這裏，圖19A示出平面圖，而圖19B相當於沿著圖19A的H-I線的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b的方式設置有密封材料4505。另外，在像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b上設置有第二基板4506。就是說，像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b由第一基板4501、密封材料4505和第二基板4506與填料4507一起密封。像這樣，最好使用氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)或覆蓋材料等進行封裝(封入)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b包括多個薄膜電晶體，在圖19B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509及薄膜電晶體4510，可以應用 上述實施例所示的電晶體。在本實施例中，薄膜電晶體4509、薄膜電晶體4510是n通道型電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。另外，發光元件4511的結構是由第一電極層4517、第二電極層4512、電致發光層4513、第三電極層4514構成的疊層結構，但是不侷限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等而適當地改變上述結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷等來形成分隔壁4520。特別最好的是，使用感光材料，在第一電極層4517上形成開口部，並且將該開口部的側壁形成為具有連續的曲率的傾斜面。
電致發光層4513既可以由單層構成，又可以由多層的疊層構成。
也可以在第三電極層4514及分隔壁4520上形成保護膜，以防止氧、氫、水、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b及像素部4502等的各種信號是從FPC4518a、FPC4518b供給的。
在本實施例中，示出如下例子：連接端子電極4515 由與發光元件4511的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於從發光元件4511取出光的方向上的基板需要具有透光性。作為具有透光性的基板，有玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等。
作為填料4507，除了氮、氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固性樹脂等。例如，可以使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、EVA(乙烯-醋酸乙烯酯)等。在本實施例中，示出作為填料使用氮的例子。
若有需要，則還可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、濾色片等的光學薄膜。另外，也可以對表面進行抗反射處理。例如，可以進行抗眩光處理，該處理可以藉由利用表面的凹凸來擴散反射光，降低眩光。
信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃描線驅動電路4504b也可以由另外準備的基板上的單晶半導體或多晶半導體形成。此外，也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例不侷限於圖19A 和19B的結構。
藉由上述製程，可以製造高性能的發光顯示裝置(顯示面板)。
以下，說明能夠應用數字時間灰度級驅動的像素結構及其工作。圖21A和21B是示出能夠應用數字時間灰度級驅動的像素結構的例子的圖。在此，示出在一個像素中使用兩個將氧化物半導體層(In-Ga-Zn-O類非單晶膜)用於通道形成區域的n通道型電晶體的例子。
在圖21A中，像素6400包括開關用電晶體6401、驅動用電晶體6402、發光元件6404和電容器6403。開關用電晶體6401的閘極與掃描線6406連接，開關用電晶體6401的第一電極(源極電極及汲極電極中的一個)與信號線6405連接，而開關用電晶體6401的第二電極(源極電極及汲極電極中的另一個)與驅動用電晶體6402的閘極連接。驅動用電晶體6402的閘極藉由電容器6403與電源線6407連接，驅動用電晶體6402的第一電極與電源線6407連接，驅動用電晶體6402的第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於公共電極6408。
另外，發光元件6404的第二電極(公共電極6408一側)和第一電極(電源線6407一側)的電位也可以設定為：其中任一個為高電位。在發光顯示裝置中，將高電位與低電位之間的電位差施加到發光元件6404，並以由此產生的電流使發光元件6404發光，因此只要將各電位設 定為高電位與低電位之間的電位差成為發光元件6404的臨界值電壓以上即可。
另外，還可以使用驅動用電晶體6402的閘極電容代替電容器6403而省略電容器6403。驅動用電晶體6402的閘極電容也可以在通道區與閘極電極之間形成電容。
這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動用電晶體6402的閘極輸入使驅動用電晶體6402處於導通狀態或截止狀態的視頻信號。即，使驅動用電晶體6402工作在線性區域。
另外，藉由改變輸入信號，可以使用與圖21A相同的像素結構進行類比灰度級驅動。例如，藉由將視頻信號設定為類比方式，可以在發光元件6404中產生根據視頻信號的電流來進行類比灰度級驅動。最好的是，視頻信號是使驅動用電晶體6402工作在飽和區域的信號。
另外，電源線6407的電位也可以是以脈衝狀變化的電位。在此情況下，最好採用圖21B所示的結構。
另外，在圖21A的結構中，在很多情況下某一個像素的發光元件6404的第二電極的電位與另一像素的第二電極的電位共用(公共電極6408的電位)，但是還可以在每個像素中對陰極進行構圖，來將它連接於各驅動電晶體。
另外，所公開的發明的一個實施例不被解釋為侷限於圖21A和21B所示的像素結構。例如，還可以對圖21A和21B所示的像素追加開關、電阻器、電容器、電晶體、 邏輯電路等。
另外，本實施例可以與其他實施例適當地組合而使用。
實施例7
半導體裝置可以應用於電子紙。電子紙可以用於顯示資料的所有領域的電子設備。例如，可以將電子紙應用於電子書閱讀器(電子書)、招貼、電車等交通工具的車廂廣告、信用卡等各種卡片的顯示部分等。圖22A和22B以及圖23示出電子設備的一個例子。
圖22A示出利用電子紙而製造的招貼2631。在廣告媒體是紙的印刷物的情況下，用人手進行廣告的更換，但是如果使用電子紙，則可以在短時間內改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的圖像。另外，招貼也可以採用以無線的方式發送和接收資料的結構。
此外，圖22B示出電車等交通工具的車廂廣告2632。在廣告媒體是紙的印刷物的情況下，用人手進行廣告的更換，但是如果使用電子紙，則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的圖像。另外，車廂廣告也可以採用以無線的方式發送和接收資料的結構。
另外，圖23示出電子書閱讀器2700。例如，電子書閱讀器2700由框體2701及框體2703的兩個框體構成。框體2701及框體2703由軸部2711形成為一體，使電子 書閱讀器2700可以以該軸部2711為軸進行開閉動作。藉由採用這種結構，電子書閱讀器2700可以進行如紙的書籍那樣的動作。
框體2701安裝有顯示部2705，並且框體2703安裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖23中的顯示部2705)上顯示文章，並且在左邊的顯示部(圖23中的顯示部2707)上顯示圖像。
此外，在圖23中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。藉由利用操作鍵2723，可以翻頁。另外，也可以採用在與框體的顯示部同一個的面上具備鍵盤、指向裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有作為電子詞典的功能。
此外，電子書閱讀器2700也可以採用以無線的方式發送和接收資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
本實施例可以與其他實施例適當地組合而使用。
實施例8
在本實施例中，說明可應用於液晶顯示裝置的像素的結構及像素的工作。另外，本實施例中的作為液晶元件的工作模式，可以採用TN(Twisted Nematic：扭轉向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣場切換)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微胞)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式等。
圖27A是示出可以應用於液晶顯示裝置的像素結構的一個例子的圖。像素5080具有電晶體5081、液晶元件5082及電容器5083。電晶體5081的閘極電連接到佈線5085。電晶體5081的第一端子電連接到佈線5084。電晶體5081的第二端子電連接到液晶元件5082的第一端子。液晶元件5082的第二端子電連接到佈線5087。電容器5083的第一端子電連接到液晶元件5082的第一端子。電容器5083的第二端子電連接到佈線5086。此外，電晶體的第一端子是源極電極和汲極電極中的一個，電晶體的第二端子是源極電極和汲極電極中的另一個。換言之，在電晶體的第一端子是源極電極的情況下，電晶體的第二端子 成為汲極電極。與此相同，在電晶體的第一端子是汲極電極的情況下，電晶體的第二端子成為源極電極。
佈線5084可以用作信號線。信號線是用來將從像素的外部輸入的信號電壓傳送到像素5080的佈線。佈線5085可以用作掃描線。掃描線是用來控制電晶體5081的導通截止的佈線。佈線5086可以用作電容器線。電容器線是用來對電容器5083的第二端子施加預定電壓的佈線。電晶體5081可以用作開關。電容器5083可以用作儲存電容器。儲存電容器是用來在開關為截止的狀態下也使信號電壓繼續施加到液晶元件5082的電容器。佈線5087可以用作對置電極。對置電極是用來對液晶元件5082的第二端子施加預定電壓的佈線。此外，每個佈線可以具有的功能不侷限於此，可以具有各種功能。例如，藉由使施加到電容器線的電壓變化，可以調整施加到液晶元件的電壓。此外，電晶體5081只要用作開關即可，因此電晶體5081的極性既可以為P通道型，也可以為N通道型。
圖27B是可以應用於液晶顯示裝置的像素結構的一個例子的圖。與圖27A所示的像素結構例子相比，圖27B所示的像素結構例子除了如下點之外具有與圖27A所示的像素結構例子同樣的結構：省略佈線5087，並且液晶元件5082的第二端子和電容器5083的第二端子電連接。圖27B所示的像素結構例子可以尤其在液晶元件為橫向電場模式(包括IPS模式和FFS模式)的情況下應用。這是因為，在液晶元件為橫向電場模式的情況下，可以在同一個 基板上形成液晶元件5082的第二端子及電容器5083的第二端子，因此容易電連接液晶元件5082的第二端子及電容器5083的第二端子的緣故。藉由採用圖27B所示的像素結構，可以省略佈線5087，因此可以使製造製程簡單，降低製造成本。
圖27A或27B所示的多個像素結構可以佈置為矩陣狀。藉由這樣，可以形成液晶顯示裝置的顯示部，並顯示各種圖像。圖27C是表示當將圖27A所示的多個像素結構佈置為矩陣狀時的電路結構的圖。圖27C所示的電路結構是從顯示部所具有的多個像素中取出四個像素並示出的圖。再者，位於i列j行(i、j是自然數)的像素表示為像素5080_i，j，佈線5084_i、佈線5085_j、佈線5086_j分別電連接到像素5080_i，j。與此同樣，像素5080_i+1，j電連接到佈線5084_i+1、佈線5085_j、佈線5086_j。與此同樣，像素5080_i，j+1電連接到佈線5084_i、佈線5085_j+1、佈線5086_j+1。與此同樣，像素5080_i+1，j+1電連接到佈線5084_i+1、佈線5085_j+1、佈線5086_j+1。此外，每個佈線可以由屬於同一個列或行的多個像素共同使用。此外，在圖27C所示的像素結構中，佈線5087是對置電極，對置電極是在所有的像素中共同使用的，因此對於佈線5087，不使用自然數i或j的表記。此外，也可以使用圖27B所示的像素結構，因此即使採用記載有佈線5087的結構，也並不一定需要佈線5087，可以藉由與其他佈線共同使用等而省略。
圖27C所示的像素結構可以藉由各種方法驅動。尤其是，藉由稱為交流驅動的方法驅動，可以抑制液晶元件的劣化(殘影)。圖27D是表示在進行交流驅動之一的點反轉驅動時的對圖27C所示的像素結構中的每個佈線施加的電壓的定時圖。藉由進行點反轉驅動，可以抑制當進行交流驅動時看到的閃爍。
在圖27C所示的像素結構中，電連接到佈線5085_j的像素中的開關在1框期間中的第j閘極選擇期間成為選擇狀態(導通狀態)，在除此之外的期間成為非選擇狀態(截止狀態)。並且，在第j閘極選擇期間之後設置第j+1閘極選擇期間。藉由這樣依次進行掃描，在1框期間內，所有的像素按順序成為選擇狀態。在圖27D所示的定時圖中，藉由使電壓成為高的狀態(高位準)，從而使該像素中的開關成為選擇狀態，藉由使電壓成為低的狀態(低位準)而成為非選擇狀態。此外，這是指每個像素中的電晶體為N通道型的情況，而在使用P通道型電晶體的情況下，電壓和選擇狀態的關係成為與採用N通道型的情況相反。
在圖27D所示的定時圖中，在第k框(k是自然數)中的第j閘極選擇期間，對用作信號線的佈線5084_i施加正的信號電壓，對佈線5084_i+1施加負的信號電壓。再者，在第k框中的第j+1閘極選擇期間，對佈線5084_i施加負的信號電壓，並且對佈線5084_i+1施加正的信號電壓。然後，對每個信號線交替施加在每個閘極選擇期間 極性反轉了的信號。其結果，在第k框中對像素5080_i，j施加正的信號電壓、對像素5080_i+1，j施加負的信號電壓、對像素5080_i，j+1施加負的信號電壓、對像素5080_i+1，j+1施加正的信號電壓。並且，在第k+1框中，在每個像素中被寫入與在第k框中寫入的信號電壓相反的極性的信號電壓。其結果，在第k+1框中，對像素5080_i，j施加負的信號電壓、對像素5080_i+1，j施加正的信號電壓、對像素5080_i，j+1施加正的信號電壓、對像素5080_i+1，j+1施加負的信號電壓。如此，在同一個框中對相鄰的像素施加不同極性的信號電壓，並且在每個像素中針對每1框反轉信號電壓的極性的驅動方法是點反轉驅動。藉由點反轉驅動，可以抑制液晶元件的劣化並減少在所顯示的圖像整體或一部分均勻的情況下看到的閃爍。此外，可以將施加到包括佈線5086_j、5086_j+1的所有的佈線5086的電壓設為恒定的電壓。此外，佈線5084的定時圖中的信號電壓僅標記極性，但是實際上在所顯示的極性中可以取各種信號電壓的值。此外，雖然在此說明針對每1點(一個像素)反轉極性的情況，但是不侷限於此，可以針對每多個像素反轉極性。例如，藉由在每2個閘極選擇期間使寫入的信號電壓的極性反轉，可以減少信號電壓的寫入所需要的功耗。除此之外，可以針對每1列使極性反轉(源極電極線反轉)，也可以針對每1行使極性反轉(閘極線反轉)。
此外，對像素5080中的電容器5083的第二端子，在 1框期間施加恒定的電壓即可。在此，在1框期間的大部分中，施加到用作掃描線的佈線5085的電壓為低位準，由於施加有大致恒定的電壓，因此像素5080中的電容器5083的第二端子的連接位置也可以是佈線5085。圖27E是可以應用於液晶顯示裝置的像素結構的一個例子的圖。與圖27C所示的像素結構相比，圖27E所示的像素結構的特徵在於省略佈線5086，並且像素5080內的電容器5083的第二端子和前1行中的佈線5085電連接。明確而言，在圖27E中示出的範圍內，像素5080_i，j+1及像素5080_i+1，j+1中的電容器5083的第二端子電連接到佈線5085_j。如此，藉由將像素5080內的電容器5083的第二端子和前1行中的佈線5085電連接，可以省略佈線5086，因此可以提高像素的孔徑比。此外，電容器5083的第二端子的連接位置也可以不是前1行中的佈線5085，而是其他行中的佈線5085。此外，圖27E所示的像素結構的驅動方法可以使用與圖27C所示的像素結構的驅動方法同樣的方法。
此外，使用電容器5083及電連接到電容器5083的第二端子的佈線，可以減少施加到用作信號線的佈線5084的電壓。參照圖27F及27G說明此時的像素結構及驅動方法。與圖27A所示的像素結構相比，圖27F所示的像素結構的特徵在於每1個像素列具有兩條佈線5086，並且在相鄰的像素中交替進行與像素5080中的電容器5083的第二端子的電連接。此外，採用兩條的佈線5086分別 稱為佈線5086-1及佈線5086-2。明確而言，在圖27F中示出的範圍內，像素5080_i，j中的電容器5083的第二端子電連接到佈線5086-1_j，像素5080_i+1，j中的電容器5083的第二端子電連接到佈線5086-2_j，像素5080_i，j+1中的電容器5083的第二端子電連接到佈線5086-2_j+1，像素5080_i+1，j+1中的電容器5083的第二端子電連接到佈線5086-1_j+1。
並且，例如，如圖27G所示那樣，在第k框中對像素5080_i，j寫入正的極性的信號電壓的情況下，在第j閘極選擇期間，佈線5086-1_j為低位準，在第j閘極選擇期間結束之後，轉變為高位準。然後，在1框期間中一直維持高位準，並且在第k+1框中的第j閘極選擇期間被寫入負的極性的信號電壓之後，轉變為低位準。如此，在正的極性的信號電壓寫入到像素之後，將電連接到電容器5083的第二端子上的佈線的電壓轉變為正方向，從而可以使施加到液晶元件上的電壓向正方向變化預定量。換言之，可以相應地減少寫入到像素的信號電壓，因此可以減少信號寫入所需要的功耗。此外，在第j閘極選擇期間被寫入負的極性的信號電壓的情況下，在負的極性的信號電壓寫入到像素之後，將電連接到電容器5083的第二端子上的佈線的電壓轉變為負方向，從而可以使施加到液晶元件的電壓向負方向變化預定量，因此與正的極性的情況同樣地可以減少寫入到像素的信號電壓。換言之，關於電連接到電容器5083的第二端子上的佈線，在同一框的同一 行中被施加正的極性的信號電壓的像素和被施加負的極性的信號電壓的像素之間最好分別為不同的佈線。圖27F是對在第k框中被寫入正的極性的信號電壓的像素電連接佈線5086-1，對在第k框中被寫入負的極性的信號電壓的像素電連接佈線5086-2的例子。但是，這是一個例子，例如在每兩個像素中呈現被寫入正的極性的信號電壓的像素和被寫入負的極性的信號電壓的像素這樣的驅動方法的情況下，最好佈線5086-1及佈線5086-2的電連接也與其相應地在每兩個像素中交替進行。再說，雖然可以考慮在1行的所有的像素中被寫入相同極性的信號電壓的情況(閘極線反轉)，但是在此情況下在每1行中有一條佈線5086即可。換言之，在圖27C所示的像素結構中也可以採用如參照圖27F及27G說明那樣的減少寫入到像素的信號電壓的驅動方法。
接下來，說明在液晶元件是以MVA模式或PVA模式等為代表的垂直對準(VA)模式的情況下特別最好的像素結構及其驅動方法。VA模式具有如下優良特徵：製造時不需要研磨製程；黑色顯示時的光洩露少；驅動電壓低等，但是也具有在從斜方向看畫面時圖像品質劣化的(視角狹窄)的問題。為了擴大VA的視角，如圖28A及28B所示，採用一個像素中具有多個子像素(sub pixel)的像素結構是有效的。圖28A及28B所示的像素結構是表示像素5080包括兩個子像素(子像素5080-1、子像素5080-2)的情況的一個例子。此外，一個像素中的子像素 的數量不侷限於兩個，也可以使用各種數量的子像素。子像素的數量越多，可以放大視角。多個子像素可以設為彼此相同的電路結構，在此設定為所有的子像素與圖27A所示的電路結構同樣並進行說明。此外，第一子像素5080-1具有電晶體5081-1、液晶元件5082-1、電容器5083-1，每個連接關係依照圖27A所示的電路結構。與此相同，第二子像素5080-2具有電晶體5081-2、液晶元件5082-2、電容器5083-2，每個連接關係依照圖27A所示的電路結構。
圖28A所示的像素結構表示如下結構：相對於構成一個像素的兩個子像素，具有兩條用作掃描線的佈線5085(佈線5085-1、5085-2)，具有用作信號線的一條佈線5084，具有用作電容器線的一條佈線5086。如此，在兩個子像素中共同使用信號線及電容器線，可以提高孔徑比，而且，可以將信號線驅動電路設得簡單，因此可以降低製造成本且能夠減少液晶面板和驅動電路IC的連接點的數量，因此可以提高良率。圖28B所示的像素結構表示如下結構：相對於構成一個像素的兩個子像素具有一條用作掃描線的佈線5085，具有用作信號線的兩條佈線5084(佈線5084-1、5084-2)，具有用作電容器線的一條佈線5086。如此，在兩個子像素中共同使用掃描線及電容器線，可以提高孔徑比，而且，可以減少整體的掃描線的數量，因此即使在高精細的液晶面板中也可以充分地延長每一個的閘極線選擇期間，並且可以對每個像素寫入合適的 信號電壓。
圖28C及28D是在圖28B所示的像素結構中，將液晶元件置換為像素電極的形狀後示意地表示每個元件的電連接狀態的例子。圖28C及28D中，電極5088-1表示第一像素電極，電極5088-2表示第二像素電極。在圖28C中，第一像素電極5088-1相當於圖28B中的液晶元件5082-1的第一端子，第二像素電極5088-2相當於圖28B中的液晶元件5082-2的第一端子。換言之，第一像素電極5088-1電連接到電晶體5081-1的源極電極或汲極電極，第二像素電極5088-2電連接到電晶體5081-2的源極電極或汲極電極。另一方面，在圖28D中，將像素電極和電晶體的連接關係顛倒。換言之，第一像素電極5088-1電連接到電晶體5081-2的源極電極或汲極電極，第二像素電極5088-2電連接到電晶體5081-1的源極電極或汲極電極。
藉由以矩陣狀交替地佈置如圖28C及28D所示的像素結構，可以獲得特別的效果。圖28E及28F示出這種像素結構及其驅動方法的一個例子。圖28E所示的像素結構採用如下結構：將與像素5080_i，j及像素5080_i+1，j+1相當的部分設為圖28C中所示的結構，將與像素5080_i+1，j及像素5080_i，j+1相當的部分設為圖28D中所示的結構。在該結構中，當如圖28F所示的定時圖那樣進行驅動時，在第k框的第j閘極選擇期間，對像素5080_i，j的第一像素電極及像素5080_i+1，j的第二像素 電極寫入正的極性的信號電壓，對像素5080_i，j的第二像素電極及像素5080_i+1，j的第一像素電極寫入負的極性的信號電壓。再者，在第k框的第j+1閘極選擇期間，對像素5080_i，j+1的第二像素電極及像素5080_i+1，j+1的第一像素電極寫入正的極性的信號電壓，對像素5080_i，j+1的第一像素電極及像素5080_i+1，j+1的第二像素電極寫入負的極性的信號電壓。在第k+1框中，在每個像素中反轉信號電壓的極性。藉由這樣，在包括子像素的像素結構中，實現相當於點反轉驅動的驅動，並且可以在1框期間內使施加到信號線的電壓的極性相同，因此，可以大幅度地減少像素的信號電壓寫入所需要的功耗。此外，可以將施加到包括佈線5086_j、佈線5086_j+1的所有的佈線5086上的電壓設為恒定的電壓。
而且，藉由圖28G及28H所示的像素結構及其驅動方法，可以減少寫入到像素的信號電壓的大小。這是使電連接到每個像素具有的多個子像素上的電容器線針對每個子像素不同。換言之，藉由圖28G及28H所示的像素結構及其驅動方法，關於在同一框內被寫入同一極性的子像素，在同一行內共同使用電容器線，關於在同一框內被寫入不同極性的子像素，在同一行內使電容器線不同。然後，在每個行的寫入結束的時刻，在寫入有正的極性的信號電壓的子像素中使每個電容器線的電壓轉變為正方向，在寫入有負的極性的信號電壓的子像素中使每個電容器線的電壓轉變為負方向，從而可以減少寫入到像素的信號電 壓的大小。明確而言，在每個行中使用兩條用作電容器線的佈線5086(佈線5086-1、佈線5086-2)，像素5080_i，j的第一像素電極和佈線5086-1_j藉由電容器電連接，像素5080_i，j的第二像素電極和佈線5086-2_j藉由電容器電連接，像素5080_i+1，j的第一像素電極和佈線5086-2_j藉由電容器電連接，像素5080_i+1，j的第二像素電極和佈線5086-1_j藉由電容器電連接，像素5080_i，j+1的第一像素電極和佈線5086-2_j+1藉由電容器電連接，像素5080_i，j+1的第二像素電極和佈線5086-1_j+1藉由電容器電連接，像素5080_i+1，j+1的第一像素電極和佈線5086-1_j+1藉由電容器電連接，像素5080_i+1，j+1的第二像素電極和佈線5086-2_j+1藉由電容器電連接。但是，這是一個例子，例如在採用每兩個像素中呈現被寫入正的極性的信號電壓的像素和被寫入負的極性的信號電壓的像素這樣的驅動方法的情況下，最好佈線5086-1及佈線5086-2的電連接也與其相應地在每兩個像素中交替地進行。再說，雖然可以考慮到在1行的所有的像素中被寫入相同極性的信號電壓的情況(閘極線反轉)，但是在此情況下在每1行中使用一條佈線5086即可。換言之，在圖28E所示的像素結構中也可以採用如參照圖28G及28H說明那樣的減少寫入到像素的信號電壓的驅動方法。
實施例9
接下來，說明顯示裝置的其他結構例及其驅動方法。在本實施例中，說明使用對於信號寫入的亮度的回應慢(回應時間長)的顯示元件的顯示裝置的情況。在本實施例中，作為回應時間長的顯示元件，以液晶元件為例進行說明，但是，本實施例中的顯示元件不侷限於此，可以使用對於信號寫入的亮度的回應慢的各種顯示元件。
在一般的液晶顯示裝置的情況下，對於信號寫入的亮度的回應慢，即使對液晶元件持續施加信號電壓，也有時直到回應完成為止需要1框期間以上的時間。使用這種顯示元件顯示運動圖像，也不能如實地再現運動圖像。再者，當以主動矩陣方式驅動時，對於一個液晶元件的信號寫入的時間通常只是將信號寫入週期(1框期間或1子框期間)除以掃描線的數量而得到的時間(1掃描線選擇期間)，在很多情況下，液晶元件在該短時間內不能完成回應。因此，大多的液晶元件的回應在不進行信號寫入的期間內進行。在此，液晶元件的介電常數根據該液晶元件的透過率而變化，但是在不進行信號寫入的期間液晶元件進行回應是指，在不與液晶元件的外部交接電荷的狀態(恒電荷狀態)下液晶元件的介電常數變化。換言之，在(電荷)=(電容)‧(電壓)的公式中，在電荷一定的狀態下電容變化，因此，根據液晶元件的回應，施加到液晶元件的電壓從信號寫入時的電壓發生變化。因此，在以主動矩陣方式驅動對於信號寫入的亮度的回應慢的液晶元件的情況下，施加到液晶元件的電壓在原理上不能達到信號寫 入時的電壓。
本實施例中的顯示裝置為了在信號寫入週期內使顯示元件回應到所希望的亮度，將信號寫入時的信號位準設為預先校正的信號(校正信號)，從而可以解決上述問題。再者，信號位準越大液晶元件的回應時間越短，因此藉由寫入校正信號，可以使液晶元件的回應時間縮短。如這種加上校正信號的驅動方法還被稱為過驅動。本實施例中的過驅動即使在信號寫入週期比輸入到顯示裝置的像素信號的週期(輸入視頻信號週期Tin)短，也對照信號寫入週期而校正信號位準，從而可以在信號寫入週期內使顯示元件回應到所希望的亮度。作為信號寫入週期比輸入視頻信號週期Tin短的情況，可以舉出例如將一個元圖像分割為多個子圖像，並且使該多個子圖像在1框期間內依次顯示的情況。
接著，參照圖29A和29B說明在以主動矩陣方式驅動的顯示裝置中對信號寫入時的信號位準進行校正的方法的例子。圖29A是示出如下的圖表：橫軸表示時間，縱軸表示信號寫入時的信號位準，並且示意性地表示在某一個顯示元件中的信號寫入時的信號位準的隨時間變化。圖29B是示出如下的圖表：橫軸表示時間，縱軸表示顯示位準，並且示意性地表示在某一個顯示元件中的顯示位準的隨時間變化。此外，在顯示元件為液晶元件的情況下，可以將信號寫入時的信號位準設為電壓，將顯示位準設為液晶元件的透過率。下面，將圖29A中的縱軸設為電壓、將 圖29B中的縱軸為透過率進行說明。此外，本實施例中的過驅動還包括信號位準為電壓以外(占空比、電流等)的情況。此外，本實施例中的過驅動也包括顯示位準為透過率以外(亮度、電流等)的情況。此外，液晶元件具有在電壓為0時成為黑色顯示的常黑型(例如：VA模式、IPS模式等)和在電壓為0時成為白色顯示的常白型(例如：TN模式、OCB模式等)，但是圖29B所示的圖表對應於上述兩者，可以設為在常黑型的情況下，越向圖表的上方透過率越大，並且在常白型的情況下，越向圖表的下方透過率越大。換言之，本實施例中的液晶模式既可以為常黑型，又可以為常白型。此外，在時間軸中以虛線表示信號寫入定時，將從進行了信號寫入後到進行下一次信號寫入為止的期間稱為保持期間Fi。在本實施例中，i為整數，設為表示每個保持期間的指標(index)。在圖29A及29B中，i為0至2，但i也可以為這些之外的整數(未圖示0至2之外的情況)。此外，在保持期間Fi中，將實現對應於視頻信號的亮度的透過率設為Ti，將在穩定狀態下提供透過率Ti的電壓設為Vi。此外，圖29A中的虛線5101表示不進行過驅動時的施加到液晶元件的電壓的隨時間變化，實線5102表示本實施例中的進行過驅動時的施加到液晶元件的電壓的隨時間變化。與此相同，圖29B中的虛線5103表示不進行過驅動時的液晶元件的透過率的隨時間變化，並且實線5104表示本實施例中的進行過驅動時的液晶元件的透過率的隨時間變化。此外，將在保 持期間Fi的末尾中的所希望的透過率Ti和實際上的透過率的差異表示為誤差α i。
在圖29A所示的圖表中，在保持期間F0設在虛線5101和實線5102中均施加有所希望的電壓V0，在圖29B所示的圖表中，設在虛線5103和實線5104中均獲得所希望的透過率T0。再者，在不進行過驅動的情況下，如虛線5101所示在保持期間F1的初期中對液晶元件施加有所希望的電壓V1，但是如已所述，信號被寫入的期間與保持期間相比極短，並且保持期間中的大部分的期間成為恒電荷狀態，因此在保持期間隨著透過率的變化，施加到液晶元件的電壓發生變化，在保持期間F1的末尾中成為與所希望的電壓V1的差異較大的電壓。此時，圖29B所示的圖表中的虛線5103也與所希望的透過率T1的差異較大。因此，不能進行忠實於視頻信號的顯示，導致圖像品質降低。另一方面，在進行本實施例中的過驅動的情況下，如實線5102所示，設為在保持期間F1的初期中，對液晶元件施加比所希望的電壓V1大的電壓V1'。換言之，預測在保持期間F1中施加到液晶元件的電壓逐漸變化的情形，以在保持期間F1的末尾中使施加到液晶元件的電壓成為所希望的電壓V1附近的電壓的方式，在保持期間F1的初期中，將從所希望的電壓V1校正後的電壓V1'施加到液晶元件，從而可以對液晶元件正確地施加所希望的電壓V1。此時，如圖29B的圖表中的實線5104所示，在保持期間F1的末尾中獲得所希望的透過率T1。換言之，儘 管在保持期間中的大部分的期間中成為恒電荷狀態，也可以實現信號寫入週期內的液晶元件的回應。接著，在保持期間F2中，表示所希望的電壓V2小於V1的情況，但是這種情況也與保持期間F1同樣，預測在保持期間F2中施加到液晶元件的電壓逐漸變化的情形，以在保持期間F2的末尾中使施加到液晶元件的電壓成為所希望的電壓V2附近的電壓的方式，在保持期間F2的初期中，將從所希望的電壓V2校正後的電壓V2'施加到液晶元件即可。由此，如圖29B的圖表中的實線5104所示，在保持期間F2的末尾中獲得所希望的透過率T2。此外，如保持期間F1那樣，在Vi大於Vi-1的情況下，將校正了的電壓Vi'最好校正為大於所希望的電壓Vi。再者，如保持期間F2那樣，在Vi小於Vi-1的情況下，將校正了的電壓Vi'最好校正為小於所希望的電壓Vi。此外，可以藉由預先測量液晶元件的回應特性來導出具體的校正值。作為組裝到裝置的方法，有如下方法：將校正式公式化並嵌入到邏輯電路的方法；將校正值作為查找表(look up table)儲存在記憶體中，並且根據需要讀出校正值的方法等。
此外，在實際上作為裝置實現本實施例中的過驅動的情況下，有各種限定。例如，電壓的校正必須在源極電極驅動器的額定電壓的範圍內進行。換言之，在所希望的電壓原來就是大的數值且理想的校正電壓超過源極電極驅動器的額定電壓的情況下，不能完成校正。參照圖29C及29D說明這種情況的問題。與圖29A同樣，圖29C示出 是如下的圖表：橫軸表示時間，縱軸表示電壓，並且示意性地表示某一個液晶元件中的電壓的隨時間變化作為實線5105。與圖29B同樣，圖29D是示出如下的圖表：橫軸表示時間，縱軸表示透過率，並且示意性地表示某一個液晶元件中的透過率的隨時間變化作為實線5106。此外，關於其他表示方法，與圖29A和29B同樣，因此省略說明。在圖29C及29D中表示如下狀態：用來實現保持期間F1中的所希望的透過率T1的校正電壓V1'超過源極電極驅動器的額定電壓，因此不得不使V1'=V1，不能進行充分的校正。此時，保持期間F1的末尾中的透過率成為與所希望的透過率T1偏離誤差α1的值。但是，因為誤差α1增大時侷限於當所希望的電壓原來是較大的值時，所以在很多的情況下，由於誤差α1的發生導致的圖像品質降低本身在容許的範圍內。然而，由於誤差α1增大，電壓校正的演算法內的誤差也增大。換言之，在電壓校正的演算法中假設在保持期間的末尾中獲得所希望的透過率的情況下，儘管實際上誤差α1增大，但是由於設為誤差α1較小而進行電壓的校正，所以其次的保持期間F2中的校正中包含誤差，其結果，導致誤差α2也增大。再者，若誤差α2增大，則導致其次的誤差α3進一步增大，這樣誤差連鎖地增大，其結果導致圖像品質明顯降低。在本實施例中的過驅動中，為了抑制誤差這樣連鎖地增大的情形，在保持期間Fi中校正電壓Vi'超過源極電極驅動器的額定電壓時，預測保持期間Fi的末尾中的誤差αi，並且考慮該誤差αi的 大小，可以調整保持期間Fi+1中的校正電壓。這樣，即使誤差αi增大，也可以儘量減小誤差αi+1受到的影響，因此可以抑制誤差連鎖地增大的情形。參照圖29E及29F說明在本實施例中的過驅動中儘量減小誤差α2的例子。在圖29E所示的圖表中，進一步調整圖29C所示的圖表的校正電壓V2’並將設為校正電壓V2’’時的電壓的隨時間變化表示為實線5107。圖29F所示的圖表表示由圖29E所示的圖表進行電壓的校正時的透過率的隨時間變化。在圖29D所示的圖表中的實線5106中，由於校正電壓V2’而產生過校正(是指誤差大的情況下的校正)，但是在圖29F所示的圖表中的實線5108中，根據考慮誤差α1並調整的校正電壓V2’’抑制過校正，使誤差α2最小。此外，藉由預先測量液晶元件的回應特性可以導出具體的校正值。作為組裝到裝置的方法，有如下方法：將校正式公式化並嵌入到邏輯電路的方法；將校正值作為查找表(look up table)儲存到記憶體中，並根據需要讀出校正值的方法等。再者，可以與算術校正電壓Vi’的部分另行地追加這些方法，或者將這些方法嵌入到算術校正電壓Vi’的部分。此外，考慮誤差αi-1進行了調整的校正電壓Vi’’的校正量(與所希望的電壓Vi的差異)最好小於Vi’的校正量。換言之，最好設為｜Vi’’-Vi｜<｜Vi’-Vi｜。
此外，信號寫入週期越短，由於理想的校正電壓超過源極電極驅動器的額定電壓而產生的誤差αi越大。這是因為信號寫入週期越短，需要使液晶元件的回應時間也越 短，其結果需要更大的校正電壓的緣故。再者，所需要的校正電壓增大的結果，校正電壓超過源極電極驅動器的額定電壓的頻度也變高，因此產生較大的誤差αi的頻度也變高。因此，可以說信號寫入週期越短，本實施例中的過驅動越有效。明確而言，在使用如下驅動方法的情況下利用本實施例中的過驅動時發揮特別的效果，即：在將一個元圖像分成為多個子圖像，並在1框期間內依次顯示該多個子圖像的情況；從多個圖像檢測出圖像所包括的運動，生成該多個圖像的中間狀態的圖像，並插入到該多個圖像之間而進行驅動(所謂的運動補償倍速驅動)的情況；或者組合上述的情況等。
此外，源極電極驅動器的額定電壓除了上述的上限之外還存在下限。例如，可以舉出不能施加小於電壓0的電壓的情況。此時，與上述的上限的情況同樣，不能施加理想的校正電壓，因此誤差αi增大。但是，在此情況下，也與上述方法同樣，可以預測保持期間Fi的末尾中的誤差αi，考慮該誤差αi的大小來調整保持期間Fi+1中的校正電壓。此外，在可以施加小於電壓0的電壓(負的電壓)作為源極電極驅動器的額定電壓的情況下，也可以對液晶元件施加負的電壓作為校正電壓。這樣，可以預測恒電荷狀態的電位的變動，並調整為保持期間Fi的末尾中施加到液晶元件的電壓成為所希望的電壓Vi附近的電壓。
此外，為了抑制液晶元件的劣化，可以與過驅動組合而實施將施加到液晶元件的電壓的極性定期反轉的所謂的 反轉驅動。換言之，本實施例中的過驅動包括與反轉驅動同時進行的情況。例如，在信號寫入週期為輸入視頻信號週期Tin的1/2的情況下，若使極性反轉的週期和輸入視頻信號週期Tin為相同程度，則每兩次交替地進行正極性的信號的寫入和負極性的信號的寫入。如此，使極性反轉的週期長於信號寫入週期，從而可以減少像素的充放電的頻度，因此減少功耗。但是，如果使極性反轉的週期過長，有時產生由於極性的不同而導致的亮度差被觀察為閃爍的問題，因此使極性反轉的週期最好與輸入視頻信號週期Tin相同的程度或比輸入視頻信號週期Tin短。
實施例10
接著，說明顯示裝置的其他結構例及其驅動方法。在本實施例中，說明如下方法，即：在顯示裝置的內部基於多個輸入圖像而生成對從顯示裝置的外部輸入的圖像(輸入圖像)的運動進行插值的圖像，並且依次顯示該生成的圖像(生成圖像)和輸入圖像。此外，藉由將生成圖像作為對輸入圖像的運動進行插值這樣的圖像，可以使運動圖像的運動平滑，而且可以改善由於保持驅動引起的殘影等導致的運動圖像的品質降低的問題。在此，下面說明運動圖像的插值。關於運動圖像的顯示，理想的是藉由即時控制每個像素的亮度來實現，但是像素的即時單獨控制很難實現，有如下問題：控制電路的數量變得龐大的問題；佈線空間的問題；以及輸入圖像的資料量變龐大的問題等。 因此，藉由以一定的週期依次顯示多個靜止圖像使得顯示看起來像運動圖像，來進行顯示裝置的運動圖像的顯示。該週期(在本實施例中稱為輸入視頻信號週期，表示為Tin)被標準化，例如根據NTSC標準為1/60秒，根據PAL標準為1/50秒。採用這種程度的週期也不會在作為脈衝型顯示裝置的CRT中發生運動圖像顯示的問題。但是，在保持型顯示裝置中，當原樣地顯示依照這些標準的運動圖像時，發生由於是保持型而引起的殘影等而使顯示不清楚的問題(保持模糊；hold blur)。保持模糊是由於人眼的追隨引起的無意識的運動的插值與保持型的顯示的不一致(discrepancy)而被觀察的，因此能夠藉由使輸入視頻信號週期比以往的標準短(近似於像素的即時單獨控制)，來減少保持模糊，但是縮短輸入視頻信號週期帶來標準的改變，而且資料量也增大，所以很困難。但是，基於標準化了的輸入視頻信號，在顯示裝置內部生成對輸入圖像的運動進行插值這樣的圖像，並且利用該生成圖像對輸入圖像進行插值而進行顯示，從而可以減少保持模糊，而不用改變標準或增大資料量。如此，將基於輸入視頻信號在顯示裝置內部生成視頻信號，並對輸入圖像的運動進行插值的處理稱為運動圖像的插值。
藉由本實施例中的運動圖像的插值方法，可以減少運動圖像的模糊。本實施例中的運動圖像的插值方法可以分為圖像生成方法和圖像顯示方法。再者，關於特定模式的運動，藉由使用其他的圖像生成方法及/或圖像顯示方 法，可以有效地減少運動圖像的模糊。圖30A和30B是用來說明本實施例中的運動圖像的插值方法的一個例子的示意圖。在圖30A和30B中，橫軸表示時間，並且根據橫方向的位置表示每個圖像被處理的定時。記載有“輸入”的部分表示輸入視頻信號被輸入的定時。在此，作為在時間上相鄰的兩個圖像，關注圖像5121及圖像5122。輸入圖像以週期Tin的間隔被輸入。此外，有時將一個週期Tin的長度記為1框或1框期間。記載有“生成”的部分表示基於輸入視頻信號新生成圖像的定時。在此，關注作為基於圖像5121及圖像5122而生成的生成圖像的圖像5123。記載有“顯示”的部分表示在顯示裝置上顯示圖像的定時。此外，雖然關於關注的圖像之外的圖像只用虛線記載，但是與關注的圖像同樣地處理，從而可以實現本實施例中的運動圖像的插值方法的一個例子。
如圖30A所示，在本實施例中的運動圖像的插值方法的一個例子中，使基於在時間上相鄰的兩個輸入圖像生成的生成圖像顯示在顯示該兩個輸入圖像的定時的間隙，從而可以進行運動圖像的插值。此時，顯示圖像的顯示週期最好為輸入圖像的輸入週期的1/2。但是，不侷限於此，可以採用各種顯示週期。例如，使顯示週期比輸入週期的1/2短，從而可以進一步平滑地顯示運動圖像。或者，使顯示週期比輸入週期的1/2長，從而可以減少功耗。此外，在此，基於在時間上相鄰的兩個輸入圖像而生成了圖像，但是作為基礎的輸入圖像不侷限於兩個，可以使用各 種數量。例如，當基於在時間上相鄰的三個(也可以是三個以上)輸入圖像生成圖像時，與基於兩個輸入圖像的情況相比，可以獲得精確度更高的生成圖像。另外，將圖像5121的顯示定時設定為與圖像5122的輸入定時相同時刻，換言之使相對於輸入定時的顯示定時延遲1框，但是本實施例中的運動圖像的插值方法中的顯示定時不侷限於此，可以使用各種顯示定時。例如，可以使相對於輸入定時的顯示定時延遲1框以上。這樣，可以使作為生成圖像的圖像5123的顯示定時延遲，因此可以使生成圖像5123所需的時間中有餘量，減少功耗且降低製造成本。此外，當使相對於輸入定時的顯示定時過遲時，保持輸入圖像的期間延長，保持所需要的記憶體容量增大，因此相對於輸入定時的顯示定時最好延遲1框至延遲2框程度。
在此說明基於圖像5121及圖像5122生成的圖像5123的具體生成方法的一個例子。為了對運動圖像進行插值，需要檢測出輸入圖像的運動，但是在本實施例中，為了檢測出輸入圖像的運動，可以採用稱為塊匹配法的方法。但是，不侷限於此，可以採用各種方法(取圖像資料的差分的方法、利用傅裏葉變換的方法等)。在塊匹配法中，首先將1張輸入圖像的圖像資料(在此是圖像5121的圖像資料)儲存在資料儲存單元(半導體記憶體、RAM等的儲存電路等)。並且，將其次的框中的圖像(在此是圖像5122)分割為多個區域。此外，如圖30A那樣，分割了的區域是相同形狀的矩形，但是不侷限於此，可以採 用各種方式(根據圖像改變形狀或大小等)。然後，按分割了的每個區域，與儲存在資料儲存單元中的前一個框的圖像資料(在此是圖像5121的圖像資料)進行資料的比較，搜索圖像資料相似的區域。在圖30A的例子中示出：從圖像5121中搜索與圖像5122中的區域5124的資料相似的區域，並搜索出區域5126。此外，當在圖像5121中進行搜索時，最好限定搜索範圍。在圖30A的例子中，作為搜索範圍設定區域5125，其大小為區域5124的面積的四倍左右。此外，藉由使搜索範圍比它還大，可以在運動快的運動圖像中也提高檢測精度。但是，當過寬地進行搜索時，搜索時間變得極長，難以實現運動的檢測，因此區域5125最好為區域5124的面積的兩倍至六倍程度。然後，作為運動向量5127求得被搜索的區域5126和圖像5122中的區域5124的位置的差異。運動向量5127表示區域5124中的圖像資料的1框期間的運動。再者，為了生成表示運動的中間狀態的圖像，作成不改變運動向量的方向而改變大小的圖像生成用向量5128，並且根據圖像生成用向量5128使圖像5121中的區域5126所包括的圖像資料移動，從而形成圖像5123中的區域5129內的圖像資料。在圖像5122中的所有的區域中進行上述一系列的處理，從而可以生成圖像5123。再者，藉由依次顯示輸入圖像5121、生成圖像5123、輸入圖像5122，可以對運動圖像進行插值。此外，圖像中的物體5130在圖像5121及圖像5122中位置不同(就是會移動)，但是生成的圖 像5123成為圖像5121及圖像5122中的物體的中間點。藉由顯示這種圖像，可以使運動圖像的運動平滑，改善由於殘影等引起的運動圖像的不清楚。
此外，圖像生成用向量5128的大小可以根據圖像5123的顯示定時來決定。在圖30A的例子中，圖像5123的顯示定時為圖像5121及圖像5122的顯示定時的中間點(1/2)，因此圖像生成用向量5128的大小為運動向量5127的1/2，但是除此之外，例如也可以在顯示定時為1/3的時刻將大小設為1/3，在顯示定時為2/3的時刻將大小設為2/3。
此外，這樣，在使具有各種運動向量的多個區域分別移動而形成新的圖像的情況下，有時在移動目的地的區域內產生其他區域已經移動的部分(重複)、沒有從任何區域移動過來的部分(空白)。關於這些部分，可以校正資料。作為重複部分的校正方法，例如可以採用如下方法：取重復資料的平均的方法；以運動向量的方向等決定優先順序且將優先順序高的資料作為生成圖像內的資料的方法；關於顏色(或亮度)使某一方優先但是關於亮度(或顏色)取平均的方法等。作為空白部分的校正方法，可以使用如下方法：將圖像5121或圖像5122的該位置中的圖像資料原樣地作為生成圖像內的資料的方法；取圖像5121或圖像5122的該位置中的圖像資料的平均的方法等。再者，藉由以按照圖像生成用向量5128的大小的定時顯示所生成的圖像5123，可以使運動圖像的運動平 滑，並且能夠改善由於保持驅動的殘影等導致的運動圖像的品質降低的問題。
如圖30B所示，在本實施例中的運動圖像的插值方法的另一個例子中，在基於在時間上相鄰的兩個輸入圖像而生成的生成圖像顯示在顯示該兩個輸入圖像的定時的間隙的情況下，將每個顯示圖像進一步分割成多個子圖像並顯示，從而可以進行運動圖像的插值。在此情況下，除了由於圖像顯示週期變短帶來的優點之外，還可以獲得由於暗的圖像被定期顯示(顯示方法近似於脈衝型)帶來的優點。換言之，與只將圖像顯示週期設為圖像輸入週期的1/2的長度的情況相比，可以進一步改善由於殘影等引起的運動圖像的不清楚。在圖30B的例子中，“輸入”及“生成”可以進行與圖30A的例子同樣的處理，因此省略說明。圖30B的例子中的“顯示”可以將一個輸入圖像或/及生成圖像分割成多個子圖像進行顯示。明確而言，如圖30B所示，藉由將圖像5121分割為子圖像5121a及5121b並依次顯示，從而使人眼感覺顯示了圖像5121，藉由將圖像5123分割為子圖像5123a及5123b並依次顯示，從而使人眼感覺顯示了圖像5123，藉由將圖像5122分割為子圖像5122a及5122b並依次顯示，從而使人眼感覺顯示了圖像5122。換言之，作為被人眼感覺的圖像，與圖30A的例子同樣，並且能夠使顯示方法近似於脈衝型，因此可以進一步改善由於殘影等造成的運動圖像的不清楚。此外，在圖30B中子圖像的分割數為兩個，但是不 侷限於此，可以使用各種分割數。另外，雖然在圖30B中顯示子圖像的定時為等間隔(1/2)，但是不侷限於此，可以使用各種顯示定時。例如藉由使暗的子圖像(5121b、5122b、5123b)的顯示定時變早(明確而言從1/4至1/2的定時)，可以使顯示方法進一步近似於脈衝型，因此可以進一步改善由於殘影等造成的運動圖像的不清楚。或者，藉由使暗的子圖像的顯示定時延遲(明確而言，從1/2至3/4的定時)，可以延長明亮的圖像的顯示期間，因此可以提高顯示效率並減少功耗。
本實施例中的運動圖像的插值方法的另一個例子是檢測出圖像內運動的物體的形狀並根據運動的物體的形狀進行不同的處理的例子。圖30C所示的例子與圖30B的例子同樣表示顯示的定時，並表示所顯示的內容為運動的字元(也稱為捲動文本(scroll text)、字幕(telop)等)的情況。此外，關於“輸入”及“生成”，可以與圖30B同樣，因此未圖示。有時根據運動的物體的性質，保持驅動中的運動圖像的不清楚的程度不同。尤其在很多的情況下，當字元運動時顯著地被識別。這是因為，當讀運動的字元時視線務必要追隨字元，因此容易發生保持模糊。而且，因為在很多情況下字元的輪廓清楚，所以有時由於保持模糊造成的不清楚被進一步強調。換言之，判斷在圖像內運動的物體是否是字元，當是字元時還進行特別的處理，這對於減少保持模糊是有效的。明確而言，對於在圖像內運動的物體進行輪廓檢測或/及模式檢測等，當判斷 為該物體是字元時，對從相同的圖像分割出的子圖像之間也進行運動插值，並顯示運動的中間狀態，從而使運動平滑。當判斷為該物體不是字元時，如圖30B所示，若是從相同的圖像分割出的子圖像，就可以不改變運動的物體的位置而進行顯示。在圖30C的例子中示出判斷為字元的區域5131向上方向運動的情況，其中在圖像5121a和圖像5121b之間使區域5131的位置不同。關於圖像5123a和圖像5123b、圖像5122a和圖像5122b也同樣。藉由上述，關於特別容易觀察保持模糊的運動的字元，與通常的運動補償倍速驅動相比可以更平滑地運動，因此可以進一步改善由於殘影等造成的運動圖像的不清楚。
實施例11
半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等大型遊戲機等。
圖24A示出電視裝置9600。在電視裝置9600中，框體9601安裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另外提 供的遙控器9610進行電視裝置9600的操作。藉由利用遙控器9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的影像進行操作。此外，也可以採用在遙控器9610中設置顯示從該遙控器9610輸出的資料的顯示部9607的結構。
另外，電視裝置9600採用具備接收機及數據機等的結構。可以利用接收器來接收通常的電視廣播。另外，當藉由數據機連接到以有線或無線方式的通信網路時，可以進行單向的(從發送器到接收器)或者雙向的(發送器和接收器之間、或接收器彼此之間)資料通信。
圖24B示出數位相框9700。例如，在數位相框9700中，框體9701安裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
另外，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等各種電纜連接的端子等)、記錄媒體插入部等的結構。這些結構也可以安裝到與顯示部同一個面，但是藉由將它設置在側面或背面上可以提高設計性，所以是最好的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
另外，數位相框9700可以採用以無線的方式發送和接收資料的結構。也可以採用以無線的方式提取所希望的 圖像資料並進行顯示的結構。
圖25A示出可攜式遊戲機，它由框體9881及框體9891的兩個框體構成，並且藉由連接部9893連接框體9881及框體9891，使該可攜式遊戲機可以打開或折疊。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖25A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(即，具有測定如下因素的功能的裝置：力、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要至少具備半導體裝置即可，且可以採用適當地設置有其他附屬設備的結構。圖25A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而共用資訊。另外，圖25A所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種功能。
圖25B示出大型遊戲機的一種的投幣機9900。在投幣機9900的框體9901中安裝有顯示部9903。另外，投幣機9900還具備如起動杆、停止開關等操作單元、投幣孔、揚聲器等。當然，投幣機9900的結構不侷限於上述 結構，只要至少具備半導體裝置即可，且可以採用適當地設置有其他附屬設備的結構。
圖26A示出行動電話機1000。行動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖26A所示的行動電話機1000可以藉由用手指等觸摸顯示部1002來輸入資訊。此外，可以藉由用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入等的操作。
顯示部1002的畫面主要有三個模式。第一模式是以圖像的顯示為主的顯示模式，第二模式是以文字等的資訊的輸入為主的輸入模式。第三模式是顯示模式和輸入模式的兩種模式組合的顯示+輸入模式。
例如，當打電話或寫電子郵件時，將顯示部1002設定為以文字輸入為主的文字輸入模式，並可以進行在畫面上顯示的文字的輸入操作。此時，最好的是，在顯示部1002的畫面的大部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置陀螺儀、加速度感測器等具有檢測傾斜度的感測器的檢測裝置，判斷行動電話機1000的方向(豎向還是橫向)，從而可以對顯示部1002的畫面顯示進行自動切換。
此外，藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。還可以根據顯示在顯示部1002上的圖像種類切換畫面模式。例如，當顯示在 顯示部上的視頻信號是動態圖像的資料時，則切換成顯示模式，而當顯示在顯示部上的圖像是文本資料時，則切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，從而可以進行身份識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，還可以拍攝手指靜脈、手掌靜脈等。
圖26B也示出行動電話機的一個例子。圖26B中的行動電話機包括顯示裝置9410和通信裝置9400；顯示裝置9410具有包括顯示部9412和操作按鈕9413的框體9411；通信裝置9400具有包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405和當收到來電時發光的發光部9406的框體9401；具有顯示功能的顯示裝置9410與具有電話功能的通信裝置9400可以在箭頭所示的兩個方向裝卸。因此，顯示裝置9410和通信裝置9400可以沿其短軸或長軸彼此安裝。當只需要顯示功能時，從通信裝置9400卸下顯示裝置9410，而可以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以以無線通信或有線通信發送和接收圖像或輸入資訊，並且它們分別 具有可充電的電池。
另外，本實施例可以與其他實施例適當地組合而使用。
實施例12
在本實施例中說明在驅動電路部中配置具有透光性的電晶體和背閘極，並且在像素中使用具有透光性的電晶體的顯示裝置。此外，根據本實施例的半導體裝置的很多部分與實施例1及實施例2相同。從而，以下省略重複結構、重複附圖標記等的說明。
圖31A示出驅動電路部的電晶體和像素部的電晶體的截面圖。
在圖31A中，首先在具有絕緣面的基板100上形成導電層220a。導電層220a具有驅動電路部中的電晶體的背閘極電極的功能。藉由對背閘極電極施加預定的電壓，一定程度能夠控制電晶體的臨界值電壓。
此外，在導電層220a使用與後面的製程形成的導電層122及導電層165相同的材料形成的情況下，容易共用材料和製造裝置，因此有助於低成本化、處理量的提高等。當然，不一定需要使用相同材料形成導電層122、導電層165、導電層220a。
接著，覆蓋基板100及導電層220a地形成絕緣層230。藉由將絕緣層230形成得薄，縮短導電層220a和在後面的製程中形成的半導體層133b的距離，因此可以增 強從背閘極對電晶體的通道施加的電場，其結果是可以容易控制使用背閘極電極的電晶體的臨界值電壓。
接著，在絕緣層230上與實施例1同樣地形成電晶體。此外，導電層111a、導電層111b、導電層154a、導電層154b、半導體層133a使用具有透光性的材料形成，並且導電層122及導電層165使用低電阻材料形成。
像這樣，藉由在驅動電路部中的電晶體中形成背閘極電極，像素部中的電晶體僅使用具有透光性的材料形成，提高孔徑比，並控制驅動電路部中的電晶體的臨界值電壓。
此外，在本實施例中，可以使用多灰度級掩模來製造(參照圖31B)。至於使用多灰度級掩模的製造方法，在實施例2中描述。
此外，在使用多灰度級掩模的結構中，可以在像素部中的電晶體中配置使用具有透光性的材料的背閘極電極。藉由使用背閘極電極控制像素部中的電晶體的臨界值電壓，可以期待借助於洩漏電流的降低的功耗的減少、顯示品質的改善等的效果。
此外，在圖31A、31B中，可以使用導電層210a、導電層220a或導電層210b來形成電容器。由此，可以縮小由像素部、驅動電路部形成的電容器的面積，可以提高佈局的自由度。
此外，如圖31C所示，可以將背閘極電極用於佈線的一部分。在該圖中，用作電晶體的源極電極(汲極電極) 的導電層122、用作佈線的導電層220b藉由接觸孔172被連接。由此，可以降低驅動電路部內的引導佈線的電阻。
此外，在像素部中，也可以使驅動電路部中的電晶體的閘極電極(用作佈線的導電層220a)引導並將它用作遮光膜(黑矩陣)。由此，可以減少製程數量。
此外，將本發明的顯示裝置可以應用於液晶顯示裝置、發光顯示裝置、電子紙等。
本說明書根據2009年8月7日在日本專利局申請的日本專利申請編號2009-184343而製作，所述申請內容包括在本說明書中。
126c‧‧‧導電層
168c‧‧‧導電層
158c‧‧‧導電層
140‧‧‧閘極絕緣層
137a‧‧‧半導體層
116c‧‧‧導電層
220a‧‧‧導電層
210b‧‧‧導電層
116a‧‧‧導電層
116b‧‧‧導電層
210a‧‧‧導電層

Claims (7)

  1. 一種顯示裝置，特徵在於：具有電晶體、電容元件及佈線，前述電晶體，係具有：第1導電層；前述第1導電層上之第1絕緣層；前述第1絕緣層上之氧化物半導體層；與前述氧化物半導體層電性連接之第2導電層；前述氧化物半導體層及前述第2導電層上之第2絕緣層；前述第2絕緣層上之第3導電層；及前述第3導電層上之第4導電層；前述電容元件，係具有：第5導電層；前述第5導電層上之前述第2絕緣層；及位於前述第2絕緣層上，具有與前述第5導電層重疊之區域的第6導電層；前述佈線藉由前述第1絕緣層的接觸孔與前述第2導電層電連接，前述第1導電層，係具有作為前述電晶體之第1閘極電極而發揮功能的區域，前述第2導電層，係具有作為前述電晶體之源極電極或汲極電極的一方而發揮功能之區域，前述第3導電層，係與前述第4導電層相接而重疊， 且具有作為前述電晶體之第2閘極電極而發揮功能的區域，前述第3導電層、及前述第6導電層，係具有透光性，前述第4導電層，係電阻率比前述第3導電層低，前述第1導電層與前述佈線設置在相同層，前述第3導電層與前述第6導電層設置在相同層。
  2. 一種顯示裝置，特徵在於：具有電晶體、電容元件及佈線，前述電晶體，係具有：第1導電層；前述第1導電層上之第1絕緣層；前述第1絕緣層上之氧化物半導體層；與前述氧化物半導體層電性連接之第2導電層；前述氧化物半導體層及前述第2導電層上之第2絕緣層；前述第2絕緣層上之第3導電層；及前述第3導電層上之第4導電層；前述電容元件，係具有：第5導電層；前述第5導電層上之前述第2絕緣層；及位於前述第2絕緣層上，具有與前述第5導電層重疊之區域的第6導電層；前述佈線藉由前述第1絕緣層的接觸孔與前述第2導 電層電連接，前述第1導電層，係具有作為前述電晶體之第1閘極電極而發揮功能的區域，前述第2導電層，係具有作為前述電晶體之源極電極或汲極電極的一方而發揮功能之區域，前述第3導電層，係與前述第4導電層相接而重疊，且具有作為前述電晶體之第2閘極電極而發揮功能的區域，前述第3導電層、及前述第6導電層，係具有透光性，前述第4導電層，係電阻率比前述第3導電層低，前述第1導電層與前述佈線設置在相同層，前述第2導電層與前述第5導電層設置在相同層，前述第3導電層與前述第6導電層設置在相同層。
  3. 如申請專利範圍第1或2項之顯示裝置，其中，於前述電晶體及前述電容元件上，具有含有有機材料之第3絕緣層，於前述第3絕緣層上具有像素電極，於前述像素電極上具有發光層。
  4. 如申請專利範圍第1或2項之顯示裝置，其中，前述第3導電層、及前述第6導電層，係具有氧化銦錫、含氧化矽之氧化銦錫、氧化鋅、氮化鈦中的任一者。
  5. 如申請專利範圍第1或2項之顯示裝置，其中，前述第4導電層，係具有從鋁、鎢、鈦、鉭、鉬、 鎳、鉑、銅、金、銀、錳、釹、鈮、鉻、鈰中所選擇之一者或複數者。
  6. 如申請專利範圍第1或2項之顯示裝置，其中，前述氧化物半導體層之端部，係位於前述第2導電層之上。
  7. 如申請專利範圍第3項之顯示裝置，其中，前述第6導電層，係與前述第3絕緣層相接。
TW104110969A 2009-08-07 2010-08-06 半導體裝置以及其製造方法 TWI543334B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009184343 2009-08-07

Publications (2)

Publication Number Publication Date
TW201537722A TW201537722A (zh) 2015-10-01
TWI543334B true TWI543334B (zh) 2016-07-21

Family

ID=43534149

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104110969A TWI543334B (zh) 2009-08-07 2010-08-06 半導體裝置以及其製造方法
TW099126298A TWI489618B (zh) 2009-08-07 2010-08-06 半導體裝置以及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099126298A TWI489618B (zh) 2009-08-07 2010-08-06 半導體裝置以及其製造方法

Country Status (5)

Country Link
US (1) US8384085B2 (zh)
JP (2) JP5642447B2 (zh)
KR (1) KR101709750B1 (zh)
CN (1) CN101997006B (zh)
TW (2) TWI543334B (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101939713B1 (ko) 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5453303B2 (ja) * 2010-02-22 2014-03-26 パナソニック株式会社 発光装置とその製造方法
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP5404963B2 (ja) 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9634029B2 (en) * 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
US9331206B2 (en) * 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US9030837B2 (en) 2011-06-10 2015-05-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film that includes an internal connector
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
TWI544263B (zh) 2011-11-02 2016-08-01 元太科技工業股份有限公司 陣列基板及其製造方法
CN102629585B (zh) 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
EP2814855B1 (en) * 2012-02-15 2017-07-26 Merck Patent GmbH Planarization layer for organic electronic devices
CN102655155B (zh) * 2012-02-27 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN103367458B (zh) * 2012-04-03 2017-03-01 元太科技工业股份有限公司 薄膜晶体管及其制造方法
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
US20160315196A1 (en) * 2012-04-13 2016-10-27 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
TWI477867B (zh) * 2012-07-16 2015-03-21 E Ink Holdings Inc 畫素結構及其製造方法
KR102211215B1 (ko) 2012-09-14 2021-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
US9265458B2 (en) 2012-12-04 2016-02-23 Sync-Think, Inc. Application of smooth pursuit cognitive testing paradigms to clinical drug development
US9380976B2 (en) 2013-03-11 2016-07-05 Sync-Think, Inc. Optical neuroinformatics
US9608122B2 (en) * 2013-03-27 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104112777B (zh) * 2013-04-16 2017-12-19 清华大学 薄膜晶体管及其制备方法
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6128961B2 (ja) * 2013-05-30 2017-05-17 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP6281383B2 (ja) * 2014-04-02 2018-02-21 株式会社デンソー 半導体素子
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
JP6723225B2 (ja) * 2015-04-20 2020-07-15 株式会社半導体エネルギー研究所 半導体装置および電子機器
KR102275708B1 (ko) * 2015-04-24 2021-07-09 삼성전자주식회사 디스플레이 드라이버 집적 회로의 제조 방법
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6832634B2 (ja) * 2015-05-29 2021-02-24 株式会社半導体エネルギー研究所 半導体装置
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
KR20170059364A (ko) * 2015-11-19 2017-05-30 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN105470205B (zh) * 2015-12-24 2018-09-07 上海天马有机发光显示技术有限公司 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法
CN107018289B (zh) 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
US10096718B2 (en) * 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
US10615187B2 (en) * 2016-07-27 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP6871722B2 (ja) * 2016-11-17 2021-05-12 株式会社半導体エネルギー研究所 半導体装置
WO2018096425A1 (ja) * 2016-11-23 2018-05-31 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US11414924B2 (en) * 2017-04-14 2022-08-16 3M Innovative Properties Company Durable low emissivity window film constructions
CN107086244A (zh) * 2017-04-28 2017-08-22 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板和显示装置
US10242618B2 (en) * 2017-08-31 2019-03-26 ThirdEye Gen, Inc OLED driver, OLED apparatus equipped with the driver and method of the apparatus
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN215266192U (zh) * 2018-08-23 2021-12-21 株式会社国际电气 基板处理装置
CN109324454B (zh) * 2018-09-30 2020-10-16 惠科股份有限公司 一种显示面板和显示装置
KR102554262B1 (ko) * 2018-12-28 2023-07-11 엘지디스플레이 주식회사 구동 회로, 디스플레이 패널 및 디스플레이 장치
CN111415909B (zh) 2019-01-07 2022-08-05 台达电子企业管理（上海）有限公司 多芯片封装功率模块
CN111415908B (zh) 2019-01-07 2022-02-22 台达电子企业管理（上海）有限公司 电源模块、芯片嵌入式封装模块及制备方法
US11063525B2 (en) 2019-01-07 2021-07-13 Delta Electronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
US11901113B2 (en) 2019-01-07 2024-02-13 Delta Electronics (Shanghai) Co., Ltd. Inversely coupled inductor and power supply module
CN110600507B (zh) * 2019-08-21 2024-04-16 福建华佳彩有限公司 一种oled面板及制作方法
CN110660813A (zh) * 2019-08-21 2020-01-07 福建华佳彩有限公司 一种oled面板及制作方法
CN110993563B (zh) * 2019-11-22 2023-05-19 福建华佳彩有限公司 一种oled面板及制作方法
CN110993652B (zh) * 2019-11-22 2023-05-19 福建华佳彩有限公司 一种屏下摄像头结构
CN112331141A (zh) * 2020-11-03 2021-02-05 Tcl华星光电技术有限公司 Oled显示面板和显示装置

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282221A (ja) 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
US5162901A (en) 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH07113728B2 (ja) 1989-05-26 1995-12-06 シャープ株式会社 アクティブマトリクス基板
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4741569B2 (ja) * 2000-12-21 2011-08-03 株式会社半導体エネルギー研究所 発光装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4360519B2 (ja) * 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5030406B2 (ja) * 2004-08-30 2012-09-19 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
WO2007023612A1 (ja) * 2005-08-26 2007-03-01 Konica Minolta Holdings, Inc. 薄膜トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5057731B2 (ja) * 2005-09-16 2012-10-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007109918A (ja) 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
TWI675358B (zh) * 2006-09-29 2019-10-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5331407B2 (ja) * 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008052295A (ja) * 2007-10-11 2008-03-06 Semiconductor Energy Lab Co Ltd 発光装置
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
TW200921226A (en) * 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7749820B2 (en) 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
TWI746064B (zh) 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法

Also Published As

Publication number Publication date
JP2011054942A (ja) 2011-03-17
JP2015062236A (ja) 2015-04-02
US8384085B2 (en) 2013-02-26
TW201123423A (en) 2011-07-01
KR20110015388A (ko) 2011-02-15
CN101997006B (zh) 2015-07-15
JP5642447B2 (ja) 2014-12-17
KR101709750B1 (ko) 2017-02-23
TWI489618B (zh) 2015-06-21
JP5951730B2 (ja) 2016-07-13
TW201537722A (zh) 2015-10-01
CN101997006A (zh) 2011-03-30
US20110031499A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
TWI543334B (zh) 半導體裝置以及其製造方法
US11756966B2 (en) Logic circuit and semiconductor device
TWI570936B (zh) 半導體裝置及其製造方法
TWI830077B (zh) 半導體裝置
TWI557879B (zh) 電子裝置
TWI613825B (zh) 具有層疊佈線的半導體裝置及其製造方法
TWI778927B (zh) 顯示裝置及電子裝置
TWI631689B (zh) 邏輯電路，發光裝置，半導體裝置，及電子裝置
TW202420563A (zh) 半導體裝置