TWI613825B - 具有層疊佈線的半導體裝置及其製造方法 - Google Patents

具有層疊佈線的半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI613825B
TWI613825B TW099105969A TW99105969A TWI613825B TW I613825 B TWI613825 B TW I613825B TW 099105969 A TW099105969 A TW 099105969A TW 99105969 A TW99105969 A TW 99105969A TW I613825 B TWI613825 B TW I613825B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
wiring
conductive
semiconductor
Prior art date
Application number
TW099105969A
Other languages
English (en)
Other versions
TW201044595A (en
Inventor
木村肇
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201044595A publication Critical patent/TW201044595A/zh
Application granted granted Critical
Publication of TWI613825B publication Critical patent/TWI613825B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Abstract

一種半導體裝置，包括：設置在基板上的半導體層、覆蓋半導體層的閘極絕緣膜、設置在所述閘極絕緣膜且層疊第一導電層和第二導電層而形成的包括閘極電極的閘極佈線、覆蓋所述半導體層和包括閘極電極的閘極佈線的絕緣膜、以及設置在所述絕緣膜，電連接到所述半導體層且層疊第三導電層和第四導電層的包括源極電極的源極佈線。閘極電極由第一導電層形成，閘極佈線由第一導電層和第二導電層形成，源極電極由第三導電層形成，並且源極佈線由第三導電層和第四導電層形成。

Description

具有層疊佈線的半導體裝置及其製造方法
本發明係關於一種半導體裝置、顯示裝置、發光裝置或它們的製造方法。本發明特別關於一種具有由將氧化物半導體膜用於通道形成區的薄膜電晶體(下面稱為TFT)構成的電路的半導體裝置及其製造方法。例如，本發明關於一種電子設備，其中作為其部件安裝了以液晶顯示面板為代表的電光裝置或具有有機發光元件的發光顯示裝置。
作為以液晶顯示裝置為代表的顯示裝置的切換元件，廣泛地使用將非晶矽等的矽層用作通道層的薄膜電晶體(TFT)。使用非晶矽的薄膜電晶體具有如下特性：雖然其場效應遷移率低，但是可以對應於玻璃基板的大面積化。
此外，近年來，使用呈現半導體特性的金屬氧化物製造薄膜電晶體，並將它應用於電子裝置及光裝置的技術受到矚目。例如，已知如下事實：在金屬氧化物中，氧化鎢、氧化錫、氧化銦、氧化鋅等呈現半導體特性。公開了將由這種金屬氧化物構成的透明半導體層用作通道形成區的薄膜電晶體(專利文獻1)。
另外，對如下技術進行檢討，即藉由使用具有透光性的氧化物半導體層形成電晶體的通道層，且使用具有透光性的透明導電膜形成閘極電極、源極電極、汲極電極，提高孔徑比(專利文獻2)。
藉由提高孔徑比，光利用效率提高，從而顯示裝置可以實現節省電力及小型化。另一方面，從對於顯示裝置的大型化、對可攜式設備的應用的方面來看，需要提高孔徑比並進一步減少耗電量。
作為電光元件的對透明電極的金屬輔助佈線的佈線方法，已知如下方法：以能夠在透明電極的上面或下面與透明電極導通並重疊金屬輔助佈線和透明電極的方式配置佈線(例如，參照專利文獻3)。
使用ITO、SnO2等的透明導電膜構成設置在主動矩陣基板的附加電容用電極，並且已知如下結構：為了降低附加電容用電極的電阻，以與附加電容電極接觸的方式設置由金屬膜構成的輔助佈線(例如，參照專利文獻4)。
已知如下事實：在使用非晶氧化物半導體膜的場效應電晶體中，作為形成閘極電極、源極電極及汲極電極的各電極的材料，可以使用氧化銦錫(ITO)、氧化銦鋅、ZnO、SnO2等的透明電極，Al、Ag、Cr、Ni、Mo、Au、Ti、Ta等的金屬電極或包括它們的合金的金屬電極等，並且可以層疊兩層以上的上述材料來減少接觸電阻或提高介面強度(例如，參照專利文獻5)。
已知如下事實：作為使用非晶氧化物半導體的電晶體的源極電極、汲極電極及閘極電極、輔助電容電極的材料，可以使用銦(In)、鋁(Al)、金(Au)、銀(Ag)等的金屬、氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化鎘(CdO)、氧化銦鎘(CdIn2O4)、氧化鎘錫(Cd2SnO4)、氧化鋅錫(Zn2SnO4)等的氧化物材料，並且閘極電極、源極電極及汲極電極的材料可以是相同的或互不相同的(例如，參照專利文獻6、7)。
專利文獻1：日本專利公開第2004-103957號公報
專利文獻2：日本專利公開第2007-81362號公報
專利文獻3：日本專利公開平第2-82221號公報
專利文獻4：日本專利公開平第2-310536號公報
專利文獻5：日本專利公開第2008-243928號公報
專利文獻6：日本專利公開第2007-109918號公報
專利文獻7：日本專利公開第2007-115807號公報
本發明的一個實施例的目的在於：提供低耗電量的半導體裝置；提供佈線電阻低的半導體裝置；提供減少成本的半導體裝置；提供透射率高的半導體裝置；提供高精細的半導體裝置；提供孔徑比高的半導體裝置；提供具有大儲存電容的半導體裝置；減少漏光的半導體裝置；減少饋通電壓的半導體裝置；或者提供容易形成空乏層的半導體裝置。
本發明的一個實施例是一種半導體裝置，包括：設置在具有絕緣表面的基板上的半導體層；包括與半導體層電連接的第一電極的第一佈線；覆蓋半導體層和第一電極地形成的絕緣膜；以及包括隔著絕緣膜地設置在半導體層上的第二電極的第二佈線，其中，第一電極包括第一導電層，第一佈線包括第一導電層和第二導電層，第二電極包括第三導電層，並且，第二佈線包括第三導電層和第四導電層。
此外，本發明的一個實施例是一種半導體裝置，包括：設置在具有絕緣表面的基板上的半導體層；包括與半導體層連接的第一電極的第一佈線；覆蓋半導體層和第一電極地形成的絕緣膜；包括隔著絕緣膜地設置在半導體層上的第二電極的第二佈線；以及第三佈線，其中，第一電極包括第一導電層，第一佈線包括第一導電層和第二導電層，第二電極包括第三導電層，第二佈線包括第三導電層和第四導電層，並且，第三佈線包括第五導電層和第六導電層。
在上述半導體裝置中，第一導電層及第三導電層較佳的具有透光性。第二導電層及第四導電層的導電率較佳的高於第一導電層、第三導電層或具有透光性的導電層的導電率。第二導電層及第四導電層較佳的具有遮光性。
另外，在上述半導體裝置中，半導體層較佳的是包含銦、鎵或鋅的氧化物半導體層。
作為本發明說明中可以使用的氧化物半導體的一例，有表示為InMO3(ZnO)m(m>0)的氧化物半導體。在此，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的其中之一者金屬元素或多種金屬元素。例如，在選擇Ga作為M的情況下，除了只有Ga時之外，有時包括選擇Ga以外的上述金屬元素諸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半導體中，有不僅包含作為M的金屬元素，而且還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物的氧化物半導體。在本發明說明中，在上述氧化物半導體中，將作為M至少包含鎵的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，有時將使用該材料的薄膜也稱為In-Ga-Zn-O類非單晶膜。
作為氧化物半導體，除了上述以外還可以應用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。藉由對這些氧化物半導體添加抑制晶化並使它保持非晶狀態的雜質，可以實現薄膜電晶體的特性的穩定化。
另外，用於本發明的一個實施例的半導體層具有透光性即可。作為具有透光性的半導體層，例如可以使用氧化物半導體。此外，除了氧化物半導體之外，還可以使用結晶半導體(單晶半導體或多晶半導體)、非晶半導體、微晶半導體或有機半導體等。
而且，在上述半導體裝置中藉由將多色調掩模用於第一導電層及第二導電層等的加工，可以使用一個掩模(中間掩模)來形成具有透光性的區域(高透光率的區域)和具有遮光性的區域(低透光率的區域)。因此，可以在不增加掩模數量的情況下形成具有透光性的區域(高透光率的區域)和具有遮光性的區域(低透光率的區域)。
注意，在本發明說明中半導體裝置是指能夠利用半導體特性而工作的所有裝置，半導體電路、顯示裝置、光電裝置、發光顯示裝置及電子設備都是半導體裝置。
注意，本發明說明中的顯示裝置是指影像顯示裝置、發光裝置、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器，諸如FPC(Flexible Printed Circuit：撓性印刷電路)、TAB(Tape Automated Bonding：載帶自動接合)帶或TCP(Tape Carrier Package：載帶封裝)的模組：將印刷線路板固定到TAB帶或TCP端部的模組：以及藉由COG(Chip On Glass：玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
此外，可以使用各種方式的開關。例如有電開關或機械開關等。換言之，只要可以控制電流的流動即可，而不侷限於特定的開關。例如，作為開關，可以使用電晶體(例如，雙極電晶體或MOS電晶體等)、二極體(例如，PN二極體、PIN二極體、肖特基二極體、MIM(Metal Insulator Metal：金屬－絕緣體－金屬)二極體、MIS(Metal Insulator Semiconductor：金屬－絕緣體－半導體)二極體、二極體連接的電晶體等)等。或者，可以使用組合了它們的邏輯電路作為開關。
作為機械開關的例子，有像數位微鏡裝置(DMD)那樣的利用MEMS(微電子機械系統)技術的開關。該開關具有以機械方式可動的電極，並且藉由使該電極移動來控制導通和非導通以實現工作。
在將電晶體用作開關的情況下，由於該電晶體僅作為開關工作，因此對電晶體的極性(導電類型)沒有特別限制。然而，在想要抑制截止電流的情況下，最好採用具有小截止電流的極性的電晶體。作為截止電流小的電晶體，有具有LDD區的電晶體或具有多閘極結構的電晶體等。或者，當用作開關的電晶體的源極端子的電位以與低電位側電源(Vss、GND、0V等)的電位接近的值工作時，最好採用N通道型電晶體，相反，當源極端子的電位以與高電位側電源(Vdd等)的電位接近的值工作時，最好採用P通道型電晶體。這是因為如下緣故：若是N通道型電晶體，則當源極端子以與低電位側電源的電位接近的值工作時可以增大閘極－源極間電壓的絕對值，若是P通道型電晶體，則當源極端子以與高電位側電源的電位接近的值工作時可以增大閘極－源極間電壓的絕對值，因此作為開關使其更精確地工作。另外，這是因為由於電晶體進行源極跟隨工作的情況少，所以導致輸出電壓的大小變小的情況少。
另外，也可以使用N通道型電晶體和P通道型電晶體兩者，將CMOS型開關用作開關。當採用CMOS型開關時，若P通道型電晶體及N通道型電晶體中的某一者的電晶體導通則電流流動，因此容易用作開關。例如，即使向開關輸入的輸入信號的電壓高或低，也可以適當地輸出電壓。而且，由於可以降低用來使開關導通或截止的信號的電壓振幅值，所以還可以減少功耗。
此外，在將電晶體用作開關的情況下，開關具有輸入端子(源極端子及汲極端子中的一者)、輸出端子(源極端子及汲極端子中的另一方)、以及控制導通的端子(閘極端子)。另一方面，在將二極體用作開關的情況下，開關有時不具有控制導通的端子。因此，與使用電晶體作為開關的情況相比，藉由使用二極體作為開關，可以減少用來控制端子的佈線。
此外，明確地描述“A和B連接”的情況包括如下情況：A和B電連接；A和B在功能上連接；以及A和B直接連接。在此，以A和B為物件物(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。因此，還包括附圖或文章所示的連接關係以外的連接關係，而不侷限於規定的連接關係例如附圖或文章所示的連接關係。
例如，在A和B電連接的情況下，也可以在A和B之間連接一個以上的能夠電連接A和B的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體等)。或者，在A和B在功能上連接的情況下，也可以在A和B之間連接一個以上的能夠在功能上連接A和B的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、γ(伽馬)校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極跟隨電路、緩衝電路等)、信號產生電路、儲存電路、控制電路等)。例如，雖然在A和B之間夾有其他電路，但是在從A輸出的信號傳送到B的情況下，A和B功能上連接。
此外，當明確地描述“A和B電連接”時，包括如下情況：A和B電連接(就是說，在A和B之間夾有其他元件或其他電路而連接)；A和B在功能上連接(就是說，在A和B之間夾有其他電路而在功能上連接)；以及，A和B直接連接(就是說，在A和B之間不夾有其他元件或其他電路而連接)。就是說，在明確地描述“電連接”的情況下，與僅僅簡單地明確描述“連接”的情況相同。
此外，顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件、以及作為具有發光元件的裝置的發光裝置可以採用各種方式或各種元件。例如，作為顯示元件、顯示裝置、發光元件或發光裝置，可以具有對比度、亮度、反射率、透射率等因電磁作用而變化的顯示媒體如EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、光柵光閥(GLV)、電漿顯示面板(PDP)、數位微鏡設備(DMD)、壓電陶瓷顯示器、碳奈米管等。此外，作為使用EL元件的顯示裝置，可以舉出EL顯示器，作為使用電子發射元件的顯示裝置，可以舉出場致發射顯示器(FED)或SED方式平面型顯示器(SED:Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等，作為使用液晶元件的顯示裝置，可以舉出液晶顯示器(透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)，並且作為使用電子墨水或電泳元件的顯示裝置，可以舉出電子紙。
另外，EL元件是具有陽極、陰極、以及夾在陽極和陰極之間的EL層的元件。另外，作為EL層，可以具有利用來自單重態激子的發光(螢光)的層、利用來自三重態激子的發光(磷光)的層、包含利用來自單重態激子的發光(螢光)的層和來自三重態激子的發光(磷光)的層的層、由有機物形成的層、由無機物形成的層、包括由有機物形成的層和由無機物形成的層的層、包含聚合物材料的層、包含低分子材料的層、以及包含聚合物材料和低分子材料的層等。然而，不侷限於此，作為EL元件可以具有各種元件。
另外，電子發射元件是將高電場集中到陰極來抽出電子的元件。例如，作為電子發射元件，可以具有主軸(spindle)型、碳奈米管(CNT)型、層疊有金屬－絕緣體－金屬的MIM(Metal-Insulator-Metal)型、層疊有金屬－絕緣體－半導體的MIS(Metal-Insulator-Semiconductor)型、MOS型、矽型、薄膜二極體型、金剛石型、金屬－絕緣體－半導體－金屬型等的薄膜型、HEED型、EL型、多孔矽型、表面傳導(SCE)型等。然而，不侷限於此，可以使用各種元件作為電子發射元件。
另外，液晶元件是由一對電極及液晶構成並且利用液晶的光學調變作用來控制光的透過或非透過的元件。另外，液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。另外，作為液晶元件，可以舉出向列液晶、膽甾相(cholesteric)液晶、近晶液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、聚合物液晶、聚合物分散型液晶(PDLC)、強介電液晶、反強介電液晶、主鏈型液晶、側鏈型聚合物液晶、電漿定址液晶(PALC)、香蕉型液晶等。此外，作為液晶的驅動方式，可以採用TN(Twisted Nematic：扭轉向列)模式、STN(Super Twisted Nematic：超扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣場切換)模式、MVA(Multi-domain Vertical Alignment：多象限垂直對準)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASV(Advanced Super View：流動超視覺)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償雙折射)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、賓主模式、藍相(Blue Phase)等。然而，不侷限於此，作為液晶元件及其驅動方式，可以使用各種液晶及其驅動方式。
另外，電子紙是指：利用分子來進行顯示的製品(如光學各向異性、染料分子對準等)：利用粒子來進行顯示的製品(如電泳、粒子移動、粒子旋轉、相變等)：藉由使薄膜的一端進行移動而進行顯示的製品：利用分子的發色/相變來進行顯示的製品：藉由分子的光吸收而進行顯示的製品：電子和電洞相結合而藉由自發光來進行顯示的製品：等。例如，作為電子紙的顯示方法，可以使用微囊型電泳、水準移動型電泳、垂直移動型電泳、球狀扭轉球、磁性扭轉球、圓柱扭轉球方式、帶電色粉、電子粉粒狀材料、磁泳型、磁熱敏式、電潤濕、光散射(透明白濁)、膽甾相液晶/光導電層、膽甾相液晶、雙穩態向列液晶、強介電液晶、二色性色素.液晶分散型、可動薄膜、利用無色染料的著色和去色、光致變色、電致變色、電沉積、撓性有機EL等。然而，不侷限於此，作為電子紙及其顯示方法，可以使用各種電子紙及其顯示方法。在此，可以藉由使用微囊型電泳，解決遷移粒子的凝集和沉澱即電泳方式的缺點。電子粉粒狀材料具有高速回應性、高反射率、廣視角、低功耗、儲存性等的優點。
另外，電漿顯示面板具有如下結構，即以狹窄的間隔使表面形成有電極的基板和表面形成有電極及微小的槽且在槽內形成有螢光體層的基板相對，並裝入稀有氣體。或者，電漿顯示面板也可以具有從上下用膜狀的電極夾住電漿管的結構。電漿管是在玻璃管內密封放電氣體、RGB每一個的螢光體等而得到的。此外，藉由在電極之間施加電壓產生紫外線，並使螢光體發光，從而可以進行顯示。此外，電漿顯示面板可以是DC型PDP或AC型PDP。在此，作為電漿顯示面板的驅動方法，可以使用AWS(Address While Sustain)驅動；將子幀分為復位期間、地址期間、維持期間的ADS(Address Display Separated：位址顯示分離)驅動；CLEAR(HI-CONTRAST & LOW ENERGY ADDRESS & REDUCTION OF FALSE CONTOUR SEQUENCE：高對比度低能量位址和減小動態假輪廓)驅動；ALIS(Alternate Lighting of Surfaces：交替發光表面)方式；TERES(Technology of Reciprocal Sustainer：倒易維持技術)驅動等。然而，不侷限於此，作為電漿顯示面板的驅動方式，可以使用各種方式。
另外，需要光源的顯示裝置，例如液晶顯示器(透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)、利用光柵光閥(GLV)的顯示裝置、利用數位微鏡設備(DMD)的顯示裝置等的光源，可以使用電致發光、冷陰極管、熱陰極管、LED、雷射光源、汞燈等。然而，不限定於此，可以使用各種光源作為光源。
此外，作為電晶體，可以使用各種方式的電晶體。因此，對所使用的電晶體的種類沒有限制。例如，可以使用具有以非晶矽、多晶矽或微晶(也稱為微晶、奈米晶、半非晶(semi-amorphous))矽等為代表的非單晶半導體膜及單晶半導體膜的薄膜電晶體(TFT)等。在使用TFT的情況下，具有各種優點。例如，因為可以在比使用單晶矽時低的溫度下進行製造，因此可以實現製造成本的降低、或製造裝置的大型化。由於可以使製造裝置變大，所以可以在大型基板上製造。因此，可以同時製造很多顯示裝置，所以可以以低成本製造。再者，由於製造溫度低，因此可以使用低耐熱性基板。由此，可以在具有透光性的基板上製造電晶體。並且，可以使用形成在具有透光性的基板上的電晶體來控制顯示元件中的光透過。或者，因為電晶體的膜厚較薄，所以構成電晶體的膜的一部分能夠透過光。因此，可以提高孔徑比。
另外，當製造多晶矽時，可以藉由使用催化劑(鎳等)進一步提高結晶性，從而製造電特性良好的電晶體。其結果是，可以在基板上一體地形成閘極驅動電路(掃描線驅動電路)、源極驅動電路(信號線驅動電路)、以及信號處理電路(信號產生電路、γ校正電路、DA轉換電路等)。
另外，當製造微晶矽時，可以藉由使用催化劑(鎳等)進一步提高結晶性，從而製造電特性良好的電晶體。此時，僅藉由進行熱處理而不進行雷射輻照，就可以提高結晶性。其結果是，可以在基板上一體地形成源極驅動電路的一部分(模擬開關等)以及閘極驅動電路(掃描線驅動電路)。再者，當為了實現結晶化而不進行雷射輻照時，可以抑制矽結晶性的不均勻。因此，可以顯示提高了圖像品質的圖像。
另外，可以不使用催化劑(鎳等)而製造多晶矽或微晶矽。
另外，雖然較佳的對面板的整體使矽的結晶性提高到多晶或微晶等，但不限定於此。也可以只在面板的一部分區域中提高矽的結晶性。藉由選擇性地照射雷射等，可以選擇性地提高結晶性。例如，也可以只對作為像素以外的區域的週邊電路區照射雷射。或者，也可以只對閘極驅動電路、源極驅動電路等的區域照射雷射。或者，也可以只對源極驅動電路的一部分(例如類比開關)的區域照射雷射。其結果是，可以只在需要使電路高速地進行工作的區域中提高矽的結晶性。在像素區中，由於使其高速地工作的必要性低，所以即使不提高結晶性，也可以使像素電路工作而不發生問題。由於提高結晶性的區域較少即可，所以也可以縮短製造製程，且可以提高產率並降低製造成本。由於所需要的製造裝置的數量較少就能夠進行製造，所以可以降低製造成本。
或者，可以使用半導體基板或SOI基板等來形成電晶體。藉由這樣，可以製造特性、尺寸及形狀等的不均勻性低、電流供給能力高且尺寸小的電晶體。如果使用這些電晶體，則可以謀求電路的低功耗或電路的高整合化。
或者，可以使用具有ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO、AlZnSnO(AZTO)等的化合物半導體或氧化物半導體的電晶體、以及對這些化合物半導體或氧化物半導體進行薄膜化後的薄膜電晶體等。藉由這樣，可以降低製造溫度，例如可以在室溫下製造電晶體。其結果是，可以在低耐熱性的基板、例如塑膠基板或薄膜基板上直接形成電晶體。此外，這些化合物半導體或氧化物半導體不僅可以用於電晶體的通道形成區，而且還可以作為其他用途來使用。例如，這些化合物半導體或氧化物半導體可以作為電阻元件、像素電極、具有透光性的電極來使用。再者，由於它們可以與電晶體同時成膜或形成，所以可以降低成本。
或者，可以使用藉由噴墨法或印刷法而形成的電晶體等。藉由這樣，可以在室溫下進行製造，以低真空度製造，或在大型基板上進行製造。由於即使不使用掩模(光罩)也可以進行製造，所以可以容易地改變電晶體的佈局。再者，由於不需要抗蝕劑，所以可以減少材料費用，並減少製程數量。並且，因為只在需要的部分上形成膜，所以與在整個面上形成膜之後進行蝕刻的製造方法相比，可以實現低成本且不浪費材料。
或者，可以使用具有有機半導體或碳奈米管的電晶體等。藉由這樣，可以在能夠彎曲的基板上形成電晶體。因此，能夠增強使用了這種基板的半導體裝置的耐衝擊性。
再者，可以使用各種結構的電晶體。例如，可以使用MOS型電晶體、接面型電晶體、雙極電晶體等來作為電晶體。藉由使用MOS型電晶體，可以減小電晶體尺寸。因此，可以安裝多個電晶體。藉由使用雙極電晶體，可以使大電流流過。因此，可以使電路高速地工作。
此外，也可以將MOS型電晶體、雙極電晶體等混合而形成在一個基板上。藉由採用這種結構，可以實現低功耗、小型化、高速工作等。
除此之外，還可以採用各種電晶體。
另外，可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板，例如可以使用單晶基板(例如，矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板等。作為玻璃基板的一例，有鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等。作為撓性基板的一例，有以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等的具有撓性的合成樹脂等。除此之外，還有貼合薄膜(由聚丙烯、聚酯、乙烯基、聚氟化乙烯、氯乙烯等)、包含纖維狀的材料的紙、基材薄膜(聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜、紙類等)等。或者，也可以使用某個基板來形成電晶體，然後將電晶體轉置到另一基板上，並在另一基板上配置電晶體。作為轉置電晶體的基板，可以使用單晶基板、SOI基板、玻璃基板、石英基板、塑膠基板、紙基板、玻璃紙基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)、或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡皮基板、不鏽鋼基板、具有不鏽鋼箔的基板等。或者，也可以使用人等的動物皮膚(表皮、真皮)或皮下組織作為基板。或者，也可以使用某個基板形成電晶體，並拋光該基板以使其變薄。作為進行拋光的基板，可以使用單晶基板、SOI基板、玻璃基板、石英基板、塑膠基板、不鏽鋼基板、具有不鏽鋼箔的基板等。藉由使用這些基板，可以謀求形成特性良好的電晶體、形成低功耗的電晶體、製造不容易被破壞的裝置、賦予耐熱性、輕量化或薄型化。
此外，可以採用各種結構的電晶體，而不侷限於特定的結構。例如，可以採用具有兩個以上的閘極電極的多閘極結構。如果採用多閘極結構，則由於將通道區串聯連接，所以成為多個電晶體串聯連接的結構。藉由採用多閘極結構，可以降低截止電流，提高電晶體的耐壓性(提高可靠性)。或者，利用多閘極結構，當在飽和區工作時，即使汲極/源極間的電壓變化，汲極/源極間電流的變化也不太大，從而可以使電壓/電流特性的斜率平坦。如果利用斜率平坦的電壓/電流特性，則可以實現理想的電流源電路或電阻值非常高的主動負載。其結果是，可以實現特性良好的差動電路或電流反射鏡電路。
作為其他的例子，可以採用在通道上下配置有閘極電極的結構。因為藉由採用在通道上下配置有閘極電極的結構，可以增加通道區，所以可以增加電流值。或者，藉由採用在通道上下配置有閘極電極的結構，容易產生空乏層，因此可以實現S值的改善。此外，藉由採用在通道上下配置有閘極電極的結構，從而成為多個電晶體並聯連接這樣的結構。
也可以採用將閘極電極配置在通道區之上的結構、將閘極電極配置在通道區之下的結構、正交錯結構、反交錯結構、將通道區分割成多個區的結構、並聯連接通道區的結構、或者串聯連接通道區的結構。而且，還可以採用通道區(或其一部分)與源極電極或汲極電極重疊的結構。藉由採用通道區(或其一部分)與源極電極或汲極電極重疊的結構，可以防止因電荷積存在通道區的一部分而造成的工作不穩定。或者，可以應用設置LDD區的結構。藉由設置LDD區，可以謀求降低截止電流或者提高電晶體的耐壓性(提高可靠性)。或者，藉由設置LDD區，當在飽和區工作時，即使汲極‧源極之間的電壓變化，汲極‧源極之間的電流的變化也不太大，從而可以使電壓‧電流特性的斜率平坦。
另外，作為電晶體，可以採用各種各樣的類型，可以使用各種基板來形成。因此，為了實現規定功能所需要的所有電路可以形成在同一基板上。例如，為了實現規定功能所需要的所有電路也可以使用玻璃基板、塑膠基板、單晶基板或SOI基板等各種基板來形成。藉由使用同一基板來形成為了實現規定功能所需要的所有電路，從而可以藉由減少部件個數來降低成本，或可以藉由減少與電路部件之間的連接件數來提高可靠性。或者，也可以將為了實現規定功能所需要的電路的一部分形成在某個基板上，並將為了實現規定功能所需要的電路的另一部分形成在另一個基板上。換而言之，也可以不使用同一基板來形成為了實現規定功能所需要的所有電路。例如，也可以利用電晶體將為了實現規定功能所需要的電路的一部分形成在玻璃基板上，將為了實現規定功能所需要的電路的另一部分形成在單晶基板上，並藉由COG(Chip On Glass：玻璃上晶片)將由使用單晶基板形成的電晶體所構成的IC晶片連接到玻璃基板，從而在玻璃基板上配置該IC晶片。或者，也可以使用TAB(Tape Automated Bonding：卷帶自動接合)或印刷電路板使該IC晶片和玻璃基板連接。像這樣，藉由將電路的一部分形成在同一基板上，從而可以藉由減少部件個數來降低成本、或可以藉由減少與電路部件之間的連接件數來提高可靠性。或者，驅動電壓高的部分及驅動頻率高的部分的電路，由於其功耗大，因此不將該部分的電路形成在同一基板上，取而代之，例如如果將該部分的電路形成在單晶基板上以使用由該電路構成的IC晶片，則能夠防止功耗的增加。
另外，一個像素指的是能夠控制明亮度的一個要素。因此，作為一個例子，設一個像素表示一個顏色要素，並用該一個顏色要素來表現明亮度。因此，在採用由R(紅色)、G(綠色)和B(藍色)這些顏色要素構成的彩色顯示裝置的情況下，將像素的最小單位設為由R的像素、G的像素、以及B的像素這三個像素構成的像素。再者，顏色要素並不侷限於三種顏色，也可以使用三種以上的顏色，並且可以使用RGB以外的顏色。例如，可以加上白色來實現RGBW(W是白色)。或者，可以對RGB加上黃色、藍綠色、紫紅色、翡翠綠及朱紅色等的一種以上的顏色。或者，例如，也可以對RGB追加與RGB中的至少一種顏色類似的顏色。例如，可以採用R、G、B1、B2。B1和B2雖然都是藍色，但是波長稍微不同。與此同樣，可以採用R1、R2、G、B。藉由採用這種顏色要素，可以進行更逼真的顯示。藉由採用這種顏色要素，可以降低功耗。作為其他例子，關於一個顏色要素，在使用多個區來控制明亮度的情況下，可以將所述區中的一個作為一個像素。因此，作為一個例子，在進行面積灰度的情況或具有子像素(副像素)的情況下，每一個顏色要素具有控制明亮度的多個區，雖然由它們全體來表現灰度，但是可以將控制明亮度的區域中的一個作為一個像素。因此，在此情況下，一個顏色要素由多個像素構成。或者，即使在一個顏色要素中具有多個控制明亮度的區域，也可以將它們匯總而將一個顏色要素作為一個像素。因此，在此情況下，一個顏色要素由一個像素構成。或者，關於一個顏色要素，在使用多個區來控制明亮度的情況下，由於像素的不同，有對顯示有貢獻的區域的大小不同的情況。或者，在一個顏色要素所具有的多個控制明亮度的區域中，也可以使提供給各個區的信號稍微不同，從而擴大視角。就是說，一個顏色要素所具有的多個區分別具有的像素電極的電位也可以互不相同。其結果是，施加到液晶分子的電壓根據各像素電極而各不相同。因此，可以擴大視角。
再者，在明確地記載“一個像素(三種顏色)”的情況下，將R、G和B三個像素看作一個像素。在明確地記載“一個像素(一種顏色)”的情況下，當每個顏色要素具有多個區時，將該多個區匯總並看作一個像素。
另外，像素有時配置(排列)為矩陣形狀。這裏，像素配置(排列)為矩陣形狀包括如下情況：在縱向或橫向上，在直線上排列而配置像素的情況，或者，在鋸齒形的線上配置像素的情況。因此，在以三色的顏色要素(例如RGB)進行全彩色顯示的情況下，也包括：進行條形配置的情況，或者將三種顏色要素的點配置為三角形狀的情況。再者，還包括以拜爾(Bayer)方式進行配置的情況。此外，顏色要素的每個點也可以具有不同大小的顯示區。由此，可以實現低功耗、或顯示元件的長壽命化。
此外，可以採用在像素上具有主動元件的主動矩陣方式、或在像素上沒有主動元件的被動矩陣方式。
在主動矩陣方式中，作為主動元件(主動元件、非線性元件)，不僅可以使用電晶體，而且還可使用各種主動元件(主動元件、非線性元件)。例如，可以使用MIM(Metal Insulator Metal：金屬－絕緣體－金屬)或TFD(Thin Film Diode：薄膜二極體)等。由於這些元件的製造製程少，所以可以降低製造成本或提高良率。再者，由於元件尺寸小，所以可以提高孔徑比，並實現低功耗或高亮度化。
另外，除了主動矩陣方式以外，還可以採用沒有使用主動元件(主動元件、非線性元件)的被動矩陣型。由於不使用主動元件(主動元件、非線性元件)，所以製造製程少，可以降低製造成本或提高良率。由於不使用主動元件(主動元件、非線性元件)，所以可以提高孔徑比，並實現低功耗或高亮度化。
此外，電晶體是指包括閘極、汲極、以及源極的至少具有三個端子的元件，且在汲區和源極區之間具有通道區，電流能夠藉由汲區、通道區、以及源極區流動。這裏，因為源極和汲極根據電晶體的結構或工作條件等而改變，因此很難限定哪個是源極或汲極。因此，有時不將用作源極及汲極的區域稱為源極或汲極。在此情況下，作為一個例子，有時將它們分別記為第一端子和第二端子。或者，有時將它們分別記為第一電極和第二電極。或者，有時將它們記為第一區和第二區。
另外，電晶體也可以是包括基極、射極和集極的至少具有三個端子的元件。在此情況下，也與上述同樣地有時將射極和集極分別記為第一端子和第二端子等。
再者，閘極是指包括閘極電極和閘極佈線(也稱為閘極線、閘極信號線、掃描線、掃描信號線等)的整體，或者是指這些中的一部分。閘極電極指的是藉由閘極絕緣膜而與形成通道區的半導體重疊的部分的導電膜。此外，閘極電極的一部分有時藉由閘極絕緣膜而與LDD(Lightly Doped Drain：輕摻雜汲極)區或源極區(或汲區)重疊。閘極佈線是指用於連接各電晶體的閘極電極之間的佈線、用於連接各像素所具有的閘極電極之間的佈線、或用於連接閘極電極和其他佈線的佈線。
但是，也存在著用作閘極電極並用作閘極佈線的部分(區、導電層、佈線等)。這種部分(區、導電層、佈線等)可以稱為閘極電極或閘極佈線。換言之，也存在著無法明確區分閘極電極和閘極佈線的區域。例如，在通道區與延伸而配置的閘極佈線的一部分重疊的情況下，該部分(區、導電層、佈線等)不僅用作閘極佈線，但也用作閘極電極。因此，這種部分(區、導電層、佈線等)可以稱為閘極電極或閘極佈線。
另外，用與閘極電極相同的材料形成、且形成與閘極電極相同的島而連接的部分(區、導電層、佈線等)也可以稱為閘極電極。與此同樣，用與閘極佈線相同的材料形成、且形成與閘極佈線相同的島而連接的部分(區、導電層、佈線等)也可以稱為閘極佈線。嚴格而言，有時這種部分(區、導電層、佈線等)與通道區不重疊，或者，不具有與其他閘極電極之間實現連接的功能。但是，根據製造時的規格等關係，具有：由與閘極電極或閘極佈線相同的材料形成且形成與閘極電極或閘極佈線相同的島而連接的部分(區、導電層、佈線等)。因此，這種部分(區、導電膜、佈線等)也可以稱為閘極電極或閘極佈線。
另外，例如在多閘極電晶體中，在很多情況下一個閘極電極和其他的閘極電極藉由由與閘極電極相同的材料形成的導電層實現連接。因為這種部分(區、導電層、佈線等)是用於連接閘極電極和閘極電極的部分(區、導電層、佈線等)，因此可以稱為閘極佈線，但是由於也可以將多閘極電晶體看作一個電晶體，所以也可以稱為閘極電極。換言之，由與閘極電極或閘極佈線相同的材料形成、且形成與閘極電極或閘極佈線相同的島而連接的部分(區、導電層、佈線等)也可以稱為閘極電極或閘極佈線。而且，例如，由與閘極電極或閘極佈線不同的材料形成的導電層也可以稱為閘極電極或閘極佈線，其中，該導電層是連接閘極電極和閘極佈線的部分的導電膜。
另外，閘極端子是指閘極電極的部分(區、導電層、佈線等)或與閘極電極電連接的部分(區、導電層、佈線等)中的一部分。
再者，在將某個佈線稱為閘極佈線、閘極線、閘極信號線、掃描線、掃描信號線等的情況下，該佈線有時不連接到電晶體的閘極。在此情況下，閘極佈線、閘極線、閘極信號線、掃描線、掃描信號線有時表示以與電晶體的閘極相同的層形成的佈線、由與電晶體的閘極相同的材料形成的佈線、或與電晶體的閘極同時成膜的佈線。作為一個例子，可以舉出儲存電容用佈線、電源線、基準電位供給佈線等。
此外，源極是指包括源極區、源極電極和源極佈線(也稱為源極線、源極信號線、資料線、資料信號線等)的整體，或者是指這些中的一部分。源極區是指包含很多P型雜質(硼或鎵等)或N型雜質(磷或砷等)的半導體區。因此，稍微包含P型雜質或N型雜質的區域，即，所謂的LDD(Lightly Doped Drain：輕摻雜汲極)區，不包括在源極區。源極電極是指以與源極區不相同的材料形成並與源極區電連接而配置的部分的導電層。但是，源極電極有時包括源極區而稱為源極電極。源極佈線是指用於連接各電晶體的源極電極之間的佈線、用於連接各像素所具有的源極電極之間的佈線、或用於連接源極電極和其他佈線的佈線。
但是，也存在著作為源極電極和源極佈線起作用的部分(區、導電層、佈線等)。這種部分(區、導電層、佈線等)可以稱為源極電極或源極佈線。換而言之，也存在著無法明確區分源極電極和源極佈線的區域。例如，在源極區與延伸而配置的源極佈線的一部分重疊的情況下，該部分(區、導電層、佈線等)作為源極佈線起作用，但也作為源極電極起作用。因此，這種部分(區、導電層、佈線等)可以稱為源極電極或源極佈線。
另外，以與源極電極相同的材料形成且形成與源極電極相同的島而連接的部分(區、導電層、佈線等)、或連接源極電極和源極電極的部分(區、導電層、佈線等)也可以稱為源極電極。另外，與源極區重疊的部分也可以稱為源極電極。與此相同，以與源極佈線相同的材料形成且形成與源極佈線相同的島而連接的區域也可以稱為源極佈線。嚴格而言，該部分(區、導電層、佈線等)有時不具有與其他源極電極之間實現連接的功能。但是，因為製造時的規格等的關係，具有以與源極電極或源極佈線相同的材料形成且與源極電極或源極佈線連接的部分(區、導電層、佈線等)。因此，這樣的部分(區、導電層、佈線等)也可以稱為源極電極或源極佈線。
另外，例如，也可以將用與源極電極或源極佈線不同的材料形成的導電層稱為源極電極或源極佈線，其中，該導電膜是連接源極電極和源極佈線的部分的導電層。
再者，源極端子是指源極區、源極電極、與源極電極電連接的部分(區、導電層、佈線等)中的一部分。
另外，在將某個佈線稱為源極佈線、源極線、源極信號線、資料線、資料信號線等的情況下，該佈線有時不連接到電晶體的源極(汲極)。在此情況下，源極佈線、源極線、源極信號線、資料線、資料信號線有時表示以與電晶體的源極(汲極)相同的層形成的佈線、以與電晶體的源極(汲極)相同的材料形成的佈線、或與電晶體的源極(汲極)同時成膜的佈線。作為一個例子，可以舉出儲存電容用佈線、電源線、基準電位供給佈線等。
另外，汲極與源極同樣。
再者，半導體裝置是指具有包括半導體元件(電晶體、二極體、閘流電晶體等)的電路的裝置。而且，也可以將藉由利用半導體特性來起作用的所有裝置稱為半導體裝置。或者，將具有半導體材料的裝置稱為半導體裝置。
而且，顯示裝置指的是具有顯示元件的裝置。此外，顯示裝置也可以具有包含顯示元件的多個像素。此外，顯示裝置可以包括驅動多個像素的週邊驅動電路。此外，驅動多個像素的週邊驅動電路也可以與多個像素形成在同一基板上。此外，顯示裝置可以包括藉由引線接合或凸起等而配置在基板上的週邊驅動電路、所謂的藉由玻璃上晶片(COG)而連接的IC晶片、或者藉由TAB等而連接的IC晶片。此外，顯示裝置也可以包括安裝有IC晶片、電阻元件、電容元件、電感器、電晶體等的撓性印刷電路(FPC)。此外，顯示裝置可以包括藉由撓性印刷電路(FPC)等實現連接、並安裝有IC晶片、電阻元件、電容元件、電感器、電晶體等的印刷線路板(PWB)。另外，顯示裝置也可以包括偏振板或相位差板等的光學片。此外，顯示裝置還包括照明裝置、框體、聲音輸入輸出裝置、光感測器等。
此外，照明裝置也可以具有背光燈單元、導光板、稜鏡片、擴散片、反射片、光源(LED、冷陰極管等)、冷卻裝置(水冷式、空氣冷卻式)等。
另外，發光裝置指的是具有發光元件等的裝置。在具有發光元件作為顯示元件的情況下，發光裝置是顯示裝置的一個具體例子。
另外，反射裝置指的是具有光反射元件、光衍射元件、光反射電極等的裝置。
另外，液晶顯示裝置指的是具有液晶元件的顯示裝置。作為液晶顯示裝置，可以舉出直觀型、投射型、透射型、反射型、半透射型等。
另外，驅動裝置指的是具有半導體元件、電路、電子電路的裝置。例如，對從源極信號線向像素內的信號輸入進行控制的電晶體(有時稱為選擇用電晶體、開關用電晶體等)、將電壓或電流提供到像素電極的電晶體、將電壓或電流提供到發光元件的電晶體等，是驅動裝置的一個例子。再者，將信號提供到閘極信號線的電路(有時稱為閘極驅動器、閘極線驅動電路等)、將信號提供到源極信號線的電路(有時稱為源極驅動器、源極線驅動電路等)等，是驅動裝置的一個例子。
再者，有可能重複具有顯示裝置、半導體裝置、照明裝置、冷卻裝置、發光裝置、反射裝置、驅動裝置等。例如，顯示裝置有時具有半導體裝置及發光裝置。或者，半導體裝置有時具有顯示裝置及驅動裝置。
再者，明確地記載“在A的上面形成B”或“在A上形成B”的情況不侷限於B直接接觸地形成在A的上面的情況。還包括不直接接觸的情況，即，在A和B之間夾有其他物件物的情況。這裏，A和B是物件物(例如裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
因此，例如，明確地記載“在層A的上面(或層A上)形成層B”的情況包括如下兩種情況：層B直接接觸地形成在層A的上面的情況；以及在層A的上面直接接觸地形成其他層(例如層C或層D等)，並且層B直接接觸地形成在所述其他層上的情況。另外，其他層(例如層C或層D等)可以是單層或多層。
而且，關於明確地記載“在A的上方形成B”的情況也同樣地，不侷限於B直接接觸A的上面的情況，而還包括在A和B之間夾有其他物件物的情況。因此，例如，“在層A的上方形成層B”的情況包括如下兩種情況：層B直接接觸地形成在層A的上面的情況；以及在層A之上直接接觸地形成其他層(例如層C或層D等)，並且層B直接接觸地形成在所述其他層上的情況。此外，其他層(例如層C或層D等)可以是單層或多層。
另外，明確地記載“在A的上面形成B”、“在A上形成B”、或“在A的上方形成B”的情況還包括在A的斜上面形成B的情況。
另外，“在A的下面形成B”或“在A的下方形成B”的情況與上述情況同樣。
而且，明確記載為單數的情況較佳的是單數。但是本發明不侷限於此，也可以是複數。與此同樣，明確記載為複數的情況較佳的是複數，但是本發明不侷限於此，也可以是單數。
此外，在附圖中，有時為清楚地說明而誇大了大小、層的厚度或區域。此外，在附圖中，示意性地示出理想例子，而不侷限於附圖所示的形狀或數值等。例如，可以包括製造技術所引起的形狀不均勻、或誤差等所引起的形狀不均勻、或者雜波所引起的信號、電壓或電流不均勻或者定時的偏差所引起的信號、電壓或電流不均勻等。
另外，在很多情況下，專門用語是用來描述特定的實施例模式或實施例等的，但不侷限於此。
此外，沒有被定義的術語(包括專門用語或學術用語等科技術語)可以表示與普通的本領域技術人員所理解的一般意思相同的意思。由詞典等定義的詞句較佳的被解釋為不與有關技術的背景產生矛盾的意思。
另外，第一、第二、第三等這些詞用來有區別地描述各種因素、構件、區、層、領域。因此，第一、第二、第三等這些詞不限定因素、構件、區、層、領域等個數。再者，例如，可以用“第二”或“第三”等替換“第一”。
注意，“上”、“上方”、“下”、“下方”、“橫”、“右”、“左”、“斜”、“裏邊”或“前邊”等表示空間配置的詞句在很多情況下用來以附圖簡單地示出某種因素或特徵和其他因素或特徵的關聯。但是，不侷限於此，這些表示空間配置的詞句除了附圖所描述的方向以外還可以包括其他方向。例如，明確地記載“在A之上B”的情況不侷限於B存在於A之上的情況。附圖中的裝置可以反轉或者轉動180°，所以還可以包括B存在於A之下的情況。如此，“上”這詞句除了“上”這方向以外還可以包括“下”這方向。但是，不侷限於此，附圖中的裝置轉動為各種方向，所以“上”這詞句除了“上”及“下”這些方向以外還可以包括“橫”、“右”、“左”、“斜”、“裏邊”或“前邊”等其他方向。
根據本發明的一個實施例可以形成具有透光性的電晶體或具有透光性的電容元件。因此，即使在像素中配置電晶體及電容元件，也可以在形成有電晶體及電容元件的部分中透過光，所以可以提高孔徑比。再者，因為可以使用電阻低且導電率高的材料形成連接電晶體和元件(例如，其他的電晶體)的佈線或連接電容元件和元件(例如，其他的電容元件)的佈線，所以可以減少信號的波形畸變，並減少佈線電阻所引起的電壓降低。
下面，關於本發明的實施例模式將參照附圖進行說明。但是，本發明可以以多個不同形式來實施，所屬的普通技術人員可以很容易地理解一個事電，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在下面所示的實施例模式所記載的內容中。
在本發明說明中，“膜”是指形成在整個面上並沒有進行圖案形成。另外“層”是由抗蝕劑掩模等圖案形成為所希望的形狀。注意，如上述“膜”和“層”的區別是為了方便起見進行的，有時並不特別區別地使用膜和層。另外，至於層疊膜的各個層，有時並不區別使用膜和層。
另外，在本發明說明中，為了方便區別要素，使用“第一”、“第二”或“第三”等的附有序數詞的用詞，該用詞不是用來限制個數，也不是用來限制配置及製程的順序。
注意，在某一個實施例模式中所說明的內容(也可以是其一部分的內容)對於該實施例模式所說明的其他內容(也可以是其一部分的內容)和/或在一個或多個其他實施例模式中所說明的內容(也可以是其一部分的內容)可以進行應用、組合或置換等。
注意，在實施例模式中所說明的內容是指在各種實施例模式中利用各種附圖而說明的內容、或利用發明說明所記載的文章而說明的內容。
注意，可以藉由將在某一個實施例模式中所說明的附圖(也可以是其一部分)，與該附圖的其他部分、在該實施例模式中所說明的其他附圖(也可以其一部分)和/或在一個或多個其他實施例模式中所說明的附圖(也可以是其一部分)進行組合，從而構成更多的附圖。
注意，可以在某一個實施例模式中所描述的附圖或者文章中，取出其一部分而構成發明的一個實施例。從而，在記載有說明某一部分的附圖或者文章的情況下，取出其一部分的附圖或者文章的內容也是作為發明的一個實施例而公開的，所以能夠構成發明的一個實施例。因此，例如，可以在記載有一個或多個主動元件(電晶體、二極體等)、佈線、被動元件(電容元件、電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、零部件、基板、模組、裝置、固體、液體、氣體、工作方法、製造方法等的附圖(截面圖、俯視圖、電路圖、方塊圖、流程圖、製程圖、立體圖、立面圖、配置圖、時序圖、結構圖、示意圖、圖表、表、光路圖、向量圖、狀態圖、波形圖、照片、化學式等)或者文章中，取出其一部分而構成發明的一個實施例。
實施例模式1
在本實施例模式中，參照圖1至圖15說明半導體裝置及其製造製程。
圖1示出本實施例模式的半導體裝置。圖1A是俯視圖，而圖1B是沿著圖1A中的A-B截斷的截面圖。
圖1A所示的半導體裝置包括像素部，該像素部包括配置在第一方向的多個佈線(例如，閘極佈線及電容佈線)、配置在第二方向的多個佈線(例如，源極佈線)以及這些佈線的交叉部附近的多個電晶體。另外，配置在第一方向的佈線和配置在第二方向的佈線較佳的正交。注意，在本發明說明中，像素部是指由多個閘極佈線及多個源極佈線圍成的區域。
圖1所示的電晶體150在具有絕緣表面的基板100上由半導體層103a、設置在半導體層103a上的用作源極電極或汲極電極的導電層106a、106b、設置在用作源極電極或汲極電極的導電層106a、106b上的閘極絕緣膜110、設置在閘極絕緣膜110上且設置在導電層106a和106b之間的用作閘極電極的導電層113a構成。因此，電晶體150是所謂的頂閘型電晶體。但是，也可以在通道(半導體層103a)的下側配置有閘極電極。半導體層103a較佳的具有氧化物。但是，不侷限於此，而半導體層可以不具有氧化物。例如，可以使用矽、砷化鎵、化合物半導體、有機半導體、碳奈米管等形成半導體層103a。
此外，使用具有透光性的材料形成構成電晶體150的半導體層103a、用作閘極電極的導電層113a、用作源極電極或汲極電極的導電層106a、106b等中的一部分或全部。像這樣，藉由使用具有透光性的材料形成構成電晶體150的半導體層及導電層等中的一部分或全部，可以使形成有電晶體的部分透過光，從而可以提高像素部的孔徑比。
在很多情況下，將構成閘極電極、源極電極或汲極電極的導電層延長，以在同一個島上形成連接元件和元件，例如連接電晶體和電晶體的佈線。因此，在很多情況下，連接電晶體的閘極和別的電晶體的閘極的佈線(稱為閘極佈線)由與電晶體的閘極電極相同的層結構或相同材料形成，並且連接電晶體的源極和別的電晶體的源極的佈線(稱為源極佈線)由與電晶體的源極電極相同的層結構或相同材料形成。由此，在作為閘極電極、源極電極或汲極電極使用具有透光性的材料而形成的情況下，閘極佈線及源極佈線與閘極電極及源極電極或汲極電極同樣，使用具有透光性的材料形成。
與具有遮光性及反射性的材料例如鋁、鉬、鈦、鎢、釹、銅、銀、鉻等相比，具有透光性的材料例如氧化銦錫、氧化銦鋅及氧化銦錫鋅等的導電率低。因此，當使用具有透光性的材料形成佈線時，佈線電阻增高。例如，在製造大型顯示裝置的情況下，因為佈線延長，所以佈線電阻成為極高。當佈線電阻增高時，發生在該佈線傳播的信號的波形畸變，由於佈線電阻所導致的電壓下降，而供應的電壓變小。因此，有如下變慮：供應準確的電壓和電流變得困難，進行正常的顯示和工作變得困難。
於是，層疊具有透光性的導電層113a和具有遮光性的導電層116a來形成與電晶體150的閘極電極電連接的閘極佈線，並且層疊具有透光性的導電層106a和具有遮光性的導電層109a來形成與電晶體150的源極電極或汲極電極電連接的源極佈線。換言之，電晶體150的閘極電極由具有透光性的導電層113a的一部分形成。而且，電晶體150的源極電極或汲極電極由具有透光性的導電層106a的一部分形成。
導電層113a的透光率較佳充分高。此外，導電層113a的透光率較佳的高於導電層116a的透光率。
此外，較佳的是，導電層116a的電阻率充分低，導電率充分高。另外，導電層116a的電阻率較佳的低於導電層113a的電阻率。但是，因為導電層116a用作導電層，所以導電層116a的電阻率較佳低於絕緣層的電阻率。
藉由層疊具有透光性的導電層和具有遮光性的導電層來形成閘極佈線或源極佈線，可以減少佈線電阻。此外，藉由減少佈線電阻，可以減少信號的波形畸變且減少佈線電阻所導致的電壓下降。此外，藉由減少佈線電阻所導致的電壓下降，可以供給正確的電壓及電流。由此，可以製造大型顯示裝置。此外，因為閘極佈線或源極佈線由具有遮光性的導電層構成，所以可以對像素之間進行遮光。換言之，可以利用配置在列方向上的閘極佈線和配置在行方向上的源極佈線，來不使用黑矩陣地對像素之間的空隙進行遮光。但是，也可以使用黑矩陣。
另外，從顯示特性的觀點來看，需要像素具有大電容元件並實現高孔徑比化。藉由各像素具有高孔徑比，提高光利用效率，因此實現顯示裝置的低耗電化及小型化。近年來，像素尺寸的微細化進步，需要提供更高清晰的圖像。但是，像素尺寸的微細化導致佔據在一個像素中的電晶體及佈線的形成面積增大，因此降低像素的孔徑比。為了在規定的像素尺寸中獲得高孔徑比，必須高效地設計像素的電路結構所需要的要素。
根據本發明的一個實施例的電容佈線，較佳的配置在與閘極佈線相同的第一方向上，且在像素區中使用具有透光性的導電層113b形成上述電容佈線。而且，在與源極佈線重疊的區域中，也可以層疊具有透光性的導電層113b和具有遮光性的導電層116b以提高導電率。此外，在電容佈線中形成有儲存電容部160。儲存電容部160與電晶體150的源極電極及汲極電極中的一者(導電層106b)連接。以閘極絕緣膜110為電介質使用用作電極的導電層106b和導電層113b構成儲存電容部160。另外，因為在像素電極和導電層113b之間形成電容，所以也可以將該電容用作儲存電容。
雖然在本實施例模式中示出將電容佈線的寬度和閘極佈線的寬度形成為相同的例子，但是也可以將電容佈線的寬度和閘極佈線的寬度形成為不同。較佳的將電容佈線的寬度形成為大於閘極佈線的寬度。藉由擴大電容佈線的寬度，可以將儲存電容部160的面積變大。
如此，藉由由具有透光性的導電層106b及導電層113b構成儲存電容部160，可以使形成有儲存電容部160的部分透光，而可以提高孔徑比。另外，藉由由具有透光性的導電層構成儲存電容部160，可以不使孔徑比降低而使儲存電容部160的尺寸增大，因此即使電晶體截止，也提高像素電極的電位保持特性，而提高顯示品質。另外，可以使饋通電位降低。或者，由於對雜訊的耐性提高，因此可以減少串擾。此外，由於可以實現正確的電壓，因此還可以減少閃爍。可以高效地佈局像素的電路結構所需要的電路要素。
另外，將圖1所示的電晶體150可以用於設置在以液晶顯示裝置或EL顯示裝置為代表的發光顯示裝置的像素部中的像素電晶體。因此，在圖1中，在閘極絕緣膜110、絕緣膜117中設置有接觸孔130，在絕緣膜117上設置有像素電極層(具有透光性的導電層119a、119c)，藉由設置在閘極絕緣膜110、絕緣膜117中的接觸孔130，像素電極層(具有透光性的透明導電層119a)和導電層106b連接。
接著，使用圖2至圖5說明半導體裝置的製造製程的一例。
首先，在具有絕緣表面的基板100上形成氧化物半導體膜101(參照圖2A和2B)。
例如，作為具有絕緣表面的基板100，可以使用用於液晶顯示裝置等的可見光可透過的玻璃基板。上述玻璃基板較佳的為無鹼玻璃基板。作為無鹼玻璃基板，例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等的玻璃材料。除此之外，作為具有絕緣表面的基板100還可以使用陶瓷基板、石英基板或藍寶石基板等由絕緣體構成的絕緣基板、其表面使用絕緣材料覆蓋的由矽等半導體材料構成的半導體基板、其表面使用絕緣材料覆蓋的由金屬或不鏽鋼等導體構成的導電基板等。另外，也可以使用PET(聚對苯二甲酸乙二醇酯)等的塑膠基板。
也可以在具有絕緣表面的基板100上設置作為基底膜的絕緣膜。絕緣膜具有防止來自基板100的鹼金屬(Li、Cs、Na等)、鹼土金屬(Ca、Mg等)或其他金屬元素等雜質擴散的功能。注意，將Na的濃度設定為5×1019/cm3以下，較佳的設定為1×1018/cm3以下。絕緣膜可以由選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜中的其中之一者的單層結構或多種膜的層疊結構而形成。更佳的是，在氮化矽膜上設置氧化矽膜。藉由使用氮化矽膜，可以充分地防止雜質的擴散。此外，藉由在其上設置氧化矽膜，可以避免氮化半導體膜和半導體層的接觸。這是因為當氮化矽膜和半導體層接觸時，半導體層可能受到氫化的緣故。但是，不侷限於此而可以使氮化矽膜和半導體層彼此接觸。
作為形成氧化物半導體膜101的氧化物半導體，較佳的使用具有表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體，特別佳使用In-Ga-Zn-O類氧化物半導體。另外，M示出選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的其中之一者金屬元素或多種金屬元素。例如，作為M，有時採用Ga，有時包含Ga以外的上述金屬元素諸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半導體中，有不僅包含作為M的金屬元素，而且還包含作為雜質元素的Fe、Ni等其他遷移金屬元素或該遷移金屬的氧化物的氧化物半導體。在本發明說明中，也將具有表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體中的具有作為M至少包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，並且也將該薄膜稱為In-Ga-Zn-O類的非單晶膜。
至於In-Ga-Zn-O類非單晶膜的結晶結構，藉由XRD(X線衍射)分析觀察到非晶結構。注意，至於用於分析的樣品的In-Ga-Zn-O類非單晶膜，在藉由濺射法形成之後，對它以200℃至500℃，典型地以300℃至400℃進行10分鐘至100分鐘的熱處理。
藉由將In-Ga-Zn-O類非單晶膜用作薄膜電晶體的啟動層，可以製造具有如下電特性的薄膜電晶體：當閘極電壓為±20V時，導通截止比為109以上，遷移率為10cm2/V s以上。
但是，氧化物半導體膜101不侷限於具有表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體膜。例如，還可以使用具有氧化銦(InOx)、氧化鋅(ZnOx)、氧化錫(SnO)、氧化銦鋅(IZO)、氧化銦錫(Indium Tin Oxide：ITO)、包含氧化矽的氧化銦錫(ITSO)、添加有鎵的氧化鋅(GZO)等的氧化物半導體膜。
將氧化物半導體膜101的膜厚度設定為50nm以上，較佳的設定為60nm以上至150nm。此外，氧化物半導體膜101有時在後面形成的用作源極電極或汲極電極的導電層106a和106b之間具有其膜厚度比與導電層106a、106b重疊的區域的膜厚度薄的區域。因在對導電層106a、106b進行蝕刻時半導體層103a的一部分也被蝕刻而產生上述情況。因此，藉由將氧化物半導體膜101的膜厚度設定為50nm以上，可以防止通道形成區因蝕刻而消失的情況。
氧化物半導體膜101的載子濃度範圍較佳的低於1×1017/cm3(更佳為1×1011/cm3以上)。當氧化物半導體膜101的載子濃度範圍超過上述範圍時，有薄膜電晶體成為常導通狀態的憂慮。
氧化物半導體膜101也可以包含絕緣雜質。作為該雜質，有以氧化矽、氧化鍺、氧化鋁等為代表的絕緣氧化物、以氮化矽、氮化鋁等為代表的絕緣氮化物或者氧氮化矽、氧氮化鋁等的絕緣氧氮化物。
以不影響到氧化物半導體的導電性的濃度對氧化物半導體添加這些絕緣氧化物、絕緣氮化物或絕緣氧氮化物。
藉由使氧化物半導體膜101包含絕緣雜質，可以抑制該氧化物半導體膜101的晶化。藉由抑制氧化物半導體膜101的晶化，可以實現薄膜電晶體的特性的穩定化。
例如，藉由使In-Ga-Zn-O類氧化物半導體包含氧化矽等的雜質，即使進行300℃至600℃的熱處理也可以防止該氧化物半導體的晶化或微晶粒的生成。
在將In-Ga-Zn-O類氧化物半導體用作通道形成區的薄膜電晶體的製造製程中，可以藉由熱處理提高S值(亞臨界擺動值)及場效應遷移率，並且在這種情況下也可以防止薄膜電晶體成為常導通狀態。此外，在該薄膜電晶體受到熱應力、偏置應力的情況下也可以防止臨界值電壓的變動。
作為應用於氧化物半導體膜101的氧化物半導體，除了上述之外還可以應用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。此外，藉由對上述氧化物半導體添加抑制晶化並使它們保持非晶狀態的雜質，可以實現薄膜電晶體的特性的穩定化。
在本發明的一個電施例中使用的半導體層只要具有透光性，而除了氧化物半導體之外還可以使用結晶半導體(單晶半導體或多晶半導體)、非晶半導體、微晶半導體或有機半導體等。
注意，當在基板100上形成絕緣膜時，也可以在形成氧化物半導體膜101之前對絕緣膜的表面進行電漿處理。藉由進行電漿處理，可以去除附著於絕緣膜表面的塵屑(微粒等)。
當進行電漿處理時，藉由使用脈衝直流(DC)電源，可以減少塵屑且膜厚度分佈也變均勻，所以是較佳的。另外，在進行上述電漿處理之後，藉由不暴露於大氣地形成氧化物半導體膜101，可以抑制在絕緣膜和氧化物半導體膜101的介面上附著塵屑或水分。
此外，作為濺射裝置，還可以使用能夠設置多個材料不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同膜，又可以在同一處理室中同時對多種材料進行濺射形成一個膜。再者，也可以採用在處理室內具備磁場產生機構的磁控管濺射裝置的方法(磁控管濺射法)、利用使用微波並產生的電漿的ECR濺射法等。另外，還可以採用在膜形成期間使靶材物質和濺射氣體成分起化學反應而形成它們的化合物的反應濺射法，以及在膜形成期間對基板也施加電壓的偏壓濺射法等。
接著，在氧化物半導體膜101上形成抗蝕劑掩模102，使用該抗蝕劑掩模102選擇性地蝕刻氧化物半導體膜101，來形成島狀半導體層103a(參照圖2C、2D)。在形成抗蝕劑掩模時採用旋塗法的情況下，為了提高抗蝕劑饃的均勻性，使用大量的抗蝕劑材料和顯影液，不需要的材料的耗量多。尤其是基板大型化時，在使用旋塗法的成膜方法中，因為旋轉大型基板的機構規模大且材料液的浪費及污水量多，所以從大量生產的觀點來看，這是不利的。另外，當對矩形的基板進行旋塗時，在塗布膜上容易發生以旋轉軸為中心的圓形的不均勻。在此，採用噴墨法等液滴噴射法、絲網印刷法等選擇性地形成抗蝕劑材料膜，並進行暴露形成抗蝕劑掩模。藉由選擇性地形成抗蝕劑材料膜，可以使抗蝕劑材料的使用量縮減，而可以實現大幅度的成本降低，來對應於1000mm×1200mm、1100mm×1250mm、1150mm×1300mm等的大面積基板。但是，不侷限於此。
作為此時的蝕刻方法可以使用濕蝕刻或乾蝕刻。在此，藉由使用醋酸、硝酸和磷酸的混合液的濕蝕刻，去除氧化物半導體膜101的不需要的部分形成島狀氧化物半導體層103a。注意，在上述蝕刻之後去除抗蝕劑掩模102a。另外，使用濕蝕刻的蝕刻劑只要能夠蝕刻氧化物半導體膜101即可，不侷限於上述蝕刻劑。在進行乾蝕刻的情況下，較佳使用含有氯的氣體或對含有氯的氣體添加氧的氣體。藉由使用含有氯和氧的氣體，可以獲得用作基底膜的絕緣膜和氧化物半導體膜101的蝕刻選擇比，可以充分地減少對於絕緣膜的損傷。
另外，作為用於乾蝕刻的蝕刻裝置，可以使用如下裝置：利用反應性離子蝕刻法(Reactive Ion Etching：RIE法)的蝕刻裝置；利用ECR(Electron Cyclotron Resonance：電子迴旋加速器諧振)或ICP(1nductively Coupled Plasma：感應耦合電漿)等的高密度電漿源的乾蝕刻裝置。另外，作為與ICP蝕刻裝置相比在較大面積上容易獲得均勻放電的乾蝕刻裝置，有ECCP(Enhanced Capacitively Coupled Plasma：增大電容耦合電漿)模式的蝕刻裝置，在該蝕刻裝置中，使上部電極接地，將13.56MHz的高頻電源連接到下部電極，並將3.2MHz的低頻電源連接到下部電極。當採用該ECCP模式的蝕刻裝置時，可以對應作為基板使用超過3m的尺寸的第10代的基板的情況。
然後，較佳的進行200℃至600℃，代表為300℃至500℃的熱處理。在此，在氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理進行構成半導體層103a的In-Ga-Zn-O類氧化物半導體的原子級的重新排列。由於可以釋放阻礙半導體層103a中的載子遷移的應變，所以該熱處理(還包括光退火等)是重要的。注意，進行上述熱處理的時序只要在形成半導體層103a之後，就沒有特別的限制。
接著，在島狀的半導體層103a上形成導電膜104(參照圖2E、2F)。
作為導電膜104，可以使用氧化銦錫(ITO)、包含氧化矽的氧化銦錫(ITSO)、有機銦、有機錫、氧化鋅(ZnO)、氮化鈦等。此外，還可以使用包含氧化鋅的氧化銦鋅(Indium Zinc Oxide：IZO)、包含鎵(Ga)的氧化鋅、氧化錫(SnO2)、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫等。也可以藉由濺射法使用上述材料的單層結構或兩層以上的層疊結構來形成導電膜104。但是，當採用層疊結構時，多個膜的透光率都充分高。
接著，在導電膜104上形成抗蝕劑掩模105a、105b，使用該抗蝕劑掩模105a、105b對導電膜104選擇性地進行蝕刻，來形成用作源極電極或汲極電極的導電層106a、106b(參照圖2G、2H)。另外，在上述蝕刻之後去除抗蝕劑掩模105a、105b。此時，為了提高後面形成的閘極絕緣膜110的覆蓋性並防止斷裂，較佳的將用作源極電極或汲極電極的導電層106a、106b的端部蝕刻為錐形。另外，源極電極或汲極電極包括源極佈線等的由上述導電膜形成的電極及佈線。
接著，在島狀的半導體層103a、導電層106a、106b上形成導電膜107(參照圖3A、3B)。
可以使用如下材料的單層或層疊形成導電膜107：鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、鉻(Cr)、銻(Sb)、鈮(Nb)、鈰(Ce)等的金屬材料、以這些金屬材料為主要成分的合金材料或以這些金屬材料為成分的氮化物。較佳的使用鋁等的低電阻導電材料形成導電膜107。
當在導電層106a、106b(或導電膜104)上形成導電膜107時，這兩個膜可能會起反應。例如，當將ITO用於導電層106a、106b並將鋁用於導電膜107時，可能會產生化學反應。因此，為了避免化學反應的產生，較佳的在導電層106a、106b和導電膜107之間使用高熔點材料。例如，作為高熔點材料的例子，可以舉出鉬、鈦、鎢、鉭、鉻等。而且，較佳的是，在使用高熔點材料的膜上使用導電率高的材料形成多層的導電層106a、106b。作為導電率高的材料，可以舉出鋁、銅、銀等。例如，當以層疊結構形成導電層106a、106b時，可以採用如下層疊結構：第一層是鉬，第二層是鋁，第三層是鉬；或者第一層是鉬，第二層是包含微量的釹的鋁，第三層是鉬。藉由採用這種結構，可以防止小丘的產生。另外，較佳的是，具有透光性的導電層的厚度低於具有遮光性的導電層的厚度。但是，不侷限於此。
接著，在導電膜107上形成抗蝕劑掩模108，使用該抗蝕劑掩模108對導電膜107進行蝕刻，來形成導電層109a(參照圖3C、3D)。在上述蝕刻之後去除抗蝕劑掩模108。其結果是，使形成有抗蝕劑掩模108的部分殘留地去除導電膜107，導電層106a露出。由此，導電層109a和導電層106a中的各層所具有的表面積互不相同。也就是說，導電層106a所具有的表面積比導電層109a所具有的表面積大。或者，導電層109a和導電層106a包括導電層109a和導電層106a重疊的區域以及導電層109a和導電層106a不重疊的區域。
在導電層106a和導電層109a重疊的區域中，導電層106a和導電層109a用作源極佈線，在導電層106a和導電層109a不重疊的區域中，導電層106a用作源極電極或汲極電極。藉由使用具有透光性的材料形成用作源極電極或汲極電極的導電層106a，可以在形成主動電極或汲極電極的部分中也透過光，所以可以提高像素的孔徑比。此外，藉由使用其導電率比導電層106a的導電率高的材料形成導電層109a，減少源極佈線的佈線電阻並減少耗電量。另外，由於使用具有遮光性的導電層構成源極佈線，因此可以對像素之間進行遮光。此外，可以提高對比度。
注意，說明在形成導電層106a、106b之後形成導電層109a的製程，但是該順序也可以是相反的。換言之，也可以在形成源極佈線的一部分的導電層109a之後形成用作源極電極或汲極電極的導電層106a、106b(參照圖7)。
此外，導電層106b還用作儲存電容部160的電極。
接著，在覆蓋導電層106a、106b的形成閘極絕緣膜110之後形成導電膜111(參照圖3E和3F)。
閘極絕緣膜110可以由氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉭膜的單層或層疊形成。閘極絕緣膜110可以藉由濺射法、CVD法等以50nm以上且250nm以下的厚度形成。例如，作為閘極絕緣膜110可以藉由濺射法以100nm的厚度形成氧化矽膜。另外，可以藉由濺射法以100nm的厚度形成氧化鋁膜。
藉由由緻密的膜形成閘極絕緣膜110，可以防止水分或氧從基板100一側進入到半導體層103a。另外，也可以防止基板100所包含的鹼金屬(Li、Cs、Na等)或鹼土金屬(Ca、Mg等)或其他金屬元素等雜質進入到半導體層103a。注意，將Na的濃度設定為5×1019/cm3以下，較佳的設定為1×1018/cm3以下。因此，可以抑制使用氧化物半導體的半導體裝置的半導體特性的變動。另外，也可以提高半導體裝置的可靠性。
作為閘極絕緣膜110，可以設置氧化矽、氮化矽、氧氮化矽、氮氧化矽等的具有氧或氮的絕緣膜、DLC(類金剛石碳)等的包含碳的膜、由環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯苯酚、苯並環丁烯、丙烯酸樹脂等的有機材料或矽烷材料構成的膜例如矽烷樹脂等構成的膜的單層或層疊。
另外，閘極絕緣膜110較佳的具有透光性。
較佳的使用與形成導電膜104的材料大致相同的材料形成導電膜111。但是不侷限於此。大致相同的材料是指其主要成分的元素相同的材料。關於雜質方面，有時包含的元素的種類和濃度不相同。像這樣，當藉由使用大致相同的材料並採用濺射或蒸鍍形成導電膜111時，有導電膜111與導電膜104可以使用共同的材料的優點。藉由導電膜111和導電膜104使用共同的材料，可以使用相同的製造裝置，順利地進行製造製程，提高生產能力，並實現低成本化。
接著，在導電膜111上形成抗蝕劑掩模112a、112b，使用該抗蝕劑掩模112a、112b選擇性地蝕刻導電膜111，來形成導電層113a、113b(參照圖4A和4B)。注意，在上述蝕刻之後去除抗蝕劑掩模112a、112b。
接著，在導電層113a、113b、閘極絕緣膜110上形成導電膜114(參照圖4C和4D)。
導電膜114可以使用鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、鉻(Cr)、銻(Sb)、鈮(Nb)、鈰(Ce)等的金屬材料、以這些金屬材料為主要成分的合金材料、或以這些金屬材料為成分的氮化物，以單層或層疊形成。較佳的使用鋁等的低電阻導電材料而形成。
此外，較佳的使用與形成導電膜107的材料不同的材料形成導電膜114。或者，較佳的使用與導電膜107不同的層疊結構形成導電膜114。這是因為如下緣故：一般地，在半導體裝置的製造製程中，施加到導電膜114的溫度和施加到導電膜107的溫度不同。一般地，與導電膜114相比，導電膜107處於較高溫的狀態。因此，較佳的是，與導電膜114相比，導電膜107採用熔點較高的材料或層疊結構。或者，較佳的是，與導電膜114相比，導電膜107採用較不容易產生小丘的材料或層疊結構。或者，由於導電膜114有時構成接收映射信號的信號線，較佳的使用其佈線電阻比導電膜107的佈線電阻低的材料或層疊結構。另外，較佳的是，與具有遮光性的導電層相比，具有透光性的導電層的厚度較薄。
與在導電層106a、106b(或導電膜104)上形成導電膜107的情況相同地，在導電層113a、113b(或導電膜111)上形成導電膜114的情況下，這兩個膜會起反應。由此，較佳的是，當導電層113a、113b上形成導電膜114時也在導電層113a、113b和導電膜114之間使用高熔點材料。例如，作為高熔點材料的例子，可舉出鉬、鈦、鎢、鉭、鉻等。而且，在使用高熔點材料的膜上使用高導電率的材料以多層膜形成導電膜114是較佳的。作為高導電率的材料，可舉出鋁、銅、銀等。
接著，在導電膜114上形成抗蝕劑掩模115，使用該抗蝕劑掩模115蝕刻導電膜114，形成導電層116a(參照圖4E和4F)。上述蝕刻之後去除抗蝕劑掩模115。其結果，導電膜114留下形成有抗蝕劑掩模115的部分而被去除，來使導電層113a露出。由此，導電層116a和導電層113a分別具有的表面積不同。就是說，導電層113a所具有的表面積大於導電層116a所具有的表面積。或者，導電層116a和導電層113a具有導電層116a和導電層113a重疊的區域、導電層116a和導電層113a不重疊的區域。
在導電層113a和導電層116a中重疊的區域中，導電層113a和導電層116a用作閘極佈線，並且在導電層113a和導電層116a不重疊的區域中，導電層113a用作閘極電極。藉由使用具有透光性的材料形成用作閘極電極的導電層113a，即使在形成有閘極電極的部分也可以透光，可以提高像素的孔徑比。另外，藉由使用其導電率比導電層113a高的材料形成用作閘極佈線的導電層111a，可以降低佈線電阻，且降低耗電量。另外，源極佈線因為由具有遮光性的導電層116a構成，所以可以對像素之間進行遮光。也就是說，可以利用配置在列方向上的閘極佈線和配置在行方向上的源極佈線對像素之間的空隙進行遮光。
注意，雖然說明在形成導電層113a、113b之後，形成導電層116a的製程，但是也可以將形成的順序反過來。就是說，在形成用作閘極佈線的導電層116a之後，可以形成用作閘極電極的導電層113a(參照圖7)。
另外，在與閘極佈線相同的方向上配置有電容佈線。在像素區中，電容佈線較佳的由導電層113b形成，但是也可以在與源極佈線重疊的區域中層疊導電層113b和導電層116b。藉由層疊導電層113b和其導電率比導電層113b高的導電層116b，可以降低電阻(參照圖1A)。
雖然在本實施例模式中示出將電容佈線的寬度和閘極佈線的寬度形成為相同的例子，但是也可以將電容佈線的寬度和閘極佈線的寬度形成為不同。較佳的將電容佈線的寬度形成為大於閘極佈線的寬度。可以將儲存電容部160的表面積變大。
像這樣，藉由使用具有透光性的導電層構成儲存電容部160，也可以在形成有儲存電容部160的部分透過光，因此可以提高孔徑比。此外，藉由使用具有透光性的材料構成儲存電容部160，可以增大儲存電容部160，因此在電晶體截止時像素電極的電位保持特性提高且顯示品質提高。另外，可以減少饋通電位。
藉由上述步驟，可以製造電晶體150、儲存電容部160。此外，電晶體150、儲存電容部160可以為具有透光性的元件。
注意，在形成半導體層103a之後，在形成源極電極、源極佈線之後，在形成閘極絕緣膜之後及在形成閘極電極之後的任一中，也可以進行提高半導體層103a的一部分的區域或全部的區域的電導率的處理。例如，作為提高電導率的處理，可以舉出氫化處理等。藉由將包含氫的氮化矽設置在半導體層103a的上層並施加熱，可以進行半導體層103a的氫化處理。或者，藉由在氫氣圍中施加熱，可以使氧化物半導體層氫化。另外，如圖6A所示那樣，藉由在與電晶體151的半導體層103a的通道形成區重疊的區域中形成通道保護層120a，可以在氧化物半導體層103a中形成選擇性地提高電導率的區域121a、121b。
通道保護層120a較佳的由氧化矽形成。由此，可以抑制氫進入到在半導體層103a的通道形成區中。注意，也可以在提高電導率的處理之後去除通道保護層120a。另外，通道保護層120b也可以由抗蝕劑形成(參照圖6B)。在此情況下，較佳的在氫化處理之後去除抗蝕劑。如此，藉由對氧化物半導體層進行提高電導率的處理，可以在電晶體中容易流過電流，且降低電容元件的電阻。
在圖6A中，雖然示出將電晶體151的通道保護層120a設置為接觸於半導體層103a的例子，但是也可以將通道保護層120a設置在閘極絕緣膜110上。另外，藉由調整通道保護層和用作閘極電極的導電層的形狀，使通道保護層大於導電層，可以形成偏移區域。
通道保護層120a可以防止當對導電層106a、106b進行蝕刻時半導體層103a也被蝕刻的情況。因此，可以減少半導體層103a的厚度。若半導體層103a較薄，則容易產生空乏層。由此可以減少S值。也可以減少截止電流。
或者，如圖6C所示，也可以在半導體層103a上形成設置有其導電率比半導體層103a高的區域121a、121b的電晶體152。
接著，在形成絕緣膜117之後，在絕緣膜117上形成抗蝕劑掩模(未圖示)，使用該抗蝕劑掩模，對絕緣膜117進行蝕刻，來在絕緣膜117形成接觸孔130(參照圖5A、5B)。絕緣膜117用作使形成有電晶體150、儲存電容部160或佈線等的表面平坦的絕緣膜。由於也可以將電晶體150、儲存電容部160形成為具有透光性的元件，因此配置有它們的區域也可以用作開口區。由此，緩和電晶體150、儲存電容部160或佈線等所產生的凹凸來使形成有這些元件的上面為平坦是有效的。
此外，絕緣膜117用作保護電晶體150避免雜質等的影響的絕緣膜。絕緣膜117例如可以由具有氮化矽的膜形成。具有氮化矽的膜的阻擋雜質的效果好，所以是較佳的。或者，絕緣膜117可以由具有有機材料的膜形成。作為有機材料的例子，較佳的使用丙烯酸樹脂、聚醯亞胺、聚醯胺等。這些有機材料使凹凸平坦的功能好，所以是較佳的。由此，較佳的是，當絕緣膜117採用具有氮化矽的膜和具有有機材料的膜的層疊結構時，在下側配置具有氮化矽的膜，而在上側配置具有有機材料的膜。另外，當採用層疊結構形成絕緣膜117時，各膜的透光性較佳的充分高。此外，可以使用感光材料。在這種情況下，不對絕緣膜117進行蝕刻來形成接觸孔。
另外，絕緣膜117還可以具有濾色片的功能。因為藉由在基板100一側設置濾色片，不需要在對置基板一側設置濾色片，且不需要用來調整兩個基板的位置的餘地，所以容易製造面板。另外，不需要形成絕緣膜117。也可以在與閘極電極、閘極佈線相同的層上有像素電極。
接著，在絕緣膜117及接觸孔130上形成導電膜118(參照圖5C和5D)。較佳的由與形成導電膜104、導電膜111的材料大致相同的材料形成導電膜118。像這樣，藉由使用大致相同的材料，具有如下優點：在利用濺射法、蒸鍍等形成導電膜118的情況下，可以與導電膜104、導電膜111使用共同的材料。藉由可以使用共同的材料，可以使用同一製造裝置，這樣可以順利進行製造製程，並可以提高產率，從而可以實現低成本化。但是，也可以使用與導電膜104、導電膜111不同的材料形成導電膜118。
藉由在導電膜118上形成抗蝕劑掩模(未圖示)，使用該抗蝕劑掩模選擇性地蝕刻導電膜118，來形成導電層119a、119b、119c(參照圖5E和5F)。注意，在上述蝕刻之後去除抗蝕劑掩模。
導電層119a、119b、119c用作像素電極。此外，導電層119a、119b、119c可以藉由接觸孔130使源極佈線、源極電極、閘極佈線、閘極電極、像素電極、電容佈線、儲存電容部的電極等彼此連接。因此，導電層119a至119c可以用作用來連接導體和導體的佈線。雖然導電層119a至119c的厚度較佳的比用於包括源極電極的源極佈線的具有透光性的導電層或用於包括閘極電極的閘極佈線的導電層的厚度薄，但是本發明的一個實施例不侷限於此。導電層119a至119c的厚度也可以比用於包括源極電極的源極佈線的具有透光性的導電層或用於包括閘極電極的閘極佈線的具有透光性的導電層的厚度厚。
如上所述，可以製造圖1A和1B所示的半導體裝置。藉由本實施例模式所示的製造方法，可以形成具有透光性的電晶體150及具有透光性的儲存電容部160。因此，當在像素中配置電晶體、電容元件時也可以在形成有電晶體、電容元件的部分透過光，所以可以提高孔徑比。再者，由於連接電晶體和元件(例如，其他的電晶體)的佈線可以由電阻率低且導電率高的材料形成，因此可以減少信號的波形畸變且減少佈線電阻所引起的電壓降低。
接著，參照圖7至圖15說明半導體裝置的另一個例子。另外，圖7至圖15所示的半導體裝置的大部分與圖1共同。因此，下面省略重複的部分僅說明不同之處。
圖7A是俯視圖，圖7B是沿著圖7A中的A-B截斷的截面圖，圖7C是沿著圖7A中的C-D截斷的截面圖。圖1示出在具有透光性的導電層上層疊具有遮光性的導電層形成閘極佈線及源極佈線的例子，但是也可以在具有遮光性的導電層上層疊具有透光性的導電層形成(參照圖7)。用作閘極電極的具有透光性的導電層113a連接到用作閘極佈線的具有遮光性的導電層116a即可。此外，用作源極電極或汲極電極的具有透光性的導電層106a連接到用作源極佈線的具有遮光性的導電層109a即可。
圖8A是俯視圖，圖8B是沿著圖8A中的A-B截斷的截面圖，圖8C是沿著圖8A中的C-D截斷的截面圖。在圖1中，按順序層疊具有透光性的導電層和具有遮光性的導電層形成閘極佈線及源極佈線的例子，但是也可以使用具有遮光性的導電層形成閘極佈線及源極佈線(參照圖8)。用作閘極電極的具有透光性的導電層113a和用作閘極佈線的具有遮光性的導電層116a連接即可。此外，用作源極電極或汲極電極的具有透光性的導電層106a和用作源極佈線的具有遮光性的導電層109a連接即可。注意，在圖7中說明按順序形成具有遮光性的導電層及具有透光性的導電層的情況，並且在圖8中說明使用具有遮光性的導電層形成閘極佈線及源極佈線的情況，但是也可以按順序層疊具有透光性的導電層和具有遮光性的導電層而形成。
在本實施例模式中可以在像素內形成電晶體，所以可以將電晶體形成得較大。例如，如圖9所示那樣，可以製造其通道寬度W或通道長度L長於閘極佈線寬度的電晶體153。藉由將電晶體變大，可以充分提高其電流能力，且縮短對於像素的信號寫入時間。而且可以減少截止電流，而減少閃爍等。因此，可以提供高清晰的顯示裝置。
注意，在保護電路、閘極驅動器或源極驅動器等週邊驅動電路部分中，不需要使電晶體部分透光。因此，可以在像素部中使用具有透光性的材料形成電晶體或電容元件，在週邊驅動電路部分中使用具有遮光性的材料形成電晶體或電容元件(參照圖25A)。
圖10A是俯視圖，圖10B是沿著圖10A中的A-B截斷的截面圖。圖10與圖1的不同點如下：使導電層106c和導電層113c的表面積大於導電層106b和導電層113b。儲存電容部161的尺寸較佳的為像素間距的七成以上或八成以上。另外，在導電層106c上的導電層109b上實現與像素電極的接觸。下面，與圖1A和IB所示的結構相同，所以省略詳細說明。
藉由採用這種結構，可以將高透光率的儲存電容部161形成得較大。藉由將儲存電容部161形成得較大，即使電晶體截止，也提高像素電極的電位保持特性，而提高顯示品質。另外，可以使饋通電位降低。另外，在將儲存電容部161形成得較大的情況下，即使在形成有儲存電容部161的部分，也可以透過光，因此可以提高孔徑比且降低耗電量。另外，即使像素電極的接觸孔的凹凸導致液晶的對準混亂，也可以由具有遮光性的導電層109b防止漏光。
圖11A是俯視圖，圖11B是沿著圖11A中的A-B截斷的截面圖。
圖11所示的半導體裝置示出如下結構：在半導體層103a的一部分設置導電率高的區域(也表示為n+區)，並且將用作源極電極或汲極電極的導電層106a、106b設置為與閘極電極不重疊。在半導體層103a中，可以在與導電層106a、106b連接的區域設置導電率高的區域。另外，可以將導電率高的區域設置為與閘極電極(導電層113a)重疊或設置為與它不重疊。
如圖6所示，藉由對半導體層103a選擇性地添加氫，形成導電率高的區域。對需要提高導電率的部分添加氫即可。
此外，藉由將源極電極及汲極電極設置為不與閘極電極重疊，可以抑制產生在源極電極及汲極電極與閘極電極之間的寄生電容。因此，可以減少饋通。
在圖11中，提高半導體層103a的一部分的導電率。藉由採用這種結構，在電晶體154中不需要重疊閘極電極和源極電極或汲極電極。
另外，各個源極佈線、閘極佈線採用具有遮光性的導電層和具有透光性的導電層的層層，但是不侷限於此。源極佈線及閘極佈線可以僅由具有遮光性的導電層構成，或者源極電極及汲極電極可以僅由具有透光性的導電層構成。例如，圖12示出如下情況：閘極佈線僅由具有遮光性的導電層構成，源極佈線僅由具有遮光性的導電層構成，汲極電極僅由具有透光性的導電層構成。源極佈線僅由具有遮光性的導電層構成，閘極佈線也僅由具有遮光性的導電層構成。電容佈線可以由具有遮光性的導電層形成或由具有透光性的導電層形成。在形成源極電極的具有透光性的導電層和閘極佈線重疊的區域中也可以形成有具有遮光性的導電層。
在圖13A、圖14A中示出發光顯示裝置的例子作為像素的結構的一例。圖13A所示的像素包括按順序層疊導電層106a和導電層109a而成的閘極佈線、按順序層疊導電層113a和導電層116a而成的源極佈線、開關用的電晶體150、驅動用的電晶體155、儲存電容部162以及按順序層疊導電層106d和導電層109c而成的電源線。此外，圖14A所示的像素包括按順序層疊導電層106a和導電層109a而成的閘極佈線以及按順序層疊導電層113a和導電層116a而成的源極佈線、開關用的電晶體150、驅動用的電晶體156、儲存電容部164、按順序層疊導電層106d和導電層109c而成的電源線。
圖13A、圖14A所示的電晶體150由具有絕緣表面的基板100上的半導體層103a、設置在半導體層103a上的用作源極電極或汲極電極的導電層106a、106c、設置在導電層106a、106c上的閘極絕緣膜110、設置在閘極絕緣膜110上並設置在導電層106a和106c之間的用作閘極電極的導電層113a構成。此外，驅動用的電晶體155及驅動用的電晶體156由具有絕緣表面的基板100上的半導體層103b、設置在半導體層103b上的用作源極電極或汲極電極的導電層106d、106e、設置在導電層106d、106e上的閘極絕緣膜110以及設置在閘極絕緣膜110上並設置在導電層106d和106e之間的用作閘極電極的導電層113c或113d構成。此外，在圖13中，儲存電容部162由導電層106e和導電層113c構成，在圖14中，儲存電容部164由導電層106e和導電層113d構成。
另外，雖然如圖13B所示，當連接閘極和汲極時藉由接觸孔132、133隔著最上面的ITO連接，但是也可以如圖14B所示，使閘極和汲極藉由接觸孔131直接連接。在此情況下可以增大像素電極的面積，所以孔徑比提高。此外，可以降低電阻值。
雖然圖13以及圖14所示的半導體裝置示出具有開關用的電晶體150、驅動用的電晶體155或156的兩個電晶體的情況，但是也可以在一個像素中設置三個以上的電晶體。
如此，本發明的一個實施例中，即使在一個像素中設置兩個以上的電晶體的情況下，也使形成有電晶體的部分透光，因此可以提高孔徑比。
圖15是電晶體具有導電層106a圍繞導電層106b的形狀(例如，U形或C形)的情況下的俯視圖。
圖15所示的電晶體156在具有絕緣表面的基板100上由半導體層103c、設置在半導體層103c上的用作源極電極或汲極電極的導電層106a、106b、設置在導電層106a、106b上的閘極絕緣膜110以及設置在閘極絕緣膜110上的用作閘極電極的導電層113a構成。像這樣，源極電極及汲極電極的一者具有圍繞源極電極及汲極電極的另一方的形狀(例如，U形、C形)。源極電極和汲極電極之間的距離保持為大致一定。
由於藉由將電晶體156形成為上述形狀，可以增大該電晶體的通道的寬度，且增大載子移動的區域的面積，因此可以增大電流量，且縮小電晶體的面積。此外，還可以減少電特性的不均勻。
另外，在本實施例模式中說明設置電容佈線的結構，也可以不設置電容佈線而以將像素電極隔著絕緣膜與相鄰的閘極佈線重疊的方式設置儲存電容(參照圖36)。
本實施例模式可以與其他實施例模式適當地組合而實施。
實施例模式2
在本實施例模式中，參照圖16至圖23說明半導體裝置的製造製程的一例。注意，本實施例模式中的半導體裝置及其製造製程的大部分與實施例模式1相同。因此，下面省略重複的部分且詳細地說明不同之處。
圖16示出本實施例模式的半導體裝置。圖16A是俯視圖，圖16B是沿著圖16A中的A-B截斷的截面圖。
接著，參照圖17至22說明圖16所示的半導體裝置的製造製程的一例。此外，在本實施例模式中說明使用多色調掩模製造半導體裝置的情況。
首先，在具有絕緣表面的基板200上形成半導體層203(參照圖17A和17B)。
對於基板200的材料、半導體層203的材料及製造方法，可以參照實施例模式1所示的基板100、半導體層103a。此外，在具有絕緣表面的基板200上設置用作基底膜的絕緣膜。
接著，在半導體層203上形成導電膜204、導電膜205(參照圖17C、17D)。對於導電膜204、導電膜205的材料及製造方法，可以參照實施例模式1所示的導電膜104、導電膜107。
接著，在導電膜205上形成抗蝕劑掩模206a、206b。作為抗蝕劑掩模206a、206b，藉由使用多色調掩模，可以形成具有不同厚度的區域的抗蝕劑掩模。藉由使用多色調掩模，減少所使用的光掩模數量，而減少製造製程，所以是較佳的。在本實施例模式中，可以在形成導電膜204、205的圖案的製程和形成導電膜212、213的圖案的製程(參照圖19C、19D)中使用多色調掩模。
多色調掩模是指可以以多個步驟的光量進行曝光的掩模，代表性的可以以區域、半曝光區域以及非曝光區域的三個步驟進行曝光。藉由使用多色調掩模，能以一次的曝光及顯影的製程形成具有多個(代表性的為兩種)厚度的抗蝕劑掩模。由此，藉由使用多色調掩模，可以減少光掩模數量。
圖22A1及圖22B1是示出代表性的多色調掩模的截面圖。圖22A1表示灰度色調掩模403，圖22B1表示半色調掩模414。
圖22A1所示的灰度色調掩模403由在具有透光性的基板400上使用遮光層形成的遮光部401、以及根據遮光層的圖案設置的繞射光柵部402構成。
繞射光柵部402藉由具有以用於曝光的光的分辨極限以下的間隔設置的狹縫、點或網眼等，來控制透光率。此外，設置在繞射光柵部402的狹縫、點或網眼既可以為週期性的，又可以為非週期性的。
作為具有透光性的基板400可以使用石英等形成。構成遮光部401及繞射光柵部402的遮光層使用金屬膜形成即可，較佳的使用鉻或氧化鉻等設置。
在對灰度色調掩模403照射用於曝光的光的情況下，如圖22A-2所示，重疊於遮光部401的區域的透光率為0%，不設置遮光部401及繞射光柵部402的區域的透光率為100%。此外，根據繞射光柵的狹縫、點或網眼的間隔等繞射光柵部402的透光率可以被調整為大約10%至70%的範圍內。
圖22B1所示的半色調掩模414由在具有透光性的基板411上使用半透光層形成的半透光部412、以及使用遮光層形成的遮光部413構成。
半透光部412可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的層形成。遮光部413使用與灰度色調掩模的遮光層同樣的金屬膜形成即可，較佳的使用鉻或氧化鉻等。
在對半色調掩模414照射用於曝光的光的情況下，如圖22B-2所示，重疊於遮光部413的區域的透光率為0%，不設置遮光部413及半透光部412的區域的透光率為100%。此外，根據形成的材料的種類或形成的膜厚等半透光部412的透光率可以被調整為大約10%至70%的範圍內。
藉由使用多色調掩模，可以形成三個曝光級別的掩模，該三個曝光級別為曝光部分、中間曝光部分、以及未曝光部分，並且藉由進行一次的曝光及顯影製程，可以形成具有多個(典型為兩種)厚度區域的抗蝕劑掩模。由此，藉由使用多色調掩模，可以減少光掩模數量。
如圖17E和17F所示的半色調掩模在透光的基板300上由半透射層301a、301b及遮光層301c構成。從而，在導電膜205上將在後面成為源極佈線的部分的抗蝕劑掩模形成為較厚，將在後面成為源極電極或汲極電極的部分的抗蝕劑掩模形成為較薄(參照圖17E和17F)。
使用抗蝕劑掩模206a、206b，對導電膜204、205的不需要的部分選擇性地進行蝕刻並去除，來形成導電層207a、208a、導電層207b、208b(參照圖18A和18B)。
接著，對抗蝕劑掩模206a、206b進行以氧電漿的灰化。藉由對抗蝕劑掩模206a、206b進行以氧電漿的灰化，抗蝕劑掩模206b被去除而使導電層207b露出。另外，抗蝕劑掩模206a縮小，其作為抗蝕劑掩模209留下(參照圖18C和18D)。如此，藉由使用利用多色調掩模形成的抗蝕劑掩模，不再增加抗蝕劑掩模，因此可以使製程簡化。
接著，使用抗蝕劑掩模209對導電層207a、207b進行蝕刻來形成導電層210a(參照圖18E和18F)。在上述蝕刻之後去除抗蝕劑掩模209。其結果，導電層207b被去除，而使導電層208b露出。此外，以留下形成有抗蝕劑掩模209的部分的方式去除導電層207a，並且使導電層208a露出。藉由蝕刻形成的導電層210和導電層208a和導電層209a的各個層所具有的表面積大不一樣。換言之，導電層208a所具有的表面積大於導電層210a所具有的表面積。或者，導電層210a和導電層208a具有導電層210a和導電層208a重疊的區域以及導電層210a和導電層208a不重疊的區域。
在導電層208a和導電層210a重疊的區域中，導電層208a和導電層210a用作閘極佈線，並且在導電層208a和導電層210a不重疊的區域中，導電層208a用作源極電極或汲極電極。藉由使用具有透光性的材料形成用作源極電極或汲極電極的導電層208a，可以提高像素的孔徑比。另外，藉由層疊導電層208a和其導電率比導電層208a高的210a形成用作源極佈線的導電層，可以降低佈線電阻，且降低耗電量。另外，源極佈線因為由具有遮光性的導電層210a構成，所以可以對像素之間進行遮光。
如此，藉由使用多色調掩模，可以用一個掩模形成具有透光性的區域(高透光率的區域)和具有遮光性的區域(低透光率的區域)。因此可以不增加掩模數量地形成具有透光性的區域(高透光率的區域)和具有遮光性的區域(低透光率的區域)。
接著，在導電層208a、208b上形成閘極絕緣膜211，然後在閘極絕緣膜211上形成導電膜212、導電膜213(參照圖19A和19B)。至於導電膜212、導電膜213的材料及製造方法，可以參照實施例模式1所示的閘極絕緣膜110、導電膜111、導電膜114。
接著，使用半色調掩模在導電膜213上形成抗蝕劑掩模214a、214b。半色調掩模在透光的基板302上由半透射層303a、303b以及遮光層303c及303d構成。因此，在導電膜213上，將在後面成為閘極佈線的部分上的抗蝕劑掩模形成得較厚，並將在後面成為閘極電極的部分上的抗蝕劑掩模形成得較薄(參照圖19C、19D)。
使用抗蝕劑掩模214a、214b，對導電膜212、213的不需要的部分選擇性地進行蝕刻並去除，來形成導電層215a、216a、導電層215b、216b(參照圖20A和20B)。
接著，對抗蝕劑掩模214a、214b進行以氧電漿的灰化。藉由對抗蝕劑掩模214a、214b進行以氧電漿的灰化，抗蝕劑掩模214a、214b縮小而其作為抗蝕劑掩模217a、217b留下。如此，藉由使用利用多色調掩模形成的抗蝕劑掩模，不再增加抗蝕劑掩模，因此可以使製程簡化。
接著，使用抗蝕劑掩模217a、217b對導電層215a、215b進行蝕刻(參照圖20E和20F)。其結果，以留下形成有抗蝕劑掩模217a、217b的部分的方式去除導電層215a、215b而導電層216a、216b露出。由此形成的導電層218a、218b和導電層216a、216b的各個層所具有的表面積大不一樣。換言之，導電層216a、216b所具有的表面積大於導電層218a、218b所具有的表面積。或者，導電層216a和導電層218a具有導電層216a和導電層218a重疊的區域以及導電層216a和導電層218a不重疊的區域。注意，在上述蝕刻之後去除抗蝕劑掩模217a、217b。
至少包括導電層218a的區域用作閘極佈線，並且包括導電層216a的區域用作閘極電極。藉由使用具有透光性的導電層形成用作閘極電極或汲極電極的導電層216a，可以提高像素的孔徑比。另外，藉由層疊導電層216a、其導電率比導電層216a高的導電層218a形成用作閘極佈線的導電層216a和導電層218a，可以降低佈線電阻，且降低耗電量。另外，閘極佈線因為由具有遮光性的導電層218a構成，所以可以對像素之間進行遮光。換言之，藉由設在列方向上的閘極佈線、以及設在行方向上的源極佈線，即使不使用黑矩陣也可以對像素之間的空隙進行遮光。
此外，在與閘極佈線相同的方向上配置有電容佈線。電容佈線由導電層216b和其導電率比導電層216b高的導電層218b形成。藉由這樣形成，可以減少佈線電阻並減少耗電量。另外，導電層216b也用作儲存電容部260的電極。在電容佈線中，以閘極絕緣膜211為電介質，儲存電容部260由用作電極的導電層208b和導電層216b構成。
如此，藉由由具有透光性的導電層構成儲存電容部260，可以使形成在儲存電容部260的部分透光，而可以提高孔徑比。另外，藉由由具有透光性的材料構成儲存電容部260，也可以將儲存電容部260的尺寸增大，因此即使電晶體截止，也提高像素電極的電位保持特性，而提高顯示品質。另外，可以使饋通電位降低。
藉由上述，可以製造圖16所示的電晶體250、儲存電容部260。
接著，在形成絕緣膜219之後，在絕緣膜219上形成抗蝕劑掩模(未圖示)，使用該抗蝕劑掩模對絕緣膜219進行蝕刻，來在絕緣膜219中形成接觸孔(參照圖21A、21B)。接著，在絕緣膜219及接觸孔上形成導電膜220。至於絕緣膜219、導電膜220的材料及製造方法可以參照實施例模式1的絕緣膜117、導電膜118。注意，也可以不形成絕緣膜219。也可以在與閘極電極、閘極佈線相同的層上設置有像素電極。
接著，在導電膜220上形成抗蝕劑掩模(未圖示)，使用該抗蝕劑掩模選擇性地蝕刻導電膜220，來形成導電層221a、221b、221c(參照圖21C和21D)。導電層221a、221b、221c用作像素電極。注意，在上述蝕刻之後去除抗蝕劑掩模。
藉由上述，可以製造半導體裝置。藉由多色調掩模能夠形成三個曝光級別的掩模，該三個曝光級別為曝光部分、中間曝光部分、以及未曝光部分，並且藉由進行一次的曝光及顯影製程，可以形成具有多個(典型為兩種)厚度區域的抗蝕劑掩模。由此，藉由使用多色調掩模，可以減少光掩模數量。另外，藉由本實施例模式所示的製造方法，可以形成具有透光性的電晶體250及具有透光性的儲存電容部260。因此，在像素中，連接電晶體和元件(例如別的電晶體)的佈線可以使用低電阻率且電導率高的材料形成，因此可以減少信號的波狀畸變，而可以減少由於佈線電阻導致的電壓下降。
注意，在保護電路、閘極驅動器或源極驅動器等週邊驅動電路部分中，不需要使電晶體部分透光。因此，在像素部中使用具有透光性的材料形成電晶體或電容元件，也可以在週邊驅動電路部分中使用具有遮光性的材料形成電晶體或電容元件(參照圖25B)。
雖然在本實施例模式中說明當形成源極佈線、源極電極、閘極佈線或閘極電極時使用多色調掩模的情況，但是本發明的一個實施例不侷限於此。例如，當形成半導體膜、源極佈線、源極電極時也可以使用多色調掩模。雖然在本實施例模式中說明在形成閘極佈線的製程和形成源極佈線的製程中都使用多色調掩模的情況，但是也可以在形成閘極佈線的製程及形成源極佈線的製程中的一者使用多色調掩模。此外，在形成半導體層和源極佈線的製程中也可以使用多色調掩模。圖23A示出使用多色調掩模形成半導體層和源極佈線及源極電極的情況。
此外，圖23B示出使用多色調掩模形成半導體層、源極佈線及源極電極來形成儲存電容部的情況。另外，當在半導體膜的通道形成區上形成通道保護膜時也可以使用多色調掩模(參照圖23C)。由於在圖23B、23C中，將電晶體250的半導體層和儲存電容部260的氧化物半導體層形成為一個島，因此容易進行用來形成氧化物半導體層的佈局。此外，因為可以減少接觸孔的數量，所以可以減少接觸電阻。此外，可以減少接觸不良。
接著，圖35A示出使用多色調掩模形成半導體層203b及用作源極佈線的導電層210a的情況。此外，圖35B示出使用多色調掩模形成半導體層203b及用作源極電極或汲極電極的導電層208c、208d。
本實施例模式與其他實施例模式適當地組合而實施。
實施例模式3
在本實施例模式中，下面說明在顯示裝置中，在同一基板上至少製造驅動電路的一部分和配置在像素部的薄膜電晶體的例子。
圖24A示出顯示裝置的一例的主動矩陣型液晶顯示裝置的方塊圖的一例。圖24A所示的顯示裝置包括：具有多個在基板5300上具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對被選擇的像素輸入視頻信號的信號線驅動電路5303。
圖24B所示的發光顯示裝置包括：具有多個在基板5400上具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇的像素輸入視頻信號的信號線驅動電路5403。
在輸入到圖24B所示的發光顯示裝置的像素的視頻信號為數位方式的情況下，藉由切換電晶體的導通和截止，像素處於發光或非發光狀態。因此，可以採用面積灰度法或時間灰度法進行灰度顯示。面積灰度法是一種驅動法，其中藉由將一個像素分割為多個子像素並根據視頻信號獨立驅動各子像素，來進行灰度顯示。此外，時間灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度顯示。
因為發光元件的回應速度比液晶元件等快，所以與液晶元件相比適合於時間灰度法。在採用時間灰度法進行顯示的情況下，將一個幀期間分割為多個子幀期間。然後，根據視頻信號，在各子幀期間中使像素的發光元件處於發光或非發光狀態。藉由將一個幀期間分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素發光的期間的總長度，並可以進行灰度顯示。
注意，在圖24B所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個開關用TFT時，使用第一掃描線驅動電路5402生成輸入到一者的開關用TFT的閘極佈線的第一掃描線的信號，而使用第二掃描線驅動電路5404生成輸入到另一方的開關用TFT的閘極佈線的第二掃描線的信號。但是，也可以使用一個掃描線驅動電路生成輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的開關用TFT的數量，可能會在各像素中設置多個用來控制切換元件的工作的掃描線。在此情況下，既可以使用一個掃描線驅動電路生成輸入到多個掃描線的所有信號，又可以使用多個掃描線驅動電路生成輸入到多個掃描線的所有信號。
根據實施例模式1或實施例模式2，形成配置在液晶顯示裝置的像素部的薄膜電晶體。此外，因為實施例模式1或實施例模式2所示的薄膜電晶體是n通道型TFT，所以在驅動電路中將可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
此外，在發光顯示裝置中也可以將能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外，也可以僅使用與實施例模式1和實施例模式2所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
注意，在保護電路、閘極驅動器及源極驅動器等週邊驅動電路部分中，不需要在電晶體中透光。因此，也可以在像素部中，在電晶體和電容元件中透光，並且在週邊驅動電路部分中，不使在電晶體中透光。
圖25A示出不使用多色調掩模地形成薄膜電晶體的情況，圖25B示出使用多色調掩模地形成薄膜電晶體的情況。不使用多色調掩模形成的薄膜電晶體由設置在具有絕緣表面的基板100上的半導體層171、設置在半導體層171上的用作源極電極或汲極電極的導電層172、設置在導電層172上的閘極絕緣膜110以及設置在閘極絕緣膜110上的用作閘極電極的導電層174構成。可以使用具有遮光性的導電層形成用作閘極電極的導電層174、用作源極電極或汲極電極的導電層172(參照圖25A)。此外，在用作閘極電極的導電層174上形成有絕緣膜175。
使用多色調掩模形成的薄膜電晶體由設置在具有絕緣表面的基板200上的半導體層271、設置在半導體層271上的用作源極電極或汲極電極的導電層272、273、設置在導電層273上的閘極絕緣膜以及設置在閘極絕緣膜上的用作閘極電極的導電層275、276構成。可以層疊具有透光性的導電層和具有遮光性的導電層分別形成閘極電極、源極電極或汲極電極(參照圖25B)。此外，在用作閘極電極的導電層275、276上形成有絕緣膜277。
在保護電路、閘極驅動器及源極驅動器等的週邊驅動電路部分中，不需要在電晶體中透過光。因此，本發明的一個實施例所使用的半導體層除了氧化物半導體之外還可以使用結晶半導體(單晶半導體或多晶半導體)、非晶半導體、微晶半導體或有機半導體等。
此外，上述驅動電路除了液晶顯示裝置及發光顯示裝置以外還可以用於利用與切換元件電連接的元件來驅動電子墨水的電子紙。作為電子紙，有電泳顯示裝置(電泳顯示器)等，並具有如下優點：實現與紙相同的易讀性、與其他的顯示裝置相比其耗電量小、可形成為薄且輕的形狀。
本實施例模式可以與其他實施例模式所示的結構適當地組合而使用。
實施例模式4
接著，說明半導體裝置的一個實施例的顯示裝置的結構。在本實施例模式中，作為顯示裝置說明具有利用電致發光的發光元件的發光顯示裝置。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別植入到包含發光有機化合物的層，以產生電流。然後，由於這些載子(電子和電洞)的複合，發光有機化合物形成激發態，並且當該激發態恢復到基態時，得到發光。根據這種機制，該發光元件稱為電流激勵型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機制是利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層再被電極夾住的結構，並且其發光機制是利用金屬離子的內殼電子躍遷的局部型發光。注意，在此使用有機EL元件作為發光元件而進行說明。
接著，說明可應用數字時間灰度驅動的像素的結構及像素的工作。圖26是示出可以應用數位時間灰度驅動的像素的結構的一例的圖。在此，示出在一個像素中使用兩個將半導體層用於通道形成區域的n通道型電晶體的例子。
圖26A所示的像素6400包括：開關用電晶體6401、驅動用電晶體6402、發光元件6404以及電容元件6403。在開關用電晶體6401中，閘極連接於掃描線6406，第一電極(源極電極及汲極電極中的一者)連接於信號線6405，第二電極(源極電極及汲極電極中的另一方)連接於驅動電晶體6402的閘極。在驅動用電晶體6402中，閘極藉由電容元件6403連接於電源線6407，第一電極連接於電源線6407，第二電極連接於發光元件6404的第一電極(像素電極)。發光元件6404的第二電極相當於共同電極6408。
此外，將發光元件6404的第二電極(共同電極6408)設置為低電源電位。另外，低電源電位是指，以電源線6407所設定的高電源電位為基準滿足低電源電位＜高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404，為了使發光元件6404產生電流以使發光元件6404發光，以高電源電位與低電源電位的電位差為發光元件6404的正向臨界值電壓(Vth)以上的方式分別設定其電位。
另外，還可以使用驅動用電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動用電晶體6402的閘極電容，可以在通道形成區與閘極電極之間形成電容。
這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動用電晶體6402的閘極輸入能夠使驅動用電晶體6402充分成為導通或截止的兩個狀態的視頻信號。即，驅動用電晶體6402在線性區域進行工作。由於驅動用電晶體6402在線性區域進行工作，將比電源線6407的電壓高的電壓施加到驅動用電晶體6402的閘極。另外，對信號線6405施加(電源線電壓+驅動用電晶體6402的Vth)以上的電壓。
另外，當進行模擬灰度級驅動而代替數位時間灰度級驅動時，藉由使信號的輸入不同，可以使用與圖26A相同的像素結構。
在進行模擬灰度驅動的情況下，對驅動電晶體6402的閘極施加發光元件6404的正向電壓+驅動電晶體6402的Vth以上的電壓。發光元件6404的正向電壓是指在設定為所希望的亮度時的電壓，至少包括正向臨界值電壓。注意，藉由輸入使驅動電晶體6402在飽和區中工作的視頻信號，可以在發光元件6404使電流流過。為了使驅動電晶體6402在飽和區中工作，而將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為模擬方式，可以在發光元件6404中使根據視頻信號的電流流過來進行模擬灰度驅動。
注意，圖26A所示的像素結構不侷限於此。例如，還可以對圖26A所示的像素追加開關、電阻元件、電容元件、電晶體或邏輯電路等。例如，也可以採用圖26B所示的結構。圖26B所示的像素6410包括開關用電晶體6401、驅動用電晶體6402、發光元件6404及電容元件6403。在開關用電晶體6401中，閘極連接到掃描線6406，第一電極(源極電極及汲極電極中的一者)連接到信號線6405，第二電極(源極電極及汲極電極中的另一方)連接到驅動電晶體6402的閘極。在驅動用電晶體6402中，閘極藉由電容元件6403連接到發光元件6404的第一電極(像素電極)，第一電極連接到施加脈衝電壓的佈線6246，第二電極連接到發光元件6404的第一電極。發光元件6404的第二電極相當於共同電極6408。當然，也可以對該結構追加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著，參照圖27A、27B、27C說明發光元件的結構。在此，以驅動用TFT是圖10所示的電晶體150的情況為例子來說明像素的截面結構。可以與實施例模式1和實施例模式2所示的電晶體同樣製造用於圖27A、27B和27C的半導體裝置的驅動用TFT的TFT7001、7011、7021，並且這些TFT是包括氧化物半導體作為半導體層的具有高電特性的薄膜電晶體。
發光元件的陽極及陰極中之至少一者是透明以取出發光即可。而且，有如下結構的發光元件，即在基板上形成薄膜電晶體及發光元件，並從與基板相反的面發光的頂部發射、從基板一側發光的底部發射、以及從基板一側及與基板相反的面發光的雙面發射。圖26所示的像素結構可以應用於任何發射結構的發光元件。
參照圖27A說明頂部發射結構的發光元件。
在圖27A中示出當驅動用TFT的TFT7001為圖10所示的電晶體150並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖27A中，發光元件7002的陰極7003與驅動用TFT的TFT7001電連接，並且在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003，只要是功函數低且反射光的導電膜，就可以使用各種材料。例如，最好採用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或層疊多層構成。在發光層7004由多層構成時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。另外，不需要都設置所有這種層。使用透光性導電材料形成陽極7005，例如也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖27A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
注意，當在驅動電路中，設置在半導體層上的閘極電極使用與陰極7003相同的材料形成時，可以使製程簡化，這是較佳的。也可以在陽極上形成絕緣膜。例如，由於SiNx、SiOx具有吸濕性，因此可以防止EL元件的劣化。此外，藉由作為陰極採用半透射膜(透射率為30%至80%，反射率為30%至60%)並採用微腔結構(微諧振器)，可以提高顏色純度。
接著，參照圖27B說明底部發射結構的發光元件。在圖27B中，示出在驅動用TFT7011是圖10所示的電晶體150並且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖27B中，在與驅動TFT7011電連接的具有透光性的導電層7017上形成有發光元件7012的陰極7013，並且在陰極7013上按順序層疊有發光層7014、陽極7015。另外，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩膜7016。與圖27A的情況同樣，至於陰極7013，只要是功函數低的導電材料，就可以使用各種材料。但是，將其厚度設定為透光的程度(較佳為5nm至30nm左右)。例如，可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖27A同樣，發光層7014可以由單層或層疊多層構成。陽極7015不需要透光，但是可以與圖27A同樣使用具有透光性的導電材料形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不侷限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖27B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
注意，當在驅動電路中，設置在半導體層上的閘極電極使用與陰極7013相同的材料形成時，可以使製程簡化，這是較佳的。
接著，參照圖27C說明雙面發射結構的發光元件。在圖27C中，在與驅動用TFT7021電連接的具有透光性的導電層7027上形成有發光元件7022的陰極7023，而在陰極7023上按順序層疊有發光層7024、陽極7025。與圖27A的情況同樣地，作為陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖27A同樣地，發光層7024可以由單層或層疊多層構成。陽極7025可以與圖27A同樣地使用具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖27C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側兩者。
注意，當在驅動電路中，設置在半導體層上的閘極電極使用與導電層7027相同的材料形成時，可以使製程簡化，這是較佳的。另外，在驅動電路中，當設置在半導體層上的閘極電極使用與導電層7027及陰極7023同樣的材料並層疊時，可以使製程簡化，而且藉由層疊可以降低佈線電阻，這是較佳的。
注意，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。也可以在整個像素中使用相同的陽極，並對陰極進行圖案形成來成為像素電極。
注意，雖然在本實施例模式中示出了控制發光元件的驅動的薄膜電晶體(驅動用TFT)和發光元件電連接的例子，但是也可以採用在驅動用TFT和發光元件之間連接有電流控制TFT的結構。
注意，本實施例模式所示的半導體裝置不侷限於圖27A、27B、27C所示的結構而可以所公開的技術思想進行各種變形。
接著，參照圖28A和28B說明相當於半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的上表面及截面。圖28A是一種面板的俯視圖，其中利用密封材料在第一基板與第二基板之間密封可以形成在第一基板上的薄膜電晶體及發光元件。圖28B相當於沿著圖28A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣，為了不暴露於空氣中，較佳使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)及覆蓋材料進行封裝(密封)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖28B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。薄膜電晶體4509、4510可以應用包括用作半導體層的氧化物半導體的可靠性高的實施例模式1及實施例模式2所示的薄膜電晶體。注意，在保護電路、閘極驅動器及源極驅動器等週邊驅動電路部分中，不需要使電晶體部分透光。因此，也可以使用具有透光性的材料形成像素部4502的電晶體和電容元件，並且也可以在週邊驅動電路部分中使用具有遮光性的材料形成電晶體和電容元件。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。注意，雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的層疊結構，但是不侷限於本實施例模式所示的結構。可以根據從發光元件4511發光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別較佳的是，使用感光材料，在第一電極層4517上形成開口部，並將其開口部的側壁形成為具有連續的曲率而成的傾斜面。
電場發光層4512既可以由單層構成，又可以由多層的層疊構成。
也可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
連接端子電極4515也可以由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516也可以由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519與FPC4518a所具有的端子電連接。
位於從發光元件4511發光的方向上的第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。
另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、濾色片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光並降低眩光的處理。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的單晶半導體基板或絕緣基板上由單晶半導體膜或多晶半導體膜形成的驅動電路安裝。此外，也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分安裝。本實施例模式不侷限於圖28A和28B的結構。
藉由上述製程，可以製造成本降低的發光顯示裝置。
本實施例模式可以與其他實施例模式所示的結構適當地組合而使用。
實施例模式5
接著，說明半導體裝置的一個實施例的顯示裝置的其他結構。在本實施例模式中，作為顯示裝置說明具有液晶元件的液晶顯示裝置。
首先，使用圖29A1、29A2及29B說明液晶顯示裝置的一個實施例的液晶顯示面板(也稱為液晶面板)的上表面及截面。圖29A1和29A2是一種面板的俯視圖，其中在第一基板4001和第二基板4006之間使用密封材料4005密封薄膜電晶體4010、4011及液晶元件4013，形成在第一基板4001上的該薄膜電晶體4010、4011及液晶元件4013包括作為半導體層的實施例模式1及實施例模式2所示的氧化物半導體。圖29B相當於沿著圖29A1和29A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在與第一基板4001上的由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對於另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線接合方法或TAB方法等。圖29A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖29A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖29B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4021。對薄膜電晶體4010、4011可以應用作為半導體層包括氧化物半導體的實施例模式1及實施例模式2所示的薄膜電晶體。
注意，在保護電路、閘極驅動器及源極驅動器等週邊驅動電路部分中，不需要在電晶體部分中透光。因此，也可以使用具有透光性的材料形成像素部4002的電晶體和電容元件，並且也可以在週邊驅動電路部分中使用具有遮光性的材料形成電晶體和電容元件。
此外，液晶元件4013所具有的像素電極4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。注意，像素電極4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033，且隔著絕緣層4032、4033夾有液晶層4008。
在像素部4002中，格子狀的佈線部分不透過光，但是除其之外可以透光，因此可以提高孔徑比。而且，每個像素之間需要空隙，電場不施加到空隙部分中的液晶。因此，該空隙部分較佳的不透光。因此，可以將格子狀的佈線部分用作黑矩陣。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不鏽鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF膜之間或聚酯膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制像素電極4030和對置電極層4031之間的距離(單元間隙)而設置的。注意，還可以使用球狀間隔物。另外，對置電極層4031與設置在與薄膜電晶體4010同一基板上的共同電位線電連接。使用共同連接部，可以藉由配置在一對基板之間的導電性粒子電連接對置電極層4031和共同電位線。此外，將導電性粒子包含在密封材料4005中。
另外，還可以使用不使用對準膜的顯示藍相的液晶。藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將使用混合有5重量%以上的手性試劑的液晶組成物而使用於液晶層4008。包含顯示藍相的液晶和手性試劑的液晶組成物的回應速度短，即為10μs至100μs，並且由於其具有光學各向同性而不需要對準處理從而視角依賴小。
另外，雖然本實施例模式示出的液晶顯示裝置為透射型液晶顯示裝置的例子，但是本發明的實施例模式也可以應用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
另外，雖然在本實施例模式所示的液晶顯示裝置中示出在基板的外側(可見的一側)設置偏光板，並在內側依次設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的層疊結構也不侷限於本實施例模式的結構，只要根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外，還可以設置用作黑矩陣的遮光膜。
另外，在本實施例模式中，使用用作保護膜或平坦化絕緣膜的絕緣層4021覆蓋在實施例模式1及實施例模式2中得到的薄膜電晶體，以降低薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性。絕緣層4021可以由一層或兩層以上的層疊結構形成。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬、水蒸氣等的污染雜質的侵入，所以最好採用緻密的膜。利用濺射法並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或層疊而形成保護膜即可。雖然在本實施例模式中示出利用濺射法形成保護膜的例子，但是並不侷限於此，而使用電漿CVD法等各種方法形成保護膜即可。
作為保護膜可以由層疊結構的絕緣層形成。在形成層疊結構的絕緣層的情況下，作為保護膜的第一層利用如濺射法形成氧化矽膜。當作為保護膜使用氧化矽膜時，對防止用作源極電極層及汲極電極層的鋁膜的小丘是有效的。
另外，例如利用濺射法形成氮化矽膜作為保護膜的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等的可動離子侵入到半導體區域中而使TFT的電特性變化。
另外，也可以在形成保護膜之後進行對半導體層的退火(300℃至400℃)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層4021。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，也可以使用有機基(例如，烷基、芳基)或氟基。此外，還可以具有氟基。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗佈機等。在使用材料液形成絕緣層4021的情況下，也可以在進行焙燒的製程中同時進行對半導體層的退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒製程和對半導體層的退火，可以有效地製造半導體裝置。
作為像素電極4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極4030、對置電極層4031。使用導電組成物形成的像素電極的薄層電阻較佳為10000Ω/平方以下，並且其波長為550nm時的透光率較佳為70%以上。薄層電阻較佳的更低。另外，導電組成物所包含的導電高分子的電阻率較佳的為0.1Ω‧cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
連接端子電極4015也可以由與液晶元件4013所具有的像素電極4030相同的導電膜形成，並且端子電極4016也可以由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖29A1、29A2中示出另行形成信號線驅動電路4003並將它安裝在第一基板4001上的例子，但是本實施例模式不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖30示出使用TFT基板2600來構成液晶顯示模組作為半導體裝置的一例。
圖30是液晶顯示模組的一例，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605、偏光板2606來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、擴散板2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，且其中組裝有控制電路及電源電路等的外部電路。此外，也可以以在偏光板和液晶層之間具有相位差板的狀態下層疊。
作為液晶顯示模組可以採用TN(扭曲向列：Twisted Nematic)模式、IPS(平面內轉換：In-Plane-Switching)模式、FFS(邊緣電場轉換：Fringe Field Switching)模式、MVA(多疇垂直對準：Multi-domain Vertical Alignment)模式、PVA(垂直對準對準：Patterned Vertical Alignment)模式、ASM(軸對稱對準微胞：Axially Symmetric aligned Micro-cell)模式、OCB(光學補償雙折射：Optically Compensated Birefringence)模式、FLC(鐵電性液晶：Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶：AntiFerroelectric Liquid Crystal)模式等。
藉由上述製程可以製造降低製造成本的液晶顯示裝置。
本實施例模式可以與其他實施例模式所示的結構適當地組合而使用。
實施例模式6
接著，說明作為半導體裝置的一個實施例的電子紙。電子紙實現與紙相同的易讀性，與其他的顯示裝置相比其耗電量小、可形成為薄且輕的形狀。
在圖31中，作為半導體裝置的一個實施例示出主動矩陣型電子紙。作為用於半導體裝置的像素部的薄膜電晶體581，可以與上述實施例模式所示的像素部的薄膜電晶體同樣地製造，且包括用作半導體層的氧化物半導體的薄膜電晶體。
圖31所示的電子紙是採用扭轉球顯示方式(twist ball type)的顯示裝置的例子。扭轉球顯示方式是指一種方法，其中將分別塗成白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
設置在基板580上的薄膜電晶體581是底閘結構的薄膜電晶體，並且源極電極層或汲極電極層在形成於絕緣層585中的開口中接觸於第一電極層587並與它電連接。在第一電極層587和設置在基板586的第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a、白色區590b，且其周圍包括充滿了液體的空洞594，並且球形粒子589的周圍充滿有樹脂等的填料595(參照圖31)。
此外，還可以使用電泳顯示元件代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電或負電的白色微粒和帶與白色的微粒相反的極性的黑色微粒。在設置在第一電極層和第二電極層之間的微囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件。電泳顯示元件具有比液晶元件高的反射率，因而不需要輔助光源。此外，耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的圖像。從而，即使使電源供給源(例如電波發送源)遠離電子紙，也能夠儲存顯示過的圖像。
藉由上述製程可以製造降低製造成本的電子紙。
本實施例模式可以與其他電施例模式所示的結構適當地組合而使用。
實施例模式7
根據本實施例模式的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備，可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等大型遊戲機等。
圖32A示出可攜式資訊終端設備9200的一例。可攜式資訊終端設備9200內置有電腦而可以進行各種資料處理。作為這種可攜式資訊終端設備9200，可以舉出PDA(Personal Digital Assistance：個人數位助理)。
可攜式資訊終端設備9200由框體9201及框體9203的兩個框體構成。框體9201和框體9203由聯結部9207聯結為可折疊方式。框體9201嵌入有顯示部9202，框體9203具備有鍵盤9205。當然，可攜式資訊終端設備9200的結構不侷限於如上所述的結構，至少具備實施例模式1或2所說明的薄膜電晶體的結構即可，可以採用適當地設置其他輔助設備的結構。藉由在同一基板上形成驅動電路和像素部，降低製造成本，而可以實現具有高電特性的薄膜電晶體的可攜式資訊終端設備。
圖32B示出數位攝像機9500的一例。數位攝像機9500的框體9501嵌入有顯示部9503，另外設置有各種操作部。注意，數位攝像機9500的結構沒有特別的限制，至少具備實施例模式1或2所說明的薄膜電晶體的結構即可，可以採用適當地設置另外輔助設備的結構。藉由在同一基板上形成驅動電路和像素部，降低製造成本，而可以實現具有高電特性的薄膜電晶體的數位攝像機。
圖32C示出行動電話機9100的一例。行動電話機9100由框體9104及框體9101的兩個框體構成，並且它們由聯結部9103聯結為可折疊方式。框體9104組裝有顯示部9102，框體9101具備有操作鍵9106。注意，行動電話機9100的結構沒有特別的限制，至少具備實施例模式1或2所說明的薄膜電晶體的結構即可，可以採用適當地設置其他輔助設備的結構。藉由在同一基板上形成驅動電路和像素部，降低製造成本，而可以實現具有高電特性的薄膜電晶體的行動電話機。
圖32D示出能夠便攜的電腦9800的一例。電腦9800具備有自由開合地聯結的框體9801和框體9804。框體9804組裝有顯示部9802，框體9801具備有鍵盤9803等。當然，電腦9800的結構沒有特別的限制，至少具備實施例模式1或2所說明的薄膜電晶體的結構即可，可以採用適當地設置其他輔助設備的結構。藉由在同一基板上形成驅動電路和像素部，降低製造成本，而可以實現具有高電特性的薄膜電晶體的電腦。
圖33A示出電視裝置9600的一例。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示圖像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控操縱器9610進行電視裝置9600的操作。藉由利用遙控操縱器9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的圖像進行操作。此外，也可以採用在遙控操縱器9610中設置顯示從該遙控操縱器9610輸出的資訊的顯示部9607的結構。
注意，電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖33B示出數位相框9700的一例。例如，在數位相框9700中，框體9701嵌入有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
注意，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以嵌入到與顯示部同一個面，但是藉由將它設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700既可以採用以無線的方式收發資訊的結構，又可以以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖34A示出與圖32C的行動電話機不同的其他行動電話機1000的一例。行動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖34A所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來進行打電話或輸入電子郵件的操作。
顯示部1002的畫面主要有三個模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩個模式混合的顯示與輸入模式。
例如，在打電話或輸入電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作即可。在此情況下，較佳的是，在顯示部1002的畫面的大多部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷行動電話機1000的方向(行動電話機1000處於垂直或水準的狀態時變為豎向方式或橫向方式)，而可以對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。此外，還可以根據顯示在顯示部1002上的圖像種類切換畫面模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，也可以拍攝手指靜脈、手掌靜脈等。
圖34B也示出行動電話機的一例。圖34B的行動電話機包括：在框體9411中具有包括顯示部9412以及操作按鈕9413的顯示裝置9410；在框體9401中具有包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及接電話時發光的發光部9406的通信裝置9400，具有顯示功能的顯示裝置9410與具有電話功能的通信裝置9400可以向箭頭的兩個方向裝卸。因此，可以將顯示裝置9410和通信裝置的9400的短軸彼此安裝或將顯示裝置的9410和通信裝置9400的長軸彼此安裝。此外，當只需要顯示功能時，從通信裝置9400卸下顯示裝置9410，而可以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以以無線通信或有線通信收發圖像或輸入資訊，它們分別具有能夠充電的電池。
實施例模式8
在本實施例模式中說明可應用於液晶顯示裝置的像素的結構及像素的工作。另外，作為本實施例模式中的液晶元件的工作模式，可以使用TN(Twisted Nematic：扭轉向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣場切換)模式、MVA(Multi-domain Vertical Alignment：多象限垂直對準)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式等。
圖37A是示出可應用於液晶顯示裝置的像素結構的一例的圖。像素5080包括電晶體5081、液晶元件5082及電容元件5083。電晶體5081的閘極與佈線5085電連接。電晶體5081的第一端子與佈線5084電連接。電晶體5081的第二端子與液晶元件5082的第一端子電連接。液晶元件5082的第二端子與佈線5087電連接。電容元件5083的第一端子與液晶元件5082的第一端子電連接。電容元件5083的第二端子與佈線5086電連接。注意，電晶體的第一端子是源極及汲極中的一者，並且電晶體的第二端子是源極及汲極中的另一方。也就是說，當電晶體的第一端子是源極時，電晶體的第二端子成為汲極。同樣地，當電晶體的第一端子是汲極時，電晶體的第二端子成為源極。
可以將佈線5084用作信號線。信號線是用來將從像素的外部輸入的信號電壓傳達到像素5080的佈線。可以將佈線5085用作掃描線。掃描線是用來控制電晶體5081的導通截止的佈線。可以將佈線5086用作電容線。電容線是用來對電容元件5083的第二端子施加預定的電壓的佈線。可以將電晶體5081用作開關。可以將電容元件5083用作儲存電容。儲存電容是用來在開關處於截止的狀態下也使信號電壓持續施加到液晶元件5082的電容元件。可以將佈線5087用作對置電極。對置電極是用作對液晶元件5082的第二端子施加預定的電壓的佈線。注意，各佈線可具有的功能不侷限於此而可以具有各種功能。例如，藉由改變施加到電容線的電壓，可以調整施加到液晶元件的電壓。此外，由於電晶體5081用作開關即可，因此電晶體5081的極性可以為P通道型或N通道型。
圖37B是示出可應用於液晶顯示裝置的像素結構的一例的圖。圖37B所示的像素結構例子與圖37A所示的像素結構例子的不同之處是：省略佈線5087且液晶元件5082的第二端子和電容元件5083的第二端子電連接。除此之外，圖37B所示的像素結構與圖37A所示的像素結構相同。圖37B所示的像素結構例子特別可以應用於液晶元件是水準電場模式(包括IPS模式、FFS模式)的情況。這是因為如下緣故：由於當液晶元件處於水準電場模式時可以將液晶元件5082的第二端子及電容元件5083的第二端子形成在同一基板上，因此容易使液晶元件5082的第二端子和電容元件5083的第二端子電連接。藉由採用如圖37B所示那樣的像素結構可以省略佈線5087，可以簡化製造製程且減少製造成本。
在圖37A或圖37B所示的像素結構中，可以將多個像素配置為矩陣狀。從而形成液晶顯示裝置的顯示部並可以顯示各種圖像。圖37C是示出將多個圖37A所示的像素結構配置為矩陣狀的情況的圖。圖37C所示的電路結構是從顯示部所具有的多個像素中取出四個像素並示出的圖。而且，將位於第i列第j行(i、j是自然數)的像素表示為像素5080_i，j，佈線5084_i、佈線5085_j、佈線5086_j分別電連接到像素5080_i，j。同樣地，像素5080_i+1，j與佈線5084_i+1、佈線5085_j、佈線5086_j電連接。同樣地，像素5080_i，j+1與佈線5084_i、佈線5085_j+1、佈線5086_j+1電連接。注意，屬於同一列或行的多個像素可以共同使用各佈線。另外，在圖37C所示的像素結構中，佈線5087是對置電極，並且在整個像素中對置電極是共同的，所以對於佈線5087不採用使用自然數i或j的表記。注意，由於也可以使用圖37B所示的像素結構，在記載有佈線5087的結構中也不需要佈線5087，而可以藉由與其他佈線共同使用等省略。
可以藉由各種方法驅動圖37C所示的像素結構。特別是，藉由利用被稱為交流驅動的方法驅動，可以抑制液晶元件的劣化(殘影)。圖37D是進行交流驅動中之一種的點反轉驅動時的圖37C所示的像素結構中的施加到各佈線的電壓的時序圖。藉由進行點反轉驅動，可以抑制在進行交流驅動時看到的閃爍。
在圖37C所示的像素結構中，與佈線5085_j電連接的像素中的開關在一個幀期間中的第j閘極選擇期間中成為選擇狀態(導通狀態)，而在其他期間中成為非選擇狀態(截止狀態)。而且，在第j閘極選擇期間之後設置第j+1選擇期間。藉由上述那樣按順序進行掃描，在一個幀期間中所有像素按順序成為選擇狀態。在圖37D所示的時序圖中，藉由成為電壓高的狀態(高位準)，該像素中的開關成為選擇狀態，並且藉由成為電壓低的狀態(低位準)，該像素中的開關成為非選擇狀態。注意，這是在各像素中的電晶體成為N通道型的情況下發生的現象，在使用P通道型電晶體的情況下，電壓和選擇狀態的關係與使用N通道型電晶體的情況相反。
在圖37D所示的時序圖中，第k幀(k是自然數)的第j閘極選擇期間中對用作信號線的佈線5084_i施加正的信號電壓，並且對佈線5084_i+1施加負的信號電壓。而且，第k幀的第j+1閘極選擇期間中對佈線5084_i施加負的信號電壓，對佈線5084_i+1施加正的信號電壓。然後也對各信號線交替施加極性在每個閘極選擇期間反轉的信號。其結果是，在第k幀中，對像素5080_i，j施加正的信號電壓，對像素5080_i+1，j施加負的信號電壓，對像素5080_i，j+1施加負的信號電壓，對像素5080_i+1，j+1施加正的信號電壓。而且，在第k+1幀中，對各像素寫入與在第k幀中被寫入的信號電壓相反的極性的信號電壓。其結果是，在第k+1幀中，對像素5080_i，j施加負的信號電壓，對像素5080_i+1，j施加正的信號電壓，對像素5080_i，j+1施加正的信號電壓，對像素5080_i+1，j+1施加負的信號電壓。像這樣，點反轉驅動是一種驅動方法，其中在相同的幀中對相鄰的像素施加互不相同的極性的信號電壓，並且在各像素中，信號電壓的極性在每一個幀反轉。藉由點反轉驅動，可以抑制液晶元件的劣化並減少當所顯示的圖像的整體或一部分均勻時看到的閃爍。另外，對包括佈線5086_j、佈線5086_j+1的所有佈線5086的電壓可以設定為一定。另外，佈線5084的時序圖中的信號電壓的表記只為極性，但是在實際上在所顯示的極性中可成為各種信號電壓的值。注意，在此描述在每個點(像素)反轉極性的情況，但是不侷限於此而也可以在每多個像素反轉極性。例如，藉由在每兩個閘極選擇期間反轉寫入的信號電壓的極性，可以減少信號電壓的寫入所需要的耗電量。此外，既可以在每一列反轉極性(源極線反轉)，又可以在每一行反轉極性(閘極線反轉)。
此外，對像素5080中的電容元件5083的第二端子，在一個幀期間施加恒定的電壓即可。在此，在一個幀期間的大部分中，施加到用作掃描線的佈線5085的電壓為低位準，由於施加有大致恒定的電壓，因此像素5080中的電容元件5083的第二端子的連接目的地也可以是佈線5085。圖37E是可以應用於液晶顯示裝置的像素結構的一例的圖。與圖37C所示的像素結構相比，圖37E所示的像素結構的特徵在於省略佈線5086，並且像素5080內的電容元件5083的第二端子和前一行中的佈線5085電連接。明確而言，在圖37E中示出的範圍內，像素5080_i，j+1及像素5080_i+1，j+1中的電容元件5083的第二端子電連接到佈線5085_j。如此，藉由將像素5080內的電容元件5083的第二端子和前一行中的佈線5085電連接，可以省略佈線5086，因此可以提高像素的孔徑比。此外，電容元件5083的第二端子的連接目的地也可以不是前1行中的佈線5085，而是其他行中的佈線5085。此外，圖37E所示的像素結構的驅動方法可以使用與圖37C所示的像素結構的驅動方法同樣的方法。
此外，使用電容元件5083及電連接到電容元件5083的第二端子的佈線，可以減少施加到用作信號線的佈線5084的電壓。參照圖37F及37G說明此時的像素結構及驅動方法。與圖37A所示的像素結構相比，圖37F所示的像素結構的特徵在於，每一個像素列具有兩條佈線5086，並且在相鄰的像素中交替進行與像素5080中的電容元件5083的第二端子的電連接。此外，作為兩條的佈線5086分別稱為佈線5086-1及佈線5086-2。明確而言，在圖37F中示出的範圍內，像素5080_i，j中的電容元件5083的第二端子電連接到佈線5086-1_j，像素5080_i+1，j中的電容元件5083的第二端子電連接到佈線5086-2_j，像素5080_i，j+1中的電容元件5083的第二端子電連接到佈線5086-2_j+1，像素5080_i+1，j+1中的電容元件5083的第二端子電連接到佈線5086-1_j+1。
並且，例如，如圖37G所示那樣，在第k幀中對像素5080_i，j寫入正的極性的信號電壓的情況下，在第j閘極選擇期間，佈線5086-1_j為低位準，在第j閘極選擇期間結束之後，轉變為高位準。然後，在一個幀期間中一直維持高位準，並且在第k+1幀中的第j閘極選擇期間被寫入負的極性的信號電壓之後，轉變為低位準。如此，在正的極性的信號電壓寫入到像素之後，將電連接到電容元件5083的第二端子上的佈線的電壓轉變為正方向，從而可以使施加到液晶元件上的電壓向正方向變化規定量。就是說，可以減少寫入到其像素的信號電壓，因此可以減少信號寫入所需要的功耗。此外，在第j閘極選擇期間被寫入負的極性的信號電壓的情況下，在負的極性的信號電壓寫入到像素之後，將電連接到電容元件5083的第二端子上的佈線的電壓轉變為負方向，從而可以使施加到液晶元件的電壓向負方向變化規定量，因此與正的極性的情況同樣地可以減少寫入到像素的信號電壓。就是說，關於電連接到電容元件5083的第二端子上的佈線，在同一幀的同一行中被施加正的極性的信號電壓的像素和被施加負的極性的信號電壓的像素之間較佳分別為不同的佈線。圖37F是對在第k幀中被寫入正的極性的信號電壓的像素電連接佈線5086-1，對在第k幀中被寫入負的極性的信號電壓的像素電連接佈線5086-2的例子。但是，這是一個例子，在每兩個像素中呈現被寫入正的極性的信號電壓的像素和被寫入負的極性的信號電壓的像素這樣的驅動方法的情況下，較佳佈線5086-1及佈線5086-2的電連接也與其相應地在每兩個像素中交替進行。再說，雖然可以考慮在一行的所有的像素中被寫入相同極性的信號電壓的情況(閘極線反轉)，但是在此情況下在每一行中有一條佈線5086即可。就是說，在圖37C所示的像素結構中也可以採用如參照圖37F及37G說明那樣的減少寫入到像素的信號電壓的驅動方法。
接下來，說明在液晶元件是以MVA模式或PVA模式等為代表的垂直對準(VA)模式的情況下特別較佳的像素結構及其驅動方法。VA模式具有如下優良特徵：製造時不需要研磨製程；黑色顯示時的漏光少；驅動電壓低，等等，但是也具有在從斜方向看到畫面時圖像品質劣化(視角狹窄)的問題。為了擴大VA模式的視角，如圖38A及38B所示，採用一個像素中具有多個子像素(sub pixel)的像素結構是有效的。圖38A及38B所示的像素結構是表示像素5080包括兩個子像素(子像素5080-1、子像素5080-2)的情況的一例。此外，一個像素中的子像素的數量不侷限於兩個，也可以使用各種個數的子像素。子像素的個數越多，可以使視角越大。多個子像素可以設為彼此相同的電路結構，在此設定為所有的子像素與圖37A所示的電路結構同樣並進行說明。此外，第一子像素5080-1具有電晶體5080-1、液晶元件5082-1、電容元件5083-1，每個連接關係依照圖37A所示的電路結構。與此相同，第二子像素5080-2具有電晶體5081-2、液晶元件5082-2、電容元件5083-2，每個連接關係依照圖10A所示的電路結構。
圖38A所示的像素結構表示如下結構：相對於構成一個像素的兩個子像素，具有兩條用作掃描線的佈線5085(佈線5085-1、5085-2)，具有用作信號線的一條佈線5084，具有用作電容線的一條佈線5086。如此，在兩個子像素中共同使用信號線及電容線，可以提高孔徑比，而且可以將信號線驅動電路設得簡單，因此可以降低製造成本且能夠減少液晶面板和驅動電路IC的連接點的個數，因此可以提高良率。圖38B所示的像素結構表示如下結構：相對於構成一個像素的兩個子像素，具有一條用作掃描線的佈線5085，具有用作信號線的兩條佈線5084(佈線5084-1、5084-2)，具有用作電容線的一條佈線5086。如此，在兩個子像素中共同使用掃描線及電容線，可以提高孔徑比。而且，可以減少整體的掃描線的個數，因此即使在高精細的液晶面板中也可以充分地延長每一個的閘極線選擇期間，並且可以對每個像素寫入合適的信號電壓。
圖38C及38D是在圖38B所示的像素結構中，將液晶元件置換為像素電極的形狀後示意地表示每個元件的電連接狀態的例子。圖38C及38D中，電極5088-1表示第一像素電極，電極5088-2表示第二像素電極。在圖38C中，第一像素電極5088-1相當於圖38B中的液晶元件5082-1的第一端子，第二像素電極5088-2相當於圖11B中的液晶元件5082-2的第一端子。就是說，第一像素電極5088-1電連接到電晶體5081-1的源極或汲極，第二像素電極5088-2電連接到電晶體5081-2的源極或汲極。另一方面，在圖38D中，將像素電極和電晶體的連接關係顛倒。就是說，第一像素電極5088-1電連接到電晶體5081-2的源極或汲極，第二像素電極5088-2電連接到電晶體5081-1的源極或汲極。
藉由以矩陣狀交替地佈置如圖38C及38D所示的像素結構，可以獲得特別的效果。圖38A及38B示出這種像素結構及其驅動方法的一例。圖39A所示的像素結構採用如下結構：將與像素5080_i，j及像素5080_i+1，j+1相當的部分設為圖38C中所示的結構，將與像素5080_i+1，j及像素5080_i，j+1相當的部分設為圖38D中所示的結構。在該結構中，當如圖39B所示的時序圖那樣進行驅動時，在第k幀的第j閘極選擇期間，對像素5080_i，j的第一像素電極及像素5080_i+1，j的第二像素電極寫入正的極性的信號電壓，對像素5080_i，j的第二像素電極及像素5080_i+1，j的第一像素電極寫入負的極性的信號電壓。再者，在第k幀的第j+1閘極選擇期間，對像素5080_i，j+1的第二像素電極及像素5080_i+1，j+1的第一像素電極寫入正的極性的信號電壓，對像素5080_i，j+1的第一像素電極及像素5080_i+1，j+1的第二像素電極寫入負的極性的信號電壓。在第k+1幀中，在每個像素中反轉信號電壓的極性。藉由這樣，在包括子像素的像素結構中，實現相當於點反轉驅動的驅動，並且可以在一個幀期間內使施加到信號線的電壓的極性相同，因此可以大幅度地減少像素的信號電壓寫入所需要的功耗。此外，可以將施加到包括佈線5086_j、佈線5086_j+1的所有的佈線5086上的電壓設為恒定的電壓。
而且，藉由圖39C及39D所示的像素結構及其驅動方法，可以減少寫入到像素的信號電壓的大小。這是使電連接到每個像素具有的多個子像素上的電容線針對每個子像素不同。就是說，藉由圖39C及39D所示的像素結構及其驅動方法，關於在同一幀內被寫入同一極性的子像素，在同一行內共同使用電容線，關於在同一幀內被寫入不同極性的子像素，在同一行內使電容線不同。然後，在每行的寫入結束的時刻，在寫入有正的極性的信號電壓的子像素中使每個電容線的電壓轉變為正方向，在寫入有負的極性的信號電壓的子像素中使每個電容線的電壓轉變為負方向，從而可以減少寫入到像素的信號電壓的大小。明確而言，在每行中使用兩條用作電容線的佈線5086(佈線5086-1、佈線5086-2)，像素5080_i，j的第一像素電極和佈線5086-1_j藉由電容元件電連接，像素5080_i，j的第二像素電極和佈線5086-2_j藉由電容元件電連接，像素5080_i+1，j的第一像素電極和佈線5086-2_j藉由電容元件電連接，像素5080_i+1，j的第二像素電極和佈線5086-1_j藉由電容元件電連接，像素5080_i，j+1的第一像素電極和佈線5086-2_j+1藉由電容元件電連接，像素5080_i，j+1的第二像素電極和佈線5086-1_j+1藉由電容元件電連接，像素5080_i+1，j+1的第一像素電極和佈線5086-1_j+1藉由電容元件電連接，像素5080_i+1，j+1的第二像素電極和佈線5086-2_j+1藉由電容元件電連接。但是，這是一個例子，例如在採用每兩個像素中呈現被寫入正的極性的信號電壓的像素和被寫入負的極性的信號電壓的像素這樣的驅動方法的情況下，較佳佈線5086-1及佈線5086-2的電連接也與其相應地在每兩個像素中交替地進行。再說，雖然可以考慮到在一行的所有的像素中被寫入相同極性的信號電壓的情況(閘極線反轉)，但是在此情況下在每一行中使用一條佈線5086即可。就是說，在圖39A所示的像素結構中也可以採用如參照圖39C及39D說明那樣的減少寫入到像素的信號電壓的驅動方法。
實施例模式9
接下來，說明顯示裝置的其他結構例及其驅動方法。在本實施例模式中，說明使用對於信號寫入的亮度的回應慢(回應時間長)的顯示元件的顯示裝置的情況。在本實施例模式中，作為回應時間長的顯示元件，以液晶元件為例子進行說明，但是，本實施例模式中的顯示元件不侷限於此，可以使用對於信號寫入的亮度的回應慢的各種顯示元件。
在一般的液晶顯示裝置的情況下，對於信號寫入的亮度的回應慢，即使對液晶元件持續施加信號電壓的情況下，有時直到回應完成為止需要1幀期間以上的時間。使用這種顯示元件顯示運動圖像，也不能如實地再現運動圖像。再者，當進行主動矩陣驅動時，對於一個液晶元件的信號寫入的時間通常只是將信號寫入週期(1幀期間或1子幀期間)除以掃描線的個數而得到的時間(1掃描線選擇期間)，在很多情況下，液晶元件在該短時間內不能完成回應。因此，大多的液晶元件的回應在不進行信號寫入的期間內進行。在此，液晶元件的介電常數根據該液晶元件的透射率而變化，但是在不進行信號寫入的期間液晶元件進行回應是指，在不與液晶元件的外部交換電荷的狀態(恒電荷狀態)下液晶元件的介電常數變化。就是說，由於在(電荷)=(電容)‧(電壓)的公式中，在電荷一定的狀態下電容變化，因此根據液晶元件的回應，施加到液晶元件的電壓從信號寫入時的電壓發生變化。因此，在以主動矩陣驅動使對於信號寫入的亮度的回應慢的液晶元件驅動的情況下，施加到液晶元件的電壓在原理上不能達到信號寫入時的電壓。
本實施例模式中的顯示裝置為了在信號寫入週期內使顯示元件回應到所希望的亮度，將信號寫入時的信號位準設為預先校正的信號(校正信號)，從而可以解決上述問題。再者，信號位準越大液晶元件的回應時間越短，因此藉由寫入校正信號，可以使液晶元件的回應時間縮短。如這種加上校正信號的驅動方法還被稱為過驅動。本實施例模式中的過驅動即使在信號寫入週期比輸入到顯示裝置的視頻信號的週期(輸入視頻信號週期Tin)短的情況下，也對照信號寫入週期而校正信號位準，從而可以在信號寫入週期內使顯示元件回應到所希望的亮度。作為信號寫入週期比輸入視頻信號週期Tin短的情況，可以舉出例如將一個元圖像分割為多個子圖像，並且使該多個子圖像在1幀期間內依次顯示的情況。
接著，參照圖40A和40B說明在進行主動矩陣驅動的顯示裝置中對信號寫入時的信號位準進行校正的方法的例子。圖40A是示出如下的圖表：橫軸表示時間，縱軸表示信號寫入時的信號位準，並且示意性地表示在某一個顯示元件中的信號寫入時的信號位準的亮度的時間變化。圖40B是示出如下的圖表：橫軸表示時間，縱軸表示顯示位準，並且示意性地表示在某一個顯示元件中的顯示位準的時間變化。此外，在顯示元件為液晶元件的情況下，可以將信號寫入時的信號位準設為電壓，將顯示位準設為液晶元件的透射率。下面，將圖40A中的縱軸設為電壓、將圖40B中的縱軸為透射率進行說明。此外，本實施例模式中的過驅動還包括信號位準為電壓以外(占空比、電流等)的情況。此外，本實施例模式中的過驅動也包括顯示位準為透射率以外(亮度、電流等)的情況。此外，液晶元件具有在電壓為0時成為黑色顯示的常黑型(例如：VA模式、IPS模式等)和在電壓為0時成為白色顯示的常白型(例如：TN模式，OCB模式等)，但是圖40B所示的圖表對應於上述兩者，可以設為在常黑型的情況下，越向圖表的上方透射率越大，並且在常白型的情況下，越向圖表的下方透射率越大。就是說，本實施例模式中的液晶模式既可以為常黑型，又可以為常白型。此外，在時間軸中以虛線表示信號寫入定時，將從進行了信號寫入後到進行其次信號寫入為止的期間稱為保持期間Fi。在本實施例模式中，i為整數，設為表示每個保持期間的指標(index)。在圖40A及40B中，i為0至2，但i也可以為這些之外的整數(未圖示0至2之外的情況)。此外，在保持期間Fi中，將實現對應於視頻信號的亮度的透射率設為Ti，將在穩定狀態下提供透射率Ti的電壓設為Vi。此外，圖40A中的虛線5101表示不進行過驅動時的施加到液晶元件的電壓的隨時間變化，實線5102表示本實施例模式中的進行過驅動時的施加到液晶元件的電壓的隨時間變化。與此相同，圖40B中的虛線5103表示不進行過驅動時的液晶元件的透射率的隨時間變化，並且實線5104表示本實施例模式中的進行過驅動時的液晶元件的透射率的隨時間變化。此外，將在保持期間Fi的末尾中的所希望的透射率Ti和實際上的透射率的差異表示為誤差αi。
在圖40A表示的圖表中，在保持期間F0設在虛線5101和實線5102中均對液晶元件施加有所希望的電壓V0，在圖40B所示的圖表中，設在虛線5103和實線5104中均獲得所希望的透射率T0。再者，在不進行過驅動的情況下，如虛線5101所示在保持期間F1的初期中對液晶元件施加有所希望的電壓V1，但是如已所述，信號被寫入的期間與保持期間相比極短，並且保持期間中的大部分的期間成為恒電荷狀態，因此在保持期間隨著透射率的變化，施加到液晶元件的電壓發生變化，在保持期間F1的末尾中成為與所希望的電壓V1的差異較大的電壓。此時，圖40B所示的圖表中的虛線5103也與所希望的透射率T1的差異較大。因此，不能進行忠實於視頻信號的顯示，導致降低圖像品質。另一方面，在進行本實施例模式中的過驅動的情況下，如實線5102所示，設為在保持期間F1的初期中，對液晶元件施加比所希望的電壓V1大的電壓V1’。就是說，預測在保持期間F1中施加到液晶元件的電壓逐漸變化的情形，以在保持期間F1的末尾中使施加到液晶元件的電壓成為所希望的電壓V1附近的電壓的方式，在保持期間F1的初期中，將從所希望的電壓V1校正後的電壓V1’施加到液晶元件，從而可以對液晶元件準確地施加所希望的電壓V1。此時，如圖40B的圖表中的實線5104所示，在保持期間F1的末尾中獲得所希望的透射率T1。就是說，儘管在保持期間中的大部分的期間中成為恒電荷狀態，也可以實現信號寫入週期內的液晶元件的回應。接著，在保持期間F2中，表示所希望的電壓V2小於V1的情況，但是這種情況也與保持期間F1同樣，預測在保持期間F2中施加到液晶元件的電壓逐漸變化的情形，以在保持期間F2的末尾中使施加到液晶元件的電壓成為所希望的電壓V2附近的電壓的方式，在保持期間F2的初期中，將從所希望的電壓V2校正後的電壓V2’施加到液晶元件即可。由此，如圖40B的圖表中的實線5104所示，在保持期間F2的末尾中獲得所希望的透射率T2。此外，如保持期間F1那樣，在Vi大於Vi-1的情況下，將校正了的電壓Vi’較佳校正為大於所希望的電壓Vi。再者，如保持期間F2那樣，在Vi小於Vi-1的情況下，將校正了的電壓Vi’較佳校正為小於所希望的電壓Vi。此外，可以藉由預先測量液晶元件的回應特性來導出具體的校正值。作為組裝到裝置的方法，有如下方法：將校正式公式化並嵌入到邏輯電路的方法；將校正值作為檢索表(look up table)並儲存在記憶體中，並且根據需要讀出校正值的方法，等等。
此外，在實際上作為裝置實現本實施例模式中的過驅動的情況下，有各種限定。例如，電壓的校正必須在源極驅動器的額定電壓的範圍內進行。就是說，在所希望的電壓原來就是大的值且理想的校正電壓超過源極驅動器的額定電壓的情況下，不能完成校正。參照圖40C及40D說明這種情況的問題。與圖40A同樣，圖40C示出是如下的圖表：橫軸表示時間，縱軸表示電壓，並且示意性地表示某一個液晶元件中的電壓的隨時間變化作為實線5105。與圖40B同樣，圖40D是示出如下的圖表：橫軸表示時間，縱軸表示透射率，並且示意性地表示某一個液晶元件中的透射率的隨時間變化作為實線5106。此外，關於其他表示方法，與圖40A和40B同樣，因此省略說明。在圖40C及40D中表示如下狀態：用來實現保持期間F1中的所希望的透射率T1的校正電壓V1’超過源極驅動器的額定電壓，因此不得不使V1’=V1，不能進行充分的校正。此時，保持期間F1的末尾中的透射率成為與所希望的透射率T1偏離誤差α1的值。但是，因為誤差α1增大時侷限於當所希望的電壓原來是較大的值時，所以在很多的情況下，由於誤差α1的發生導致的圖像品質降低本身在容許的範圍內。然而，由於誤差α1增大，電壓校正的演算法內的誤差也增大。就是說，在電壓校正的演算法中假設在保持期間的末尾中獲得所希望的透射率的情況下，儘管實際上誤差α1增大，但是由於設為誤差α1較小而進行電壓的校正，所以其次的保持期間F2中的校正中包含誤差，其結果，導致誤差α2也增大。再者，若誤差α2增大，則導致其次的誤差α3進一步增大，這樣誤差連鎖地增大，其結果導致明顯地降低圖像品質。在本實施例模式中的過驅動中，為了抑制誤差這樣連鎖地增大的情形，在保持期間Fi中校正電壓Vi’超過源極驅動器的額定電壓時，預測保持期間Fi的末尾中的誤差αi，並且考慮該誤差αi的大小，可以調整保持期間Fi+1中的校正電壓。這樣，即使誤差αi增大，也可以儘量減小誤差αi+1受到的影響，因此可以抑制誤差連鎖地增大的情形。參照圖40E及40F說明在本實施例模式中的過驅動中儘量減小誤差α2的例子。在圖40E所示的圖表中，進一步調整圖40C所示的圖表的校正電壓V2’並將設為校正電壓V2”時的電壓的隨時間變化表示為實線5107。圖40F所示的圖表表示由圖40E所示的圖表進行電壓的校正時的透射率的隨時間變化。在圖40D所示的圖表中的實線5106中，由於校正電壓V2’而產生過校正，但是在圖40F所示的圖表中的實線5108中，根據考慮誤差α1並調整的校正電壓V2”抑制過校正，使誤差α2最小。此外，藉由預先測量液晶元件的回應特性可以導出具體的校正值。作為組裝到裝置的方法，有如下方法：將校正式公式化並嵌入到邏輯電路的方法；將校正值作為檢索表而儲存到記憶體中，並根據需要讀出校正值的方法，等等。再者，可以與算術校正電壓Vi’的部分另行地追加這些方法，或者將這些方法嵌入到算術校正電壓Vi’的部分。此外，考慮誤差αi-1進行了調整的校正電壓Vi”的校正量(與所希望的電壓Vi的差異)較佳小於Vi’的校正量。就是說，較佳的設為|Vi”-Vi|<|Vi’-Vi|。
此外，信號寫入週期越短，由於理想的校正電壓超過源極驅動器的額定電壓而產生的誤差αi越大。這是因為信號寫入週期越短，需要使液晶元件的回應時間也越短，其結果需要更大的校正電壓的緣故。再者，所需要的校正電壓增大的結果，校正電壓超過源極驅動器的額定電壓的頻度也變高，因此產生較大的誤差αi的頻度也變高。因此，可以說信號寫入週期越短本實施例模式中的過驅動越有效。明確而言，在使用如下驅動方法的情況下利用本實施例模式中的過驅動時發揮特別的效果，即：在將一個原圖像分成為多個子圖像，並在1幀期間內依次顯示該多個子圖像的情況；從多個圖像檢測出圖像所包括的運動，生成該多個圖像的中間狀態的圖像，並插入到該多個圖像之間而進行驅動(所謂的運動補償倍速驅動)的情況；或者組合上述的情況，等等。
此外，源極驅動器的額定電壓除了上述的上限之外還存在下限。例如，可以舉出不能施加小於電壓0的電壓的情況。此時，與上述的上限的情況同樣，不能施加理想的校正電壓，因此誤差αi增大。但是，在此情況下，也與上述方法同樣，可以預測保持期間Fi的末尾中的誤差αi，考慮該誤差αi的大小來調整保持期間Fi+1中的校正電壓。此外，在可以施加小於電壓0的電壓(負的電壓)作為源極驅動器的額定電壓的情況下，也可以對液晶元件施加負的電壓作為校正電壓。這樣，可以預測恒電荷狀態的電位的變動，並調整為保持期間Fi的末尾中施加到液晶元件的電壓成為所希望的電壓Vi附近的電壓。
此外，為了抑制液晶元件的劣化，可以與過驅動組合而實施將施加到液晶元件的電壓的極性定期反轉的所謂的反轉驅動。就是說，本實施例模式中的過驅動包括與反轉驅動同時進行的情況。例如，在信號寫入週期為輸入視頻信號週期Tin的1/2的情況下，若使極性反轉的週期和輸入視頻信號週期Tin為相同程度，則每兩次交替地進行正極性的信號的寫入和負極性的信號的寫入。如此，使極性反轉的週期長於信號寫入週期，從而可以減少像素的充放電的頻度，因此減少功耗。但是，如果使極性反轉的週期過長，有時產生由於極性的不同而導致的亮度差被觀察為閃爍的問題，因此使極性反轉的週期較佳與輸入視頻信號週期Tin相同的程度或比輸入視頻信號週期Tin短。
實施例模式10
接著，說明顯示裝置的其他結構例及其驅動方法。在本實施例模式中，說明如下方法，即：在顯示裝置的內部基於多個輸入圖像而生成對從顯示裝置的外部輸入的圖像(輸入圖像)的運動進行插值的圖像，並且依次顯示該生成的圖像(生成圖像)和輸入圖像。此外，藉由將生成圖像作為對輸入圖像的運動進行插值這樣的圖像，可以使運動圖像的運動平滑，而且可以改善由於保持驅動引起的殘影等導致的運動圖像的品質降低的問題。在此，下面說明運動圖像的插值。關於運動圖像的顯示，理想的是藉由即時控制每個像素的亮度來實現，但是像素的即時單獨控制很難實現，有如下問題：控制電路的個數變得龐大的問題；佈線空間的問題；以及輸入圖像的資料量變龐大的問題，等等。因此，藉由以一定的週期依次顯示多個靜止圖像使得顯示看起來像運動圖像，從而進行顯示裝置的運動圖像的顯示。該週期(在本實施例模式中稱為輸入視頻信號週期，表示為Tin)被標準化，例如根據NTSC標準為1/60秒，根據PAL標準為1/50秒。採用這種程度的週期也不會在作為脈衝型顯示裝置的CRT中發生運動圖像顯示的問題。但是，在保持型顯示裝置中，當原樣地顯示依照這些標準的運動圖像時，發生由於是保持型而引起的殘影等而使顯示不清楚的問題(保持模糊)。保持模糊是由於人眼的追隨引起的無意識的運動的插值與保持型的顯示的不一致而被觀察的，因此能夠藉由使輸入視頻信號週期比以往的標準短(近似於像素的即時單獨控制)，來減少保持模糊，但是縮短輸入視頻信號週期帶來標準的改變，而且資料量也增大，所以很困難。但是，基於標準化了的輸入視頻信號，在顯示裝置內部生成對輸入圖像的運動進行插值這樣的圖像，並且利用該生成圖像對輸入圖像進行插值而進行顯示，從而可以減少保持模糊，而不用改變標準或增大資料量。如此，將基於輸入視頻信號在顯示裝置內部生成視頻信號、並對輸入圖像的運動進行插值的處理稱為運動圖像的插值。
藉由本實施例模式中的運動圖像的插值方法，可以減少運動圖像的模糊。本實施例模式中的運動圖像的插值方法可以分為圖像生成方法和圖像顯示方法。再者，關於特定模式的運動，藉由使用其他的圖像生成方法和/或圖像顯示方法，可以有效地減少運動圖像的模糊。圖41A和41B是用來說明本實施例模式中的運動圖像的插值方法的一例的示意圖。在圖41A和41B中，橫軸表示時間，並且根據橫方向的位置表示每個圖像被處理的定時。記載有“輸入”的部分表示輸入視頻信號被輸入的定時。在此，作為在時間上相鄰的兩個圖像，關注圖像5121及圖像5122。輸入圖像以週期Tin的間隔被輸入。此外，有時將一個週期Tin的長度記為1幀或1幀期間。記載有“生成”的部分表示基於輸入視頻信號新生成圖像的定時。在此，關注作為基於圖像5121及圖像5122而生成的生成圖像的圖像5123。記載有“顯示”的部分表示在顯示裝置上顯示圖像的定時。此外，雖然關於關注的圖像之外的圖像只用虛線記載，但是與關注的圖像同樣地處理，從而可以實現本實施例模式中的運動圖像的插值方法的一例。
如圖41A所示，在本實施例模式中的運動圖像的插值方法的一例中，使基於在時間上相鄰的兩個輸入圖像生成的生成圖像顯示在顯示該兩個輸入圖像的定時的間隙，從而可以進行運動圖像的插值。此時，顯示圖像的顯示週期較佳為輸入圖像的輸入週期的1/2。但是，不侷限於此，可以採用各種顯示週期。例如，使顯示週期比輸入週期的1/2短，從而可以進一步平滑地顯示運動圖像。或者，使顯示週期比輸入週期的1/2長，從而可以減少功耗。此外，在此，基於在時間上相鄰的兩個輸入圖像而生成了圖像，但是作為基礎的輸入圖像不侷限於兩個，可以使用各種個數。例如，當基於在時間上相鄰的三個(也可以是三個以上)輸入圖像生成圖像時，與基於兩個輸入圖像的情況相比，可以獲得精確度更高的生成圖像。另外，將圖像5121的顯示定時設定為與圖像5122的輸入定時相同時刻，就是說使相對於輸入定時的顯示定時延遲1幀，但是本實施例模式中的運動圖像的插值方法中的顯示定時不侷限於此，可以使用各種顯示定時。例如，可以使相對於輸入定時的顯示定時延遲1幀以上。這樣，可以使作為生成圖像的圖像5123的顯示定時延遲，因此可以使生成圖像5123所需的時間中有餘量，減少功耗且降低製造成本。此外，當使相對於輸入定時的顯示定時過遲時，保持輸入圖像的期間延長，保持所需要的記憶體電容增大，因此相對於輸入定時的顯示定時較佳延遲1幀至延遲2幀程度。
在此說明基於圖像5121及圖像5122生成的圖像5123的具體的生成方法的一例。為了對運動圖像進行插值，需要檢測出輸入圖像的運動，但是在本實施例模式中，為了檢測出輸入圖像的運動，可以採用稱為塊匹配法的方法。但是，不侷限於此，可以採用各種方法(取圖像資料的差分的方法、利用傅裏藥變換的方法等)。在塊匹配法中，首先將1張輸入圖像的圖像資料(在此是圖像5121的圖像資料)儲存在資料儲存單元(半導體記憶體、RAM等的儲存電路等)。並且，將其次的幀中的圖像(在此是圖像5122)分割為多個區域。此外，如圖41A那樣，分割了的區域是相同形狀的矩形，但是不侷限於此，可以採用各種形狀(根據圖像改變形狀或大小等)。然後，按分割了的每個區域，與儲存在資料儲存單元中的前一個幀的圖像資料(在此是圖像5121的圖像資料)進行資料的比較，搜索圖像資料相似的區域。在圖41A的例子中，從圖像5121中搜索與圖像5122中的區域5124的資料相似的區域，並搜索出區域5126。此外，當在圖像5121中進行搜索時，較佳的限定搜索範圍。在圖41A的例子中，作為搜索範圍設定區域5125，其大小為區域5124的面積的四倍左右。此外，藉由使搜索範圍比它還大，可以在運動快的運動圖像中也提高檢測精度。但是，當過寬地進行搜索時，搜索時間變得極長，難以實現運動的檢測，因此區域5125較佳的為區域5124的面積的兩倍至六倍程度。然後，作為運動向量5127求得被搜索的區域5126和圖像5122中的區域5124的位置的差異。運動向量5127表示區域5124中的圖像資料的1幀期間的運動。再者，為了生成表示運動的中間狀態的圖像，作成不改變運動向量的方向而改變大小的圖像生成用向量5128，並且根據圖像生成用向量5128使圖像5121中的區域5126所包括的圖像資料移動，從而形成圖像5123中的區域5129內的圖像資料。在圖像5122中的所有的區域中進行上述一系列的處理，從而可以生成圖像5123。再者，藉由依次顯示輸入圖像5121、生成圖像5123、輸入圖像5122，可以對運動圖像進行插值。此外，圖像中的物體5130在圖像5121及圖像5122中位置不同(就是會移動)，但是生成的圖像5123成為圖像5121及圖像5122中的物體的中間點。藉由顯示這種圖像，可以使運動圖像的運動平滑，改善由於殘影等引起的運動圖像的不清楚。
此外，圖像生成用向量5128的大小可以根據圖像5123的顯示定時來決定。在圖41A的例子中，圖像5123的顯示定時為圖像5121及圖像5122的顯示定時的中間點(1/2)，因此圖像生成用向量5128的大小為運動向量5127的1/2，但是除此之外，例如也可以在顯示定時為1/3的時刻將大小設為1/3，在顯示定時為2/3的時刻將大小設為2/3。
此外，這樣，在使具有各種運動向量的多個區域分別移動而形成新的圖像的情況下，有時在移動目的地的區域內產生其他區域已經移動的部分(重複)、沒有從任何區域移動過來的部分(空白)。關於這些部分，可以校正資料。作為重複部分的校正方法，例如可以採用如下方法：取重復資料的平均的方法；以運動向量的方向等決定優先順序且將優先順序高的資料作為生成圖像內的資料的方法；關於顏色(或亮度)使某一者優先但是關於亮度(或顏色)取平均的方法，等等。作為空白部分的校正方法，可以使用如下方法：將圖像5121或圖像5122的該位置中的圖像資料原樣地作為生成圖像內的資料的方法；取圖像5121或圖像5122的該位置中的圖像資料的平均的方法，等等。再者，藉由以按照圖像生成用向量5128的大小的定時顯示所生成的圖像5123，從而可以使運動圖像的運動平滑，並且能夠改善由於保持驅動的殘影導致的運動圖像的品質降低的問題。
如圖41B所示，在本實施例模式中的運動圖像的插值方法的其他一例中，在基於在時間上相鄰的兩個輸入圖像而生成的生成圖像顯示在顯示該兩個輸入圖像的定時的間隙的情況下，將每個顯示圖像進一步分割成多個子圖像並顯示，從而可以進行運動圖像的插植。在此情況下，除了由於圖像顯示週期變短帶來的優點之外，還可以獲得由於暗的圖像被定期顯示(顯示方法近似於脈衝型)帶來的優點。就是說，與只將圖像顯示週期設為圖像輸入週期的1/2的長度的情況相比，可以進一步改善由於殘影等引起的運動圖像的不清楚。在圖41B的例子中，“輸入”及“生成”可以進行與圖41A的例子同樣的處理，因此省略說明。圖41B的例子中的“顯示”可以將一個輸入圖像和/或生成圖像分割成多個子圖像進行顯示。明確而言，如圖41B所示，藉由將圖像5121分割為子圖像5121a及5121b並依次顯示，從而使人眼感覺顯示了圖像5121，藉由將圖像5123分割為子圖像5123a及5123b並依次顯示，從而使人眼感覺顯示了圖像5123，藉由將圖像5122分割為子圖像5122a及5122b並依次顯示，從而使人眼感覺顯示了圖像5122。就是說，作為被人眼感覺的圖像，與圖41A的例子同樣，並且能夠使顯示方法近似於脈衝型，因此可以進一步改善由於殘影等造成的運動圖像的不清楚。此外，在圖41B中子圖像的分割數為兩個，但是不侷限於此，可以使用各種分割數。另外，雖然在圖41B中顯示子圖像的定時為等間隔(1/2)，但是不侷限於此，可以使用各種顯示定時。例如藉由使暗的子圖像(5121b、5122b、5123b)的顯示定時變早(明確而言從1/4至1/2的定時)，可以使顯示方法進一步近似於脈衝型，因此可以進一步改善由於殘影等造成的運動圖像的不清楚。或者，藉由使暗的子圖像的顯示定時延遲(明確而言，從1/2至3/4的定時)，可以延長明亮的圖像的顯示期間，因此可以提高顯示效率並減少功耗。
本實施例模式中的運動圖像的插值方法的其他例子是檢測出圖像內運動的物體的形狀並根據運動的物體的形狀進行不同的處理的例子。圖41C所示的例子與圖41B的例子同樣表示顯示的定時，並表示所顯示的內容為運動的字元(也稱為滾動文本(scroll text)、字幕(telop)等)的情況。此外，關於“輸入”及“生成”，可以與圖41B同樣，因此未圖示。有時根據運動的物體的性質，保持驅動中的運動圖像的不清楚的程度不同。尤其在很多的情況下，當字元運動時不清楚會被顯著地識別。這是因為，當讀運動的字元時視線務必要追隨字元，因此容易發生保持模糊。而且，因為在很多情況下字元的輪廓清楚，所以有時由於保持模糊造成的不清楚被進一步強調。就是說，判斷在圖像內運動的物體是否是字元，當是字元時還進行特別的處理，這對於減少保持模糊是有效的。明確而言，對於在圖像內運動的物體進行輪廓檢測和/或圖案檢測等，當判斷為該物體是字元時，對從相同的圖像分割出的子圖像之間也進行運動插值，並顯示運動的中間狀態，從而使運動平滑。當判斷為該物體不是字元時，如圖41B所示，若是從相同的圖像分割出的子圖像，就可以不改變運動的物體的位置而進行顯示。在圖41C的例子中示出判斷為字元的區域5131向上方運動的情況，其中在圖像5121a和圖像5121b之間使區域5131的位置不同。關於圖像5123a和圖像5123b、圖像5122a和圖像5122b也同樣。藉由上述，關於特別容易觀察到保持模糊的運動的字元，可以與通常的運動補償倍速驅動相比更平滑地運動，因此可以進一步改善由於殘影等造成的運動圖像的不清楚。
100．．．基板
101．．．半導體膜
102．．．抗蝕劑掩模
103a．．．半導體層
103b．．．半導體層
103c．．．半導體層
104．．．導電膜
105a．．．抗蝕劑掩模
106a．．．導電層
106b．．．導電層
106c．．．導電層
106d．．．導電層
107．．．導電膜
108．．．抗蝕劑掩模
109a．．．導電層
109b．．．導電層
109c．．．導電層
110．．．閘極絕緣膜
111．．．導電膜
112a．．．抗蝕劑掩模
113a．．．導電層
113b．．．導電層
113c．．．導電層
113d．．．導電層
114．．．導電膜
115．．．抗蝕劑掩模
116a．．．導電層
116b．．．導電層
117．．．絕緣膜
118．．．導電膜
119a．．．導電層
120a．．．通道保護層
120b．．．通道保護層
121a．．．區域
130．．．接觸孔
150．．．電晶體
151．．．電晶體
152．．．電晶體
153．．．電晶體
154．．．電晶體
155．．．電晶體
156．．．電晶體
160．．．儲存電容部
161．．．儲存電容部
162．．．儲存電容部
170．．．基板
171．．．半導體層
172．．．導電層
173．．．閘極絕緣膜
174．．．導電層
175．．．絕緣膜
200．．．基板
203．．．半導體層
203a．．．半導體層
204．．．導電膜
205．．．導電膜
206a．．．抗蝕劑掩模
206b．．．抗蝕劑掩模
207a．．．導電層
207b．．．導電層
208a．．．導電層
208b．．．導電層
208c．．．導電層
209．．．抗蝕劑掩模
210a．．．導電層
211．．．閘極絕緣膜
212．．．導電膜
213．．．導電膜
214a．．．抗蝕劑掩模
215a．．．導電層
215b．．．導電層
216a．．．導電層
216b．．．導電層
217a．．．抗蝕劑掩模
218a．．．導電層
218b．．．導電層
219．．．絕緣膜
220．．．導電膜
221a．．．導電層
250．．．電晶體
260．．．儲存電容部
270．．．基板
271．．．半導體層
272．．．導電層
273．．．導電層
274．．．閘極絕緣膜
275．．．導電層
276．．．導電層
277．．．絕緣膜
300．．．基板
301a．．．半透過層
301c．．．遮光層
302．．．基板
303a．．．半透過層
303c．．．遮光層
400．．．基板
401．．．遮光部
402．．．衍射光柵部
403．．．灰度掩模
411．．．基板
412．．．半透光部
413．．．遮光部
414．．．半色調掩模
580．．．基板
581．．．薄膜電晶體
585．．．絕緣層
586．．．基板
587．．．電極層
588．．．電極層
589．．．球形粒子
590a．．．黑色區
590b．．．白色區
594．．．空洞
595．．．填料
1000．．．行動電話
1001．．．框體
1002．．．顯示部
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．麥克風
2600．．．TFT基板
2601．．．對置基板
2602．．．密封材料
2603．．．像素部
2604．．．顯示元件
2605．．．著色層
2606．．．偏振片
2607．．．偏振片
2608．．．佈線電路部
2609．．．撓性線路板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路基板
2613．．．擴散板
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極
4031．．．對置電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．間隔物
4501．．．基板
4502．．．像素部
4503a．．．信號線驅動電路
4504a．．．掃描線驅動電路
4505．．．密封材料
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電場發光層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4518a．．．FPC
4519．．．各向異性導電膜
4520．．．分隔壁
5080．．．像素
5081．．．電晶體
5082．．．液晶元件
5083．．．電容元件
5088．．．像素電極
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動電路
5303．．．信號線驅動電路
5400．．．基板
5401．．．像素部
5402．．．掃描線驅動電路
5403．．．信號線驅動電路
5404．．．掃描線驅動電路
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容元件
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共同電極
7001．．．TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．遮罩膜
7017．．．導電層
7021．．．驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．導電層
9100．．．行動電話
9101．．．框體
9102．．．顯示部
9103a．．．聯結部
9104．．．框體
9106．．．操作鍵
9200．．．可擕式資訊終端設備
9201．．．框體
9202．．．顯示部
9203．．．框體
9205．．．鍵盤
9207．．．聯結部
9400．．．通信裝置
9401．．．框體
9402．．．操作按鈕
9403．．．外部輸入端子
9404．．．麥克風
9405．．．揚聲器
9406．．．發光部
9410．．．顯示裝置
9411．．．框體
9412．．．顯示部
9413．．．操作按鈕
9500．．．數位攝像機
9501．．．框體
9503．．．顯示部
9600．．．電視裝置
9601．．．框體
9603．．．顯示部
9605．．．支架
9607．．．顯示部
9609．．．操作按鈕
9610．．．遙控操作機
9700．．．數位相框
9701．．．框體
9703．．．顯示部
9800．．．電腦
9801．．．框體
9802．．．顯示部
9803．．．鍵盤
9804．．．框体
圖1A和1B是根據本發明的一個實施例的俯視圖及截面圖；
圖2A至2H是根據本發明的一個實施例的截面圖；
圖3A至3F是根據本發明的一個實施例的截面圖；
圖4A至4F是根據本發明的一個實施例的截面圖；
圖5A至5F是根據本發明的一個實施例的截面圖；
圖6A至6C是根據本發明的一個實施例的截面圖；
圖7A至7C是根據本發明的一個實施例的俯視圖及截面圖；
圖8A至8C是根據本發明的一個實施例的俯視圖及截面圖；
圖9是根據本發明的一個實施例的俯視圖；
圖10A和10B是根據本發明的一個實施例的俯視圖及截面圖；
圖11A和11B是根據本發明的一個實施例的俯視圖及截面圖；
圖12是根據本發明的一個實施例的俯視圖；
圖13A和13B是根據本發明的一個實施例的俯視圖及截面圖；
圖14A和14B是根據本發明的一個實施例的俯視圖及截面圖；
圖15是根據本發明的一個實施例的俯視圖；
圖16A和16B是根據本發明的一個實施例的俯視圖及截面圖；
圖17A至17F是根據本發明的一個實施例的截面圖；
圖18A至18F是根據本發明的一個實施例的截面圖；
圖19A至19D是根據本發明的一個實施例的截面圖；
圖20A至20F是根據本發明的一個實施例的截面圖；
圖21A至21D是根據本發明的一個實施例的截面圖；
圖22A-1至22B-2是說明多色調掩模的圖形；
圖23A至23C是根據本發明的一個實施例的截面圖；
圖24A和24B是根據本發明的一個實施例的方塊圖；
圖25A和25B是根據本發明的一個實施例的截面圖；
圖26A和26B是說明根據本發明的一個實施例的半導體裝置的電路圖；
圖27A至27C是說明根據本發明的一個實施例的顯示裝置的截面圖；
圖28A和28B是說明根據本發明的一個實施例的顯示裝置的俯視圖及截面圖；
圖29A-1至29B是說明根據本發明的一個實施例的顯示裝置的俯視圖及截面圖；
圖30是說明根據本發明的一個實施例的顯示裝置的圖形；
圖31是說明根據本發明的一個實施例的電子設備的圖形；
圖32A至32D是說明根據本發明的一個實施例的電子設備的圖形；
圖33A和33B是說明根據本發明的一個實施例的電子設備的圖形；
圖34A和34B是說明根據本發明的一個實施例的電子設備的圖形；
圖35A和35B是根據本發明的一個實施例的截面圖；
圖36是根據本發明的一個實施例的俯視圖；
圖37A至37G是說明根據本發明的一個實施例的電路的圖形；
圖38A至38D是說明根據本發明的一個實施例的電路的圖形；
圖39A至39D是說明根據本發明的一個實施例的電路的圖形；
圖40A至40F是說明根據本發明的一個實施例的顯示元件的電位的圖形；以及
圖41A至41C是說明根據本發明的一個實施例的顯示畫面的圖形。
103a．．．半導體層
106a、106b．．．導電層
109a．．．導電層
113a、113b．．．導電層
116a、116b．．．導電層
119a、119b、119c．．．導電層
130．．．接觸孔
150．．．電晶體
160．．．儲存電容部

Claims (19)

  1. 一種半導體裝置，包含：在基板上的半導體層；在該基板上的第一佈線，該第一佈線包含第一導電層和在該第一導電層上的第二導電層；在該基板上的第二佈線，該第二佈線包含第三導電層和在該第三導電層上的第四導電層；以及在該半導體層和該第三導電層間的絕緣膜，其中該第一導電層和該第三導電層各個是透明的，其中該第一導電層具有和該半導體層重疊且直接接觸該半導體層的部份，且在平面視圖中，該第二導電層和該半導體層不重疊，以及其中該第三導電層具有和該半導體層重疊的部份，且在平面視圖中，該第四導電層和該半導體層不重疊。
  2. 一種半導體裝置，包含：在基板上的半導體層；在該基板上的第一佈線，該第一佈線包含第一導電層和在該第一導電層上的第二導電層；在該基板上的第二佈線，該第二佈線包含第三導電層和在該第三導電層上的第四導電層；在該半導體層和該第三導電層間的絕緣膜；以及包含第五導電層的第三佈線，該第三佈線平行於該第二佈線，其中該第一導電層和該第三導電層各個是透明的，以 及其中該第五導電層由和該第三導電層相同的層來形成，其中該第一導電層具有和該半導體層重疊且直接接觸該半導體層的部份，且在平面視圖中，該第二導電層和該半導體層不重疊，以及其中該第三導電層具有和該半導體層重疊的部份，且在平面視圖中，該第四導電層和該半導體層不重疊。
  3. 如申請專利範圍第1或2項的半導體裝置，其中該第二導電層和該第四導電層各者的導電率比該第一導電層和該第三導電層各者的導電率高。
  4. 如申請專利範圍第1或2項的半導體裝置，其中該第二導電層和該第四導電層各個包含金屬材料。
  5. 如申請專利範圍第1或2項的半導體裝置，其中該第二導電層包含含有選自鋁、鎢、鈦、鉭、鉬、鎳、鉑、銅、金、銀、鎂、釹、鉻、銻、鈮和鈰中的一個或多個元素的金屬材料、金屬化合物、合金或者該金屬材料的氮化物。
  6. 如申請專利範圍第1或2項的半導體裝置，其中該第四導電層包含含有選自鋁、鎢、鈦、鉭、鉬、鎳、鉑、銅、金、銀、鎂、釹、鉻、銻、鈮和鈰中的一個或多個元素的金屬材料、金屬化合物、合金或者該金屬材料的氮化物。
  7. 如申請專利範圍第1或2項的半導體裝置，其中 該半導體層含有銦、鎵及鋅中至少之一。
  8. 如申請專利範圍第1或2項的半導體裝置，其中該基板具有絕緣表面。
  9. 如申請專利範圍第1或2項的半導體裝置，其中與該半導體層重疊且直接接觸該半導體層的該第一導電層的該部份為源極電極。
  10. 如申請專利範圍第1或2項的半導體裝置，其中與該半導體層重疊的該第三導電層的部份為閘極電極。
  11. 如申請專利範圍第1或2項的半導體裝置，更包含在該半導體層上的通道保護層。
  12. 如申請專利範圍第1或2項的半導體裝置，其中該第一導電層包含銦錫氧化物、含有氧化矽的銦錫氧化物、有機銦、有機錫、氧化鋅、或氮化鈦。
  13. 如申請專利範圍第1或2項的半導體裝置，其中該第三導電層包含銦錫氧化物、含有氧化矽的銦錫氧化物、有機銦、有機錫、氧化鋅、或氮化鈦。
  14. 如申請專利範圍第2項的半導體裝置，其中該第五導電層是透明的。
  15. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成半導體層；在該半導體層上形成第一導電膜和第二導電膜；在使用設置在該第二導電膜上的第一掩模的第一蝕刻步驟中，對該第一導電膜和該第二導電膜進行蝕刻來形成第一導電層和第二導電層； 對該第一掩模進行灰化形成第二掩模；在使用該第二掩模的第二蝕刻步驟中，對該第二導電層進行蝕刻來使該第一導電層的一部份露出；形成絕緣膜以覆蓋該第一導電層、該第二導電層及該半導體層；在該絕緣膜上形成第三導電膜和第四導電膜；在使用設置在該第四導電膜上的第三掩模的第三蝕刻步驟中，對該第三導電膜和該第四導電膜進行蝕刻來形成第三導電層和第四導電層；對該第三掩模進行灰化形成第四掩模；以及在使用該第四掩模的第四蝕刻步驟中，對該第四導電層進行蝕刻來使該第三導電層的一部份露出，其中各使用透光材料形成該第一導電層和該第三導電層，其中該第一導電層具有和該半導體層重疊且直接接觸該半導體層的部份，且在平面視圖中，該第二導電層和該半導體層不重疊，以及其中該第三導電層具有和該半導體層重疊的部份，且在平面視圖中，該第四導電層和該半導體層不重疊。
  16. 如申請專利範圍第15項的半導體裝置的製造方法，其中使用導電率比該第一導電層及該第三導電層各者的導電率高的材料形成該第二導電層及該第四導電層。
  17. 如申請專利範圍第15項的半導體裝置的製造方法，其中該第二導電層及該第四導電層各具有遮光性。
  18. 如申請專利範圍第15項的半導體裝置的製造方法，其中該基板具有絕緣表面。
  19. 如申請專利範圍第15項的半導體裝置的製造方法，其中該第一導電層包括源極電極。
TW099105969A 2009-03-05 2010-03-02 具有層疊佈線的半導體裝置及其製造方法 TWI613825B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009051899 2009-03-05
JP2009-051899 2009-03-05

Publications (2)

Publication Number Publication Date
TW201044595A TW201044595A (en) 2010-12-16
TWI613825B true TWI613825B (zh) 2018-02-01

Family

ID=42677436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099105969A TWI613825B (zh) 2009-03-05 2010-03-02 具有層疊佈線的半導體裝置及其製造方法

Country Status (5)

Country Link
US (3) US20100224878A1 (zh)
JP (10) JP2010232651A (zh)
KR (9) KR101708467B1 (zh)
CN (2) CN105957813B (zh)
TW (1) TWI613825B (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
KR20040023381A (ko) * 2002-09-11 2004-03-18 이문기 견과류를 첨가한 소시지의 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120200546A1 (en) * 2009-10-16 2012-08-09 Sharp Kabushiki Kaisha Semiconductor device, display device provided with same, and method for manufacturing semiconductor device
KR101594855B1 (ko) * 2009-11-25 2016-02-18 삼성전자주식회사 Ｂｌｕ 및 디스플레이 장치
WO2011070905A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
WO2011142371A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102446913A (zh) * 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI541981B (zh) * 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
CN103222037B (zh) * 2010-11-17 2014-10-29 夏普株式会社 薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5973165B2 (ja) * 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI408479B (zh) * 2010-12-31 2013-09-11 Wintek Corp 顯示面板
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5897910B2 (ja) 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2012133103A1 (ja) * 2011-03-30 2012-10-04 シャープ株式会社 アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6110075B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
US9466618B2 (en) * 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same
US9105652B2 (en) * 2011-05-24 2015-08-11 Sharp Kabushiki Kaisha Method of manufacturing semiconductor device
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP5814712B2 (ja) * 2011-09-15 2015-11-17 日本放送協会 薄膜デバイスの製造方法
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
TWI575577B (zh) 2011-11-15 2017-03-21 友達光電股份有限公司 畫素結構及畫素結構的製造方法
JP6050662B2 (ja) 2011-12-02 2016-12-21 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5960430B2 (ja) * 2011-12-23 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6157100B2 (ja) 2012-12-13 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
KR102267094B1 (ko) * 2013-08-19 2021-06-18 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
JPWO2015025499A1 (ja) 2013-08-19 2017-03-02 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
US9735283B2 (en) 2013-09-27 2017-08-15 Covestro Deutschland Ag Fabrication of IGZO oxide TFT on high CTE, low retardation polymer films for LDC-TFT applications
CN104733471A (zh) * 2013-12-23 2015-06-24 昆山国显光电有限公司 一种有机发光显示器件的阵列基板及其制备方法
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104241394A (zh) 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI534682B (zh) * 2015-03-24 2016-05-21 群創光電股份有限公司 顯示面板
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN104882450B (zh) * 2015-04-30 2018-05-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102367245B1 (ko) * 2015-07-21 2022-02-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN105226016B (zh) * 2015-10-14 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
JP2017108132A (ja) * 2015-12-09 2017-06-15 株式会社リコー 半導体装置、表示素子、表示装置、システム
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US9972271B2 (en) * 2016-05-12 2018-05-15 Novatek Microelectronics Corp. Display panel
EP3252800A1 (en) * 2016-05-31 2017-12-06 Laser Systems & Solutions of Europe Deep junction electronic device and process for manufacturing thereof
KR20180003302A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 백플레인 기판과 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
TW202129783A (zh) * 2016-08-24 2021-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20180145096A1 (en) * 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106775063B (zh) * 2016-11-25 2020-04-21 京东方科技集团股份有限公司 触控面板及其制作方法、显示装置
DE112018001295T5 (de) * 2017-03-13 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
US10818544B2 (en) * 2017-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method to enhance electrode adhesion stability
JP2019066517A (ja) * 2017-09-28 2019-04-25 株式会社ジャパンディスプレイ 表示装置
CN107977602A (zh) * 2017-10-10 2018-05-01 成都安瑞芯科技有限公司 超声波指纹识别模块、模组、器件及电子设备
GB2567897A (en) * 2017-10-31 2019-05-01 Flexenable Ltd Source-drain conductors for organic TFTS
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
KR20200034889A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN110233154B (zh) * 2018-11-26 2021-07-30 友达光电股份有限公司 元件基板
CN109686253B (zh) * 2019-01-08 2021-04-23 云谷（固安）科技有限公司 布线结构以及可拉伸显示装置
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR20220063448A (ko) * 2020-11-10 2022-05-17 엘지디스플레이 주식회사 표시장치
CN113451333A (zh) * 2021-06-25 2021-09-28 Oppo广东移动通信有限公司 驱动基板、其制备方法、显示面板组件及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205125A1 (en) * 2005-03-09 2006-09-14 Yang-Ho Bae TFT substrate and display device having the same
US20070111144A1 (en) * 2005-11-17 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same

Family Cites Families (207)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0282221A (ja) 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH07113728B2 (ja) 1989-05-26 1995-12-06 シャープ株式会社 アクティブマトリクス基板
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP3189310B2 (ja) * 1991-08-28 2001-07-16 セイコーエプソン株式会社 液晶装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0695142A (ja) 1992-09-10 1994-04-08 Rohm Co Ltd 液晶表示装置
JP3615556B2 (ja) * 1992-11-04 2005-02-02 セイコーエプソン株式会社 アクティブマトリックス基板とその製造方法
JP3786631B2 (ja) 1992-11-04 2006-06-14 セイコーエプソン株式会社 アクティブマトリックス基板、及び液晶表示装置
JPH0792491A (ja) 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置用薄膜トランジスタ基板
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3999824B2 (ja) 1995-08-21 2007-10-31 東芝電子エンジニアリング株式会社 液晶表示素子
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09236812A (ja) * 1996-02-28 1997-09-09 Sharp Corp アクティブマトリクス基板及び液晶表示装置
JP3222762B2 (ja) * 1996-04-26 2001-10-29 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JPH09318975A (ja) 1996-05-30 1997-12-12 Nec Corp 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法
JPH1020298A (ja) 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
JP3641342B2 (ja) 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP3754179B2 (ja) * 1997-05-30 2006-03-08 三洋電機株式会社 液晶表示装置
JPH1195256A (ja) * 1997-09-25 1999-04-09 Sharp Corp アクティブマトリクス基板
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3916823B2 (ja) * 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP3796070B2 (ja) * 1999-07-21 2006-07-12 シャープ株式会社 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4954380B2 (ja) * 2000-03-27 2012-06-13 株式会社半導体エネルギー研究所 発光装置、半導体装置
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
TW501282B (en) 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP4801242B2 (ja) * 2000-07-31 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4986351B2 (ja) * 2000-09-06 2012-07-25 株式会社半導体エネルギー研究所 半導体装置
US6720577B2 (en) 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100766493B1 (ko) 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6525342B2 (en) * 2001-05-23 2003-02-25 International Business Machines Corporation Low resistance wiring in the periphery region of displays
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003163223A (ja) * 2001-09-13 2003-06-06 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
JP4798907B2 (ja) 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4360519B2 (ja) * 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4278034B2 (ja) * 2003-03-10 2009-06-10 シャープ株式会社 表示装置用基板及びその製造方法及びそれを備えた表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20050014060A (ko) * 2003-07-29 2005-02-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4906029B2 (ja) * 2004-08-20 2012-03-28 株式会社半導体エネルギー研究所 表示装置の作製方法
KR20060018121A (ko) * 2004-08-23 2006-02-28 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5030406B2 (ja) * 2004-08-30 2012-09-19 株式会社半導体エネルギー研究所 表示装置の作製方法
US7732248B2 (en) * 2004-08-31 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4016977B2 (ja) 2004-09-03 2007-12-05 セイコーエプソン株式会社 液晶表示装置、電子機器
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR101112534B1 (ko) * 2005-03-04 2012-03-13 삼성전자주식회사 유기 발광 표시 소자 및 그 제조 방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007109918A (ja) 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP4215068B2 (ja) 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008010440A (ja) * 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
JP5128091B2 (ja) 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) * 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008218960A (ja) * 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
US20080191207A1 (en) 2007-02-08 2008-08-14 Mitsubishi Electric Corporation Thin film transistor device, method of manufacturing the same, and display apparatus
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
GB0718636D0 (en) * 2007-05-16 2007-11-07 Seereal Technologies Sa Holograms
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20090049659A (ko) * 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5589359B2 (ja) * 2009-01-05 2014-09-17 セイコーエプソン株式会社 電気光学装置及び電子機器
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205125A1 (en) * 2005-03-09 2006-09-14 Yang-Ho Bae TFT substrate and display device having the same
US20070111144A1 (en) * 2005-11-17 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same

Also Published As

Publication number Publication date
JP2015043088A (ja) 2015-03-05
KR102401842B1 (ko) 2022-05-24
KR20220070403A (ko) 2022-05-31
KR101708467B1 (ko) 2017-02-20
KR102279453B1 (ko) 2021-07-19
TW201044595A (en) 2010-12-16
JP6865256B2 (ja) 2021-04-28
KR20210036335A (ko) 2021-04-02
KR101835417B1 (ko) 2018-03-08
US20220115515A1 (en) 2022-04-14
CN101826521A (zh) 2010-09-08
KR102008382B1 (ko) 2019-08-07
JP2021121017A (ja) 2021-08-19
CN105957813A (zh) 2016-09-21
JP7144567B2 (ja) 2022-09-29
JP2010232651A (ja) 2010-10-14
KR102235067B1 (ko) 2021-03-31
JP2016219840A (ja) 2016-12-22
JP6262305B2 (ja) 2018-01-17
JP2020010060A (ja) 2020-01-16
JP6594482B2 (ja) 2019-10-23
KR102487564B1 (ko) 2023-01-10
JP2018151634A (ja) 2018-09-27
KR20180025316A (ko) 2018-03-08
JP2024054199A (ja) 2024-04-16
KR20200006613A (ko) 2020-01-20
KR101948708B1 (ko) 2019-02-15
JP2018082187A (ja) 2018-05-24
CN101826521B (zh) 2016-08-03
US11961894B2 (en) 2024-04-16
JP6345896B1 (ja) 2018-06-20
JP2018142730A (ja) 2018-09-13
JP7432675B2 (ja) 2024-02-16
KR20100100659A (ko) 2010-09-15
KR20210090151A (ko) 2021-07-19
US20100224878A1 (en) 2010-09-09
JP2022188078A (ja) 2022-12-20
US11233132B2 (en) 2022-01-25
US20200219988A1 (en) 2020-07-09
JP6311064B1 (ja) 2018-04-11
CN105957813B (zh) 2019-07-16
KR20170019401A (ko) 2017-02-21
KR20190016528A (ko) 2019-02-18
KR20190092360A (ko) 2019-08-07
KR102068152B1 (ko) 2020-01-20

Similar Documents

Publication Publication Date Title
KR102487564B1 (ko) 반도체 장치
US11955537B2 (en) Semiconductor device and method for manufacturing the same
TWI512976B (zh) 半導體裝置