CN104733471A - 一种有机发光显示器件的阵列基板及其制备方法 - Google Patents
一种有机发光显示器件的阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN104733471A CN104733471A CN201310715251.3A CN201310715251A CN104733471A CN 104733471 A CN104733471 A CN 104733471A CN 201310715251 A CN201310715251 A CN 201310715251A CN 104733471 A CN104733471 A CN 104733471A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- pad
- drain
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种有机发光显示器件的阵列基板及其制备方法。该阵列基板，薄膜晶体管区的源/漏极与焊盘区的端子焊盘由同一导电层形成，该导电层为多层复合层结构，其从下至上包括底层、中间层和顶层，底层是导电金属氮化物或金属中的一种或多种构成的单层或多层结构，中间层是由金属中的一种或多种构成的单层或多层结构，顶层是导电金属氮化物中的一种或几种构成的单层或多层结构。本发明的端子焊盘与源/漏极由同一具有多层结构的导电层形成，在不影响导电效果的前提下，避免端子焊盘短路或短路，且端子焊盘的边缘在平坦化层内，避免腐蚀。
Description
技术领域
本发明涉及有机发光显示器件领域，具体涉及一种有机发光显示器件的阵列基板及其制备方法。
背景技术
有机发光显示器件（OLED ）是主动发光器件。相比现在的主流平板显示技术薄膜晶体管液晶显示器（TFT -LCD ) , OLED 具有高对比度，广视角，低功耗，体积更薄等优点，有望成为继LCD之后的下一代平板显示技术，是目前平板显示技术中受到关注最多的技术之一。 目前OLED的阵列基板通常由多层金属及多层绝缘膜构成，可以采用如钼，钼钨，铝，钕化铝（Mo，MoW，Al，AlNd）等金属通过溅镀的方式形成第一层金属并作为TFT的栅极，可以采用化学气相沉积的方式形成SiNx,SiO2等绝缘层作为TFT的栅极绝缘层，可以采用溅镀的方式形成如钛铝钛，钼铝钼，钼（Ti/Al/Ti,Mo/Al/Mo,Mo）等金属并作为TFT的源极和漏极；可以采用化学气相沉积的方式形成SiNx,SiO2等绝缘层作为栅极和源漏极间的隔离绝缘层，AMOLED顶发光器件阳极普遍采用透明电极/反射电极/透明电极的结构（如氧化铟锡/银/氧化铟锡，ITO/Ag/ITO），同时在外围端子区域和柔性线路板（FPC）及IC 邦定的区域也是采用阳极来和FPC金手指接触形成导通连接，但是由于电极通电后会有高低电位的变化，同时由于水氧进入，非常容易使得ITO及Ag间发生电化学腐蚀，从而造成走线的短路或断路。
结合图1、2所示， OLED包括显示区A’和焊盘区B，显示区A’位于衬底10的预定区域上以显示图像。显示区A’具有单元像素阵列(图中未示出)和在该单元像素阵列周围的驱动电路(图中未示出)，其中该单元像素阵列具有按矩阵排列的单元像素，并且驱动电路驱动单元像素。每个单元像素包括至少一个薄膜晶体管(图中未示出)和与其电连接的一像素电极(图中未示出)。该薄膜晶体管包括一有源层、栅电极和源/漏电极。该像素电极可具有导电层的至少一个多层结构，封装区域C包围显示区A’，该封装区域C保护显示区A’中的单元像素免受外部湿气和氧气的影响。此外，在封装区域C处施加粘合衬底10和封装衬底的密封剂。
焊盘区B位于显示区A’和封装区域C的外侧，并且其是用于将施加电信号的外部模块连接至显示区A’的区域。在显示区A’和焊盘区B之间布置用于传输该电信号的各种布线。
焊盘区B具有与这些布线电连接的至少一个焊盘电极。焊盘电极可由与栅电极或源/漏电极相同的层形成。当焊盘电极由与源/漏电极相同的层形成时，栅极焊盘可置于焊盘电极之下并由与栅电极相同的层形成。焊盘电极或者栅极焊盘可与布线电连接。在此情况下，端子焊盘即源/漏电极相同的层形成的焊盘可与外部模块连接。
具体地，目前传统的有源矩阵OLED阵列基板的剖视截面示意图如图1。衬底10包括有显示区（显示区除薄膜晶体管区外还包括有电容器等结构图中未示出）的薄膜晶体管区A和焊盘区B。缓冲层11形成于衬底10上，覆盖衬底10，有源层20形成于缓冲层上，位于薄膜晶体管区A上，其中该有源层20具有沟道区201和位于沟道区201两侧的源/漏区202。栅极绝缘层30形成于有源层20上，并对应覆盖衬底10的整个表面上。栅电极40形成于栅极绝缘层30上，对应于位于沟道区201的上方。随后，层间绝缘层50形成于栅电极上，并对应覆盖衬底的整个表面。在薄膜晶体管区A的层间绝缘层50和栅极绝缘层30形成有显露出源/漏区202的源/漏接触孔。分隔开的两个源/漏电极61形成于层间绝缘层50上，其中源/漏电极61通过源/漏接触孔与源/漏区202耦合。同时，焊盘电极62（焊盘电极62与源/漏电极61由同一金属层刻蚀形成）形成于焊盘区B的层间绝缘层50上。平坦化层70形成于源/漏电极61和焊盘电极62上，对应覆盖衬底的整个表面上。平坦化层70上形成有暴露出源/漏电极61中任一个的通孔701和暴露焊盘电极62的焊盘接触孔702。
随后，底层透明导电薄膜层100（氧化铟锡(ITO)）、高反射金属层200（银(Ag)）和顶层透明导电薄膜层300（氧化铟锡(ITO)）依次沉积并被图案化于平坦化层70上。在薄膜晶体管区A形成由底层透明导电薄膜层100（氧化铟锡(ITO)）、高反射金属层200（银(Ag)）和顶层透明导电薄膜层300构成的像素电极81，像素电极81通过通孔701与源/漏电极61耦合。同时，在焊盘区B形成由底层透明导电薄膜层100（氧化铟锡(ITO)）、高反射金属层200（银(Ag)）和顶层透明导电薄膜层300构成的端子焊盘82，端子焊盘82通过焊盘接触孔702与焊盘电极62耦合。从而，像素电极81和端子焊盘82均由底层透明导电薄膜层100（氧化铟锡(ITO)）、高反射金属层200（银(Ag)）和顶层透明导电薄膜层300（氧化铟锡(ITO)）形成。因此，作为反射层，高反射金属层200（Ag层）反射从发光层发出的光，从而形成顶部发射式OLED，其在与衬底10相反的方向上发出光线。
在OLED被制造后，端子焊盘82与外部模块结合起来，并传输从外部模块输入的电信号。从而，端子焊盘82易受外部湿气或者氧气侵害。如前面所述，端子焊盘82由ITO层、Ag层和ITO层形成。这些层可能同时暴露于湿气中，尤其是在端子焊盘82的侧面P。在此情况下，在Ag层和ITO层之间可能产生原电池现象(galvanic phenomenon)。当具有不同电动势(EMF)的材料同时暴露于腐蚀溶液时就发生此现象。具有较高EMF的材料被腐蚀。当端子焊盘65腐蚀时，与外部模块结合后，其可靠性就可能降低。这导致OLED中的缺陷，并且使得产率下降。当焊盘电极具有由对外部湿气或氧气敏感的材料构成的单层结构时，焊盘可靠性的降低也可能产生。
发明内容
本发明要解决的技术问题是：目前AMOLED顶发射有机发光显示器件阳极普遍采用透明导电薄膜/反射电极/透明导电薄膜的三层结构（如ITO/Ag/ITO），同时在外围端子区域和柔性线路板（FPC）及IC 邦定的区域（焊盘区）也是采用阳极（ITO/Ag/ITO）来和FPC金手指接触形成导通连接，但是由于（ITO/Ag/ITO）电极通电后会有高低电位的变化，同时由于水氧进入，非常容易引起ITO及Ag间发生电化学腐蚀，从而造成走线的短路或断路。
本发明提供的有机发光显示器件的阵列基板，包括薄膜晶体管区和焊盘区，其中，薄膜晶体管区的源/漏极与焊盘区的端子焊盘（端子焊盘是指焊盘区顶部的电连接区）由同一导电层形成，该导电层为多层复合层结构，其从下至上包括底层、中间层和顶层，底层是导电金属氮化物或金属中的一种或多种构成的单层或多层结构，中间层是由金属中的一种或多种构成的单层或多层结构，顶层是导电金属氮化物中的一种或几种构成的单层或多层结构。
优选地，底层是由TiN、TaN、Al、Ti 或Ta中的一种或多种构成的单层或多层结构，中间层是Al、Ag或Cu中的一种或多种的单层或多层结构 ，顶层是由TiN或TaN中的一种或两种构成的单层或多层结构。
优选地，所述顶层和中间层之间还设有过渡层，所述过渡层为Ti或Ta中的一种或两种构成的单层或多层结构。
优选地，底层是由TiN层、TaN层、Al层、Ti层 或Ta层中的一种构成的单层结构或由其两种以上任意组合构成的多层结构，中间层是Al层、Ag层或Cu层中的一种或多种的单层或多层结构，顶层是由TiN层或TaN层中的一种构成的单层结构或二者构成的多层结构。
优选地，所述顶层和中间层之间还设有过渡层，所述过渡层为Ti层或Ta层中的一种构成的单层结构或两种构成的多层结构。
优选地，所述导电层为多层复合结构，该多层复合结构为：底层：钛层，中间层：铝层，顶层：氮化钛层；底层：氮化钛层，中间层：铝层，顶层：氮化钛层；底层：钽层，中间层：铝层，顶层：氮化钽层；底层：氮化钽层，中间层：铝层，顶层：氮化钽；底层：氮化钛层和钛层构成的双层结构，中间层：铝层，过渡层：钛层，顶层：氮化钛层；或者，底层：氮化钽层和钽层构成的双层结构，中间层：铝层，过渡层：钽层，顶层：氮化钽层。
优选地，该阵列基板还包括平坦化层，其形成于薄膜晶体管区的源/漏极与焊盘区的端子焊盘上，对应覆盖该阵列基板的衬底，并形成有显露出薄膜晶体管区的源/漏极的通孔和显露出端子焊盘的通孔。
优选地，该阵列基板还包括像素电极，其形成于平坦化层上，位于薄膜晶体管区，像素电极通过形成于平坦化层的通孔与源/漏极耦合。
优选地，像素电极为三层结构，其从下至上依次形成的第一像素电极层、第二像素电极层和第三像素电极层。进一步优选地，所述第一像素电极层和第三像素电极层为透明导电材料，所述第二像素电极层为反射金属。更优选地，所述透明导电材料为ITO，所述反射金属为Ag或Al。
作为优选技术方案，薄膜晶体管区的栅电极与焊盘区的焊盘电极由同一导电层形成，所述端子焊盘与所述焊盘电极耦合。
作为较佳的优选技术方案，上述的阵列基板，包括：
衬底，包括薄膜晶体管区和焊盘区；
缓冲层，覆盖衬底；
有源层，形成于缓冲层上，位于薄膜晶体管区，其包括沟道区和位于沟道区两侧的源/漏区；
栅极绝缘层，形成于有源层上，对应覆盖整个衬底；
第一导电图案层，形成于栅极绝缘层上，包括薄膜晶体管区的栅电极和焊盘区的焊盘电极，其中栅电极对应位于有源层的沟道区上方；
层间绝缘层，形成于第一导电图案层上，覆盖薄膜晶体管区；
第二导电图案层，形成于层间绝缘层上，包括薄膜晶体管区的两个分隔开的源/漏极和焊盘区的端子焊盘，所述源/漏极通过形成于层间绝缘层和栅极绝缘层的源/漏接触孔与有源层的源/漏区耦合，所述端子焊盘与焊盘电极耦合；其中，第二导电图案层为多层复合层结构，其从下至上包括底层、中间层和顶层，底层是导电金属氮化物或金属中的一种或多种构成的单层或多层结构，中间层是由金属中的一种或多种构成的单层或多层结构，顶层是导电金属氮化物中的一种或几种构成的单层或多层结构；
平坦化层，形成于第二导电图案层上，其形成有显露出薄膜晶体管区的源/漏极的通孔和显露出端子焊盘的通孔；
像素电极，形成于平坦化层上，位于薄膜晶体管区，像素电极通过形成于平坦化层的通孔与任一源/漏极耦合。
作为另一优选技术方案，层间绝缘层形成于第一导电图案层上，覆盖薄膜晶体管区和焊盘区，层间绝缘层于焊盘区形成有显露出焊盘电极的通孔；第二导电图案层的端子焊盘通过形成于层间绝缘层的通孔与焊盘电极耦合。所述层间绝缘层于焊盘区形成的显露出焊盘电极的通孔为一个或多个。
本发明提供上述的阵列基板的制备方法，包括如下步骤：
1）衬底，包括薄膜晶体管区和焊盘区，在衬底上形成覆盖衬底缓冲层后，在缓冲成上形成位于薄膜晶体管区半导体层；
2）在半导体层上形成对应覆盖衬底的栅极绝缘层；
3）在栅极绝缘层上形成第一导电图案层，包括位于薄膜晶体管区的栅电极和位于焊盘区的焊盘电极；
4）以栅电极为遮挡对半导体层进行离子掺杂，形成有源层，其包括位于栅电极下方的沟道区和沟道区两侧的源/漏区；
5）在第一导电图案层上形成覆盖薄膜晶体管区的层间绝缘层；
6）对层间绝缘层和栅极绝缘层进行刻蚀，形成显露出源/漏区的源/漏接触孔；
7）层间绝缘层上形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极和焊盘区的端子焊盘，源/漏极通过源/漏接触孔与有源层的源/漏区耦合，端子焊盘与焊盘电极耦合；
8）在第二导电图案层上形成对应覆盖衬底的平坦化层，对平坦化层刻蚀，在薄膜晶体管区形成显露出任一源/漏极的通孔，在焊盘区形成显露出端子焊盘的通孔；
9）在薄膜晶体管区的平坦化层上形成像素电极，像素电极通过形成于平坦化层的通孔与任一源/漏极耦合。
作为优选技术方案，步骤3）在栅极绝缘层上形成覆盖栅极绝缘层的第一导电层，对第一导电层进行刻蚀形成第一导电图案层，包括位于薄膜晶体管区的栅电极和位于焊盘区的焊盘电极。
作为优选技术方案，步骤7）层间绝缘层上形成覆盖层间绝缘层的第二导电层，对第二导电层进行刻蚀形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极和焊盘区的端子焊盘，源/漏极通过源/漏接触孔与有源层的源/漏区耦合，端子焊盘与焊盘电极耦合。
本发明提供另一上述的阵列基板的制备方法，包括如下步骤：
1）衬底，包括薄膜晶体管区和焊盘区，在衬底上形成覆盖衬底缓冲层后，在缓冲成上形成位于薄膜晶体管区半导体层；
2）在半导体层上形成对应覆盖衬底的栅极绝缘层；
3）在栅极绝缘层上形成第一导电图案层，包括位于薄膜晶体管区的栅电极和位于焊盘区的焊盘电极；
4）以栅电极为遮挡对半导体层进行离子掺杂，形成有源层，其包括位于栅电极下方的沟道区和沟道区两侧的源/漏区；
5）在第一导电图案层上形成覆盖薄膜晶体管区和焊盘区的层间绝缘层，对层间绝缘层进行刻蚀，在焊盘区形成显露出焊盘电极的通孔；
6）对层间绝缘层和栅极绝缘层进行刻蚀，形成显露出源/漏区的源/漏接触孔；
7）层间绝缘层上形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极和焊盘区的端子焊盘，源/漏极通过源/漏接触孔与有源层的源/漏区耦合，端子焊盘形成于层间绝缘层的通孔与焊盘电极耦合；
8）在第二导电图案层上形成对应覆盖衬底的平坦化层，对平坦化层刻蚀，在薄膜晶体管区形成显露出任一源/漏极的通孔，在焊盘区形成显露出端子焊盘的通孔；
9）在薄膜晶体管区的平坦化层上形成像素电极，像素电极通过形成于平坦化层的通孔与任一源/漏极耦合。
作为优选技术方案，步骤3）在栅极绝缘层上形成覆盖栅极绝缘层的第一导电层，对第一导电层进行刻蚀形成第一导电图案层，包括位于薄膜晶体管区的栅电极和位于焊盘区的焊盘电极。
作为优选技术方案，步骤7）层间绝缘层上形成覆盖层间绝缘层的第二导电层，对第二导电层进行刻蚀形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极和焊盘区的端子焊盘，源/漏极通过源/漏接触孔与有源层的源/漏区耦合，端子焊盘通过形成于层间绝缘层的通孔与焊盘电极耦合。
本发明提供的技术方案能够达到以下效果：焊盘区的端子焊盘与薄膜晶体管区的源/漏极由同一导电层形成，该导电层为多层复合层结构，其底层为导电金属氮化物或金属构成的单层或多层结构，中间层为金属构成的单层或多层结构，顶层为导电金属氮化物构成的单层或多层结构。该结构中，中间层选择了导电性良好的金属层，顶层选择了对湿气不敏感且具有导电性的金属氮化物兼顾导电和稳定的特性，底层同样兼顾导电和稳定的特性。在不影响导电效果的前提下，该端子焊盘能够避免现有技术中的端子焊盘易短路或短路的问题。并且由于端子焊盘的边缘在平坦化层内，侧面不接触空气，避免了腐蚀问题。
总之，利用本发明，不增加光罩的同时解决了焊盘邦定端子区域金属腐蚀的问题，同时亦可提升该区域FOG（Film On Glass）及COG(Chip On Glass)邦定重工良率。
附图说明
图1是现有技术中有机发光显示器件的阵列基板的截面示意图。
图2是有机发光显示器件的结构示意图。
图3是本发明实施例1的有机发光显示器件的阵列基板的截面示意图。
图4是本发明实施例2的有机发光显示器件的阵列基板的截面示意图一。
图5是本发明实施例2的有机发光显示器件的阵列基板的截面示意图二。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
实施例1
如图2所示，有机发光显示器件OLED包括显示区A’和焊盘区B，显示区A’位于衬底100的预定区域上以显示图像。显示区A’具有单元像素阵列和在该单元像素阵列周围的驱动电路，其中该单元像素阵列具有按矩阵排列的单元像素，并且驱动电路驱动单元像素。每个单元像素包括至少一个薄膜晶体管和与其电连接的一像素电极。薄膜晶体管包括一有源层、栅电极和源/漏电极。该像素电极可具有导电层的至少一个多层结构，封装区域C包围显示区A，该封装区域C保护显示区A’中的单元像素免受外部湿气和氧气的影响。此外，在封装区域C处施加粘合衬底10和封装衬底的密封剂。
焊盘区B位于显示区A’和封装区域C的外侧，并且其是用于将施加电信号的外部模块连接至显示区A’的区域。在显示区A’和焊盘区B之间布置用于传输该电信号的各种布线。
做为一较佳实施方式，如图3所示，本实施例的有机发光显示器件的阵列基板，同样包括显示区和焊盘区，本实施例仅描述显示区的薄膜晶体管区A和焊盘图B的结构（显示区除薄膜晶体管区外还包括有电容器等结构图中未示出），包括：
衬底100，包括薄膜晶体管区A和焊盘区B，可为玻璃或者塑料衬底；
缓冲层110，缓冲层110形成于衬底100的整个表面上以保护随后形成的薄膜晶体管免受诸如碱性离子的杂质的影响，并且其可由氧化硅层或者氮化硅层形成，其中该杂质自衬底100中流出。
有源层200，形成于衬底100上，位于薄膜晶体管区A，其包括沟道区210和位于沟道区两侧的源/漏区220，有源层200可由非晶硅或多晶硅等半导体材料掺杂离子后形成；
栅极绝缘层300，形成于有源层200上，对应覆盖整个衬底100。栅极绝缘层可为SiNx,SiO2等绝缘材料构成的绝缘层；
第一导电图案层，形成于栅极绝缘层300上，包括薄膜晶体管区A的栅电极410和焊盘区B的焊盘电极420，其中栅电极310对应位于有源层200的沟道区210上方。焊盘电极420与连接焊盘区域B和显示区A’的至少一个布线(图中未示出)电连接，该布线可以是公共电源布线或者数据布线。栅电极410和焊盘电极420，可由钼，钼钨，铝，钕化铝等金属构成，优选由对湿气不敏感并且具有优良导电性的材料形成，更加优选地，它们可由钼合金形成，最优选地，钼合金是钼钨合金；
层间绝缘层500，形成于第一导电图案层上，覆盖薄膜晶体管区A。层间绝缘层500可为SiNx，SiO2等绝缘材料构成的绝缘层；
第二导电图案层，形成于层间绝缘层500上，包括薄膜晶体管区A的两个分隔开的源/漏极610和焊盘区的端子焊盘620，源/漏极610通过形成于层间绝缘层500和栅极绝缘层300的源/漏接触孔与有源层200的源/漏区220耦合，所述端子焊盘620与焊盘电极420耦合；为避免端子焊盘被腐蚀，源/漏极610和端子焊盘620选择对湿气不敏感且具有优良导电性的材料，优选为多层复合层结构，其从下至上包括底层（源/漏极底层611、焊盘电极底层621）、中间层（源/漏极中间层612、焊盘电极底层622）和顶层（源/漏极顶层613、焊盘电极底层623）。底层是导电金属氮化物或金属中的一种或多种构成的单层或多层结构（包括单一材料层构成的单层结构、复合材料层构成的单层结构或单一材料层和/或复合材料层中的两种以上构成的多层结构），中间层是由金属中的一种或多种构成的单层或多层结构（包括单一材料层构成的单层结构、复合材料层构成的单层结构或单一材料层和/或复合材料层中的两种以上构成的多层结构），顶层是导电金属氮化物中的一种或几种构成的单层或多层结构（包括单一材料层构成的单层结构、复合材料层构成的单层结构或单一材料层和/或复合材料层中的两种以上构成的多层结构）。以此，构成一种顶层兼顾导电和稳定的特性，中间层导电特性好，底层也是兼顾导电和稳定的特性的多层复合层结构，其中，根据实际工艺，底层和顶层之间还可设有过渡层（图中未示出），过渡层也是兼顾导电和稳定的特性。优选地，底层是由TiN、TaN、Al、Ti 或Ta中的一种或多种构成的单层或多层结构（例如：单层结构可为：TiN层，TaN层，Al层，Ti 层，Ta层，或者TiN、TaN、Al、Ti 或Ta中的两种以上构成的复合材料层；多层结构可为：单层结构中所列的各层中选择两种以上形成多层结构）；中间层是Al、Ag或Cu中的一种或多种构成的单层或多层结构（例如，单层结构可为：Al层、Ag层或Cu层，Al、Ag或Cu中两种以上构成的复合材料层；多层结构可为单层结构中所列的各层中选择两种以上形成多层结构）；顶层是由TiN或TaN中的一种或两种构成的单层或多层结构（例如：单层结构可为：TiN层、TaN层或TiN和TaN的构成的复合材料层；多层结构可为：TiN层、TaN层或TiN和TaN的构成的复合材料层中任意选择两种以上构成多层结构）；当中间层和顶层之间存在过渡层时，过渡层为Ti和Ta中的一种或两种构成的单层或多层结构（例如，单层结构可为：Ti层、Ta层，Ti和Ta构成的复合材料层；多层结构可为单层结构中所列的各层中选择两种以上形成多层结构，如：Ti层/Ta层复合层，Ti层/Ta层/ Ti层复合层等等）。更优选地，底层是由TiN层、TaN层、Al层、Ti层 或Ta层中的一种构成的单层结构或由其两种以上任意组合构成的多层结构；中间层是Al层、Ag层或Cu层中的一种或多种的单层或多层结构；顶层是由TiN层或TaN层中的一种构成的单层结构或二者构成的多层结构（如：TiN层/TaN层复合层，TiN层/TaN层/ TiN层复合层等等）；过渡层是由Ti层或Ta层中的一种或两种构成的单层或多层结构。
源/漏极610和端子焊盘620，仅由底层、中间层和顶层构成时，各层举例如下：底层：钛层，中间层：铝层，顶层：氮化钛层（Ti/Al/TiN）；底层：氮化钛层，中间层：铝层，顶层：氮化钛层（TiN/Al/ TiN）；底层：钽，中间层：铝，顶层：氮化钽层（Ta/Al/ TaN）；底层：氮化钽，中间层：铝，顶层：氮化钽（TaN/Al/ TaN）等。优选为Ti/Al/ TiN的结构。当中间层和顶层之间存在过渡层时，各层举例如下：底层：氮化钛层和钛层复合层，中间层：铝层，过渡层：钛层，顶层为氮化钛层（即TiN/Ti/Al/Ti/TiN）；或者，底层：氮化钽层和钽层复合层，中间层：铝层，过渡层：钽层，顶层：氮化钽层（TaN/Ta/Al/Ta/TaN）；
平坦化层700，形成于第二导电图案层上，其形成有显露出薄膜晶体管区A的源/漏极的通孔7001和显露出端子焊盘的通孔7002。平坦化层700可以是有机或无机材料或有机材料和无机材料的组合，有机材料可以是聚酰亚胺，丙烯酸树脂酚树脂中的至少一种，无机材料可以是SiNx，SiOx或它们的组合形成；
像素电极800，形成于平坦化层700上，位于薄膜晶体管区A，像素电极通过形成于平坦化层的通孔7001与任一源/漏极610耦合。像素电极为三层结构，包括从下至上依次形成的第一像素电极层810、第二像素电极层820和第三像素电极层830，第一像素电极层810通过通孔7001与任一源/漏极610耦合。第二像素电极层820可由导电反射层形成，而第一像素电极层810和第三像素电极层由导电透明层830形成。优选地，导电反射层由从包括具有至少60%的反射率的铝(Al).铝合金、银(Ag)、银合金、以及它们的合金的组中选出的任一种形成。导电透明层优选由ITO或氧化锢锌(IZO)形成，其具有允许空穴被容易地注入到随后形成的有机发射层内的功函数。
与现有技术不同，在本实施例中，焊盘区域B由于采用了性能稳定的多层源漏极金属作为端子焊盘（包括底层、中间层和顶层，在中间层和顶层之间还可包括过渡层），避免了传统的采用阳极作为端子焊盘带来的腐蚀问题，最终导致焊盘可靠性的下降。从而，不增加光罩的同时解决了焊盘邦定端子区域金属腐蚀的问题，同时亦可提升该区域FOG（Film On Glass）及COG(Chip On Glass)邦定重工良率。
上述的阵列基板的制备方法，其特征在于，包括如下步骤：
1）衬底100，包括薄膜晶体管区A和焊盘区B，在衬底100上形成覆盖衬底100的缓冲层110后，在缓冲层110上形成位于薄膜晶体管区A半导体层（可为非晶硅或多晶硅材料构成）。具体地，可采用在缓冲层110上覆盖缓冲层110的半导体层，对半导体层进行刻蚀，形成位于薄膜晶体管区的半导体层，其余部分除去；
2）在半导体层上形成对应覆盖衬底100的栅极绝缘层300；
3）在栅极绝缘层300上构图并形成第一导电图案层，包括位于薄膜晶体管区A的栅电极410和位于焊盘区B的焊盘电极420。具体地，可采用溅镀等方式直接形成，也可采用在栅极绝缘层300上沉积形成覆盖栅极绝缘层300的第一导电层，对第一导电层进行刻蚀，形成第一导电图案层；
4）以栅电极410为遮挡对半导体层进行离子掺杂（如:B+等），形成有源层200，其包括位于栅电极下方的沟道区210和沟道区两侧的源/漏区220；
5）在第一导电图案层上形成覆盖薄膜晶体管区A的层间绝缘层500。具体地，可采用在第一导电图案层上形成对应覆盖衬底100的层间绝缘层500，刻蚀除去层间绝缘层500位于焊盘区B的部分；
6）对层间绝缘层500和栅极绝缘层300进行刻蚀，形成显露出源/漏区的源/漏接触孔；
7）层间绝缘层500上构图形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极610和焊盘区的端子焊盘620，源/漏极610通过源/漏接触孔于有源层200的源/漏区220耦合，端子焊盘620与焊盘电极420耦合。具体地，可采用在层间绝缘层500上形成对应覆盖衬底100的第二导电层，对第二导电层进行刻蚀，形成第二导电图案层；
8）在第二导电图案层上形成对应覆盖衬底的平坦化层700，对平坦化层700刻蚀，在薄膜晶体管区A形成显露出任一源/漏极610的通孔，在焊盘区B形成显露出端子焊盘620的通孔。具体地，可采用溅镀等方式直接形成，也可采用在第二导电图案层上形成对应覆盖衬底100的平坦化层700，在平坦化层700上形成光致杭性剂图案（图中未示出），该光致杭性剂图案显露出薄膜晶体管区A和焊盘区B的预定区域，以光致杭性剂图案作为掩膜对平坦化层700进行刻蚀，在薄膜晶体管区A形成显露出任一源/漏极610的通孔7001，在焊盘区形成显露出端子焊盘620的通孔7002；
9）在薄膜晶体管区A的平坦化层700上形成像素电极800，像素电极800通过通孔7001与任一源/漏极610耦合。具体地，可采用溅射或真空沉积，利用高精度掩膜，将像素电极的第一像素电极层810沉积于薄膜晶体管区A的平坦化层700上，第一像素电极层810通过通孔7001与任一源/漏极610耦合，利用相同的方式将第二像素电极层820和第三像素电极层830沉积于第一像素电极层810上，以此形成像素电极。还可采用在平坦化层700上形成对应覆盖衬底100的像素电极层（包括依次形成的第一像素电极层810、第二像素电极层820和第三像素电极层830），将像素电极层800位于焊盘区B的部分刻蚀除去，在薄膜晶体管区A形成像素电极800。
实施例2
如图4和5所示，本实施例的阵列基板与实施例1基本相同，区别在于：层间绝缘层500形成于第一导电图案层上，覆盖薄膜晶体管区A和焊盘区B，层间绝缘层500于焊盘区B形成有显露出焊盘电极420的通孔；第二导电图案层的端子焊盘620通过形成于层间绝缘层500的通孔5001与焊盘电极420耦合。该通孔5001可为一个（如图4所示），也可为多个（如图5所示）。
上述的阵列基板的制备方法，包括如下步骤：
1）衬底100，包括薄膜晶体管区A和焊盘区B，在衬底100上形成覆盖衬底100的缓冲层110后，在缓冲层110上形成位于薄膜晶体管区A半导体层（可为非晶硅或多晶硅材料构成）。具体地，可采用在缓冲层110上覆盖缓冲层110的半导体层，对半导体层进行刻蚀，形成位于薄膜晶体管区的半导体层，其余部分除去；
2）在半导体层上形成对应覆盖衬底100的栅极绝缘层300；
3）在栅极绝缘层300上构图并形成第一导电图案层，包括位于薄膜晶体管区A的栅电极410和位于焊盘区B的焊盘电极420。具体地，可采用溅镀等方式直接形成，也可采用在栅极绝缘层300上沉积形成覆盖栅极绝缘层300的第一导电层，对第一导电层进行刻蚀，形成第一导电图案层；
4）以栅电极410为遮挡对半导体层进行离子掺杂（如:B+等），形成有源层200，其包括位于栅电极下方的沟道区210和沟道区两侧的源/漏区220；
5）在第一导电图案层上形成覆盖薄膜晶体管区A和焊盘区B的层间绝缘层500，对层间绝缘层500进行刻蚀使其在焊盘区B形成一个或多个显露出焊盘电极420的通孔5001；
6）对层间绝缘层500和栅极绝缘层300进行刻蚀，形成显露出源/漏区的源/漏接触孔；
7）层间绝缘层500上构图形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极610和焊盘区的端子焊盘620，源/漏极610通过源/漏接触孔于有源层200的源/漏区220耦合，端子焊盘620通过通孔5001与焊盘电极420耦合。具体地，可采用在层间绝缘层500上形成对应覆盖衬底100的第二导电层，对第二导电层进行刻蚀，形成第二导电图案层；
8）在第二导电图案层上形成对应覆盖衬底的平坦化层700，对平坦化层700刻蚀，在薄膜晶体管区A形成显露出任一源/漏极610的通孔，在焊盘区B形成显露出端子焊盘620的通孔。具体地，可采用溅镀等方式直接形成，也可采用在第二导电图案层上形成对应覆盖衬底100的平坦化层700，在平坦化层700上形成光致杭性剂图案（图中未示出），该光致杭性剂图案显露出薄膜晶体管区A和焊盘区B的预定区域，以光致杭性剂图案作为掩膜对平坦化层700进行刻蚀，在薄膜晶体管区A形成显露出任一源/漏极610的通孔7001，在焊盘区形成显露出端子焊盘620的通孔7002；
9）在薄膜晶体管区A的平坦化层700上形成像素电极800，像素电极800通过通孔7001与任一源/漏极610耦合。具体地，可采用溅射或真空沉积，利用高精度掩膜，将像素电极的第一像素电极层810沉积于薄膜晶体管区A的平坦化层700上，第一像素电极层810通过通孔7001与任一源/漏极610耦合，利用相同的方式将第二像素电极层820和第三像素电极层830沉积于第一像素电极层810上，以此形成像素电极。还可采用在平坦化层700上形成对应覆盖衬底100的像素电极层（包括依次形成的第一像素电极层810、第二像素电极层820和第三像素电极层830），将像素电极层800位于焊盘区B的部分刻蚀除去，在薄膜晶体管区形成像素电极800。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (21)
1.一种有机发光显示器件的阵列基板，包括薄膜晶体管区和焊盘区，其特征在于，薄膜晶体管区的源/漏极与焊盘区的端子焊盘由同一导电层形成，该导电层为多层复合层结构，其从下至上包括底层、中间层和顶层，底层是导电金属氮化物或金属中的一种或多种构成的单层或多层结构，中间层是由金属中的一种或多种构成的单层或多层结构，顶层是导电金属氮化物中的一种或几种构成的单层或多层结构。
2.根据权利要求1所述的阵列基板，其特征在于，底层是由TiN、TaN、Al、Ti 或Ta中的一种或多种构成的单层或多层结构，中间层是Al、Ag或Cu中的一种或多种的单层或多层结构 ，顶层是由TiN或TaN中的一种或两种构成的单层或多层结构。
3.根据权利要求2所述的阵列基板，其特征在于，所述顶层和中间层之间还设有过渡层，所述过渡层为Ti或Ta中的一种或两种构成的单层或多层结构。
4.根据权利要求1所述的阵列基板，其特征在于，底层是由TiN层、TaN层、Al层、Ti层 或Ta层中的一种构成的单层结构或由其两种以上任意组合构成的多层结构，中间层是Al层、Ag层或Cu层中的一种或多种的单层或多层结构，顶层是由TiN层或TaN层中的一种构成的单层结构或二者构成的多层结构。
5.根据权利要求4所述的阵列基板，其特征在于，所述顶层和中间层之间还设有过渡层，所述过渡层为Ti层或Ta层中的一种构成的单层结构或两种构成的多层结构。
6.根据权利要求4所述的阵列基板，其特征在于，所述导电层为多层复合结构，该多层复合结构为：底层：钛层，中间层：铝层，顶层：氮化钛层；底层：氮化钛层，中间层：铝层，顶层：氮化钛层；底层：钽层，中间层：铝层，顶层：氮化钽层；底层：氮化钽层，中间层：铝层，顶层：氮化钽；底层：氮化钛层和钛层构成的双层结构，中间层：铝层，过渡层：钛层，顶层：氮化钛层；或者，底层：氮化钽层和钽层构成的双层结构，中间层：铝层，过渡层：钽层，顶层：氮化钽层。
7.根据权利要求1~6任一项所述的阵列基板，其特征在于，该阵列基板还包括平坦化层，其形成于薄膜晶体管区的源/漏极与焊盘区的端子焊盘上，对应覆盖该阵列基板的衬底，并形成有显露出薄膜晶体管区的源/漏极的通孔和显露出端子焊盘的通孔。
8.根据权利要求7所述的阵列基板，其特征在于，该阵列基板还包括像素电极，其形成于平坦化层上，位于薄膜晶体管区，像素电极通过形成于平坦化层的通孔与源/漏极耦合。
9.根据权利要求7所述的阵列基板，其特征在于，像素电极为三层结构，其从下至上依次形成的第一像素电极层、第二像素电极层和第三像素电极层。
10.根据权利要求9所述的阵列基板，其特征在于，所述第一像素电极层和第三像素电极层为透明导电材料，所述第二像素电极层为反射金属。
11.根据权利要求10所述的阵列基板，其特征在于，所述透明导电材料为ITO，所述反射金属为Ag或Al。
12.根据权利要求1~6任一项所述的阵列基板，其特征在于，薄膜晶体管区的栅电极与焊盘区的焊盘电极由同一导电层形成，所述端子焊盘与所述焊盘电极耦合。
13.根据权利要求8~11任一项所述的阵列基板，其特征在于，包括：
衬底，包括薄膜晶体管区和焊盘区；
缓冲层，覆盖衬底；
有源层，形成于缓冲层上，位于薄膜晶体管区，其包括沟道区和位于沟道区两侧的源/漏区；
栅极绝缘层，形成于有源层上，对应覆盖整个衬底；
第一导电图案层，形成于栅极绝缘层上，包括薄膜晶体管区的栅电极和焊盘区的焊盘电极，其中栅电极对应位于有源层的沟道区上方；
层间绝缘层，形成于第一导电图案层上，覆盖薄膜晶体管区；
第二导电图案层，形成于层间绝缘层上，包括薄膜晶体管区的两个分隔开的源/漏极和焊盘区的端子焊盘，所述源/漏极通过形成于层间绝缘层和栅极绝缘层的源/漏接触孔与有源层的源/漏区耦合，所述端子焊盘与焊盘电极耦合；其中，第二导电图案层为多层复合层结构，其从下至上包括底层、中间层和顶层，底层是导电金属氮化物或金属中的一种或多种构成的单层或多层结构，中间层是由金属中的一种或多种构成的单层或多层结构，顶层是导电金属氮化物中的一种或几种构成的单层或多层结构；
平坦化层，形成于第二导电图案层上，其形成有显露出薄膜晶体管区的源/漏极的通孔和显露出端子焊盘的通孔；
像素电极，形成于平坦化层上，位于薄膜晶体管区，像素电极通过形成于平坦化层的通孔与任一源/漏极耦合。
14.根据权利要求13所述的阵列基板，其特征在于，层间绝缘层形成于第一导电图案层上，覆盖薄膜晶体管区和焊盘区，层间绝缘层于焊盘区形成有显露出焊盘电极的通孔；第二导电图案层的端子焊盘通过形成于层间绝缘层的通孔与焊盘电极耦合。
15.根据权利要求14所述的阵列基板，其特征在于，所述层间绝缘层于焊盘区形成的显露出焊盘电极的通孔为一个或多个。
16.权利要求13所述的阵列基板的制备方法，其特征在于，包括如下步骤：
1）衬底，包括薄膜晶体管区和焊盘区，在衬底上形成覆盖衬底缓冲层后，在缓冲成上形成位于薄膜晶体管区半导体层；
2）在半导体层上形成对应覆盖衬底的栅极绝缘层；
3）在栅极绝缘层上形成第一导电图案层，包括位于薄膜晶体管区的栅电极和位于焊盘区的焊盘电极；
4）以栅电极为遮挡对半导体层进行离子掺杂，形成有源层，其包括位于栅电极下方的沟道区和沟道区两侧的源/漏区；
5）在第一导电图案层上形成覆盖薄膜晶体管区的层间绝缘层；
6）对层间绝缘层和栅极绝缘层进行刻蚀，形成显露出源/漏区的源/漏接触孔；
7）层间绝缘层上形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极和焊盘区的端子焊盘，源/漏极通过源/漏接触孔与有源层的源/漏区耦合，端子焊盘与焊盘电极耦合；
8）在第二导电图案层上形成对应覆盖衬底的平坦化层，对平坦化层刻蚀，在薄膜晶体管区形成显露出任一源/漏极的通孔，在焊盘区形成显露出端子焊盘的通孔；
9）在薄膜晶体管区的平坦化层上形成像素电极，像素电极通过形成于平坦化层的通孔与任一源/漏极耦合。
17.根据权利要求16所述的制备方法，其特征在于，步骤3）在栅极绝缘层上形成覆盖栅极绝缘层的第一导电层，对第一导电层进行刻蚀形成第一导电图案层，包括位于薄膜晶体管区的栅电极和位于焊盘区的焊盘电极。
18.根据权利要求16所述的方法，其特征在于，步骤7）层间绝缘层上形成覆盖层间绝缘层的第二导电层，对第二导电层进行刻蚀形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极和焊盘区的端子焊盘，源/漏极通过源/漏接触孔与有源层的源/漏区耦合，端子焊盘与焊盘电极耦合。
19.权利要求14或15所述的阵列基板的制备方法，其特征在于，包括如下步骤：
1）衬底，包括薄膜晶体管区和焊盘区，在衬底上形成覆盖衬底缓冲层后，在缓冲成上形成位于薄膜晶体管区半导体层；
2）在半导体层上形成对应覆盖衬底的栅极绝缘层；
3）在栅极绝缘层上形成第一导电图案层，包括位于薄膜晶体管区的栅电极和位于焊盘区的焊盘电极；
4）以栅电极为遮挡对半导体层进行离子掺杂，形成有源层，其包括位于栅电极下方的沟道区和沟道区两侧的源/漏区；
5）在第一导电图案层上形成覆盖薄膜晶体管区和焊盘区的层间绝缘层，对层间绝缘层进行刻蚀，在焊盘区形成显露出焊盘电极的通孔；
6）对层间绝缘层和栅极绝缘层进行刻蚀，形成显露出源/漏区的源/漏接触孔；
7）层间绝缘层上形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极和焊盘区的端子焊盘，源/漏极通过源/漏接触孔与有源层的源/漏区耦合，端子焊盘形成于层间绝缘层的通孔与焊盘电极耦合；
8）在第二导电图案层上形成对应覆盖衬底的平坦化层，对平坦化层刻蚀，在薄膜晶体管区形成显露出任一源/漏极的通孔，在焊盘区形成显露出端子焊盘的通孔；
9）在薄膜晶体管区的平坦化层上形成像素电极，像素电极通过形成于平坦化层的通孔与任一源/漏极耦合。
20.根据权利要求19所述的制备方法，其特征在于，步骤3）在栅极绝缘层上形成覆盖栅极绝缘层的第一导电层，对第一导电层进行刻蚀形成第一导电图案层，包括位于薄膜晶体管区的栅电极和位于焊盘区的焊盘电极。
21.根据权利要求19所述的制备方法，其特征在于，步骤7）层间绝缘层上形成覆盖层间绝缘层的第二导电层，对第二导电层进行刻蚀形成第二导电图案层，其包括薄膜晶体管区A的两个分隔开的源/漏极和焊盘区的端子焊盘，源/漏极通过源/漏接触孔与有源层的源/漏区耦合，端子焊盘通过形成于层间绝缘层的通孔与焊盘电极耦合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310715251.3A CN104733471A (zh) | 2013-12-23 | 2013-12-23 | 一种有机发光显示器件的阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310715251.3A CN104733471A (zh) | 2013-12-23 | 2013-12-23 | 一种有机发光显示器件的阵列基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104733471A true CN104733471A (zh) | 2015-06-24 |
Family
ID=53457201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310715251.3A Pending CN104733471A (zh) | 2013-12-23 | 2013-12-23 | 一种有机发光显示器件的阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104733471A (zh) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531763A (zh) * | 2015-09-11 | 2017-03-22 | 三星显示有限公司 | 显示装置 |
| CN107293569A (zh) * | 2016-04-12 | 2017-10-24 | 三星显示有限公司 | 有机发光显示装置及其制造方法 |
| CN107329336A (zh) * | 2017-07-11 | 2017-11-07 | 厦门天马微电子有限公司 | 一种显示基板、显示面板及显示装置 |
| CN107452774A (zh) * | 2016-05-30 | 2017-12-08 | 乐金显示有限公司 | 显示装置及其制造方法 |
| CN107678196A (zh) * | 2017-10-10 | 2018-02-09 | 京东方科技集团股份有限公司 | 连接器及显示屏 |
| CN108172629A (zh) * | 2017-12-22 | 2018-06-15 | 信利（惠州）智能显示有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| CN108389868A (zh) * | 2018-02-26 | 2018-08-10 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| CN109920819A (zh) * | 2017-12-12 | 2019-06-21 | 三星显示有限公司 | 显示设备 |
| CN109979882A (zh) * | 2019-02-26 | 2019-07-05 | 南京中电熊猫液晶显示科技有限公司 | 一种内嵌式触控面板阵列基板及其制造方法 |
| CN111092166A (zh) * | 2018-10-23 | 2020-05-01 | 三星显示有限公司 | 显示设备及其制造方法 |
| CN111129104A (zh) * | 2020-01-16 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及显示面板制程方法 |
| CN111653592A (zh) * | 2020-06-11 | 2020-09-11 | Oppo广东移动通信有限公司 | 阵列基板及其制作方法、显示面板以及电子设备 |
| CN111682050A (zh) * | 2020-06-22 | 2020-09-18 | 武汉华星光电半导体显示技术有限公司 | 触控显示装置及其制造方法 |
| CN111933671A (zh) * | 2020-08-17 | 2020-11-13 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板 |
| CN113066796A (zh) * | 2021-03-02 | 2021-07-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板、显示面板的制备方法及显示装置 |
| CN113192982A (zh) * | 2021-04-14 | 2021-07-30 | 深圳市华星光电半导体显示技术有限公司 | 有机发光显示器件的阵列基板及其制备方法 |
| WO2021184235A1 (zh) * | 2020-03-18 | 2021-09-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示面板 |
| CN114203786A (zh) * | 2021-12-10 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1434668A (zh) * | 2002-01-24 | 2003-08-06 | 株式会社半导体能源研究所 | 发光器件及其制造方法 |
| CN1622715A (zh) * | 2003-11-24 | 2005-06-01 | 三星Sdi株式会社 | 有机发光显示器及其制造方法 |
| CN101826521A (zh) * | 2009-03-05 | 2010-09-08 | 株式会社半导体能源研究所 | 半导体装置 |
| CN103137093A (zh) * | 2006-09-15 | 2013-06-05 | 株式会社半导体能源研究所 | 显示设备及其驱动方法 |
-
2013
- 2013-12-23 CN CN201310715251.3A patent/CN104733471A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1434668A (zh) * | 2002-01-24 | 2003-08-06 | 株式会社半导体能源研究所 | 发光器件及其制造方法 |
| CN1622715A (zh) * | 2003-11-24 | 2005-06-01 | 三星Sdi株式会社 | 有机发光显示器及其制造方法 |
| CN103137093A (zh) * | 2006-09-15 | 2013-06-05 | 株式会社半导体能源研究所 | 显示设备及其驱动方法 |
| CN101826521A (zh) * | 2009-03-05 | 2010-09-08 | 株式会社半导体能源研究所 | 半导体装置 |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531763B (zh) * | 2015-09-11 | 2022-03-04 | 三星显示有限公司 | 显示装置 |
| CN106531763A (zh) * | 2015-09-11 | 2017-03-22 | 三星显示有限公司 | 显示装置 |
| CN107293569A (zh) * | 2016-04-12 | 2017-10-24 | 三星显示有限公司 | 有机发光显示装置及其制造方法 |
| CN107293569B (zh) * | 2016-04-12 | 2023-08-01 | 三星显示有限公司 | 有机发光显示装置及其制造方法 |
| CN107452774A (zh) * | 2016-05-30 | 2017-12-08 | 乐金显示有限公司 | 显示装置及其制造方法 |
| CN107452774B (zh) * | 2016-05-30 | 2020-11-24 | 乐金显示有限公司 | 显示装置及其制造方法 |
| CN107329336B (zh) * | 2017-07-11 | 2020-09-25 | 厦门天马微电子有限公司 | 一种显示基板、显示面板及显示装置 |
| CN107329336A (zh) * | 2017-07-11 | 2017-11-07 | 厦门天马微电子有限公司 | 一种显示基板、显示面板及显示装置 |
| CN107678196A (zh) * | 2017-10-10 | 2018-02-09 | 京东方科技集团股份有限公司 | 连接器及显示屏 |
| CN107678196B (zh) * | 2017-10-10 | 2021-04-27 | 京东方科技集团股份有限公司 | 连接器及显示屏 |
| US10591789B2 (en) | 2017-10-10 | 2020-03-17 | Boe Technology Group Co., Ltd | Connector, display screen and method for manufacturing the display screen |
| CN109920819A (zh) * | 2017-12-12 | 2019-06-21 | 三星显示有限公司 | 显示设备 |
| CN108172629A (zh) * | 2017-12-22 | 2018-06-15 | 信利（惠州）智能显示有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| CN108389868A (zh) * | 2018-02-26 | 2018-08-10 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| CN111092166A (zh) * | 2018-10-23 | 2020-05-01 | 三星显示有限公司 | 显示设备及其制造方法 |
| CN109979882B (zh) * | 2019-02-26 | 2020-12-11 | 南京中电熊猫液晶显示科技有限公司 | 一种内嵌式触控面板阵列基板及其制造方法 |
| CN109979882A (zh) * | 2019-02-26 | 2019-07-05 | 南京中电熊猫液晶显示科技有限公司 | 一种内嵌式触控面板阵列基板及其制造方法 |
| CN111129104A (zh) * | 2020-01-16 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及显示面板制程方法 |
| CN111129104B (zh) * | 2020-01-16 | 2023-04-07 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及显示面板制程方法 |
| US11758786B2 (en) | 2020-03-18 | 2023-09-12 | Boe Technology Group Co., Ltd. | Array substrate, fabricating method therefor and display panel |
| WO2021184235A1 (zh) * | 2020-03-18 | 2021-09-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示面板 |
| CN111653592A (zh) * | 2020-06-11 | 2020-09-11 | Oppo广东移动通信有限公司 | 阵列基板及其制作方法、显示面板以及电子设备 |
| CN111682050B (zh) * | 2020-06-22 | 2022-04-01 | 武汉华星光电半导体显示技术有限公司 | 触控显示装置及其制造方法 |
| CN111682050A (zh) * | 2020-06-22 | 2020-09-18 | 武汉华星光电半导体显示技术有限公司 | 触控显示装置及其制造方法 |
| CN111933671B (zh) * | 2020-08-17 | 2022-07-26 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板 |
| CN111933671A (zh) * | 2020-08-17 | 2020-11-13 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板 |
| CN113066796A (zh) * | 2021-03-02 | 2021-07-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板、显示面板的制备方法及显示装置 |
| CN113192982A (zh) * | 2021-04-14 | 2021-07-30 | 深圳市华星光电半导体显示技术有限公司 | 有机发光显示器件的阵列基板及其制备方法 |
| CN114203786A (zh) * | 2021-12-10 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733471A (zh) | 一种有机发光显示器件的阵列基板及其制备方法 | |
| KR100579184B1 (ko) | 유기전계발광표시장치 | |
| JP4864546B2 (ja) | 有機ｅｌ表示装置およびその製造方法 | |
| KR101309863B1 (ko) | 발광 표시 장치 및 그 제조 방법 | |
| US8008857B2 (en) | Organic light emitting display with reflective electrode | |
| CN102931210B (zh) | 显示装置及其制造方法 | |
| TWI412294B (zh) | 有機發光裝置及其製造方法 | |
| US9391212B2 (en) | Thin film transistor array panel and organic light emitting diode display including the same | |
| CN104716156A (zh) | 一种有机发光显示装置及其制备方法 | |
| KR20120072173A (ko) | 유기전계 발광소자용 기판 | |
| KR101209057B1 (ko) | 표시 장치 및 그의 제조 방법 | |
| US8860035B2 (en) | Organic light emitting diode display and manufacturing method thereof | |
| CN1979840A (zh) | 平板显示器及其制造方法 | |
| KR20120080913A (ko) | 유기 발광 표시 장치 | |
| KR20120061511A (ko) | 반사 전극을 구비한 유기전계발광 표시장치 및 그 제조 방법 | |
| KR20100050244A (ko) | 유기 발광 표시 장치 | |
| KR20090001374A (ko) | 유기전계발광소자 | |
| KR102194667B1 (ko) | 유기 발광 표시 장치와 이의 제조 방법 | |
| KR20200024382A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20080104875A (ko) | 유기전계발광표시장치 | |
| KR20080054597A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20080082233A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| CN111739910B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN112309968A (zh) | 显示面板制作方法及显示面板 | |
| US20210305348A1 (en) | Display panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150624 |
|
| RJ01 | Rejection of invention patent application after publication |