JP2019066517A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2019066517A
JP2019066517A JP2017188473A JP2017188473A JP2019066517A JP 2019066517 A JP2019066517 A JP 2019066517A JP 2017188473 A JP2017188473 A JP 2017188473A JP 2017188473 A JP2017188473 A JP 2017188473A JP 2019066517 A JP2019066517 A JP 2019066517A
Authority
JP
Japan
Prior art keywords
insulating layer
transistor
layer
display device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017188473A
Other languages
English (en)
Inventor
哲仙 神谷
Tetsusen Kamiya
哲仙 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017188473A priority Critical patent/JP2019066517A/ja
Priority to PCT/JP2018/023622 priority patent/WO2019064744A1/ja
Publication of JP2019066517A publication Critical patent/JP2019066517A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】異なる半導体層を有する複数種のトランジスタを備えた表示装置を提供する。【解決手段】表示装置は、表示領域を有する基板と、基板の表示領域に配列された複数の画素と、を備え、複数の画素の各々は、発光素子、第1トランジスタ、第2トランジスタ、第1絶縁層、及び第2絶縁層を含み、第1トランジスタは、シリコン層を有し、第2トランジスタは、第1絶縁層よりも上層に配置された酸化物半導体層を有し、第1絶縁層は、酸化シリコン層を含み、第1絶縁層は、シリコン層と、酸化物半導体層との間に、複数の画素に共通して表示領域に亘って配置され、第2絶縁層は、ダイヤモンドライクカーボンを含み、第2絶縁層は、第2トランジスタのチャネル領域と、第1絶縁層との間に配置される。【選択図】図5

Description

本発明は、表示装置に関する。特に、シリコン系半導体及び酸化物半導体を用いた表示装置に関する。
低温多結晶シリコン(LTPS:Low Temperture Poly−Silicon)は、オン状態での高い駆動能力や、高いキャリア移動度を有することから、液晶表示装置や有機EL表示装置に広く用いられている。低温多結晶シリコンは、非晶質シリコンにレーザを照射することによって形成される。
しかしながら、非晶質シリコンにレーザを照射する際のムラにより、結晶粒径にムラが生じてしまう。このような結晶粒径のムラに起因するトランジスタ特性のばらつきは、有機EL表示装置の輝度ムラの原因となってしまう。
そこで、トランジスタ特性のばらつきが小さいトランジスタとして、酸化物半導体層を用いたトランジスタが注目されている。例えば、特許文献1には、酸化物半導体層を用いたトランジスタを備えた表示装置が開示されている。
特開2015−056566号公報
しかしながら、酸化物半導体層を用いたトランジスタでは、オン状態での駆動能力や、キャリア移動度は、多結晶シリコン層には及ばない。
そこで本発明は、異なる半導体層を有する複数種のトランジスタを備えた表示装置を提供することを目的の一つとする。
本発明の一実施形態に係る表示装置は、表示領域を有する基板と、基板の表示領域に配列された複数の画素と、を備え、複数の画素の各々は、発光素子、第1トランジスタ、第2トランジスタ、第1絶縁層、及び第2絶縁層を含み、第1トランジスタは、シリコン層を有し、第2トランジスタは、第1絶縁層よりも上層に配置された酸化物半導体層を有し、第1絶縁層は、酸化シリコン層を含み、第1絶縁層は、シリコン層と、酸化物半導体層との間に、複数の画素に共通して表示領域に亘って配置され、第2絶縁層は、ダイヤモンドライクカーボンを含み、第2絶縁層は、第2トランジスタのチャネル領域と、第1絶縁層との間に配置される。
本発明の一実施形態に係る表示装置の概略図である。 本発明の一実施形態に係る表示装置の画素が有する画素回路の回路構成を説明する回路図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する平面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する拡大平面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する拡大平面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する拡大平面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する拡大平面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する断面図である。
以下、図面を参照して、本発明のいくつかの実施形態による表示装置について詳細に説明する。なお、本発明の表示装置は以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。全ての実施形態においては、同じ構成要素には同一符号を付して説明する。また、図面の寸法比率は、説明の都合上、実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
<第1実施形態>
本実施形態に係る表示装置100について、図1乃至図4を参照して説明する。
[表示領域]
図1は、本実施形態に係る表示装置100の表示領域103を示した概略図であり、表示領域103を平面視した場合における概略図を示している。本明細書等では、表示装置100を画面(表示領域103)に垂直な方向から見た様子を「平面視」と呼ぶ。
図1に示すように、表示装置100は、絶縁表面上に形成された表示領域103と、走査線駆動回路104と、ドライバIC106と、を有する。ここで、絶縁表面は、基板101の表面である。基板101として、フレキシブル基板(ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレート、トリアセチルセルロース、環状オレフィン・コポリマー、シクロオレフィンポリマー、その他の可撓性を有する樹脂基板)を用いることができる。可撓性を有する樹脂基板を用いることにより、表示装置を折り曲げることが可能となる。また、基板101として、光を透過する材料であることが好ましい。また、対向基板102も、基板101と同様の基板を使用することができる。なお、表示装置を折り曲げる必要がない場合には、基板101として、金属基板、セラミックス基板、又は半導体基板などを用いてもよい。
表示領域103には、発光素子を有する画素109が複数設けられている。複数の画素109は、行列状に配列されている。複数の画素109の配列数は任意である。例えば、行方向にm個、列方向にn個の画素109が配列される(m及びnは整数)。複数の画素109の各々は、図1に図示されていないが、少なくとも選択トランジスタ、駆動トランジスタ、及び発光素子を有する画素回路から構成される。
また、表示領域103の周囲を周辺領域110が取り囲んでいる。ドライバIC106は、走査線駆動回路104に信号を与える制御部として機能する。そして、ドライバIC106内には、信号線駆動回路が組み込まれている。また、図1では、ドライバIC106は、基板101上に設けられる例について示しているが、フレキシブルプリント基板108上に設けて外付けされていてもよい。フレキシブルプリント基板108は、周辺領域110に設けられた端子107と接続される。
また、表示領域103には、第1方向に沿って設けられた複数の走査線111と、第1方向と交差する第2方向に沿って設けられた複数の信号線112と、が設けられている。また、走査線111と信号線112とに接続される画素109が、マトリクス状に配置されている。画素109には、後述する画素電極と、該画素電極の一部(アノード)、該画素電極上に積層された発光層を含む有機層(発光部)及び陰極(カソード)からなる発光素子と、を含む。各画素109には、信号線駆動回路から信号線112を介して画像データに応じたデータ信号が与えられる。それらデータ信号に従って、各画素109に設けられた画素電極に電気的に接続されたトランジスタを駆動し、画像データに応じた画面表示を行うことができる。トランジスタとしては、典型的には、薄膜トランジスタ(Thin Film Transistor:TFT)を用いることができる。
また、図示はしないが、発光素子上に、無機絶縁層と有機絶縁層とが積層された封止膜を有していてもよい。封止膜を有することにより、表示装置の外部から水分や酸素が発光素子に侵入することを防止することができる。これにより、発光素子の劣化を低減することができる。発光素子上には、粘着材を介して対向基板102が設けられる。また、対向基板102上には、偏光板及び位相差板が設けられる。偏光板及び位相差板は、表示装置100に入射した外光が、画素電極で反射することによる視認性の劣化を抑制するために設けられる。なお、発光素子(又は封止膜)上に、粘着材を介して偏光板及び位相差板を設ける場合には、必ずしも対向基板102を設けなくてもよい。
[画素回路]
図2は、本実施形態に係る表示装置100の複数の画素109の各々が有する画素回路である。
複数の画素109の各々は、少なくともトランジスタ210、トランジスタ220、保持容量230、及び発光素子240を含む。
トランジスタ210は、駆動トランジスタとして機能する。すなわち、発光素子240に接続され、発光素子240の発光輝度を制御するトランジスタである。トランジスタ210は、ゲートがトランジスタ220に接続され、ソースが駆動電源線113に接続され、ドレインが発光素子240の陽極に接続されている。トランジスタ210は、ゲート−ソース間電圧によってドレイン電流が制御される。保持容量230は、ゲート−ソース間電圧を保持するようにトランジスタ210のゲート−ソース間に接続される。
トランジスタ220は、選択トランジスタとして機能する。すなわち、トランジスタ220は、信号線112とトランジスタ210のゲートとの導通状態を制御する。トランジスタ220は、ゲートが走査線111に接続され、ソースが信号線112に接続されて、ドレインがトランジスタ210のゲートに接続されている。
発光素子240は、陽極がトランジスタ210のドレインに接続され、陰極が基準電源線114に接続されている。
トランジスタ210は、駆動トランジスタとして機能するため、飽和状態で駆動する。そのため、オン状態での高い駆動能力を有することが好ましく、高いキャリア移動度を有することが望まれる。
トランジスタ220は、選択トランジスタとして機能するため、良好なスイッチング特性を有することが好ましい。つまり、オン状態での電流値が大きく、オフ状態での電流値が小さいことが好ましい。
このように、有機EL表示装置においては、トランジスタ210及びトランジスタ220は、それぞれ要求される特性が異なる。これに鑑み、本実施形態に係る表示装置において、トランジスタ210及びトランジスタ220において、異なる半導体材料を用いる。詳細は後述するが、トランジスタ210はアモルファスシリコンや多結晶シリコンなどのシリコン層にチャネルが形成されるトランジスタであり、トランジスタ220は酸化物半導体層にチャネルが形成されるトランジスタである。
しかしながら、酸化物半導体層を用いたトランジスタの製造には、以下のような課題がある。例えば、酸化物半導体層に隣接する層から水素や水分が酸化物半導体層に侵入すると、トランジスタの特性が劣化するという問題がある。具体的には、キャリア移動度の低下、閾値ばらつき等が生じる。一方、多結晶シリコン層を用いたトランジスタの製造には、多結晶シリコン層の水素化によりトランジスタの特性ばらつきが緩和され、またトランジスタの特性が向上することが知られている。
酸化物半導体層を用いたトランジスタと、多結晶シリコン層を用いたトランジスタのそれぞれの特徴を活用できるように、双方のトランジスタを混載させる表示装置を製造するには、水素等の影響による相反する性質を克服する必要がある。
そこで、本実施形態では、多結晶シリコン層を用いたトランジスタと、酸化物半導体層を用いたトランジスタを含む表示装置において、それぞれのトランジスタの特性変動が抑制された表示装置について説明する。
[画素の構成]
次に、本実施形態に係る表示装置100の画素109の構成について、図3乃至図5を参照して説明する。
図3は、本実施形態に係る表示装置100が有する画素109の構成を説明する平面図である。図4は、本実施形態に係る表示装置100が有する画素109の構成を説明する拡大平面図である。図5は、図3のA1−A2間の断面図、及び図4のB1−B2間の断面図を示している。なお、図5において、A1−A2間は多結晶シリコンを用いたトランジスタ210の断面図を示し、B1−B2間は酸化物半導体層を用いたトランジスタ220の断面図を示す。
図5に示すように、基板101上には、下地膜211が設けられている。基板101として、ガラス基板、石英基板、フレキシブル基板(ポリイミド、ポリエチレンテレフタラート、ポリエチレンナフタレート、トリアセチルセルロース、環状オレフィン・コポリマー、シクロオレフィンポリマー、又はその他の可撓性を有する樹脂基板)を用いることができる。
また、下地膜211は、酸化シリコン、窒化シリコン、又は酸化アルミニウム等の無機絶縁材料で構成される絶縁層である。下地膜211は、単層に限定されるものではなく、例えば、酸化シリコン層と窒化シリコン層とを組み合わせた積層構造を有してもよい。この構成は、基板101との密着性や、後述するトランジスタ220に対するガスバリア性を考慮して適宜決定すればよい。
下地膜211上には、トランジスタ210が設けられている。トランジスタ210は、駆動トランジスタとして機能する。トランジスタ210は、半導体層212と、半導体層212上に設けられたゲート絶縁膜213と、ゲート絶縁膜213上に設けられたゲート電極214と、を有する。トランジスタ210は、オン状態での駆動能力が高く、キャリア移動度が高い、多結晶シリコンを半導体層212として用いたトランジスタである。ゲート絶縁膜213として、酸化シリコン膜又は窒化シリコン膜などを用いることができる。また、ゲート絶縁膜213上には、ゲート電極214が設けられている。ゲート電極214として、銅、モリブデン、タンタル、タングステン、若しくはアルミニウム等の金属材料、又はこれらの合金材料を用いることができる。
また、トランジスタ210上には、ゲート電極214を覆う層間絶縁層215が設けられ、層間絶縁層215にはコンタクトホール216、217が設けられている。層間絶縁層215上に、ソース電極又はドレイン電極218、219が設けられ、コンタクトホール216、217を介して、半導体層212と接続されている。層間絶縁層215として、酸化シリコン又は窒化シリコンを用いることができる。層間絶縁層215は、単層であってもよいし、積層であってもよい。ソース電極又はドレイン電極218、219として、それぞれ、銅、チタン、モリブデン、アルミニウムなどの金属材料、又はこれらの合金材料を用いることができる。
なお、図5において、ソース電極又はドレイン電極219を含む導電層は、図2に示す駆動電源線113に相当する。
なお、図5に示すように、半導体層212と同じ下地膜211上に、半導体層221をさらに有する。半導体層221と、ゲート絶縁膜213と、ゲート電極214によって、保持容量230が形成される。半導体層221は、ソース電極又はドレイン電極219と、ゲート絶縁膜213と層間絶縁層215に設けられたコンタクトホール222を介して接続されている。
層間絶縁層215、ソース電極又はドレイン電極218、219上には、層間絶縁層223が設けられている。層間絶縁層223は、酸化シリコン又は窒化シリコンを用いることができる。
本実施形態では、層間絶縁層215として、窒化シリコンを用い、層間絶縁層223として、酸化シリコンを用いる例について説明する。
窒化シリコンは、比較的高濃度の水素を含んでおり、水素を放出しやすい膜である。窒化シリコンを、層間絶縁層215として用いることで、多結晶シリコンである半導体層212に水素を供給することができる。多結晶シリコンに水素が供給されると、多結晶シリコンの界面及び内部に存在する未結合手(ダングリングボンドともいう)が水素原子で終端することができる。これにより、エネルギーギャップ内のエネルギー準位密度が低減されるため、トランジスタ210の特性を改善することができる。
酸化シリコンは、その下に設けられる窒化シリコンが含有する水素が外部に拡散することを抑制するために設ける。つまり、層間絶縁層223よりも上の層に設けられる酸化物半導体である半導体層に、水素が侵入することを防止するために設ける。
層間絶縁層223上には、トランジスタ220が設けられる。トランジスタ220は、選択トランジスタとして機能する。トランジスタ220は、半導体層225と、半導体層225上に設けられたゲート絶縁膜226と、ゲート絶縁膜226上に設けられたゲート電極227と、を有する。トランジスタ220は、オン状態での電流値が大きく、オフ状態での電流値が小さい、スイッチング特性が良好な、酸化物半導体を半導体層225として用いたトランジスタである。ゲート絶縁膜226として、酸化シリコン膜又は窒化シリコン膜などを用いることができる。また、ゲート絶縁膜226上には、ゲート電極227が設けられている。ゲート電極227として、銅、モリブデン、タンタル、タングステン、若しくはアルミニウム等の金属材料、又はこれらの合金材料を用いることができる。なお、図5においては、トランジスタ220はトップゲート型構造を有する場合について示すが、ボトムゲート型構造を有していてもよい。
半導体層225として酸化物半導体層を用いたトランジスタ220は、半導体層225に水素が侵入すると、トランジスタ220の閾値ばらつきが増大し、キャリア移動度が低下するなど、トランジスタ特性が劣化するおそれがある。特に、トランジスタ220のチャネル領域おいては、トランジスタ特性に大きな影響を与える。
そこで、図4及び図5に示すように、トランジスタ220のチャネル領域と重なる領域に、チャネル領域に水素が侵入することを防止するための絶縁層224を設ける。絶縁層224として、含有される水素濃度が低く、水素を極力透過させない材料であることが好ましい。絶縁層224として、例えば、ダイヤモンドライクカーボンを用いることが好ましい。ここで、ダイヤモンドライクカーボンとは、主として炭化水素、又は炭素の同素体からなるアモルファス硬質膜のことをいう。また、ダイヤモンドライクカーボンは、ダイヤモンド結合(SP結合)とグラファイト結合(SP結合)との両方の結合が混在している構造をとる。
ダイヤモンドライクカーボンは、CVD法により、膜厚50nm以上100nm以下で成膜することができる。ダイヤモンドライクカーボンは緻密な膜であるため、水素の透過を抑制できる。これにより、層間絶縁層223を厚く設ける必要がなくなるため、層間絶縁層223の膜厚を薄くすることができる。また、ダイヤモンドライクカーボンは、CVD法により成膜されるため、例えば、酸化アルミニウムを、スパッタリング法により成膜する場合と比較して、発生するごみを少なくすることができる。さらに、CVD法により成膜されるダイヤモンドライクカーボンは、スパッタリング法により成膜される酸化アルミニウムと比較して、膜厚均一性に優れる。
層間絶縁層223上に、CVD法によりダイヤモンドライクカーボンを成膜した後、エッチング法によりダイヤモンドライクカーボンを島状に加工することで、絶縁層224を形成することができる。その後、層間絶縁層223上に、酸化物半導体を成膜して、島状の半導体層225を形成すればよい。絶縁層224は、少なくともトランジスタ220のチャネル領域と重なる領域に重畳するように設けられる。つまり、トランジスタ220のゲート電極227と、絶縁層224とが重畳するように設けられる。
また、絶縁層224に含有される水素濃度は、層間絶縁層223に含有される水素濃度のよりも低いことが好ましい。このように、酸化物半導体である半導体層225により近いほど水素濃度を低くすることで、酸化物半導体層に水素が侵入することを抑制することができる。
このように、トランジスタ220のチャネル領域と重なる領域に、含有される水素濃度が低く、水素を極力透過させない絶縁層224を設けることにより、層間絶縁層223から放出された水素が、半導体層225に侵入することを抑制することができる。これにより、トランジスタ220の閾値ばらつきの増大、キャリア移動度の低下などのトランジスタ特性の劣化を抑制することができる。
また、絶縁層224は、半導体層225に接して設けられることが好ましい。これにより、半導体層225の下面から、水素が侵入することを抑制することができる。
また、トランジスタ220上には、ゲート電極227を覆う層間絶縁層228が設けられ、層間絶縁層228には、コンタクトホール229、231が設けられている。層間絶縁層228上に、ソース電極又はドレイン電極232、233が設けられ、コンタクトホール229、231を介して、半導体層225に接続されている。層間絶縁層228として、酸化シリコン又は窒化シリコンを用いることができる。層間絶縁層228は、単層であってもよいし、積層であってもよい。なお、この場合、酸化シリコン又は窒化シリコンは、水素を含まない条件で成膜されることが好ましい。ソース電極又はドレイン電極232、233として、それぞれ、銅、チタン、モリブデン、アルミニウムなどの金属材料、又はこれらの合金材料を用いることができる。
ここで、図3に示すように、ソース電極又はドレイン電極233は、コンタクトホール245を介して、導電層247と接続されており、導電層247は、コンタクトホール248を介して、トランジスタ210のゲート電極214と接続されている。コンタクトホール245は、層間絶縁層228に設けられており、コンタクトホール248は、ゲート絶縁膜226、層間絶縁層223、及び層間絶縁層115に設けられている。また、導電層247は、トランジスタ220のゲート電極227と同じ工程で形成される。
なお、図5において、ゲート電極227を含む導電層は、図2に示す走査線111に相当し、ソース電極又はドレイン電極232を含む導電層は、図2に示す信号線112に相当する。
層間絶縁層228、ソース電極又はドレイン電極232、233上には、平坦化膜234が設けられている。平坦化膜234は、下層に配置された各種トランジスタや配線等に起因する凹凸を平坦化するために設けられる。平坦化膜234の材料としては、アクリル樹脂、又はポリイミド樹脂などの有機絶縁材料を用いることができる。
平坦化膜234上には、発光素子240が設けられている。発光素子240は、画素電極235(アノードともいう)と、画素電極上に積層された発光層を含む有機層242と、陰極243(カソードともいう)を少なくとも有する。
画素電極235は、ソース電極又はドレイン電極218と電気的に接続されている。具体的には、ソース電極又はドレイン電極218は、ゲート絶縁膜226上に設けられた導電層237と、層間絶縁層223及びゲート絶縁膜226に設けられたコンタクトホール236を介して接続されている。また、導電層237は、層間絶縁層228上に設けられた導電層239と、層間絶縁層228に設けられたコンタクトホール238を介して接続されている。また、導電層239は、平坦化膜234上に設けられた画素電極235と、平坦化膜234に設けられたコンタクトホール241を介して接続されている。
ここで、導電層237は、トランジスタ220のゲート電極227と同じ工程で形成される層である。また、導電層239は、ソース電極又はドレイン電極232、233と同じ工程で形成される層である。
画素電極235は、複数の画素109の各々に対して配置されている。画素電極235の材料としては、有機層242で発生した光を陰極243側に反射させるために、反射率の高い金属層を含むことが好ましい。反射率の高い金属層としては、例えば銀(Ag)を用いることができる。また、前述の反射率の高い金属層に加え、透明導電層が積層されてもよい。透明導電層としては、例えばITO(酸化スズ添加酸化インジウム)やIZO(酸化インジウム・酸化亜鉛)等を用いることが好ましい。画素電極235は、反射率の高い金属層と、透明導電層とが積層されて構成されてもよい。
絶縁層244は、隣接する2つの画素109間に設けられている。絶縁層244は、画素電極235の周縁部を覆うように設けられている。また、絶縁層244は、導電層239と、画素電極235との接続領域を覆うように設けられている。
絶縁層244の材料としては、無機絶縁材料又は有機絶縁材料を用いることができる。無機絶縁材料としては、例えば酸化シリコン、窒化シリコン、又はそれらの組み合わせ等を用いることができる。有機絶縁材料としては、例えばポリイミド樹脂、アクリル樹脂、又はそれらの組み合わせ等を用いることができる。無機絶縁材料と有機絶縁材料との組み合わせを用いてもよい。
絶縁材料で形成された絶縁層244が配置されることによって、陰極243と画素電極235とが、画素電極235の端部において短絡することを防止することができる。更に、隣接する画素109間を確実に絶縁することができる。
有機層242は、画素電極235及び陰極243に挟持されて配置されている。有機層242には、電流が供給されると発光する有機EL材料を含む発光層を有する。有機EL材料としては、低分子系又は高分子系の有機材料を用いることができる。低分子系の有機材料を用いる場合、有機層242は発光層に加え、発光層を挟持するように正孔注入層や電子注入層、更に正孔輸送層や電子輸送層等を含んで構成される。
陰極243は、複数の画素109の全領域に亘って配置されている。陰極243の材料としては、有機層242に含まれる発光層で発生した光を透過させるために、透光性を有し、且つ導電性を有する材料が好ましい。陰極243の材料としては、例えばITO(酸化スズ添加酸化インジウム)やIZO(酸化インジウム・酸化亜鉛)等が好ましい。又は、陰極243として、出射光が透過できる程度の膜厚を有する金属層を用いても良い。
本実施形態に係る表示装置100の構成を有することによって、酸化物半導体である半導体層225の外部から、内部へ水素が侵入することを低減することができる。これにより、トランジスタ220のキャリア移動度の低減を防止し、閾値ばらつきを抑制することができる等、トランジスタ220の特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置100を提供することができる。
なお、本実施形態においては、多結晶シリコンの半導体層212を有するトランジスタ210を駆動トランジスタとし、酸化物半導体の半導体層225を有するトランジスタ220を選択トランジスタとする態様を説明した。本発明はこれに限定されず、多結晶シリコンの半導体層212を有するトランジスタ210を選択トランジスタとし、酸化物半導体の半導体層225を有するトランジスタ220を駆動トランジスタとする構成に変更することも可能である。
<第2実施形態>
本実施形態では、第1実施形態に係る表示装置100とは一部異なる構成を有する表示装置について、図6及び図7を参照して説明する。なお、第1実施形態に係る表示装置100と共通の構成については説明を省略する。
図6は、本実施形態に係る表示装置が有する画素109aの構成を説明する拡大平面図である。図7は、図3のA1−A1間の断面図、図6のB1−B2間の断面図を示している。
第1実施形態に係る表示装置100の画素109と本実施形態に係る表示装置の画素109aとを比較すると、本実施形態に係る表示装置の画素109aに示す絶縁層224aは、半導体層225の全領域に亘って配置される点で異なっている。
このような構成を有することによって、半導体層225の外部から半導体層225の内部への水素の侵入することをより抑制することができる。これによって、トランジスタ220のキャリア移動度の低減を防止し、閾値ばらつきを抑制することができる等、トランジスタ220の特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置を提供することができる。
本実施形態においては、絶縁層224aは、島状の半導体層225と重畳するように配置されている。つまり、島状の半導体層225の面積と、絶縁層224aの面積とがほぼ同じである。しかし、絶縁層224aのレイアウトはこれに限られるものではない。絶縁層224aは、平面視において少なくとも島状の半導体層225と重畳していればよいため、島状の半導体層225の面積よりも、絶縁層224aの面積の方が大きくてもよい。
本実施形態で示す絶縁層224a及び島状の半導体層225は、次のようにして形成される。まず、層間絶縁層223上に、CVD法によりダイヤモンドライクカーボンを成膜し、スパッタリング法により、酸化物半導体を成膜した後、エッチング法により、ダイヤモンドライクカーボンと酸化物半導体とを加工することにより、絶縁層224aと半導体層225とを形成することができる。絶縁層224aと半導体層225とを一度に加工することができるため、第1実施形態よりも工程数を削減することができる。
つまり、絶縁層244aは、島状の半導体層225の領域内からその外部に延長された領域に亘って配置されてもよい。例えば、少なくとも2つの酸化物半導体層に亘って配置されていてもよい。また、絶縁層244aは、半導体層225の領域の周縁部から所定の距離まで延長された領域に亘って配置されてもよい。
<第3実施形態>
本実施形態では、第1実施形態に係る表示装置100とは一部異なる構成を有する表示装置について、図8及び図9を参照して説明する。なお、第1実施形態に係る表示装置100と共通の構成については説明を省略する。
図8は、本実施形態に係る表示装置が有する画素109の構成を説明する拡大平面図である。図9は、図3のA1−A1間の断面図、図8のB1−B2間の断面図を示している。
第1実施形態に係る表示装置100の画素109と本実施形態に係る表示装置の画素109bとを比較すると、本実施形態に係る表示装置の画素109bに示す絶縁層224bは、表示領域103の全領域に亘って配置される点で異なっている。
このような構成を有することによって、半導体層225の外部から半導体層225の内部への水素の侵入することをより抑制することができる。これによって、トランジスタ220のキャリア移動度の低減を防止し、閾値ばらつきを抑制することができる等、トランジスタ220の特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置を提供することができる。
更に、本実施形態のように、表示領域103の全領域に亘って絶縁層224bを設けることにより、パターニング工程が省略され、製造工程を簡略化することができる。更に、絶縁層224bが層間絶縁層として機能するため、層間絶縁層223を薄膜化することができる。これによって、材料のコスト削減や、タクトタイムの短縮、そしてコンタクトホールの形成が容易になる。
<第4実施形態>
本実施形態では、第1実施形態に係る表示装置100とは一部異なる構成を有する表示装置について、図10及び図11を参照して説明する。なお、第1実施形態に係る表示装置100と共通の構成については説明を省略する。
図10は、本実施形態に係る表示装置が有する画素109の構成を説明する拡大平面図である。図11は、図3のA1−A1間の断面図、図10のB1−B2間の断面図を示している。
第1実施形態に係る表示装置100の画素109と本実施形態に係る表示装置の画素109cとを比較すると、本実施形態に係る表示装置100の画素109cは、複数の画素109の各々において、絶縁層246を更に備えている。絶縁層246は、トランジスタ220上においてチャネル領域と重畳して配置される。また、絶縁層246として、ダイヤモンドライクカーボンを用いることができる。
また、絶縁層246に含有される水素濃度は、層間絶縁層223に含有される水素濃度のよりも低いことが好ましい。このように、酸化物半導体である半導体層225により近いほど水素濃度を低くすることで、酸化物半導体に水素が侵入することを抑制することができる。
このような構成を有することによって、半導体層225の外部から半導体層225の内部への水素の侵入することをより抑制することができる。これによって、トランジスタ220のキャリア移動度の低減を防止し、閾値ばらつきを抑制することができる等、トランジスタ220の特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置を提供することができる。
さらに、このような構成を有することによって、半導体層225の上部から半導体層225への水素の侵入することをより抑制することができる。これによって、トランジスタ220のチャネル移動度の低減を防止し、閾値ばらつきを抑制することができる等、トランジスタ220の特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置を提供することができる。
また、本実施形態では、複数の画素109の各々において、絶縁層246を備えている例を示したが、本発明はこれに限定されない。例えば、表示領域103の全領域に亘って絶縁層246が設けられていてもよい。これにより、トランジスタ220の下側と上側の両方から、水素の侵入や透過を抑制することができるため、好ましい。
また、本実施形態では、表示領域103の全領域に亘って、絶縁層224が設けられる例を示したが、本発明はこれに限定されない。例えば、図5に示すように、絶縁層244は、少なくともチャネル領域と重畳していてもよいし、半導体層225の全領域に亘って配置されていてもよい。
以上、本発明のいくつかの実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
100:表示装置、101:基板、102:対向基板、103:表示領域、104:走査線駆動回路、106:ドライバIC、107:端子、108:フレキシブルプリント基板、109:画素、110:周辺領域、111:走査線、112:信号線、113:駆動電源線、114:基準電源線、210:トランジスタ、211:下地膜、212:半導体層、213:ゲート絶縁膜、214:ゲート電極、215:層間絶縁層、216:コンタクトホール、217:コンタクトホール、218:ソース電極又はドレイン電極、219:ソース電極又はドレイン電極、220:トランジスタ、221:半導体層、222:コンタクトホール、223:層間絶縁層、224:絶縁層、224a:絶縁層、224b:絶縁層、225:半導体層、226:ゲート絶縁膜、227:ゲート電極、228:層間絶縁層、229:コンタクトホール、230:保持容量、231:コンタクトホール、232:ソース電極又はドレイン電極、233:ソース電極又はドレイン電極、234:平坦化膜、235:画素電極、236:コンタクトホール、237:導電層、238:コンタクトホール、239:導電層、240:発光素子、241:コンタクトホール、242:有機層、243:陰極、244:絶縁層、245:コンタクトホール、246:絶縁層、247:導電層、248:コンタクトホール

Claims (11)

  1. 表示領域を有する基板と、
    前記基板の前記表示領域に配列された複数の画素と、を備え、
    前記複数の画素の各々は、発光素子、第1トランジスタ、第2トランジスタ、第1絶縁層、及び第2絶縁層を含み、
    前記第1トランジスタは、シリコン層を有し、
    前記第2トランジスタは、前記第1絶縁層よりも上層に配置された酸化物半導体層を有し、
    前記第1絶縁層は、酸化シリコン層を含み、
    前記第1絶縁層は、前記シリコン層と、前記酸化物半導体層との間に、前記複数の画素に共通して前記表示領域に亘って配置され、
    前記第2絶縁層は、ダイヤモンドライクカーボンを含み、
    前記第2絶縁層は、前記第2トランジスタのチャネル領域と、前記第1絶縁層との間に配置される、表示装置。
  2. 前記シリコン層は、多結晶シリコンである請求項1に記載の表示装置。
  3. 前記第1トランジスタは、駆動トランジスタであり、
    前記第2トランジスタは、選択トランジスタである請求項1に記載の表示装置。
  4. 前記第2トランジスタは、トップゲート構造を有することを特徴とする請求項1に記載の表示装置。
  5. 前記第2絶縁層は、前記酸化物半導体層の全領域に亘って配置される、請求項1に記載の表示装置。
  6. 前記第2絶縁層は、少なくとも2つの前記酸化物半導体層に亘って配置される、請求項1に記載の表示装置。
  7. 前記第2絶縁層は、前記表示領域の全領域に亘って配置される、請求項1に記載の表示装置。
  8. 前記第2絶縁層は、前記酸化物半導体層に接して配置される、請求項1に記載の表示装置。
  9. 前記第2絶縁層に含有される水素濃度は、前記第1絶縁層に含有される水素濃度よりも低い、請求項1に記載の表示装置。
  10. 第3絶縁層をさらに有し、
    前記第3絶縁層は、ダイヤモンドライクカーボンを含み、
    前記第3絶縁層は、前記第2トランジスタの上において前記チャネル領域と重畳して配置される、請求項1に記載の表示装置。
  11. 前記第3絶縁層に含有される水素濃度は、前記第1絶縁層に含有される水素濃度よりも低い、請求項10に記載の表示装置。
JP2017188473A 2017-09-28 2017-09-28 表示装置 Pending JP2019066517A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017188473A JP2019066517A (ja) 2017-09-28 2017-09-28 表示装置
PCT/JP2018/023622 WO2019064744A1 (ja) 2017-09-28 2018-06-21 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017188473A JP2019066517A (ja) 2017-09-28 2017-09-28 表示装置

Publications (1)

Publication Number Publication Date
JP2019066517A true JP2019066517A (ja) 2019-04-25

Family

ID=65901271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017188473A Pending JP2019066517A (ja) 2017-09-28 2017-09-28 表示装置

Country Status (2)

Country Link
JP (1) JP2019066517A (ja)
WO (1) WO2019064744A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021129726A1 (zh) * 2019-12-26 2021-07-01 华灿光电(苏州)有限公司 微型发光二极管外延片、显示阵列及其制作方法
EP3905359A1 (en) * 2020-04-29 2021-11-03 Samsung Display Co., Ltd. Display panel and display apparatus including the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214128A (ja) * 1993-01-19 1994-08-05 Nippon Telegr & Teleph Corp <Ntt> 光導波回路
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101125904B1 (ko) * 2010-07-26 2012-03-21 서울대학교산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP6074145B2 (ja) * 2012-03-02 2017-02-01 表面機能デザイン研究所合同会社 水素透過防止被膜
KR102235597B1 (ko) * 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021129726A1 (zh) * 2019-12-26 2021-07-01 华灿光电(苏州)有限公司 微型发光二极管外延片、显示阵列及其制作方法
EP3905359A1 (en) * 2020-04-29 2021-11-03 Samsung Display Co., Ltd. Display panel and display apparatus including the same
US11569320B2 (en) 2020-04-29 2023-01-31 Samsung Display Co., Ltd. Display panel including dam and recess, and display apparatus including the same
US11943975B2 (en) 2020-04-29 2024-03-26 Samsung Display Co., Ltd. Method of manufacturing a display panel using a sacrificial layer

Also Published As

Publication number Publication date
WO2019064744A1 (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
US8144086B2 (en) Organic light emitting display device
US9064833B2 (en) Organic light emitting diode display
US10861916B2 (en) Display substrate, manufacturing method thereof and display panel
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
KR100879294B1 (ko) 유기 발광 표시 장치
US10276723B2 (en) Flexible display
US11081663B2 (en) Organic electroluminescent display panel with auxiliary electrodes, method for manufacturing the same, and display device using the same
KR20110111746A (ko) 유기 발광 표시 장치
JP2018054728A (ja) 表示装置
JP2018010234A (ja) 表示装置
KR20200072890A (ko) 플렉서블 유기발광표시장치
JP2008123986A (ja) 有機電界発光表示装置
US10068956B2 (en) Organic light emitting display
WO2019156024A1 (ja) 表示装置
TW201419517A (zh) 有機發光顯示裝置及其製造方法
WO2019064744A1 (ja) 表示装置
US9337440B2 (en) Organic luminescent display device
KR20080104875A (ko) 유기전계발광표시장치
JP2016197580A (ja) 有機el表示装置
KR20080054597A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100778443B1 (ko) 유기 발광 표시 장치
CN111490076A (zh) 导线、包括导线的显示装置和制造显示装置的方法
US8575598B2 (en) Organic light emitting diode display
KR20120061105A (ko) 유기 발광 표시 장치
US11910627B2 (en) Organic light emitting device and organic light emitting display device using the same