CN105957813A - 用于制造半导体装置的方法 - Google Patents

用于制造半导体装置的方法 Download PDF

Info

Publication number
CN105957813A
CN105957813A CN201610403640.6A CN201610403640A CN105957813A CN 105957813 A CN105957813 A CN 105957813A CN 201610403640 A CN201610403640 A CN 201610403640A CN 105957813 A CN105957813 A CN 105957813A
Authority
CN
China
Prior art keywords
conductive layer
wiring
pixel
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610403640.6A
Other languages
English (en)
Other versions
CN105957813B (zh
Inventor
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105957813A publication Critical patent/CN105957813A/zh
Application granted granted Critical
Publication of CN105957813B publication Critical patent/CN105957813B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L29/66477—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H01L29/4908—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/82—
    • H01L27/02—
    • H01L27/1225—
    • H01L27/124—
    • H01L27/1288—
    • H01L29/458—
    • H01L29/7869—
    • H01L29/78693—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种用于制造半导体装置的方法，包括以下步骤：在基板上形成半导体层；在所述半导体层上形成第一导电膜；通过蚀刻所述第一导电膜而形成第一导电层；在所述第一导电层上形成第二导电膜；以及通过蚀刻所述第二导电膜而形成第二导电层，其中，所述第一导电层具有透光性，且其中，所述第一导电层的一部分与所述半导体层重叠且与所述半导体层直接接触，并且所述第二导电层不与所述半导体层重叠。

Description

用于制造半导体装置的方法
本申请是申请日为“2010年3月4日”、申请号为“201010134385.2”、题为“半导体装置”的分案申请。
技术领域
本发明涉及一种半导体装置、显示装置、发光装置或它们的制造方法。本发明特别涉及一种具有由将氧化物半导体膜用于沟道形成区的薄膜晶体管(下面称为TFT)构成的电路的半导体装置及其制造方法。例如，本发明涉及一种电子设备，其中作为其部件安装了以液晶显示面板为代表的电光装置或具有有机发光元件的发光显示装置。
背景技术
作为以液晶显示装置为代表的显示装置的开关元件，广泛地使用将非晶硅等的硅层用作沟道层的薄膜晶体管(TFT)。使用非晶硅的薄膜晶体管具有如下特性：虽然其场效应迁移率低，但是可以对应于玻璃基板的大面积化。
此外，近年来，使用呈现半导体特性的金属氧化物制造薄膜晶体管，并将它应用于电子器件及光器件的技术受到瞩目。例如，已知如下事实：在金属氧化物中，氧化钨、氧化锡、氧化铟、氧化锌等呈现半导体特性。公开了将由这种金属氧化物构成的透明半导体层用作沟道形成区的薄膜晶体管(专利文献1)。
另外，对如下技术进行检讨，即通过使用具有透光性的氧化物半导体层形成晶体管的沟道层，且使用具有透光性的透明导电膜形成栅电极、源电极、漏电极，提高开口率(专利文献2)。
通过提高开口率，光利用效率提高，从而显示装置可以实现节省电力及小型化。另一方面，从对于显示装置的大型化、对便携式设备的应用的方面来看，需要提高开口率并进一步减少耗电量。
作为电光元件的对透明电极的金属辅助布线的布线方法，已知如下方法：以能够在透明电极的上面或下面与透明电极导通并重叠金属辅助布线和透明电极的方式配置布线(例如，参照专利文献3)。
使用ITO、SnO2等的透明导电膜构成设置在有源矩阵基板的附加电容用电极，并且已知如下结构：为了降低附加电容用电极的电阻，以与附加电容电极接触的方式设置由金属膜构成的辅助布线(例如，参照专利文献4)。
已知如下事实：在使用非晶氧化物半导体膜的场效应晶体管中，作为形成栅电极、源电极及漏电极的各电极的材料，可以使用氧化铟锡(ITO)、氧化铟锌、ZnO、SnO2等的透明电极，Al、Ag、Cr、Ni、Mo、Au、Ti、Ta等的金属电极或包括它们的合金的金属电极等，并且可以层叠两层以上的上述材料来减少接触电阻或提高界面强度(例如，参照专利文献5)。
已知如下事实：作为使用非晶氧化物半导体的晶体管的源电极、漏电极及栅电极、辅助电容电极的材料，可以使用铟(In)、铝(Al)、金(Au)、银(Ag)等的金属、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化镉(CdO)、氧化铟镉(CdIn2O4)、氧化镉锡(Cd2SnO4)、氧化锌锡(Zn2SnO4)等的氧化物材料，并且栅电极、源电极及漏电极的材料可以是相同的或互不相同的(例如，参照专利文献6、7)。
专利文献1：日本专利公开2004-103957号公报
专利文献2：日本专利公开2007-81362号公报
专利文献3：日本专利公开平2-82221号公报
专利文献4：日本专利公开平2-310536号公报
专利文献5：日本专利公开2008-243928号公报
专利文献6：日本专利公开2007-109918号公报
专利文献7：日本专利公开2007-115807号公报
发明内容
本发明的一个方式的目的在于：提供低耗电量的半导体装置；提供布线电阻低的半导体装置；提供减少成本的半导体装置；提供透射率高的半导体装置；提供高精细的半导体装置；提供开口率高的半导体装置；提供具有大保持电容的半导体装置；减少漏光的半导体装置；减少馈通电压的半导体装置；或者提供容易形成耗尽层的半导体装置。
本发明的一个方式是一种半导体装置，包括：设置在具有绝缘表面的基板上的半导体层；包括与半导体层电连接的第一电极的第一布线；覆盖半导体层和第一电极地形成的绝缘膜；以及包括隔着绝缘膜地设置在半导体层上的第二电极的第二布线，其中，第一电极包括第一导电层，第一布线包括第一导电层和第二导电层，第二电极包括第三导电层，并且，第二布线包括第三导电层和第四导电层。
此外，本发明的一个方式是一种半导体装置，包括：设置在具有绝缘表面的基板上的半导体层；包括与半导体层连接的第一电极的第一布线；覆盖半导体层和第一电极地形成的绝缘膜；包括隔着绝缘膜地设置在半导体层上的第二电极的第二布线；以及第三布线，其中，第一电极包括第一导电层，第一布线包括第一导电层和第二导电层，第二电极包括第三导电层，第二布线包括第三导电层和第四导电层，并且，第三布线包括第五导电层和第六导电层。
在上述半导体装置中，第一导电层及第三导电层优选具有透光性。第二导电层及第四导电层的导电率优选高于第一导电层、第三导电层或具有透光性的导电层的导电率。第二导电层及第四导电层优选具有遮光性。
另外，在上述半导体装置中，半导体层优选是包含铟、镓或锌的氧化物半导体层。
作为本说明书中可以使用的氧化物半导体的一例，有表示为InMO3(ZnO)m(m>0)的氧化物半导体。在此，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，在选择Ga作为M的情况下，除了只有Ga时之外，有时包括选择Ga以外的上述金属元素诸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半导体中，有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni等其他过渡金属元素或该过渡金属的氧化物的氧化物半导体。在本说明书中，在上述氧化物半导体中，将作为M至少包含镓的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，有时将使用该材料的薄膜也称为In-Ga-Zn-O类非单晶膜。
作为氧化物半导体，除了上述以外还可以应用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体。通过对这些氧化物半导体添加抑制晶化并使它保持非晶状态的杂质，可以实现薄膜晶体管的特性的稳定化。
另外，用于本发明的一个方式的半导体层具有透光性即可。作为具有透光性的半导体层，例如可以使用氧化物半导体。此外，除了氧化物半导体之外，还可以使用结晶半导体(单晶半导体或多晶半导体)、非晶半导体、微晶半导体或有机半导体等。
而且，在上述半导体装置中通过将多级灰度掩模用于第一导电层及第二导电层等的加工，可以使用一个掩模(中间掩模)来形成具有透光性的区域(高透光率的区域)和具有遮光性的区域(低透光率的区域)。因此，可以在不增加掩模数量的情况下形成具有透光性的区域(高透光率的区域)和具有遮光性的区域(低透光率的区域)。
注意，在本说明书中半导体装置是指能够利用半导体特性而工作的所有装置，半导体电路、显示装置、光电器件、发光显示装置及电子设备都是半导体装置。
注意，本说明书中的显示装置是指图像显示装置、发光装置、或光源(包括照明装置)。另外，显示装置还包括安装有连接器，诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(Tape Automated Bonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板固定到TAB带或TCP端部的模块；以及通过COG(Chip OnGlass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
此外，可以使用各种方式的开关。例如有电开关或机械开关等。换言之，只要可以控制电流的流动即可，而不局限于特定的开关。例如，作为开关，可以使用晶体管(例如，双极晶体管或MOS晶体管等)、二极管(例如，PN二极管、PIN二极管、肖特基二极管、MIM(MetalInsulator Metal；金属-绝缘体-金属)二极管、MIS(Metal Insulator Semiconductor；金属-绝缘体-半导体)二极管、二极管连接的晶体管等)等。或者，可以使用组合了它们的逻辑电路作为开关。
作为机械开关的例子，有像数字微镜装置(DMD)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过使该电极移动来控制导通和非导通以实现工作。
在将晶体管用作开关的情况下，由于该晶体管仅作为开关工作，因此对晶体管的极性(导电类型)没有特别限制。然而，在想要抑制截止电流的情况下，优选采用具有小截止电流的极性的晶体管。作为截止电流小的晶体管，有具有LDD区的晶体管或具有多栅极结构的晶体管等。或者，当用作开关的晶体管的源极端子的电位以与低电位侧电源(Vss、GND、0V等)的电位接近的值工作时，优选采用N沟道型晶体管，相反，当源极端子的电位以与高电位侧电源(Vdd等)的电位接近的值工作时，优选采用P沟道型晶体管。这是因为如下缘故：若是N沟道型晶体管，则当源极端子以与低电位侧电源的电位接近的值工作时可以增大栅极-源极间电压的绝对值，若是P沟道型晶体管，则当源极端子以与高电位侧电源的电位接近的值工作时可以增大栅极-源极间电压的绝对值，因此作为开关使其更精确地工作。另外，这是因为由于晶体管进行源极跟随工作的情况少，所以导致输出电压的大小变小的情况少。
另外，也可以使用N沟道型晶体管和P沟道型晶体管双方，将CMOS型开关用作开关。当采用CMOS型开关时，若P沟道型晶体管及N沟道型晶体管中的某一方的晶体管导通则电流流动，因此容易用作开关。例如，即使向开关输入的输入信号的电压高或低，也可以适当地输出电压。而且，由于可以降低用来使开关导通或截止的信号的电压振幅值，所以还可以减少功耗。
此外，在将晶体管用作开关的情况下，开关具有输入端子(源极端子及漏极端子中的一方)、输出端子(源极端子及漏极端子中的另一方)、以及控制导通的端子(栅极端子)。另一方面，在将二极管用作开关的情况下，开关有时不具有控制导通的端子。因此，与使用晶体管作为开关的情况相比，通过使用二极管作为开关，可以减少用来控制端子的布线。
此外，明确地描述“A和B连接”的情况包括如下情况：A和B电连接；A和B在功能上连接；以及A和B直接连接。在此，以A和B为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。因此，还包括附图或文章所示的连接关系以外的连接关系，而不局限于规定的连接关系例如附图或文章所示的连接关系。
例如，在A和B电连接的情况下，也可以在A和B之间连接一个以上的能够电连接A和B的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管等)。或者，在A和B在功能上连接的情况下，也可以在A和B之间连接一个以上的能够在功能上连接A和B的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ(伽马)校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。例如，虽然在A和B之间夹有其他电路，但是在从A输出的信号传送到B的情况下，A和B功能上连接。
此外，当明确地描述“A和B电连接”时，包括如下情况：A和B电连接(就是说，在A和B之间夹有其他元件或其他电路而连接)；A和B在功能上连接(就是说，在A和B之间夹有其他电路而在功能上连接)；以及，A和B直接连接(就是说，在A和B之间不夹有其他元件或其他电路而连接)。就是说，在明确地描述“电连接”的情况下，与仅仅简单地明确描述“连接”的情况相同。
此外，显示元件、作为具有显示元件的装置的显示装置、发光元件、以及作为具有发光元件的装置的发光装置可以采用各种方式或各种元件。例如，作为显示元件、显示装置、发光元件或发光装置，可以具有对比度、亮度、反射率、透射率等因电磁作用而变化的显示媒体如EL(电致发光)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)、LED(白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示面板(PDP)、数字微镜设备(DMD)、压电陶瓷显示器、碳纳米管等。此外，作为使用EL元件的显示装置，可以举出EL显示器，作为使用电子发射元件的显示装置，可以举出场致发射显示器(FED)或SED方式平面型显示器(SED:Surface-conduction Electron-emitter Display；表面传导电子发射显示器)等，作为使用液晶元件的显示装置，可以举出液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)，并且作为使用电子墨水或电泳元件的显示装置，可以举出电子纸。
另外，EL元件是具有阳极、阴极、以及夹在阳极和阴极之间的EL层的元件。另外，作为EL层，可以具有利用来自单重态激子的发光(荧光)的层、利用来自三重态激子的发光(磷光)的层、包含利用来自单重态激子的发光(荧光)的层和来自三重态激子的发光(磷光)的层的层、由有机物形成的层、由无机物形成的层、包括由有机物形成的层和由无机物形成的层的层、包含高分子材料的层、包含低分子材料的层、以及包含高分子材料和低分子材料的层等。然而，不局限于此，作为EL元件可以具有各种元件。
另外，电子发射元件是将高电场集中到阴极来抽出电子的元件。例如，作为电子发射元件，可以具有主轴(spindle)型、碳纳米管(CNT)型、层叠有金属-绝缘体-金属的MIM(Metal-Insulator-Metal)型、层叠有金属-绝缘体-半导体的MIS(Metal-Insulator-Semiconductor)型、MOS型、硅型、薄膜二极管型、金刚石型、金属-绝缘体-半导体-金属型等的薄膜型、HEED型、EL型、多孔硅型、表面传导(SCE)型等。然而，不局限于此，可以使用各种元件作为电子发射元件。
另外，液晶元件是由一对电极及液晶构成并且利用液晶的光学调制作用来控制光的透过或非透过的元件。另外，液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或倾斜方向电场)控制。另外，作为液晶元件，可以举出向列液晶、胆甾相(cholesteric)液晶、近晶液晶、盘状液晶、热致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、强介电液晶、反强介电液晶、主链型液晶、侧链型高分子液晶、等离子体寻址液晶(PALC)、香蕉型液晶等。此外，作为液晶的驱动方式，可以采用TN(TwistedNematic；扭转向列)模式、STN(Super Twisted Nematic；超扭曲向列)模式、IPS(In-Plane-Switching；平面内切换)模式、FFS(Fringe Field Switching；边缘场切换)模式、MVA(Multi-domain Vertical Alignment；多象限垂直取向)模式、PVA(Patterned VerticalAlignment；垂直取向构型)模式、ASV(Advanced Super View；流动超视觉)模式、ASM(Axially Symmetric aligned Micro-cell；轴对称排列微单元)模式、OCB(OpticallyCompensated Birefringence；光学补偿双折射)模式、ECB(Electrically ControlledBirefringence；电控双折射)模式、FLC(Ferroelectric Liquid Crystal；铁电液晶)模式、AFLC(AntiFerroelectric Liquid Crystal；反铁电液晶)模式、PDLC(Polymer DispersedLiquid Crystal；聚合物分散液晶)模式、宾主模式、蓝相(Blue Phase)等。然而，不局限于此，作为液晶元件及其驱动方式，可以使用各种液晶及其驱动方式。
另外，电子纸是指：利用分子来进行显示的制品(如光学各向异性、染料分子取向等)；利用粒子来进行显示的制品(如电泳、粒子移动、粒子旋转、相变等)；通过使薄膜的一端进行移动而进行显示的制品；利用分子的发色/相变来进行显示的制品；通过分子的光吸收而进行显示的制品；电子和空穴相结合而通过自发光来进行显示的制品；等。例如，作为电子纸的显示方法，可以使用微囊型电泳、水平移动型电泳、垂直移动型电泳、球状扭转球、磁性扭转球、圆柱扭转球方式、带电色粉、电子粉粒状材料、磁泳型、磁热敏式、电润湿、光散射(透明白浊)、胆甾相液晶/光导电层、胆甾相液晶、双稳态向列液晶、强介电液晶、二色性色素·液晶分散型、可动薄膜、利用无色染料的着色和去色、光致变色、电致变色、电沉积、柔性有机EL等。然而，不局限于此，作为电子纸及其显示方法，可以使用各种电子纸及其显示方法。在此，可以通过使用微囊型电泳，解决迁移粒子的凝集和沉淀即电泳方式的缺点。电子粉粒状材料具有高速响应性、高反射率、广视角、低功耗、存储性等的优点。
另外，等离子体显示面板具有如下结构，即以狭窄的间隔使表面形成有电极的基板和表面形成有电极及微小的槽且在槽内形成有荧光体层的基板相对，并装入稀有气体。或者，等离子体显示面板也可以具有从上下用膜状的电极夹住等离子体管的结构。等离子体管是在玻璃管内密封放电气体、RGB每一个的荧光体等而得到的。此外，通过在电极之间施加电压产生紫外线，并使荧光体发光，从而可以进行显示。此外，等离子体显示面板可以是DC型PDP或AC型PDP。在此，作为等离子体显示面板的驱动方法，可以使用AWS(AddressWhile Sustain)驱动；将子帧分为复位期间、地址期间、维持期间的ADS(Address DisplaySeparated；地址显示分离)驱动；CLEAR(HI-CONTRAST&LOW ENERGY ADDRESS&REDUCTION OFFALSE CONTOUR SEQUENCE；高对比度低能量地址和减小动态假轮廓)驱动；ALIS(AlternateLighting of Surfaces；交替发光表面)方式；TERES(Technology of ReciprocalSustainer；倒易维持技术)驱动等。然而，不局限于此，作为等离子体显示面板的驱动方式，可以使用各种方式。
另外，需要光源的显示装置，例如液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)、利用光栅光阀(GLV)的显示装置、利用数字微镜设备(DMD)的显示装置等的光源，可以使用电致发光、冷阴极管、热阴极管、LED、激光光源、汞灯等。然而，不限定于此，可以使用各种光源作为光源。
此外，作为晶体管，可以使用各种方式的晶体管。因此，对所使用的晶体管的种类没有限制。例如，可以使用具有以非晶硅、多晶硅或微晶(也称为微晶、纳米晶、半非晶(semi-amorphous))硅等为代表的非单晶半导体膜及单晶半导体膜的薄膜晶体管(TFT)等。在使用TFT的情况下，具有各种优点。例如，因为可以在比使用单晶硅时低的温度下进行制造，因此可以实现制造成本的降低、或制造装置的大型化。由于可以使制造装置变大，所以可以在大型基板上制造。因此，可以同时制造很多显示装置，所以可以以低成本制造。再者，由于制造温度低，因此可以使用低耐热性基板。由此，可以在具有透光性的基板上制造晶体管。并且，可以使用形成在具有透光性的基板上的晶体管来控制显示元件中的光透过。或者，因为晶体管的膜厚较薄，所以构成晶体管的膜的一部分能够透过光。因此，可以提高开口率。
另外，当制造多晶硅时，可以通过使用催化剂(镍等)进一步提高结晶性，从而制造电特性良好的晶体管。其结果是，可以在基板上一体地形成栅极驱动电路(扫描线驱动电路)、源极驱动电路(信号线驱动电路)、以及信号处理电路(信号产生电路、γ校正电路、DA转换电路等)。
另外，当制造微晶硅时，可以通过使用催化剂(镍等)进一步提高结晶性，从而制造电特性良好的晶体管。此时，仅通过进行热处理而不进行激光辐照，就可以提高结晶性。其结果是，可以在基板上一体地形成源极驱动电路的一部分(模拟开关等)以及栅极驱动电路(扫描线驱动电路)。再者，当为了实现结晶化而不进行激光辐照时，可以抑制硅结晶性的不均匀。因此，可以显示提高了图像质量的图像。
另外，可以不使用催化剂(镍等)而制造多晶硅或微晶硅。
另外，虽然优选对面板的整体使硅的结晶性提高到多晶或微晶等，但不限定于此。也可以只在面板的一部分区域中提高硅的结晶性。通过选择性地照射激光等，可以选择性地提高结晶性。例如，也可以只对作为像素以外的区域的外围电路区照射激光。或者，也可以只对栅极驱动电路、源极驱动电路等的区域照射激光。或者，也可以只对源极驱动电路的一部分(例如模拟开关)的区域照射激光。其结果是，可以只在需要使电路高速地进行工作的区域中提高硅的结晶性。在像素区中，由于使其高速地工作的必要性低，所以即使不提高结晶性，也可以使像素电路工作而不发生问题。由于提高结晶性的区域较少即可，所以也可以缩短制造工序，且可以提高产率并降低制造成本。由于所需要的制造装置的数量较少就能够进行制造，所以可以降低制造成本。
或者，可以使用半导体基板或SOI基板等来形成晶体管。通过这样，可以制造特性、尺寸及形状等的不均匀性低、电流供给能力高且尺寸小的晶体管。如果使用这些晶体管，则可以谋求电路的低功耗或电路的高集成化。
或者，可以使用具有ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO、AlZnSnO(AZTO)等的化合物半导体或氧化物半导体的晶体管、以及对这些化合物半导体或氧化物半导体进行薄膜化后的薄膜晶体管等。通过这样，可以降低制造温度，例如可以在室温下制造晶体管。其结果是，可以在低耐热性的基板、例如塑料基板或薄膜基板上直接形成晶体管。此外，这些化合物半导体或氧化物半导体不仅可以用于晶体管的沟道形成区，而且还可以作为其他用途来使用。例如，这些化合物半导体或氧化物半导体可以作为电阻元件、像素电极、具有透光性的电极来使用。再者，由于它们可以与晶体管同时成膜或形成，所以可以降低成本。
或者，可以使用通过喷墨法或印刷法而形成的晶体管等。通过这样，可以在室温下进行制造，以低真空度制造，或在大型基板上进行制造。由于即使不使用掩模(标线(reticule))也可以进行制造，所以可以容易地改变晶体管的布局。再者，由于不需要抗蚀剂，所以可以减少材料费用，并减少工序数量。并且，因为只在需要的部分上形成膜，所以与在整个面上形成膜之后进行蚀刻的制造方法相比，可以实现低成本且不浪费材料。
或者，可以使用具有有机半导体或碳纳米管的晶体管等。通过这样，可以在能够弯曲的基板上形成晶体管。因此，能够增强使用了这种基板的半导体装置的耐冲击性。
再者，可以使用各种结构的晶体管。例如，可以使用MOS型晶体管、结型晶体管、双极晶体管等来作为晶体管。通过使用MOS型晶体管，可以减小晶体管尺寸。因此，可以安装多个晶体管。通过使用双极晶体管，可以使大电流流过。因此，可以使电路高速地工作。
此外，也可以将MOS型晶体管、双极晶体管等混合而形成在一个基板上。通过采用这种结构，可以实现低功耗、小型化、高速工作等。
除此之外，还可以采用各种晶体管。
另外，可以使用各种基板形成晶体管。对基板的种类没有特别的限制。作为该基板，例如可以使用单晶基板(例如，硅基板)、SOI基板、玻璃基板、石英基板、塑料基板、金属基板、不锈钢基板、具有不锈钢箔的基板、钨基板、具有钨箔的基板、柔性基板等。作为玻璃基板的一例，有铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等。作为挠性基板的一例，有以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料或丙烯酸树脂等的具有柔性的合成树脂等。除此之外，还有贴合薄膜(由聚丙烯、聚酯、乙烯基、聚氟化乙烯、氯乙烯等)、包含纤维状的材料的纸、基材薄膜(聚酯、聚酰胺、聚酰亚胺、无机蒸镀薄膜、纸类等)等。或者，也可以使用某个基板来形成晶体管，然后将晶体管转置到另一基板上，并在另一基板上配置晶体管。作为转置晶体管的基板，可以使用单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、纸基板、玻璃纸基板、石材基板、木材基板、布基板(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)、或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革基板、橡皮基板、不锈钢基板、具有不锈钢箔的基板等。或者，也可以使用人等的动物皮肤(表皮、真皮)或皮下组织作为基板。或者，也可以使用某个基板形成晶体管，并抛光该基板以使其变薄。作为进行抛光的基板，可以使用单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、不锈钢基板、具有不锈钢箔的基板等。通过使用这些基板，可以谋求形成特性良好的晶体管、形成低功耗的晶体管、制造不容易被破坏的装置、赋予耐热性、轻量化或薄型化。
此外，可以采用各种结构的晶体管，而不局限于特定的结构。例如，可以采用具有两个以上的栅电极的多栅极结构。如果采用多栅极结构，则由于将沟道区串联连接，所以成为多个晶体管串联连接的结构。通过采用多栅极结构，可以降低截止电流，提高晶体管的耐压性(提高可靠性)。或者，利用多栅极结构，当在饱和区工作时，即使漏极/源极间的电压变化，漏极/源极间电流的变化也不太大，从而可以使电压/电流特性的斜率平坦。如果利用斜率平坦的电压/电流特性，则可以实现理想的电流源电路或电阻值非常高的主动负载。其结果是，可以实现特性良好的差动电路或电流反射镜电路。
作为其他的例子，可以采用在沟道上下配置有栅电极的结构。因为通过采用在沟道上下配置有栅电极的结构，可以增加沟道区，所以可以增加电流值。或者，通过采用在沟道上下配置有栅电极的结构，容易产生耗尽层，因此可以实现S值的改善。此外，通过采用在沟道上下配置有栅电极的结构，从而成为多个晶体管并联连接这样的结构。
也可以采用将栅电极配置在沟道区之上的结构、将栅电极配置在沟道区之下的结构、正交错结构、反交错结构、将沟道区分割成多个区的结构、并联连接沟道区的结构、或者串联连接沟道区的结构。而且，还可以采用沟道区(或其一部分)与源电极或漏电极重叠的结构。通过采用沟道区(或其一部分)与源电极或漏电极重叠的结构，可以防止因电荷积存在沟道区的一部分而造成的工作不稳定。或者，可以应用设置LDD区的结构。通过设置LDD区，可以谋求降低截止电流或者提高晶体管的耐压性(提高可靠性)。或者，通过设置LDD区，当在饱和区工作时，即使漏极·源极之间的电压变化，漏极·源极之间的电流的变化也不太大，从而可以使电压·电流特性的斜率平坦。
另外，作为晶体管，可以采用各种各样的类型，可以使用各种基板来形成。因此，为了实现规定功能所需要的所有电路可以形成在同一基板上。例如，为了实现规定功能所需要的所有电路也可以使用玻璃基板、塑料基板、单晶基板或SOI基板等各种基板来形成。通过使用同一基板来形成为了实现规定功能所需要的所有电路，从而可以通过减少部件个数来降低成本，或可以通过减少与电路部件之间的连接件数来提高可靠性。或者，也可以将为了实现规定功能所需要的电路的一部分形成在某个基板上，并将为了实现规定功能所需要的电路的另一部分形成在另一个基板上。换而言之，也可以不使用同一基板来形成为了实现规定功能所需要的所有电路。例如，也可以利用晶体管将为了实现规定功能所需要的电路的一部分形成在玻璃基板上，将为了实现规定功能所需要的电路的另一部分形成在单晶基板上，并通过COG(Chip On Glass：玻璃上芯片)将由使用单晶基板形成的晶体管所构成的IC芯片连接到玻璃基板，从而在玻璃基板上配置该IC芯片。或者，也可以使用TAB(TapeAutomated Bonding：卷带自动接合)或印刷电路板使该IC芯片和玻璃基板连接。像这样，通过将电路的一部分形成在同一基板上，从而可以通过减少部件个数来降低成本、或可以通过减少与电路部件之间的连接件数来提高可靠性。或者，驱动电压高的部分及驱动频率高的部分的电路，由于其功耗大，因此不将该部分的电路形成在同一基板上，取而代之，例如如果将该部分的电路形成在单晶基板上以使用由该电路构成的IC芯片，则能够防止功耗的增加。
另外，一个像素指的是能够控制明亮度的一个要素。因此，作为一个例子，设一个像素表示一个颜色要素，并用该一个颜色要素来表现明亮度。因此，在采用由R(红色)、G(绿色)和B(蓝色)这些颜色要素构成的彩色显示装置的情况下，将像素的最小单位设为由R的像素、G的像素、以及B的像素这三个像素构成的像素。再者，颜色要素并不局限于三种颜色，也可以使用三种以上的颜色，并且可以使用RGB以外的颜色。例如，可以加上白色来实现RGBW(W是白色)。或者，可以对RGB加上黄色、蓝绿色、紫红色、翡翠绿及朱红色等的一种以上的颜色。或者，例如，也可以对RGB追加与RGB中的至少一种颜色类似的颜色。例如，可以采用R、G、B1、B2。B1和B2虽然都是蓝色，但是波长稍微不同。与此同样，可以采用R1、R2、G、B。通过采用这种颜色要素，可以进行更逼真的显示。通过采用这种颜色要素，可以降低功耗。作为其他例子，关于一个颜色要素，在使用多个区来控制明亮度的情况下，可以将所述区中的一个作为一个像素。因此，作为一个例子，在进行面积灰度的情况或具有子像素(副像素)的情况下，每一个颜色要素具有控制明亮度的多个区，虽然由它们全体来表现灰度，但是可以将控制明亮度的区域中的一个作为一个像素。因此，在此情况下，一个颜色要素由多个像素构成。或者，即使在一个颜色要素中具有多个控制明亮度的区域，也可以将它们汇总而将一个颜色要素作为一个像素。因此，在此情况下，一个颜色要素由一个像素构成。或者，关于一个颜色要素，在使用多个区来控制明亮度的情况下，由于像素的不同，有对显示有贡献的区域的大小不同的情况。或者，在一个颜色要素所具有的多个控制明亮度的区域中，也可以使提供给各个区的信号稍微不同，从而扩大视角。就是说，一个颜色要素所具有的多个区分别具有的像素电极的电位也可以互不相同。其结果是，施加到液晶分子的电压根据各像素电极而各不相同。因此，可以扩大视角。
再者，在明确地记载“一个像素(三种颜色)”的情况下，将R、G和B三个像素看作一个像素。在明确地记载“一个像素(一种颜色)”的情况下，当每个颜色要素具有多个区时，将该多个区汇总并看作一个像素。
另外，像素有时配置(排列)为矩阵形状。这里，像素配置(排列)为矩阵形状包括如下情况：在纵向或横向上，在直线上排列而配置像素的情况，或者，在锯齿形的线上配置像素的情况。因此，在以三色的颜色要素(例如RGB)进行全彩色显示的情况下，也包括：进行条形配置的情况，或者将三种颜色要素的点配置为三角形状的情况。再者，还包括以拜尔(Bayer)方式进行配置的情况。此外，颜色要素的每个点也可以具有不同大小的显示区。由此，可以实现低功耗、或显示元件的长寿命化。
此外，可以采用在像素上具有主动元件的有源矩阵方式、或在像素上没有主动元件的无源矩阵方式。
在有源矩阵方式中，作为主动元件(有源元件、非线性元件)，不仅可以使用晶体管，而且还可使用各种主动元件(有源元件、非线性元件)。例如，可以使用MIM(MetalInsulator Metal；金属-绝缘体-金属)或TFD(Thin Film Diode；薄膜二极管)等。由于这些元件的制造工序少，所以可以降低制造成本或提高成品率。再者，由于元件尺寸小，所以可以提高开口率，并实现低功耗或高亮度化。
另外，除了有源矩阵方式以外，还可以采用没有使用主动元件(有源元件、非线性元件)的无源矩阵型。由于不使用主动元件(有源元件、非线性元件)，所以制造工序少，可以降低制造成本或提高成品率。由于不使用主动元件(有源元件、非线性元件)，所以可以提高开口率，并实现低功耗或高亮度化。
此外，晶体管是指包括栅极、漏极、以及源极的至少具有三个端子的元件，且在漏区和源区之间具有沟道区，电流能够通过漏区、沟道区、以及源区流动。这里，因为源极和漏极根据晶体管的结构或工作条件等而改变，因此很难限定哪个是源极或漏极。因此，有时不将用作源极及漏极的区域称为源极或漏极。在此情况下，作为一个例子，有时将它们分别记为第一端子和第二端子。或者，有时将它们分别记为第一电极和第二电极。或者，有时将它们记为第一区和第二区。
另外，晶体管也可以是包括基极、发射极和集电极的至少具有三个端子的元件。在此情况下，也与上述同样地有时将发射极和集电极分别记为第一端子和第二端子等。
再者，栅极是指包括栅电极和栅极布线(也称为栅极线、栅极信号线、扫描线、扫描信号线等)的整体，或者是指这些中的一部分。栅电极指的是通过栅极绝缘膜而与形成沟道区的半导体重叠的部分的导电膜。此外，栅电极的一部分有时通过栅极绝缘膜而与LDD(Lightly Doped Drain；轻掺杂漏极)区或源区(或漏区)重叠。栅极布线是指用于连接各晶体管的栅电极之间的布线、用于连接各像素所具有的栅电极之间的布线、或用于连接栅电极和其他布线的布线。
但是，也存在着用作栅电极并用作栅极布线的部分(区、导电层、布线等)。这种部分(区、导电层、布线等)可以称为栅电极或栅极布线。换言之，也存在着无法明确区分栅电极和栅极布线的区域。例如，在沟道区与延伸而配置的栅极布线的一部分重叠的情况下，该部分(区、导电层、布线等)不仅用作栅极布线，但也用作栅电极。因此，这种部分(区、导电层、布线等)可以称为栅电极或栅极布线。
另外，用与栅电极相同的材料形成、且形成与栅电极相同的岛(island)而连接的部分(区、导电层、布线等)也可以称为栅电极。与此同样，用与栅极布线相同的材料形成、且形成与栅极布线相同的岛(island)而连接的部分(区、导电层、布线等)也可以称为栅极布线。严格而言，有时这种部分(区、导电层、布线等)与沟道区不重叠，或者，不具有与其他栅电极之间实现连接的功能。但是，根据制造时的规格等关系，具有：由与栅电极或栅极布线相同的材料形成且形成与栅电极或栅极布线相同的岛(island)而连接的部分(区、导电层、布线等)。因此，这种部分(区、导电膜、布线等)也可以称为栅电极或栅极布线。
另外，例如在多栅极晶体管中，在很多情况下一个栅电极和其他的栅电极通过由与栅电极相同的材料形成的导电层实现连接。因为这种部分(区、导电层、布线等)是用于连接栅电极和栅电极的部分(区、导电层、布线等)，因此可以称为栅极布线，但是由于也可以将多栅极晶体管看作一个晶体管，所以也可以称为栅电极。换言之，由与栅电极或栅极布线相同的材料形成、且形成与栅电极或栅极布线相同的岛(island)而连接的部分(区、导电层、布线等)也可以称为栅电极或栅极布线。而且，例如，由与栅电极或栅极布线不同的材料形成的导电层也可以称为栅电极或栅极布线，其中，该导电层是连接栅电极和栅极布线的部分的导电膜。
另外，栅极端子是指栅电极的部分(区、导电层、布线等)或与栅电极电连接的部分(区、导电层、布线等)中的一部分。
再者，在将某个布线称为栅极布线、栅极线、栅极信号线、扫描线、扫描信号线等的情况下，该布线有时不连接到晶体管的栅极。在此情况下，栅极布线、栅极线、栅极信号线、扫描线、扫描信号线有时表示以与晶体管的栅极相同的层形成的布线、由与晶体管的栅极相同的材料形成的布线、或与晶体管的栅极同时成膜的布线。作为一个例子，可以举出保持电容用布线、电源线、基准电位供给布线等。
此外，源极是指包括源区、源电极和源极布线(也称为源极线、源极信号线、数据线、数据信号线等)的整体，或者是指这些中的一部分。源区是指包含很多P型杂质(硼或镓等)或N型杂质(磷或砷等)的半导体区。因此，稍微包含P型杂质或N型杂质的区域，即，所谓的LDD(Lightly Doped Drain；轻掺杂漏极)区，不包括在源区。源电极是指以与源区不相同的材料形成并与源区电连接而配置的部分的导电层。但是，源电极有时包括源区而称为源电极。源极布线是指用于连接各晶体管的源电极之间的布线、用于连接各像素所具有的源电极之间的布线、或用于连接源电极和其他布线的布线。
但是，也存在着作为源电极和源极布线起作用的部分(区、导电层、布线等)。这种部分(区、导电层、布线等)可以称为源电极或源极布线。换而言之，也存在着无法明确区分源电极和源极布线的区域。例如，在源区与延伸而配置的源极布线的一部分重叠的情况下，该部分(区、导电层、布线等)作为源极布线起作用，但也作为源电极起作用。因此，这种部分(区、导电层、布线等)可以称为源电极或源极布线。
另外，以与源电极相同的材料形成且形成与源电极相同的岛(island)而连接的部分(区、导电层、布线等)、或连接源电极和源电极的部分(区、导电层、布线等)也可以称为源电极。另外，与源区重叠的部分也可以称为源电极。与此相同，以与源极布线相同的材料形成且形成与源极布线相同的岛(island)而连接的区域也可以称为源极布线。严格而言，该部分(区、导电层、布线等)有时不具有与其他源电极之间实现连接的功能。但是，因为制造时的规格等的关系，具有以与源电极或源极布线相同的材料形成且与源电极或源极布线连接的部分(区、导电层、布线等)。因此，这样的部分(区、导电层、布线等)也可以称为源电极或源极布线。
另外，例如，也可以将用与源电极或源极布线不同的材料形成的导电层称为源电极或源极布线，其中，该导电膜是连接源电极和源极布线的部分的导电层。
再者，源极端子是指源区、源电极、与源电极电连接的部分(区、导电层、布线等)中的一部分。
另外，在将某个布线称为源极布线、源极线、源极信号线、数据线、数据信号线等的情况下，该布线有时不连接到晶体管的源极(漏极)。在此情况下，源极布线、源极线、源极信号线、数据线、数据信号线有时表示以与晶体管的源极(漏极)相同的层形成的布线、以与晶体管的源极(漏极)相同的材料形成的布线、或与晶体管的源极(漏极)同时成膜的布线。作为一个例子，可以举出保持电容用布线、电源线、基准电位供给布线等。
另外，漏极与源极同样。
再者，半导体装置是指具有包括半导体元件(晶体管、二极管、闸流晶体管等)的电路的装置。而且，也可以将通过利用半导体特性来起作用的所有装置称为半导体装置。或者，将具有半导体材料的装置称为半导体装置。
而且，显示装置指的是具有显示元件的装置。此外，显示装置也可以具有包含显示元件的多个像素。此外，显示装置可以包括驱动多个像素的外围驱动电路。此外，驱动多个像素的外围驱动电路也可以与多个像素形成在同一基板上。此外，显示装置可以包括通过引线键合或凸起等而配置在基板上的外围驱动电路、所谓的通过玻璃上芯片(COG)而连接的IC芯片、或者通过TAB等而连接的IC芯片。此外，显示装置也可以包括安装有IC芯片、电阻元件、电容元件、电感器、晶体管等的柔性印刷电路(FPC)。此外，显示装置可以包括通过柔性印刷电路(FPC)等实现连接、并安装有IC芯片、电阻元件、电容元件、电感器、晶体管等的印刷线路板(PWB)。另外，显示装置也可以包括偏振板或相位差板等的光学片。此外，显示装置还包括照明装置、框体、声音输入输出装置、光传感器等。
此外，照明装置也可以具有背光灯单元、导光板、棱镜片、扩散片、反射片、光源(LED、冷阴极管等)、冷却装置(水冷式、空气冷却式)等。
另外，发光装置指的是具有发光元件等的装置。在具有发光元件作为显示元件的情况下，发光装置是显示装置的一个具体例子。
另外，反射装置指的是具有光反射元件、光衍射元件、光反射电极等的装置。
另外，液晶显示装置指的是具有液晶元件的显示装置。作为液晶显示装置，可以举出直观型、投射型、透射型、反射型、半透射型等。
另外，驱动装置指的是具有半导体元件、电路、电子电路的装置。例如，对从源极信号线向像素内的信号输入进行控制的晶体管(有时称为选择用晶体管、开关用晶体管等)、将电压或电流提供到像素电极的晶体管、将电压或电流提供到发光元件的晶体管等，是驱动装置的一个例子。再者，将信号提供到栅极信号线的电路(有时称为栅极驱动器、栅极线驱动电路等)、将信号提供到源极信号线的电路(有时称为源极驱动器、源极线驱动电路等)等，是驱动装置的一个例子。
再者，有可能重复具有显示装置、半导体装置、照明装置、冷却装置、发光装置、反射装置、驱动装置等。例如，显示装置有时具有半导体装置及发光装置。或者，半导体装置有时具有显示装置及驱动装置。
再者，明确地记载“在A的上面形成B”或“在A上形成B”的情况不局限于B直接接触地形成在A的上面的情况。还包括不直接接触的情况，即，在A和B之间夹有其他对象物的情况。这里，A和B是对象物(例如装置、元件、电路、布线、电极、端子、导电膜、层等)。
因此，例如，明确地记载“在层A的上面(或层A上)形成层B”的情况包括如下两种情况：层B直接接触地形成在层A的上面的情况；以及在层A的上面直接接触地形成其他层(例如层C或层D等)，并且层B直接接触地形成在所述其他层上的情况。另外，其他层(例如层C或层D等)可以是单层或多层。
而且，关于明确地记载“在A的上方形成B”的情况也同样地，不局限于B直接接触A的上面的情况，而还包括在A和B之间夹有其他对象物的情况。因此，例如，“在层A的上方形成层B”的情况包括如下两种情况：层B直接接触地形成在层A的上面的情况；以及在层A之上直接接触地形成其他层(例如层C或层D等)，并且层B直接接触地形成在所述其他层上的情况。此外，其他层(例如层C或层D等)可以是单层或多层。
另外，明确地记载“在A的上面形成B”、“在A上形成B”、或“在A的上方形成B”的情况还包括在A的斜上面形成B的情况。
另外，“在A的下面形成B”或“在A的下方形成B”的情况与上述情况同样。
而且，明确记载为单数的情况优选是单数。但是本发明不局限于此，也可以是复数。与此同样，明确记载为复数的情况优选是复数，但是本发明不局限于此，也可以是单数。
此外，在附图中，有时为清楚地说明而夸大了大小、层的厚度或区域。此外，在附图中，示意性地示出理想例子，而不局限于附图所示的形状或数值等。例如，可以包括制造技术所引起的形状不均匀、或误差等所引起的形状不均匀、或者杂波所引起的信号、电压或电流不均匀或者定时的偏差所引起的信号、电压或电流不均匀等。
另外，在很多情况下，专门用语是用来描述特定的实施方式或实施例等的，但不局限于此。
此外，没有被定义的术语(包括专门用语或学术用语等科技术语)可以表示与普通的本领域技术人员所理解的一般意思相同的意思。由词典等定义的词句优选被解释为不与有关技术的背景产生矛盾的意思。
另外，第一、第二、第三等这些词用来有区别地描述各种因素、构件、区、层、领域。因此，第一、第二、第三等这些词不限定因素、构件、区、层、领域等个数。再者，例如，可以用“第二”或“第三”等替换“第一”。
注意，“上”、“上方”、“下”、“下方”、“横”、“右”、“左”、“斜”、“里边”或“前边”等表示空间配置的词句在很多情况下用来以附图简单地示出某种因素或特征和其他因素或特征的关联。但是，不局限于此，这些表示空间配置的词句除了附图所描述的方向以外还可以包括其他方向。例如，明确地记载“在A之上B”的情况不局限于B存在于A之上的情况。附图中的装置可以反转或者转动180°，所以还可以包括B存在于A之下的情况。如此，“上”这词句除了“上”这方向以外还可以包括“下”这方向。但是，不局限于此，附图中的装置转动为各种方向，所以“上”这词句除了“上”及“下”这些方向以外还可以包括“横”、“右”、“左”、“斜”、“里边”或“前边”等其他方向。
根据本发明的一个方式可以形成具有透光性的晶体管或具有透光性的电容元件。因此，即使在像素中配置晶体管及电容元件，也可以在形成有晶体管及电容元件的部分中透过光，所以可以提高开口率。再者，因为可以使用电阻低且导电率高的材料形成连接晶体管和元件(例如，其他的晶体管)的布线或连接电容元件和元件(例如，其他的电容元件)的布线，所以可以减少信号的波形畸变，并减少布线电阻所引起的电压降低。
附图说明
图1是根据本发明的一个方式的俯视图及截面图；
图2是根据本发明的一个方式的截面图；
图3是根据本发明的一个方式的截面图；
图4是根据本发明的一个方式的截面图；
图5是根据本发明的一个方式的截面图；
图6是根据本发明的一个方式的截面图；
图7是根据本发明的一个方式的俯视图及截面图；
图8是根据本发明的一个方式的俯视图及截面图；
图9是根据本发明的一个方式的俯视图；
图10是根据本发明的一个方式的俯视图及截面图；
图11是根据本发明的一个方式的俯视图及截面图；
图12是根据本发明的一个方式的俯视图；
图13是根据本发明的一个方式的俯视图及截面图；
图14是根据本发明的一个方式的俯视图及截面图；
图15是根据本发明的一个方式的俯视图；
图16是根据本发明的一个方式的俯视图及截面图；
图17是根据本发明的一个方式的截面图；
图18是根据本发明的一个方式的截面图；
图19是根据本发明的一个方式的截面图；
图20是根据本发明的一个方式的截面图；
图21是根据本发明的一个方式的截面图；
图22是说明多级灰度掩模的图；
图23是根据本发明的一个方式的截面图；
图24是根据本发明的一个方式的框图；
图25是根据本发明的一个方式的截面图；
图26是说明根据本发明的一个方式的半导体装置的电路图；
图27是说明根据本发明的一个方式的显示装置的截面图；
图28是说明根据本发明的一个方式的显示装置的俯视图及截面图；
图29是说明根据本发明的一个方式的显示装置的俯视图及截面图；
图30是说明根据本发明的一个方式的显示装置的图；
图31是说明根据本发明的一个方式的电子设备的图；
图32是说明根据本发明的一个方式的电子设备的图；
图33是说明根据本发明的一个方式的电子设备的图；
图34是说明根据本发明的一个方式的电子设备的图；
图35是根据本发明的一个方式的截面图；
图36是根据本发明的一个方式的俯视图；
图37是说明根据本发明的一个方式的电路的图；
图38是说明根据本发明的一个方式的电路的图；
图39是说明根据本发明的一个方式的电路的图；
图40是说明根据本发明的一个方式的显示元件的电位的图；
图41是说明根据本发明的一个方式的显示画面的图。
具体实施方式
下面，关于本发明的实施方式将参照附图进行说明。但是，本发明可以以多个不同形式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
在本说明书中，“膜”是指形成在整个面上并没有进行图案形成。另外“层”是由抗蚀剂掩模等图案形成为所希望的形状。注意，如上述“膜”和“层”的区别是为了方便起见进行的，有时并不特别区别地使用膜和层。另外，至于层叠膜的各个层，有时并不区别使用膜和层。
另外，在本说明书中，为了方便区别要素，使用“第一”、“第二”或“第三”等的附有序数词的用词，该用词不是用来限制个数，也不是用来限制配置及工序的顺序。
注意，在某一个实施方式中所说明的内容(也可以是其一部分的内容)对于该实施方式所说明的其他内容(也可以是其一部分的内容)和/或在一个或多个其他实施方式中所说明的内容(也可以是其一部分的内容)可以进行应用、组合或置换等。
注意，在实施方式中所说明的内容是指在各种实施方式中利用各种附图而说明的内容、或利用说明书所记载的文章而说明的内容。
注意，可以通过将在某一个实施方式中所说明的附图(也可以是其一部分)，与该附图的其他部分、在该实施方式中所说明的其他附图(也可以其一部分)和/或在一个或多个其他实施方式中所说明的附图(也可以是其一部分)进行组合，从而构成更多的附图。
注意，可以在某一个实施方式中所描述的附图或者文章中，取出其一部分而构成发明的一个方式。从而，在记载有说明某一部分的附图或者文章的情况下，取出其一部分的附图或者文章的内容也是作为发明的一个方式而公开的，所以能够构成发明的一个方式。因此，例如，可以在记载有一个或多个有源元件(晶体管、二极管等)、布线、无源元件(电容元件、电阻元件等)、导电层、绝缘层、半导体层、有机材料、无机材料、零部件、基板、模块、装置、固体、液体、气体、工作方法、制造方法等的附图(截面图、俯视图、电路图、框图、流程图、工序图、立体图、立面图、配置图、时序图、结构图、示意图、图表、表、光路图、向量图、状态图、波形图、照片、化学式等)或者文章中，取出其一部分而构成发明的一个方式。
实施方式1
在本实施方式中，参照图1至图15说明半导体装置及其制造工序。
图1示出本实施方式的半导体装置。图1A是俯视图，而图1B是沿着图1A中的A-B截断的截面图。
图1A所示的半导体装置包括像素部，该像素部包括配置在第一方向的多个布线(例如，栅极布线及电容布线)、配置在第二方向的多个布线(例如，源极布线)以及这些布线的交叉部附近的多个晶体管。另外，配置在第一方向的布线和配置在第二方向的布线优选正交。注意，在本说明书中，像素部是指由多个栅极布线及多个源极布线围成的区域。
图1所示的晶体管150在具有绝缘表面的基板100上由半导体层103a、设置在半导体层103a上的用作源电极或漏电极的导电层106a、106b、设置在用作源电极或漏电极的导电层106a、106b上的栅极绝缘膜110、设置在栅极绝缘膜110上且设置在导电层106a和106b之间的用作栅电极的导电层113a构成。因此，晶体管150是所谓的顶栅型晶体管。但是，也可以在沟道(半导体层103a)的下侧配置有栅电极。半导体层103a优选具有氧化物。但是，不局限于此，而半导体层可以不具有氧化物。例如，可以使用硅、砷化镓、化合物半导体、有机半导体、碳纳米管等形成半导体层103a。
此外，使用具有透光性的材料形成构成晶体管150的半导体层103a、用作栅电极的导电层113a、用作源电极或漏电极的导电层106a、106b等中的一部分或全部。像这样，通过使用具有透光性的材料形成构成晶体管150的半导体层及导电层等中的一部分或全部，可以使形成有晶体管的部分透过光，从而可以提高像素部的开口率。
在很多情况下，将构成栅电极、源电极或漏电极的导电层延长，以在同一个岛上形成连接元件和元件，例如连接晶体管和晶体管的布线。因此，在很多情况下，连接晶体管的栅极和别的晶体管的栅极的布线(称为栅极布线)由与晶体管的栅电极相同的层结构或相同材料形成，并且连接晶体管的源极和别的晶体管的源极的布线(称为源极布线)由与晶体管的源电极相同的层结构或相同材料形成。由此，在作为栅电极、源电极或漏电极使用具有透光性的材料而形成的情况下，栅极布线及源极布线与栅电极及源电极或漏电极同样，使用具有透光性的材料形成。
与具有遮光性及反射性的材料例如铝、钼、钛、钨、钕、铜、银、铬等相比，具有透光性的材料例如氧化铟锡、氧化铟锌及氧化铟锡锌等的导电率低。因此，当使用具有透光性的材料形成布线时，布线电阻增高。例如，在制造大型显示装置的情况下，因为布线延长，所以布线电阻成为极高。当布线电阻增高时，发生在该布线传播的信号的波形畸变，由于布线电阻所导致的电压下降，而供应的电压变小。因此，有如下忧虑：供应准确的电压和电流变得困难，进行正常的显示和工作变得困难。
于是，层叠具有透光性的导电层113a和具有遮光性的导电层116a来形成与晶体管150的栅电极电连接的栅极布线，并且层叠具有透光性的导电层106a和具有遮光性的导电层109a来形成与晶体管150的源电极或漏电极电连接的源极布线。换言之，晶体管150的栅电极由具有透光性的导电层113a的一部分形成。而且，晶体管150的源电极或漏电极由具有透光性的导电层106a的一部分形成。
导电层113a的透光率优选充分高。此外，导电层113a的透光率优选高于导电层116a的透光率。
此外，优选的是，导电层116a的电阻率充分低，导电率充分高。另外，导电层116a的电阻率优选低于导电层113a的电阻率。但是，因为导电层116a用作导电层，所以导电层116a的电阻率优选低于绝缘层的电阻率。
通过层叠具有透光性的导电层和具有遮光性的导电层来形成栅极布线或源极布线，可以减少布线电阻。此外，通过减少布线电阻，可以减少信号的波形畸变且减少布线电阻所导致的电压下降。此外，通过减少布线电阻所导致的电压下降，可以供给正确的电压及电流。由此，可以制造大型显示装置。此外，因为栅极布线或源极布线由具有遮光性的导电层构成，所以可以对像素之间进行遮光。换言之，可以利用配置在行方向上的栅极布线和配置在列方向上的源极布线，来不使用黑矩阵地对像素之间的空隙进行遮光。但是，也可以使用黑矩阵。
另外，从显示特性的观点来看，需要像素具有大电容元件并实现高开口率化。通过各像素具有高开口率，提高光利用效率，因此实现显示装置的低耗电化及小型化。近年来，像素尺寸的微细化进步，需要提供更高清晰的图像。但是，像素尺寸的微细化导致占据在一个像素中的晶体管及布线的形成面积增大，因此降低像素的开口率。为了在规定的像素尺寸中获得高开口率，必须高效地设计像素的电路结构所需要的要素。
根据本发明的一个方式的电容布线，优选配置在与栅极布线相同的第一方向上，且在像素区中使用具有透光性的导电层113b形成上述电容布线。而且，在与源极布线重叠的区域中，也可以层叠具有透光性的导电层113b和具有遮光性的导电层116b以提高导电率。此外，在电容布线中形成有保持电容部160。保持电容部160与晶体管150的源电极及漏电极中的一方(导电层106b)连接。以栅极绝缘膜110为电介质使用用作电极的导电层106b和导电层113b构成保持电容部160。另外，因为在像素电极和导电层113b之间形成电容，所以也可以将该电容用作保持电容。
虽然在本实施方式中示出将电容布线的宽度和栅极布线的宽度形成为相同的例子，但是也可以将电容布线的宽度和栅极布线的宽度形成为不同。优选将电容布线的宽度形成为大于栅极布线的宽度。通过扩大电容布线的宽度，可以将保持电容部160的面积变大。
如此，通过由具有透光性的导电层106b及导电层113b构成保持电容部160，可以使形成有保持电容部160的部分透光，而可以提高开口率。另外，通过由具有透光性的导电层构成保持电容部160，可以不使开口率降低而使保持电容部160的尺寸增大，因此即使晶体管截止，也提高像素电极的电位保持特性，而提高显示质量。另外，可以使馈通电位降低。或者，由于对噪声的耐性提高，因此可以减少串扰(cross talk)。此外，由于可以实现正确的电压，因此还可以减少闪烁。可以高效地布局像素的电路结构所需要的电路要素。
另外，将图1所示的晶体管150可以用于设置在以液晶显示装置或EL显示装置为代表的发光显示装置的像素部中的像素晶体管。因此，在图1中，在栅极绝缘膜110、绝缘膜117中设置有接触孔130，在绝缘膜117上设置有像素电极层(具有透光性的导电层119a、119c)，通过设置在栅极绝缘膜110、绝缘膜117中的接触孔130，像素电极层(具有透光性的透明导电层119a)和导电层106b连接。
接着，使用图2至图5说明半导体装置的制造工序的一例。
首先，在具有绝缘表面的基板100上形成氧化物半导体膜101(参照图2A和2B)。
例如，作为具有绝缘表面的基板100，可以使用用于液晶显示装置等的可见光可透过的玻璃基板。上述玻璃基板优选为无碱玻璃基板。作为无碱玻璃基板，例如使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的玻璃材料。除此之外，作为具有绝缘表面的基板100还可以使用陶瓷基板、石英基板或蓝宝石基板等由绝缘体构成的绝缘基板、其表面使用绝缘材料覆盖的由硅等半导体材料构成的半导体基板、其表面使用绝缘材料覆盖的由金属或不锈钢等导体构成的导电基板等。另外，也可以使用PET(聚对苯二甲酸乙二醇酯)等的塑料基板。
也可以在具有绝缘表面的基板100上设置作为基底膜的绝缘膜。绝缘膜具有防止来自基板100的碱金属(Li、Cs、Na等)、碱土金属(Ca、Mg等)或其他金属元素等杂质扩散的功能。注意，将Na的浓度设定为5×1019/cm3以下，优选设定为1×1018/cm3以下。绝缘膜可以由选自氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜中的一种的单层结构或多种膜的层叠结构而形成。更优选的是，在氮化硅膜上设置氧化硅膜。通过使用氮化硅膜，可以充分地防止杂质的扩散。此外，通过在其上设置氧化硅膜，可以避免氮化半导体膜和半导体层的接触。这是因为当氮化硅膜和半导体层接触时，半导体层可能受到氢化的缘故。但是，不局限于此而可以使氮化硅膜和半导体层彼此接触。
作为形成氧化物半导体膜101的氧化物半导体，优选使用具有表示为InMO3(ZnO)m(m>0)的结构的氧化物半导体，特别优选使用In-Ga-Zn-O类氧化物半导体。另外，M示出选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，有时采用Ga，有时包含Ga以外的上述金属元素诸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半导体中，有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni等其他迁移金属元素或该迁移金属的氧化物的氧化物半导体。在本说明书中，也将具有表示为InMO3(ZnO)m(m>0)的结构的氧化物半导体中的具有作为M至少包含Ga的结构的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，并且也将该薄膜称为In-Ga-Zn-O类的非单晶膜。
至于In-Ga-Zn-O类非单晶膜的结晶结构，通过XRD(X线衍射)分析观察到非晶结构。注意，至于用于分析的样品的In-Ga-Zn-O类非单晶膜，在通过溅射法形成之后，对它以200℃至500℃，典型地以300℃至400℃进行10分钟至100分钟的热处理。
通过将In-Ga-Zn-O类非单晶膜用作薄膜晶体管的激活层，可以制造具有如下电特性的薄膜晶体管：当栅极电压为±20V时，导通截止比为109以上，迁移率为10cm2/V·s以上。
但是，氧化物半导体膜101不局限于具有表示为InMO3(ZnO)m(m>0)的结构的氧化物半导体膜。例如，还可以使用具有氧化铟(InOx)、氧化锌(ZnOx)、氧化锡(SnO)、氧化铟锌(IZO)、氧化铟锡(Indium Tin Oxide：ITO)、包含氧化硅的氧化铟锡(ITSO)、添加有镓的氧化锌(GZO)等的氧化物半导体膜。
将氧化物半导体膜101的膜厚度设定为50nm以上，优选设定为60nm以上至150nm。此外，氧化物半导体膜101有时在后面形成的用作源电极或漏电极的导电层106a和106b之间具有其膜厚度比与导电层106a、106b重叠的区域的膜厚度薄的区域。因在对导电层106a、106b进行蚀刻时半导体层103a的一部分也被蚀刻而产生上述情况。因此，通过将氧化物半导体膜101的膜厚度设定为50nm以上，可以防止沟道形成区因蚀刻而消失的情况。
氧化物半导体膜101的载流子浓度范围优选低于1×1017/cm3(更优选为1×1011/cm3以上)。当氧化物半导体膜101的载流子浓度范围超过上述范围时，有薄膜晶体管成为常导通状态(nomally-on)的忧虑。
氧化物半导体膜101也可以包含绝缘杂质。作为该杂质，有以氧化硅、氧化锗、氧化铝等为代表的绝缘氧化物、以氮化硅、氮化铝等为代表的绝缘氮化物或者氧氮化硅、氧氮化铝等的绝缘氧氮化物。
以不影响到氧化物半导体的导电性的浓度对氧化物半导体添加这些绝缘氧化物、绝缘氮化物或绝缘氧氮化物。
通过使氧化物半导体膜101包含绝缘杂质，可以抑制该氧化物半导体膜101的晶化。通过抑制氧化物半导体膜101的晶化，可以实现薄膜晶体管的特性的稳定化。
例如，通过使In-Ga-Zn-O类氧化物半导体包含氧化硅等的杂质，即使进行300℃至600℃的热处理也可以防止该氧化物半导体的晶化或微晶粒的生成。
在将In-Ga-Zn-O类氧化物半导体用作沟道形成区的薄膜晶体管的制造工序中，可以通过热处理提高S值(subthreshold swing value，亚阈值摆动值)及场效应迁移率，并且在这种情况下也可以防止薄膜晶体管成为常导通状态。此外，在该薄膜晶体管受到热应力、偏置应力的情况下也可以防止阈值电压的变动。
作为应用于氧化物半导体膜101的氧化物半导体，除了上述之外还可以应用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体。此外，通过对上述氧化物半导体添加抑制晶化并使它们保持非晶状态的杂质，可以实现薄膜晶体管的特性的稳定化。
在本发明的一个方式中使用的半导体层只要具有透光性，而除了氧化物半导体之外还可以使用结晶半导体(单晶半导体或多晶半导体)、非晶半导体、微晶半导体或有机半导体等。
注意，当在基板100上形成绝缘膜时，也可以在形成氧化物半导体膜101之前对绝缘膜的表面进行等离子体处理。通过进行等离子体处理，可以去除附着于绝缘膜表面的尘屑(微粒等)。
当进行等离子体处理时，通过使用脉冲直流(DC)电源，可以减少尘屑且膜厚度分布也变均匀，所以是优选的。另外，在进行上述等离子体处理之后，通过不暴露于大气地形成氧化物半导体膜101，可以抑制在绝缘膜和氧化物半导体膜101的界面上附着尘屑或水分。
此外，作为溅射装置，还可以使用能够设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同膜，又可以在同一处理室中同时对多种材料进行溅射形成一个膜。再者，也可以采用在处理室内具备磁场产生机构的磁控管溅射装置的方法(磁控管溅射法)、利用使用微波并产生的等离子体的ECR溅射法等。另外，还可以采用在成膜时使靶材物质和溅射气体成分起化学反应而形成它们的化合物的反应溅射法，以及在成膜时对基板也施加电压的偏压溅射法等。
接着，在氧化物半导体膜101上形成抗蚀剂掩模102，使用该抗蚀剂掩模102选择性地蚀刻氧化物半导体膜101，来形成岛状半导体层103a(参照图2C、2D)。在形成抗蚀剂掩模时采用旋涂法的情况下，为了提高抗蚀剂馍的均匀性，使用大量的抗蚀剂材料和显影液，不需要的材料的耗量多。尤其是基板大型化时，在使用旋涂法的成膜方法中，因为旋转大型基板的机构规模大且材料液的浪费及污水量多，所以从大量生产的观点来看，这是不利的。另外，当对矩形的基板进行旋涂时，在涂布膜上容易发生以旋转轴为中心的圆形的不均匀。在此，采用喷墨法等液滴喷射法、丝网印刷法等选择性地形成抗蚀剂材料膜，并进行暴露形成抗蚀剂掩模。通过选择性地形成抗蚀剂材料膜，可以使抗蚀剂材料的使用量缩减，而可以实现大幅度的成本降低，来对应于1000mm×1200mm、1100mm×1250mm、1150mm×1300mm等的大面积基板。但是，不局限于此。
作为此时的蚀刻方法可以使用湿蚀刻或干蚀刻。在此，通过使用醋酸、硝酸和磷酸的混合液的湿蚀刻，去除氧化物半导体膜101的不需要的部分形成岛状氧化物半导体层103a。注意，在上述蚀刻之后去除抗蚀剂掩模102a。另外，使用湿蚀刻的蚀刻剂只要能够蚀刻氧化物半导体膜101即可，不局限于上述蚀刻剂。在进行干蚀刻的情况下，优选使用含有氯的气体或对含有氯的气体添加氧的气体。通过使用含有氯和氧的气体，可以获得用作基底膜的绝缘膜和氧化物半导体膜101的蚀刻选择比，可以充分地减少对于绝缘膜的损伤。
另外，作为用于干蚀刻的蚀刻装置，可以使用如下装置：利用反应性离子蚀刻法(Reactive Ion Etching；RIE法)的蚀刻装置；利用ECR(Electron Cyclotron Resonance；电子回旋加速器谐振)或ICP(Inductively Coupled Plasma；感应耦合等离子体)等的高密度等离子体源的干蚀刻装置。另外，作为与ICP蚀刻装置相比在较大面积上容易获得均匀放电的干蚀刻装置，有ECCP(Enhanced Capacitively Coupled Plasma：增大电容耦合等离子体)模式的蚀刻装置，在该蚀刻装置中，使上部电极接地，将13.56MHz的高频电源连接到下部电极，并将3.2MHz的低频电源连接到下部电极。当采用该ECCP模式的蚀刻装置时，可以对应作为基板使用超过3m的尺寸的第10代的基板的情况。
然后，优选进行200℃至600℃，代表为300℃至500℃的热处理。在此，在氮气氛下以350℃进行一个小时的热处理。通过该热处理进行构成半导体层103a的In-Ga-Zn-O类氧化物半导体的原子级的重新排列。由于可以释放阻碍半导体层103a中的载流子迁移的应变，所以该热处理(还包括光退火等)是重要的。注意，进行上述热处理的时序只要在形成半导体层103a之后，就没有特别的限制。
接着，在岛状的半导体层103a上形成导电膜104(参照图2E、2F)。
作为导电膜104，可以使用氧化铟锡(ITO)、包含氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌(ZnO)、氮化钛等。此外，还可以使用包含氧化锌的氧化铟锌(IndiumZinc Oxide：IZO)、包含镓(Ga)的氧化锌、氧化锡(SnO2)、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡等。也可以通过溅射法使用上述材料的单层结构或两层以上的层叠结构来形成导电膜104。但是，当采用层叠结构时，多个膜的透光率都充分高。
接着，在导电膜104上形成抗蚀剂掩模105a、105b，使用该抗蚀剂掩模105a、105b对导电膜104选择性地进行蚀刻，来形成用作源电极或漏电极的导电层106a、106b(参照图2G、2H)。另外，在上述蚀刻之后去除抗蚀剂掩模105a、105b。此时，为了提高后面形成的栅极绝缘膜110的覆盖性并防止断裂，优选将用作源电极或漏电极的导电层106a、106b的端部蚀刻为锥形。另外，源电极或漏电极包括源极布线等的由上述导电膜形成的电极及布线。
接着，在岛状的半导体层103a、导电层106a、106b上形成导电膜107(参照图3A、3B)。
可以使用如下材料的单层或层叠形成导电膜107：铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、铬(Cr)、锑(Sb)、铌(Nb)、铈(Ce)等的金属材料、以这些金属材料为主要成分的合金材料或以这些金属材料为成分的氮化物。优选使用铝等的低电阻导电材料形成导电膜107。
当在导电层106a、106b(或导电膜104)上形成导电膜107时，这两个膜可能会起反应。例如，当将ITO用于导电层106a、106b并将铝用于导电膜107时，可能会产生化学反应。因此，为了避免化学反应的产生，优选在导电层106a、106b和导电膜107之间使用高熔点材料。例如，作为高熔点材料的例子，可以举出钼、钛、钨、钽、铬等。而且，优选的是，在使用高熔点材料的膜上使用导电率高的材料形成多层的导电层106a、106b。作为导电率高的材料，可以举出铝、铜、银等。例如，当以层叠结构形成导电层106a、106b时，可以采用如下层叠结构：第一层是钼，第二层是铝，第三层是钼；或者第一层是钼，第二层是包含微量的钕的铝，第三层是钼。通过采用这种结构，可以防止小丘的产生。另外，优选的是，具有透光性的导电层的厚度低于具有遮光性的导电层的厚度。但是，不局限于此。
接着，在导电膜107上形成抗蚀剂掩模108，使用该抗蚀剂掩模108对导电膜107进行蚀刻，来形成导电层109a(参照图3C、3D)。在上述蚀刻之后去除抗蚀剂掩模108。其结果是，使形成有抗蚀剂掩模108的部分残留地去除导电膜107，导电层106a露出。由此，导电层109a和导电层106a中的各层所具有的表面积互不相同。也就是说，导电层106a所具有的表面积比导电层109a所具有的表面积大。或者，导电层109a和导电层106a包括导电层109a和导电层106a重叠的区域以及导电层109a和导电层106a不重叠的区域。
在导电层106a和导电层109a重叠的区域中，导电层106a和导电层109a用作源极布线，在导电层106a和导电层109a不重叠的区域中，导电层106a用作源电极或漏电极。通过使用具有透光性的材料形成用作源电极或漏电极的导电层106a，可以在形成有源电极或漏电极的部分中也透过光，所以可以提高像素的开口率。此外，通过使用其导电率比导电层106a的导电率高的材料形成导电层109a，减少源极布线的布线电阻并减少耗电量。另外，由于使用具有遮光性的导电层构成源极布线，因此可以对像素之间进行遮光。此外，可以提高对比度。
注意，说明在形成导电层106a、106b之后形成导电层109a的工序，但是该顺序也可以是相反的。换言之，也可以在形成源极布线的一部分的导电层109a之后形成用作源电极或漏电极的导电层106a、106b(参照图7)。
此外，导电层106b还用作保持电容部160的电极。
接着，在覆盖导电层106a、106b的形成栅极绝缘膜110之后形成导电膜111(参照图3E和3F)。
栅极绝缘膜110可以由氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、氧化钽膜的单层或层叠形成。栅极绝缘膜110可以通过溅射法、CVD法等以50nm以上且250nm以下的厚度形成。例如，作为栅极绝缘膜110可以通过溅射法以100nm的厚度形成氧化硅膜。另外，可以通过溅射法以100nm的厚度形成氧化铝膜。
通过由致密的膜形成栅极绝缘膜110，可以防止水分或氧从基板100一侧进入到半导体层103a。另外，也可以防止基板100所包含的碱金属(Li、Cs、Na等)或碱土金属(Ca、Mg等)或其他金属元素等杂质进入到半导体层103a。注意，将Na的浓度设定为5×1019/cm3以下，优选设定为1×1018/cm3以下。因此，可以抑制使用氧化物半导体的半导体装置的半导体特性的变动。另外，也可以提高半导体装置的可靠性。
作为栅极绝缘膜110，可以设置氧化硅、氮化硅、氧氮化硅、氮氧化硅等的具有氧或氮的绝缘膜、DLC(类金刚石碳)等的包含碳的膜、由环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸树脂等的有机材料或硅烷材料构成的膜例如硅烷树脂等构成的膜的单层或层叠。
另外，栅极绝缘膜110优选具有透光性。
优选使用与形成导电膜104的材料大致相同的材料形成导电膜111。但是不局限于此。大致相同的材料是指其主要成分的元素相同的材料。在杂质水平中，有时包含的元素的种类和浓度不相同。像这样，当通过使用大致相同的材料并采用溅射或蒸镀形成导电膜111时，有导电膜111与导电膜104可以使用共同的材料的优点。通过导电膜111和导电膜104使用共同的材料，可以使用相同的制造装置，顺利地进行制造工序，提高生产能力，并实现低成本化。
接着，在导电膜111上形成抗蚀剂掩模112a、112b，使用该抗蚀剂掩模112a、112b选择性地蚀刻导电膜111，来形成导电层113a、113b(参照图4A和4B)。注意，在上述蚀刻之后去除抗蚀剂掩模112a、112b。
接着，在导电层113a、113b、栅极绝缘膜110上形成导电膜114(参照图4C和4D)。
导电膜114可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、铬(Cr)、锑(Sb)、铌(Nb)、铈(Ce)等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物，以单层或层叠形成。优选使用铝等的低电阻导电材料而形成。
此外，优选使用与形成导电膜107的材料不同的材料形成导电膜114。或者，优选使用与导电膜107不同的层叠结构形成导电膜114。这是因为如下缘故：一般地，在半导体装置的制造工序中，施加到导电膜114的温度和施加到导电膜107的温度不同。一般地，与导电膜114相比，导电膜107处于较高温的状态。因此，优选的是，与导电膜114相比，导电膜107采用熔点较高的材料或层叠结构。或者，优选的是，与导电膜114相比，导电膜107采用较不容易产生小丘的材料或层叠结构。或者，由于导电膜114有时构成接收映像信号的信号线，优选使用其布线电阻比导电膜107的布线电阻低的材料或层叠结构。另外，优选的是，与具有遮光性的导电层相比，具有透光性的导电层的厚度较薄。
与在导电层106a、106b(或导电膜104)上形成导电膜107的情况相同地，在导电层113a、113b(或导电膜111)上形成导电膜114的情况下，这两个膜会起反应。由此，优选的是，当导电层113a、113b上形成导电膜114时也在导电层113a、113b和导电膜114之间使用高熔点材料。例如，作为高熔点材料的例子，可举出钼、钛、钨、钽、铬等。而且，在使用高熔点材料的膜上使用高导电率的材料以多层膜形成导电膜114是优选的。作为高导电率的材料，可举出铝、铜、银等。
接着，在导电膜114上形成抗蚀剂掩模115，使用该抗蚀剂掩模115蚀刻导电膜114，形成导电层116a(参照图4E和4F)。上述蚀刻之后去除抗蚀剂掩模115。其结果，导电膜114留下形成有抗蚀剂掩模115的部分而被去除，来使导电层113a露出。由此，导电层116a和导电层113a分别具有的表面积不同。就是说，导电层113a所具有的表面积大于导电层116a所具有的表面积。或者，导电层116a和导电层113a具有导电层116a和导电层113a重叠的区域、导电层116a和导电层113a不重叠的区域。
在导电层113a和导电层116a中重叠的区域中，导电层113a和导电层116a用作栅极布线，并且在导电层113a和导电层116a不重叠的区域中，导电层113a用作栅电极。通过使用具有透光性的材料形成用作栅电极的导电层113a，即使在形成有栅电极的部分也可以透光，可以提高像素的开口率。另外，通过使用其导电率比导电层113a高的材料形成用作栅极布线的导电层111a，可以降低布线电阻，且降低耗电量。另外，源极布线因为由具有遮光性的导电层116a构成，所以可以对像素之间进行遮光。也就是说，可以利用配置在行方向上的栅极布线和配置在列方向上的源极布线对像素之间的空隙进行遮光。
注意，虽然说明在形成导电层113a、113b之后，形成导电层116a的工序，但是也可以将形成的顺序反过来。就是说，在形成用作栅极布线的导电层116a之后，可以形成用作栅电极的导电层113a(参照图7)。
另外，在与栅极布线相同的方向上配置有电容布线。在像素区中，电容布线优选由导电层113b形成，但是也可以在与源极布线重叠的区域中层叠导电层113b和导电层116b。通过层叠导电层113b和其导电率比导电层113b高的导电层116b，可以降低电阻(参照图1A)。
虽然在本实施方式中示出将电容布线的宽度和栅极布线的宽度形成为相同的例子，但是也可以将电容布线的宽度和栅极布线的宽度形成为不同。优选将电容布线的宽度形成为大于栅极布线的宽度。可以将保持电容部160的表面积变大。
像这样，通过使用具有透光性的导电层构成保持电容部160，也可以在形成有保持电容部160的部分透过光，因此可以提高开口率。此外，通过使用具有透光性的材料构成保持电容部160，可以增大保持电容部160，因此在晶体管截止时像素电极的电位保持特性提高且显示质量提高。另外，可以减少馈通电位。
通过上述步骤，可以制造晶体管150、保持电容部160。此外，晶体管150、保持电容部160可以为具有透光性的元件。
注意，在形成半导体层103a之后，在形成源电极、源极布线之后，在形成栅极绝缘膜之后及在形成栅电极之后的任一中，也可以进行提高半导体层103a的一部分的区域或全部的区域的电导率的处理。例如，作为提高电导率的处理，可以举出氢化处理等。通过将包含氢的氮化硅设置在半导体层103a的上层并施加热，可以进行半导体层103a的氢化处理。或者，通过在氢气氛中施加热，可以使氧化物半导体层氢化。另外，如图6A所示那样，通过在与晶体管151的半导体层103a的沟道形成区重叠的区域中形成沟道保护层120a，可以在氧化物半导体层103a中形成选择性地提高电导率的区域121a、121b。
沟道保护层120a优选由氧化硅形成。由此，可以抑制氢进入到在半导体层103a的沟道形成区中。注意，也可以在提高电导率的处理之后去除沟道保护层120a。另外，沟道保护层120b也可以由抗蚀剂形成(参照图6B)。在此情况下，优选在氢化处理之后去除抗蚀剂。如此，通过对氧化物半导体层进行提高电导率的处理，可以在晶体管中容易流过电流，且降低电容元件的电阻。
在图6A中，虽然示出将晶体管151的沟道保护层120a设置为接触于半导体层103a的例子，但是也可以将沟道保护层120a设置在栅极绝缘膜110上。另外，通过调整沟道保护层和用作栅电极的导电层的形状，使沟道保护层大于导电层，可以形成偏移区域。
沟道保护层120a可以防止当对导电层106a、106b进行蚀刻时半导体层103a也被蚀刻的情况。因此，可以减少半导体层103a的厚度。若半导体层103a较薄，则容易产生耗尽层。由此可以减少S值。也可以减少截止电流。
或者，如图6C所示，也可以在半导体层103a上形成设置有其导电率比半导体层103a高的区域121a、121b的晶体管152。
接着，在形成绝缘膜117之后，在绝缘膜117上形成抗蚀剂掩模(未图示)，使用该抗蚀剂掩模，对绝缘膜117进行蚀刻，来在绝缘膜117形成接触孔130(参照图5A、5B)。绝缘膜117用作使形成有晶体管150、保持电容部160或布线等的表面平坦的绝缘膜。由于也可以将晶体管150、保持电容部160形成为具有透光性的元件，因此配置有它们的区域也可以用作开口区。由此，缓和晶体管150、保持电容部160或布线等所产生的凹凸来使形成有这些元件的上面为平坦是有效的。
此外，绝缘膜117用作保护晶体管150避免杂质等的影响的绝缘膜。绝缘膜117例如可以由具有氮化硅的膜形成。具有氮化硅的膜的阻挡杂质的效果好，所以是优选的。或者，绝缘膜117可以由具有有机材料的膜形成。作为有机材料的例子，优选使用丙烯酸树脂、聚酰亚胺、聚酰胺等。这些有机材料使凹凸平坦的功能好，所以是优选的。由此，优选的是，当绝缘膜117采用具有氮化硅的膜和具有有机材料的膜的层叠结构时，在下侧配置具有氮化硅的膜，而在上侧配置具有有机材料的膜。另外，当采用层叠结构形成绝缘膜117时，各膜的透光性优选充分高。此外，可以使用感光材料。在这种情况下，不对绝缘膜117进行蚀刻来形成接触孔。
另外，绝缘膜117还可以具有滤色片的功能。因为通过在基板100一侧设置滤色片，不需要在对置基板一侧设置滤色片，且不需要用来调整两个基板的位置的余地，所以容易制造面板。另外，不需要形成绝缘膜117。也可以在与栅电极、栅极布线相同的层上有像素电极。
接着，在绝缘膜117及接触孔130上形成导电膜118(参照图5C和5D)。优选由与形成导电膜104、导电膜111的材料大致相同的材料形成导电膜118。像这样，通过使用大致相同的材料，具有如下优点：在利用溅射法、蒸镀等形成导电膜118的情况下，可以与导电膜104、导电膜111使用共同的材料。通过可以使用共同的材料，可以使用同一制造装置，这样可以顺利进行制造工序，并可以提高产率，从而可以实现低成本化。但是，也可以使用与导电膜104、导电膜111不同的材料形成导电膜118。
通过在导电膜118上形成抗蚀剂掩模(未图示)，使用该抗蚀剂掩模选择性地蚀刻导电膜118，来形成导电层119a、119b、119c(参照图5E和5F)。注意，在上述蚀刻之后去除抗蚀剂掩模。
导电层119a、119b、119c用作像素电极。此外，导电层119a、119b、119c可以通过接触孔130使源极布线、源电极、栅极布线、栅电极、像素电极、电容布线、保持电容部的电极等彼此连接。因此，导电层119a至119c可以用作用来连接导体和导体的布线。虽然导电层119a至119c的厚度优选比用于包括源电极的源极布线的具有透光性的导电层或用于包括栅电极的栅极布线的导电层的厚度薄，但是本发明的一个方式不局限于此。导电层119a至119c的厚度也可以比用于包括源电极的源极布线的具有透光性的导电层或用于包括栅电极的栅极布线的具有透光性的导电层的厚度厚。
如上所述，可以制造图1A和1B所示的半导体装置。通过本实施方式所示的制造方法，可以形成具有透光性的晶体管150及具有透光性的保持电容部160。因此，当在像素中配置晶体管、电容元件时也可以在形成有晶体管、电容元件的部分透过光，所以可以提高开口率。再者，由于连接晶体管和元件(例如，其他的晶体管)的布线可以由电阻率低且导电率高的材料形成，因此可以减少信号的波形畸变且减少布线电阻所引起的电压降低。
接着，参照图7至图15说明半导体装置的另一个例子。另外，图7至图15所示的半导体装置的大部分与图1共同。因此，下面省略重复的部分仅说明不同之处。
图7A是俯视图，图7B是沿着图7A中的A-B截断的截面图，图7C是沿着图7A中的C-D截断的截面图。图1示出在具有透光性的导电层上层叠具有遮光性的导电层形成栅极布线及源极布线的例子，但是也可以在具有遮光性的导电层上层叠具有透光性的导电层形成(参照图7)。用作栅电极的具有透光性的导电层113a连接到用作栅极布线的具有遮光性的导电层116a即可。此外，用作源电极或漏电极的具有透光性的导电层106a连接到用作源极布线的具有遮光性的导电层109a即可。
图8A是俯视图，图8B是沿着图8A中的A-B截断的截面图，图8C是沿着图8A中的C-D截断的截面图。在图1中，按顺序层叠具有透光性的导电层和具有遮光性的导电层形成栅极布线及源极布线的例子，但是也可以使用具有遮光性的导电层形成栅极布线及源极布线(参照图8)。用作栅电极的具有透光性的导电层113a和用作栅极布线的具有遮光性的导电层116a连接即可。此外，用作源电极或漏电极的具有透光性的导电层106a和用作源极布线的具有遮光性的导电层109a连接即可。注意，在图7中说明按顺序形成具有遮光性的导电层及具有透光性的导电层的情况，并且在图8中说明使用具有遮光性的导电层形成栅极布线及源极布线的情况，但是也可以按顺序层叠具有透光性的导电层和具有遮光性的导电层而形成。
在本实施方式中可以在像素内形成晶体管，所以可以将晶体管形成得较大。例如，如图9所示那样，可以制造其沟道宽度W或沟道长度L长于栅极布线宽度的晶体管153。通过将晶体管变大，可以充分提高其电流能力，且缩短对于像素的信号写入时间。而且可以减少截止电流，而减少闪烁等。因此，可以提供高清晰的显示装置。
注意，在保护电路、栅极驱动器或源极驱动器等外围驱动电路部分中，不需要使晶体管部分透光。因此，可以在像素部中使用具有透光性的材料形成晶体管或电容元件，在外围驱动电路部分中使用具有遮光性的材料形成晶体管或电容元件(参照图25A)。
图10A是俯视图，图10B是沿着图10A中的A-B截断的截面图。图10与图1的不同点如下：使导电层106c和导电层113c的表面积大于导电层106b和导电层113b。保持电容部161的尺寸优选为像素间距的七成以上或八成以上。另外，在导电层106c上的导电层109b上实现与像素电极的接触。下面，与图1A和1B所示的结构相同，所以省略详细说明。
通过采用这种结构，可以将高透光率的保持电容部161形成得较大。通过将保持电容部161形成得较大，即使晶体管截止，也提高像素电极的电位保持特性，而提高显示质量。另外，可以使馈通电位降低。另外，在将保持电容部161形成得较大的情况下，即使在形成有保持电容部161的部分，也可以透过光，因此可以提高开口率且降低耗电量。另外，即使像素电极的接触孔的凹凸导致液晶的取向混乱，也可以由具有遮光性的导电层109b防止漏光。
图11A是俯视图，图11B是沿着图11A中的A-B截断的截面图。
图11所示的半导体装置示出如下结构：在半导体层103a的一部分设置导电率高的区域(也表示为n+区)，并且将用作源电极或漏电极的导电层106a、106b设置为与栅电极不重叠。在半导体层103a中，可以在与导电层106a、106b连接的区域设置导电率高的区域。另外，可以将导电率高的区域设置为与栅电极(导电层113a)重叠或设置为与它不重叠。
如图6所示，通过对半导体层103a选择性地添加氢，形成导电率高的区域。对需要提高导电率的部分添加氢即可。
此外，通过将源电极及漏电极设置为不与栅电极重叠，可以抑制产生在源电极及漏电极与栅电极之间的寄生电容。因此，可以减少馈通。
在图11中，提高半导体层103a的一部分的导电率。通过采用这种结构，在晶体管154中不需要重叠栅电极和源电极或漏电极。
另外，各个源极布线、栅极布线采用具有遮光性的导电层和具有透光性的导电层的层叠，但是不局限于此。源极布线及栅极布线可以仅由具有遮光性的导电层构成，或者源电极及漏电极可以仅由具有透光性的导电层构成。例如，图12示出如下情况：栅极布线仅由具有遮光性的导电层构成，源极布线仅由具有遮光性的导电层构成，漏电极仅由具有透光性的导电层构成。源极布线仅由具有遮光性的导电层构成，栅极布线也仅由具有遮光性的导电层构成。电容布线可以由具有遮光性的导电层形成或由具有透光性的导电层形成。在形成源电极的具有透光性的导电层和栅极布线重叠的区域中也可以形成有具有遮光性的导电层。
在图13A、图14A中示出发光显示装置的例子作为像素的结构的一例。图13A所示的像素包括按顺序层叠导电层106a和导电层109a而成的栅极布线、按顺序层叠导电层113a和导电层116a而成的源极布线、开关用的晶体管150、驱动用的晶体管155、保持电容部162以及按顺序层叠导电层106d和导电层109c而成的电源线。此外，图14A所示的像素包括按顺序层叠导电层106a和导电层109a而成的栅极布线以及按顺序层叠导电层113a和导电层116a而成的源极布线、开关用的晶体管150、驱动用的晶体管156、保持电容部164、按顺序层叠导电层106d和导电层109c而成的电源线。
图13A、图14A所示的晶体管150由具有绝缘表面的基板100上的半导体层103a、设置在半导体层103a上的用作源电极或漏电极的导电层106a、106c、设置在导电层106a、106c上的栅极绝缘膜110、设置在栅极绝缘膜110上并设置在导电层106a和106c之间的用作栅电极的导电层113a构成。此外，驱动用的晶体管155及驱动用的晶体管156由具有绝缘表面的基板100上的半导体层103b、设置在半导体层103b上的用作源电极或漏电极的导电层106d、106e、设置在导电层106d、106e上的栅极绝缘膜110以及设置在栅极绝缘膜110上并设置在导电层106d和106e之间的用作栅电极的导电层113c或113d构成。此外，在图13中，保持电容部162由导电层106e和导电层113c构成，在图14中，保持电容部164由导电层106e和导电层113d构成。
另外，虽然如图13B所示，当连接栅极和漏极时通过接触孔132、133隔着最上面的ITO连接，但是也可以如图14B所示，使栅极和漏极通过接触孔131直接连接。在此情况下可以增大像素电极的面积，所以开口率提高。此外，可以降低电阻值。
虽然图13以及图14所示的半导体装置示出具有开关用的晶体管150、驱动用的晶体管155或156的两个晶体管的情况，但是也可以在一个像素中设置三个以上的晶体管。
如此，本发明的一个方式中，即使在一个像素中设置两个以上的晶体管的情况下，也使形成有晶体管的部分透光，因此可以提高开口率。
图15是晶体管具有导电层106a围绕导电层106b的形状(例如，U形或C形)的情况下的俯视图。
图15所示的晶体管156在具有绝缘表面的基板100上由半导体层103c、设置在半导体层103c上的用作源电极或漏电极的导电层106a、106b、设置在导电层106a、106b上的栅极绝缘膜110以及设置在栅极绝缘膜110上的用作栅电极的导电层113a构成。像这样，源电极及漏电极的一方具有围绕源电极及漏电极的另一方的形状(例如，U形、C形)。源电极和漏电极之间的距离保持为大致一定。
由于通过将晶体管156形成为上述形状，可以增大该晶体管的沟道的宽度，且增大载流子移动的区域的面积，因此可以增大电流量，且缩小晶体管的面积。此外，还可以减少电特性的不均匀。
另外，在本实施方式中说明设置电容布线的结构，也可以不设置电容布线而以将像素电极隔着绝缘膜与相邻的栅极布线重叠的方式设置保持电容(参照图36)。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式2
在本实施方式中，参照图16至图23说明半导体装置的制造工序的一例。注意，本实施方式中的半导体装置及其制造工序的大部分与实施方式1相同。因此，下面省略重复的部分且详细地说明不同之处。
图16示出本实施方式的半导体装置。图16A是俯视图，图16B是沿着图16A中的A-B截断的截面图。
接着，参照图17至22说明图16所示的半导体装置的制造工序的一例。此外，在本实施方式中说明使用多级灰度掩模制造半导体装置的情况。
首先，在具有绝缘表面的基板200上形成半导体层203(参照图17A和17B)。
对于基板200的材料、半导体层203的材料及制造方法，可以参照实施方式1所示的基板100、半导体层103a。此外，在具有绝缘表面的基板200上设置用作基底膜的绝缘膜。
接着，在半导体层203上形成导电膜204、导电膜205(参照图17C、17D)。对于导电膜204、导电膜205的材料及制造方法，可以参照实施方式1所示的导电膜104、导电膜107。
接着，在导电膜205上形成抗蚀剂掩模206a、206b。作为抗蚀剂掩模206a、206b，通过使用多级灰度掩模，可以形成具有不同厚度的区域的抗蚀剂掩模。通过使用多级灰度掩模，减少所使用的光掩模数量，而减少制造工序，所以是优选的。在本实施方式中，可以在形成导电膜204、205的图案的工序和形成导电膜212、213的图案的工序(参照图19C、19D)中使用多级灰度掩模。
多级灰度掩模是指可以以多个阶段的光量进行曝光的掩模，代表性的可以以区域、半曝光区域以及非曝光区域的三个阶段进行曝光。通过使用多级灰度掩模，能以一次的曝光及显影的工序形成具有多个(代表性的为两种)厚度的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少光掩模数量。
图22A1及图22B1是示出代表性的多级灰度掩模的截面图。图22A1表示灰度色调掩模403，图22B1表示半色调掩模414。
图22A1所示的灰度色调掩模403由在具有透光性的基板400上使用遮光层形成的遮光部401、以及根据遮光层的图案设置的衍射光栅部402构成。
衍射光栅部402通过具有以用于曝光的光的分辨极限以下的间隔设置的狭缝、点或网眼等，来控制透光率。此外，设置在衍射光栅部402的狭缝、点或网眼既可以为周期性的，又可以为非周期性的。
作为具有透光性的基板400可以使用石英等形成。构成遮光部401及衍射光栅部402的遮光层使用金属膜形成即可，优选使用铬或氧化铬等设置。
在对灰度色调掩模403照射用于曝光的光的情况下，如图22A-2所示，重叠于遮光部401的区域的透光率为0％，不设置遮光部401及衍射光栅部402的区域的透光率为100％。此外，根据衍射光栅的狭缝、点或网眼的间隔等衍射光栅部402的透光率可以被调整为大约10％至70％的范围内。
图22B1所示的半色调掩模414由在具有透光性的基板411上使用半透光层形成的半透光部412、以及使用遮光层形成的遮光部413构成。
半透光部412可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的层形成。遮光部413使用与灰度色调掩模的遮光层同样的金属膜形成即可，优选使用铬或氧化铬等。
在对半色调掩模414照射用于曝光的光的情况下，如图22B-2所示，重叠于遮光部413的区域的透光率为0％，不设置遮光部413及半透光部412的区域的透光率为100％。此外，根据形成的材料的种类或形成的膜厚等半透光部412的透光率可以被调整为大约10％至70％的范围内。
通过使用多级灰度掩模，可以形成三个曝光级别的掩模，该三个曝光级别为曝光部分、中间曝光部分、以及未曝光部分，并且通过进行一次的曝光及显影工序，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少光掩模数量。
如图17E和17F所示的半色调掩模在透光的基板300上由半透射层301a、301b及遮光层301c构成。从而，在导电膜205上将在后面成为源极布线的部分的抗蚀剂掩模形成为较厚，将在后面成为源电极或漏电极的部分的抗蚀剂掩模形成为较薄(参照图17E和17F)。
使用抗蚀剂掩模206a、206b，对导电膜204、205的不需要的部分选择性地进行蚀刻并去除，来形成导电层207a、208a、导电层207b、208b(参照图18A和18B)。
接着，对抗蚀剂掩模206a、206b进行以氧等离子体的灰化。通过对抗蚀剂掩模206a、206b进行以氧等离子体的灰化，抗蚀剂掩模206b被去除而使导电层207b露出。另外，抗蚀剂掩模206a缩小，其作为抗蚀剂掩模209留下(参照图18C和18D)。如此，通过使用利用多级灰度掩模形成的抗蚀剂掩模，不再增加抗蚀剂掩模，因此可以使工序简化。
接着，使用抗蚀剂掩模209对导电层207a、207b进行蚀刻来形成导电层210a(参照图18E和18F)。在上述蚀刻之后去除抗蚀剂掩模209。其结果，导电层207b被去除，而使导电层208b露出。此外，以留下形成有抗蚀剂掩模209的部分的方式去除导电层207a，并且使导电层208a露出。通过蚀刻形成的导电层210和导电层208a和导电层209a的各个层所具有的表面积大不一样。换言之，导电层208a所具有的表面积大于导电层210a所具有的表面积。或者，导电层210a和导电层208a具有导电层210a和导电层208a重叠的区域以及导电层210a和导电层208a不重叠的区域。
在导电层208a和导电层210a重叠的区域中，导电层208a和导电层210a用作栅极布线，并且在导电层208a和导电层210a不重叠的区域中，导电层208a用作源电极或漏电极。通过使用具有透光性的材料形成用作源电极或漏电极的导电层208a，可以提高像素的开口率。另外，通过层叠导电层208a和其导电率比导电层208a高的210a形成用作源极布线的导电层，可以降低布线电阻，且降低耗电量。另外，源极布线因为由具有遮光性的导电层210a构成，所以可以对像素之间进行遮光。
如此，通过使用多级灰度掩模，可以用一个掩模形成具有透光性的区域(高透光率的区域)和具有遮光性的区域(低透光率的区域)。因此可以不增加掩模数量地形成具有透光性的区域(高透光率的区域)和具有遮光性的区域(低透光率的区域)。
接着，在导电层208a、208b上形成栅极绝缘膜211，然后在栅极绝缘膜211上形成导电膜212、导电膜213(参照图19A和19B)。至于导电膜212、导电膜213的材料及制造方法，可以参照实施方式1所示的栅极绝缘膜110、导电膜111、导电膜114。
接着，使用半色调掩模在导电膜213上形成抗蚀剂掩模214a、214b。半色调掩模在透光的基板302上由半透射层303a、303b以及遮光层303c及303d构成。因此，在导电膜213上，将在后面成为栅极布线的部分上的抗蚀剂掩模形成得较厚，并将在后面成为栅电极的部分上的抗蚀剂掩模形成得较薄(参照图19C、19D)。
使用抗蚀剂掩模214a、214b，对导电膜212、213的不需要的部分选择性地进行蚀刻并去除，来形成导电层215a、216a、导电层215b、216b(参照图20A和20B)。
接着，对抗蚀剂掩模214a、214b进行以氧等离子体的灰化。通过对抗蚀剂掩模214a、214b进行以氧等离子体的灰化，抗蚀剂掩模214a、214b缩小而其作为抗蚀剂掩模217a、217b留下。如此，通过使用利用多级灰度掩模形成的抗蚀剂掩模，不再增加抗蚀剂掩模，因此可以使工序简化。
接着，使用抗蚀剂掩模217a、217b对导电层215a、215b进行蚀刻(参照图20E和20F)。其结果，以留下形成有抗蚀剂掩模217a、217b的部分的方式去除导电层215a、215b而导电层216a、216b露出。由此形成的导电层218a、218b和导电层216a、216b的各个层所具有的表面积大不一样。换言之，导电层216a、216b所具有的表面积大于导电层218a、218b所具有的表面积。或者，导电层216a和导电层218a具有导电层216a和导电层218a重叠的区域以及导电层216a和导电层218a不重叠的区域。注意，在上述蚀刻之后去除抗蚀剂掩模217a、217b。
至少包括导电层218a的区域用作栅极布线，并且包括导电层216a的区域用作栅电极。通过使用具有透光性的导电层形成用作栅电极或漏电极的导电层216a，可以提高像素的开口率。另外，通过层叠导电层216a、其导电率比导电层216a高的导电层218a形成用作栅极布线的导电层216a和导电层218a，可以降低布线电阻，且降低耗电量。另外，栅极布线因为由具有遮光性的导电层218a构成，所以可以对像素之间进行遮光。换言之，借助于设在行方向上的栅极布线、以及设在列方向上的源极布线，即使不使用黑矩阵也可以对像素之间的空隙进行遮光。
此外，在与栅极布线相同的方向上配置有电容布线。电容布线由导电层216b和其导电率比导电层216b高的导电层218b形成。通过这样形成，可以减少布线电阻并减少耗电量。另外，导电层216b也用作保持电容部260的电极。在电容布线中，以栅极绝缘膜211为电介质，保持电容部260由用作电极的导电层208b和导电层216b构成。
如此，通过由具有透光性的导电层构成保持电容部260，可以使形成在保持电容部260的部分透光，而可以提高开口率。另外，通过由具有透光性的材料构成保持电容部260，也可以将保持电容部260的尺寸增大，因此即使晶体管截止，也提高像素电极的电位保持特性，而提高显示质量。另外，可以使馈通电位降低。
通过上述，可以制造图16所示的晶体管250、保持电容部260。
接着，在形成绝缘膜219之后，在绝缘膜219上形成抗蚀剂掩模(未图示)，使用该抗蚀剂掩模对绝缘膜219进行蚀刻，来在绝缘膜219中形成接触孔(参照图21A、21B)。接着，在绝缘膜219及接触孔上形成导电膜220。至于绝缘膜219、导电膜220的材料及制造方法可以参照实施方式1的绝缘膜117、导电膜118。注意，也可以不形成绝缘膜219。也可以在与栅电极、栅极布线相同的层上设置有像素电极。
接着，在导电膜220上形成抗蚀剂掩模(未图示)，使用该抗蚀剂掩模选择性地蚀刻导电膜220，来形成导电层221a、221b、221c(参照图21C和21D)。导电层221a、221b、221c用作像素电极。注意，在上述蚀刻之后去除抗蚀剂掩模。
通过上述，可以制造半导体装置。通过多级灰度掩模能够形成三个曝光级别的掩模，该三个曝光级别为曝光部分、中间曝光部分、以及未曝光部分，并且通过进行一次的曝光及显影工序，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少光掩模数量。另外，通过本实施方式所示的制造方法，可以形成具有透光性的晶体管250及具有透光性的保持电容部260。因此，在像素中，连接晶体管和元件(例如别的晶体管)的布线可以使用低电阻率且电导率高的材料形成，因此可以减少信号的波状畸变，而可以减少由于布线电阻导致的电压下降。
注意，在保护电路、栅极驱动器或源极驱动器等外围驱动电路部分中，不需要使晶体管部分透光。因此，在像素部中使用具有透光性的材料形成晶体管或电容元件，也可以在外围驱动电路部分中使用具有遮光性的材料形成晶体管或电容元件(参照图25B)。
虽然在本实施方式中说明当形成源极布线、源电极、栅极布线或栅电极时使用多级灰度掩模的情况，但是本发明的一个方式不局限于此。例如，当形成半导体膜、源极布线、源电极时也可以使用多级灰度掩模。虽然在本实施方式中说明在形成栅极布线的工序和形成源极布线的工序中都使用多级灰度掩模的情况，但是也可以在形成栅极布线的工序及形成源极布线的工序中的一方使用多级灰度掩模。此外，在形成半导体层和源极布线的工序中也可以使用多级灰度掩模。图23A示出使用多级灰度掩模形成半导体层和源极布线及源电极的情况。
此外，图23B示出使用多级灰度掩模形成半导体层、源极布线及源电极来形成保持电容部的情况。另外，当在半导体膜的沟道形成区上形成沟道保护膜时也可以使用多级灰度掩模(参照图23C)。由于在图23B、23C中，将晶体管250的半导体层和保持电容部260的氧化物半导体层形成为一个岛，因此容易进行用来形成氧化物半导体层的布局。此外，因为可以减少接触孔的数量，所以可以减少接触电阻。此外，可以减少接触不良。
接着，图35A示出使用多级灰度掩模形成半导体层203b及用作源极布线的导电层210a的情况。此外，图35B示出使用多级灰度掩模形成半导体层203b及用作源电极或漏电极的导电层208c、208d。
本实施方式与其他实施方式适当地组合而实施。
实施方式3
在本实施方式中，下面说明在显示装置中，在同一基板上至少制造驱动电路的一部分和配置在像素部的薄膜晶体管的例子。
图24A示出显示装置的一例的有源矩阵型液晶显示装置的框图的一例。图24A所示的显示装置包括：具有多个在基板5300上具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择的像素输入视频信号的信号线驱动电路5303。
图24B所示的发光显示装置包括：具有多个在基板5400上具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素输入视频信号的信号线驱动电路5403。
在输入到图24B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号独立驱动各子像素，来进行灰度显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度显示。
因为发光元件的响应速度比液晶元件等快，所以与液晶元件相比适合于时间灰度法。在采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素发光的期间的总长度，并可以进行灰度显示。
注意，在图24B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个开关用TFT时，使用第一扫描线驱动电路5402生成输入到一方的开关用TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一方的开关用TFT的栅极布线的第二扫描线的信号。但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关用TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个扫描线的所有信号。
根据实施方式1或实施方式2，形成配置在液晶显示装置的像素部的薄膜晶体管。此外，因为实施方式1或实施方式2所示的薄膜晶体管是n沟道型TFT，所以在驱动电路中将可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一基板上。
此外，在发光显示装置中也可以将能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一基板上。另外，也可以仅使用与实施方式1和实施方式2所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
注意，在保护电路、栅极驱动器及源极驱动器等外围驱动电路部分中，不需要在晶体管中透光。因此，也可以在像素部中，在晶体管和电容元件中透光，并且在外围驱动电路部分中，不使在晶体管中透光。
图25A示出不使用多级灰度掩模地形成薄膜晶体管的情况，图25B示出使用多级灰度掩模地形成薄膜晶体管的情况。不使用多级灰度掩模形成的薄膜晶体管由设置在具有绝缘表面的基板100上的半导体层171、设置在半导体层171上的用作源电极或漏电极的导电层172、设置在导电层172上的栅极绝缘膜110以及设置在栅极绝缘膜110上的用作栅电极的导电层174构成。可以使用具有遮光性的导电层形成用作栅电极的导电层174、用作源电极或漏电极的导电层172(参照图25A)。此外，在用作栅电极的导电层174上形成有绝缘膜175。
使用多级灰度掩模形成的薄膜晶体管由设置在具有绝缘表面的基板200上的半导体层271、设置在半导体层271上的用作源电极或漏电极的导电层272、273、设置在导电层273上的栅极绝缘膜以及设置在栅极绝缘膜上的用作栅电极的导电层275、276构成。可以层叠具有透光性的导电层和具有遮光性的导电层分别形成栅电极、源电极或漏电极(参照图25B)。此外，在用作栅电极的导电层275、276上形成有绝缘膜277。
在保护电路、栅极驱动器及源极驱动器等的外围驱动电路部分中，不需要在晶体管中透过光。因此，本发明的一个方式所使用的半导体层除了氧化物半导体之外还可以使用结晶半导体(单晶半导体或多晶半导体)、非晶半导体、微晶半导体或有机半导体等。
此外，上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。作为电子纸，有电泳显示装置(电泳显示器)等，并具有如下优点：实现与纸相同的易读性、与其他的显示装置相比其耗电量小、可形成为薄且轻的形状。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施方式4
接着，说明半导体装置的一个方式的显示装置的结构。在本实施方式中，作为显示装置说明具有利用电致发光的发光元件的发光显示装置。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)的复合，发光有机化合物形成激发态，并且当该激发态恢复到基态时，得到发光。根据这种机制，该发光元件称为电流激励型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有利用电介质层夹住发光层再被电极夹住的结构，并且其发光机制是利用金属离子的内壳电子跃迁的局部型发光。注意，在此使用有机EL元件作为发光元件而进行说明。
接着，说明可应用数字时间灰度驱动的像素的结构及像素的工作。图26是示出可以应用数字时间灰度驱动的像素的结构的一例的图。在此，示出在一个像素中使用两个将半导体层用于沟道形成区域的n沟道型晶体管的例子。
图26A所示的像素6400包括：开关用晶体管6401、驱动用晶体管6402、发光元件6404以及电容元件6403。在开关用晶体管6401中，栅极连接于扫描线6406，第一电极(源电极及漏电极中的一方)连接于信号线6405，第二电极(源电极及漏电极中的另一方)连接于驱动晶体管6402的栅极。在驱动用晶体管6402中，栅极通过电容元件6403连接于电源线6407，第一电极连接于电源线6407，第二电极连接于发光元件6404的第一电极(像素电极)。发光元件6404的第二电极相当于共同电极6408。
此外，将发光元件6404的第二电极(共同电极6408)设置为低电源电位。另外，低电源电位是指，以电源线6407所设定的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404，为了使发光元件6404产生电流以使发光元件6404发光，以高电源电位与低电源电位的电位差为发光元件6404的正向阈值电压(Vth)以上的方式分别设定其电位。
另外，还可以使用驱动用晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动用晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动用晶体管6402的栅极输入能够使驱动用晶体管6402充分成为导通或截止的两个状态的视频信号。即，驱动用晶体管6402在线性区域进行工作。由于驱动用晶体管6402在线性区域进行工作，将比电源线6407的电压高的电压施加到驱动用晶体管6402的栅极。另外，对信号线6405施加(电源线电压+驱动用晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图26A相同的像素结构。
在进行模拟灰度驱动的情况下，对驱动晶体管6402的栅极施加发光元件6404的正向电压+驱动晶体管6402的Vth以上的电压。发光元件6404的正向电压是指在设定为所希望的亮度时的电压，至少包括正向阈值电压。注意，通过输入使驱动晶体管6402在饱和区中工作的视频信号，可以在发光元件6404使电流流过。为了使驱动晶体管6402在饱和区中工作，而将电源线6407的电位设定为高于驱动晶体管6402的栅极电位。通过将视频信号设定为模拟方式，可以在发光元件6404中使根据视频信号的电流流过来进行模拟灰度驱动。
注意，图26A所示的像素结构不局限于此。例如，还可以对图26A所示的像素追加开关、电阻元件、电容元件、晶体管或逻辑电路等。例如，也可以采用图26B所示的结构。图26B所示的像素6410包括开关用晶体管6401、驱动用晶体管6402、发光元件6404及电容元件6403。在开关用晶体管6401中，栅极连接到扫描线6406，第一电极(源电极及漏电极中的一方)连接到信号线6405，第二电极(源电极及漏电极中的另一方)连接到驱动晶体管6402的栅极。在驱动用晶体管6402中，栅极通过电容元件6403连接到发光元件6404的第一电极(像素电极)，第一电极连接到施加脉冲电压的布线6246，第二电极连接到发光元件6404的第一电极。发光元件6404的第二电极相当于共同电极6408。当然，也可以对该结构追加开关、电阻元件、电容元件、晶体管或逻辑电路等。
接着，参照图27A、27B、27C说明发光元件的结构。在此，以驱动用TFT是图10所示的晶体管150的情况为例子来说明像素的截面结构。可以与实施方式1和实施方式2所示的晶体管同样制造用于图27A、27B和27C的半导体装置的驱动用TFT的TFT7001、7011、7021，并且这些TFT是包括氧化物半导体作为半导体层的具有高电特性的薄膜晶体管。
发光元件的阳极及阴极中之至少一方是透明以取出发光即可。而且，有如下结构的发光元件，即在基板上形成薄膜晶体管及发光元件，并从与基板相反的面发光的顶部发射、从基板一侧发光的底部发射、以及从基板一侧及与基板相反的面发光的双面发射。图26所示的像素结构可以应用于任何发射结构的发光元件。
参照图27A说明顶部发射结构的发光元件。
在图27A中示出当驱动用TFT的TFT7001为图10所示的晶体管150并且从发光元件7002发射的光穿过阳极7005一侧时的像素的截面图。在图27A中，发光元件7002的阴极7003与驱动用TFT的TFT7001电连接，并且在阴极7003上按顺序层叠有发光层7004、阳极7005。至于阴极7003，只要是功函数低且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、MgAg、AlLi等。而且，发光层7004可以由单层或层叠多层构成。在发光层7004由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。另外，不需要都设置所有这种层。使用透光性导电材料形成阳极7005，例如也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图27A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
注意，当在驱动电路中，设置在半导体层上的栅电极使用与阴极7003相同的材料形成时，可以使工序简化，这是优选的。也可以在阳极上形成绝缘膜。例如，由于SiNx、SiOx具有吸湿性，因此可以防止EL元件的劣化。此外，通过作为阴极采用半透射膜(透射率为30％至80％，反射率为30％至60％)并采用微腔结构(微谐振器)，可以提高颜色纯度。
接着，参照图27B说明底部发射结构的发光元件。在图27B中，示出在驱动用TFT7011是图10所示的晶体管150并且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图27B中，在与驱动TFT7011电连接的具有透光性的导电层7017上形成有发光元件7012的阴极7013，并且在阴极7013上按顺序层叠有发光层7014、阳极7015。另外，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用来反射光或遮光的屏蔽膜7016。与图27A的情况同样，至于阴极7013，只要是功函数低的导电材料，就可以使用各种材料。但是，将其厚度设定为透光的程度(优选为5nm至30nm左右)。例如，可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图27A同样，发光层7014可以由单层或层叠多层构成。阳极7015不需要透光，但是可以与图27A同样使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图27B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
注意，当在驱动电路中，设置在半导体层上的栅电极使用与阴极7013相同的材料形成时，可以使工序简化，这是优选的。
接着，参照图27C说明双面发射结构的发光元件。在图27C中，在与驱动用TFT7021电连接的具有透光性的导电层7027上形成有发光元件7022的阴极7023，而在阴极7023上按顺序层叠有发光层7024、阳极7025。与图27A的情况同样地，作为阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图27A同样地，发光层7024可以由单层或层叠多层构成。阳极7025可以与图27A同样地使用具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图27C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧双方。
注意，当在驱动电路中，设置在半导体层上的栅电极使用与导电层7027相同的材料形成时，可以使工序简化，这是优选的。另外，在驱动电路中，当设置在半导体层上的栅电极使用与导电层7027及阴极7023同样的材料并层叠时，可以使工序简化，而且通过层叠可以降低布线电阻，这是优选的。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。也可以在整个像素中使用相同的阳极，并对阴极进行图案形成来成为像素电极。
注意，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动用TFT)和发光元件电连接的例子，但是也可以采用在驱动用TFT和发光元件之间连接有电流控制TFT的结构。
注意，本实施方式所示的半导体装置不局限于图27A、27B、27C所示的结构而可以所公开的技术思想进行各种变形。
接着，参照图28A和28B说明相当于半导体装置的一个方式的发光显示面板(也称为发光面板)的上表面及截面。图28A是一种面板的俯视图，其中利用密封材料在第一基板与第二基板之间密封可以形成在第一基板上的薄膜晶体管及发光元件。图28B相当于沿着图28A的H-I的截面图。
以围绕设置在第一基板4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二基板4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像这样，为了不暴露于空气中，优选使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料进行封装(密封)。
此外，设置在第一基板4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图28B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。薄膜晶体管4509、4510可以应用包括用作半导体层的氧化物半导体的可靠性高的实施方式1及实施方式2所示的薄膜晶体管。注意，在保护电路、栅极驱动器及源极驱动器等外围驱动电路部分中，不需要使晶体管部分透光。因此，也可以使用具有透光性的材料形成像素部4502的晶体管和电容元件，并且也可以在外围驱动电路部分中使用具有遮光性的材料形成晶体管和电容元件。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件4511的结构是第一电极层4517、电场发光层4512、第二电极层4513的层叠结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，并将其开口部的侧壁形成为具有连续的曲率而成的倾斜面。
电场发光层4512既可以由单层构成，又可以由多层的层叠构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
连接端子电极4515也可以由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516也可以由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519与FPC4518a所具有的端子电连接。
位于从发光元件4511发光的方向上的第二基板4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、滤色片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的处理。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的单晶半导体基板或绝缘基板上由单晶半导体膜或多晶半导体膜形成的驱动电路安装。此外，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分安装。本实施方式不局限于图28A和28B的结构。
通过上述工序，可以制造成本降低的发光显示装置。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
接着，说明半导体装置的一个方式的显示装置的其他结构。在本实施方式中，作为显示装置说明具有液晶元件的液晶显示装置。
首先，使用图29A1、29A2及29B说明液晶显示装置的一个方式的液晶显示面板(也称为液晶面板)的上表面及截面。图29A1和29A2是一种面板的俯视图，其中在第一基板4001和第二基板4006之间使用密封材料4005密封薄膜晶体管4010、4011及液晶元件4013，形成在第一基板4001上的该薄膜晶体管4010、4011及液晶元件4013包括作为半导体层的实施方式1及实施方式2所示的氧化物半导体。图29B相当于沿着图29A1和29A2的M-N的截面图。
以围绕设置在第一基板4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二基板4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在与第一基板4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的基板上。
注意，对于另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图29A1是通过COG方法安装信号线驱动电路4003的例子，而图29A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一基板4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图29B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4021。对薄膜晶体管4010、4011可以应用作为半导体层包括氧化物半导体的实施方式1及实施方式2所示的薄膜晶体管。
注意，在保护电路、栅极驱动器及源极驱动器等外围驱动电路部分中，不需要在晶体管部分中透光。因此，也可以使用具有透光性的材料形成像素部4002的晶体管和电容元件，并且也可以在外围驱动电路部分中使用具有遮光性的材料形成晶体管和电容元件。
此外，液晶元件4013所具有的像素电极4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二基板4006上。像素电极4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
在像素部4002中，格子状的布线部分不透过光，但是除其之外可以透光，因此可以提高开口率。而且，每个像素之间需要空隙，电场不施加到空隙部分中的液晶。因此，该空隙部分优选不透光。因此，可以将格子状的布线部分用作黑矩阵。
注意，作为第一基板4001、第二基板4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF膜之间或聚酯膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制像素电极4030和对置电极层4031之间的距离(单元间隙)而设置的。注意，还可以使用球状间隔物。另外，对置电极层4031与设置在与薄膜晶体管4010同一基板上的共同电位线电连接。使用共同连接部，可以通过配置在一对基板之间的导电性粒子电连接对置电极层4031和共同电位线。此外，将导电性粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将使用混合有5重量％以上的手性试剂的液晶组成物而使用于液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，虽然本实施方式示出的液晶显示装置为透射型液晶显示装置的例子，但是本发明的实施方式也可以应用于反射型液晶显示装置或半透射型液晶显示装置。
另外，虽然在本实施方式所示的液晶显示装置中示出在基板的外侧(可见的一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在基板的内侧设置偏振片。另外，偏振片和着色层的层叠结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑矩阵的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层4021覆盖在实施方式1及实施方式2中得到的薄膜晶体管，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。绝缘层4021可以由一层或两层以上的层叠结构形成。另外，因为保护膜用来防止悬浮在大气中的有机物、金属、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。利用溅射法并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或层叠而形成保护膜即可。虽然在本实施方式中示出利用溅射法形成保护膜的例子，但是并不局限于此，而使用等离子体CVD法等各种方法形成保护膜即可。
作为保护膜可以由层叠结构的绝缘层形成。在形成层叠结构的绝缘层的情况下，作为保护膜的第一层利用如溅射法形成氧化硅膜。当作为保护膜使用氧化硅膜时，对防止用作源电极层及漏电极层的铝膜的小丘是有效的。
另外，例如利用溅射法形成氮化硅膜作为保护膜的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。
另外，也可以在形成保护膜之后进行对半导体层的退火(300℃至400℃)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。作为硅氧烷类树脂的取代基，也可以使用有机基(例如，烷基、芳基)或氟基。此外，还可以具有氟基。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进行对半导体层的退火(300℃至400℃)。通过兼作绝缘层4021的焙烧工序和对半导体层的退火，可以有效地制造半导体装置。
作为像素电极4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/平方以下，并且其波长为550nm时的透光率优选为70％以上。薄层电阻优选更低。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
连接端子电极4015也可以由与液晶元件4013所具有的像素电极4030相同的导电膜形成，并且端子电极4016也可以由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图29A1、29A2中示出另行形成信号线驱动电路4003并将它安装在第一基板4001上的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图30示出使用TFT基板2600来构成液晶显示模块作为半导体装置的一例。
图30是液晶显示模块的一例，利用密封材料2602固定TFT基板2600和对置基板2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605、偏振片2606来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT基板2600和对置基板2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，电路基板2612利用柔性线路板2609与TFT基板2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位差板的状态下层叠。
作为液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向取向；PatternedVertical Alignment)模式、ASM(轴对称取向微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光学补偿双折射；Optically Compensated Birefringence)模式、FLC(铁电性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反铁电性液晶；AntiFerroelectric Liquid Crystal)模式等。
通过上述工序可以制造降低制造成本的液晶显示装置。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施方式6
接着，说明作为半导体装置的一个方式的电子纸。电子纸实现与纸相同的易读性，与其他的显示装置相比其耗电量小、可形成为薄且轻的形状。
在图31中，作为半导体装置的一个方式示出有源矩阵型电子纸。作为用于半导体装置的像素部的薄膜晶体管581，可以与上述实施方式所示的像素部的薄膜晶体管同样地制造，且包括用作半导体层的氧化物半导体的薄膜晶体管。
图31所示的电子纸是采用扭转球显示方式(twist ball type)的显示装置的例子。扭转球显示方式是指一种方法，其中将分别涂成白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
设置在基板580上的薄膜晶体管581是底栅结构的薄膜晶体管，并且源电极层或漏电极层在形成于绝缘层585中的开口中接触于第一电极层587并与它电连接。在第一电极层587和设置在基板586的第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a、白色区590b，且其周围包括充满了液体的空洞594，并且球形粒子589的周围充满有树脂等的填料595(参照图31)。
此外，还可以使用电泳显示元件代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电或负电的白色微粒和带与白色的微粒相反的极性的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件。电泳显示元件具有比液晶元件高的反射率，因而不需要辅助光源。此外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像。从而，即使使电源供给源(例如电波发送源)远离电子纸，也能够储存显示过的图像。
通过上述工序可以制造降低制造成本的电子纸。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施方式7
根据本实施方式的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码照相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等大型游戏机等。
图32A示出便携式信息终端设备9200的一例。便携式信息终端设备9200内置有计算机而可以进行各种数据处理。作为这种便携式信息终端设备9200，可以举出PDA(Personal Digital Assistance；个人数字助理)。
便携式信息终端设备9200由框体9201及框体9203的两个框体构成。框体9201和框体9203由联结部9207联结为可折叠方式。框体9201嵌入有显示部9202，框体9203具备有键盘9205。当然，便携式信息终端设备9200的结构不局限于如上所述的结构，至少具备实施方式1或2所说明的薄膜晶体管的结构即可，可以采用适当地设置其他辅助设备的结构。通过在同一基板上形成驱动电路和像素部，降低制造成本，而可以实现具有高电特性的薄膜晶体管的便携式信息终端设备。
图32B示出数码摄像机9500的一例。数码摄像机9500的框体9501嵌入有显示部9503，另外设置有各种操作部。注意，数码摄像机9500的结构没有特别的限制，至少具备实施方式1或2所说明的薄膜晶体管的结构即可，可以采用适当地设置另外辅助设备的结构。通过在同一基板上形成驱动电路和像素部，降低制造成本，而可以实现具有高电特性的薄膜晶体管的数码摄像机。
图32C示出移动电话机9100的一例。移动电话机9100由框体9104及框体9101的两个框体构成，并且它们由联结部9103联结为可折叠方式。框体9104组装有显示部9102，框体9101具备有操作键9106。注意，移动电话机9100的结构没有特别的限制，至少具备实施方式1或2所说明的薄膜晶体管的结构即可，可以采用适当地设置其他辅助设备的结构。通过在同一基板上形成驱动电路和像素部，降低制造成本，而可以实现具有高电特性的薄膜晶体管的移动电话机。
图32D示出能够便携的计算机9800的一例。计算机9800具备有自由开合地联结的框体9801和框体9804。框体9804组装有显示部9802，框体9801具备有键盘9803等。当然，计算机9800的结构没有特别的限制，至少具备实施方式1或2所说明的薄膜晶体管的结构即可，可以采用适当地设置其他辅助设备的结构。通过在同一基板上形成驱动电路和像素部，降低制造成本，而可以实现具有高电特性的薄膜晶体管的计算机。
图33A示出电视装置9600的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操纵器9610进行电视装置9600的操作。通过利用遥控操纵器9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操纵器9610中设置显示从该遥控操纵器9610输出的信息的显示部9607的结构。
注意，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图33B示出数字相框9700的一例。例如，在数字相框9700中，框体9701嵌入有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数字相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
注意，数字相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。这种结构也可以嵌入到与显示部同一个面，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数字相框的记录介质插入部插入储存有由数字相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数字相框9700既可以采用以无线的方式收发信息的结构，又可以以无线的方式提取所希望的图像数据并进行显示的结构。
图34A示出与图32C的移动电话机不同的其他移动电话机1000的一例。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图34A所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来进行打电话或输入电子邮件的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示与输入模式。
例如，在打电话或输入电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作即可。在此情况下，优选的是，在显示部1002的画面的大多部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(移动电话机1000处于垂直或水平的状态时变为竖向方式或横向方式)，而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。此外，还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，而可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。
图34B也示出移动电话机的一例。图34B的移动电话机包括：在框体9411中具有包括显示部9412以及操作按钮9413的显示装置9410；在框体9401中具有包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405以及接电话时发光的发光部9406的通信装置9400，具有显示功能的显示装置9410与具有电话功能的通信装置9400可以向箭头的两个方向装卸。因此，可以将显示装置9410和通信装置的9400的短轴彼此安装或将显示装置的9410和通信装置9400的长轴彼此安装。此外，当只需要显示功能时，从通信装置9400卸下显示装置9410，而可以单独使用显示装置9410。通信装置9400和显示装置9410可以以无线通信或有线通信收发图像或输入信息，它们分别具有能够充电的电池。
实施方式8
在本实施方式中说明可应用于液晶显示装置的像素的结构及像素的工作。另外，作为本实施方式中的液晶元件的工作模式，可以使用TN(Twisted Nematic；扭转向列)模式、IPS(In-Plane-Switching；平面内切换)模式、FFS(Fringe Field Switching；边缘场切换)模式、MVA(Multi-domain Vertical Alignment；多象限垂直取向)模式、PVA(PatternedVertical Alignment；垂直取向构型)模式、ASM(Axially Symmetric aligned Micro-cell；轴对称排列微单元)模式、OCB(Optically Compensated Birefringence；光学补偿双折射)模式、FLC(Ferroelectric Liquid Crystal；铁电液晶)模式、AFLC(AntiFerroelectric Liquid Crystal；反铁电液晶)模式等。
图37A是示出可应用于液晶显示装置的像素结构的一例的图。像素5080包括晶体管5081、液晶元件5082及电容元件5083。晶体管5081的栅极与布线5085电连接。晶体管5081的第一端子与布线5084电连接。晶体管5081的第二端子与液晶元件5082的第一端子电连接。液晶元件5082的第二端子与布线5087电连接。电容元件5083的第一端子与液晶元件5082的第一端子电连接。电容元件5083的第二端子与布线5086电连接。注意，晶体管的第一端子是源极及漏极中的一方，并且晶体管的第二端子是源极及漏极中的另一方。也就是说，当晶体管的第一端子是源极时，晶体管的第二端子成为漏极。同样地，当晶体管的第一端子是漏极时，晶体管的第二端子成为源极。
可以将布线5084用作信号线。信号线是用来将从像素的外部输入的信号电压传达到像素5080的布线。可以将布线5085用作扫描线。扫描线是用来控制晶体管5081的导通截止的布线。可以将布线5086用作电容线。电容线是用来对电容元件5083的第二端子施加预定的电压的布线。可以将晶体管5081用作开关。可以将电容元件5083用作保持电容。保持电容是用来在开关处于截止的状态下也使信号电压持续施加到液晶元件5082的电容元件。可以将布线5087用作对置电极。对置电极是用作对液晶元件5082的第二端子施加预定的电压的布线。注意，各布线可具有的功能不局限于此而可以具有各种功能。例如，通过改变施加到电容线的电压，可以调整施加到液晶元件的电压。此外，由于晶体管5081用作开关即可，因此晶体管5081的极性可以为P沟道型或N沟道型。
图37B是示出可应用于液晶显示装置的像素结构的一例的图。图37B所示的像素结构例子与图37A所示的像素结构例子的不同之处是：省略布线5087且液晶元件5082的第二端子和电容元件5083的第二端子电连接。除此之外，图37B所示的像素结构与图37A所示的像素结构相同。图37B所示的像素结构例子特别可以应用于液晶元件是水平电场模式(包括IPS模式、FFS模式)的情况。这是因为如下缘故：由于当液晶元件处于水平电场模式时可以将液晶元件5082的第二端子及电容元件5083的第二端子形成在同一基板上，因此容易使液晶元件5082的第二端子和电容元件5083的第二端子电连接。通过采用如图37B所示那样的像素结构可以省略布线5087，可以简化制造工序且减少制造成本。
在图37A或图37B所示的像素结构中，可以将多个像素配置为矩阵状。从而形成液晶显示装置的显示部并可以显示各种图像。图37C是示出将多个图37A所示的像素结构配置为矩阵状的情况的图。图37C所示的电路结构是从显示部所具有的多个像素中取出四个像素并示出的图。而且，将位于第i列第j行(i,j是自然数)的像素表示为像素5080_i,j，布线5084_i、布线5085_j、布线5086_j分别电连接到像素5080_i,j。同样地，像素5080_i+1,j与布线5084_i+1、布线5085_j、布线5086_j电连接。同样地，像素5080_i,j+1与布线5084_i、布线5085_j+1、布线5086_j+1电连接。注意，属于同一列或行的多个像素可以共同使用各布线。另外，在图37C所示的像素结构中，布线5087是对置电极，并且在整个像素中对置电极是共同的，所以对于布线5087不采用使用自然数i或j的表记。注意，由于也可以使用图37B所示的像素结构，在记载有布线5087的结构中也不需要布线5087，而可以通过与其他布线共同使用等省略。
可以通过各种方法驱动图37C所示的像素结构。特别是，通过利用被称为交流驱动的方法驱动，可以抑制液晶元件的劣化(残影)。图37D是进行交流驱动中之一种的点反转驱动时的图37C所示的像素结构中的施加到各布线的电压的时序图。通过进行点反转驱动，可以抑制在进行交流驱动时看到的闪烁。
在图37C所示的像素结构中，与布线5085_j电连接的像素中的开关在一个帧期间中的第j栅极选择期间中成为选择状态(导通状态)，而在其他期间中成为非选择状态(截止状态)。而且，在第j栅极选择期间之后设置第j+1选择期间。通过上述那样按顺序进行扫描，在一个帧期间中所有像素按顺序成为选择状态。在图37D所示的时序图中，通过成为电压高的状态(高电平)，该像素中的开关成为选择状态，并且通过成为电压低的状态(低电平)，该像素中的开关成为非选择状态。注意，这是在各像素中的晶体管成为N沟道型的情况下发生的现象，在使用P沟道型晶体管的情况下，电压和选择状态的关系与使用N沟道型晶体管的情况相反。
在图37D所示的时序图中，第k帧(k是自然数)的第j栅极选择期间中对用作信号线的布线5084_i施加正的信号电压，并且对布线5084_i+1施加负的信号电压。而且，第k帧的第j+1栅极选择期间中对布线5084_i施加负的信号电压，对布线5084_i+1施加正的信号电压。然后也对各信号线交替施加极性在每个栅极选择期间反转的信号。其结果是，在第k帧中，对像素5080_i,j施加正的信号电压，对像素5080_i+1,j施加负的信号电压，对像素5080_i,j+1施加负的信号电压，对像素5080_i+1,j+1施加正的信号电压。而且，在第k+1帧中，对各像素写入与在第k帧中被写入的信号电压相反的极性的信号电压。其结果是，在第k+1帧中，对像素5080_i,j施加负的信号电压，对像素5080_i+1,j施加正的信号电压，对像素5080_i,j+1施加正的信号电压，对像素5080_i+1,j+1施加负的信号电压。像这样，点反转驱动是一种驱动方法，其中在相同的帧中对相邻的像素施加互不相同的极性的信号电压，并且在各像素中，信号电压的极性在每一个帧反转。通过点反转驱动，可以抑制液晶元件的劣化并减少当所显示的图像的整体或一部分均匀时看到的闪烁。另外，对包括布线5086_j、布线5086_j+1的所有布线5086的电压可以设定为一定。另外，布线5084的时序图中的信号电压的表记只为极性，但是在实际上在所显示的极性中可成为各种信号电压的值。注意，在此描述在每个点(像素)反转极性的情况，但是不局限于此而也可以在每多个像素反转极性。例如，通过在每两个栅极选择期间反转写入的信号电压的极性，可以减少信号电压的写入所需要的耗电量。此外，既可以在每一列反转极性(源极线反转)，又可以在每一行反转极性(栅极线反转)。
此外，对像素5080中的电容元件5083的第二端子，在一个帧期间施加恒定的电压即可。在此，在一个帧期间的大部分中，施加到用作扫描线的布线5085的电压为低电平，由于施加有大致恒定的电压，因此像素5080中的电容元件5083的第二端子的连接目的地也可以是布线5085。图37E是可以应用于液晶显示装置的像素结构的一例的图。与图37C所示的像素结构相比，图37E所示的像素结构的特征在于省略布线5086，并且像素5080内的电容元件5083的第二端子和前一行中的布线5085电连接。具体而言，在图37E中示出的范围内，像素5080_i,j+1及像素5080_i+1,j+1中的电容元件5083的第二端子电连接到布线5085_j。如此，通过将像素5080内的电容元件5083的第二端子和前一行中的布线5085电连接，可以省略布线5086，因此可以提高像素的开口率。此外，电容元件5083的第二端子的连接目的地也可以不是前1行中的布线5085，而是其他行中的布线5085。此外，图37E所示的像素结构的驱动方法可以使用与图37C所示的像素结构的驱动方法同样的方法。
此外，使用电容元件5083及电连接到电容元件5083的第二端子的布线，可以减少施加到用作信号线的布线5084的电压。参照图37F及37G说明此时的像素结构及驱动方法。与图37A所示的像素结构相比，图37F所示的像素结构的特征在于，每一个像素列具有两条布线5086，并且在相邻的像素中交替进行与像素5080中的电容元件5083的第二端子的电连接。此外，作为两条的布线5086分别称为布线5086-1及布线5086-2。具体而言，在图37F中示出的范围内，像素5080_i,j中的电容元件5083的第二端子电连接到布线5086-1_j，像素5080_i+1,j中的电容元件5083的第二端子电连接到布线5086-2_j，像素5080_i,j+1中的电容元件5083的第二端子电连接到布线5086-2_j+1，像素5080_i+1,j+1中的电容元件5083的第二端子电连接到布线5086-1_j+1。
并且，例如，如图37G所示那样，在第k帧中对像素5080_i,j写入正的极性的信号电压的情况下，在第j栅极选择期间，布线5086-1_j为低电平，在第j栅极选择期间结束之后，转变为高电平。然后，在一个帧期间中一直维持高电平，并且在第k+1帧中的第j栅极选择期间被写入负的极性的信号电压之后，转变为低电平。如此，在正的极性的信号电压写入到像素之后，将电连接到电容元件5083的第二端子上的布线的电压转变为正方向，从而可以使施加到液晶元件上的电压向正方向变化规定量。就是说，可以减少写入到其像素的信号电压，因此可以减少信号写入所需要的功耗。此外，在第j栅极选择期间被写入负的极性的信号电压的情况下，在负的极性的信号电压写入到像素之后，将电连接到电容元件5083的第二端子上的布线的电压转变为负方向，从而可以使施加到液晶元件的电压向负方向变化规定量，因此与正的极性的情况同样地可以减少写入到像素的信号电压。就是说，关于电连接到电容元件5083的第二端子上的布线，在同一帧的同一行中被施加正的极性的信号电压的像素和被施加负的极性的信号电压的像素之间优选分别为不同的布线。图37F是对在第k帧中被写入正的极性的信号电压的像素电连接布线5086-1，对在第k帧中被写入负的极性的信号电压的像素电连接布线5086-2的例子。但是，这是一个例子，在每两个像素中呈现被写入正的极性的信号电压的像素和被写入负的极性的信号电压的像素这样的驱动方法的情况下，优选布线5086-1及布线5086-2的电连接也与其相应地在每两个像素中交替进行。再说，虽然可以考虑在一行的所有的像素中被写入相同极性的信号电压的情况(栅极线反转)，但是在此情况下在每一行中有一条布线5086即可。就是说，在图37C所示的像素结构中也可以采用如参照图37F及37G说明那样的减少写入到像素的信号电压的驱动方法。
接下来，说明在液晶元件是以MVA模式或PVA模式等为代表的垂直取向(VA)模式的情况下特别优选的像素结构及其驱动方法。VA模式具有如下优良特征：制造时不需要研磨工序；黑色显示时的漏光少；驱动电压低，等等，但是也具有在从斜方向看到画面时图像质量劣化(视角狭窄)的问题。为了扩大VA模式的视角，如图38A及38B所示，采用一个像素中具有多个子像素(sub pixel)的像素结构是有效的。图38A及38B所示的像素结构是表示像素5080包括两个子像素(子像素5080-1、子像素5080-2)的情况的一例。此外，一个像素中的子像素的数量不局限于两个，也可以使用各种个数的子像素。子像素的个数越多，可以使视角越大。多个子像素可以设为彼此相同的电路结构，在此设定为所有的子像素与图37A所示的电路结构同样并进行说明。此外，第一子像素5080-1具有晶体管5080-1、液晶元件5082-1、电容元件5083-1，每个连接关系依照图37A所示的电路结构。与此相同，第二子像素5080-2具有晶体管5081-2、液晶元件5082-2、电容元件5083-2，每个连接关系依照图10A所示的电路结构。
图38A所示的像素结构表示如下结构：相对于构成一个像素的两个子像素，具有两条用作扫描线的布线5085(布线5085-1、5085-2)，具有用作信号线的一条布线5084，具有用作电容线的一条布线5086。如此，在两个子像素中共同使用信号线及电容线，可以提高开口率，而且可以将信号线驱动电路设得简单，因此可以降低制造成本且能够减少液晶面板和驱动电路IC的连接点的个数，因此可以提高成品率。图38B所示的像素结构表示如下结构：相对于构成一个像素的两个子像素，具有一条用作扫描线的布线5085，具有用作信号线的两条布线5084(布线5084-1、5084-2)，具有用作电容线的一条布线5086。如此，在两个子像素中共同使用扫描线及电容线，可以提高开口率。而且，可以减少整体的扫描线的个数，因此即使在高精细的液晶面板中也可以充分地延长每一个的栅极线选择期间，并且可以对每个像素写入合适的信号电压。
图38C及38D是在图38B所示的像素结构中，将液晶元件置换为像素电极的形状后示意地表示每个元件的电连接状态的例子。图38C及38D中，电极5088-1表示第一像素电极，电极5088-2表示第二像素电极。在图38C中，第一像素电极5088-1相当于图38B中的液晶元件5082-1的第一端子，第二像素电极5088-2相当于图11B中的液晶元件5082-2的第一端子。就是说，第一像素电极5088-1电连接到晶体管5081-1的源极或漏极，第二像素电极5088-2电连接到晶体管5081-2的源极或漏极。另一方面，在图38D中，将像素电极和晶体管的连接关系颠倒。就是说，第一像素电极5088-1电连接到晶体管5081-2的源极或漏极，第二像素电极5088-2电连接到晶体管5081-1的源极或漏极。
通过以矩阵状交替地布置如图38C及38D所示的像素结构，可以获得特别的效果。图38A及38B示出这种像素结构及其驱动方法的一例。图39A所示的像素结构采用如下结构：将与像素5080_i,j及像素5080_i+1,j+1相当的部分设为图38C中所示的结构，将与像素5080_i+1,j及像素5080_i,j+1相当的部分设为图38D中所示的结构。在该结构中，当如图39B所示的时序图那样进行驱动时，在第k帧的第j栅极选择期间，对像素5080_i,j的第一像素电极及像素5080_i+1,j的第二像素电极写入正的极性的信号电压，对像素5080_i,j的第二像素电极及像素5080_i+1,j的第一像素电极写入负的极性的信号电压。再者，在第k帧的第j+1栅极选择期间，对像素5080_i,j+1的第二像素电极及像素5080_i+1,j+1的第一像素电极写入正的极性的信号电压，对像素5080_i,j+1的第一像素电极及像素5080_i+1,j+1的第二像素电极写入负的极性的信号电压。在第k+1帧中，在每个像素中反转信号电压的极性。通过这样，在包括子像素的像素结构中，实现相当于点反转驱动的驱动，并且可以在一个帧期间内使施加到信号线的电压的极性相同，因此可以大幅度地减少像素的信号电压写入所需要的功耗。此外，可以将施加到包括布线5086_j、布线5086_j+1的所有的布线5086上的电压设为恒定的电压。
而且，通过图39C及39D所示的像素结构及其驱动方法，可以减少写入到像素的信号电压的大小。这是使电连接到每个像素具有的多个子像素上的电容线针对每个子像素不同。就是说，通过图39C及39D所示的像素结构及其驱动方法，关于在同一帧内被写入同一极性的子像素，在同一行内共同使用电容线，关于在同一帧内被写入不同极性的子像素，在同一行内使电容线不同。然后，在每行的写入结束的时刻，在写入有正的极性的信号电压的子像素中使每个电容线的电压转变为正方向，在写入有负的极性的信号电压的子像素中使每个电容线的电压转变为负方向，从而可以减少写入到像素的信号电压的大小。具体而言，在每行中使用两条用作电容线的布线5086(布线5086-1、布线5086-2)，像素5080_i,j的第一像素电极和布线5086-1_j通过电容元件电连接，像素5080_i,j的第二像素电极和布线5086-2_j通过电容元件电连接，像素5080_i+1,j的第一像素电极和布线5086-2_j通过电容元件电连接，像素5080_i+1,j的第二像素电极和布线5086-1_j通过电容元件电连接，像素5080_i,j+1的第一像素电极和布线5086-2_j+1通过电容元件电连接，像素5080_i,j+1的第二像素电极和布线5086-1_j+1通过电容元件电连接，像素5080_i+1,j+1的第一像素电极和布线5086-1_j+1通过电容元件电连接，像素5080_i+1,j+1的第二像素电极和布线5086-2_j+1通过电容元件电连接。但是，这是一个例子，例如在采用每两个像素中呈现被写入正的极性的信号电压的像素和被写入负的极性的信号电压的像素这样的驱动方法的情况下，优选布线5086-1及布线5086-2的电连接也与其相应地在每两个像素中交替地进行。再说，虽然可以考虑到在一行的所有的像素中被写入相同极性的信号电压的情况(栅极线反转)，但是在此情况下在每一行中使用一条布线5086即可。就是说，在图39A所示的像素结构中也可以采用如参照图39C及39D说明那样的减少写入到像素的信号电压的驱动方法。
实施方式9
接下来，说明显示装置的其他结构例及其驱动方法。在本实施方式中，说明使用对于信号写入的亮度的响应慢(响应时间长)的显示元件的显示装置的情况。在本实施方式中，作为响应时间长的显示元件，以液晶元件为例子进行说明，但是，本实施方式中的显示元件不局限于此，可以使用对于信号写入的亮度的响应慢的各种显示元件。
在一般的液晶显示装置的情况下，对于信号写入的亮度的响应慢，即使对液晶元件持续施加信号电压的情况下，有时直到响应完成为止需要1帧期间以上的时间。使用这种显示元件显示运动图像，也不能如实地再现运动图像。再者，当进行有源矩阵驱动时，对于一个液晶元件的信号写入的时间通常只是将信号写入周期(1帧期间或1子帧期间)除以扫描线的个数而得到的时间(1扫描线选择期间)，在很多情况下，液晶元件在该短时间内不能完成响应。因此，大多的液晶元件的响应在不进行信号写入的期间内进行。在此，液晶元件的介电常数根据该液晶元件的透射率而变化，但是在不进行信号写入的期间液晶元件进行响应是指，在不与液晶元件的外部交换电荷的状态(恒电荷状态)下液晶元件的介电常数变化。就是说，由于在(电荷)＝(电容)·(电压)的公式中，在电荷一定的状态下电容变化，因此根据液晶元件的响应，施加到液晶元件的电压从信号写入时的电压发生变化。因此，在以有源矩阵驱动使对于信号写入的亮度的响应慢的液晶元件驱动的情况下，施加到液晶元件的电压在原理上不能达到信号写入时的电压。
本实施方式中的显示装置为了在信号写入周期内使显示元件响应到所希望的亮度，将信号写入时的信号电平设为预先校正的信号(校正信号)，从而可以解决上述问题。再者，信号电平越大液晶元件的响应时间越短，因此通过写入校正信号，可以使液晶元件的响应时间缩短。如这种加上校正信号的驱动方法还被称为过驱动。本实施方式中的过驱动即使在信号写入周期比输入到显示装置的图像信号的周期(输入图像信号周期Tin)短的情况下，也对照信号写入周期而校正信号电平，从而可以在信号写入周期内使显示元件响应到所希望的亮度。作为信号写入周期比输入图像信号周期Tin短的情况，可以举出例如将一个元图像分割为多个子图像，并且使该多个子图像在1帧期间内依次显示的情况。
接着，参照图40A和40B说明在进行有源矩阵驱动的显示装置中对信号写入时的信号电平进行校正的方法的例子。图40A是示出如下的图表：横轴表示时间，纵轴表示信号写入时的信号电平，并且示意性地表示在某一个显示元件中的信号写入时的信号电平的亮度的时间变化。图40B是示出如下的图表：横轴表示时间，纵轴表示显示电平，并且示意性地表示在某一个显示元件中的显示电平的时间变化。此外，在显示元件为液晶元件的情况下，可以将信号写入时的信号电平设为电压，将显示电平设为液晶元件的透射率。下面，将图40A中的纵轴设为电压、将图40B中的纵轴为透射率进行说明。此外，本实施方式中的过驱动还包括信号电平为电压以外(占空比、电流等)的情况。此外，本实施方式中的过驱动也包括显示电平为透射率以外(亮度、电流等)的情况。此外，液晶元件具有在电压为0时成为黑色显示的常黑型(例如：VA模式、IPS模式等)和在电压为0时成为白色显示的常白型(例如：TN模式、OCB模式等)，但是图40B所示的图表对应于上述双方，可以设为在常黑型的情况下，越向图表的上方透射率越大，并且在常白型的情况下，越向图表的下方透射率越大。就是说，本实施方式中的液晶模式既可以为常黑型，又可以为常白型。此外，在时间轴中以虚线表示信号写入定时，将从进行了信号写入后到进行其次信号写入为止的期间称为保持期间Fi。在本实施方式中，i为整数，设为表示每个保持期间的指标(index)。在图40A及40B中，i为0至2，但i也可以为这些之外的整数(未图示0至2之外的情况)。此外，在保持期间Fi中，将实现对应于图像信号的亮度的透射率设为Ti，将在稳定状态下提供透射率Ti的电压设为Vi。此外，图40A中的虚线5101表示不进行过驱动时的施加到液晶元件的电压的随时间变化，实线5102表示本实施方式中的进行过驱动时的施加到液晶元件的电压的随时间变化。与此相同，图40B中的虚线5103表示不进行过驱动时的液晶元件的透射率的随时间变化，并且实线5104表示本实施方式中的进行过驱动时的液晶元件的透射率的随时间变化。此外，将在保持期间Fi的末尾中的所希望的透射率Ti和实际上的透射率的差异表示为误差αi。
在图40A表示的图表中，在保持期间F0设在虚线5101和实线5102中均对液晶元件施加有所希望的电压V0，在图40B所示的图表中，设在虚线5103和实线5104中均获得所希望的透射率T0。再者，在不进行过驱动的情况下，如虚线5101所示在保持期间F1的初期中对液晶元件施加有所希望的电压V1，但是如已所述，信号被写入的期间与保持期间相比极短，并且保持期间中的大部分的期间成为恒电荷状态，因此在保持期间随着透射率的变化，施加到液晶元件的电压发生变化，在保持期间F1的末尾中成为与所希望的电压V1的差异较大的电压。此时，图40B所示的图表中的虚线5103也与所希望的透射率T1的差异较大。因此，不能进行忠实于图像信号的显示，导致降低图像质量。另一方面，在进行本实施方式中的过驱动的情况下，如实线5102所示，设为在保持期间F1的初期中，对液晶元件施加比所希望的电压V1大的电压V1′。就是说，预测在保持期间F1中施加到液晶元件的电压逐渐变化的情形，以在保持期间F1的末尾中使施加到液晶元件的电压成为所希望的电压V1附近的电压的方式，在保持期间F1的初期中，将从所希望的电压V1校正后的电压V1′施加到液晶元件，从而可以对液晶元件准确地施加所希望的电压V1。此时，如图40B的图表中的实线5104所示，在保持期间F1的末尾中获得所希望的透射率T1。就是说，尽管在保持期间中的大部分的期间中成为恒电荷状态，也可以实现信号写入周期内的液晶元件的响应。接着，在保持期间F2中，表示所希望的电压V2小于V1的情况，但是这种情况也与保持期间F1同样，预测在保持期间F2中施加到液晶元件的电压逐渐变化的情形，以在保持期间F2的末尾中使施加到液晶元件的电压成为所希望的电压V2附近的电压的方式，在保持期间F2的初期中，将从所希望的电压V2校正后的电压V2′施加到液晶元件即可。由此，如图40B的图表中的实线5104所示，在保持期间F2的末尾中获得所希望的透射率T2。此外，如保持期间F1那样，在Vi大于Vi-1的情况下，将校正了的电压Vi′优选校正为大于所希望的电压Vi。再者，如保持期间F2那样，在Vi小于Vi-1的情况下，将校正了的电压Vi′优选校正为小于所希望的电压Vi。此外，可以通过预先测量液晶元件的响应特性来导出具体的校正值。作为组装到装置的方法，有如下方法：将校正式公式化并嵌入到逻辑电路的方法；将校正值作为查找表(look up table)并存储在存储器中，并且根据需要读出校正值的方法，等等。
此外，在实际上作为装置实现本实施方式中的过驱动的情况下，有各种限定。例如，电压的校正必须在源极驱动器的额定电压的范围内进行。就是说，在所希望的电压原来就是大的值且理想的校正电压超过源极驱动器的额定电压的情况下，不能完成校正。参照图40C及40D说明这种情况的问题。与图40A同样，图40C示出是如下的图表：横轴表示时间，纵轴表示电压，并且示意性地表示某一个液晶元件中的电压的随时间变化作为实线5105。与图40B同样，图40D是示出如下的图表：横轴表示时间，纵轴表示透射率，并且示意性地表示某一个液晶元件中的透射率的随时间变化作为实线5106。此外，关于其他表示方法，与图40A和40B同样，因此省略说明。在图40C及40D中表示如下状态：用来实现保持期间F1中的所希望的透射率T1的校正电压V1′超过源极驱动器的额定电压，因此不得不使V1′＝V1，不能进行充分的校正。此时，保持期间F1的末尾中的透射率成为与所希望的透射率T1偏离误差α1的值。但是，因为误差α1增大时局限于当所希望的电压原来是较大的值时，所以在很多的情况下，由于误差α1的发生导致的图像质量降低本身在容许的范围内。然而，由于误差α1增大，电压校正的算法内的误差也增大。就是说，在电压校正的算法中假设在保持期间的末尾中获得所希望的透射率的情况下，尽管实际上误差α1增大，但是由于设为误差α1较小而进行电压的校正，所以其次的保持期间F2中的校正中包含误差，其结果，导致误差α2也增大。再者，若误差α2增大，则导致其次的误差α3进一步增大，这样误差连锁地增大，其结果导致明显地降低图像质量。在本实施方式中的过驱动中，为了抑制误差这样连锁地增大的情形，在保持期间Fi中校正电压Vi′超过源极驱动器的额定电压时，预测保持期间Fi的末尾中的误差αi，并且考虑该误差αi的大小，可以调整保持期间Fi+1中的校正电压。这样，即使误差αi增大，也可以尽量减小误差αi+1受到的影响，因此可以抑制误差连锁地增大的情形。参照图40E及40F说明在本实施方式中的过驱动中尽量减小误差α2的例子。在图40E所示的图表中，进一步调整图40C所示的图表的校正电压V2′并将设为校正电压V2″时的电压的随时间变化表示为实线5107。图40F所示的图表表示由图40E所示的图表进行电压的校正时的透射率的随时间变化。在图40D所示的图表中的实线5106中，由于校正电压V2′而产生过校正，但是在图40F所示的图表中的实线5108中，根据考虑误差α1并调整的校正电压V2″抑制过校正，使误差α2最小。此外，通过预先测量液晶元件的响应特性可以导出具体的校正值。作为组装到装置的方法，有如下方法：将校正式公式化并嵌入到逻辑电路的方法；将校正值作为查找表(look uptable)而存储到存储器中，并根据需要读出校正值的方法，等等。再者，可以与计算校正电压Vi′的部分另行地追加这些方法，或者将这些方法嵌入到计算校正电压Vi′的部分。此外，考虑误差αi-1进行了调整的校正电压Vi″的校正量(与所希望的电压Vi的差异)优选小于Vi′的校正量。就是说，优选设为|Vi″-Vi|＜|Vi′-Vi|。
此外，信号写入周期越短，由于理想的校正电压超过源极驱动器的额定电压而产生的误差αi越大。这是因为信号写入周期越短，需要使液晶元件的响应时间也越短，其结果需要更大的校正电压的缘故。再者，所需要的校正电压增大的结果，校正电压超过源极驱动器的额定电压的频度也变高，因此产生较大的误差αi的频度也变高。因此，可以说信号写入周期越短本实施方式中的过驱动越有效。具体而言，在使用如下驱动方法的情况下利用本实施方式中的过驱动时发挥特别的效果，即：在将一个元图像分成为多个子图像，并在1帧期间内依次显示该多个子图像的情况；从多个图像检测出图像所包括的运动，生成该多个图像的中间状态的图像，并插入到该多个图像之间而进行驱动(所谓的运动补偿倍速驱动)的情况；或者组合上述的情况，等等。
此外，源极驱动器的额定电压除了上述的上限之外还存在下限。例如，可以举出不能施加小于电压0的电压的情况。此时，与上述的上限的情况同样，不能施加理想的校正电压，因此误差αi增大。但是，在此情况下，也与上述方法同样，可以预测保持期间Fi的末尾中的误差αi，考虑该误差αi的大小来调整保持期间Fi+1中的校正电压。此外，在可以施加小于电压0的电压(负的电压)作为源极驱动器的额定电压的情况下，也可以对液晶元件施加负的电压作为校正电压。这样，可以预测恒电荷状态的电位的变动，并调整为保持期间Fi的末尾中施加到液晶元件的电压成为所希望的电压Vi附近的电压。
此外，为了抑制液晶元件的劣化，可以与过驱动组合而实施将施加到液晶元件的电压的极性定期反转的所谓的反转驱动。就是说，本实施方式中的过驱动包括与反转驱动同时进行的情况。例如，在信号写入周期为输入图像信号周期Tin的1/2的情况下，若使极性反转的周期和输入图像信号周期Tin为相同程度，则每两次交替地进行正极性的信号的写入和负极性的信号的写入。如此，使极性反转的周期长于信号写入周期，从而可以减少像素的充放电的频度，因此减少功耗。但是，如果使极性反转的周期过长，有时产生由于极性的不同而导致的亮度差被观察为闪烁的问题，因此使极性反转的周期优选与输入图像信号周期Tin相同的程度或比输入图像信号周期Tin短。
实施方式10
接着，说明显示装置的其他结构例及其驱动方法。在本实施方式中，说明如下方法，即：在显示装置的内部基于多个输入图像而生成对从显示装置的外部输入的图像(输入图像)的运动进行插值的图像，并且依次显示该生成的图像(生成图像)和输入图像。此外，通过将生成图像作为对输入图像的运动进行插值这样的图像，可以使运动图像的运动平滑，而且可以改善由于保持驱动引起的残影等导致的运动图像的质量降低的问题。在此，下面说明运动图像的插值。关于运动图像的显示，理想的是通过实时控制每个像素的亮度来实现，但是像素的实时单独控制很难实现，有如下问题：控制电路的个数变得庞大的问题；布线空间的问题；以及输入图像的数据量变庞大的问题，等等。因此，通过以一定的周期依次显示多个静止图像使得显示看起来像运动图像，从而进行显示装置的运动图像的显示。该周期(在本实施方式中称为输入图像信号周期，表示为Tin)被标准化，例如根据NTSC标准为1/60秒，根据PAL标准为1/50秒。采用这种程度的周期也不会在作为脉冲型显示装置的CRT中发生运动图像显示的问题。但是，在保持型显示装置中，当原样地显示依照这些标准的运动图像时，发生由于是保持型而引起的残影等而使显示不清楚的问题(保持模糊；holdblur)。保持模糊是由于人眼的追随引起的无意识的运动的插值与保持型的显示的不一致(discrepancy)而被观察的，因此能够通过使输入图像信号周期比以往的标准短(近似于像素的实时单独控制)，来减少保持模糊，但是缩短输入图像信号周期带来标准的改变，而且数据量也增大，所以很困难。但是，基于标准化了的输入图像信号，在显示装置内部生成对输入图像的运动进行插值这样的图像，并且利用该生成图像对输入图像进行插值而进行显示，从而可以减少保持模糊，而不用改变标准或增大数据量。如此，将基于输入图像信号在显示装置内部生成图像信号、并对输入图像的运动进行插值的处理称为运动图像的插值。
通过本实施方式中的运动图像的插值方法，可以减少运动图像的模糊。本实施方式中的运动图像的插值方法可以分为图像生成方法和图像显示方法。再者，关于特定模式的运动，通过使用其他的图像生成方法和/或图像显示方法，可以有效地减少运动图像的模糊。图41A和41B是用来说明本实施方式中的运动图像的插值方法的一例的示意图。在图41A和41B中，横轴表示时间，并且根据横方向的位置表示每个图像被处理的定时。记载有“输入”的部分表示输入图像信号被输入的定时。在此，作为在时间上相邻的两个图像，关注图像5121及图像5122。输入图像以周期Tin的间隔被输入。此外，有时将一个周期Tin的长度记为1帧或1帧期间。记载有“生成”的部分表示基于输入图像信号新生成图像的定时。在此，关注作为基于图像5121及图像5122而生成的生成图像的图像5123。记载有“显示”的部分表示在显示装置上显示图像的定时。此外，虽然关于关注的图像之外的图像只用虚线记载，但是与关注的图像同样地处理，从而可以实现本实施方式中的运动图像的插值方法的一例。
如图41A所示，在本实施方式中的运动图像的插值方法的一例中，使基于在时间上相邻的两个输入图像生成的生成图像显示在显示该两个输入图像的定时的间隙，从而可以进行运动图像的插值。此时，显示图像的显示周期优选为输入图像的输入周期的1/2。但是，不局限于此，可以采用各种显示周期。例如，使显示周期比输入周期的1/2短，从而可以进一步平滑地显示运动图像。或者，使显示周期比输入周期的1/2长，从而可以减少功耗。此外，在此，基于在时间上相邻的两个输入图像而生成了图像，但是作为基础的输入图像不局限于两个，可以使用各种个数。例如，当基于在时间上相邻的三个(也可以是三个以上)输入图像生成图像时，与基于两个输入图像的情况相比，可以获得精确度更高的生成图像。另外，将图像5121的显示定时设定为与图像5122的输入定时相同时刻，就是说使相对于输入定时的显示定时延迟1帧，但是本实施方式中的运动图像的插值方法中的显示定时不局限于此，可以使用各种显示定时。例如，可以使相对于输入定时的显示定时延迟1帧以上。这样，可以使作为生成图像的图像5123的显示定时延迟，因此可以使生成图像5123所需的时间中有余量，减少功耗且降低制造成本。此外，当使相对于输入定时的显示定时过迟时，保持输入图像的期间延长，保持所需要的存储器电容增大，因此相对于输入定时的显示定时优选延迟1帧至延迟2帧程度。
在此说明基于图像5121及图像5122生成的图像5123的具体的生成方法的一例。为了对运动图像进行插值，需要检测出输入图像的运动，但是在本实施方式中，为了检测出输入图像的运动，可以采用称为块匹配(block matching)法的方法。但是，不局限于此，可以采用各种方法(取图像数据的差分的方法、利用傅里叶变换的方法等)。在块匹配法中，首先将1张输入图像的图像数据(在此是图像5121的图像数据)存储在数据存储单元(半导体存储器、RAM等的存储电路等)。并且，将其次的帧中的图像(在此是图像5122)分割为多个区域。此外，如图41A那样，分割了的区域是相同形状的矩形，但是不局限于此，可以采用各种形状(根据图像改变形状或大小等)。然后，按分割了的每个区域，与存储在数据存储单元中的前一个帧的图像数据(在此是图像5121的图像数据)进行数据的比较，搜索图像数据相似的区域。在图41A的例子中，从图像5121中搜索与图像5122中的区域5124的数据相似的区域，并搜索出区域5126。此外，当在图像5121中进行搜索时，优选限定搜索范围。在图41A的例子中，作为搜索范围设定区域5125，其大小为区域5124的面积的四倍左右。此外，通过使搜索范围比它还大，可以在运动快的运动图像中也提高检测精度。但是，当过宽地进行搜索时，搜索时间变得极长，难以实现运动的检测，因此区域5125优选为区域5124的面积的两倍至六倍程度。然后，作为运动矢量5127求得被搜索的区域5126和图像5122中的区域5124的位置的差异。运动矢量5127表示区域5124中的图像数据的1帧期间的运动。再者，为了生成表示运动的中间状态的图像，作成不改变运动矢量的方向而改变大小的图像生成用矢量5128，并且根据图像生成用矢量5128使图像5121中的区域5126所包括的图像数据移动，从而形成图像5123中的区域5129内的图像数据。在图像5122中的所有的区域中进行上述一系列的处理，从而可以生成图像5123。再者，通过依次显示输入图像5121、生成图像5123、输入图像5122，可以对运动图像进行插值。此外，图像中的物体5130在图像5121及图像5122中位置不同(就是会移动)，但是生成的图像5123成为图像5121及图像5122中的物体的中间点。通过显示这种图像，可以使运动图像的运动平滑，改善由于残影等引起的运动图像的不清楚。
此外，图像生成用矢量5128的大小可以根据图像5123的显示定时来决定。在图41A的例子中，图像5123的显示定时为图像5121及图像5122的显示定时的中间点(1/2)，因此图像生成用矢量5128的大小为运动矢量5127的1/2，但是除此之外，例如也可以在显示定时为1/3的时刻将大小设为1/3，在显示定时为2/3的时刻将大小设为2/3。
此外，这样，在使具有各种运动矢量的多个区域分别移动而形成新的图像的情况下，有时在移动目的地的区域内产生其他区域已经移动的部分(重复)、没有从任何区域移动过来的部分(空白)。关于这些部分，可以校正数据。作为重复部分的校正方法，例如可以采用如下方法：取重复数据的平均的方法；以运动矢量的方向等决定优先级且将优先级高的数据作为生成图像内的数据的方法；关于颜色(或亮度)使某一方优先但是关于亮度(或颜色)取平均的方法，等等。作为空白部分的校正方法，可以使用如下方法：将图像5121或图像5122的该位置中的图像数据原样地作为生成图像内的数据的方法；取图像5121或图像5122的该位置中的图像数据的平均的方法，等等。再者，通过以按照图像生成用矢量5128的大小的定时显示所生成的图像5123，从而可以使运动图像的运动平滑，并且能够改善由于保持驱动的残影导致的运动图像的质量降低的问题。
如图41B所示，在本实施方式中的运动图像的插值方法的其他一例中，在基于在时间上相邻的两个输入图像而生成的生成图像显示在显示该两个输入图像的定时的间隙的情况下，将每个显示图像进一步分割成多个子图像并显示，从而可以进行运动图像的插值。在此情况下，除了由于图像显示周期变短带来的优点之外，还可以获得由于暗的图像被定期显示(显示方法近似于脉冲型)带来的优点。就是说，与只将图像显示周期设为图像输入周期的1/2的长度的情况相比，可以进一步改善由于残影等引起的运动图像的不清楚。在图41B的例子中，“输入”及“生成”可以进行与图41A的例子同样的处理，因此省略说明。图41B的例子中的“显示”可以将一个输入图像和/或生成图像分割成多个子图像进行显示。具体而言，如图41B所示，通过将图像5121分割为子图像5121a及5121b并依次显示，从而使人眼感觉显示了图像5121，通过将图像5123分割为子图像5123a及5123b并依次显示，从而使人眼感觉显示了图像5123，通过将图像5122分割为子图像5122a及5122b并依次显示，从而使人眼感觉显示了图像5122。就是说，作为被人眼感觉的图像，与图41A的例子同样，并且能够使显示方法近似于脉冲型，因此可以进一步改善由于残影等造成的运动图像的不清楚。此外，在图41B中子图像的分割数为两个，但是不局限于此，可以使用各种分割数。另外，虽然在图41B中显示子图像的定时为等间隔(1/2)，但是不局限于此，可以使用各种显示定时。例如通过使暗的子图像(5121b、5122b、5123b)的显示定时变早(具体而言从1/4至1/2的定时)，可以使显示方法进一步近似于脉冲型，因此可以进一步改善由于残影等造成的运动图像的不清楚。或者，通过使暗的子图像的显示定时延迟(具体而言，从1/2至3/4的定时)，可以延长明亮的图像的显示期间，因此可以提高显示效率并减少功耗。
本实施方式中的运动图像的插值方法的其他例子是检测出图像内运动的物体的形状并根据运动的物体的形状进行不同的处理的例子。图41C所示的例子与图41B的例子同样表示显示的定时，并表示所显示的内容为运动的字符(也称为滚动文本(scroll text)、字幕(telop)等)的情况。此外，关于“输入”及“生成”，可以与图41B同样，因此未图示。有时根据运动的物体的性质，保持驱动中的运动图像的不清楚的程度不同。尤其在很多的情况下，当字符运动时不清楚会被显著地识别。这是因为，当读运动的字符时视线务必要追随字符，因此容易发生保持模糊。而且，因为在很多情况下字符的轮廓清楚，所以有时由于保持模糊造成的不清楚被进一步强调。就是说，判断在图像内运动的物体是否是字符，当是字符时还进行特别的处理，这对于减少保持模糊是有效的。具体而言，对于在图像内运动的物体进行轮廓检测和/或图案检测等，当判断为该物体是字符时，对从相同的图像分割出的子图像之间也进行运动插值，并显示运动的中间状态，从而使运动平滑。当判断为该物体不是字符时，如图41B所示，若是从相同的图像分割出的子图像，就可以不改变运动的物体的位置而进行显示。在图41C的例子中示出判断为字符的区域5131向上方运动的情况，其中在图像5121a和图像5121b之间使区域5131的位置不同。关于图像5123a和图像5123b、图像5122a和图像5122b也同样。通过上述，关于特别容易观察到保持模糊的运动的字符，可以与通常的运动补偿倍速驱动相比更平滑地运动，因此可以进一步改善由于残影等造成的运动图像的不清楚。
本说明书根据2009年3月5日在日本专利局受理的日本专利申请编号2009-051899而制作，所述申请内容包括在本说明书中。

Claims (12)

1.一种用于制造半导体装置的方法，包括以下步骤：
在基板上形成半导体层；
在所述半导体层上形成第一导电膜；
通过蚀刻所述第一导电膜而形成第一导电层；
在所述第一导电层上形成第二导电膜；以及
通过蚀刻所述第二导电膜而形成第二导电层，
其中，所述第一导电层具有透光性，且
其中，所述第一导电层的一部分与所述半导体层重叠且与所述半导体层直接接触，并且所述第二导电层不与所述半导体层重叠。
2.如权利要求1所述的用于制造半导体装置的方法，其特征在于，使用具有的导电性比所述第一导电层的材料更高的材料来形成所述第二导电层。
3.如权利要求1所述的用于制造半导体装置的方法，其特征在于，所述第二导电层具有遮光性。
4.如权利要求1所述的用于制造半导体装置的方法，其特征在于，所述基板具有绝缘表面。
5.一种用于制造半导体装置的方法，包括以下步骤：
在基板上形成包括沟道区的半导体层；
在所述半导体层上形成绝缘膜；
在所述绝缘膜上形成第一导电膜；
通过蚀刻所述第一导电膜而形成第一导电层；
在所述第一导电层上形成第二导电膜；以及
通过蚀刻所述第二导电膜而形成第二导电层，
其中，所述第一导电层具有透光性，且
其中，所述第一导电层的一部分与所述沟道区重叠，并且所述第二导电层不与所述沟道区重叠。
6.如权利要求5所述的用于制造半导体装置的方法，其特征在于，使用具有的导电性比所述第一导电层的材料更高的材料来形成所述第二导电层。
7.如权利要求5所述的用于制造半导体装置的方法，其特征在于，所述第二导电层具有遮光性。
8.如权利要求5所述的用于制造半导体装置的方法，其特征在于，所述基板具有绝缘表面。
9.一种用于制造半导体装置的方法，包括以下步骤：
在基板上形成半导体层；
在所述半导体层上形成第一导电膜和第二导电膜；
通过利用在所述第二导电膜上形成的第一掩模在第一蚀刻步骤中蚀刻所述第一导电膜和所述第二导电膜，从而形成第一导电层和第二导电层；
通过所述第一掩模的灰化来形成第二掩模；
通过利用所述第二掩模在第二蚀刻步骤中蚀刻所述第二导电层，而使所述第一导电层的一部分露出；
形成绝缘膜以覆盖所述第一导电层、所述第二导电层和所述半导体层；
在所述绝缘膜上形成第三导电膜和第四导电膜；
通过利用在所述第四导电膜上形成的第三掩模在第三蚀刻步骤中蚀刻所述第三导电膜和所述第四导电膜，从而形成第三导电层和第四导电层；
通过所述第三掩模的灰化来形成第四掩模；以及
通过利用所述第四掩模在第四蚀刻步骤中蚀刻所述第四导电层，而使所述第三导电层的一部分露出，
其中，使用透光材料形成所述第一导电层和所述第三导电层中的每一个。
10.如权利要求9所述的用于制造半导体装置的方法，其特征在于，使用具有的导电性比所述第一导电层和所述第三导电层中每一个的材料更高的材料来形成所述第二导电层和所述第四导电层中的每一个。
11.如权利要求9所述的用于制造半导体装置的方法，其特征在于，所述第二导电层和所述第四导电层中的每一个具有遮光性。
12.如权利要求9所述的用于制造半导体装置的方法，其特征在于，所述基板具有绝缘表面。
CN201610403640.6A 2009-03-05 2010-03-04 用于制造半导体装置的方法 Expired - Fee Related CN105957813B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009051899 2009-03-05
JP2009-051899 2009-03-05
CN201010134385.2A CN101826521B (zh) 2009-03-05 2010-03-04 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010134385.2A Division CN101826521B (zh) 2009-03-05 2010-03-04 半导体装置

Publications (2)

Publication Number Publication Date
CN105957813A true CN105957813A (zh) 2016-09-21
CN105957813B CN105957813B (zh) 2019-07-16

Family

ID=42677436

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010134385.2A Active CN101826521B (zh) 2009-03-05 2010-03-04 半导体装置
CN201610403640.6A Expired - Fee Related CN105957813B (zh) 2009-03-05 2010-03-04 用于制造半导体装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010134385.2A Active CN101826521B (zh) 2009-03-05 2010-03-04 半导体装置

Country Status (5)

Country Link
US (4) US20100224878A1 (zh)
JP (10) JP2010232651A (zh)
KR (9) KR101708467B1 (zh)
CN (2) CN101826521B (zh)
TW (1) TWI613825B (zh)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
KR20040023381A (ko) * 2002-09-11 2004-03-18 이문기 견과류를 첨가한 소시지의 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011045956A1 (ja) * 2009-10-16 2011-04-21 シャープ株式会社 半導体装置、それを備えた表示装置、および半導体装置の製造方法
KR101594855B1 (ko) * 2009-11-25 2016-02-18 삼성전자주식회사 Ｂｌｕ 및 디스플레이 장치
KR101481398B1 (ko) * 2009-12-11 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로 및 cpu
WO2011142371A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102446913A (zh) * 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535014B (zh) * 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
KR101357480B1 (ko) 2010-11-17 2014-02-03 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 표시장치 그리고 박막 트랜지스터 기판의 제조방법
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5973165B2 (ja) * 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI408479B (zh) * 2010-12-31 2013-09-11 Wintek Corp 顯示面板
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5897910B2 (ja) * 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2012133103A1 (ja) * 2011-03-30 2012-10-04 シャープ株式会社 アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9093539B2 (en) 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101952570B1 (ko) * 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6110075B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
US9105652B2 (en) * 2011-05-24 2015-08-11 Sharp Kabushiki Kaisha Method of manufacturing semiconductor device
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP5814712B2 (ja) * 2011-09-15 2015-11-17 日本放送協会 薄膜デバイスの製造方法
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
TWI575577B (zh) 2011-11-15 2017-03-21 友達光電股份有限公司 畫素結構及畫素結構的製造方法
JP6050662B2 (ja) 2011-12-02 2016-12-21 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5960430B2 (ja) * 2011-12-23 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6157100B2 (ja) 2012-12-13 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US9570631B2 (en) * 2013-08-19 2017-02-14 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
CN111668315B (zh) * 2013-08-19 2023-09-12 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
WO2015044275A1 (en) * 2013-09-27 2015-04-02 Bayer Materialscience Ag Fabrication of igzo oxide tft on high cte, low retardation polymer films for lcd-tft applications
CN104733471A (zh) * 2013-12-23 2015-06-24 昆山国显光电有限公司 一种有机发光显示器件的阵列基板及其制备方法
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104241394A (zh) 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI534682B (zh) * 2015-03-24 2016-05-21 群創光電股份有限公司 顯示面板
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN104882450B (zh) * 2015-04-30 2018-05-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102367245B1 (ko) * 2015-07-21 2022-02-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN105226016B (zh) * 2015-10-14 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
JP2017108132A (ja) * 2015-12-09 2017-06-15 株式会社リコー 半導体装置、表示素子、表示装置、システム
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US9972271B2 (en) 2016-05-12 2018-05-15 Novatek Microelectronics Corp. Display panel
EP3252800A1 (en) * 2016-05-31 2017-12-06 Laser Systems & Solutions of Europe Deep junction electronic device and process for manufacturing thereof
KR102675912B1 (ko) 2016-06-30 2024-06-17 엘지디스플레이 주식회사 백플레인 기판과 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
TW202129783A (zh) * 2016-08-24 2021-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20180145096A1 (en) * 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106775063B (zh) * 2016-11-25 2020-04-21 京东方科技集团股份有限公司 触控面板及其制作方法、显示装置
CN118102714A (zh) 2017-03-13 2024-05-28 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
KR20200033868A (ko) 2017-07-31 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10818544B2 (en) 2017-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method to enhance electrode adhesion stability
JP2019066517A (ja) * 2017-09-28 2019-04-25 株式会社ジャパンディスプレイ 表示装置
CN107977602A (zh) * 2017-10-10 2018-05-01 成都安瑞芯科技有限公司 超声波指纹识别模块、模组、器件及电子设备
GB2567897A (en) * 2017-10-31 2019-05-01 Flexenable Ltd Source-drain conductors for organic TFTS
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
KR102689232B1 (ko) * 2018-09-20 2024-07-29 삼성디스플레이 주식회사 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20200034889A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN110233154B (zh) * 2018-11-26 2021-07-30 友达光电股份有限公司 元件基板
CN109686253B (zh) * 2019-01-08 2021-04-23 云谷（固安）科技有限公司 布线结构以及可拉伸显示装置
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR20220063448A (ko) * 2020-11-10 2022-05-17 엘지디스플레이 주식회사 표시장치
JP7561671B2 (ja) 2021-03-29 2024-10-04 株式会社ジャパンディスプレイ 表示装置
CN113451333A (zh) * 2021-06-25 2021-09-28 Oppo广东移动通信有限公司 驱动基板、其制备方法、显示面板组件及电子设备
TW202332072A (zh) * 2022-01-19 2023-08-01 友達光電股份有限公司 感測裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952675A (en) * 1996-05-30 1999-09-14 Nec Corporation Thin film transistor element array
US20060102907A1 (en) * 2004-11-17 2006-05-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20060192204A1 (en) * 2005-02-28 2006-08-31 Casio Computer Co., Ltd. Thin film transistor panel
CN101165907A (zh) * 2006-10-20 2008-04-23 株式会社日立显示器 图像显示装置及其制造方法

Family Cites Families (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0282221A (ja) 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH07113728B2 (ja) 1989-05-26 1995-12-06 シャープ株式会社 アクティブマトリクス基板
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP3189310B2 (ja) * 1991-08-28 2001-07-16 セイコーエプソン株式会社 液晶装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0695142A (ja) 1992-09-10 1994-04-08 Rohm Co Ltd 液晶表示装置
JP3615556B2 (ja) * 1992-11-04 2005-02-02 セイコーエプソン株式会社 アクティブマトリックス基板とその製造方法
JP3786631B2 (ja) 1992-11-04 2006-06-14 セイコーエプソン株式会社 アクティブマトリックス基板、及び液晶表示装置
JPH0792491A (ja) 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置用薄膜トランジスタ基板
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3999824B2 (ja) 1995-08-21 2007-10-31 東芝電子エンジニアリング株式会社 液晶表示素子
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09236812A (ja) * 1996-02-28 1997-09-09 Sharp Corp アクティブマトリクス基板及び液晶表示装置
JP3222762B2 (ja) * 1996-04-26 2001-10-29 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JPH1020298A (ja) 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
JP3641342B2 (ja) 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP3754179B2 (ja) * 1997-05-30 2006-03-08 三洋電機株式会社 液晶表示装置
JPH1195256A (ja) * 1997-09-25 1999-04-09 Sharp Corp アクティブマトリクス基板
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3916823B2 (ja) 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP3796070B2 (ja) * 1999-07-21 2006-07-12 シャープ株式会社 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
JP4954380B2 (ja) * 2000-03-27 2012-06-13 株式会社半導体エネルギー研究所 発光装置、半導体装置
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP4801242B2 (ja) * 2000-07-31 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6720577B2 (en) 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4986351B2 (ja) * 2000-09-06 2012-07-25 株式会社半導体エネルギー研究所 半導体装置
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100766493B1 (ko) 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6525342B2 (en) * 2001-05-23 2003-02-25 International Business Machines Corporation Low resistance wiring in the periphery region of displays
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
JP2003163223A (ja) * 2001-09-13 2003-06-06 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
JP4798907B2 (ja) 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4360519B2 (ja) 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4278034B2 (ja) * 2003-03-10 2009-06-10 シャープ株式会社 表示装置用基板及びその製造方法及びそれを備えた表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20050014060A (ko) * 2003-07-29 2005-02-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4906029B2 (ja) * 2004-08-20 2012-03-28 株式会社半導体エネルギー研究所 表示装置の作製方法
KR20060018121A (ko) * 2004-08-23 2006-02-28 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5030406B2 (ja) * 2004-08-30 2012-09-19 株式会社半導体エネルギー研究所 表示装置の作製方法
CN101924124B (zh) * 2004-08-31 2012-07-18 株式会社半导体能源研究所 半导体装置的生产方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4016977B2 (ja) 2004-09-03 2007-12-05 セイコーエプソン株式会社 液晶表示装置、電子機器
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR101112534B1 (ko) * 2005-03-04 2012-03-13 삼성전자주식회사 유기 발광 표시 소자 및 그 제조 방법
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP2007109918A (ja) 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR101219046B1 (ko) 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP4215068B2 (ja) 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008010440A (ja) * 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
JP5128091B2 (ja) * 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008218960A (ja) * 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
US20080191207A1 (en) 2007-02-08 2008-08-14 Mitsubishi Electric Corporation Thin film transistor device, method of manufacturing the same, and display apparatus
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
GB0718626D0 (en) * 2007-05-16 2007-11-07 Seereal Technologies Sa Holograms
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20090049659A (ko) * 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5589359B2 (ja) * 2009-01-05 2014-09-17 セイコーエプソン株式会社 電気光学装置及び電子機器
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952675A (en) * 1996-05-30 1999-09-14 Nec Corporation Thin film transistor element array
US20060102907A1 (en) * 2004-11-17 2006-05-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20060192204A1 (en) * 2005-02-28 2006-08-31 Casio Computer Co., Ltd. Thin film transistor panel
CN101165907A (zh) * 2006-10-20 2008-04-23 株式会社日立显示器 图像显示装置及其制造方法

Also Published As

Publication number Publication date
US20240222464A1 (en) 2024-07-04
KR20200006613A (ko) 2020-01-20
US20100224878A1 (en) 2010-09-09
JP2020010060A (ja) 2020-01-16
KR102401842B1 (ko) 2022-05-24
KR20190092360A (ko) 2019-08-07
US11961894B2 (en) 2024-04-16
KR101708467B1 (ko) 2017-02-20
KR102068152B1 (ko) 2020-01-20
KR20220070403A (ko) 2022-05-31
KR102235067B1 (ko) 2021-03-31
JP6311064B1 (ja) 2018-04-11
JP6345896B1 (ja) 2018-06-20
US20200219988A1 (en) 2020-07-09
JP2018082187A (ja) 2018-05-24
JP2018142730A (ja) 2018-09-13
KR20210090151A (ko) 2021-07-19
KR101948708B1 (ko) 2019-02-15
JP6865256B2 (ja) 2021-04-28
JP2015043088A (ja) 2015-03-05
JP2016219840A (ja) 2016-12-22
JP2010232651A (ja) 2010-10-14
JP6262305B2 (ja) 2018-01-17
KR20180025316A (ko) 2018-03-08
JP2022188078A (ja) 2022-12-20
CN101826521B (zh) 2016-08-03
JP2024054199A (ja) 2024-04-16
TW201044595A (en) 2010-12-16
CN101826521A (zh) 2010-09-08
KR20100100659A (ko) 2010-09-15
TWI613825B (zh) 2018-02-01
JP7144567B2 (ja) 2022-09-29
JP2018151634A (ja) 2018-09-27
JP7432675B2 (ja) 2024-02-16
KR20210036335A (ko) 2021-04-02
US11233132B2 (en) 2022-01-25
KR20170019401A (ko) 2017-02-21
KR20190016528A (ko) 2019-02-18
KR102008382B1 (ko) 2019-08-07
KR101835417B1 (ko) 2018-03-08
KR102279453B1 (ko) 2021-07-19
JP6594482B2 (ja) 2019-10-23
KR102487564B1 (ko) 2023-01-10
JP2021121017A (ja) 2021-08-19
US20220115515A1 (en) 2022-04-14
CN105957813B (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN101826521B (zh) 半导体装置
JP7023264B2 (ja) 半導体装置
KR101946361B1 (ko) 반도체 장치 및 그 제조 방법
CN101826520B (zh) 半导体装置
CN101826534B (zh) 半导体装置及其制造方法
JP2022028702A (ja) 表示装置
CN102473733B (zh) 半导体装置以及制造半导体装置的方法
JP2022008355A (ja) 半導体装置の作製方法
CN104201179B (zh) 半导体装置
CN102473734B (zh) 半导体装置及其制造方法
CN102150191B (zh) 显示装置
CN105448969B (zh) 半导体装置的制造方法
CN102576736B (zh) 半导体器件及其制造方法
TW201133785A (en) Semiconductor device and method for manufacturing the same
JP2018180436A (ja) 表示装置
WO2018178798A1 (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190716

Termination date: 20210304