JP7089645B2 - 半導体装置及び情報端末 - Google Patents

半導体装置及び情報端末 Download PDF

Info

Publication number
JP7089645B2
JP7089645B2 JP2022028993A JP2022028993A JP7089645B2 JP 7089645 B2 JP7089645 B2 JP 7089645B2 JP 2022028993 A JP2022028993 A JP 2022028993A JP 2022028993 A JP2022028993 A JP 2022028993A JP 7089645 B2 JP7089645 B2 JP 7089645B2
Authority
JP
Japan
Prior art keywords
conductor
insulator
transistor
oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022028993A
Other languages
English (en)
Other versions
JP2022063363A (ja
Inventor
肇 木村
努 村川
孝征 根井
大章 本多
裕亮 志野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022063363A publication Critical patent/JP2022063363A/ja
Priority to JP2022094301A priority Critical patent/JP7153821B2/ja
Application granted granted Critical
Publication of JP7089645B2 publication Critical patent/JP7089645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Description

本発明の一態様は、半導体装置に関する。または、本発明の一態様は、電子機器に関する
。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関する物である。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置
は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、発電装
置（薄膜太陽電池、有機薄膜太陽電池等を含む）、投影装置、照明装置、電気光学装置、
蓄電装置、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
近年、トランジスタを設けた層と、容量を設けた層と、を積層した集積回路を作製する技
術が注目されている。トランジスタや容量は、配線および層を跨いで形成されたプラグを
介して電気的に接続することで駆動する。
例えば、フローティングノードに接続された接続電極と同じ層に、当該接続電極の電位と
異なる電位が印加される配線が形成される場合がある。絶縁体上に、導電体を用いて接続
電極と配線を形成した際、該絶縁体上に該導電体の残渣物が残留する場合がある。該残渣
物によって、フローティングノードに接続された接続電極と、同じ層に形成された配線と
の間でリーク電流が生じている可能性がある。また、配線と、該配線と異なる電位が印加
される他の配線と、を同じ層に形成する場合においても、配線間の領域に、該残渣物が存
在することで、配線に電位が印加される際、他の配線に印加される電位が干渉する可能性
がある。
また、近年では、酸化物半導体（代表的にはＩｎ－Ｇａ－Ｚｎ酸化物）を用いたトランジ
スタの開発が活発化しており、集積回路などにも用いられている。酸化物半導体の歴史は
古く、１９８８年には、結晶Ｉｎ－Ｇａ－Ｚｎ酸化物を半導体素子へ利用することが開示
されている（特許文献１参照。）。また、１９９５年には、酸化物半導体を用いたトラン
ジスタが発明されており、その電気特性が開示されている（特許文献２参照。）。
特開昭６３－２３９１１７ 特表平１１－５０５３７７
本発明の一態様は、半導体装置が有するメモリセルと配線との間のリーク電流となる経路
を遮断し、メモリの保持特性を向上することを課題の一とする。
本発明の一態様は、フローティングノードに接続された接続電極と配線との間のリーク電
流を抑制することができる半導体装置を提供することを課題の一つとする。本発明の一態
様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本
発明の一態様は、長時間においてデータの保持が可能な半導体装置を提供することを課題
の一つとする。本発明の一態様は、配線間のリーク電流を抑制することができる半導体装
置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の絶縁体と、第１の絶縁体上の第１の導電体と、第１の絶縁体上
の第２の導電体と、第１の絶縁体、第１の導電体、および第２の導電体上の第２の絶縁体
と、を有し、第１の導電体、および第２の導電体は、金属Ａ（アルミニウム、銅、タング
ステン、クロム、銀、金、白金、タンタル、ニッケル、モリブデン、マグネシウム、ベリ
リウム、インジウム、およびルテニウムのうちの一種または複数種とする）を含み、第１
の絶縁体と、第２の絶縁体との界面に、金属Ａが、エネルギー分散型Ｘ線分光法（ＥＤＸ
）法により、検出され、第２の絶縁体は、第１の導電体と第２の導電体との間に、第１の
絶縁体を露出する溝を有する半導体装置である。
上記において、第１のトランジスタと、容量素子とを有し、第１の導電体は、第１のトラ
ンジスタのソースまたはドレインの一方と、容量素子の電極の一方と、に電気的に接続す
ることが好ましい。また、上記において、第１のトランジスタのチャネル形成領域は、金
属酸化物に形成されることが好ましい。
また、本発明の一態様は、第１の絶縁体と、第１の絶縁体上の第１の導電体と、第１の絶
縁体上の第２の導電体と、第１の絶縁体、第１の導電体、および第２の導電体上の第２の
絶縁体と、容量素子と、を有し、第１の導電体、および第２の導電体は、金属Ａ（アルミ
ニウム、銅、タングステン、クロム、銀、金、白金、タンタル、ニッケル、モリブデン、
マグネシウム、ベリリウム、インジウム、およびルテニウムのうちの一種または複数種と
する）を含み、第１の導電体は、容量素子の電極の一方の機能を有し、第１の絶縁体と、
第２の絶縁体との界面に、金属Ａが、ＥＤＸ法により、検出され、第２の絶縁体は、第１
の導電体と第２の導電体との間に、第１の絶縁体を露出する溝を有する半導体装置である
。
上記において、第１のトランジスタを有し、第１の導電体は、第１のトランジスタのソー
スまたはドレインの一方と電気的に接続することが好ましい。また、上記において、第１
のトランジスタのチャネル形成領域は、金属酸化物に形成されることが好ましい。
また、上記において、第２のトランジスタを有し、第１の導電体は、第２のトランジスタ
のゲートと電気的に接続することが好ましい。
また、上記において、第１の導電体、および第２の導電体は、ＡｌおよびＣｕの少なくと
も一を有することが好ましい。
また、本発明の一態様は、第１の絶縁体の上に第１の導電体を形成し、第１の導電体は、
金属Ａ（アルミニウム、銅、タングステン、クロム、銀、金、白金、タンタル、ニッケル
、モリブデン、マグネシウム、ベリリウム、インジウム、およびルテニウムのうちの一種
または複数種とする）を含み、第１の導電体の上にパターン形成されたレジストマスクを
形成し、レジストマスクを用いて、第１の導電体をエッチングすることで第２の導電体と
、第３の導電体とを形成し、第２の導電体、第３の導電体を形成後、第１の絶縁体に不純
物除去工程を行い、レジストマスクを除去し、第１の絶縁体と、第２の導電体と、第３の
導電体の上に、第２の絶縁体を形成し、第２の導電体と第３の導電体との間に、第１の絶
縁体が露出する溝を、第２の絶縁体に形成する半導体装置の作製方法である。
上記において、不純物除去工程は、純水による洗浄処理を含むことが好ましい。また、上
記において、第１の導電体は、ＡｌおよびＣｕの少なくとも一を有することが好ましい。
本発明の一態様により、半導体装置が有するメモリセルと配線との間のリーク電流となる
経路を遮断し、メモリの保持特性を向上することができる。
本発明の一態様により、フローティングノードに接続された接続電極と配線との間のリー
ク電流を抑制することができる半導体装置を提供できる。または、微細化または高集積化
が可能な半導体装置を提供できる。または、長時間においてデータの保持が可能な半導体
装置を提供できる。または、配線間のリーク電流を抑制することができる半導体装置を提
供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置を説明する断面概略図および上面概略図。 本発明の一態様に係る半導体装置を説明する断面概略図。 本発明の一態様に係る半導体装置を説明する断面概略図および上面概略図。 本発明の一態様に係る半導体装置を説明する断面概略図。 本発明の一態様に係る半導体装置の作製方法を説明する断面概略図。 本発明の一態様に係る半導体装置の作製方法を説明する断面概略図。 本発明の一態様に係る半導体装置の作製方法を説明する断面概略図。 本発明の一態様に係る半導体装置に用いるトランジスタを説明する図。 本発明の一態様に係る半導体装置に用いる容量素子を説明する断面図。 本発明の一態様に係る半導体装置に用いるトランジスタを説明する図。 本発明の一態様に係る半導体装置（記憶装置）の回路を説明する回路図。 本発明の一態様に係る半導体装置（記憶装置）の構成を説明する断面図および上面図。 本発明の一態様に係る半導体装置（記憶装置）の構成を説明する断面図および上面図。 本発明の一態様に係る半導体装置に用いるトランジスタを説明する図。 本発明の一態様に係る電子機器を説明する図。 評価試料の断面模式図および断面ＳＴＥＭ像。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状または値などに限定されない。また、図面にお
いて、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用
い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターン
を同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）において、発明の理解を容易とするため、一
部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場
合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるもので
あり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の
」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載
されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場
合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に
電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは
、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素
の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が
１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１
原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜
とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が
５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原
子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれる
ものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント
型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトラン
ジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そ
のしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大
きいものとする。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、およ
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する
機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼
ぶことがある。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成および作製方法について、図
１乃至図１０を用いて説明する。なお、図１乃至図１０においては明瞭化のため、半導体
装置の構成を一部省略して図示している。
＜半導体装置の構成例＞
本発明の一態様に係る半導体装置の構成の一部を図１に示す。図１（Ｂ）は、半導体装置
の構成の上面概略図である。また、図１（Ａ）は、図１（Ｂ）の一点鎖線ｘ－ｙにおける
断面概略図に相当する。なお、図１（Ｂ）などの上面図においては、溝２５０の説明のた
め、溝２５０をハッチパターンで示している。
なお、図１（Ａ）などの断面図においては、パターン形成された導電体、半導体、絶縁体
などの端部が直角に図示されているものがあるが、本実施の形態に示す半導体装置はこれ
に限らず、端部を丸めた形状とすることもできる。
図１に示す半導体装置は、基板２１０と、絶縁体２１２と、絶縁体２１３と、導電体２２
０と、導電体２２１と、導電体２２２と、導電体２２３と、導電体２２６と、導電体２２
７と、膜２４０ａと、膜２４０ｂと、溝２５０と、を有する。
図１に示す半導体装置は、基板２１０の上に導電体２２０が設けられている。また、導電
体２２０を覆うように、基板２１０および導電体２２０の上に絶縁体２１２が設けられて
いる。また、絶縁体２１２の上に導電体２２１が設けられている。また、導電体２２１を
覆うように、絶縁体２１２および導電体２２１の上に絶縁体２１３が設けられている。ま
た、絶縁体２１３の上に導電体２２６と導電体２２７とが同じ層に設けられている。また
、導電体２２６を覆うように、導電体２２６の上に膜２４０ａが設けられていて、導電体
２２７を覆うように、導電体２２７の上に膜２４０ｂが設けられている。また、導電体２
２６と導電体２２７との間の絶縁体２１３には、溝２５０が設けられている。
また、図１に示す半導体装置は、導電体２２０に達するように、絶縁体２１２と絶縁体２
１３とに第１の開口部を有し、第１の開口部の内部に導電体２２２が設けられている。導
電体２２２を介して導電体２２０は導電体２２６と電気的に接続されている。また、図１
に示す半導体装置は、導電体２２１に達するように、絶縁体２１３に第２の開口部を有し
、第２の開口部の内部に導電体２２３が設けられている。導電体２２３を介して導電体２
２１は導電体２２６と電気的に接続されている。つまり、導電体２２０と導電体２２１と
は、導電体２２６を介して電気的に接続されている。
なお、導電体２２０および導電体２２１は、同じ層に形成されていてもよい。また、導電
体２２１は、導電体２２０よりも下の層に形成されていてもよい。
例えば、導電体２２６は、フローティングノード（ＦＮ）、またはフローティングノード
に接続された接続電極として、機能する場合がある。また、導電体２２７は配線として機
能する場合がある。配線には電気抵抗値の低い金属Ａ（なお、金属Ａは、アルミニウム、
銅、タングステン、クロム、銀、金、白金、タンタル、ニッケル、モリブデン、マグネシ
ウム、ベリリウム、インジウム、ルテニウムなどの金属材料とする）、または、金属Ａを
含む導電体を用いることが好ましい。導電体２２６または導電体２２７に金属Ａまたは金
属Ａを含む導電体を用いる場合、導電体２２６または導電体２２７を形成した後、洗浄処
理を行う場合がある。洗浄処理の際に、導電体２２６または導電体２２７の端部から金属
Ａがわずかに溶け出して、絶縁体２１３の表面に金属Ａの残渣物２３０（図６参照。）が
形成されてしまう場合がある。
また、導電体２２６または導電体２２７を形成した後、アッシングやレジスト剥離液によ
りレジストマスクを除去する。レジストマスク除去の際に、導電体２２６または導電体２
２７の端部から金属Ａがわずかに溶け出して、絶縁体２１３の表面に金属Ａの残渣物２３
０が形成されてしまう場合がある。なお、金属Ａの残渣物２３０は導電体２２６または導
電体２２７の上面または側面に形成されてしまう場合もある。
絶縁体２１３の表面に形成された金属Ａの残渣物２３０は、透過型電子顕微鏡（ＴＥＭ：
Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察で確
認するのが困難であるほど非常に薄く、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒ
ｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）では、わずかに
金属Ａが検出される程度である。しかしながら、金属Ａの残渣物２３０によって、導電体
２２６と、同じ層に形成された導電体２２７との間でリーク電流が生じる場合がある。例
えば、１０－２１Ａ（ｚＡ）、１０－２４Ａ（ｙＡ）という極低のリーク電流が要求され
る場合に、金属Ａの残渣物２３０が少量でも存在してしまうと、リーク電流に影響を与え
てしまう蓋然性が高い。
そこで、導電体２２６、導電体２２７、および絶縁体２１３の上に膜２４０を設ける（図
７参照。）。次に、導電体２２６と、導電体２２７との間の領域において、膜２４０およ
び絶縁体２１３に溝２５０を設けることで、絶縁体２１３の一部を露出させる。なお、本
明細書において、溝２５０とは、少なくとも、絶縁体２１３上の膜２４０の一部が除去さ
れた領域とする。溝２５０は、上面から見た場合、導電体２２６の周囲に形成され、断面
を見た場合、溝２５０の下面の位置が導電体２２６の下面（絶縁体２１３と接する面）の
位置よりも低い。
溝２５０を形成することで、溝２５０が形成された領域の絶縁体２１３の表面に存在する
金属Ａの残渣物２３０を、膜２４０と共に除去する。これにより、金属Ａの残渣物２３０
は、金属Ａの残渣物２３０ａと金属Ａの残渣物２３０ｂとに分離することができる。また
、導電体２２６、導電体２２７、および絶縁体２１３の上に膜２４０を設けることで、溝
２５０を形成する際に、導電体２２６、導電体２２７、および金属Ａの残渣物２３０から
金属Ａが溶け出して、金属Ａの残渣物が形成されるのを防止することができる。したがっ
て、金属Ａの残渣物２３０を介した導電体２２６と導電体２２７との間のリーク電流を抑
制することが可能となる。
なお、図２に示すように、金属Ａの残渣物２３０と、膜２４０と、の一部を除去し、絶縁
体２１３を露出してもよい。この時、溝２５０の下面の位置は、導電体２２６の下面（絶
縁体２１３と接する面）の位置と同じ高さである。
また、図３に示すように、導電体２２６の周囲に溝２５０を形成し、導電体２２７の周囲
にも溝２５０ａを形成してもよい。このような構成にすることにより、導電体２２６の周
囲のみに溝を形成するよりも、同じ層に存在する導電体の周囲全てに溝を形成する方が、
設計の自由度を高めることができる。
また、図４（Ａ）に示すように、導電体２２１の周囲に溝２５０ｂを形成してもよい。こ
のような構成にすることにより、導電体２２１と、導電体２２１と同じ層に存在する導電
体（図示せず）との間のリーク電流を抑制することが可能となる。なお、図４（Ａ）にお
いて、導電体２２６の周囲に溝２５０を形成しているが、溝２５０の代わりに、導電体２
２７の周囲に溝２５０ａを形成してもよい。
また、図４（Ｂ）に示すように、導電体２２０の周囲に溝２５０ｃを形成してもよい。こ
のような構成にすることにより、導電体２２０と、導電体２２０と同じ層に存在する導電
体（図示せず）との間のリーク電流を抑制することが可能となる。なお、図４（Ｂ）にお
いて、導電体２２６の周囲に溝２５０を形成しているが、溝２５０の代わりに、導電体２
２７の周囲に溝２５０ａを形成してもよい。
また、例えば、導電体２２２、導電体２２３、および導電体２２６を一つの導電体として
、ダマシン法またはデュアルダマシン法を用いて、設けることができる。ダマシン法また
はデュアルダマシン法を用いることで、導電体２２２、導電体２２３、および導電体２２
６の機能を有する導電体の材料として銅を用いることができる。
なお、上記の場合、導電体２２２、導電体２２３、および導電体２２６の機能を有する導
電体は、絶縁体２１２および絶縁体２１３に埋め込むように設けられる。また、導電体２
２７も同一工程で設けることで、導電体２２７は絶縁体２１３に埋め込まれてもよい。ダ
マシン法またはデュアルダマシン法は、導電体を堆積し、化学的機械研磨（Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により配線部分と導電体
部分以外の導電体を除去する工程などを含んでいる。該ＣＭＰ処理の際に、絶縁体２１３
の表面に導電体２２２、導電体２２３、および導電体２２６の機能を有する導電体として
用いた銅がわずかに残っている場合がある。当該残渣物によって、導電体２２２、導電体
２２３、および導電体２２６の機能を有する導電体と、隣接して形成された導電体２２７
との間でリーク電流が生じる場合がある。
従って、導電体２２２、導電体２２３、および導電体２２６の機能を有する導電体、導電
体２２７、および絶縁体２１３の上に膜２４０を設ける。導電体２２２、導電体２２３、
および導電体２２６の機能を有する導電体と、導電体２２７との間の領域に、膜２４０、
および絶縁体２１３に溝２５０を設けることで、絶縁体２１３の一部を露出させる。この
場合、溝２５０は、上面から見た場合、導電体２２２、導電体２２３、および導電体２２
６の機能を有する導電体の周囲に形成され、断面を見た場合、溝２５０の下面の位置が導
電体２２２、導電体２２３、および導電体２２６の機能を有する導電体の上面（絶縁体２
１３の上面と同一面）の位置よりも低い。したがって、銅の残渣物を介した、導電体２２
２、導電体２２３、および導電体２２６の機能を有する導電体と導電体２２７との間のリ
ーク電流を抑制することが可能となる。
なお、銅の残渣物と、膜２４０と、の一部を除去し、絶縁体２１３を露出してもよい。こ
の時、溝２５０の下面の位置は、導電体２２２、導電体２２３、および導電体２２６の機
能を有する導電体の上面（絶縁体２１３の上面と同一面）の位置と同じ高さである。
＜半導体装置の作製方法＞
以下では、本発明の一態様に係る半導体装置の作製方法について、図１、図５乃至図７を
用いて説明する。図５乃至図７は、いずれも本発明の一態様に係る半導体装置の作製方法
を説明する断面概略図である。図１、図５乃至図７では、同層に設けられた導電体２２６
と導電体２２７との間に溝２５０を形成する工程について説明する。
まず、基板２１０を準備する。
基板２１０の上に、導電体２２０を形成する。導電体２２０は、単層構造としてもよいし
、積層構造としてもよい。また、基板２１０と導電体２２０の間に、絶縁体などを設ける
構造としても構わない。
次に、導電体２２０の上に、導電体２２０を覆うように絶縁体２１２を形成する。絶縁体
２１２は、単層構造としてもよいし、積層構造としてもよい。絶縁体２１２の成膜は、ス
パッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔ
ａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ
）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅ
ｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶ
Ｄ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに、用
いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ
（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
絶縁体２１２は、上面が平坦性を有するように形成してもよい。例えば、絶縁体２１２は
、絶縁体２１２の成膜時点で上面が平坦性を有していてもよい。または、例えば、絶縁体
２１２は、絶縁体２１２を成膜後に基板裏面などの基準面と平行になるよう絶縁体２１２
を上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と
呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。なお、絶縁
体２１２の上面が平坦性を有さなくても構わない。
次に、絶縁体２１２の上に、導電体２２１を形成する。導電体２２１は、単層構造として
もよいし、積層構造としてもよい。
次に、導電体２２１の上に、導電体２２１を覆うように絶縁体２１３を形成する。絶縁体
２１３は、単層構造としてもよいし、積層構造としてもよい。また、絶縁体２１３は、絶
縁体２１２に用いることのできる絶縁体を援用することができる。なお、絶縁体２１３は
、絶縁体２１２と同様に、上面が平坦性を有するように形成してもよい。
次に、導電体２２１に達するように、絶縁体２１３に第２の開口部を形成する。また、導
電体２２０に達するように、絶縁体２１２および絶縁体２１３に第１の開口部を形成する
。以下、開口部を、ビアホールまたはコンタクトホールと呼ぶ場合がある。
ここで、第１の開口部および第２の開口部はプラグが設けられるビアホールであり、高い
アスペクト比が求められる場合が多い。このため、第１の開口部および第２の開口部の形
成には異方性のドライエッチングを用いることが好ましい。
次に、第２の開口部を埋め込むように導電体２２３を形成する。また、第１の開口部を埋
め込むように導電体２２２を形成する。以下、導電体２２２および導電体２２３をプラグ
と呼ぶ場合がある。導電体２２２および導電体２２３の材料としては、金属材料、合金材
料、金属窒化物材料、金属酸化物材料などの導電性材料を、単層または積層して用いるこ
とができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用
いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅
などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配
線抵抗を低くすることができる。
第１の開口部および第２の開口部は、一括で形成されてもよいし、それぞれ別の工程で形
成されてもよい。また、導電体２２２および導電体２２３は、一括で形成してもよいし、
それぞれ別の工程で形成してもよい。
ここで、第１の開口部および第２の開口部を別の工程で形成し、導電体２２２および導電
体２２３を別の工程で形成する方法について説明する。
例えば、絶縁体２１２を形成した後、導電体２２０に達するように、絶縁体２１２に第１
の開口部となる開口部を形成し、第１の開口部となる開口部内に第１の導電体を形成する
。次いで、導電体２２１を形成する際に、第１の導電体の上に接するようにプラグまたは
配線となる導電体を形成する。その後、当該プラグまたは配線となる導電体、絶縁体２１
２、および導電体２２１の上に絶縁体２１３を形成する。絶縁体２１３に、当該プラグま
たは配線となる導電体に達する第１の開口部となる開口部と、導電体２２１に達する第２
の開口部とを同時に形成する。次いで、第１の開口部となる開口部内に第２の導電体、お
よび第２の開口部内に導電体２２３を同時に形成する。これらの工程により、第１の導電
体と、当該プラグまたは配線となる導電体と、第２の導電体とが接続することで、導電体
２２２を形成することができる。
次に、絶縁体２１３、導電体２２２、および導電体２２３に研磨処理を行ってもよい。研
磨処理としては、機械的研磨、化学的研磨、ＣＭＰなどを行えばよい。
絶縁体２１３、導電体２２２、および導電体２２３の上に、導電体２２５を成膜する（図
５参照。）。導電体２２５は、単層構造としてもよいし、積層構造としてもよい。一部を
配線として用いられる導電体２２５としては、電気抵抗値の低い金属Ａ（なお、金属Ａは
、アルミニウム、銅、タングステン、クロム、銀、金、白金、タンタル、ニッケル、モリ
ブデン、マグネシウム、ベリリウム、インジウム、ルテニウムなどの金属材料とする）、
または、金属Ａを含む導電体を用いることが好ましい。
導電体２２５の上に、パターン形成されたレジストマスクを形成する。レジストマスクは
リソグラフィー法などを用いて形成すればよい。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光さ
れた領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当
該レジストマスクを介してエッチング処理することで導電体、半導体、絶縁体などを所望
の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレー
ザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを
露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体
（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて
、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる
場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのド
ライエッチング処理を行う、またはウェットエッチング処理を行う、またはドライエッチ
ング処理に加えてウェットエッチング処理を行う、またはウェットエッチング処理に加え
てドライエッチング処理を行うことができる。
次に、レジストマスクを用いて、絶縁体２１３の上面が露出するまで、導電体２２５の一
部をエッチングすることで、導電体２２６および導電体２２７を形成する（図６参照。）
。なお、当該エッチングには、ドライエッチングを用いることが好ましい。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：
Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いるこ
とができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型
電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の
電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞ
れに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに
周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するド
ライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング
装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅ
ｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
エッチング後にレジストマスクを除去する。レジストマスクの除去は、アッシングなどの
ドライエッチング処理を行う、または専用の剥離液などを用いたウェットエッチング処理
を行う、またはドライエッチング処理に加えてウェットエッチング処理を行う、またはウ
ェットエッチング処理に加えてドライエッチング処理を行うことによってできる。
なお、上記ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因
した不純物が絶縁体２１３などの表面または内部に付着または拡散することがある。不純
物としては、フッ素または塩素などがある。
上記の不純物などを除去する工程を行う。例えば、洗浄処理を行うとよい。洗浄方法とし
ては、洗浄液などを用いたウェット洗浄、プラズマを用いたプラズマ処理または、熱処理
による洗浄などがあり、当該洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈
した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波
洗浄を行ってもよい。
ここで、図６では、導電体２２６および導電体２２７の側面が絶縁体２１３の上面に対し
て垂直に形成されているが、本実施の形態に示す半導体装置はこれに限られるものではな
い。例えば、導電体２２６および導電体２２７の側面が、絶縁体２１３の上面に対して３
０°以上９０°未満の角度で傾斜しているテーパー形状としてもよい。
導電体２２５のエッチングにより、導電体２２６および導電体２２７を形成した後に、導
電体２２６および導電体２２７の腐食を防止するため、洗浄を行う場合がある。洗浄やレ
ジストマスク除去などの工程の後、図６に示すように、絶縁体２１３、導電体２２６、お
よび導電体２２７の表面に、金属Ａの残渣物２３０が形成される場合がある。金属Ａの残
渣物２３０を介して、接続電極となる導電体２２６と、配線となる導電体２２７との間で
リーク電流が生じる蓋然性が高い。
そこで、図７に示すように、絶縁体２１３、金属Ａの残渣物２３０、導電体２２６および
導電体２２７の上に、膜２４０を形成する。膜２４０としては、例えば、絶縁体を用いる
ことができる。また、半導体または導電体を用いてもよい。
次いで、絶縁体２１３に達するように、溝２５０と重なる領域の絶縁体２１３の表面の一
部と、金属Ａの残渣物２３０と、膜２４０とを除去することで、上面から見た場合、溝２
５０を、導電体２２６を取り囲むように設ける（図１（Ｂ）参照。）。溝２５０を形成す
ることで、膜２４０は、膜２４０ａと膜２４０ｂとに分離される。例えば、膜２４０の材
料として、絶縁体２１３と同種の材料を用いることが好ましい。または、同じ手法を用い
て、絶縁体２１３と膜２４０と、をともに除去できる材料を用いることが好ましい。これ
により、溝２５０を形成する際、溝２５０と重なる領域の膜２４０と絶縁体２１３の表面
の一部とを一括で除去することができる。また、膜２４０の材料には、金属Ａを含まない
材料を用いることが好ましい。または、膜２４０の材料に金属Ａを含んだ材料を用いても
、溝２５０と重なる領域の膜２４０を除去した後に金属Ａの残渣物が形成されなければよ
い。なお、絶縁体２１３の表面の一部、金属Ａの残渣物２３０、および膜２４０に形成さ
れる溝２５０は、それぞれ別の工程で形成してもよい。
以上により、金属Ａの残渣物２３０を、絶縁体２１３および導電体２２６と膜２４０ａと
の間に形成された金属Ａの残渣物２３０ａと、絶縁体２１３および導電体２２７と膜２４
０ｂとの間に形成された金属Ａの残渣物２３０ｂと、に分離することができる。つまり、
導電体２２６と導電体２２７との間の金属Ａの残渣物２３０を介した電気的接続を分断す
ることができる。
以上の工程によって、本発明の一態様に係る半導体装置を作製することができる。溝２５
０を有することで、導電体２２６と導電体２２７との間のリーク電流を抑制することが可
能となる。
または、溝２５０を有することで、導電体２２６と導電体２２７との間隔を狭めることが
できる。したがって、微細化または高集積化が可能な半導体装置を実現ができる。
＜半導体装置の具体例＞
以下では、本発明の一態様に係る半導体装置の構成の具体例について、図１を用いて説明
する。
ここでは、導電体２２０が、トランジスタを構成する一部であり、導電体２２１が、容量
素子を構成する一部である場合を説明する。
例えば、導電体２２０は、トランジスタのソース（ソース領域またはソース電極）または
ドレイン（ドレイン領域またはドレイン電極）の一方として機能でき、導電体２２１は、
容量素子の一方の電極として機能できる。また、導電体２２７は、配線として機能できる
。導電体２２６に、トランジスタのソースまたはドレインの一方と、容量素子の電極の一
方とが電気的に接続することから、導電体２２６を接続電極と呼称する場合がある。なお
、導電体２２１と導電体２２０のそれぞれが有する機能を入れ替えてもよい。
ここで、上面から見た場合、溝２５０は、導電体２２６を取り囲むように設ける。例えば
、図１（Ｂ）に示すように、導電体２２６の外縁を一周するように、溝２５０を設けると
よい。なお、溝２５０は、少なくとも、導電体２２６と、同層に形成された他の導電体と
の間に設ければよく、必ずしも導電体２２６の外縁に沿わなくともよい。例えば、矩形以
外の形状を有する導電体２２６に対し、導電体２２６が内側になるような矩形を描くよう
に、溝２５０を設けてもよい。また、溝２５０は、導電体２２６の形状に関わらず、四角
形、四角形以外の多角形、円形、または曲線を有する閉じた形状を描くように設けること
ができる。
また、溝２５０の幅は、作製する半導体装置に応じて、適宜設計すればよい。導電体２２
６および導電体２２７に印加される電圧に応じて、リーク電流が生じない程度の距離を保
てればよい。また、導電体２２６上の膜２４０ａのみを残存させ、膜２４０ｂおよび膜２
４０ａと重ならない領域の絶縁体２１３の表面の一部を除去してもよい。
上記構成とすることで、半導体装置が有するメモリセルの容量素子に保存された電荷（フ
ローティングノード（ＦＮ）に入力された電圧）を、長時間に渡って保持することができ
る。また、オフ電流が非常に小さいという特徴を有する酸化物半導体を有するトランジス
タを、メモリセルに設けることで、メモリセルの容量素子に保存された電荷（フローティ
ングノード（ＦＮ）に入力された電圧）を、長時間に渡って保持することができる。
したがって、長時間においてデータの保持が可能な半導体装置を提供することができる。
上記に示した半導体装置の構成では、導電体２２０および導電体２２１の一方は、トラン
ジスタのソースまたはドレインの一方の機能を有し、導電体２２０および導電体２２１の
他方は、容量素子の一方の電極の機能を有する、とした例を示しているが、これに限定さ
れない。例えば、導電体２２０および導電体２２１の一方は、トランジスタのソースまた
はドレインの一方の機能と、容量素子の一方の電極の機能と、を有し、導電体２２０およ
び導電体２２１の他方を形成しない場合がある。また、例えば、導電体２２０および導電
体２２１の一方は、トランジスタのソースまたはドレインの一方の機能を有し、導電体２
２６は、容量素子の一方の電極の機能を有し、導電体２２０および導電体２２１の他方を
形成しない場合がある。
また、本実施の形態の構成例では、トランジスタと、容量素子と、を有する半導体装置の
例を示しているが、これに限定されない。例えば、第１のトランジスタと、容量素子と、
第２のトランジスタと、を有した半導体装置でもよい。例えば、導電体２２０および導電
体２２１の一方は、第１のトランジスタのソースまたはドレインの一方の機能と、容量素
子の一方の電極の機能と、を有し、導電体２２０および導電体２２１の他方は、第２のト
ランジスタのゲートの機能を有する場合がある。また、例えば、導電体２２０および導電
体２２１の一方は、第１のトランジスタのソースまたはドレインの一方の機能を有し、導
電体２２０および導電体２２１の他方は、第２のトランジスタのゲートの機能を有し、導
電体２２６は、容量素子の一方の電極の機能を有する場合がある。
＜トランジスタの構成例＞
本実施の形態で示す半導体装置に設けられているトランジスタの構成例について、図８を
用いて説明する。
トランジスタは、非導通状態でのリーク電流（オフ電流）が小さいトランジスタであるこ
とが好ましい。オフ電流が小さいトランジスタをトランジスタに用いることで、トランジ
スタのソースまたはドレインの一方と接続電極を介して電気的に接続している容量素子の
一方の電極に与えられた電荷を長期間保持することができる。オフ電流が小さいトランジ
スタとして、チャネル形成領域に酸化物半導体を有するトランジスタ（酸化物半導体トラ
ンジスタ）が挙げられる。酸化物半導体トランジスタは、オフ電流が低い、シリコンを有
するトランジスタと重ねて作製できる等の利点がある。本実施の形態に示す半導体装置に
設けられているトランジスタに酸化物半導体トランジスタを用いることで、本実施の形態
に示す半導体装置のデータの保持性能を向上させることができる。
図８（Ａ）は、本実施の形態で示す半導体装置が有するトランジスタ４００ａの上面図で
ある。また、図８（Ｂ）は、図８（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であ
る。つまりトランジスタ４００ａのチャネル長方向の断面図を示す。図８（Ｃ）は、図８
（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図である。つまりトランジスタ４００ａ
のチャネル幅方向の断面図を示す。図８（Ａ）の上面図では、図の明瞭化のために一部の
要素を省いて図示している。なお、トランジスタのチャネル長方向とは、基板と水平な面
内において、ソース（ソース領域またはソース電極）及びドレイン（ドレイン領域または
ドレイン電極）間において、キャリアが移動する方向を意味し、チャネル幅方向とは、基
板と水平な面内において、チャネル長方向に対して垂直の方向を意味する。
図８（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタ４００ａは、基板（図示せず）の上
に配置された絶縁体４０１および絶縁体３０１と、絶縁体３０１に埋め込まれるように配
置された導電体３１０（導電体３１０ａおよび導電体３１０ｂ）と、導電体３１０の上に
配置された絶縁体３０２、絶縁体３０３、および絶縁体４０２と、絶縁体４０２の上に配
置された酸化物４０６ａと、酸化物４０６ａの上に配置された酸化物４０６ｂと、酸化物
４０６ｂの上に、距離的に離間して配置された導電体４１６ａ１および導電体４１６ａ２
と、酸化物４０６ｂ、導電体４１６ａ１、および導電体４１６ａ２の上に配置された酸化
物４０６ｃと、酸化物４０６ｃの上に配置された絶縁体４１２と、少なくとも一部が酸化
物４０６ｂと重なるように、絶縁体４１２の上に配置された導電体４０４（導電体４０４
ａ、導電体４０４ｂ、および導電体４０４ｃ）と、を有する。
また、絶縁体４０２、酸化物４０６ａ、酸化物４０６ｂ、酸化物４０６ｃ、導電体４１６
ａ１、導電体４１６ａ２、絶縁体４１２、導電体４０４などの上に絶縁体４１０が配置さ
れる。
導電体３１０は、絶縁体３０１に形成された開口に設けられている。絶縁体３０１の開口
の内壁に接して導電体３１０ａが形成され、さらに内側に導電体３１０ｂが形成されてい
る。ここで、導電体３１０ａおよび導電体３１０ｂの上面の高さと、絶縁体３０１の上面
の高さは同程度にできる。導電体３１０は、ゲート電極の一方として機能できる。
ここで、導電体３１０ａは、水、水素などの不純物が透過しにくい導電性材料を用いるこ
とが好ましい。また、例えば、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムな
どを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体４０１よ
り下層から水、水素などの不純物が導電体３１０を通じて上層に拡散するのを抑制するこ
とができる。なお、導電体３１０ａは、水素原子、水素分子、水分子、酸素原子、酸素分
子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不
純物の少なくとも一が透過しにくいことが好ましい。また、以下において、不純物が透過
しにくい導電性材料について記載する場合も同様である。導電体３１０ａが酸素の透過を
抑制する機能を持つことにより、導電体３１０ｂが酸化により導電率が低下することを防
ぐことができる。
絶縁体４０１は、下層から水、水素などの不純物がトランジスタに混入するのを防ぐバリ
ア絶縁膜として機能できる。絶縁体４０１は、水、水素などの不純物が透過しにくい絶縁
性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい
。これにより、水、水素などの不純物が絶縁体４０１より上層に拡散するのを抑制するこ
とができる。なお、絶縁体４０１は、水素原子、水素分子、水分子、窒素原子、窒素分子
、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一が透
過しにくいことが好ましい。また、以下において、不純物が透過しにくい絶縁性材料につ
いて記載する場合も同様である。
また、絶縁体４０１は、酸素（例えば、酸素原子、酸素分子など）が透過しにくい絶縁性
材料を用いることが好ましい。これにより、絶縁体４０２などに含まれる酸素が下方拡散
するのを抑制することができる。これにより、酸化物４０６ｂに効果的に酸素を供給する
ことができる。
絶縁体３０３は、水、水素などの不純物、および酸素が透過しにくい絶縁性材料を用いる
ことが好ましく、例えば、酸化アルミニウム、酸化ハフニウムなどを用いることが好まし
い。これにより、絶縁体３０３より下層から水、水素などの不純物が絶縁体３０３より上
層に拡散するのを抑制することができる。さらに、絶縁体４０２などに含まれる酸素が下
方拡散するのを抑制することができる。
絶縁体４０２は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓ
ｐｅｃｔｒｏｓｃｏｐｙ））にて、酸素原子に換算した酸素の脱離量が１．０×１０１８
ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶
縁体を用いることが好ましい。なお、加熱により放出される酸素を「過剰酸素」ともいう
。このような絶縁体４０２を酸化物４０６ａに接して設けることにより、酸化物４０６ｂ
に効果的に酸素を供給することができる。なお、上記ＴＤＳ分析時における膜の表面温度
としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい
。
また、絶縁体４０２中の水、水素、窒素酸化物などの不純物濃度が低減されていることが
好ましい。例えば、絶縁体４０２の水素の脱離量は、ＴＤＳにおいて、膜の表面温度が５
０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体４０２の面積当
たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１
５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／
ｃｍ２以下であればよい。
絶縁体３０２、絶縁体３０３、および絶縁体４０２は、ゲート絶縁膜として機能できる。
なお、トランジスタ４００ａでは、ゲート絶縁膜として絶縁体３０２、絶縁体３０３、お
よび絶縁体４０２が積層された絶縁膜を用いているが、本実施の形態に示す半導体装置は
これに限られるものではない。例えば、ゲート絶縁膜として、絶縁体３０２、絶縁体３０
３、および絶縁体４０２のいずれか２層または１層を用いてもよい。
本実施の形態に示すトランジスタは、後述する酸化物４０６ａ、酸化物４０６ｂ、および
酸化物４０６ｃを有することが好ましい。
酸化物４０６ａは、絶縁体４０２の上面に接して配置されることが好ましい。酸化物４０
６ｂは酸化物４０６ａの上面に接して配置されることが好ましい。
また、酸化物４０６ｂは、第１の領域、第２の領域、および第３の領域を有する。第３の
領域は、上面図において第１の領域と第２の領域に挟まれる。本実施の形態に示すトラン
ジスタ４００ａは、酸化物４０６ｂの第１の領域上に接して導電体４１６ａ１を有する。
また、酸化物４０６ｂの第２の領域上に接して導電体４１６ａ２を有する。酸化物４０６
ｂの第１の領域または第２の領域の一方は、ソース領域として機能でき、他方はドレイン
領域として機能できる。また、酸化物４０６ｂの第３の領域はチャネル形成領域として機
能できる。
酸化物４０６ｃは、酸化物４０６ｂの第３の領域に接して、酸化物４０６ａ、酸化物４０
６ｂ、導電体４１６ａ１、導電体４１６ａ２の上に配置されることが好ましい。また、酸
化物４０６ｃが、酸化物４０６ａおよび酸化物４０６ｂの側面を覆う構成にしてもよい。
図８（Ｃ）に示すように、酸化物４０６ａおよび酸化物４０６ｂのチャネル幅方向の側面
が酸化物４０６ｃに接することが好ましい。さらに、ゲート電極の他方として機能する導
電体４０４は、ゲート絶縁膜として機能する絶縁体４１２を介して酸化物４０６ｂの第３
の領域の全体を覆うように配置される。
また、酸化物４０６ｃは、酸化物４０６ａおよび酸化物４０６ｂの全体を覆うように配置
してもよい。例えば、酸化物４０６ａおよび酸化物４０６ｂのチャネル長方向の側面が酸
化物４０６ｃに接する構成にしてもよい。
なお、本実施の形態ではトランジスタに用いる酸化物を上述の３層構造としているが、本
発明の一態様はこれに限定されない。例えば、酸化物４０６ａまたは酸化物４０６ｃの一
方がない２層構造としても構わない。または、酸化物４０６ａの上もしくは下、または酸
化物４０６ｃの上もしくは下に、後述する半導体のいずれか一を有する４層構造としても
構わない。または、酸化物４０６ａの上、酸化物４０６ａの下、酸化物４０６ｃの上、酸
化物４０６ｃの下のいずれか二箇所以上に、酸化物４０６ａ、酸化物４０６ｂ、および酸
化物４０６ｃとして、本実施の形態で例示する半導体のいずれか一を有するｎ層構造（ｎ
は５以上の整数）としても構わない。
導電体４１６ａ１および導電体４１６ａ２は、距離的に離間して配置され、酸化物４０６
ｂの上面に接して配置されることが好ましい。ここで、導電体４１６ａ１は、ソース電極
またはドレイン電極の一方として機能でき、導電体４１６ａ２は、ソース電極またはドレ
イン電極の他方として機能できる。
また、図８（Ａ）（Ｂ）に示すように、導電体４１６ａ１の一方の側端部は、酸化物４０
６ａの一方の側端部および酸化物４０６ｂの一方の側端部と略一致することが好ましい。
また、同様に、導電体４１６ａ２の一方の側端部は、酸化物４０６ａの他方の側端部およ
び酸化物４０６ｂの他方の側端部と略一致することが好ましい。このような構成にするこ
とにより、酸化物４０６ａおよび酸化物４０６ｂの側面が、導電体４１６ａ１および導電
体４１６ａ２に接しない。したがって、酸化物４０６ａおよび酸化物４０６ｂの側面の酸
素が、導電体４１６ａ１および導電体４１６ａ２に引き抜かれて、酸化物４０６ａおよび
酸化物４０６ｂの側面に酸素欠損が形成されることを防ぐことができる。また、酸化物４
０６ａおよび酸化物４０６ｂの側面から導電体４１６ａ１および導電体４１６ａ２に起因
する不純物が侵入することを防ぐことができる。
ここで、互いに向かい合う導電体４１６ａ１の側端部と導電体４１６ａ２の側端部との距
離、即ちトランジスタのチャネル長は、１０ｎｍ以上３００ｎｍ以下、代表的には２０ｎ
ｍ以上１８０ｎｍ以下とする。
また、導電体４１６ａ１および導電体４１６ａ２の互いに向かい合う側面と底面のなす角
が９０°未満のテーパー角を有することが好ましい。導電体４１６ａ１および導電体４１
６ａ２の互いに向かい合う側面と底面のなす角が４５°以上７５°以下であることがより
好ましい。このように導電体４１６ａ１および導電体４１６ａ２を形成することにより、
酸化物４０６ｃを導電体４１６ａ１および導電体４１６ａ２が形成する段差部にも被覆性
良く成膜することができる。したがって、酸化物４０６ｃが段切れなどを起こして、酸化
物４０６ｂと絶縁体４１２とが接するのを防ぐことができる。
また、導電体４１６ａ１の上面に接してバリア膜４１７ａ１が設けられ、導電体４１６ａ
２の上面に接してバリア膜４１７ａ２が設けられることが好ましい。バリア膜４１７ａ１
およびバリア膜４１７ａ２は、水、水素などの不純物および酸素の透過を抑制する機能を
有する。バリア膜４１７ａ１およびバリア膜４１７ａ２として、例えば、酸化アルミニウ
ムなどを用いることができる。これにより、導電体４１６ａ１および導電体４１６ａ２の
酸化に、周囲の過剰酸素が用いられることを防ぐことができる。さらに、導電体４１６ａ
１および導電体４１６ａ２の酸化によって、導電体４１６ａ１および導電体４１６ａ２の
電気抵抗値が増加することを防ぐことができる。なお、導電体の電気抵抗値の測定は、２
端子法などを用いて測定することができる。
また、導電体４０４と導電体４１６ａ１との間に、絶縁体４１２、酸化物４０６ｃに加え
て、バリア膜４１７ａ１を有することで、導電体４０４と導電体４１６ａ１との間の寄生
容量を小さくすることができる。同様に、導電体４０４と導電体４１６ａ２との間に、絶
縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ２を有することで、導電体４０
４と導電体４１６ａ２との間の寄生容量を小さくすることができる。よって、本実施の形
態に示すトランジスタは、周波数特性に優れたトランジスタとなる。なお、バリア膜４１
７ａ１およびバリア膜４１７ａ２を設けない構成としてもよい。
絶縁体４１２はゲート絶縁膜として機能でき、酸化物４０６ｃの上面に接して配置される
ことが好ましい。絶縁体４１２は、絶縁体４０２と同様に、加熱により酸素が放出される
絶縁体を用いて形成することが好ましい。このような絶縁体４１２を酸化物４０６ｃの上
面に接して設けることにより、酸化物４０６ｂに効果的に酸素を供給することができる。
また、絶縁体４０２と同様に、絶縁体４１２中の水、水素などの不純物濃度が低減されて
いることが好ましい。
導電体４０４は、導電体４０４ａ、導電体４０４ｂ、および導電体４０４ｃが積層された
構成とすることが好ましい。絶縁体４１２上に導電体４０４ａが配置され、導電体４０４
ａ上に導電体４０４ｂが配置され、導電体４０４ｂ上に導電体４０４ｃが配置される。絶
縁体４１２および導電体４０４は、酸化物４０６ｂと重なる領域を有する。また、導電体
４０４ａ、導電体４０４ｂ、および導電体４０４ｃの側面は概略一致する。ここで、導電
体４０４はゲート電極の他方として機能する。また、ゲート電極の他方として機能する導
電体４０４のチャネル長方向の幅は、１０ｎｍ以上３００ｎｍ以下、好ましくは、２０ｎ
ｍ以上１８０ｎｍ以下とする。
導電体３１０および導電体４０４の一方はゲート電極として機能でき、他方はバックゲー
ト電極として機能できる。ゲート電極とバックゲート電極で半導体のチャネル形成領域を
挟むように配置される。バックゲート電極の電位は、ゲート電極と同電位としてもよいし
、接地電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と
連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることが
できる。
導電体４０４ａは、導電性を有する金属酸化物であることが好ましい。例えば、酸化物４
０６ａ、酸化物４０６ｂまたは酸化物４０６ｃとして用いることができる金属酸化物を用
いることができる。特に、Ｉｎ－Ｇａ－Ｚｎ酸化物のうち、導電性が高く、金属の原子数
比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値の金属酸
化物を用いることが好ましい。このような導電体４０４ａを設けることで、導電体４０４
ｂおよび導電体４０４ｃへの酸素の透過を抑制することができる。したがって、導電体４
０４ｂおよび導電体４０４ｃの酸化によって、導電体４０４ｂおよび導電体４０４ｃの電
気抵抗値が増加することを防ぐことができる。また、酸化物４０６ｂに過剰酸素を供給す
ることが可能となる。
導電体４０４ｂは、導電体４０４ａに窒素などの不純物を添加して導電体４０４ａの導電
性を向上できる導電体が好ましい。例えば導電体４０４ｂは、窒化チタンなどを用いるこ
とが好ましい。
導電体４０４ｃは、例えばタングステンなどの抵抗が低い金属を用いることができる。
ここで、ゲート電極として機能する導電体４０４が、絶縁体４１２および酸化物４０６ｃ
を介して、酸化物４０６ｂの第３の領域近傍の上面およびチャネル幅方向の側面を覆うよ
うに設けられる。したがって、ゲート電極として機能する導電体４０４の電界によって、
酸化物４０６ｂの第３の領域近傍の上面およびチャネル幅方向の側面を電気的に取り囲む
ことができる。導電体４０４の電界によって、チャネル形成領域を電気的に取り囲むトラ
ンジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造
とよぶ。そのため、酸化物４０６ｂの第３の領域近傍の上面およびチャネル幅方向の側面
にチャネルを形成することができるので、ソース－ドレイン間に大電流を流すことができ
、導通時の電流（オン電流）を大きくすることができる。また、酸化物４０６ｂの第３の
領域近傍の上面およびチャネル幅方向の側面が、導電体４０４の電界によって取り囲まれ
ていることから、非導通時の電流（オフ電流）を小さくすることができる。
また、導電体４０４上にバリア膜４１８が設けられていることが好ましい。ここで、バリ
ア膜４１８は、酸素が透過しにくい材料を用いることが好ましく、例えば酸化アルミニウ
ムなどを用いることができる。これにより、導電体４０４の酸化に、周囲の過剰酸素が用
いられることを防ぐことができる。このように、バリア膜４１８はゲートを保護するゲー
トキャップとしての機能を有する。なお、バリア膜４１８を設けない構成としてもよい。
＜容量素子の構成例＞
本実施の形態で示す半導体装置に設けられている容量素子の構成例について、図９を用い
て、説明する。
図９（Ａ）は本実施の形態で示す半導体装置が有する容量素子８０ａの断面図である。容
量素子８０ａは、導電体８２と、絶縁体８３と、導電体８４と、を有している。図９（Ａ
）に示すように、絶縁体８１の上に導電体８２が設けられ、導電体８２を覆うように絶縁
体８３が設けられ、絶縁体８３を覆うように導電体８４が設けられ、導電体８４の上に絶
縁体８５が設けられている。
ここで、絶縁体８３が導電体８２の側面に接するように設けられ、導電体８４が絶縁体８
３の凸部の側面に接するように設けられることが好ましい。これにより、導電体８２の上
面だけでなく、導電体８２の側面も容量素子として機能させることができるので、容量値
を大きくすることができる。
導電体８２は、容量素子８０ａの一方の電極として機能し、導電体８４は、容量素子８０
ａの他方の電極として機能し、絶縁体８３は容量素子８０ａの誘電体として機能する。
導電体８２および導電体８４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン
、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガ
リウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ
、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いれば
よい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタ
ンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導
電体、チタンおよび窒素を含む導電体などを用いてもよい。なお、導電体８２および導電
体８４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用
いて行うことができる。
絶縁体８３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシ
ウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウ
ム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオ
ジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いること
ができる。特に、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が
添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、
窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞
０））、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材料を用いることが好ま
しい。また、絶縁体８３としてｈｉｇｈ－ｋ材料を用いる場合、熱処理を行うことで容量
値を大きくすることができる場合がある。このようなｈｉｇｈ－ｋ材料を用いることで、
絶縁体８３を厚くしても容量素子８０ａの容量値を十分確保することができる。絶縁体８
３を厚くすることにより、導電体８２と導電体８４の間に生じるリーク電流を抑制するこ
とができる。なお、絶縁体８３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬ
Ｄ法、ＡＬＤ法などを用いて行うことができる。
絶縁体８１および絶縁体８５としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マ
グネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム
、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む
絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体８１および絶縁体８５と
しては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化
酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸
化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用
いればよい。なお、絶縁体８１および絶縁体８５の成膜は、スパッタリング法、ＣＶＤ法
、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、絶縁体８５は、
有機シランガス（例えば、ＴＥＯＳ（Ｔｅｔｒａ－Ｅｔｈｙｌ－Ｏｒｔｈｏ－Ｓｉｌｉｃ
ａｔｅ）など）を用いて成膜してもよい。
また、図９（Ｂ）に示す容量素子８０ｂは、導電体８４が導電体８２の上面と重なるよう
に形成されている点において、図９（Ａ）に示す容量素子８０ａと異なる。なお、図９（
Ｂ）では、導電体８４の側面と導電体８２の側面とが概略一致するように設けられている
が、容量素子８０ｂはこれに限られるものではない。
また、図９（Ｃ）に示す容量素子８０ｃは、絶縁体８１の上に開口を有する絶縁体８６が
設けられており、導電体８２が当該開口内に設けられている点において、図９（Ａ）に示
す容量素子８０ａと異なる。ここで、絶縁体８６の開口と絶縁体８１の上面とで構成され
た空間を溝部とみなすことができ、導電体８２は当該溝部に沿って設けられることが好ま
しい。また、図９（Ｃ）に示すように、絶縁体８６の上面と導電体８２の上面とが概略一
致するように形成されてもよい。
導電体８２の上に絶縁体８３が設けられ、絶縁体８３の上に導電体８４が設けられる。こ
こで、導電体８４は、上記溝部において、絶縁体８３を介して導電体８２と重畳する領域
を有する。また、絶縁体８３は導電体８２の上面を覆うように設けられることが好ましい
。このように絶縁体８３を設けることで、導電体８２と導電体８４との間でリーク電流が
流れるのを防ぐことができる。また、絶縁体８３の側面と導電体８４の側面とが概略一致
するように設けられていてもよい。このように、容量素子８０ｃは、コンケーブ型または
シリンダー型などの形状とすることが好ましい。なお、容量素子８０ｃにおいて、導電体
８２、絶縁体８３、および導電体８４の上面形状が四角形以外の多角形状となってもよい
し、楕円を含む円形状となってもよい。
また、図９（Ｄ）に示す容量素子８０ｄは、凸状を有する導電体８２ｂが導電体８２ａの
上面に接して配置されている点において、図９（Ａ）に示す容量素子８０ａと異なる。容
量素子８０ｄは、絶縁体８１上に設けられ、導電体８２（導電体８２ａ、および導電体８
２ｂ）と、絶縁体８３と、導電体８４とを有する。
なお、容量素子８０ｄの一方の電極として機能する導電体８２において、導電体８２ｂの
ような凸状を有する構造体とすることで、容量素子の投影面積当たりの容量を増加させる
ことができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
＜基板＞
基板２１０としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい
。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコ
ニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体
基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン
、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムか
らなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有
する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板など
がある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがあ
る。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらに
は、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁
体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。ま
たは、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子とし
ては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板２１０として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板２１０に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板２１０として
、繊維を編みこんだシート、フィルム、箔などを用いてもよい。また、基板２１０が伸縮
性を有してもよい。また、基板２１０は、折り曲げや引っ張りをやめた際に、元の形状に
戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板２１０
は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さら
に好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板２１０を薄く
すると、トランジスタを有する半導体装置を軽量化することができる。また、基板２１０
を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ
張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによっ
て基板２１０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半
導体装置を提供することができる。
可とう性基板である基板２１０としては、例えば、金属、合金、樹脂もしくはガラス、ま
たはそれらの繊維などを用いることができる。可とう性基板である基板２１０は、線膨張
率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板２１０とし
ては、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１
０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリ
オレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、
アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板
２１０として好適である。
＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物
、金属酸化窒化物、金属窒化酸化物などがある。
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲
うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁体４０
１として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いれば
よい。また、絶縁体３０３に水素などの不純物および酸素の透過を抑制する機能を有する
絶縁体を用いてもよい。絶縁体４０１および絶縁体３０３は、絶縁体４０２などと比べて
、水、水素などの不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、酸
化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマ
ニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフ
ニウム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコン、窒化アルミ
ニウムなどを単層で、または積層で用いればよい。
絶縁体４０１が酸化アルミニウムを有することで、酸化物４０６ａ、酸化物４０６ｂおよ
び酸化物４０６ｃに水素などの不純物が混入することを抑制することができる。また、例
えば、絶縁体４０１が酸化アルミニウムを有することで、上述の酸化物４０６ａ、酸化物
４０６ｂおよび酸化物４０６ｃへ添加された過剰酸素の外方拡散を低減することができる
。
絶縁体３０１、絶縁体３０２、絶縁体４０２および絶縁体４１２としては、例えば、ホウ
素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、アルゴ
ン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフ
ニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶
縁体３０１、絶縁体３０２、絶縁体４０２および絶縁体４１２としては、酸化シリコンま
たは酸化窒化シリコンを有することが好ましい。
また、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、ゲート絶縁膜
として機能するので比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体３０
２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、酸化ガリウム、酸化ハフニウム
、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有す
る酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを
有する酸化窒化物などを有することが好ましい。または、絶縁体３０２、絶縁体３０３、
絶縁体４０２および絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率
の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリ
コンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安
定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガ
リウムまたは酸化ハフニウムを酸化物４０６ｃ側に有することで、酸化シリコンまたは酸
化窒化シリコンに含まれるシリコンが、酸化物４０６ｂに混入することを抑制することが
できる。また、例えば、酸化シリコンまたは酸化窒化シリコンを酸化物４０６ｃ側に有す
ることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまた
は酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップ
センターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させ
ることができる場合がある。
絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０
は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加
した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコ
ン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体
４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素
を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化
シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好まし
い。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせ
ることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、
例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリ
イミド、ポリカーボネート、アクリルなどがある。
バリア膜４１７（バリア膜４１７ａ１、およびバリア膜４１７ａ２）としては、水素など
の不純物および酸素の透過を抑制する機能を有する絶縁体を用いてもよい。バリア膜４１
７ａ１およびバリア膜４１７ａ２によって、酸化物４０６ｃおよび絶縁体４１２中の過剰
酸素が、導電体４１６ａ１および導電体４１６ａ２へと拡散することを防止することがで
きる。
バリア膜４１７としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム
、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジ
ム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコン
などを用いればよい。
＜導電体＞
導電体４０４、導電体３１０、導電体４１６ａ１、導電体４１６ａ２としては、アルミニ
ウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングス
テン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリ
リウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いる
ことができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電
気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、酸化物４０６（酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃ）に適用可
能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、
前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒
化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（Ｉ
ＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したイン
ジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用い
てもよい。このような材料を用いることで、酸化物４０６ａ、酸化物４０６ｂおよび酸化
物４０６ｃ中に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体
などから混入する水素を捕獲することができる場合がある。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金
属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。
また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構
造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素
を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物半導体を用いる場合は、ゲート電極とし
て前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を
用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設け
るとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料
から離脱した酸素がチャネル形成領域に供給されやすくなる。
例えば、導電体３１０ｂとしては、タングステン、ポリシリコン等の導電性材料を用いれ
ばよい。また、絶縁体４０１と接する導電体３１０ａとしては、例えば、チタン、窒化チ
タン、窒化タンタルなどのバリア層（拡散防止層）を積層または単層で用いることができ
る。
絶縁体４０１に不純物が透過しにくい絶縁性材料を用い、絶縁体４０１と接する、導電体
３１０ａに不純物が透過しにくい導電性材料を用いることで、トランジスタへの不純物の
拡散をさらに抑制することができる。よって、トランジスタの信頼性をさらに高めること
ができる。
また、バリア膜４１７ａ１、バリア膜４１７ａ２、およびバリア膜４１８として不純物が
透過しにくい導電性材料を用いてもよい。バリア膜４１７ａ１、バリア膜４１７ａ２、お
よびバリア膜４１８に導電性材料を用いる場合は、酸素が放出されにくい、または、吸収
されにくい導電性材料を用いることが好ましい。
＜金属酸化物＞
酸化物４０６として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体とも
いう）を用いることが好ましい。以下では、本発明に係る酸化物４０６に適用可能な金属
酸化物について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウ
ムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、
イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタ
ン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネ
オジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、ま
たは複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化
物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ
などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、
鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジ
ム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍと
して、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉ
ｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔ
ａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌ
ｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ
）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合が
ある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例
を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能
と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する
。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層
に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり
、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性
の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆ
ｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することが
できる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能
を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性
領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性
の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベ
ルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に
偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察され
る場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶
縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ
以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを
有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記Ｃ
ＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に
用いる場合、トランジスタの導通状態において高い電流駆動力、つまり大きなオン電流、
及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材
（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けら
れる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉ
ｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結
晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏ
ｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体など
がある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結
し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領
域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の
向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合が
ある。また、歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、
ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー
ともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成
が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素
原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化する
ことなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素
Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構
造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換
可能であり、（Ｍ，Ｚｎ）層の元素Ｍの一部がインジウムと置換した場合、（Ｉｎ，Ｍ，
Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムの一部が元素Ｍと置換した場合
、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結
晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりに
くいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低
下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物
半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定
する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ
ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の
酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ
－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［酸化物半導体を有するトランジスタ］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジ
スタを実現することができる。また、信頼性の高いトランジスタを実現することができる
。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸
化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度
を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠
陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半
導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未
満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とす
ればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低
いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い
酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる
場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を
低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近
接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アル
カリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［不純物］
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物
半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素
の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形
成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が
含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。こ
のため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが
好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはア
ルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１
６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア
密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体におい
て、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃
度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さら
に好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため
、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子
が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャ
リアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素は
できる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭ
Ｓにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１
０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、
さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いること
で、安定した電気特性を付与することができる。
＜トランジスタの変形例＞
本実施の形態に示すトランジスタは図８に示すものに限られるものではない。以下では、
本実施の形態に示すトランジスタの変形例について、図１０を用いて説明する。また、以
下において、トランジスタ４００ａと同一の符号を付した構成については、トランジスタ
４００ａの対応する記載を参酌することができる。
図１０（Ａ）（Ｂ）（Ｃ）に示すトランジスタ４００ｃについて説明する。トランジスタ
４００ｃは、基板（図示せず）の上に配置された絶縁体４０１および絶縁体３０１と、絶
縁体３０１に埋め込まれるように配置された導電体３１０と、絶縁体３０１と導電体３１
０の上に配置された絶縁体３０２と、絶縁体３０２の上に配置された絶縁体３０３と、絶
縁体３０３の上に配置された絶縁体４０２と、絶縁体４０２の上に配置された酸化物４０
６ａと、酸化物４０６ａの上面の少なくとも一部に接して配置された酸化物４０６ｂと、
酸化物４０６ｂの上に配置された酸化物４０６ｃと、酸化物４０６ｃの上に配置された絶
縁体４１２と、絶縁体４１２の上に配置された導電体４０４と、導電体４０４の上に配置
された絶縁体４１９ａと、絶縁体４１２、導電体４０４、および絶縁体４１９ａの側面に
接して配置された絶縁体４１９ｂと、酸化物４０６ｃの上面に接し、かつ絶縁体４１９ｂ
の側面に接して配置された絶縁体４０９と、を有する。ここで、図１０（Ｂ）に示すよう
に、絶縁体４１９ｂの上面は、絶縁体４１９ａの上面と略一致することが好ましい。また
、絶縁体４０９は、絶縁体４１９ａ、絶縁体４０２、絶縁体４１９ｂ、酸化物４０６ａ、
酸化物４０６ｂ、および酸化物４０６ｃを覆って設けられることが好ましい。
トランジスタ４００ｃは、導電体４１６ａ１、および導電体４１６ａ２を有しない点、絶
縁体４０９、絶縁体４１９ａ、および絶縁体４１９ｂを有する点、および酸化物４０６ａ
、酸化物４０６ｂ、および酸化物４０６ｃに領域４２６ａ、領域４２６ｂ、および領域４
２６ｃが形成されている点において、トランジスタ４００ａと異なる。
図１０（Ｂ）に示すように、領域４２６ａは、領域４２６ｂと領域４２６ｃに挟まれる。
領域４２６ｂおよび領域４２６ｃは、絶縁体４０９の成膜により低抵抗化された領域であ
り、領域４２６ａより導電性が高い領域となる。したがって、領域４２６ｂおよび領域４
２６ｃは、本明細書において、導電体として扱う場合がある。領域４２６ｂおよび領域４
２６ｃは、絶縁体４０９の成膜雰囲気に含まれる、水素、窒素などの不純物元素が添加さ
れる。これにより、酸化物４０６の絶縁体４０９と接する領域を中心に、添加された不純
物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、
キャリア密度が高くなり、低抵抗化される。
よって、領域４２６ｂおよび領域４２６ｃは、領域４２６ａより、水素および窒素の少な
くとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、ＳＩＭＳなど
を用いて測定すればよい。
なお、領域４２６ｂおよび領域４２６ｃは、酸素欠損を形成する元素、または酸素欠損に
捕獲される元素を添加されることで低抵抗化される。このような元素としては、代表的に
は水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられ
る。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、お
よびキセノン等がある。よって、領域４２６ｂおよび領域４２６ｃは、上記元素の一つま
たは複数を含む構成にすればよい。
図１０（Ｂ）に示すように、領域４２６ｂおよび領域４２６ｃは、酸化物４０６ａ、酸化
物４０６ｂ、酸化物４０６ｃの少なくとも絶縁体４０９と重なる領域に形成される。ここ
で、酸化物４０６ｂの領域４２６ｂはソース領域およびドレイン領域の一方として機能で
き、酸化物４０６ｂの領域４２６ｃは、ソース領域およびドレイン領域の他方として機能
できる。また、酸化物４０６ｂの領域４２６ａはチャネル形成領域として機能できる。
トランジスタ４００ｃでは、図１０（Ｂ）に示すように、領域４２６ｂおよび領域４２６
ｃが、酸化物４０６の絶縁体４０９と接する領域と、絶縁体４１９ｂおよび絶縁体４１２
の両端部近傍と重なる領域と、に形成されることが好ましい。このとき、領域４２６ｂお
よび領域４２６ｃの導電体４０４と重なる部分は、所謂オーバーラップ領域（Ｌｏｖ領域
ともいう）として機能する。Ｌｏｖ領域を有する構造とすることで、酸化物４０６のチャ
ネル形成領域と、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため
、トランジスタのオン電流および移動度を大きくすることができる。
また、上面から、基板に対して垂直に見た際の絶縁体４１９ａの側面の位置は、絶縁体４
１２、導電体４０４の側面の位置と、略一致することが好ましい。絶縁体４１９ａは、Ａ
ＬＤ法を用いて成膜することが好ましい。これにより、絶縁体４１９ａの膜厚を１ｎｍ以
上２０ｎｍ以下程度、好ましくは５ｎｍ以上１０ｎｍ以下程度で成膜することができる。
ここで、絶縁体４１９ａは、水、水素などの不純物、および酸素の透過を抑制する機能を
有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウム、酸化ハフニウム
などを用いることが好ましい。
絶縁体４１９ｂは、絶縁体４１２、導電体４０４、および絶縁体４１９ａの側面に接して
設けられる。また、絶縁体４１９ｂの上面は、絶縁体４１９ａの上面に略一致することが
好ましい。絶縁体４１９ｂは、ＡＬＤ法を用いて成膜することが好ましい。これにより、
絶縁体４１９ｂの膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは１ｎｍ以上３ｎｍ以下
程度、例えば１ｎｍで成膜することができる。
ここで、絶縁体４１９ｂは、絶縁体４１９ａと同様に、水、水素などの不純物、および酸
素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アル
ミニウム、酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体４１２中の
酸素が外部に拡散することを防ぐことができる。また、絶縁体４１２の端部などから酸化
物４０６に水、水素などの不純物が侵入するのを抑制することができる。
このように、絶縁体４１９ｂおよび絶縁体４１９ａを設けることにより、水、水素などの
不純物、および酸素の透過を抑制する機能を有する絶縁体で、導電体４０４の上面と側面
および絶縁体４１２の側面を覆うことができる。これにより、導電体４０４および絶縁体
４１２を介して、水、水素などの不純物が酸化物４０６に混入することを防ぐことができ
る。このように、絶縁体４１９ｂは、ゲート電極およびゲート絶縁膜の側面を保護するサ
イドバリアとして、絶縁体４１９ａは、ゲート電極の上面を保護するトップバリアとして
、機能する。
絶縁体４１９ｂは、ＡＬＤ法を用いて絶縁膜を成膜してから、異方性エッチングを行って
、当該絶縁膜のうち、絶縁体４１２、導電体４０４、および絶縁体４１９ａの側面に接す
る部分を残存させて形成することが好ましい。これにより、上記のように膜厚の薄い絶縁
体４１９ｂを容易に形成することができる。また、このとき、導電体４０４の上に、絶縁
体４１９ａを設けておくことで、当該異方性エッチングで絶縁体４１９ａが一部除去され
ても、絶縁体４１９ｂの絶縁体４１２および導電体４０４に接する部分を十分残存させる
ことができる。
絶縁体４０９は、絶縁体４１９ａ、絶縁体４１９ｂ、酸化物４０６ａ、酸化物４０６ｂ、
酸化物４０６ｃ、および絶縁体４０２を覆って設けられる。ここで、絶縁体４０９は、絶
縁体４１９ａおよび絶縁体４１９ｂの上面に接し、かつ絶縁体４１９ｂの側面に接して設
けられる。また、絶縁体４０９は、水、水素などの不純物、および酸素の透過を抑制する
機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体４０９として、窒化シ
リコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウ
ムなどを用いることが好ましい。このような絶縁体４０９を形成することで、絶縁体４０
９を透過して酸素が領域４２６ｂおよび領域４２６ｃに侵入し、領域４２６ｂおよび領域
４２６ｃの酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。
また、絶縁体４０９を透過して水、水素などの不純物が領域４２６ｂおよび領域４２６ｃ
に侵入し、領域４２６ｂおよび領域４２６ｃが過剰に領域４２６ａ側に拡張するのを防ぐ
ことができる。
なお、図１０（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタ４００ｃでは、上面から、
基板に対して垂直に見た際の、酸化物４０６ａ、酸化物４０６ｂ、および酸化物４０６ｃ
の側面が略一致しているが、本実施の形態はこれに限られるものではない。例えば、酸化
物４０６ｃが酸化物４０６ａおよび酸化物４０６ｂの側面を覆うようにしてもよい。この
とき、酸化物４０６ａおよび酸化物４０６ｂのチャネル幅方向の側面が酸化物４０６ｃに
接することが好ましい。さらに、酸化物４０６ａおよび酸化物４０６ｂのチャネル長方向
の側面が酸化物４０６ｃに接する構成にしてもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
なお、本実施の形態は、ほかの実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態においては、本発明の一態様に係る半導体装置（記憶装置）の一例を説明す
る。
＜半導体装置（記憶装置）の回路＞
本発明の一態様に係る半導体装置（記憶装置）の回路例を図１１に示す。
図１１（Ａ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ２８０と、第
２の半導体材料を用いたトランジスタ４００と、容量素子８０と、を有している。
第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすること
が好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪
シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、
アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第
２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結
晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体
を用いたトランジスタは、オフ電流が低い。
トランジスタ４００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジ
スタである。トランジスタ４００は、オフ電流が小さいため、トランジスタ４００を半導
体装置（記憶装置）に用いることにより長期にわたり記憶内容を保持することが可能であ
る。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極
めて少ない半導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減
することができる。
図１１（Ａ）において、第１の配線３００１はトランジスタ２８０のソースと電気的に接
続され、第２の配線３００２はトランジスタ２８０のドレインと電気的に接続されている
。また、第３の配線３００３はトランジスタ４００のソースまたはドレインの一方と電気
的に接続され、第４の配線３００４はトランジスタ４００のゲートと電気的に接続されて
いる。そして、トランジスタ２８０のゲート、およびトランジスタ４００のソースまたは
ドレインの他方は、容量素子８０の電極の一方と電気的に接続され、第５の配線３００５
は容量素子８０の電極の他方と電気的に接続されている。また、図１１（Ａ）において、
トランジスタ２８０のゲートと、トランジスタ４００のソースまたはドレインの他方と、
容量素子８０の電極の一方と、の接続箇所には、フローティングノード（ＦＮ）と付記し
てある。トランジスタ４００を非導通状態にすることで、フローティングノード（ＦＮ）
、容量素子８０の電極の一方、およびトランジスタ２８０のゲートに与えられた電位を保
持することができる。
図１１（Ａ）に示す半導体装置では、トランジスタ２８０のゲートの電位が保持可能とい
う特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ４００が導通状態となる電位にして、トランジスタ４００を導通状態とする。こ
れにより、第３の配線３００３の電位が、トランジスタ２８０のゲート、および容量素子
８０の電極の一方と電気的に接続するフローティングノードに与えられる。すなわち、ト
ランジスタ２８０のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異な
る二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）
のいずれかが与えられるとする。その後、第４の配線３００４の電位を、トランジスタ４
００が非導通状態となる電位にして、トランジスタ４００を非導通状態とすることにより
、フローティングノードに与えられた電荷が保持される（保持）。
トランジスタ４００の非導通電流は極めて小さいため、フローティングノードの電荷は長
時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、フローティ
ングノードに保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般
に、トランジスタ２８０をｎチャネル型とすると、トランジスタ２８０のゲートにＨｉｇ
ｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２８
０のゲートにＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより
低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２８０を「導通
状態」とするために必要な第５の配線３００５の電位をいう。したがって、第５の配線３
００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、フローティン
グノードに与えられた電荷を判別できる。例えば、書き込みにおいて、フローティングノ
ードにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０
（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ２８０は「導通状態」となる。一方、フローテ
ィングノードにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位
がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２８０は「非導通状態」のままである
。このため、第２の配線３００２の電位を判別することで、フローティングノードに保持
されている情報を読み出すことができる。
また、図１１（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモ
リセルアレイ）を構成することができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報
を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、フロ
ーティングノードに与えられた電荷によらずトランジスタ２８０が非導通状態となるよう
な電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで、所望の
メモリセルの情報のみを読み出せる構成とすればよい。又は、情報を読み出さないメモリ
セルにおいては、フローティングノードに与えられた電荷によらずトランジスタ２８０が
導通状態となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与
えることで、所望のメモリセルの情報のみを読み出せる構成とすればよい。
なお、上記においては、２種類の電荷をフローティングノードに保持する例について示し
たが、本発明に係る半導体装置はこれに限られるものではない。例えば、半導体装置のフ
ローティングノードに３種類以上の電荷を保持できる構成としてもよい。このような構成
とすることにより、当該半導体装置を多値化して記憶容量の増大を図ることができる。
図１１（Ｂ）に示す半導体装置は、トランジスタ２８０、第１の配線３００１、および第
２の配線３００２を設けていない点で図１１（Ａ）に示した半導体装置と相違している。
この場合も、図１１（Ａ）に示した半導体装置と同様の動作により、情報の書き込みおよ
び保持動作が可能である。
図１１（Ｂ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ４００
が導通状態となると、浮遊状態である第３の配線３００３と容量素子８０とが導通し、第
３の配線３００３と容量素子８０の間で電荷が再分配される。その結果、第３の配線３０
０３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子８０の電極の一
方の電位（または容量素子８０に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子８０の電極の一方の電位をＶ、容量素子８０の容量をＣ、第３の配線３
００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶ
Ｂ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋
Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセルの状態として、容量素子８０の電極
の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持して
いる場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））
は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×
Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用された
トランジスタを用い、トランジスタ４００として第２の半導体材料が適用されたトランジ
スタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いた、オフ電
流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持す
ることが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することがで
きる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）で
あっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタの導通状態、非導通状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。
図１１（Ｃ）に示す半導体装置は、トランジスタ２９０、第６の配線３００６を有する点
で図１１（Ａ）に示した半導体装置と異なる。この場合も、図１１（Ａ）に示した半導体
装置と同様の動作により、情報の書き込み及び保持動作が可能である。また、トランジス
タ２９０としては上記のトランジスタ２８０と同様のトランジスタを用いればよい。
第６の配線３００６は、トランジスタ２９０のゲートと電気的に接続され、トランジスタ
２９０のソース、ドレインの一方はトランジスタ２８０のソースと電気的に接続され、ト
ランジスタ２９０のソース、ドレインの他方は第３の配線３００３と電気的に接続される
。
なお、上記の記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕ
ｎｉｔ）の他に、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カス
タムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳ
Ｉ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグにも応用可能である。
＜半導体装置（記憶装置）の構成１＞
以下では、本発明の一態様に係る半導体装置（記憶装置）の構成について説明する。
図１２は、本発明の一態様に係る半導体装置１０００ｂの上面図および断面図である。図
１２（Ｂ）は半導体装置１０００ｂの上面図である。図１２（Ａ）は、図１２（Ｂ）の一
点鎖線ｘ－ｙにおける断面図である。なお、図１２（Ｂ）の上面図では、図の明瞭化のた
めに一部の要素を省いて図示している。
半導体装置１０００ｂはトランジスタ４００、トランジスタ２８０、および容量素子８０
を有する。図１２に示す、トランジスタ４００、トランジスタ２８０、および容量素子８
０は、図１１（Ａ）に示す、トランジスタ４００、トランジスタ２８０および容量素子８
０にそれぞれ相当する。
半導体装置１０００ｂは、基板５０１としてｎ型半導体を用いる。トランジスタ２８０は
、チャネル形成領域２８３、高濃度ｐ型不純物領域２８５、絶縁体２８６、導電体２８７
、側壁２８８を有する。また、側壁２８８と重なる領域に低濃度ｐ型不純物領域２８４を
有する。絶縁体２８６はゲート絶縁体として機能できる。導電体２８７はゲート導電体と
して機能できる。トランジスタ２８０は、チャネル形成領域２８３が基板５０１の一部に
形成される。
低濃度ｐ型不純物領域２８４は、導電体２８７形成後、側壁２８８形成前に、導電体２８
７をマスクとして用いて不純物元素を導入することにより形成することができる。すなわ
ち、低濃度ｐ型不純物領域２８４は、自己整合によって形成することができる。側壁２８
８の形成後、高濃度ｐ型不純物領域２８５を形成する。なお、低濃度ｐ型不純物領域２８
４は高濃度ｐ型不純物領域２８５と同じ導電型を有し、導電型を付与する不純物の濃度が
高濃度ｐ型不純物領域２８５よりも低い。また、低濃度ｐ型不純物領域２８４は、状況に
応じて設けなくてもよい。
トランジスタ２８０は、素子分離領域５１４によって他のトランジスタと電気的に分離さ
れる。素子分離領域の形成は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓ
ｉｌｉｃｏｎ）法や、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法
などを用いることができる。
また、半導体装置１０００ｂは、トランジスタ２８０を覆う絶縁体５０４および絶縁体５
０５上に、絶縁体５３４および絶縁体５３６を有する。また、半導体装置１０００ｂは、
絶縁体５０５上に導電体５２２を有する。
導電体５２２は、絶縁体５０４、および絶縁体５０５の一部に設けられた導電体５２１を
介してトランジスタ２８０と電気的に接続されている。
絶縁体５３６上に、配線層を設けてもよい。例えば、図１２（Ａ）において、絶縁体１０
２、絶縁体１０３、および絶縁体１０４が順に積層して設けられる。また、絶縁体１０４
、絶縁体１０３、絶縁体１０２、絶縁体５３６、および絶縁体５３４には、導電体５２５
が形成されている。導電体５２５は、プラグ、または、配線として機能する。
また、半導体装置１０００ｂは、絶縁体５３６上に絶縁体１０２、絶縁体１０３、絶縁体
１０４、絶縁体１０６、絶縁体１０７および絶縁体１０８を介してトランジスタ４００を
有する。また、トランジスタ４００上に絶縁体１１４、絶縁体１１５および絶縁体５３９
を有し、絶縁体５３９上に導電体５２７、絶縁体１１６および容量素子８０を有する。容
量素子８０は、導電体５２７、絶縁体１１６、および導電体８４を有する。また、導電体
５２７、絶縁体１１６および容量素子８０を覆う絶縁体５３７を有する。
導電体５２７が容量素子８０の一方の電極として機能し、導電体８４が容量素子８０の他
方の電極として機能する。また、絶縁体１１６において、導電体５２７と、導電体８４と
、で挟まれた領域は、誘電体として機能する。
導電体５２７は、絶縁体５３９、絶縁体１１５、絶縁体１１４、およびバリア膜４１７の
一部に設けられた導電体５２６を介して、トランジスタ４００のソースまたはドレインと
電気的に接続されている。
また、絶縁体５３７上に導電体５２９を有し、導電体５２９上に絶縁体５３８を有する。
導電体５２９は、絶縁体５３７の一部に設けられた導電体５２８を介して、導電体８４と
電気的に接続されている。
絶縁体１０２、絶縁体１０３、絶縁体１０４、絶縁体１０６、絶縁体１０７、絶縁体１０
８、絶縁体１１４、絶縁体１１５、絶縁体１１６、絶縁体５３４、絶縁体５３６、絶縁体
５３９、絶縁体５３７、および絶縁体５３８は、上記実施の形態などに示した絶縁体と同
様の材料および方法で形成することができる。また、導電体５２１、導電体５２２、導電
体５２５、導電体５２６、導電体５２７、導電体５２８、および導電体５２９は、上記実
施の形態などに示した導電体と同様の材料および方法で形成することができる。
また、導電体５２１、導電体５２２、導電体５２５、導電体５２６、導電体５２７、導電
体５２８、および導電体５２９は、ダマシン法や、デュアルダマシン法などを用いて形成
してもよい。
＜半導体装置（記憶装置）の構成２＞
図１３に示す半導体装置１０００は、容量素子８０がトランジスタ４００と同じ層に形成
されている点において、図１２に示す半導体装置１０００ｂと異なる。
図１３は、本発明の一態様に係る半導体装置１０００の上面図および断面図である。図１
３（Ｂ）は半導体装置１０００の上面図である。図１３（Ａ）は、図１３（Ｂ）の一点鎖
線ｘ－ｙにおける断面図である。なお、図１３（Ｂ）の上面図では、図の明瞭化のために
一部の要素を省いて図示している。
半導体装置１０００はトランジスタ４００、トランジスタ２８０、および容量素子８０を
有する。図１３に示す、トランジスタ４００、トランジスタ２８０、および容量素子８０
は、図１１（Ａ）に示す、トランジスタ４００、トランジスタ２８０およびに容量素子８
０にそれぞれ相当する。
図１３に示すように、トランジスタ４００のソースまたはドレインの一方が容量素子８０
の一方の電極として機能し、導電体８４が容量素子８０の他方の電極として機能する。そ
の場合、トランジスタ４００のバリア膜（例えば、バリア膜４１７ａ２）、トランジスタ
４００の酸化物（例えば、酸化物４０６ｃ）、およびトランジスタ４００のゲート絶縁膜
（例えば、絶縁体４１２）のうち、トランジスタ４００のソースまたはドレインの一方と
なる導電体上に延在した領域が、容量素子８０の誘電体として機能する。従って、トラン
ジスタ４００のソースまたはドレインの一方である導電体と導電体８４とが、トランジス
タ４００のバリア膜、トランジスタ４００の酸化物、およびトランジスタ４００のゲート
絶縁膜を介して互いに重なる領域は、容量素子８０として機能する。
上記の構成とすることにより、トランジスタ４００と並行して容量素子８０を作製する場
合、余計な工程を増やすことなく、容量素子８０を作製することができる。
本発明の一態様によれば、メモリセル間のリーク電流を低減することができる。よって、
本発明の一態様によれば、生産性の高い記憶装置を提供できる。また、本発明の一態様に
よれば、電力の供給を停止しても情報を長期間保持できる記憶装置を実現できる。例えば
、電力の供給を停止しても、１年以上、さらには１０年以上の期間で情報を保持可能な記
憶装置を実現できる。よって、本発明の一態様の記憶装置を不揮発性メモリと見なすこと
もできる。また、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わ
せて用いることができる。また、電子機器へ適用することができる。例えば、電子機器が
有する記憶装置、ＣＰＵなどに適用可能である。また、表示装置へ適用することができる
。例えば、表示装置が有する、画素回路および駆動回路などに適用可能である。
なお、本実施の形態は、ほかの実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態においては、本発明の一態様に係る半導体装置の一例を説明する。
次に、図１４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ４００ｄについて説明する。図１４
は、トランジスタ４００ｄの上面図および断面図である。図１４（Ａ）は、トランジスタ
４００ｄの上面図である。図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ａ１－Ａ２における
断面図である。図１４（Ｃ）は、図１４（Ａ）の一点鎖線Ａ３－Ａ４における断面図であ
る。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示して
いる。
トランジスタ４００ｄは、上記のトランジスタ４００ａなどと並行して作製することがで
きるトランジスタである。トランジスタ４００ａと並行してトランジスタ４００ｄを作製
する場合、余計な工程を増やすことなく、トランジスタ４００ｄを作製することができる
。
トランジスタ４００ｄは、絶縁体４０２の上に互いに離間して配置された酸化物４０６ａ
１および酸化物４０６ａ２と、酸化物４０６ａ１の上面に接して配置された酸化物４０６
ｂ１と、酸化物４０６ａ２の上面に接して配置された酸化物４０６ｂ２と、を有し、酸化
物４０６ｃが、絶縁体４０２の上面、酸化物４０６ａ１および酸化物４０６ａ２の側面、
並びに酸化物４０６ｂ１および酸化物４０６ｂ２の側面に接して配置されている点におい
て、トランジスタ４００ａと異なる。
酸化物４０６ａ１と酸化物４０６ａ２、および、酸化物４０６ｂ１と酸化物４０６ｂ２は
、それぞれ、トランジスタ４００ａの酸化物４０６ａ、および、酸化物４０６ｂと同様の
材料を用いて形成することができる。酸化物４０６ａ１および酸化物４０６ｂ１と、酸化
物４０６ａ２および酸化物４０６ｂ２と、は、酸化物４０６ｃ、絶縁体４１２、および導
電体４０４を挟んで対向して形成される。
また、導電体４１６ａ１は、酸化物４０６ａ１および酸化物４０６ｂ１と重なるように形
成することができ、導電体４１６ａ２は、酸化物４０６ａ２および酸化物４０６ｂ２と重
なるように形成することができる。酸化物４０６ａ１および酸化物４０６ｂ１、または酸
化物４０６ａ２および酸化物４０６ｂ２は、トランジスタ４００ｄのソース領域またはド
レイン領域のいずれかとして機能できる。
トランジスタ４００ｄの酸化物４０６ｃは、トランジスタ４００ａの酸化物４０６ｃと同
様の材料を用いて形成することができる。酸化物４０６ｃの、酸化物４０６ａ１および酸
化物４０６ａ２と、酸化物４０６ｂ１および酸化物４０６ｂ２と、に挟まれる領域は、チ
ャネル形成領域として機能する。
トランジスタ４００ｄの活性層として機能する酸化物４０６ｃは、トランジスタ４００ａ
の酸化物４０６ｃなどと同様に、酸素欠損が低減され、水、水素などの不純物が低減され
ている。これにより、トランジスタ４００ｄのしきい値電圧を０Ｖより大きくし、オフ電
流を低減し、Ｉｃｕｔを非常に小さくすることができる。ここで、Ｉｃｕｔとは、トラン
ジスタのスイッチング動作を制御するゲートの電圧が０Ｖのときのドレイン電流のことを
指す。また、トランジスタ４００ｄの導電体４１６ａ１と導電体４１６ａ２との距離を、
トランジスタ４００ａの導電体４１６ａ１と導電体４１６ａ２との距離より大きくするこ
とにより、トランジスタ４００ａよりトランジスタ４００ｄのしきい値電圧を大きくし、
オフ電流を低減し、Ｉｃｕｔを小さくすることができる。
トランジスタ４００ｄは、トランジスタ４００ａなどのバックゲート電圧を制御すること
ができる。例えば、トランジスタ４００ｄのトップゲートおよびバックゲートを、トラン
ジスタ４００ｄのソースとダイオード接続し、トランジスタ４００ｄのソースとトランジ
スタ４００ａのバックゲートを接続する構成とする。この構成でトランジスタ４００ａの
バックゲートの負電位を保持するとき、トランジスタ４００ｄのトップゲート－ソース間
の電圧、およびバックゲート－ソース間の電圧は、０Ｖになる。トランジスタ４００ｄの
Ｉｃｕｔは非常に小さいので、この構成とすることにより、トランジスタ４００ａおよび
トランジスタ４００ｄに電源供給をしなくてもトランジスタ４００ａのバックゲートの負
電位を長時間維持することができる。
以上のようにして、本発明の一態様により、良好な信頼性を有する半導体装置を提供する
ことができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器に
ついて説明する。
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図１５に、
本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図１５（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、
車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動
車２９８０は、アンテナ、バッテリなどを備える。
図１５（Ｂ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１
７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２
９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッ
チスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バ
ッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレ
ット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いるこ
とができる。
図１５（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部
２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。ま
た、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッ
テリなどを備える。
図１５（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９
４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作
スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４
３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内
側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部
２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９
４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の
角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の
切り換えを行うことができる。
図１５（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１
、および表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側に
アンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持
されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フ
レキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図１５（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、
表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端
子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、
バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成
、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを
実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができ
る。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れるこ
とで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触
れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻
設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及
び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば
、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９
６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である
。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話
することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末
とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６
６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無
線給電により行ってもよい。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報
や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装
置を用いることで、信頼性の高い電子機器を実現することができる。
本実施の形態に示す構成は、他の実施の形態や実施例などに記載した構成と適宜組み合わ
せて実施することが可能である。
本実施例では、実施の形態１で説明した、金属Ａの一例として、アルミニウム（Ａｌ）を
含む配線を形成した場合の残渣物を評価した。
＜試料の構成＞
本項目では、本実施例に用いた試料１Ａ乃至試料１Ｄの構成について説明する。
試料１Ａ乃至試料１Ｄとして、図１６（Ａ）に示す構造を形成した。当該構造は、絶縁体
２１３と、導電体２２６と、導電体２２７と、を有する。
まず、基板（図示せず）として、シリコンウエハを用意した。次に、基板上に、絶縁体２
１３として、熱酸化法によって、酸化シリコン膜を１００ｎｍの膜厚で成膜した。
続いて、絶縁体２１３上に、スパッタリング法によって、第１のチタン膜を２０ｎｍの膜
厚で成膜し、第１のチタン膜上に、スパッタリング法によって、第１の窒化チタン膜を３
０ｎｍの膜厚で成膜し、第１の窒化チタン膜上に、スパッタリング法によって、アルミニ
ウム膜を１００ｎｍの膜厚で成膜し、アルミニウム膜上に、スパッタリング法によって、
第２のチタン膜を５ｎｍの膜厚で成膜し、第２のチタン膜上に、スパッタリング法によっ
て、第２の窒化チタン膜を４５ｎｍの膜厚で成膜した。これらの工程により、導電体２２
５として、第１のチタン膜と、第１の窒化チタン膜と、アルミニウム膜と、第２のチタン
膜と、第２の窒化チタン膜と、の積層構造を形成した。
続いて、導電体２２５上にリソグラフィー法を用いてパターン形成されたレジストマスク
を形成した。
続いて、試料に対して、レジストマスクを介して、第１の処理と第２の処理を施すことで
、エッチングを行った。第１の処理の条件は、圧力１．９Ｐａ、上部電極電力４５０Ｗ、
バイアス電力１００Ｗ、流量６０ｓｃｃｍのＢＣｌ３と、流量２０ｓｃｃｍのＣｌ２と、
の混合雰囲気下、基板温度７０℃、とした。第１の処理は、装置で終点検出後さらに６０
秒間行った。
第２の処理は、圧力２．０Ｐａ、上部電極電力５００Ｗ、バイアス電力５０Ｗ、流量８０
ｓｃｃｍのＣＦ４の雰囲気下、基板温度７０℃において、１５秒行った。
上記のエッチングにより、導電体２２５を加工して、導電体２２６および導電体２２７を
形成した。上記のエッチング直後の試料を試料１Ａとした。
次に、純水を用いて洗浄処理（以下、純水洗浄と呼ぶ。）を行った。純水洗浄をした後の
試料を試料１Ｂとした。
試料１Ｂに対して、第１のアッシングを行った。第１のアッシングは、圧力０．６７Ｐａ
、電源電力２０００Ｗ、バイアス電力５０Ｗ、流量２００ｓｃｃｍのＯ２の雰囲気下にお
いて、１５秒行った。
次に、第２のアッシングを行った。第２のアッシングは、圧力１２．０Ｐａ、電源電力２
０００Ｗ、バイアス電力０Ｗ、流量２００ｓｃｃｍのＯ２の雰囲気下において、１５秒行
った。第２のアッシングを行った後の試料を試料１Ｃとした。
試料１Ｃに対して、レジスト剥離液を用いて、レジストマスクを除去した。レジストマス
クを除去した後の試料を試料１Ｄとした。
試料１Ａ乃至試料１Ｄに対して、断面観察を行った。また、試料１Ａ乃至試料１Ｄに対し
て元素分析を行うことで、アルミニウム（Ａｌ）残渣の有無を評価した。
＜試料の断面観察＞
試料１Ａ乃至試料１Ｄの断面観察は、走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ
Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて行っ
た。観察用の装置は、日立ハイテクノロジーズ社製ＨＤ－２３００を用いた。加速電圧は
２００ｋＶとした。図１６（Ｂ）は、試料１Ａの図１６（Ａ）に示す点線で囲まれた領域
の断面ＳＴＥＭ像である。図１６（Ｃ）は、試料１Ｂの図１６（Ａ）に示す点線で囲まれ
た領域の断面ＳＴＥＭ像である。図１６（Ｄ）は、試料１Ｃの図１６（Ａ）に示す点線で
囲まれた領域の断面ＳＴＥＭ像である。図１６（Ｅ）は、試料１Ｄの図１６（Ａ）に示す
点線で囲まれた領域の断面ＳＴＥＭ像である。
図１６（Ｂ）乃至（Ｅ）から、試料１Ａ乃至試料１Ｄにおいて、導電体２２６および導電
体２２７が形成できたことが確認できた。また、絶縁体２１３の表面の一部が除去されて
いることが確認できた。一方で、試料１Ａ乃至試料１Ｄの断面ＳＴＥＭ像では、Ａｌの残
渣物２３０を、絶縁体２１３の表面に観察できなかった。
＜試料の元素分析＞
試料１Ａ乃至試料１Ｄの絶縁体２１３の表面領域の元素分析は、ＥＤＸを用いて行った。
ＥＤＸ測定用の装置は、日立ハイテクノロジーズ社製ＨＤ－２３００を用い、元素分析の
装置は、ＥＤＡＸ社製ＥＤＸ Ｓｉ（Ｌｉ）検出器を用いた。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試
料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る
。本実施例では、図１６（Ｂ）乃至（Ｅ）に点で示した絶縁体２１３の表面領域のＥＤＸ
スペクトルのピークを、Ｃ原子のＫ殻への電子遷移、Ｏ原子のＫ殻への電子遷移、Ｆ原子
のＫ殻への電子遷移、Ａｌ原子のＫ殻への電子遷移、Ｓｉ原子のＫ殻への電子遷移、Ｐｔ
原子のＭ殻への電子遷移、Ｃｕ原子のＫ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移に
帰属させ、それぞれの原子の比率を算出した。
下表に、試料１Ａ乃至試料１Ｄの絶縁体２１３の表面領域に存在する原子の比率を示す。
Figure 0007089645000001
表１に示すように、試料１Ａの絶縁体２１３の表面領域のＡｌ原子の比率は０．５ａｔｏ
ｍｉｃ％であった。また、試料１Ｂの絶縁体２１３の表面領域のＡｌ原子の比率は１．０
ａｔｏｍｉｃ％であった。また、試料１Ｃの絶縁体２１３の表面領域のＡｌ原子の比率は
１．８ａｔｏｍｉｃ％であった。また、試料１Ｄの絶縁体２１３の表面領域のＡｌ原子の
比率は３．６ａｔｏｍｉｃ％であった。試料１Ａと比較して、試料１Ｂの絶縁体２１３の
表面領域のＡｌ原子の比率は大きいことがわかった。つまり、純水洗浄を行うことで、絶
縁体２１３の表面上にＡｌの残渣物２３０が形成されることが確認できた。また、試料１
Ａと比較して、試料１Ｃおよび試料１Ｄの絶縁体２１３の表面領域のＡｌ原子の比率は大
きいことがわかった。つまり、酸素によるアッシングやレジスト剥離液を用いたレジスト
マスク除去を行うことで、絶縁体２１３の表面上にＡｌの残渣物２３０が形成されること
が確認できた。
以上、本実施例に示す構成は、他の実施の形態と適宜組み合わせて用いることができる。
ＦＮ フローティングノード
８０ 容量素子
８０ａ 容量素子
８０ｂ 容量素子
８０ｃ 容量素子
８０ｄ 容量素子
８１ 絶縁体
８２ 導電体
８２ａ 導電体
８２ｂ 導電体
８３ 絶縁体
８４ 導電体
８５ 絶縁体
８６ 絶縁体
１０２ 絶縁体
１０３ 絶縁体
１０４ 絶縁体
１０６ 絶縁体
１０７ 絶縁体
１０８ 絶縁体
１１４ 絶縁体
１１５ 絶縁体
１１６ 絶縁体
２１０ 基板
２１２ 絶縁体
２１３ 絶縁体
２２０ 導電体
２２１ 導電体
２２２ 導電体
２２３ 導電体
２２５ 導電体
２２６ 導電体
２２７ 導電体
２３０ 金属Ａの残渣物
２３０ａ 金属Ａの残渣物
２３０ｂ 金属Ａの残渣物
２４０ 膜
２４０ａ 膜
２４０ｂ 膜
２５０ 溝
２５０ａ 溝
２５０ｂ 溝
２５０ｃ 溝
２８０ トランジスタ
２８３ チャネル形成領域
２８４ 低濃度ｐ型不純物領域
２８５ 高濃度ｐ型不純物領域
２８６ 絶縁体
２８７ 導電体
２８８ 側壁
２９０ トランジスタ
３０１ 絶縁体
３０２ 絶縁体
３０３ 絶縁体
３１０ 導電体
３１０ａ 導電体
３１０ｂ 導電体
４００ トランジスタ
４００ａ トランジスタ
４００ｃ トランジスタ
４００ｄ トランジスタ
４０１ 絶縁体
４０２ 絶縁体
４０４ 導電体
４０４ａ 導電体
４０４ｂ 導電体
４０４ｃ 導電体
４０６ 酸化物
４０６ａ 酸化物
４０６ａ１ 酸化物
４０６ａ２ 酸化物
４０６ｂ 酸化物
４０６ｂ１ 酸化物
４０６ｂ２ 酸化物
４０６ｃ 酸化物
４０９ 絶縁体
４１０ 絶縁体
４１２ 絶縁体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１７ バリア膜
４１７ａ１ バリア膜
４１７ａ２ バリア膜
４１８ バリア膜
４１９ａ 絶縁体
４１９ｂ 絶縁体
４２６ａ 領域
４２６ｂ 領域
４２６ｃ 領域
５０１ 基板
５０４ 絶縁体
５０５ 絶縁体
５１４ 素子分離領域
５２１ 導電体
５２２ 導電体
５２５ 導電体
５２６ 導電体
５２７ 導電体
５２８ 導電体
５２９ 導電体
５３４ 絶縁体
５３６ 絶縁体
５３７ 絶縁体
５３８ 絶縁体
５３９ 絶縁体
１０００ 半導体装置
１０００ｂ 半導体装置
２９１０ 情報端末
２９１１ 筐体
２９１２ 表示部
２９１３ カメラ
２９１４ スピーカ部
２９１５ 操作スイッチ
２９１６ 外部接続部
２９１７ マイク
２９２０ ノート型パーソナルコンピュータ
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９４０ ビデオカメラ
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作スイッチ
２９４５ レンズ
２９４６ 接続部
２９５０ 情報端末
２９５１ 筐体
２９５２ 表示部
２９６０ 情報端末
２９６１ 筐体
２９６２ 表示部
２９６３ バンド
２９６４ バックル
２９６５ 操作スイッチ
２９６６ 入出力端子
２９６７ アイコン
２９８０ 自動車
２９８１ 車体
２９８２ 車輪
２９８３ ダッシュボード
２９８４ ライト
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線

Claims (3)

  1. チャネル形成領域にシリコンを有する第１のトランジスタと、
    チャネル形成領域に酸化物半導体を有する第２のトランジスタと、
    容量素子と、を有し、
    前記第２のトランジスタのソース又はドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
    前記第１のトランジスタのゲートは、前記容量素子の一方の電極と電気的に接続される半導体装置であって、
    前記第２のトランジスタのゲートの上方の第１の絶縁層と、
    前記第１の絶縁層の上面に接するように配置され、前記第１のトランジスタのゲートと前記容量素子の一方の電極とを電気的に接続する機能を有する第１の導電層と、
    前記第２のトランジスタのゲート絶縁層をして機能する第１の領域と、前記容量素子の誘電体層として機能する第２の領域と、を有する第２の絶縁層と、
    前記第２の領域の上方に配置され、前記容量素子の他方の電極として機能する第２の導電層と、を有し、
    前記第１の導電層は、アルミニウム、銅、タングステン、クロム、銀、金、白金、タンタル、ニッケル、モリブデン、マグネシウム、ベリリウム、インジウム、およびルテニウムのうちの一種または複数種を含み、
    前記第１の絶縁層は、前記第１の導電層の周辺において、表面が除去された領域を有し、
    前記第２のトランジスタが有する酸化物半導体層は、前記第２の領域と重なる領域まで延びて配置され、
    平面視において、前記第２のトランジスタのチャネル幅方向は第１の方向であり、
    平面視において、前記第２のトランジスタのチャネル長方向は第２の方向であり、
    平面視における前記第１の方向において、前記第２の領域と重なる領域の前記酸化物半導体層の幅は、前記第２のトランジスタのチャネル幅よりも大きく、
    平面視における前記第２の方向において、前記第２の導電層の幅は、前記第２のトランジスタのゲートの幅よりも大きく、
    平面視における前記第１の方向において、前記第２の導電層の幅は、前記第１の導電層の幅よりも大きい、半導体装置。
  2. チャネル形成領域にシリコンを有する第１のトランジスタと、
    チャネル形成領域に酸化物半導体を有する第２のトランジスタと、
    容量素子と、を有し、
    前記第２のトランジスタのソース又はドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
    前記第１のトランジスタのゲートは、前記容量素子の一方の電極と電気的に接続される半導体装置であって、
    前記第２のトランジスタのゲートの上方の第１の絶縁層と、
    前記第１の絶縁層の上面に接するように配置され、前記第１のトランジスタのゲートと前記容量素子の一方の電極とを電気的に接続する機能を有する第１の導電層と、
    前記第２のトランジスタのゲート絶縁層をして機能する第１の領域と、前記容量素子の誘電体層として機能する第２の領域と、を有する第２の絶縁層と、
    前記第２の領域の上方に配置され、前記容量素子の他方の電極として機能する第２の導電層と、を有し、
    前記第１の導電層は、アルミニウム、銅、タングステン、クロム、銀、金、白金、タンタル、ニッケル、モリブデン、マグネシウム、ベリリウム、インジウム、およびルテニウムのうちの一種または複数種を含み、
    前記第１の絶縁層は、前記第１の導電層の周辺において、前記第１の導電層と重なる領域の上面よりも低い位置に上面が配置される領域を有し、
    前記第２のトランジスタが有する酸化物半導体層は、前記第２の領域と重なる領域まで延びて配置され、
    平面視において、前記第２のトランジスタのチャネル幅方向は第１の方向であり、
    平面視において、前記第２のトランジスタのチャネル長方向は第２の方向であり、
    平面視における前記第１の方向において、前記第２の領域と重なる領域の前記酸化物半導体層の幅は、前記第２のトランジスタのチャネル幅よりも大きく、
    平面視における前記第２の方向において、前記第２の導電層の幅は、前記第２のトランジスタのゲートの幅よりも大きく、
    平面視における前記第１の方向において、前記第２の導電層の幅は、前記第１の導電層の幅よりも大きい、半導体装置。
  3. 請求項１又は請求項２における前記半導体装置を用いた情報端末。
JP2022028993A 2017-03-24 2022-02-28 半導体装置及び情報端末 Active JP7089645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022094301A JP7153821B2 (ja) 2017-03-24 2022-06-10 半導体装置、及び、情報端末

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017059440 2017-03-24
JP2017059440 2017-03-24
JP2018053750A JP2018164080A (ja) 2017-03-24 2018-03-22 半導体装置、および半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018053750A Division JP2018164080A (ja) 2017-03-24 2018-03-22 半導体装置、および半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022094301A Division JP7153821B2 (ja) 2017-03-24 2022-06-10 半導体装置、及び、情報端末

Publications (2)

Publication Number Publication Date
JP2022063363A JP2022063363A (ja) 2022-04-21
JP7089645B2 true JP7089645B2 (ja) 2022-06-22

Family

ID=63669902

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018053750A Withdrawn JP2018164080A (ja) 2017-03-24 2018-03-22 半導体装置、および半導体装置の作製方法
JP2022028993A Active JP7089645B2 (ja) 2017-03-24 2022-02-28 半導体装置及び情報端末
JP2022094301A Active JP7153821B2 (ja) 2017-03-24 2022-06-10 半導体装置、及び、情報端末
JP2022159292A Active JP7469423B2 (ja) 2017-03-24 2022-10-03 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018053750A Withdrawn JP2018164080A (ja) 2017-03-24 2018-03-22 半導体装置、および半導体装置の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022094301A Active JP7153821B2 (ja) 2017-03-24 2022-06-10 半導体装置、及び、情報端末
JP2022159292A Active JP7469423B2 (ja) 2017-03-24 2022-10-03 半導体装置

Country Status (2)

Country Link
US (2) US10658395B2 (ja)
JP (4) JP2018164080A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7166603B2 (ja) * 2018-08-31 2022-11-08 株式会社大一商会 遊技機
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216936A (ja) 2005-12-16 2006-08-17 Mitsubishi Electric Corp 液晶表示装置とその製造方法およびそれに用いられるｔｆｔアレイ基板
JP2011171702A (ja) 2009-10-29 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016174144A (ja) 2015-02-06 2016-09-29 株式会社半導体エネルギー研究所 装置およびその作製方法、ならびに電子機器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0799203A (ja) * 1993-09-28 1995-04-11 Fujitsu Ltd 半導体装置の製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH09213799A (ja) * 1996-02-07 1997-08-15 Hitachi Ltd 半導体素子の電極金属表面の改質方法
JP3413098B2 (ja) * 1998-03-31 2003-06-03 シャープ株式会社 ドライエッチ基板の表面処理方法および装置
JP2008034472A (ja) 2006-07-26 2008-02-14 Sony Corp 半導体装置及びその製造方法
JP5061653B2 (ja) 2007-03-01 2012-10-31 日本電気株式会社 半導体装置及びその製造方法
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
KR102094131B1 (ko) 2010-02-05 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP6030298B2 (ja) 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
TWI621121B (zh) 2011-01-05 2018-04-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6139187B2 (ja) 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US9583177B2 (en) 2014-12-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including memory device
JP6739185B2 (ja) 2015-02-26 2020-08-12 株式会社半導体エネルギー研究所 ストレージシステム、およびストレージ制御回路
JP6744108B2 (ja) * 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
JP2016219483A (ja) 2015-05-15 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
US9748169B1 (en) * 2016-04-04 2017-08-29 International Business Machines Corporation Treating copper interconnects
WO2017187301A1 (en) * 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR20180048327A (ko) * 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10147681B2 (en) * 2016-12-09 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216936A (ja) 2005-12-16 2006-08-17 Mitsubishi Electric Corp 液晶表示装置とその製造方法およびそれに用いられるｔｆｔアレイ基板
JP2011171702A (ja) 2009-10-29 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016174144A (ja) 2015-02-06 2016-09-29 株式会社半導体エネルギー研究所 装置およびその作製方法、ならびに電子機器

Also Published As

Publication number Publication date
JP2018164080A (ja) 2018-10-18
US10971528B2 (en) 2021-04-06
JP2022177300A (ja) 2022-11-30
JP2022063363A (ja) 2022-04-21
US20180286886A1 (en) 2018-10-04
JP2022111353A (ja) 2022-07-29
JP7469423B2 (ja) 2024-04-16
JP7153821B2 (ja) 2022-10-14
US10658395B2 (en) 2020-05-19
US20200273886A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
JP6999325B2 (ja) 半導体装置
JP2018061001A (ja) トランジスタ、半導体装置および電子機器
US10777687B2 (en) Semiconductor device
JP2018125528A (ja) 容量素子、半導体装置、および半導体装置の作製方法
JP7089645B2 (ja) 半導体装置及び情報端末
JP7032071B2 (ja) トランジスタ
KR102468047B1 (ko) 반도체 장치
JP7019346B2 (ja) 半導体装置
JP2018078289A (ja) 半導体装置、および半導体装置の作製方法
US10910407B2 (en) Semiconductor device
JP6871722B2 (ja) 半導体装置
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
JP2018073994A (ja) 半導体装置
JP7482947B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220304

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220610

R150 Certificate of patent or registration of utility model

Ref document number: 7089645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150