JP2005340410A

JP2005340410A - 電界効果トランジスタ及び電界効果トランジスタの製造方法

Info

Publication number: JP2005340410A
Application number: JP2004155611A
Authority: JP
Inventors: Takaaki Numai; 貴陽沼居
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2004-05-26
Filing date: 2004-05-26
Publication date: 2005-12-08

Abstract

【課題】ゲート電極とソース電極及びドレイン電極間の位置合わせの必要がなく、また仕上がり寸法にずれが生じても、高いオン／オフ比と高速動作の双方を得ることが可能となる電界効果トランジスタ及び電界効果トランジスタの製造方法を提供する。
【解決手段】ソース電極２とドレイン電極３上に、活性層４と絶縁層５とを介してゲート電極１を有する電界効果トランジスタ、あるいは活性層の表面部または裏面部にソース電極とドレイン電極を有し、これらのソース電極とドレイン電極を含む活性層上に、絶縁層を介してゲート電極を有する電界効果トランジスタにおいて、前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に逆台形状の凹溝を有し、該凹溝内の全領域を埋めるようにゲート電極１が形成された構成とする。
【選択図】図１

Description

本発明は、電界効果トランジスタに関し、特に液晶駆動に好適な電界効果トランジスタと電界効果トランジスタの製造方法に関するものである。

液晶などの表示デバイスを駆動するための従来例の電界効果トランジスタには、例えば図１４のＥに示されるような構造の電界効果トランジスタが知られている。この電界効果トランジスタでは、基板上に所定間隔を置いてソース電極とドレイン電極が設けられ、これらのソース電極とドレイン電極に活性層と絶縁層を介して、ソース電極とドレイン電極間に亙ってゲート電極が形成された構造を有している。

一方、電界効果トランジスタでは、近年において益々、高速動作が求められてきており、そのため、例えば特許文献１等に開示されているようにチャネル長を短くした電界効果トランジスタが知られている。このような従来例の電界効果トランジスタにおいて、例えば図１４のＡに示されるようにチャネル長を１μｍ程度まで短くして、高速動作が図られている。その際、これらの位置あわせ精度は、マスクアライナを用いた場合には約１μｍ程度、電子ビーム露光装置を用いた場合には約０．５μｍとなっている。
特開平５−１３４４４号公報

ところで、液晶などの表示デバイスを駆動する際には、１０^６以上のオン／オフ比と高速動作の双方を満たすことが求められることから、最も理想的には、チャネル長（ソース／ドレイン間距離）とゲート長とが一致する構造が望ましい。しかしながら、実際には、そのような位置合わせにおいて、仕上がり寸法と設計寸法との間にずれが生じることを避けることは困難である。
例えば、図１４のＡに示されるような構造の電界効果トランジスタのように、位置合わせ精度による位置ずれによって、１μｍのチャネル長に対してゲート長が０．５μｍとなり、ゲート長がチャネル長よりも短くなったことにより、オン／オフ比が小さくなってしまうという問題が生じる。

また、図１４のＥに示されるような構造の電界効果トランジスタでは、ゲート電極に対してソース電極とドレイン電極とが重なりを持つように構成されていることから、オン／オフ比を大きくすることはできるが、ゲート電極とソース電極／ドレイン電極間の静電容量が大きくなるため、遮断周波数が小さくなり、そのため高速動作を行う上で問題が生じる。
このように、従来例の電界効果トランジスタにおいては、液晶などの表示デバイスを駆動するために求められる、１０^６以上のオン／オフ比と高速動作の双方を満たすことは困難であった。

そこで、本発明は上記課題に鑑み、ゲート電極とソース電極及びドレイン電極間の位置合わせの必要がなく、また仕上がり寸法にずれが生じても、高いオン／オフ比と高速動作の双方を得ることが可能となる電界効果トランジスタ及び電界効果トランジスタの製造方法を提供することを目的とするものである。

本発明は、以下のように構成した電界効果トランジスタ及び電界効果トランジスタの製造方法を提供するものである。
すなわち、本発明の電界効果トランジスタは、ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタであって、前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に逆台形状の凹溝を有し、該凹溝内の全領域を埋めるようにゲート電極が形成されていることを特徴としている。
また、本発明の電界効果トランジスタは、活性層の表面部または裏面部にソース電極とドレイン電極を有し、これらのソース電極とドレイン電極を含む活性層上に、絶縁層を介してゲート電極を有する電界効果トランジスタであって、前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に逆台形状の凹溝を有し、該凹溝内の全領域を埋めるようにゲート電極が形成されていることを特徴としている。
また、本発明の電界効果トランジスタは、ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタであって、前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に逆台形状の凹溝を有し、該凹溝における逆台形状の斜面と底面に沿ってゲート電極が形成されていることを特徴としている。
また、本発明の電界効果トランジスタは、活性層の表面部または裏面部にソース電極とドレイン電極を有し、これらのソース電極とドレイン電極を含む活性層上に、絶縁層を介してゲート電極を有する電界効果トランジスタであって、前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に逆台形状の凹溝を有し、該凹溝における逆台形状の斜面と底面に沿ってゲート電極が形成されていることを特徴としている。
また、本発明の電界効果トランジスタは、ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタであって、前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に、逆台形状のゲート電極が形成されていることを特徴としている。
また、本発明の電界効果トランジスタは、活性層の表面部または裏面部にソース電極とドレイン電極を有し、これらのソース電極とドレイン電極を含む活性層上に、絶縁層を介してゲート電極を有する電界効果トランジスタであって、前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に、逆台形状のゲート電極が形成されていることを特徴としている。
また、本発明の電界効果トランジスタの製造方法は、ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタの製造方法であって、前記活性層の一部を選択的に除去し、逆台形状の凹溝を形成する工程と、前記絶縁層に接触するように活性層を形成する工程と、前記活性層を被覆するようにフォトレジストを形成する工程と、前記フォトレジストを前記絶縁層側から光を照射して露光した後、前記フォトレジストを現像する工程と、前記フォトレジストが除去された領域にソース電極とドレイン電極を形成する工程と、前記ソース電極とドレイン電極を被覆するように基板を形成する工程と、
前記逆台形状の凹溝内の全領域を埋めるようにゲート電極を形成する工程と、
を少なくとも有することを特徴としている。
また、本発明の電界効果トランジスタの製造方法は、ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタの製造方法であって、前記基板上にソース電極とドレイン電極を形成する工程と、前記ソース電極とドレイン電極を被覆するように活性層を形成する工程と、前記活性層を被覆するように絶縁層を形成する工程と、前記絶縁層上にフォトレジストを形成する工程と、前記フォトレジストを前記基板側から光を照射して露光する工程と、前記フォトレジストを現像する工程と、前記フォトレジストが除去された領域の絶縁層を選択的に除去し、逆台形状の凹溝を形成する工程と、前記逆台形状の凹溝内の全領域を埋めるようにゲート電極を形成する工程と、前記逆台形状の凹溝における斜面部の絶縁層のみを選択的に除去する工程と、を少なくとも有することを特徴としている。

本発明によれば、ゲート電極とソース電極及びドレイン電極間の位置合わせの必要がなく、また仕上がり寸法にずれが生じても、高いオン／オフ比と高速動作の双方を得ることが可能となる電界効果トランジスタ及び電界効果トランジスタの製造方法を実現することができる。

本発明を実施するための最良の形態を、以下の実施例により更に説明する。

［実施例１］
本発明の実施例１は、上記した本発明の構成を適用したものであり、これらの具体的構成について図を用いて説明する。
図１は本実施例における電界効果トランジスタの構造を模式的に示す断面図であり、同図において１はゲート電極、２はソース電極、３はドレイン電極、４は活性層、５は絶縁層、６は基板である。
図１の電界効果トランジスタは、基板６上に所定間隔を置いてソース電極とドレイン電極が形成され、これらのソース電極とドレイン電極上に積層された活性層と絶縁層を備え、前記ソース電極とドレイン電極間に対応した前記絶縁層の表面部に逆台形状の溝を有し、この溝の内部における全領域を埋めるようにゲート電極が形成された構造を有している。

つぎに、図を参照して上記した図１の本実施例における電界効果トランジスタの作製工程について説明する。
図２は上記した図１の本実施例における電界効果トランジスタの作製工程を模式的に示す断面図であり、同図においてアルファベット順に電界効果トランジスタの作製の工程が進められる。
図２において、１０はフォトレジスト、１１はネガ型フォトレジストである。
まず、図２（ａ）に示すように窒化シリコン絶縁層（厚さ３μｍ）５に接触するようにアモルファスシリコン活性層（厚さ１０ｎｍ）４を形成しておく。
そして、窒化シリコン絶縁層（厚さ３μｎｍ）５にフォトレジスト１０としてＡＺ−１３５０（ヘキスト製）を膜厚が１μｍとなるように塗布する。プリベークとして８０℃で３０分間の熱処理をおこなった後、ウェハーにマスクをかけて露光する。現像、リンス後のフォトレジスト１０は、図２（ｂ）に示すようにややテーパー形状をしている。
このウェハーをバッファー度フッ酸に侵さいすると、フォトレジスト１０がエッチングマスクとして機能し、窒化シリコン絶縁層５が選択的にエッチングされる。エッチング終了後フォトレジスト１０を除去すると、図２（ｃ）のようになる。このとき、溝の底の幅は１μｍ、溝の底の窒化シリコン絶縁層５の厚みは３００ｎｍである。

つぎに、アモルファスシリコン活性層４を被覆するようにネガ型フォトレジストであるＲＵ−１１００（日立化成製）１１を膜厚が１μｍとなるように塗布し、プリベークとして８０℃で３０分間の熱処理をおこなった後、図２（ｄ）のように、ネガ型フォトレジスト１１を窒化シリコン絶縁層５側から紫外光を照射して露光する。
窒化シリコン絶縁層の厚い部分を伝搬した後の紫外光の強度は、窒化シリコン絶縁層の薄い部分を伝搬した後の紫外光の強度に比べて小さいので、現像、リンス後には、図２（ｅ）のように、溝の底の領域のみにネガ型フォトレジスト１１が残る。

このネガ型フォトレジスト１１を被覆するようにＡｌ電極を蒸着し、リフトオフを行うと、図２（ｆ）のようにソース電極２とドレイン電極３が形成される。このあと、図２（ｇ）のように、ソース電極２とドレイン電極３を被覆するように基板６を形成し、最後にゲート電極１を形成すると、図２（ｈ）のように、図１の構造が形成される。このあとさらに、絶縁層５を選択的に除去すると、図９の構造を作ることができる。なお、以上の工程で、適宜ウェハーを支持する基板を用い、あるいは絶縁層５をエッチング後に活性層４を形成してもよい。

また、材料系も上記にとらわれるわけではなく、活性層４としてポリシリコンやＧａＡｓなどの半導体、あるいは有機層を用いてもよいし、電極についても、活性層に応じて選択すればよい。さらに絶縁層５も窒化シリコンに限定されるわけではなく、仕様を満たすものであれば、何でもよい。

つぎに、本実施例の構造の特性について説明する。
図３は、図２の作製工程によって試作した電界効果トランジスタの電流−電圧特性を示す図であり、同図において（ａ）はドレイン電流とドレイン電圧との関係（パラメータは、ゲート電圧ＶＧ）、（ｂ）はドレイン電流とゲート電圧との関係（パラメータはドレイン電圧ＶＤ）を示している。
なお、チャネル幅は１０μｍである。図３（ａ）に示すように、ドレイン電圧が大きくなるにつれてドレイン電流は飽和傾向を示し、典型的な電界効果トランジスタの特性を示している。
また、図３（ｂ）に示すように、ドレイン電圧ＶＤが１０Ｖの場合、ゲート電圧が１０Ｖと０Ｖのときのドレイン電流の比、すなわちオン／オフ比は６．９８×１０^８と優れた特性を示した。

また、図１４は、前述した図１４のＡ、Ｂ、Ｅに示された従来例の構造の電界効果トランジスタと本実施例の構造を有する電界効果トランジスタとについて、オン／オフ比と遮断周波数を比較して説明する図である。
なお、すべての構造において、ソース／ドレイン間距離（チャネル長）は１μｍである。構造Ｂはチャネル長とゲート長が等しく、理想的な構造であるが、実際には、位置合わせにおいて、仕上がり寸法と設計寸法との間にずれが生じることを避けることは困難であり、ＡやＥの構造となる。

図１４のＡに示された従来例の構造のものは、ゲート長が０．５μｍであり、ゲート長がチャネル長よりも短い。この場合、オン／オフ比が１．８２×１０^５であり、液晶などの表示デバイスを駆動するために必要なオン／オフ比１０^６よりも小さく、仕様を満たさない。これに対して、図１の構造（図１４のＤ）では、オン／オフ比が６．９８×１０^８＞１０^６であり、仕様を満たしていることがわかる。

つぎに、オン／オフ比の仕様を満たした構造について遮断周波数を比較すると、本実施例における図１の構造（図１４のＤ）では、遮断周波数４．５１ＭＨｚが得られている。この値は、ゲート長がチャネル長よりも長い図１４のＥに示される従来例の構造（ゲート長３μｍ）における遮断周波数３．１６ＭＨｚよりも大きく、ここには本実施例の有効性が示されている。
したがって、本実施例によれば、液晶などの表示デバイスを駆動する際に求められる高いオン／オフ比と高速動作の双方を得ることが可能となる。

［実施例２］
本発明の実施例２は、上記した本発明の構成を適用したものであり、図４は本実施例の電界効果トランジスタの構造を模式的に示す断面図である。同図において、図１と同一構成部材については同一符号を付する。
図４の電界効果トランジスタは、基板６に積層された活性層の表面部に所定間隔を置いてソース電極とドレイン電極が形成され、これらのソース電極とドレイン電極上に積層された絶縁層を備え、前記ソース電極とドレイン電極間に対応した前記絶縁層の表面部に逆台形状の溝を有し、この溝の内部における全領域を埋めるようにゲート電極が形成された構造を有している。
上記構成において、ソース電極２とドレイン電極３の厚みが１０ｎｍであれば、活性層４の層厚が１０ｎｍ以上であっても、実施例１とほぼ同じ特性が得られる。

［実施例３］
本発明の実施例３は、上記した本発明の構成を適用したものであり、図５は本実施例の電界効果トランジスタの構造を模式的に示す断面図である。同図において、図１と同一構成部材については同一符号を付する。
図５の電界効果トランジスタは、基板６に積層された活性層の裏面部に所定間隔を置いてソース電極とドレイン電極が形成され、この活性層上に積層された絶縁層を備え、前記ソース電極とドレイン電極間に対応した前記絶縁層の表面部に逆台形状の溝を有し、この溝の内部における全領域を埋めるようにゲート電極が形成された構造を有している。
上記構成において、ソース電極２とドレイン電極３の厚みが１０ｎｍであれば、活性層４の層厚が１０ｎｍ以上であっても、実施例１とほぼ同じオン／オフ比が得られるが、ゲート−ドレイン間の静電容量が小さくなるので、実施例１よりも遮断周波数が大きくなる。

［実施例４］
本発明の実施例４は、上記した本発明の構成を適用したものであり、図６は本実施例の電界効果トランジスタの構造を模式的に示す断面図である。同図において、図１と同一構成部材については同一符号を付する。
本実施例と実施例１における図１の構造との基本的な違いは、ゲート電極１が溝を完全に埋めていないことである。これにより、バンプなどを実装する場合に好適な構造を得ることができる。

本実施例の具体的構造は、図６に示されているように、基板６上に所定間隔を置いてソース電極とドレイン電極が形成され、これらのソース電極とドレイン電極上に積層された活性層と絶縁層を備え、前記ソース電極とドレイン電極間に対応した前記絶縁層の表面部に逆台形状の溝を有し、この溝の内部における逆台形状の斜面と底面に沿ってゲート電極が形成された構造を有している。

［実施例５］
本発明の実施例５は、上記した本発明の構成を適用したものであり、図７は本実施例の電界効果トランジスタの構造を模式的に示す断面図である。同図において、図１と同一構成部材については同一符号を付する。
本実施例と実施例２における図４の構造との基本的な違いは、ゲート電極１が溝を完全に埋めていないことである。これにより、バンプなどを実装する場合に好適な構造を得ることができる。

本実施例の具体的構造は、図７に示されているように、基板６に積層された活性層の表面部に所定間隔を置いてソース電極とドレイン電極が形成され、これらのソース電極とドレイン電極上に積層された絶縁層を備え、前記ソース電極とドレイン電極間に対応した前記絶縁層の表面部に逆台形状の溝を有し、この溝の内部における逆台形状の斜面と底面に沿ってゲート電極が形成された構造を有している。

［実施例６］
本発明の実施例６は、上記した本発明の構成を適用したものであり、図８は本実施例の電界効果トランジスタの構造を模式的に示す断面図である。同図において、図１と同一構成部材については同一符号を付する。
本実施例と実施例３における図５の構造との基本的な違いは、ゲート電極１が溝を完全に埋めていないことである。これにより、バンプなどを実装する場合に好適な構造を得ることができる。

本実施例の具体的構造は、図８に示されているように、基板６に積層された活性層の裏面部に所定間隔を置いてソース電極とドレイン電極が形成され、この活性層上に積層された絶縁層を備え、前記ソース電極とドレイン電極間に対応した前記絶縁層の表面部に逆台形状の溝を有し、この溝の内部における逆台形状の斜面と底面に沿ってゲート電極が形成された構造を有している。

［実施例７］
本発明の実施例７は、上記した本発明の構成を適用したものであり、図９は本実施例の電界効果トランジスタの構造を模式的に示す断面図である。同図において、図１と同一構成部材については同一符号を付する。
本実施例と実施例１における図１の構造との基本的な違いは、絶縁層上に逆台形状に形成されているゲート電極において、この逆台形状の斜面部に絶縁層を有さない構造とされていることである。

本実施例の具体的構造は、図９に示されているように、基板６上に所定間隔を置いてソース電極とドレイン電極が形成され、これらのソース電極とドレイン電極上に積層された活性層と絶縁層を備え、前記ソース電極とドレイン電極間に対応した前記絶縁層の表面部に逆台形状のゲート電極が形成された構造を有している。

つぎに図を参照して上記した図１０の本実施例における電界効果トランジスタの作製工程について説明する。なお、前述した図２の作製工程のあとで、絶縁層５を選択的に除去すると、図９の構造を作ることができるが、ここでは別の作製工程について説明する。
図１０は上記した図９の本実施例における電界効果トランジスタの作製工程を模式的に示す断面図であり、同図においてアルファベット順に電界効果トランジスタの作製の工程が進められる。なお、図１０において１２はポジ型フォトレジストである。

まず、図１０（ａ）に示すように、ガラス基板６上にＡｌからなるソース電極２とドレイン電極３を形成する。その上に、図１０（ｂ）に示すように、アモルファスシリコン活性層（厚さ１０ｎｍ）４、窒化シリコン絶縁層（厚さ３μｍ）５を順次形成する。そして、窒化シリコン絶縁層（厚さ３μｍ）５にポジ型フォトレジスト１２としてＡＺ−１３５０（ヘキスト製）を膜厚が１μｍとなるように塗布する。プリベークとして８０℃で３０分間の熱処理をおこなった後、図１０（ｃ）のように、基板６側から露光する。ソース電極２とドレイン電極３は露光時に光遮断するので、現像、リンス後のフォトレジスト１２は、図１０（ｄ）に示すような形状になる。このウェハーをバッファー度フッ酸に侵さいすると、フォトレジスト１２がエッチングマスクとして機能し、窒化シリコン絶縁層５が選択的にエッチングされる。

エッチング終了後フォトレジスト１２を除去すると、図１０（ｅ）のようになる。このとき、溝の底の幅は１μｍ、溝の底の窒化シリコン絶縁層５の厚みは３００ｎｍである。つぎに、図１０（ｆ）のように、ゲート電極１を形成する。最後に、窒化シリコン絶縁層５を選択的に除去すると、図１０（ｇ）のように、図９の構造が得られる。
なお、以上の工程で、適宜ウェハーを支持する基板を用いてもよい。また、材料系も上記にとらわれるわけではなく、活性層４としてポリシリコンやＧａＡｓなどの半導体、あるいは有機層を用いてもよいし、電極についても、活性層に応じて選択すればよい。さらに絶縁層５も窒化シリコンに限定されるわけではなく、仕様を満たすものであれば、何でもよい。

つぎに、本実施例の構造の特性について説明する。
図１１は、図１０の作製工程によって試作した電界効果トランジスタの電流−電圧特性を示す図であり、同図において（ａ）はドレイン電流とドレイン電圧との関係（パラメータは、ゲート電圧ＶＧ）、（ｂ）はドレイン電流とゲート電圧との関係（パラメータはドレイン電圧ＶＤ）を示している。なお、チャネル幅は１０μｍである。
図１１（ａ）に示すように、ドレイン電圧が大きくなるにつれてドレイン電流は飽和傾向を示し、典型的な電界効果トランジスタの特性を示している。また、図１１（ｂ）に示すように、ドレイン電圧ＶＤが１０Ｖの場合、ゲート電圧が１０Ｖと０Ｖのときのドレイン電流の比、すなわちオン／オフ比は２．７４×１０^８と優れた特性を示した。

従来の構造Ａはゲート長が０．５μｍであり、ゲート長がチャネル長よりも短い。この場合、オン／オフ比が１．８２×１０^５であり、液晶などの表示デバイスを駆動するために必要なオン／オフ比１０^６よりも小さく、仕様を満たさない。これに対して、図９の構造（図１４のＣ）では、オン／オフ比が２．７４×１０^８＞１０^６であり、仕様を満たしていることがわかる。つぎにオン／オフ比の仕様を満たした構造遮断周波数について比較すると、図９の構造（図１４のＣ）では、遮断周波数６．７６ＭＨｚが得られており、図１の構造よりもさらに改善されている。
したがって、本実施例によれば、液晶などの表示デバイスを駆動する際に求められる高いオン／オフ比と高速動作の双方を得ることが可能となる。

［実施例８］
本発明の実施例８は、上記した本発明の構成を適用したものであり、図１２は本実施例の電界効果トランジスタの構造を模式的に示す断面図である。同図において、図１と同一構成部材については同一符号を付する。
本実施例の実施例２における図４の構造との基本的な違いは、絶縁層上に逆台形状に形成されているゲート電極において、この逆台形状の斜面部に絶縁層を有さない構造とされていることである。

本実施例の具体的構造は、図１２に示されているように、基板６に積層された活性層の表面部に所定間隔を置いてソース電極とドレイン電極が形成され、これらのソース電極とドレイン電極上に積層された絶縁層を備え、前記ソース電極とドレイン電極間に対応した前記絶縁層の表面部に逆台形状のゲート電極が形成された構造を有している。
上記構成において、ソース電極２とドレイン電極３の厚みが１０ｎｍであれば、活性層４の層厚が１０ｎｍ以上であっても、実施例７とほぼ同じ特性が得られる。

［実施例９］
本発明の実施例９は、上記した本発明の構成を適用したものであり、図１３は本実施例の電界効果トランジスタの構造を模式的に示す断面図である。同図において、図１と同一構成部材については同一符号を付する。
本実施例の実施例３における図５の構造との基本的な違いは、絶縁層上に逆台形状に形成されているゲート電極において、この逆台形状の斜面部に絶縁層を有さない構造とされていることである。

本実施例の具体的構造は、図１３に示されているように、基板６に積層された活性層の裏面部に所定間隔を置いてソース電極とドレイン電極が形成され、この活性層上に積層された絶縁層を備え、前記ソース電極とドレイン電極間に対応した前記絶縁層の表面部に逆台形状のゲート電極が形成された構造を有している。上記構成おいて、ソース電極２とドレイン電極３の厚みが１０ｎｍであれば、活性層４の層厚が１０ｎｍ以上であっても、実施例７とほぼ同じオン／オフ比が得られるが、ゲート−ドレイン間の静電容量が小さくなるので、実施例７よりも遮断周波数が大きくなる。

本発明の実施例１における電界効果トランジスタの構造を模式的に示す断面図。本発明の実施例１における電界効果トランジスタの作製工程を示す断面図。本発明の実施例１における電界効果トランジスタの電流−電圧特性を示す図。本発明の実施例２における電界効果トランジスタの構造を模式的に示す断面図。本発明の実施例３における電界効果トランジスタの構造を模式的に示す断面図。本発明の実施例４における電界効果トランジスタの構造を模式的に示す断面図。本発明の実施例５における電界効果トランジスタの構造を模式的に示す断面図。本発明の実施例６における電界効果トランジスタの構造を模式的に示す断面図。本発明の実施例７における電界効果トランジスタの構造を模式的に示す断面図。本発明の実施例７における電界効果トランジスタの作製工程を示す断面図。本発明の実施例７における電界効果トランジスタの電流−電圧特性を示す図。本発明の実施例８における電界効果トランジスタの構造を模式的に示す断面図。本発明の実施例９における電界効果トランジスタの構造を模式的に示す断面図。Ａ、Ｂ、Ｅに示される従来例の構造の電界効果トランジスタと本実施例の構造を有する電界効果トランジスタとについて、オン／オフ比と遮断周波数を比較して説明する図である。

符号の説明

１：ゲート電極
２：ソース電極
３：ドレイン電極
４：活性層
５：絶縁層
６：基板
１０：フォトレジスト
１１：ネガ型フォトレジスト
１２：ポジ型フォトレジスト

Claims

ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタであって、
前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に逆台形状の凹溝を有し、該凹溝内の全領域を埋めるようにゲート電極が形成されていることを特徴とする電界効果トランジスタ。
活性層の表面部または裏面部にソース電極とドレイン電極を有し、これらのソース電極とドレイン電極を含む活性層上に、絶縁層を介してゲート電極を有する電界効果トランジスタであって、
前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に逆台形状の凹溝を有し、該凹溝内の全領域を埋めるようにゲート電極が形成されていることを特徴とする電界効果トランジスタ。
ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタであって、
前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に逆台形状の凹溝を有し、該凹溝における逆台形状の斜面と底面に沿ってゲート電極が形成されていることを特徴とする電界効果トランジスタ。
活性層の表面部または裏面部にソース電極とドレイン電極を有し、これらのソース電極とドレイン電極を含む活性層上に、絶縁層を介してゲート電極を有する電界効果トランジスタであって、
前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に逆台形状の凹溝を有し、該凹溝における逆台形状の斜面と底面に沿ってゲート電極が形成されていることを特徴とする電界効果トランジスタ。
ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタであって、
前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に、逆台形状のゲート電極が形成されていることを特徴とする電界効果トランジスタ。
活性層の表面部または裏面部にソース電極とドレイン電極を有し、これらのソース電極とドレイン電極を含む活性層上に、絶縁層を介してゲート電極を有する電界効果トランジスタであって、
前記絶縁層の表面部における前記ソース電極とドレイン電極との対応位置に、逆台形状のゲート電極が形成されていることを特徴とする電界効果トランジスタ。
ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタの製造方法であって、
前記活性層の一部を選択的に除去し、逆台形状の凹溝を形成する工程と、
前記絶縁層に接触するように活性層を形成する工程と、
前記活性層を被覆するようにフォトレジストを形成する工程と、
前記フォトレジストを前記絶縁層側から光を照射して露光した後、前記フォトレジストを現像する工程と、
前記フォトレジストが除去された領域にソース電極とドレイン電極を形成する工程と、
前記ソース電極とドレイン電極を被覆するように基板を形成する工程と、
前記逆台形状の凹溝内の全領域を埋めるようにゲート電極を形成する工程と、
を少なくとも有することを特徴とする電界効果トランジスタの製造方法。
ソース電極とドレイン電極上に、活性層と絶縁層とを介してゲート電極を有する電界効果トランジスタの製造方法であって、
前記基板上にソース電極とドレイン電極を形成する工程と、
前記ソース電極とドレイン電極を被覆するように活性層を形成する工程と、

前記活性層を被覆するように絶縁層を形成する工程と、
前記絶縁層上にフォトレジストを形成する工程と、
前記フォトレジストを前記基板側から光を照射して露光する工程と、
前記フォトレジストを現像する工程と、
前記フォトレジストが除去された領域の絶縁層を選択的に除去し、逆台形状の凹溝を形成する工程と、
前記逆台形状の凹溝内の全領域を埋めるようにゲート電極を形成する工程と、前記逆台形状の凹溝における斜面部の絶縁層のみを選択的に除去する工程と、
を少なくとも有することを特徴とする電界効果トランジスタの製造方法。