CN105957814A - 薄膜晶体管及其制备方法 - Google Patents
薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN105957814A CN105957814A CN201610541020.9A CN201610541020A CN105957814A CN 105957814 A CN105957814 A CN 105957814A CN 201610541020 A CN201610541020 A CN 201610541020A CN 105957814 A CN105957814 A CN 105957814A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- groove
- insulating barrier
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 150000002500 ions Chemical class 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 238000002360 preparation method Methods 0.000 claims description 12
- 238000002425 crystallisation Methods 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 5
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229940090044 injection Drugs 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229920004933 Terylene® Polymers 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003196 chaotropic effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- AYTAKQFHWFYBMA-UHFFFAOYSA-N chromium(IV) oxide Inorganic materials O=[Cr]=O AYTAKQFHWFYBMA-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002552 dosage form Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Abstract
本发明涉及一种薄膜晶体管及其制备方法，该方法包括：提供基板；在基板上沉积半导体层，并图案化半导体层；在沉积有图案化后的半导体层的基板上沉积绝缘层；在绝缘层上设置对应半导体层上方的凹槽，凹槽的上表面的横截面大于下表面的横截面；在凹槽内沉积金属层，形成栅极；以栅极为掩膜，向半导体层注入离子，半导体层形成具有沟道区、重掺杂的源区和漏区的有源层；热扩散使重掺杂的源区和漏区的离子向沟道区移动，形成轻掺杂的源区和漏区。上述方法通过一次离子注入形成具有沟道区、重掺杂的源区和重掺杂的漏区的有源层，并通过热扩散来形成相应的轻掺杂的源区和轻掺杂的漏区，制备工艺简单。薄膜晶体管通过该方法制备得到。
Description
技术领域
本发明涉及薄膜晶体管技术领域，特别是涉及一种薄膜晶体管及其制备方法。
背景技术
在显示器如有机发光显示装置或液晶显示器或无机电致发光显示装置中，薄膜晶体管一般是用作开关元件来控制像素的作业，或是用作驱动元件来驱动像素。随着薄膜晶体管尺寸的不断减小，当薄膜晶体管工作在饱和区时，漏极附近的电场非常大，电子或空穴在高电场作用下加速并发生碰撞，散射后的电子或空穴可能注入到栅极绝缘层内，造成栅极绝缘层缺陷从而形成栅极漏电，影响器件的可靠性和稳定性。目前通常所用的办法是引入轻掺杂漏区(LightlyDoped Drain,LDD)结构。
目前，在制备薄膜晶体管的过程中采用多次光刻刻蚀和至少两次离子注入来形成LDD结构，制备过程较为复杂，成本较高。
发明内容
基于此，有必要提供一种制备工艺简单、成本较低的具有LDD结构的薄膜晶体管。
一种薄膜晶体管的制备方法，其特征在于，包括如下步骤：提供基板；在所述基板上沉积半导体层，并图案化所述半导体层；在沉积有所述图案化后的半导体层的基板上沉积绝缘层；在所述绝缘层上设置对应所述半导体层上方的凹槽，所述凹槽的上表面的横截面大于下表面的横截面；在所述凹槽内沉积金属层，形成栅极；以所述栅极为掩膜，向所述半导体层注入离子，所述半导体层形成具有沟道区、重掺杂的源区和重掺杂的漏区的有源层；热扩散使所述重掺杂的源区和重掺杂的漏区的离子向所述沟道区移动，形成轻掺杂的源区和轻掺杂的漏区。
上述薄膜晶体管的制备方法，通过一次离子注入形成具有沟道区、重掺杂的源区和重掺杂的漏区的有源层，并通过热扩散来形成相应的轻掺杂的源区和轻掺杂的漏区，制备工艺简单，并且对位也不易产生偏差。
在其中一个实施例中，在所述绝缘层上设置对应所述半导体层上方的凹槽包括：在所述绝缘层上涂覆光阻层；图案化所述光阻层和所述绝缘层，在所述绝缘层形成所述凹槽。
在其中一个实施例中，在所述凹槽内沉积金属层包括：在所述凹槽内和图案化后的光阻层上沉积金属层；剥离所述图案化后的光阻层，以去除所述图案化后的光阻层以及沉积在所述图案化后的光阻层上的金属层。
在其中一个实施例中，在剥离所述图案化后的光阻层后，对所述绝缘层进行刻蚀，以去除所述绝缘层上的残留物。
在其中一个实施例中，所述金属层的厚度小于所述光阻层的厚度。
在其中一个实施例中，所述凹槽在所述半导体层上的正投影的边缘到相邻的所述半导体层的边缘距离相等。
在其中一个实施例中，在所述基板上沉积半导体层步骤包括：在所述基板上沉积非晶硅层；通过晶体化所述非晶硅层形成多晶硅层。
在其中一个实施例中，所述半导体层为掺杂半导体层，所述掺杂半导体层的导电类型与注入所述半导体层的离子的导电类型相反。
在其中一个实施例中，所述绝缘层为氧化硅层或氮化硅层或氧化硅氮化硅复合层。
一种薄膜晶体管，其根据上述的薄膜晶体管的制备方法制备得到。
附图说明
图1至图10为根据本发明实施例的制造薄膜晶体管的方法制造的薄膜晶体管的截面图。
具体实施方式
以下通过具体实施方式来对本发明进行说明。附图中所述的组成部件的尺寸和厚度仅仅是为了更好的理解和描述的方便而任意给出的，本发明并不限于所示的尺寸和厚度。
请参考图1-10为按顺序示出根据本发明实施例的制造薄膜晶体管的方法制造的薄膜晶体管的截面图。
请参考图1，提供一基板110，基板110可以为由SiO2作为主要成分的透明玻璃材料制成，基板110可由不透明材料或者诸如塑料部件之类的其它材料制成。然而，对于图像被体现在基板侧的底部发射有机发光显示装置等来说，基板必须由透明材料制成。而对于诸如柔性显示装置而言，该基板110需为如聚酰亚胺塑料、聚醚醚酮或透明导电涤纶等高分子材料制成，使该基板110具有柔性可弯折的特点，并且该基板110具有重量轻、厚度薄等优点。
在本实施方式中，基板110上可以沉积有缓冲层120，缓冲层120可以促进基板110的水平度并防止杂质的侵入。可以使用氧化硅(SiOx)和/或氮化硅(SiNx)并通过诸如等离子体增强化学气相沉积(PECVD)技术、常压CVD(APCVD)技术和低压CVD(LPCVD)技术之类的各种沉积技术来沉积缓冲层120，该缓冲层120可以为氧化硅层或氮化硅层或氧化硅氮化硅复合层。当然，在基板110上也可以不设置缓冲层120，而直接在基板110上直接设置相应的半导体层130。
在本实施例中，在缓冲层120上沉积半导体层130。该半导体层130可以为非晶硅层或多晶硅层。为了弥补非晶硅层本身自由的缺陷问题，如缺陷太多导致的开态电流低、迁移率低、稳定性差等，该半导体层130选择为多晶硅层，从而可以使得采用该薄膜晶体管100的显示装置具有更高分辨率、反应速度快、高亮度、高开口、结构简单、稳定性更高等优点，在此，可以使用低温多晶硅技术来制备该多晶硅层。该半导体层130通过沉积非晶硅层并将所沉积的非晶硅层晶化为多晶硅层而形成。该非晶硅层可以通过诸如快速热退火(RapidThermal Annealing，RTA)、准分子激光退火(Excimer laser Annealing，ELA)、固相晶化(Solid Phase Crystallization，SPC)、金属诱导晶体化(Metal InducedCrystallization，MIC)、金属诱导横向晶体化(Metal Induced Lateral Crystallization，MILC)或连续侧向结晶(Sequential Lateral Solidification，SLS)之类的各种技术被晶体化形成相应的多晶硅层。如上的半导体层130被图案化形成为将在后面描述的薄膜晶体管100的有源层210。该半导体层130可以通过低剂量的注入形成掺杂的多晶硅层，进一步提升电子或空穴的迁移率。优选的，该多晶硅层可以通过注入磷或砷或锑等元素使得该多晶硅层形成为N型掺杂的多晶硅层，以进一步提升电子的迁移率。
现在请参考图2，在图1的结构上沉积绝缘层140，绝缘层140可以通过使用PECVD技术、APCVD技术或LPCVD技术中的任意一种沉积诸如氮化硅或/和氧化硅之类的无机绝缘层制作而成，使该绝缘层140可以为氧化硅层或氮化硅层或氧化硅氮化硅复合层。绝缘层140处于半导体层130之上，并充当薄膜晶体管100的栅绝缘层。
现在请参考图3，在图2的结构上设置光阻层150，光阻层150可以通过以下方式来形成在绝缘层140上涂覆光刻胶，然后，通过预烘培或软烘培光刻胶来去除溶剂，以形成光阻层150。然后准备好其上绘制有预定图案的掩膜板，并将该掩膜板对准到基板110，以图案化光阻层150，该掩膜板可以包括透光部分和挡光部分，透光部分可以透射预定波长的光，挡光部分阻挡入射光。当该掩膜板对准基板110时，其透光部分的正投影被半导体层130的正投影覆盖，并且其正投影部分要小于半导体层130的正投影部分。该透光部分的位置与下面要描述的凹槽及栅极的位置相对应。在本实施方式中，掩膜板可以预定图案形成在诸如石英之类的透明基板上，然后通过使用诸如Cr或CrO2之类的材料对石英基板进行图案化来形成挡光部分。
通过将上过图案化后的掩膜板对准到基板10并向光阻层150辐照预定波长的光来执行曝光。尽管在本实施方式中，使用了曝光部分被去除的正性光刻胶(正性PR)，但是本发明不限于此，而是可以替代性地使用负性光刻胶(负性PR)。
在图4中，光阻层150中与掩膜板的透光部分对应的部分被去除，光阻层150中与挡光部分对应的光阻层150仍然存在。该光阻层150去除部分的位置与以下要描述的凹槽141及栅极220的位置相对应，在此，该部分处于凹槽及栅极220的上方。
请参考图5，通过未被去除的光阻层150作为刻蚀掩膜利用蚀刻设备，来蚀刻绝缘层140，在绝缘层140上形成凹槽141，并且凹槽141和半导体层130之间还存有绝缘层140。由于凹槽141的存在，绝缘层140的厚度具有梯度变化，该绝缘层140两侧的厚度明显要大于中间部分的厚度。通过蚀刻工艺条件管控使得凹槽141的上表面的横截面大于下表面的横截面，如图5中所示，该凹槽141的从上自下形成截面的形状类似于梯形。优选的，该凹槽141左右对称，并且该凹槽141的对称轴与半导体层130的对称轴处于同一直线，使得凹槽141在半导体层130上的正投影的边缘到相邻的半导体层130的边缘距离相等。在该刻蚀过程中，可以通过调整曝光和刻蚀条件使得凹槽141所成的梯形的坡角较小，可以使得后续沉积金属层等时具有较少的残留物。在此，蚀刻工艺可以通过诸如湿法蚀刻和干法蚀刻之类的多种技术来执行。
请参考图6，在图5所示的结构上沉积金属层160，该金属层160可以通过各种沉积方法沉积从Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W、MoW和AI/Cu所组成的组中选择的一种或多种导电材料制作而成。优选的，该金属层160的厚度要小于光阻层150的厚度，这样金属层160在凹槽140与光阻层150的连接处很容易形成断层而使得金属层160之间断开，从而有利于后续的光阻层150的剥离。
请参考图7，在图6所述的结构上将光阻层150剥离，其可以通过刻蚀或剥离液等方式将光阻层150剥离，沉积在光阻层150上的金属层160也同时被剥离，而未沉积在光阻层150、沉积在凹槽141内的金属层160未被剥离，该部分剩余的金属层160充当薄膜晶体管的栅极，该栅极具有与凹槽141相适配的形状，优选的，该栅极完全并且正好填充该凹槽141，该栅极的上表面的横截面大于下表面的横截面，优选的，栅极具有较小的坡角。
为了进一步提高薄膜晶体管的合格率，当光阻层150被剥离后，可以对绝缘层140进行刻蚀，以去除绝缘层140上的残留物。在此通过干法刻蚀去胶法(Ashing)机台刻蚀进行绝缘层140表面残留物的进一步去除，进而保证绝缘层140上无光阻层150的残留。
当然，在绝缘层140形成凹槽141的过程中，其也可以通过其他方法来形成凹槽141，如直接通过掩膜板为掩模对绝缘层140进行刻蚀等。
请参考图8，在图7所示的结构上，以栅极220为掩膜，向半导体层130注入离子，使得半导体层130形成具有沟道区211、重掺杂的源区212和重掺杂的漏区213的有源层210。在此，通过栅极220为掩模，在形成重掺杂的源区212和重掺杂的漏区213的过程中无需进行另外的对位，对位过程相对简单。在本实施方式中，该半导体层130为N型掺杂半导体层，向其注入的离子为P型导电离子，如硼或镓等与之前注入半导体层130的元素导电类型不同的P型导电掺杂剂。即掺杂半导体层的导电类型与注入半导体层130形成源区和漏区的离子的导电类型相反。因为栅极220的形状与凹槽141的形状相似，栅极220的上表面的横截面要大于下表面的横截面，在离子注入的过程中，重掺杂的源区212和重掺杂的漏区213分别到沟道区211的边缘仍有一部分未掺杂，方便在下面的步骤中形成轻掺杂的源区和轻掺杂的漏区。
请参考图9，在图8所示的结构上，对该薄膜晶体管进行热扩散处理，在热运动的作用，重掺杂的源区212和重掺杂的漏区213的离子向沟道区211移动，形成轻掺杂的源区214和轻掺杂的漏区215，从而形成LDD结构。热扩散处理可以专门通过激光热扩散、红外热扩散等方式来形成轻掺杂的源区214和轻掺杂的漏区215，也可以通过后续的工作如沉积隔离层、离子活化、氢化、形成源、漏金属层等来形成轻掺杂的源区214和轻掺杂的漏区215，因为这些工序中包含部分高温制程，重掺杂的源区212和重掺杂的漏区213的离子向沟道区211移动。在本实施方式中，可以通过凹槽141的坡角的大小来控制栅极220相应位置的厚度，因为在离子注入过程中，栅极220具有掩膜的作用，由于栅极220的厚度不同，在半导体层130相对应不同厚度的区域，注入的离子浓度不同，因而可以通过凹槽141的坡角的不同来控制栅极220相应位置的厚度，从而来控制轻掺杂的源区214和轻掺杂的漏区215的区域大小。
在该薄膜晶体管形成LDD结构的制备过程中，只需进行一次离子注入即可，工序简单，成本明显降低。当薄膜晶体管工作在饱和区，源、漏电压较大时，电压一部分降落在相应的轻掺杂的源区214和轻掺杂的漏区215，从而降低了热电子退化效应。并且，在轻掺杂的源区214和轻掺杂的漏区215上方的绝缘层140的厚度成梯度增加，因而可以有效降低栅诱导漏极泄漏电流，使薄膜晶体管的可靠性大大提高。
请参考图10，为了使得该薄膜晶体管适用于显示装置等器件，在形成如图9所示结构的薄膜晶体管之后，可以在上形成隔离层170，该隔离层170可以为为氧化硅层或氮化硅层或氧化硅氮化硅复合层。然后形成接触孔，接触孔可以通过刻蚀等手段，使得重掺杂的源区212和重掺杂的漏区213暴露在外，并且沉积相应的金属层形成源金属层181和漏金属层182。在如图10所示的结构上，可以进一步制备相应的发光像素等。
利用该方法形成具有LDD结构的薄膜晶体管，过程较为简单，成本较低，并且对位准确。
请参考图10，本实施方式还揭示了一种薄膜晶体管100，该薄膜晶体管100通过以上所描述的制备方法制备得到，该薄膜晶体管100包括依次包括沉积在基板110上的缓冲层120、有源层210、绝缘层140、栅极220、隔离层170等。有源层210包括重掺杂的源区212、沟道区211、重掺杂的漏区213，并且重掺杂的源区212和沟道区211之间还包括轻掺杂的源区214，重掺杂的漏区213和沟道区211之间还包括轻掺杂的漏区215。栅极220的上表面的横截面大于下表面的横截面。源金属层181和漏金属层182通过接触孔贯穿隔离层170和绝缘层140分别与重掺杂的源区212和重掺杂的漏区213连接。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种薄膜晶体管的制备方法，其特征在于，包括如下步骤：
提供基板；
在所述基板上沉积半导体层，并图案化所述半导体层；
在沉积有所述图案化后的半导体层的基板上沉积绝缘层；
在所述绝缘层上设置对应所述半导体层上方的凹槽，所述凹槽的上表面的横截面大于下表面的横截面；
在所述凹槽内沉积金属层，形成栅极；
以所述栅极为掩膜，向所述半导体层注入离子，所述半导体层形成具有沟道区、重掺杂的源区和重掺杂的漏区的有源层；
热扩散使所述重掺杂的源区和重掺杂的漏区的离子向所述沟道区移动，形成轻掺杂的源区和轻掺杂的漏区。
2.根据权利要求1所述的方法，其特征在于，在所述绝缘层上设置对应所述半导体层上方的凹槽包括：
在所述绝缘层上涂覆光阻层；
图案化所述光阻层和所述绝缘层，在所述绝缘层形成所述凹槽。
3.根据权利要求2所述的方法，其特征在于，在所述凹槽内沉积金属层包括：
在所述凹槽内和图案化后的光阻层上沉积金属层；
剥离所述图案化后的光阻层，以去除所述图案化后的光阻层以及沉积在所述图案化后的光阻层上的金属层。
4.根据权利要求3所述的方法，其特征在于，在剥离所述图案化后的光阻层后，对所述绝缘层进行刻蚀，以去除所述绝缘层上的残留物。
5.根据权利要求2或3或4所述的方法，其特征在于，所述金属层的厚度小于所述光阻层的厚度。
6.根据权利要求1所述的方法，其特征在于，所述凹槽在所述半导体层上的正投影的边缘到相邻的所述半导体层的边缘距离相等。
7.根据权利要求1所述的方法，其特征在于，在所述基板上沉积半导体层步骤包括：在所述基板上沉积非晶硅层；
通过晶体化所述非晶硅层形成多晶硅层。
8.根据权利要求1所述的方法，其特征在于，所述半导体层为掺杂半导体层，所述掺杂半导体层的导电类型与注入所述半导体层的离子的导电类型相反。
9.根据权利要求1所述的方法，其特征在于，所述绝缘层为氧化硅层或氮化硅层或氧化硅氮化硅复合层。
10.一种薄膜晶体管，其特征在于，所述薄膜晶体管根据权利要求1-9任一项所述的薄膜晶体管的制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610541020.9A CN105957814B (zh) | 2016-07-11 | 2016-07-11 | 薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610541020.9A CN105957814B (zh) | 2016-07-11 | 2016-07-11 | 薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105957814A true CN105957814A (zh) | 2016-09-21 |
| CN105957814B CN105957814B (zh) | 2019-05-17 |
Family
ID=56900491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610541020.9A Active CN105957814B (zh) | 2016-07-11 | 2016-07-11 | 薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105957814B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960815A (zh) * | 2017-05-05 | 2017-07-18 | 武汉华星光电技术有限公司 | 一种制作阵列基板的方法 |
| CN107393953A (zh) * | 2017-07-27 | 2017-11-24 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器 |
| CN108198864A (zh) * | 2018-01-05 | 2018-06-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340410A (ja) * | 2004-05-26 | 2005-12-08 | Canon Inc | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
| CN103646924A (zh) * | 2013-12-04 | 2014-03-19 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN105097550A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 |
-
2016
- 2016-07-11 CN CN201610541020.9A patent/CN105957814B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340410A (ja) * | 2004-05-26 | 2005-12-08 | Canon Inc | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
| CN103646924A (zh) * | 2013-12-04 | 2014-03-19 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN105097550A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960815A (zh) * | 2017-05-05 | 2017-07-18 | 武汉华星光电技术有限公司 | 一种制作阵列基板的方法 |
| CN106960815B (zh) * | 2017-05-05 | 2020-02-28 | 武汉华星光电技术有限公司 | 一种制作阵列基板的方法 |
| CN107393953A (zh) * | 2017-07-27 | 2017-11-24 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器 |
| US10516059B1 (en) | 2017-07-27 | 2019-12-24 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Lower temperature polycrystalline silicon thin film transistor and method of manufacture thereof and OLED display device |
| CN107393953B (zh) * | 2017-07-27 | 2020-04-10 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器 |
| CN108198864A (zh) * | 2018-01-05 | 2018-06-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| WO2019134380A1 (zh) * | 2018-01-05 | 2019-07-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN108198864B (zh) * | 2018-01-05 | 2021-12-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| US11367791B2 (en) | 2018-01-05 | 2022-06-21 | Boe Technology Group Co., Ltd. | Thin film transistor and fabricating method thereof, array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105957814B (zh) | 2019-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100601370B1 (ko) | 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치 | |
| CN106206622A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN104241389B (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 | |
| WO2017020358A1 (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| WO2017020362A1 (zh) | Tft基板的制作方法及tft基板 | |
| JP2001332741A (ja) | 薄膜トランジスタの製造方法 | |
| TW200812090A (en) | Thin film transistor, active matrix type display device, and their process | |
| CN104900532B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN105161459B (zh) | 低温多晶硅阵列基板及其制作方法 | |
| US20180341134A1 (en) | Liquid Crystal Display Panel, Array Substrate And Manufacturing Method Thereof | |
| CN105957814A (zh) | 薄膜晶体管及其制备方法 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN103985716B (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 | |
| CN107978521A (zh) | 显示面板母板的切割方法、显示面板、显示装置 | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN104008999A (zh) | 薄膜晶体管阵列构件、其制造方法及阵列基板 | |
| CN105810573A (zh) | 薄膜晶体管的制作方法 | |
| KR100686337B1 (ko) | 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치 | |
| CN102420238A (zh) | 有机发光二极管显示器及其制造方法 | |
| WO2019165824A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和电子装置 | |
| KR102204755B1 (ko) | 표시 장치의 박막 트랜지스터 제조 방법 | |
| CN101388402A (zh) | 有机发光显示器及其制造方法 | |
| KR20160008696A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |