CN107331668A - 一种tft基板及制作方法 - Google Patents

一种tft基板及制作方法 Download PDF

Info

Publication number
CN107331668A
CN107331668A CN201710437147.0A CN201710437147A CN107331668A CN 107331668 A CN107331668 A CN 107331668A CN 201710437147 A CN201710437147 A CN 201710437147A CN 107331668 A CN107331668 A CN 107331668A
Authority
CN
China
Prior art keywords
pattern
layer
buffering
buffer layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710437147.0A
Other languages
English (en)
Inventor
王纯阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201710437147.0A priority Critical patent/CN107331668A/zh
Publication of CN107331668A publication Critical patent/CN107331668A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种TFT基板及其制作方法，其中，所述制作方法包括：提供一基板，在基板上形成遮光层，在遮光层上形成第一缓冲层，在第一缓冲层上形成第二缓冲层，在第二缓冲层上形成多晶硅层，通过同一光罩工序对遮光层、第一缓冲层、第二缓冲层和多晶硅层进行刻蚀，以一次性形成遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案，遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案四者的图案形状相同，且呈U型结构，以通过遮光图案对第一缓冲图案、第二缓冲图案和多晶硅图案进行遮光，第一缓冲图案、第二缓冲图案和多晶硅图案三者的表面平整，遮光层的宽度大于TFT基板中TFT的宽度。

Description

一种TFT基板及制作方法
【技术领域】
本发明涉及显示技术领域，特别涉及一种TFT基板及其制作方法。
【背景技术】
现有的显示器主要包括有液晶显示器和OLED显示器。
其中，液晶显示器具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶面板及背光模组(BacklightModule)。液晶面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
其中，薄膜晶体管液晶显示器(Thin Film Transistor-Liquid CrystalDisplay，TFT-LCD)由于具有低的功耗、优异的画面品质以及较高的生产良率等性能，近年来得到了飞速的发展和广泛的应用。具体而言，TFT-LCD可视为两片玻璃基板中间夹着一层液晶，上层的玻璃基板是彩色滤光片、下层的玻璃基板上设置有薄膜晶体管。当电流通过薄膜晶体管时，产生电场变化，电场的变化引起液晶分子偏转，从而来改变光线的偏极性，而实现预期的显示画面。
在现有的TFT-LCD的TFT基板的制程工艺中，需要通过复杂的工艺制程才能完成。首先，需要经过第一道光罩工艺在一基板上形成遮光图案，遮光图案的宽度与TFT的宽度相同，以实现遮光的目的。然后，再经过第二道光罩工艺在基板上形成第一缓冲图案、第二缓冲图案及多晶硅图案。最后再形成绝缘层、栅极图案、源极图案、漏极图案、像素电极图案等，以完成TFT基板的制作。但是，其工艺过程复杂，不仅增加生产成本，而且生产效率低。
其中，第一缓冲图案覆盖住遮光图案，遮光图案的宽度小于第一缓冲图案的宽度，遮光图案的宽度小于第二缓冲图案的宽度，以及遮光图案的宽度小于多晶硅图案的宽度，并且多晶硅图案、第二缓冲图案及第一缓冲图案分别在遮光图案的正上方形成凸起结构，在制程过程中有可能导致光焦点偏移，从而影响TFT基板的均一性。
【发明内容】
本发明的一个目的在于提供一种TFT基板，其减少TFT基板的制程工艺，节省生产成本，提高生产效率；同时防止光焦点偏移，改善TFT基板的均一性。
本发明的另一个目的在于提供一种TFT基板的制作方法，其减少TFT基板的制程工艺，节省生产成本，提高生产效率；同时防止光焦点偏移，改善TFT基板的均一性。
为解决上述问题，本发明的优选实施例提供了一种TFT基板，所述TFT基板包括基板、依次形成在基板上的遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案；
所述遮光图案、所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案通过同一光罩工序形成，所述遮光图案、所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案四者的图案形状相同，且呈U型结构，以通过所述遮光图案对所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案进行遮光；
所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案三者的表面平整，所述遮光图案的宽度大于所述TFT基板中TFT的宽度。
在本发明优选实施例的TFT基板中，所述遮光图案包括第一端、第二端以及连接于所述第一端和所述第二端之间的连接端，所述第一端大于所述连接端与其连接的端部，所述第二端大于所述连接端与其连接的端部。
在本发明优选实施例的TFT基板中，所述第一端和所述第二端的大小相等。
在本发明优选实施例的TFT基板中，所述遮光层为金属遮光层，所述第一缓冲层为氮化硅缓冲层，所述第二缓冲层为氧化硅缓冲层。
为解决上述问题，本发明的优选实施例还提供了一种TFT基板的制作方法，所述TFT基板的制作方法包括以下步骤：
提供一基板；
在所述基板上形成遮光层；
在所述遮光层上形成第一缓冲层；
在所述第一缓冲层上形成第二缓冲层；
在所述第二缓冲层上形成多晶硅层；
通过同一光罩工序对所述遮光层、所述第一缓冲层、所述第二缓冲层和所述多晶硅层进行刻蚀，以一次性形成遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案，所述遮光图案、所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案四者的图案形状相同，且呈U型结构，以通过所述遮光图案对所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案进行遮光；
所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案三者的表面平整，所述遮光层的宽度大于所述TFT基板中TFT的宽度。
在本发明优选实施例的TFT基板的制作方法中，所述遮光图案包括第一端、第二端以及连接于所述第一端和所述第二端之间的连接端，所述第一端大于所述连接端与其连接的端部，所述第二端大于所述连接端与其连接的端部。
在本发明优选实施例的TFT基板的制作方法中，所述第一端和所述第二端的大小相等。
在本发明优选实施例的TFT基板的制作方法中，
所述在所述第二缓冲层上形成多晶硅层的步骤包括：
在所述第二缓冲层上形成非晶硅层；
对所述非晶硅层进行激光退火，以形成所述多晶硅层。
在本发明优选实施例的TFT基板的制作方法中，
所述通过光罩工序对所述遮光层、所述第一缓冲层、所述第二缓冲层和所述多晶硅层进行刻蚀，以一次性形成遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案的步骤包括：
通过曝光工艺对所述遮光层、所述第一缓冲层、所述第二缓冲层和所述多晶硅层进行曝光处理；
通过干蚀刻工艺对所述第一缓冲层、所述第二缓冲层和所述多晶硅层进行干蚀刻处理；
通过湿蚀刻工艺对所述遮光层进行湿蚀刻处理；
通过剥离工艺对所述多晶硅层上的光阻进行剥离处理，以一次性形成遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案。
在本发明优选实施例的TFT基板的制作方法中，所述遮光层为金属遮光层，所述第一缓冲层为氮化硅缓冲层，所述第二缓冲层为氧化硅缓冲层。
相对于现有技术，本发明的有益效果是：本发明通过在基板上依次形成遮光层、第一缓冲层、第二缓冲层和多晶硅层，然后通过一道光罩工序对多晶硅层、第二缓冲层、第一缓冲层及遮光层进行刻蚀，以一次性形成形状相同的遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案，与现有需要将遮光层通过光罩工序进行图案化形成遮光图案，多晶硅层也通过光罩工序进行图案化形成多晶硅图案的技术相比，本发明能够节省制造时的工序，从而降低生产成本。
另外，遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案中各图案均为U型结构，且遮光图案的宽度大于TFT基板中TFT的宽度，防止漏光，从而使得遮光层对TFT的遮光效果更佳。
以及所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案三者的表面平整，TFT基板的制程过程中，确保光焦点位于多晶硅图案上，防止光焦点偏移，改善TFT基板的均一性。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1为本发明实施例TFT基板的制作方法的流程示意图；
图2为本发明实施例TFT基板的制作方法的制程示意图；
图3为本发明实施例TFT基板的另一制作方法的流程示意图本发明实施例TFT基板的结构示意图；
图4为本发明实施例TFT基板的结构示意图；
图5为本发明实施例遮光图案的结构示意图；
图6为本发明实施例液晶显示面板的结构示意图。
【具体实施方式】
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
在图中，结构相似的单元是以相同标号表示。
下面参考图1至图5描述本发明实施例TFT基板及其制作方法。
根据本发明实施例，如图1至图5所示，图1为本发明实施例TFT基板的制作方法的流程示意图，图1仅示出了TFT基板的制作方法的部分流程；图2为本发明实施例TFT基板的制作方法的制程示意图，图2中的制程与图1中的步骤相对应；图3为本发明实施例TFT基板的结构示意图，图3中仅示出了TFT基板的部分结构；图4为本发明实施例遮光图案的结构示意图；图5为本发明实施例TFT基板的另一制作方法的流程示意图。
如图6所示，本发明实施例公开了一种液晶显示面板10，所述液晶显示面板10包括相对设置的彩膜基板200、TFT基板100以及设置在TFT基板100和彩膜基板200之间的液晶层300。需要说明的是，本发明实施例的液晶显示面板10可以应用于液晶显示器中，也就是液晶显示器包括该液晶面板10和背光模组，背光模组可作为光源，用于供应充足的亮度与分布均匀的光源，本实施例的背光模组可以为前光式，也可以为背光式，需要说明的是，本实施例的背光模组并不限于此。
其中，彩膜基板200包括有彩色光阻和公共电极，其中彩色光阻比如红色光阻、绿色光阻、蓝色光阻，需要说明的是，本发明实施例彩色光阻并不限于此，比如：白色光阻。其中公共电极形成在彩色光阻上方。本发明实施例彩膜基板200可以包括BM(Black Matrix，黑矩阵)，也可以不包括BM。当彩膜基板包括BM时，BM间隔设置在彩色光阻之间，以实现遮光的作用。
下面以液晶显示面板10的TFT基板100及其制作方法为例进行详细说明，需要说明的是，以下对TFT基板100结构的描述以及TFT基板的制作方法的描述同样适用于本发明实施例液晶显示面板10和液晶显示器中。
在本发明实施例中，如图1和图2所示，所述TFT基板的制作方法包括以下步骤：
步骤S101：提供一基板110。
其中，基板110可选为玻璃基板或塑料基板。在提供基板110时，具体的是将基板110通过清洗或和磨砂等操作去除基板110表面的杂质，可选再通过烘干工序将基板110烘干，以提供一干净的基板110。
步骤S102：在基板110上形成遮光层120。
其中，遮光层120可选是金属遮光层，其作用是为了减少漏光，实现光屏蔽。合适的金属材料选自但不限于钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)或由上述至少两种金属材料组成的合金。
步骤S103：在所述遮光层120上形成第一缓冲层130。
其中，第一缓冲层130可选采用沉积或涂布的方式形成，如采用物理气相沉积(PVD)、化学气相沉积(CVD)设备或涂布机将第一缓冲层130的材料沉积或涂布形成一薄层。
具体的，第一缓冲层130为氮化硅(SiNx)缓冲层，主要用于阻隔基板110中的离子如钠(Na)、钾(K)离子扩展进而影响薄膜晶体管的性能。
本发明实施例第一缓冲层130形成在遮光层120上，遮光层120形成在基板110上，由于第一缓冲层130和基板110之间设置有遮光层120，从而第一缓冲层130对基板110中的离子阻隔效果更佳。
步骤S104：在所述第一缓冲层130上形成第二缓冲层140。
其中，可以理解的是，第二缓冲层140也可选采用沉积或涂布的方式形成，如采用物理气相沉积(PVD)、化学气相沉积(CVD)设备或涂布机将第二缓冲层140的材料沉积或涂布形成一薄层。
具体的，第二缓冲层140为氧化硅(SiOx)缓冲层，其与多晶硅层150具有良好的附着力。
步骤S105：在所述第二缓冲层140上形成多晶硅层150。
其中，多晶硅层150为TFT基板的薄膜晶体管的有源层，其结晶性能影响薄膜晶体管的迁移率。
该步骤进一步包括：在第二缓冲层140上形成一非晶硅层(图2中未示出，其与多晶硅层150具有相同的层位置)；对非晶硅层进行激光退火，以形成多晶硅层150。
其中，对非晶硅层进行激光退火，以形成多晶硅层150具体是对非晶硅层进行准分子激光退火(ELA)完成结晶。
其中，在对非晶硅层进行激光退火时，部分激光能量能够穿过其下方的第二缓冲层140，经由遮光层130反射至非晶硅层，使得非晶硅层具有保温的效果，能够提高非晶硅层的结晶效率和结晶度，以得到晶粒更大、晶界更少的多晶硅层150，从而增强了该层的迁移率，同时也减少晶界对漏电流的影响，进而能够提高薄膜晶体管的性能。
步骤S106：通过同一道光罩工序对遮光层120、第一缓冲层130、第二缓冲层140和多晶硅层150进行刻蚀，以一次性形成遮光图案121、第一缓冲图案131、第二缓冲图案141和多晶硅图案151，以通过遮光图案121对第一缓冲图案131、第二缓冲图案141和多晶硅图案151进行遮光。
其中，遮光图案121、第一缓冲图案131、第二缓冲图案141和多晶硅图案151四者的图案形状相同，且都呈U型结构，U型结构容易制成，遮光面积大。
从而，本发明实施例通过在基板110上依次形成遮光层120、第一缓冲层130、第二缓冲层140和多晶硅层150，然后通过同一道光罩工序对多晶硅层150、第二缓冲层140、第一缓冲层130及遮光层120进行刻蚀，以一次性形成形状相同的遮光图案121、第一缓冲图案131、第二缓冲图案141和多晶硅图案151，与现有需要将遮光层通过光罩工序进行图案化形成遮光图案，多晶硅层也通过光罩工序进行图案化形成多晶硅图案的技术相比，本发明能够节省制造时的工序，从而降低生产成本。本发明解决了制成工序多、生产成本高、生产效率低的技术问题。
另外，所述第一缓冲图案131、所述第二缓冲图案141和所述多晶硅图案151三者的表面平整，TFT基板的制程过程中，确保光焦点位于多晶硅图案151上，防止光焦点偏移，改善TFT基板的均一性。具体的是，防止激光聚焦偏移。
进一步的，如图3所示，在步骤S106中，具体包括以下步骤：
步骤S1061：通过曝光工艺对遮光层120、第一缓冲层130、第二缓冲层140和多晶硅层150进行曝光处理。
具体的，首先在多晶硅层150上涂布光阻，采用一光源，并通过同一光罩对遮光层120、第一缓冲层130、第二缓冲层140和多晶硅层150进行曝光和显影，以形成与多晶硅图案151相同的光阻图案。
步骤S1062：通过干蚀刻工艺对第一缓冲层130、第二缓冲层140和多晶硅层150进行干蚀刻处理。
步骤S1063：通过湿蚀刻工艺对遮光层120进行湿蚀刻处理。
通过干蚀刻工艺和湿蚀刻工艺依次对多晶硅层151、第二缓冲层140、第一缓冲层130和遮光层120进行刻蚀。
需要说明的是，也可以对多晶硅层151、第二缓冲层140、第一缓冲层130和遮光层120全部进行干刻蚀。
步骤S1064：通过剥离工艺对多晶硅层150上的光阻进行剥离处理，以一次性形成遮光图案121、第一缓冲图案131、第二缓冲图案141和多晶硅图案151。
具体的是，去除刻蚀掉的部分，以及去除光阻，以露出多晶硅图案151、第二缓冲图案141、第一缓冲图案131和遮光图案121。
在本发明实施例中，由于多晶硅层150、第二缓冲层140、第一缓冲层130和遮光层120是通过相同的光罩工序进行刻蚀，因此遮光图案121、第一缓冲图案131、第二缓冲图案141和多晶硅图案151是一次性形成，其具有相同的宽度。遮光图案121与多晶硅图案151的宽度相同，不仅不影响遮光图案121对TFT的遮光效果，而且又实现了多晶硅图案151与遮光图案121的对位，减少了现有技术中将多晶硅图案151与遮光图案121对位偏移的制程，同时还减少了对像素单元开口率的影响，改善了显示效果。
更进一步的，所述TFT基板的制作方法还包括以下步骤：
通过掺杂工序在多晶硅图案151上形成本征区域、位于本征区域两侧的掺杂区域以及栅极绝缘层的步骤。
其中，本征区域两侧的掺杂区域为重掺杂区域，其具体是通过离子(磷离子，P+)注入或扩散的方式对该区域进行N+重掺杂。重掺杂区域能够和后续形成的源极图和漏极图案形成欧姆接触。
在其他实施方式中，为了降低薄膜晶体管的关态电流(Ioff)，进一步可选在本征区域与重掺杂区域之间形成轻掺杂区域，其是通过离子(磷离子，P+)注入或扩散的方式对该区域进行N-轻掺杂而形成，其与上述重掺杂区域离子注入或扩散的剂量不同。
其中，重掺杂区域和轻掺杂区域可选在相同的工序中同时实现，此时需要第二道光罩工序中的光罩为半调掩膜，其经过曝光和显影后在对应重掺杂区域、轻掺杂区域和本征区域具有各不相同的光阻。
在其他实施方式中，轻掺杂区域可选在后续形成栅极图案之后，以栅极图案为掩膜采用自对准的方式再次通过掺杂工序在多晶硅图案上形成。
其中，栅极绝缘层覆盖本征区域和掺杂区域。
在栅极绝缘层上形成栅极图案的步骤。
其中，栅极图案是导电材料，合适的材料选自但不限于是金属材料。栅极图案位于本征区域的正上方。
在栅极图案上形成介质层(Inter-level Dielectric，ILD)的步骤。
其中，在介质层上开设通孔。
在介质层上形成源极图案和漏极图案，其中源极图案和漏极图案通过通孔与多晶硅图案电连接的步骤。
其中，源极图案和漏极图案为导电材料，适合的材料选自但不限于是透明导电材料，如氧化铟锡(ITO)、掺铝氧化锌(AZO)等材料。
所述遮光图案121的宽度大于TFT的宽度，防止液晶显示装置中的偏光片的光亮通过遮光片漏到TFT上，从而使得遮光层对TFT的遮光效果更佳。
本发明实施例中，TFT基板的制作方法还可包括制备平坦层(PLN)、彩膜背镀导电层(BITO)、钝化层(PV)、像素电极图案和公共电极图案的步骤，以实现完整的TFT基板的制作，该类步骤与现有技术相同，此处不再赘述。
本发明实施例中，如图5所示，所述遮光图案121包括第一端1211、第二端1212以及连接于所述第一端1211和所述第二端1212之间的连接端1213，所述第一端1211大于所述连接端1213与其连接的端部，所述第二端1212大于所述连接端1213与其连接的端部。其遮光效果更好。其中，图2中的遮光图案121为图5在A-A方向的截面图。
进一步的，所述第一端1211和所述第二端1212的大小相等。其遮光效果更佳。
如图4和图5所示，本发明实施例还公开了一种TFT基板100，所述TFT基板100包括一基板110、一遮光图案121、第一缓冲图案131、第二缓冲图案141和一多晶硅图案151。
结合图1至3，其中，基板110可选为玻璃基板或塑料基板。在提供基板110前，首先将基板110通过清洗或和磨砂等操作去除基板110表面的杂质，可选再通过烘干工序将基板110烘干，以获取一干净的基板110。
其中，遮光图案121形成在基板110上，第一缓冲图案131位于遮光图案121上，第二缓冲图案141位于第一缓冲图案131上，多晶硅图案151位于第二缓冲图案141。遮光图案121、第一缓冲图案131、第二缓冲图案141和多晶硅图案151四者的图案形状相同，且呈U型结构，以通过遮光图案121对第一缓冲图案131、第二缓冲图案141和多晶硅图案151进行遮光。
从而，本发明实施例通过同一光罩工序，一次性形成形状相同的遮光图案121、第一缓冲图案131、第二缓冲图案141和多晶硅图案151，与现有需要将遮光层通过光罩工序进行图案化形成遮光图案，多晶硅层也通过光罩工序进行图案化形成多晶硅图案的技术相比，本发明能够节省制造时的工序，从而降低生产成本。本发明解决了制成工序多、生产成本高、生产效率低的技术问题。
进一步的，一次性形成形状相同的遮光图案121、第一缓冲图案131、第二缓冲图案141和多晶硅图案151，从而遮光图案121和多晶硅图案151其具有相同的宽度。遮光图案121与多晶硅图案151的宽度相同，不仅不影响遮光图案121对TFT的遮光效果，而且又实现了多晶硅图案151与遮光图案121的对位，减少了现有技术中将多晶硅图案151与遮光图案121对位偏移的制程，同时还减少了对像素单元开口率的影响，改善了显示效果。
在本发明实施例中，所述遮光图案121的宽度大于TFT基板100的TFT的宽度，防止液晶显示装置中的偏光片的光亮通过遮光片漏到TFT上，从而使得遮光层对TFT的遮光效果更佳。
另外，所述第一缓冲图案131、所述第二缓冲图案141和所述多晶硅图案151三者的表面平整，TFT基板的制程过程中，确保光焦点位于多晶硅图案151上，防止光焦点偏移，改善TFT基板的均一性。具体的是，防止激光聚焦偏移。
其中，遮光图案121、第一缓冲图案131、第二缓冲图案141和多晶硅图案151的具体形成过程可参阅TFT基板的制作方法的内容，也就是步骤S102至步骤S106，在此不再赘述。
本发明实施例TFT基板100中TFT的其它制程可参阅本发明实施例TFT基板的制作方法的内容，在此不再赘述。
虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种TFT基板，其特征在于，包括基板、依次形成在基板上的遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案；
所述遮光图案、所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案通过同一光罩工序形成，所述遮光图案、所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案四者的图案形状相同，且呈U型结构，以通过所述遮光图案对所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案进行遮光；
所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案三者的表面平整，所述遮光图案的宽度大于所述TFT基板中TFT的宽度。
2.根据权利要求1所述的TFT基板，其特征在于，所述遮光图案包括第一端、第二端以及连接于所述第一端和所述第二端之间的连接端，所述第一端大于所述连接端与其连接的端部，所述第二端大于所述连接端与其连接的端部。
3.根据权利要求2所述的TFT基板，其特征在于，所述第一端和所述第二端的大小相等。
4.根据权利要求1所述的TFT基板，其特征在于，所述遮光层为金属遮光层，所述第一缓冲层为氮化硅缓冲层，所述第二缓冲层为氧化硅缓冲层。
5.一种TFT基板的制作方法，
提供一基板；
在所述基板上形成遮光层；
在所述遮光层上形成第一缓冲层；
在所述第一缓冲层上形成第二缓冲层；
在所述第二缓冲层上形成多晶硅层；
通过同一光罩工序对所述遮光层、所述第一缓冲层、所述第二缓冲层和所述多晶硅层进行刻蚀，以一次性形成遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案，所述遮光图案、所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案四者的图案形状相同，且呈U型结构，以通过所述遮光图案对所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案进行遮光；
所述第一缓冲图案、所述第二缓冲图案和所述多晶硅图案三者的表面平整，所述遮光层的宽度大于所述TFT基板中TFT的宽度。
6.根据权利要求5所述的TFT基板的制作方法，其特征在于，所述遮光图案包括第一端、第二端以及连接于所述第一端和所述第二端之间的连接端，所述第一端大于所述连接端与其连接的端部，所述第二端大于所述连接端与其连接的端部。
7.根据权利要求6所述的TFT基板的制作方法，其特征在于，所述第一端和所述第二端的大小相等。
8.根据权利要求5所述的TFT基板的制作方法，其特征在于，所述在所述第二缓冲层上形成多晶硅层的步骤包括：
在所述第二缓冲层上形成非晶硅层；
对所述非晶硅层进行激光退火，以形成所述多晶硅层。
9.根据权利要求5所述的TFT基板的制作方法，其特征在于，所述通过光罩工序对所述遮光层、所述第一缓冲层、所述第二缓冲层和所述多晶硅层进行刻蚀，以一次性形成遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案的步骤包括：
通过曝光工艺对所述遮光层、所述第一缓冲层、所述第二缓冲层和所述多晶硅层进行曝光处理；
通过干蚀刻工艺对所述第一缓冲层、所述第二缓冲层和所述多晶硅层进行干蚀刻处理；
通过湿蚀刻工艺对所述遮光层进行湿蚀刻处理；
通过剥离工艺对所述多晶硅层上的光阻进行剥离处理，以一次性形成遮光图案、第一缓冲图案、第二缓冲图案和多晶硅图案。
10.根据权利要求5所述的TFT基板的制作方法，其特征在于，所述遮光层为金属遮光层，所述第一缓冲层为氮化硅缓冲层，所述第二缓冲层为氧化硅缓冲层。
CN201710437147.0A 2017-06-09 2017-06-09 一种tft基板及制作方法 Pending CN107331668A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710437147.0A CN107331668A (zh) 2017-06-09 2017-06-09 一种tft基板及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710437147.0A CN107331668A (zh) 2017-06-09 2017-06-09 一种tft基板及制作方法

Publications (1)

Publication Number Publication Date
CN107331668A true CN107331668A (zh) 2017-11-07

Family

ID=60194874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710437147.0A Pending CN107331668A (zh) 2017-06-09 2017-06-09 一种tft基板及制作方法

Country Status (1)

Country Link
CN (1) CN107331668A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447873A (zh) * 2018-03-19 2018-08-24 武汉华星光电技术有限公司 一种阵列基板及制备方法
CN110928092A (zh) * 2019-12-13 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111900177A (zh) * 2020-09-14 2020-11-06 武汉华星光电技术有限公司 阵列基板及其制备方法与显示面板
WO2021077471A1 (zh) * 2019-10-22 2021-04-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
WO2022000747A1 (zh) * 2020-06-28 2022-01-06 武汉华星光电技术有限公司 阵列基板制备方法、阵列基板以及显示面板
US11664457B2 (en) 2019-05-15 2023-05-30 Au Optronics (Kushan) Co., Ltd. Display device and method of manufacturing thin film transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538307A (zh) * 2014-12-19 2015-04-22 深圳市华星光电技术有限公司 一种用于制作多晶硅薄膜晶体管的方法
CN104600079A (zh) * 2014-12-30 2015-05-06 厦门天马微电子有限公司 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
CN105374749A (zh) * 2015-11-03 2016-03-02 武汉华星光电技术有限公司 一种薄膜晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538307A (zh) * 2014-12-19 2015-04-22 深圳市华星光电技术有限公司 一种用于制作多晶硅薄膜晶体管的方法
CN104600079A (zh) * 2014-12-30 2015-05-06 厦门天马微电子有限公司 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
CN105374749A (zh) * 2015-11-03 2016-03-02 武汉华星光电技术有限公司 一种薄膜晶体管及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447873A (zh) * 2018-03-19 2018-08-24 武汉华星光电技术有限公司 一种阵列基板及制备方法
US11664457B2 (en) 2019-05-15 2023-05-30 Au Optronics (Kushan) Co., Ltd. Display device and method of manufacturing thin film transistor
WO2021077471A1 (zh) * 2019-10-22 2021-04-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN110928092A (zh) * 2019-12-13 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
WO2022000747A1 (zh) * 2020-06-28 2022-01-06 武汉华星光电技术有限公司 阵列基板制备方法、阵列基板以及显示面板
CN111900177A (zh) * 2020-09-14 2020-11-06 武汉华星光电技术有限公司 阵列基板及其制备方法与显示面板

Similar Documents

Publication Publication Date Title
CN107331668A (zh) 一种tft基板及制作方法
CN105552027B (zh) 阵列基板的制作方法及阵列基板
CN102651343B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN106816410B (zh) 阵列基板及其制作方法
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2015027590A1 (zh) 阵列基板及其制备方法和显示装置
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN105448823A (zh) 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
WO2020062483A1 (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
WO2015149469A1 (zh) 阵列基板的制备方法、阵列基板、显示装置
CN108550581A (zh) 一种低温多晶硅阵列基板及其制备方法
CN105068335A (zh) 一种ffs阵列基板的制造方法
CN109003943B (zh) 一种阵列基板及其制备方法
WO2013131384A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
KR20190131582A (ko) Tft 기판의 제조 방법 및 tft 기판
CN105702687A (zh) Tft基板及其制作方法
CN107046003B (zh) 低温多晶硅tft基板及其制作方法
CN1293625C (zh) 薄膜晶体管阵列基板的制造方法及其结构
WO2019037631A1 (zh) 一种阵列基板及其制造方法
CN208384312U (zh) 显示面板以及显示装置
WO2019200834A1 (zh) Tft阵列基板的制作方法及tft阵列基板
CN106653695B (zh) 一种低温多晶硅阵列基板及其制作方法
CN106783734B (zh) 一种低温多晶硅阵列基板及其制作方法
CN109037241A (zh) Ltps阵列基板及其制造方法、显示面板
CN107819012A (zh) N型薄膜晶体管及其制备方法、oled显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171107