CN107039466A - 一种显示基板及其制作方法、显示装置 - Google Patents
一种显示基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN107039466A CN107039466A CN201710317260.5A CN201710317260A CN107039466A CN 107039466 A CN107039466 A CN 107039466A CN 201710317260 A CN201710317260 A CN 201710317260A CN 107039466 A CN107039466 A CN 107039466A
- Authority
- CN
- China
- Prior art keywords
- region
- clamp resistance
- film transistor
- electrode
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 31
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 238000009413 insulation Methods 0.000 claims description 28
- 238000004146 energy storage Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 210000000080 chela (arthropods) Anatomy 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，公开了一种显示基板及其制作方法、显示装置。所述显示基板包括钳位电阻，且所述钳位电阻与驱动薄膜晶体管的有源层为同层结构，通过同一构图工艺制得，从而不需要额外增加制备钳位电阻的掩膜板，简化制作工艺，降低生产成本。同时，通过控制每一像素区域对应的钳位电阻提供的阈值补偿电压，能够保证所有像素区域的驱动薄膜晶体管的阈值电压相同，提高电阻特性的稳定性，提升显示画面的品质。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种显示基板及其制作方法、显示装置。
背景技术
薄膜晶体管因具有功耗低、制作成本低等优点被广泛应用在平板显示技术领域。但是受到工艺限制，会造成薄膜晶体管的阈值电压的具有一定的离散性。由于像素驱动薄膜晶体管直接控制像素的显示过程，因此，阈值电压的离散性对画面品质具有不可忽视的影响。
目前，除工艺改善外，采用具有阈值补偿功能的像素电路是改善阈值电压离散性的有效手段。在这种电路中，像素电路驱动薄膜晶体管工作时，加载在驱动薄膜晶体管的栅电极的驱动信号包括两种：一种是像素显示信号，另一种是阈值电压补偿信号。为了提供充足的充电时间，设置所述驱动信号通过一储能单元(如存储电容)提供给驱动薄膜晶体管的栅电极。
现有技术中，阈值电压补偿信号通过一分压电路来提供，在所述分压电路中设置一钳位电阻，并将所述钳位电阻的分压通过储能单元提供给驱动薄膜晶体管的栅电极。这种方式需要额外增加钳位电阻的掩膜板，工艺比较复杂，且由于工艺存在缺陷，电阻特性不稳定。
发明内容
本发明提供一种显示基板及其制作方法、显示装置，用以至少解决为了克服薄膜晶体管的阈值电压的离散性设置钳位电阻时，造成工艺复杂、电阻特性不稳定的问题。
为解决上述技术问题，本发明实施例中提供一种显示基板，包括多个像素区域，每一像素区域包括驱动薄膜晶体管和储能单元，每一像素区域还包括：
钳位电阻，所述钳位电阻与驱动薄膜晶体管的有源层为同层结构，所述储能单元的第一端与位于同一像素区域的驱动薄膜晶体管的栅电极电连接，第二端与所述钳位电阻的一端电连接，通过所述钳位电阻向驱动薄膜晶体管提供阈值补偿电压，以使所有像素区域的驱动薄膜晶体管的阈值电压相同。
本发明实施例中还提供一种显示装置，包括如上所述的显示基板。
本发明实施例中还提供一种显示基板的制作方法，所述显示基板包括多个像素区域，所述制作方法包括：
在每一像素区域形成驱动薄膜晶体管和储能单元，所述制作方法还包括：
在每一像素区域形成钳位电阻，并通过同一构图工艺形成所述钳位电阻和所述驱动薄膜晶体管的有源层，所述储能单元的第一端与位于同一像素区域的驱动薄膜晶体管的栅电极电连接，第二端与所述钳位电阻的一端电连接，通过所述钳位电阻向驱动薄膜晶体管提供阈值补偿电压，以使所有像素区域的驱动薄膜晶体管的阈值电压相同。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过同一构图工艺制备钳位电阻和驱动薄膜晶体管的有源层，从而不需要额外增加制备钳位电阻的掩膜板，简化制作工艺，降低生产成本。同时，通过控制每一像素区域对应的钳位电阻提供的阈值补偿电压，能够保证所有像素区域的驱动薄膜晶体管的阈值电压相同，提高电阻特性的稳定性，提升显示画面的品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示表示本发明实施例中显示基板的局部结构示意图；
图2-图4表示本发明实施例中显示基板的制作过程示意图。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
如图1所示，本实施例中提供一种显示基板，包括多个像素区域，每一像素区域包括驱动薄膜晶体管和储能单元，所述储能单元的第一端与驱动薄膜晶体管的栅电极电连接，用于在一定的时间内维持驱动薄膜晶体管为打开状态，使像素充分充电，保证显示质量。
如图1所示，每一像素区域还包括钳位电阻2，钳位电阻2与驱动薄膜晶体管的有源层1为同层结构。所述储能单元的第二端与钳位电阻2的一端电连接，通过钳位电阻2向驱动薄膜晶体管提供阈值补偿电压，以使所有像素区域的驱动薄膜晶体管的阈值电压相同。其中，施加在驱动薄膜晶体管的栅电极3的电压包括像素显示电压和阈值补偿电压。
上述技术方案钳位电阻和驱动薄膜晶体管的有源层为同层结构，通过同一构图工艺制得，从而不需要额外增加制备钳位电阻的掩膜板，简化制作工艺，降低生产成本。同时，所述钳位电阻上的分压施加到驱动薄膜晶体管的栅电极，可以提供阈值补偿电压，通过控制每一像素区域对应的钳位电阻的分压，能够保证所有像素区域的驱动薄膜晶体管的阈值电压相同，提高电阻特性的稳定性，提升显示画面的品质。
其中，所述储能单元可以但并不局限于为一存储电容。当所述储能单元为存储电容时，所述储能单元的其中一个电极可以与驱动薄膜晶体管的栅电极为同一结构，以简化结构和制作工艺。所述储能单元的第一端即是指存储电容的一个电极，第二端即是指存储电容的另一个电极。
驱动薄膜晶体管的有源层1可以由多晶硅制得，具有较高的电子迁移率，提高薄膜晶体管性能。当然，所述有源层也可以由非晶硅、金属氧化物(如：HIZO、ZnO、TiO2、CdSnO、MgZnO、IGO、IZO、ITO或IGZO)等半导体材料制得。
本实施例中以有源层1由多晶硅制得来具体介绍本发明的技术方案。
当驱动薄膜晶体管的有源层1由多晶硅制得时，为了减小源电极4、漏电极5与有源层1的源漏接触电阻，设置所述有源层1与源电极4接触的源区10以及与漏电极5接触的漏区11由掺杂多晶硅制得。有源层1的位于源区10和漏区11之间的区域为沟道区12，在薄膜晶体管工作时，沟道区12形成导电沟道。
钳位电阻2具体由掺杂多晶硅制得，可以通过调整钳位电阻2的离子注入掺杂了来调整钳位电阻2的电阻值，以获得所需的阈值补偿电压(即钳位电阻2上的分压)。
可选的，设置源区10和漏区11的离子掺杂量大于钳位电阻2的离子掺杂量，以获得更小的源漏接触电阻，而较小的离子掺杂量，有利于调整钳位电阻的电阻值。
上述结构的驱动薄膜晶体管，需要对有源层的源区和漏区进行离子注入掺杂工艺，以形成掺杂多晶硅。为了不额外增加掩膜板，降低成本，本实施例中以栅电极3为掩膜，通过自对准工艺实现对有源层1的源区10和漏区11的离子注入掺杂。对应的结构为：所述驱动薄膜晶体管还包括覆盖有源层1的栅绝缘层101和设置在栅绝缘层101上的栅电极3，其中，栅电极3与沟道区12的位置对应，且栅电极3与沟道区12的图形一致，从而在离子注入掺杂工艺中，栅电极3能够形成阻挡，仅对有源层1的源区10和漏区11进行离子注入掺杂。
在一个具体的实施方式中，所述显示基板还包括：
覆盖栅电极3的介质层102；
源电极4和漏电极5，所述源电极4通过贯穿介质层102和栅绝缘层101的第一过孔13与源区10电性接触，所述漏电极5通过贯穿介质层102和栅绝缘层101的第二过孔14与漏区11电性接触；
覆盖源电极4、漏电极5和钳位电阻2的钝化层103。
进一步地，设置所述显示基板还包括：
第一连接电极6和第二连接电极7，所述第一连接电极6和第二连接电极7与源电极4为同层结构，第一连接电极6与钳位电阻2的一端电连接，第二连接电极7与钳位电阻2的另一端连接，所述储能单元的第二端通过第二连接电极7与钳位电阻2电连接。
上述显示基板与源电极、漏电极同层形成连接电极，方便钳位电阻与其他结构的电连接。
该实施方式中，源电极4和漏电极5位于栅电极3、有源层1的上方。需要说明的是，源电极和漏电极也可以位于有源层的背离栅电极的一侧。
需要说明的是，一结构位于另一结构的上方是指所述一结构位于所述另一结构的背离显示基板的基底的一侧，同样，一结构位于另一结构的下方是指所述一结构位于所述另一结构的靠近显示基板的基底的一侧。
本实施例中，所述显示基板具体包括：
透明的基底100，如：玻璃基底、有机树脂基底、石英基底；
多个像素区域，每一像素区域包括：
设置在基底100上的缓冲层104，可以为由氮化硅、氧化硅或氮氧化硅等绝缘材料制得的单层或复合层结构，以阻隔水氧，保护薄膜晶体管；
设置在缓冲层104上的有源层1和钳位电阻2，有源层1和钳位电阻2为同层结构，由同一多晶硅层制得。所述有源层1包括源区10、漏区11和沟道区12，并向源区10、漏区11和钳位电阻2中掺杂离子，形成掺杂多晶硅。其中，源区10和漏区11的离子掺杂量大于钳位电阻2的离子掺杂量，以获得更小的源漏接触电阻，而较小的离子掺杂量有利于调整钳位电阻2的电阻值；
覆盖有源层1、钳位电阻2的栅绝缘层101，可以为由氮化硅、氧化硅或氮氧化硅等绝缘材料制得的单层或复合层结构；
设置在栅绝缘层101上的栅电极3，栅电极3与有源层1的沟道区12的位置对应，且栅电极3与沟道区12图形一致，即，栅电极3在基底100上的正投影与沟道区12在基底100上的正投影完全重合；
覆盖栅电极的介质层102，可以为由氮化硅、氧化硅或氮氧化硅等绝缘材料制得的单层或复合层结构；
设置在介质层102上的源电极4和漏电极5，源电极4通过贯穿介质层102和栅绝缘层101的第一过孔与源区10电性接触，漏电极5通过贯穿介质层102和栅绝缘层101的第二过孔与漏区11电性接触；
与源电极4和漏电极5为同层结构的第一连接电极6和第二连接电极7，通过对同一源漏金属层的构图工艺制得，介质层102和栅绝缘层101中具有位置对应的窗口，露出钳位电阻2，第一连接电极6与钳位电阻2的一端电连接，第二连接电极7与钳位电阻2的另一端连接；
覆盖源电极4、漏电极5以及第一连接电极6和第二连接电极7的钝化层103。
储能单元，其一个电极与栅电极3为同一结构，通过第二连接电极7与钳位电阻2电连接，图中未示出储能单元的另一个电极。
至于显示基板的其他结构与现有技术相同，在此不再赘述。
以上内容中仅是以驱动薄膜晶体管的有源层为多晶硅为例来具体介绍本发明的技术方案。其中，所述钳位电阻由掺杂多晶硅制得，与有源层由同一膜层制得。当然，所述钳位电阻也可以由导体材料制得，如：Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，则所述钳位电阻的下方还具有与钳位电阻的图形一致的半导体层图形，所述半导体层图形与有源层由同一膜层制得。具体可以通过调整钳位电阻的宽度和长度来调整钳位电阻的电阻值，即所有像素区域对应的钳位电阻的宽度和长度不完全相同。
当所述有源层为非晶硅、金属氧化物等半导体材料时，也能够实现本发明的技术方案，对应的显示基板的结构与上述类似，在此不再详述。
本实施例中还提供一种显示装置，包括如上所述的显示基板，由于所有像素区域的驱动薄膜晶体管的阈值电压一致，能够提高电阻特性的稳定性，提升显示画面的品质，并简化制作工艺，降低成本。
所述显示装置可以为液晶显示装置、有机电致发光显示装置等以薄膜晶体管作为驱动器件的显示装置。
实施例二
基于同一发明构思，本实施例中提供一种实施例一中的显示基板的制作方法，所述显示基板包括多个像素区域，所述制作方法包括：
在每一像素区域形成驱动薄膜晶体管和储能单元，所述制作方法还包括：
在每一像素区域形成钳位电阻，并通过同一构图工艺形成所述钳位电阻和所述驱动薄膜晶体管的有源层，所述储能单元的第一端与位于同一像素区域的驱动薄膜晶体管的栅电极电连接，第二端与所述钳位电阻的一端电连接，通过所述钳位电阻向驱动薄膜晶体管提供阈值补偿电压，以使所有像素区域的驱动薄膜晶体管的阈值电压相同。
上述步骤制得的显示基板包括用于提供阈值补偿电压的钳位电阻，且钳位电阻和驱动薄膜晶体管的有源层由同一构图工艺制得，从而不需要额外增加制备钳位电阻的掩膜板，简化制作工艺，降低生产成本。同时，通过控制每一像素区域对应的钳位电阻提供的阈值补偿电压，能够保证所有像素区域的驱动薄膜晶体管的阈值电压相同，提高电阻特性的稳定性，提升显示画面的品质。
其中，所述有源层和钳位电阻可以由同一多晶硅层制得，则，参见图2所示，通过同一构图工艺在每一像素区域形成钳位电阻2和所述驱动薄膜晶体管的有源层1的步骤包括：
形成非晶硅层，对所述非晶硅层进行构图工艺，形成第一非晶硅图形和第二非晶硅图形；
对所述第一非晶硅图形和第二非晶硅图形进行晶化处理，形成第一多晶硅图形和第二多晶硅图形，由所述第一多晶硅图形形成有源层1，由所述第二多晶硅图形形成钳位电阻2。
为了减小源漏接触电阻，本实施例中所述制作方法还包括：
形成覆盖有源层1和钳位电阻2的栅绝缘层101；
在栅绝缘层101上形成栅金属层，对所述栅金属层进行构图工艺，形成栅电极3和遮挡图形30，栅电极3与有源层1的沟道区12的位置对应，遮挡图形30与钳位电阻的2的位置对应，且遮挡图形30与钳位电阻2的图形一致；
以栅电极3为阻挡对有源层1的不与所述栅电极位置对应的区域进行第一次离子注入掺杂工艺，形成掺杂多晶硅，位于所述沟道区12的一侧的掺杂多晶硅形成源区10，位于所述沟道区12的相对的另一侧的掺杂多晶硅形成漏区11。
上述步骤以栅电极为掩膜，通过自对准工艺实现对有源层的源区和漏区的离子注入掺杂，不需要额外增加掩膜板，降低成本。并与栅电极同层形成遮挡图形，用于在对源区和漏区进行离子注入掺杂时形成阻挡，不对钳位电阻进行离子注入掺杂。因为为了减小源漏接触电阻，所述第一次离子注入掺杂工艺采用的离子束能量较大，不利用控制离子掺杂量来调整钳位电阻的电阻值。
进一步地，如图3所示，为了便于调整钳位电阻2的电阻值，从而调整每一像素区域的阈值补偿电压，所述制作方法还包括：
形成覆盖栅电极3和所述遮挡图形的介质层102；
通过一次构图工艺形成贯穿介质层102和栅绝缘层101的第一过孔13和第二过孔14，通过第一过孔13露出源区10的一部分，通过第二过孔14露出漏区11的一部分，并通过该构图工艺同时去除钳位电阻2上方的所述遮挡图形、介质层102和栅绝缘层101，形成窗口15，露出钳位电阻2；
通过第一过孔13和第二过孔14对源区10和漏区11进行第二次离子注入掺杂工艺，同时对钳位电阻2进行离子注入掺杂。
上述步骤对钳位电阻进行离子注入掺杂，形成掺杂多晶硅，通过调整离子注入量可以调整钳位电阻的电阻值，从而调整钳位电阻提供的阈值补偿电压，以使所有像素区域的驱动薄膜晶体管的阈值电压相同。并在对钳位电阻进行离子注入掺杂的同时，对所述源区和漏区进行第二次离子注入掺杂工艺，进一步提高源区和漏区的离子掺杂量，减小源漏接触电阻。
基于便于控制钳位电阻的电阻值的目的，对所述钳位电阻的离子掺杂量较小。为了减小源漏接触电阻，设置所述第一次离子注入掺杂工艺采用的离子束能量大于所述第二次离子注入掺杂工艺采用的离子束能量，从而第一次离子注入掺杂工艺后，即可获得较小的源漏接触电阻。而较小的离子束能量便于控制离子掺杂量，有利于调整钳位电阻的电阻值。在离子注入掺杂工艺后，还可以进行退火工艺，以提高性能。
为了提高离子注入掺杂效果，上述步骤中，通过一次构图工艺形成贯穿所述介质层和栅绝缘层的第一过孔和第二过孔时，还可以同时形成贯穿所述介质层和栅绝缘层的窗口，以露出钳位电阻。而且，在之后的制作工艺中，源电极和漏电极分别通过所述第一过孔和第二过孔与有源层电性接触，不会增加制作工艺。
进一步地，如图4所示，为了便于钳位电阻2与其他结构的电连接，还可以在制作源电极4和漏电极5的同时，形成第一连接电极6和第二连接电极7，即，通过对同一源漏金属层的构图工艺形成源电极4和漏电极5，以及第一连接电极6和第二连接电极7。则钳位电阻2可以通过第一连接电极6和第二连接电极7与其他结构电连接。例如：钳位电阻2通过第二连接电极7与储能单元的第二端电连接。
以上制作方法中，源电极和漏电极位于栅电极、有源层的上方。需要说明的是，源电极和漏电极也可以位于有源层的背离栅电极的一侧。
本实施例中，结合图1-图4所示，所述显示基板的制作方法具体包括：
提供一透明的基底100，如：玻璃基底100、有机树脂基底100、石英基底100；
形成多个像素区域，形成每一像素区域的步骤包括：
参见图2所示，在基底100上形成缓冲层104，缓冲层104可以为由氮化硅、氧化硅或氮氧化硅等绝缘材料制得的单层或复合层结构，以阻隔水氧，保护薄膜晶体管；
在缓冲层104上形成多晶硅层，对所述多晶硅层进行构图工艺形成有源层1和钳位电阻2。所述有源层1包括源区10、漏区11和沟道区12，并向源区10、漏区11和钳位电阻2中掺杂离子。其中，源区10和漏区11的离子掺杂量大于钳位电阻2的离子掺杂量，以获得更小的源漏接触电阻，而较小的的掺杂量有利于调整钳位电阻2的电阻值；
形成覆盖有源层1、钳位电阻2的栅绝缘层101，栅绝缘层101可以为由氮化硅、氧化硅或氮氧化硅等绝缘材料制得的单层或复合层结构；
在栅绝缘层101上形成栅电极3和遮挡图形30，栅电极3与有源层1的沟道区12的位置对应，且栅电极3与有源层1的沟道区12图形一致，即，栅电极在基底100上的正投影与沟道区12在基底100上的正投影完全重合。遮挡图形30与钳位电阻2的位置对应，且遮挡图形30与钳位电阻2的图形一致，即，遮挡图形30在基底100上的正投影与钳位电阻2在基底100上的正投影完全重合；
参见图3所示，形成覆盖栅电极3和所述遮挡图形的介质层102，介质层102可以为由氮化硅、氧化硅或氮氧化硅等绝缘材料制得的单层或复合层结构；
结合图3和图4所示，在介质层102上形成源漏金属层，对所述源漏金属层进行构图工艺形成源电极4和漏电极5，以及第一连接电极6和第二连接电极7。其中，源电极4通过贯穿介质层102和栅绝缘层101的第一过孔13与所述源区10电性接触，所述漏电极5通过贯穿介质层102和栅绝缘层101的第二过孔14与所述漏区11电性接触；通过贯穿介质层102和栅绝缘层101的窗口15露出钳位电阻2，第一连接电极6与钳位电阻2的一端电连接，第二连接电极7与钳位电阻2的另一端连接；
参见图1所示，形成覆盖源电极4、漏电极5以及第一连接电极6和第二连接电极7的钝化层103，钝化层103可以为由氮化硅、氧化硅或氮氧化硅等绝缘材料制得的单层或复合层结构。
形成储能单元，其一个电极与栅电极3为同一结构，通过第二连接电极7与钳位电阻2电连接，图中未示出所述储能单元的另一个电极。
至于显示基板的其他结构的制作工艺与现有技术相同，在此不再赘述。
以上内容中仅是以驱动薄膜晶体管的有源层为多晶硅为例来具体介绍本发明的技术方案。其中，所述钳位电阻由掺杂多晶硅制得，与有源层由同一膜层制得。当然，所述钳位电阻也可以由导体材料制得，如：Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，则，通过同一构图工艺在每一像素区域形成钳位电阻和所述驱动薄膜晶体管的有源层的步骤包括：
依次形成多晶硅层和导体层；
在所述导体层上形成光刻胶，对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域对应钳位电阻所在的区域，光刻胶部分保留区域对应有源层所在的区域，光刻胶不保留区域对应其他区域；
去除光刻胶不保留区域的多晶硅层和导体层，形成有源层的图形和钳位电阻的图形；
通过灰化工艺去除，光刻胶部分保留区域的光刻胶；
去除光刻胶部分保留区域的导体层；
剥离剩余的光刻胶，形成有源层和钳位电阻。
通过上述步骤制得的钳位电阻，可以通过调整钳位电阻的宽度和长度来调整钳位电阻的电阻值，即所有像素区域对应的钳位电阻的宽度和长度不完全相同。
当所述有源层为非晶硅、金属氧化物等半导体材料时，也能够实现本发明的技术方案，对应的显示基板的制作方法与上述类似，在此不再详述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (12)
1.一种显示基板，包括多个像素区域，每一像素区域包括驱动薄膜晶体管和储能单元，其特征在于，每一像素区域还包括：
钳位电阻，所述钳位电阻与驱动薄膜晶体管的有源层为同层结构，所述储能单元的第一端与位于同一像素区域的驱动薄膜晶体管的栅电极电连接，第二端与所述钳位电阻的一端电连接，通过所述钳位电阻向驱动薄膜晶体管提供阈值补偿电压，以使所有像素区域的驱动薄膜晶体管的阈值电压相同。
2.根据权利要求1所述的显示基板，其特征在于，所述驱动薄膜晶体管包括有源层，所述有源层包括源区、漏区和沟道区，所述钳位电阻与所述源区和漏区由掺杂多晶硅制得，其中，所述源区和漏区的离子掺杂量大于所述钳位电阻的离子掺杂量。
3.根据权利要求2所述的显示基板，其特征在于，所述驱动薄膜晶体管还包括：
覆盖所述有源层的栅绝缘层；
设置在所述栅绝缘层上的栅电极，所述栅电极与所述沟道区的位置对应，且所述栅电极与所述沟道区的图形一致。
4.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括：
覆盖所述栅电极的介质层；
源电极和漏电极，所述源电极通过贯穿所述介质层和栅绝缘层的第一过孔与所述源区电性接触，所述漏电极通过贯穿所述介质层和栅绝缘层的第二过孔与所述漏区电性接触；
覆盖源电极、漏电极和钳位电阻的钝化层。
5.根据权利要求4所述的显示基板，其特征在于，所述显示基板还包括：
第一连接电极和第二连接电极，所述第一连接电极和第二连接电极与所述源电极为同层结构，所述第一连接电极与所述钳位电阻的一端电连接，所述第二连接电极与所述钳位电阻的另一端连接，所述储能单元的第二端通过所述第二连接电极与所述钳位电阻电连接。
6.根据权利要求1所述的显示基板，其特征在于，所述储能单元为一存储电容，所述储能单元的其中一个电极与驱动薄膜晶体管的栅电极为同一结构。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的显示基板。
8.一种显示基板的制作方法，所述显示基板包括多个像素区域，所述制作方法包括：
在每一像素区域形成驱动薄膜晶体管和储能单元，其特征在于，所述制作方法还包括：
在每一像素区域形成钳位电阻，并通过同一构图工艺形成所述钳位电阻和所述驱动薄膜晶体管的有源层，所述储能单元的第一端与位于同一像素区域的驱动薄膜晶体管的栅电极电连接，第二端与所述钳位电阻的一端电连接，通过所述钳位电阻向驱动薄膜晶体管提供阈值补偿电压，以使所有像素区域的驱动薄膜晶体管的阈值电压相同。
9.根据权利要求8所述的制作方法，其特征在于，通过同一构图工艺在每一像素区域形成钳位电阻和所述驱动薄膜晶体管的有源层的步骤包括：
形成非晶硅层，对所述非晶硅层进行构图工艺，形成第一非晶硅图形和第二非晶硅图形；
对所述第一非晶硅图形和第二非晶硅图形进行晶化处理，形成第一多晶硅图形和第二多晶硅图形，由所述第一多晶硅图形形成所述有源层，由所述第二多晶硅图形形成所述钳位电阻。
10.根据权利要求9所述的制作方法，其特征在于，所述制作方法还包括：
形成覆盖所述有源层和所述钳位电阻的栅绝缘层；
在所述栅绝缘层上形成栅金属层，对所述栅金属层进行构图工艺，形成栅电极和遮挡图形，所述栅电极与有源层的沟道区的位置对应，所述遮挡图形与所述钳位电阻的位置对应，且所述遮挡图形与所述钳位电阻的图形一致；
以所述栅电极为阻挡对所述有源层的不与所述栅电极位置对应的区域进行第一次离子注入掺杂工艺，形成掺杂多晶硅，位于所述沟道区的一侧的掺杂多晶硅形成源区，位于所述沟道区的相对的另一侧的掺杂多晶硅形成漏区。
11.根据权利要求10所述的制作方法，其特征在于，所述制作方法还包括：
形成覆盖所述栅电极和遮挡图形的介质层；
通过一次构图工艺形成贯穿所述介质层和栅绝缘层的第一过孔和第二过孔，通过所述第一过孔露出所述源区的一部分，通过所述第二过孔露出所述漏区的一部分，并通过该构图工艺同时去除所述钳位电阻上方的遮挡图形、介质层和栅绝缘层，露出所述钳位电阻；
通过所述第一过孔和第二过孔对所述源区和漏区进行第二次离子注入掺杂工艺，同时对所述钳位电阻进行离子注入掺杂。
12.根据权利要求11所述的制作方法，其特征在于，所述第二次离子注入掺杂工艺采用的离子束能量小于所述第一次离子注入掺杂工艺采用的离子束能量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710317260.5A CN107039466A (zh) | 2017-05-04 | 2017-05-04 | 一种显示基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710317260.5A CN107039466A (zh) | 2017-05-04 | 2017-05-04 | 一种显示基板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107039466A true CN107039466A (zh) | 2017-08-11 |
Family
ID=59537444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710317260.5A Pending CN107039466A (zh) | 2017-05-04 | 2017-05-04 | 一种显示基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107039466A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172631A (zh) * | 2018-01-02 | 2018-06-15 | 上海天马微电子有限公司 | 薄膜晶体管及其制作方法和阵列基板 |
| CN110504164A (zh) * | 2019-08-27 | 2019-11-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法和显示装置 |
| WO2022148260A1 (zh) * | 2021-01-08 | 2022-07-14 | 华为技术有限公司 | 薄膜晶体管阵列基板及其制备方法、显示面板 |
| WO2023159422A1 (zh) * | 2022-02-24 | 2023-08-31 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6295046B1 (en) * | 1997-09-03 | 2001-09-25 | Lg Philips Lcd Co., Ltd. | Shift register unit and display device |
| CN101345245A (zh) * | 2007-07-12 | 2009-01-14 | 统宝光电股份有限公司 | 具有静电放电防护效应的面板与电子装置 |
| US20110227889A1 (en) * | 2010-03-17 | 2011-09-22 | Sang-Moo Choi | Organic light emitting display |
| CN103295962A (zh) * | 2013-05-29 | 2013-09-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法，显示装置 |
| CN102479752B (zh) * | 2010-11-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、有源矩阵背板及其制造方法和显示器 |
| CN104393026A (zh) * | 2014-12-12 | 2015-03-04 | 京东方科技集团股份有限公司 | Oled显示基板及其制作方法、显示装置 |
| CN105679250A (zh) * | 2016-04-06 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、阵列基板、显示面板和显示装置 |
| CN106206622A (zh) * | 2016-09-23 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
-
2017
- 2017-05-04 CN CN201710317260.5A patent/CN107039466A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6295046B1 (en) * | 1997-09-03 | 2001-09-25 | Lg Philips Lcd Co., Ltd. | Shift register unit and display device |
| CN101345245A (zh) * | 2007-07-12 | 2009-01-14 | 统宝光电股份有限公司 | 具有静电放电防护效应的面板与电子装置 |
| US20110227889A1 (en) * | 2010-03-17 | 2011-09-22 | Sang-Moo Choi | Organic light emitting display |
| CN102479752B (zh) * | 2010-11-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、有源矩阵背板及其制造方法和显示器 |
| CN103295962A (zh) * | 2013-05-29 | 2013-09-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法，显示装置 |
| CN104393026A (zh) * | 2014-12-12 | 2015-03-04 | 京东方科技集团股份有限公司 | Oled显示基板及其制作方法、显示装置 |
| CN105679250A (zh) * | 2016-04-06 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、阵列基板、显示面板和显示装置 |
| CN106206622A (zh) * | 2016-09-23 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172631A (zh) * | 2018-01-02 | 2018-06-15 | 上海天马微电子有限公司 | 薄膜晶体管及其制作方法和阵列基板 |
| CN108172631B (zh) * | 2018-01-02 | 2020-08-25 | 上海天马微电子有限公司 | 薄膜晶体管及其制作方法和阵列基板 |
| CN110504164A (zh) * | 2019-08-27 | 2019-11-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法和显示装置 |
| CN110504164B (zh) * | 2019-08-27 | 2022-04-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法和显示装置 |
| WO2022148260A1 (zh) * | 2021-01-08 | 2022-07-14 | 华为技术有限公司 | 薄膜晶体管阵列基板及其制备方法、显示面板 |
| WO2023159422A1 (zh) * | 2022-02-24 | 2023-08-31 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5775253B2 (ja) | 薄膜トランジスタ基板とその製造方法 | |
| JP4037117B2 (ja) | 表示装置 | |
| KR101131793B1 (ko) | 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법 | |
| CN107039466A (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN108666218A (zh) | 薄膜晶体管和显示基板及其制作方法、显示装置 | |
| CN103022145B (zh) | 阵列基板、显示装置及制备方法 | |
| JP2004253511A (ja) | 表示装置 | |
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| TW201117386A (en) | Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having thin film transistor | |
| TW201244111A (en) | Thin-film transistor and method for manufacturing same, and display device | |
| CN108550625B (zh) | 一种薄膜晶体管及其制作方法 | |
| TW200304227A (en) | Top gate type thin film transistor | |
| WO2017161626A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| CN106415801A (zh) | 半导体装置及其制造方法 | |
| WO2017071658A1 (zh) | 一种薄膜晶体管构成的电路结构及制造方法和显示器面板 | |
| JP5442228B2 (ja) | 表示装置及び表示装置の製造方法 | |
| CN110246900A (zh) | 半导体装置及其制造方法 | |
| TW494500B (en) | Method of forming fully self-aligned TFT with improved process window | |
| WO2017193637A1 (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| WO2016026178A1 (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| JP2007311453A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN108122759B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN110299368A (zh) | 有源矩阵基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170811 |
|
| RJ01 | Rejection of invention patent application after publication |