CN204204858U - 一种阵列基板和显示面板 - Google Patents

Abstract

本实用新型提供了一种阵列基板以及包括该阵列基板的显示面板，阵列基板包括：透明衬底；至少一个形成于所述透明衬底上的遮光图案；形成于所述遮光图案远离所述透明衬底一侧和所述透明衬底靠近所述遮光图案一侧的缓冲层；形成于所述缓冲层远离所述透明衬底一侧的多晶硅层；所述多晶硅层包括至少一个轻掺杂区，每个所述轻掺杂区的在所述透明衬底上的正投影与所述遮光图案在所述透明衬底上的正投影交叠。显示面板包括本实用新型提供的阵列基板，本实用新型提供的阵列基板以及显示面板，不仅改善所述多晶硅层的结晶效果，进而提高所述多晶硅层的迁移率，还可以减小多晶硅层与遮光层的寄生电容，提升显示效果。

Description

一种阵列基板和显示面板

技术领域

本实用新型涉及显示领域，特别涉及一种阵列基板以及包括该阵列基板的显示面板。

背景技术

随着显示技术的发展，分辨率高、响应速度块的显示装置的越来越受到人们的欢迎。低温多晶硅(low temperature poly-silicon，简称为LTPS)薄膜晶体管显示器有别于传统的非晶硅薄膜晶体管显示器，其电子迁移率可以达到200cm2/V-sec以上，可有效减小薄膜晶体管器件的面积，从而达到提高开口率，并且在增进显示器亮度的同时还可以降低整体的功耗，因此，LTPS薄膜晶体管显示器逐步成为研究的热点。LTPS薄膜晶体管显示器主要包括阵列基板和与其相对设置的对置基板。如图1所示，现有的LTPS阵列基板包括透明衬底10、遮光层11、缓冲层12、多晶硅层13、栅极绝缘层14、栅极15、介电层16、源极17和漏极18。

遮光层12形成于与多晶硅层13与透明衬底10之间，用于防止背光对沟道的影响。但是遮光层12会影响与遮光层12正对部分的多晶硅层13形成，从而降低与遮光层12正对部分的多晶硅层13的电子迁移率；另外，因为遮光层12与多晶硅层13的位置相对，而且被所述缓冲层12隔开，因此遮光层12、多晶硅层13和缓冲层12会形成一寄生电容，该寄生电容的存在会导致漏电流的增大，影响显示效果。

发明内容

本实用新型提供一种阵列基板以及包括该阵列基板的显示面板，用以解决现有LTPS阵列基板以及显示面板中多晶硅层的迁移率低以及多晶硅层与遮光层的寄生电容大的问题。

为解决上述问题，本实用新型提供一种阵列基板，包括：

透明衬底；

至少一个形成于所述透明衬底上的遮光图案；

形成于所述遮光图案远离所述透明衬底一侧和所述透明衬底靠近所述遮光图案一侧的缓冲层；

形成于所述缓冲层远离所述透明衬底一侧的多晶硅层；所述多晶硅层包括至少一个轻掺杂区，每个所述轻掺杂区的在所述透明衬底上的正投影与所述遮光图案在所述透明衬底上的正投影交叠。

对多晶硅层进行轻掺杂，可以使多晶硅层的电荷密度呈阶梯变化，有利于电子的迁移，另经过大量实验表明，背光照射多晶硅层出现光漏流现象主要发生在轻掺杂区，因此在轻掺杂区在垂直所述透明衬底方向上的投影处设置遮光图案即可有效抑制光漏流现象；而在轻掺杂区以外的多晶硅层可以不设置遮光图案，这样就降低了遮光图案与多晶硅层间的寄生电容。此外，未遮光图案的部分多晶硅层温度降低速度较慢，有利于此部分的多晶硅的结晶，从而形成较大的晶体例子，可提高多晶硅层的电子迁移率。

进一步，本实用新型提供的阵列基板中的所述多晶硅层还包括沟道区、源极区和漏极区；所述轻掺杂区为以第一浓度掺第一离子的多晶硅区域；所述源极区和漏极区为以第二浓度掺杂第一离子的多晶硅区域；所述第一浓度小于所述第二浓度。

优选的，第一离子为硼离子或磷离子。

本实用新型提供的阵列基板还可包括：形成于所述多晶硅层远离所述透明衬底一侧的栅极绝缘层；形成于所述栅极绝缘层远离所述透明衬底一侧的栅极；形成于所述栅极和所述栅极绝缘层远离所述透明衬底一侧的介电层；形成于所述介电层远离所述透明衬底一侧的源极和漏极；所述源极通过贯穿所述栅极绝缘层和所述介电层的第一过孔与所述多晶硅层连接；所述漏极通过贯穿所述栅极绝缘层和所述介电层的第二过孔与所述多晶硅层连接。

进一步，所述沟道区在所述透明衬底上的正投影与所述栅极在所述透明衬底上的正投影交叠，所述轻掺杂区位于所述源极区与所述沟道区之间；和/或所述轻掺杂区位于所述漏极区与所述沟道区之间。

可见，本实用新型提供的所述多晶硅层进一步包括道区、源极区和漏极区，并按照大于第一浓度的第二浓度对源极区和漏极区进行掺杂，即进一步形成沟道区、轻掺杂区、重掺杂区电荷密度的阶梯变化，再次提升了电子迁移率。

进一步，每个所述遮光图案部分或全部在所述透明衬底上的正投影与所述栅极在所述透明衬底上的正投影交叠。

进一步，所述栅极包括透光区，所述透光区可接受来自于所述透明衬底方向直射的光。

优选的，所述遮光图案包括第一遮光图案和第二遮光图案，

所述第一遮光图案在所述透明衬底上的正投影与所述轻掺杂区在所述透明衬底上的正投影交叠；

所述第二遮光图案在所述透明衬底上的正投影与所述栅极在所述透明衬底上的正投影交叠；

所述第二遮光图案彼此间或与所述第一遮光图案形成狭缝，所述狭缝在所述透明衬底上的正投影与所述栅极在所述透明衬底上的正投影交叠。

进一步，所述多晶硅层为L型或U型；所述栅极部分覆盖所述多晶硅层；所述至少一个遮光图案沿所述栅极延伸方向延伸且所述遮光图案的至少一侧与所述栅极在垂直于所述透明衬底方向上交叠。

可见，本实用新型提供的阵列基板遮光图案完全覆盖了轻掺杂区，未完全覆盖栅极，即背光不可直射到轻掺杂区，可直射到栅极区，这样在栅极区对应的沟道区即可形成温度梯度，有利于多晶硅形成较大晶体，提高迁移率。

进一步，本实用新型提供的上述阵列基板的所述遮光图案采用导热系数大于50W/m·K的不透明材料。

导热系数大于50W/m·K的遮光图案可使位于栅极下方沟道区两侧以及沟道内部的部分多晶硅层温度下降速度增大，在多晶硅结晶时形成温度梯度，易于多晶硅晶格横向生长，进一步提高结晶质量，提升电子迁移率。

本实用新型还提供一种显示面板，包括本实用新型提供的阵列基板。本实用新型提供的显示面板依然具备本实用新型提供的阵列基板的电子迁移率高，寄生电容小的优点。

附图说明

图1为现有技术的LTPS阵列基板的层级结构图；

图2为本实用新型实施例提供的一种阵列基板的层级结构图；

图3为本实用新型实施例提供的另一种阵列基板的层级结构图；

图4a为本实用新型实施例提供的一种从透明衬底方向视入的直线型多晶硅层与遮光图案、栅极层叠图；

图4b为本实用新型实施例提供的另一种从透明衬底方向视入的直线型多晶硅层与遮光图案、栅极层叠图；

图5a为本实用新型实施例提供的一种从透明衬底方向视入的U型多晶硅层与遮光图案、栅极层叠图；

图5b为本实用新型实施例提供的另一种从透明衬底方向视入的U型多晶硅层与遮光图案、栅极层叠图；

图6a为本实用新型实施例提供的一种从透明衬底方向视入的L型多晶硅层与遮光图案、栅极层叠图；

图6b为本实用新型实施例提供的另一种从透明衬底方向视入的L型多晶硅层与遮光图案、栅极层叠图；

图7a为本实用新型实施例提供的一种显示面板的层级结构图；

图7b为本实用新型实施例提供的另一种显示面板的层级结构图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，因此本实用新型不受下面公开的具体实施例的限制。

本实用新型所述“形成于……上”既包括直接形成于其远离透明衬底一侧的表面，也包括间接形成于其远离透明衬底一侧的表面；即既包括直接接触，也包括间接接触。

本实用新型提供一种阵列基板，包括：透明衬底20；至少一个形成于透明衬底20上的遮光图案21；形成于遮光图案21远离透明衬底20一侧和透明衬底20靠近遮光图案21一侧的缓冲层22；形成于所述缓冲层22远离透明衬底20一侧的多晶硅层23；多晶硅层23包括至少一个轻掺杂区23a，每个轻掺杂区23a的在透明衬底20上的正投影与遮光图案21在透明衬底20上的正投影交叠，遮光图案21可完全覆盖轻掺杂区23a。

本实用新型提供的阵列基板对多晶硅层23进行轻掺杂，形成轻掺杂区23a，可以使多晶硅层的电荷密度呈阶梯变化，有利于电子的迁移。另，发明人通过大量实验发现，背光照射多晶硅层23出现光漏流现象主要发生在轻掺杂区23a，因此在轻掺杂区23a垂直透明衬底20方向上的投影处设置遮光图案21即可有效抑制光漏流现象；而在轻掺杂区23a以外的多晶硅层23可不设置遮光图案21，这样就降低了遮光图案21与多晶硅层23间的寄生电容。此外，未被遮光图案21覆盖的部分多晶硅层23温度降低速度较慢，有利于位于此部分的多晶硅的结晶，从而形成较大的晶体例子，提高多晶硅层23的电子迁移率。

本实用新型提供的阵列基板还可对多晶硅层进行进一步的掺杂，以形成电荷密度的梯度，进一步提高电子迁移率。如图2所示，多晶硅层23还包括沟道区23d、源极区23b和漏极区23c；轻掺杂区23a以第一浓度掺杂第一离子；源极区23b和漏极区23c以第二浓度掺杂第一离子；第一浓度小于第二浓度。

当沟道区为N型沟道时，轻掺杂区23a、源极区23b和漏极区23c掺杂的第一离子为硼离子；当沟道区为P型沟道时，轻掺杂区23a、源极区23b和漏极区23c掺杂的第一离子为磷离子。

多晶硅层进行进一步的掺杂后，沟道区23d、轻掺杂区23a、源极区23b和漏极区23c具有阶梯状的电荷密度，更有利于电子的迁徙，进一步提高了多晶硅层23的电子迁移率。

请继续参考图2，本实用新型提供的阵列基板还包括：形成于多晶硅层23远离透明衬底20一侧的栅极绝缘层24；形成于栅极绝缘层24远离透明衬底20一侧的栅极25；形成于栅极25和栅极绝缘层24远离透明衬底20一侧的介电层26；形成于介电层26远离透明衬底20一侧的源极27和漏极28；源极27通过贯穿栅极绝缘层24和介电层26的第一过孔29与多晶硅层23连接；漏极28通过贯穿栅极绝缘层24和介电层26的第二过孔30与多晶硅层23连接。

如图2所示，沟道区23d在所述透明衬底20上的正投影与栅极25在透明衬底20上的正投影交叠，轻掺杂区23a位于源极区23b与沟道区23d之间、轻掺杂区23a位于漏极区23c与沟道区23d之间。在本实用新型其他实施方式中轻掺杂区23a也可仅位于源极区23b与沟道区23d之间或仅位于漏极区23c与沟道区23d之间。

本实用新型提供的阵列基板通过沟道区23d、轻掺杂区23a、源极区23b和漏极区23c具有阶梯状的电荷密度，使栅极25与源极27、漏极28间的电子更容易迁移，提高了包括栅极25与源极27、漏极28和多晶硅层23的开关器件，如薄膜晶体管(TFT)的驱动能力，使阵列基板的开关器件的电子迁移率更大、寄生电容更小，从而使阵列基板驱动更加方便、快捷，进而提高了显示质量。

本实用新型提供的阵列基板的遮光图案除可覆盖轻掺杂区，还可覆盖多晶硅层的其他区域，在多晶硅层冷却时形成温度差，以便多晶硅晶格更好的生长，提高多晶硅层的电子迁移率。如图3所示，遮光图案21a和21c覆盖全部的轻掺杂区23a，遮光图案21a和21c边缘部分在所述透明衬底20的正投影与部分栅极25在透明衬底20的正投影交叠；全部遮光图案21b在所述透明衬底20的正投影与部分栅极25在透明衬底20方向的正投影交叠。可见遮光图案21a、21b、21c都不会完全覆盖栅极25，即栅极25包括透光区25a，透光区25a可接受从透明衬底20方向直射的光，也可以理解为透光区25a在透明衬底20的正投影与遮光图案21a、21b、21c在透明衬底20的正投影都不交叠。

在轻掺杂区23a以外的区域也设置了至少一个遮光图案21b，由于遮光图案21a、21b、21c交叠的多晶硅层23冷却速度较快，与相邻未被遮光图案21a、21b、21c交叠的多晶硅层23(即从透明衬底方向视入，露出的多晶硅层)形成了温度梯度，这样利于未覆盖遮光图案21a、21b、21c的多晶硅区域中晶格的横向生长，进而形成大颗粒的晶体，进一步提高多晶硅层23的电子迁移率。

本实用新型提供的阵列基板的多晶硅层可包括多种形状，相应轻掺杂区与遮光图案的设置也包括多种方案，图4a和图4b为一种优选的实施方式。如图4a所示，多晶硅层为直线型，从透明衬底方向视入依次为遮光图案41a和41b；多晶硅层，包括轻掺杂区域43a、源极区43b、漏极区43c和沟道区43d；以及栅极45。栅极45与沟道区43d交叠设置，轻掺杂区43a位于源极区43b与沟道区43d之间、漏极区43c与沟道区43d之间。遮光图案41a覆盖源极区43b与沟道区43d之间全部的轻掺杂区43a，遮光图案41a的边缘覆盖部分栅极45；遮光图案41b覆盖漏极区43c与沟道区43d之间的全部轻掺杂区43a，遮光图案41b的边缘覆盖部分栅极45。

进一步，如图4b所示，全部遮光图案41c覆盖部分栅极45，遮光图案41c与其他遮光图案中具有狭缝，该狭缝可以透过来自于透明衬底方向的光并直射到栅极45，形成栅极45的透光区域。另外，若遮光图案41c与其他遮光图案边缘连接为环状或半环状，中间或边缘的漏光区域均可看做遮光图案间的狭缝，此狭缝与部分栅极45交叠。

多晶硅层除为直线型外，还可为U型或L型，栅极部分覆盖多晶硅层；至少一个遮光图案沿栅极延伸方向延伸且遮光图案的至少一侧与栅极在垂直于所述透明衬底方向上交叠。

如图5a所示，多晶硅层为U型，从透明衬底方向视入依次为遮光图案51，多晶硅层包括的轻掺杂区域53a、源极区53b、漏极区53c和沟道区53d，以及栅极55。栅极55与沟道区53d交叠设置，轻掺杂区53a位于栅极55与沟道区53d交叠的两侧，即源极区53b与沟道区53d之间、漏极区53c与沟道区53d之间、以及沟道区53d之间。遮光图案51沿栅极55方向延伸覆盖全部的轻掺杂区53a且彼此独立，遮光图案51的一侧与栅极55在垂直于透明衬底方向上交叠。

进一步，轻掺杂区53a也可仅位于栅极55与沟道区53d交叠的一侧，如图5b所示，轻掺杂区53a位于栅极与沟道区53d交叠且靠近源极区53b与漏极区53c的一侧，遮光图案51覆盖全部的轻掺杂区53a，对照图5a每个遮光图案51的独立设置，遮光图案51也可继续沿栅极55方向与其他遮光图案51连接为一个整体，即如图5b所示的遮光图案51。

如图6a所示，多晶硅层为L型，从透明衬底方向视入依次为遮光图案61，多晶硅层包括的轻掺杂区域63a、源极区63b、漏极区63c和沟道区63d，以及栅极65。栅极65与沟道区63d交叠设置，轻掺杂区63a位于栅极65与沟道区63d交叠的两侧，即源极区63b与沟道区63d之间、漏极区63c与沟道区63d之间、以及沟道区63d之间。遮光图案61沿栅极65方向延伸覆盖全部的轻掺杂区63a且彼此独立，遮光图案61的一侧与栅极65在垂直于透明衬底方向上交叠。

进一步，轻掺杂区63a也可仅位于栅极65与沟道区63d交叠的一侧，如图6b所示，轻掺杂区63a位于栅极与沟道区63d交叠且靠近源极区63b与漏极区63c的一侧，遮光图案61覆盖全部的轻掺杂区63a，对照图6a每个遮光图案61的独立设置，遮光图案61也可继续沿栅极65方向延伸与其他遮光图案61连接为一个整体，即如图6b所示的遮光图案61。

与前述遮光图案与栅极层叠关系类似，部分或全部遮光图案与栅极交叠，且遮光图案中具有狭缝，该狭缝可以透过来自于透明衬底方向的光并直射到栅极，形成栅极的透光区域。另外，若遮光图案与其他遮光图案边缘连接为环状或半环状，中间或边缘的漏光区域均可看做遮光图案间的狭缝，此狭缝与部分栅极交叠。

本实用新型提供的上述阵列基板，其遮光图案采用导热系数大于50W/m·K的不透明材料，如钼、铝、钛、铜、熟铁、镉、青铜、石墨等材料，发明人经过大量实验发现，导热系数大于50W/m·K的不透明材料形成的遮光图案明显加快与遮光图案层叠的多晶硅层温度降低的速度，更有利于多晶硅晶格的横向生长，提高多晶硅层的电子迁移率。

本实用新型提供的阵列基板不仅多晶硅轻掺杂区全部被遮光层覆盖，可有效的防止光漏流现象；而且栅极的透光区以及相应的多晶硅层与遮光图案不交叠，减小了寄生电容；再者与遮光层交叠的多晶硅温度下降速度快，与未与遮光层交叠的多晶硅区域形成温度梯度，有利于多晶硅形成较大的晶体，提高了电子迁移率，改善了显示质量。

本实用新型还提供一种显示面板，包括本实用新型提供的阵列基板。显示面板可以为液晶显示面板，如图7a所示，显示面板70包括阵列基板71和彩膜基板72，阵列基板71的透明衬底可以为玻璃、塑料等透明材料。显示面板70还包括液晶层73，液晶层73位于阵列基板71和彩膜基板72之间。

进一步，显示面板70可以为扭曲向列型(Twisted Nemat ic，TN)、面内切换型(in plane switch，IPS)、垂直对准型(Vertical Alignment，VA)或边缘场切换型(Fringe Field Switching，FFS)的液晶显示面板。

显示面板还可以为有机发光面板，如图7b所示，显示面板70包括阵列基板71和对置基板75，阵列基板71的透明衬底可以为玻璃、塑料、电子纸等基底。显示面板70还包括发光层76，发光层76位于阵列基板71和对置基板75之间。

本实用新型提供的显示面板，由于包括本实用新型提供的阵列基板，同样具有可有效的防止光漏流现象、减小了寄生电容的优点；还可有利于多晶硅形成较大的晶体，提高了电子迁移率，改善了显示质量。

需要说明的是，以上实施例可以互相借鉴、综合使用。本实用新型虽然已以较佳实施例公开如上，但其并不是用来限定本实用新型，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改，因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本实用新型技术方案的保护范围。

Claims (11)

1.一种阵列基板，包括：

透明衬底；

至少一个形成于所述透明衬底上的遮光图案；

形成于所述遮光图案远离所述透明衬底一侧和所述透明衬底靠近所述遮光图案一侧的缓冲层；

形成于所述缓冲层远离所述透明衬底一侧的多晶硅层；所述多晶硅层包括至少一个轻掺杂区，每个所述轻掺杂区的在所述透明衬底上的正投影与所述遮光图案在所述透明衬底上的正投影交叠。

2.如权利要求1所述的阵列基板，其特征在于，所述多晶硅层还包括沟道区、源极区和漏极区；

所述轻掺杂区为以第一浓度掺杂第一离子的多晶硅区域；

所述源极区和漏极区为以第二浓度掺杂所述第一离子的多晶硅区域；

所述第一浓度小于所述第二浓度。

3.如权利要求2所述的阵列基板，其特征在于，所述第一离子为硼离子或磷离子。

4.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：

形成于所述多晶硅层远离所述透明衬底一侧的栅极绝缘层；

形成于所述栅极绝缘层远离所述透明衬底一侧的栅极；

形成于所述栅极和所述栅极绝缘层远离所述透明衬底一侧的介电层；

形成于所述介电层远离所述透明衬底一侧的源极和漏极；

所述源极通过贯穿所述栅极绝缘层和所述介电层的第一过孔与所述多晶硅层连接；

所述漏极通过贯穿所述栅极绝缘层和所述介电层的第二过孔与所述多晶硅层连接。

5.如权利要求4所述的阵列基板，其特征在于，所述沟道区在所述透明衬底上的正投影与所述栅极在所述透明衬底上的正投影交叠，所述轻掺杂区位于所述源极区与所述沟道区之间；和/或所述轻掺杂区位于所述漏极区与所述沟道区之间。

6.如权利要求4所述的阵列基板，其特征在于，每个所述遮光图案部分或全部在所述透明衬底上的正投影与所述栅极在所述透明衬底的正投影交叠。

7.如权利要求4所述的阵列基板，其特在在于，所述栅极包括透光区，所述透光区可接受来自于所透明衬底方向直射的光。

8.如权利要求7所述的阵列基板，其特征在于，所述遮光图案包括第一遮光图案和第二遮光图案，

所述第一遮光图案在所述透明衬底上的正投影与所述轻掺杂区在所述透明衬底上的正投影交叠；

所述第二遮光图案在所述透明衬底上的正投影与所述栅极在所述透明衬底上的正投影交叠；

所述第二遮光图案彼此间或与所述第一遮光图案形成狭缝，所述狭缝在所述透明衬底上的正投影与所述栅极在所述透明衬底上的正投影交叠。

9.如权利要求4所述的阵列基板，其特征在于，所述多晶硅层为L型或U型；所述栅极部分覆盖所述多晶硅层；所述至少一个遮光图案沿所述栅极延伸方向延伸且所述遮光图案的至少一侧与所述栅极在垂直于所述透明衬底方向上交叠。

10.如权利要求1-9任一项所述的阵列基板，其特征在于，所述遮光图案采用导热系数大于50W/m·K的不透明材料。

11.一种显示面板，所述显示面板包括如权利要求1-10任一项所述的阵列基板。