CN110571227A - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN110571227A CN110571227A CN201910842158.6A CN201910842158A CN110571227A CN 110571227 A CN110571227 A CN 110571227A CN 201910842158 A CN201910842158 A CN 201910842158A CN 110571227 A CN110571227 A CN 110571227A
- Authority
- CN
- China
- Prior art keywords
- layer
- light
- shielding layer
- gate line
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开一种显示面板,包含:基板;第一遮光层,位于基板上;半导体层,位于第一遮光层上,且半导体层为一连续结构;栅极线,位于半导体层上;数据线,位于栅极线上,且半导体层与数据线重叠;另一数据线,位于栅极线上,且半导体层与另一数据线不重叠;以及金属层,位于栅极线上;其中第一遮光层与金属层及半导体层重叠。
Description
本申请是中国发明专利申请(申请号:201510177044.6,申请日:2015年04月15日,发明名称:显示面板)的分案申请。
技术领域
本发明涉及一种显示技术,且特别是涉及一种用于显示面板的像素单元。
背景技术
显示装置(例如,液晶显示器(liquid crystal display,LCD)、主动式阵列有机发光显示器(active matrix organic light-emitting display,AMOLED)等等通常装配于电子装置中,例如手提电脑、个人数字助理(personal digital assistants,PDA)、电子书(electronic books)、投影机、及手机等。
一般来说,显示面板通常利用薄膜晶体管(thin film transistor,TFT)作为像素区的开关元件。再者,周边电路区(即,驱动电路区)也需要使用由TFT所构成的CMOS电路。依据主动层所使用的材料分为非晶硅(a-Si)及多晶硅(poly-Si)TFT。相较于非晶硅TFT,多晶硅TFT具有高载流子迁移率及高驱动电路集成度的优势而常用于高速操作的产品。因此,低温多晶硅(low temperature polysilicon,LTPS)成为显示器技术的一种新的应用。
作为像素区的开关元件的薄膜晶体管通常具有上栅极(top gate)或下栅极(bottom gate)结构。在具有上栅极结构的薄膜晶体管的显示面板中,来自背光模块的光线会通过显示装置的下基板(例如,TFT基板)照射于栅极下方的主动层上,因而在主动层中产生漏电流,降低薄膜晶体管的电特性。为了解决上述问题,会在主动层下方设置一遮光层。然而,上述遮光层并无法有效阻挡由背光模块所产生的散射光线,而无法维持薄膜晶体管的电特性。
因此,有必要寻求一种显示面板,其可有效阻挡光线照射于栅极下方的主动层,以改善或维持TFT的电特性。
发明内容
为解决上述问题,本发明一实施例提供一种显示面板,包含:基板;第一遮光层,位于基板上;半导体层,位于第一遮光层上,且半导体层为一连续结构;栅极线,位于半导体层上;数据线,位于栅极线上,且半导体层与数据线重叠;另一数据线,位于栅极线上,且半导体层与另一数据线不重叠;以及金属层,位于栅极线上;其中第一遮光层与金属层及半导体层重叠。
本发明另一实施例提供一种显示面板,包含︰基板;第一遮光层,位于该基板上;半导体层,位于该第一遮光层上;栅极线,位于该半导体层上,该第一遮光层重叠该栅极线与该半导体层,且该该栅极线沿一第一方向延伸;数据线,位于该栅极线上,且该数据线与该半导体层重叠;以及金属层,位于该半导体层上,且该金属层与该半导体层重叠;其中该第一方向上,该第一遮光层与该数据线之间的最短距离大于该金属层与该数据线之间的最短距离。
附图说明
图1为本发明一实施例的用于显示面板的像素单元上视示意图;
图2为图1中沿2-2’线的剖面示意图;
图3A为本发明一实施例的用于显示面板的像素单元底视示意图;
图3B为本发明一实施例的用于显示面板的像素单元底视示意图;
图4为本发明一实施例的用于显示面板的像素单元底视示意图。
符号说明
10、10’、10”、20 像素单元
100 基板
102a、202a 第一遮光层
102b、202b 第二遮光层
104 缓冲层
106、206 半导体层
108 绝缘层
110、210 栅极线
110’、106’、114’、214’、220’ 边缘
111a 第一中央区域
111a’、111b’ 重叠线段
111b 第二中央区域
112 层间介电层
113、117、121 接触孔
114a 数据线
114b、114c 金属层
116 平坦化层
118 下层透明电极
120 钝化保护层
124 上层透明电极
203 第一弧形边缘
204 第二弧形边缘
220 凸出部
A、C 第一宽度
B、D 第二宽度
D1 第一方向
D2 第二方向
L1 第一长度
L2 第二长度
L3 第三长度
L4 第四长度
P 像素区
具体实施方式
以下说明本发明实施例的显示面板。然而,可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明,并非用以局限本发明的范围。
请参照图1及图2,其中图1绘示出根据本发明一实施例的用于显示面板的一像素单元10上视示意图,而图2绘示出图1中沿2-2’线的剖面示意图。在一实施例中,像素单元10可实施于一液晶显示面板中。像素单元10包含:一基板100、一第一遮光层102a及一第二遮光层102b、一半导体层106、一绝缘层108、一接触孔113、一对栅极线110、一对数据线114a及一金属层114b。基板100具有由一对栅极线110及一对数据线114a所定义出的一像素区P。此处,为了简化附图,图1中仅绘示出一对数据线114a及一栅极线110。再者,基板100可由透明材料所构成,例如玻璃、石英、或塑胶,用以作为显示面板的一TFT基板。
第一遮光层102a及第二遮光层102b(未绘示于图2)设置于基板100上,其中第一遮光层102a与栅极线110具有一重叠区域,而第二遮光层102b则具有一部分重叠于数据线114a与一栅极线110相交的区域。在本实施例中,第一遮光层102a及一第二遮光层102b用于遮蔽来自显示面板中背光模块(未绘示)的光线,且可由金属材料或其他不透光的非金属材料所构成。
在本实施例中,像素单元10还包含一缓冲层104(未绘示于图1)设置于基板10上,且覆盖第一遮光层102a及第二遮光层102b。在本实施例中,缓冲层104可为一单层或具有一多层结构,且包含氧化硅、氮化硅、氮氧化硅或其组合。
半导体层106设置于缓冲层104上,用以作为薄膜晶体管(即,像素单元10的开关元件)的主动层。再者,半导体层106具有一部分与第一遮光层102a重叠,且具有另一部分与第二遮光层102b重叠。在一实施例中,半导体层106可包含一低温多晶硅(Low temperaturepoly-silicon,LTPS)。
绝缘层108设置于缓冲层104上且覆盖半导体层106,用以作为薄膜晶体管的栅极介电层。在本实施例中,绝缘层108可为一单层或具有一多层结构,且包含氧化硅、氮化硅、氮氧化硅、铪氧氮化物(HfON)或其组合。
栅极线110设置于绝缘层108上,用以作为薄膜晶体管的栅极电极。再者,栅极线110具有一部分与半导体层106及第一遮光层102a重叠,且具有另一部分与半导体层106及第二遮光层102b重叠。在一实施例中,栅极线110可由金属材料例如钼、铝、铜、钛或其组合,或其他适当的电极的材料所构成。
在本实施例中,像素单元10还包含一层间介电(interlayer dielectric,ILD)层112(未绘示于图1)设置于绝缘层108上,且覆盖栅极线110。在本实施例中,接触孔113贯穿层间介电层112及绝缘层108,以露出半导体层106。再者,在本实施例中,层间介电层112可为一单层或具有一多层结构,且包含氧化硅、氮化硅、氮氧化硅或其组合。
每一数据线114a设置于层间介电层112上且位于栅极线110上方,使每一数据线114a具有与每一栅极线110相交的一区域。再者,第二遮光层102b具有一部分重叠于其中一数据线114a与一栅极线110的区域,如图1所示。
金属层114b设置于层间介电层112及绝缘层108上方,且顺应性延伸于接触孔113的侧壁及底部,使金属层114b通过接触孔113与露出于接触孔113的半导体层106电连接。在一实施例中,金属层114b与数据线114a由同一材料层所构成,例如钼、铝、铜、钛或其组合。
在本实施例中,如图1及图2所示,第一遮光层102a包含有重叠金属层114b的一重叠区域。此重叠区域可帮助第一遮光层102a阻挡来自背光模块(未绘示)的散射光线照射于半导体层106上,进而改善或降低因散射光线在半导体层106内形成的漏电流。然而,若此重叠区域太小,则金属层114b无法有效帮助第一遮光层102a阻挡来自背光模块的散射光线照射于半导体层106上;若此重叠区域太大,则会形成过大的杂散电容(parasiticcapacitor)。
因此,在本实施例中,如图1所示,金属层114b具有一边缘114’,其邻近于栅极线110的一边缘110’。再者,此重叠区域于一第一方向D1(其实质上垂直于栅极线110的一延伸方向,且该延伸方向实质上平行于一第二方向D2)上具有一第一宽度A,且金属层114b的边缘114’与接触孔113底部之间于第一方向D1上的最短距离为一第二宽度B,其中第一宽度A与第二宽度B的比值介于0.2至0.8之间。
在本实施例中,像素单元10还包含一平坦化层116及一接触孔117(未绘示于图1)。平坦化层116设置于层间介电层112上,且覆盖数据线114a及金属层114b,并填入接触孔113内。再者,接触孔117贯穿平坦化层116,以露出金属层114b。在一实施例中,平坦化层116可包含一绝缘材料,例如全氟烷氧基聚合物树脂(perfluoroalkoxy(PFA)polymer resin)。
在本实施例中,像素单元10还包含一下层透明电极118、一上层透明电极124及位于两透明电极118及124之间的一钝化保护层120(未绘示于图1)。在本实施例中,下层透明电极118设置于平坦化层116上,用以作为像素单元10的共同电极。再者,钝化保护层120设置于平坦化层116上,且覆盖下层透明电极118及接触孔117的侧壁,而在接触孔117内形成露出金属层114b的一接触孔121。上层透明电极124设置于钝化保护层120上,且通过接触孔121与接触孔121底部所露出的金属层114b电连接,且通过钝化保护层120与下层透明电极118电性隔离。上层透明电极124作为像素单元10的像素电极。在本实施例中,下层透明电极118及上层透明电极124可由透明导电材料(例如,铟锡氧化物(indium tin oxide,ITO)或铟锌氧化物(indium zinc oxide,IZO)层)所构成。再者,钝化保护层120可由氮化硅所构成。
在其他实施中,下层透明电极118设置于平坦化层116上,且通过接触孔117与接触孔117底部所露出的金属层114b电连接,用以作为像素单元10的像素电极。再者,钝化保护层120覆盖下层透明电极118。上层透明电极124设置于钝化保护层120上,用以作为像素单元10的共同电极且通过钝化保护层120与下层透明电极118电性隔离。
请参照图3A,其绘示出根据本发明一实施例的用于显示面板的像素单元底视示意图,其中相同于图1的部件使用相同的标号并省略其说明。在本实施例中,像素单元10’的结构相似于图1所示的像素单元10结构。不同之处仅在于像素单元10”的第一遮光层102a具有的二个相对且内凹的边缘,以缩小第一遮光层102a的面积。举例来说,第一遮光层102a具有与栅极线110重叠的一重叠区域,重叠区域具有二个与栅极线110的相对边缘110’重叠的重叠线段111a’(以虚线表示)以及位于二重叠线段111a’之间的一第一中央区域111a,第一遮光层102a的二重叠线段111a’的其中之一于一第二方向D2上具有一第一长度L1,而第一中央区域111a于第二方向D2上具有一第二长度L2,其中第一长度L1大于第二长度L2。如此一来,可有效降低第一遮光层102a与栅极线110之间的杂散电容。在其他实施例中,第二遮光层102b(未绘示)也可具有相同或相似于第一遮光层102a的外型轮廓。
请参照图3B,其绘示出根据本发明一实施例的用于显示面板的像素单元底视示意图,其中相同于图1的部件使用相同的标号并省略其说明。在本实施例中,像素单元10”的结构相似于图1所示的像素单元10结构。不同之处仅在于像素单元10”的第一遮光层102a具有的二个相对且内凹的边缘,以缩小第一遮光层102a的面积。举例来说,第一遮光层102a具有与半导体层106重叠的一重叠区域,重叠区域具有二个与半导体层106相对边缘106’重叠的重叠线段111b’(以虚线表示)以及位于二重叠线段111b’之间的一第二中央区域111b,第一遮光层102a的二重叠线段111b’的其中之一于第一方向D1上具有一第三长度L3,而第一中央区域111b于第一方向D1上具有一第四长度L4,其中第三长度L3大于第四长度L4。如此一来,可有效降低第一遮光层102a与半导体层106之间的杂散电容。在其他实施例中,第二遮光层102b(未绘示)也可具有相同或相似于第一遮光层102a的外型轮廓。
可以理解的是,在图1的像素单元10中,第一遮光层102a及/或第二遮光层102b可具有重叠线段111a’及第一中央区域111a(图3A所示)且具有重叠线段111b’及第二中央区域111b(图3B所示),其中第一长度L1大于第二长度L2且第三长度L3大于第四长度L4。
请参照图4,其绘示出根据本发明一实施例的用于显示面板的像素单元底视示意图,其中相同于图1的部件使用相同或相似的标号并省略其说明。在本实施例中,像素单元20的结构相似于图1所示的像素单元10结构,其包含:一基板100、一第一遮光层202a及一第二遮光层202b、一半导体层106、一绝缘层108、一接触孔113、一对栅极线210、一对数据线114a及一金属层114b。基板(未绘示)具有由一对栅极线210及一对数据线114a所定义出的一像素区P。此处,为了简化附图,图4中仅绘示出一数据线114a及一栅极线210。
在本实施例中,不同于图1的栅极线110,栅极线210具有与半导体层206重叠的一凸出部220(也称为栅极电极)。凸出部220沿第一方向D1(即,实质上垂直于栅极线210的一延伸方向)延伸。
再者,如图4所示,第一遮光层202a具有一部分重叠于凸出部220,且包含有重叠金属层114c的一重叠区域。相似地,此重叠区域可帮助第一遮光层202a阻挡来自背光模块(未绘示)的散射光线照射于半导体层206上,进而改善或降低因散射光线在半导体层206内形成的漏电流。在本实施例中,金属层114c具有一边缘214’,其邻近于凸出部220的一边缘220’。再者,此重叠区域于第二方向D2(即,实质上平行于栅极线210的延伸方向)上具有一第一宽度C,且金属层114c的边缘214’与接触孔113底部之间于第二方向D2上的最短距离为一第二宽度D,其中第一宽度C与第二宽度D的比值介于0.2至0.8之间。
在本实施例中,第二遮光层202b具有一部分重叠于数据线114a与栅极线210的区域。不同于图1的第一及第二遮光层102a及102b,第一遮光层202a具有与半导体层206重叠的一第一弧形边缘203,而第二遮光层202b具有与半导体层206重叠的一第二弧形边缘204,且第一弧形边缘203相邻第二弧形边缘204。由于第一及第二遮光层202a及202b具有第一弧形边缘203及第二弧形边缘204,因此可缩短第一及第二遮光层202a及202b之间的距离,进而增加像素单元20的开口率。
可以理解的是,像素单元20的结构还包含相似于图2的像素单元10所示的缓冲层104、绝缘层108、层间介电层112、平坦化层116、接触孔117及121、下层透明电极118、钝化保护层120以及上层透明电极124。在此,为了简化说明,不再予以赘述。
根据上述实施例,由于用于显示面板的像素单元中,金属层与第一遮光层具有适当的重叠区域,因此可在不形成过大的杂散电容下,有效阻挡来自背光模块的散射光线照射于半导体层上,进而改善或降低漏电流。再者,由于第一遮光层及/或第二遮光层具有至少二个相对且内凹的边缘轮廓,因此可进一步降低遮光层与栅极线及/或遮光层与半导体层之间的杂散电容。另外,在具有凸出部的栅极线的情形中,第一及第二遮光层具有彼此相对且相邻弧形边缘,因此可缩短第一及第二遮光层之间的距离,进而增加像素单元的开口率。
虽然结合以上优选实施例公开了本发明,然而其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,可作更动与润饰,因此本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (10)
1.一种显示面板,其特征在于,包含︰
基板;
第一遮光层,位于该基板上;
半导体层,位于该第一遮光层上,且该半导体层为一连续结构;
栅极线,位于该半导体层上;
数据线,位于该栅极线上,且该半导体层与该数据线重叠;
另一数据线,位于该栅极线上,且该半导体层与该另一数据线不重叠;以及
金属层,位于该栅极线上;
其中该第一遮光层与该金属层及该半导体层重叠。
2.如权利要求1所述的显示面板,其中该第一遮光层具有弧形边缘。
3.如权利要求1所述的显示面板,其中该第一遮光层与该数据线之间的最短距离大于该金属层与该数据线之间的最短距离。
4.如权利要求1所述的显示面板,还包含:
第二遮光层,位于该基板上,且该第二遮光层与该数据线、该栅极线及该半导体层重叠。
5.如权利要求4所述的显示面板,其中该第一遮光层与该第二遮光层之间的最短距离小于该金属层与该数据线之间的最短距离。
6.如权利要求1所述的显示面板,其中该栅极线沿第一方向延伸,且该栅极线包含凸出部,该凸出部沿第二方向延伸,该第二方向垂直于该第一方向,且该凸出部与该第一遮光层重叠。
7.一种显示面板,其特征在于,包含︰
基板;
第一遮光层,位于该基板上;
半导体层,位于该第一遮光层上;
栅极线,位于该半导体层上,该第一遮光层重叠该栅极线与该半导体层,且该栅极线沿第一方向延伸;
数据线,位于该栅极线上,且该数据线与该半导体层重叠;以及
金属层,位于该半导体层上,且该金属层与该半导体层重叠;
其中该第一方向上,该第一遮光层与该数据线之间的最短距离大于该金属层与该数据线之间的最短距离。
8.如权利要求7所述的显示面板,其中该第一遮光层具有弧形边缘。
9.如权利要求7所述的显示面板,还包含第二遮光层位于该基板上,其中该第一遮光层与该第二遮光层之间的最短距离小于该金属层与该数据线之间的最短距离。
10.如权利要求7所述的显示面板,其中该栅极线包含凸出部,该凸出部沿一第二方向延伸,该第二方向垂直于该第一方向,且该凸出部与该第一遮光层重叠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910842158.6A CN110571227B (zh) | 2015-04-15 | 2015-04-15 | 显示面板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510177044.6A CN106158879B (zh) | 2015-04-15 | 2015-04-15 | 显示面板 |
CN201910842158.6A CN110571227B (zh) | 2015-04-15 | 2015-04-15 | 显示面板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510177044.6A Division CN106158879B (zh) | 2015-04-15 | 2015-04-15 | 显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110571227A true CN110571227A (zh) | 2019-12-13 |
CN110571227B CN110571227B (zh) | 2021-12-07 |
Family
ID=57337061
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910842158.6A Active CN110571227B (zh) | 2015-04-15 | 2015-04-15 | 显示面板 |
CN201510177044.6A Active CN106158879B (zh) | 2015-04-15 | 2015-04-15 | 显示面板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510177044.6A Active CN106158879B (zh) | 2015-04-15 | 2015-04-15 | 显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN110571227B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107272975A (zh) * | 2017-05-09 | 2017-10-20 | 深圳欧菲光科技股份有限公司 | 触控面板及显示设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5517342A (en) * | 1993-03-04 | 1996-05-14 | Samsung Electronics Co., Ltd. | Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same |
CN1402538A (zh) * | 2001-08-03 | 2003-03-12 | 日本电气株式会社 | Tft矩阵基底以及有源矩阵寻址液晶显示器件 |
CN1979877A (zh) * | 1999-08-31 | 2007-06-13 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
CN101211083A (zh) * | 2006-12-27 | 2008-07-02 | 精工爱普生株式会社 | 液晶装置及电子设备 |
CN103492939A (zh) * | 2011-04-22 | 2014-01-01 | 夏普株式会社 | 液晶显示面板 |
KR101421288B1 (ko) * | 2013-02-28 | 2014-07-18 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 |
CN204204858U (zh) * | 2014-11-14 | 2015-03-11 | 厦门天马微电子有限公司 | 一种阵列基板和显示面板 |
CN204596792U (zh) * | 2015-04-15 | 2015-08-26 | 群创光电股份有限公司 | 显示面板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003316284A (ja) * | 2002-04-24 | 2003-11-07 | Sanyo Electric Co Ltd | 表示装置 |
JP2007188936A (ja) * | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
KR101553940B1 (ko) * | 2008-12-09 | 2015-09-17 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101753802B1 (ko) * | 2010-09-20 | 2017-07-04 | 엘지디스플레이 주식회사 | 터치 스크린이 내장된 액정 표시장치와 이의 제조방법 |
US9720295B2 (en) * | 2011-09-27 | 2017-08-01 | Lg Display Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
CN103904086B (zh) * | 2012-12-24 | 2017-10-27 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板 |
-
2015
- 2015-04-15 CN CN201910842158.6A patent/CN110571227B/zh active Active
- 2015-04-15 CN CN201510177044.6A patent/CN106158879B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5517342A (en) * | 1993-03-04 | 1996-05-14 | Samsung Electronics Co., Ltd. | Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same |
CN1979877A (zh) * | 1999-08-31 | 2007-06-13 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
CN1402538A (zh) * | 2001-08-03 | 2003-03-12 | 日本电气株式会社 | Tft矩阵基底以及有源矩阵寻址液晶显示器件 |
CN101211083A (zh) * | 2006-12-27 | 2008-07-02 | 精工爱普生株式会社 | 液晶装置及电子设备 |
CN103492939A (zh) * | 2011-04-22 | 2014-01-01 | 夏普株式会社 | 液晶显示面板 |
KR101421288B1 (ko) * | 2013-02-28 | 2014-07-18 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 |
CN204204858U (zh) * | 2014-11-14 | 2015-03-11 | 厦门天马微电子有限公司 | 一种阵列基板和显示面板 |
CN204596792U (zh) * | 2015-04-15 | 2015-08-26 | 群创光电股份有限公司 | 显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN106158879B (zh) | 2019-10-01 |
CN110571227B (zh) | 2021-12-07 |
CN106158879A (zh) | 2016-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10254876B2 (en) | Array substrate, fabricating method thereof and display device | |
US9647009B1 (en) | TFT array substrate structure | |
US9711542B2 (en) | Method for fabricating display panel | |
US9529236B2 (en) | Pixel structure and display panel | |
US9581871B2 (en) | Display panel comprising a wire disposed and sandwiched in between a sealant and a planarization layer and method for manufacturing the same | |
KR102248645B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
JP7085352B2 (ja) | 表示装置 | |
KR20150075687A (ko) | 어레이 기판 | |
KR102295477B1 (ko) | 박막 트랜지스터 표시판 | |
US9978779B2 (en) | Display device and fabrication method thereof | |
US9356208B2 (en) | Manufacturing method of pixel structure | |
US20200266301A1 (en) | Array substrate and display panel | |
US20150021591A1 (en) | Thin film transistor and thin film transistor array panel including the same | |
KR101389923B1 (ko) | 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법 | |
KR101987985B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
US10401697B2 (en) | Display panel | |
KR102659970B1 (ko) | 표시 기판 및 이의 제조 방법 | |
CN110571227B (zh) | 显示面板 | |
US20150168773A1 (en) | Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device | |
US8456582B2 (en) | Active device, pixel structure and display panel | |
US8576366B2 (en) | Pixel array | |
CN204596792U (zh) | 显示面板 | |
US8786815B2 (en) | Driving circuit and display panel having the same | |
KR20170077383A (ko) | 표시 장치용 기판과 그를 포함하는 표시 장치 | |
JP2016048706A (ja) | アレイ基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |